CN116343881A - 非挥发性存储器的擦除方法和装置 - Google Patents

非挥发性存储器的擦除方法和装置 Download PDF

Info

Publication number
CN116343881A
CN116343881A CN202310257978.5A CN202310257978A CN116343881A CN 116343881 A CN116343881 A CN 116343881A CN 202310257978 A CN202310257978 A CN 202310257978A CN 116343881 A CN116343881 A CN 116343881A
Authority
CN
China
Prior art keywords
time
repair
erasing
erase
flow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310257978.5A
Other languages
English (en)
Inventor
汪齐方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Praran Semiconductor Shanghai Co ltd
Original Assignee
Praran Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Praran Semiconductor Shanghai Co ltd filed Critical Praran Semiconductor Shanghai Co ltd
Priority to CN202310257978.5A priority Critical patent/CN116343881A/zh
Publication of CN116343881A publication Critical patent/CN116343881A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/345—Circuits or methods to detect overerased nonvolatile memory cells, usually during erasure verification
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种非挥发性存储器的擦除方法，包括：步骤一、对选定擦除块进行预验证和预编程。步骤二、记录完成步骤一的第一流程时间。步骤三、完成擦除过程步骤。步骤四、根据第一流程时间动态设定修复区间，第一流程时间越长修复区间越小，反之亦然。步骤五、对修复区间中受擦除干扰区域内的各存储单元进行修复，完成修复操作的时间为第二修复时间，第一流程时间和第二修复时间的和为第三时间。步骤六、擦除流程结束，完成擦除流程的时间为第四流程时间。修复区间的动态设置使第三时间的变化范围减少并从而使第四流程时间的变化范围减少。本发明还提供一种非挥发性存储器的擦除装置。本发明能减少擦除时间的变化范围，提高存储单元的可靠性。

Description

非挥发性存储器的擦除方法和装置
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种非挥发性(nonvolatile)存储器(memory)的擦除方法。本发明还涉及一种非挥发性存储器的擦除装置。
背景技术
对于浮栅(Floating gate，FG)闪存(Flash)memory,由于电荷存储在浮栅中，当浮栅中有较多电荷时，存储单元(cell)的阈值电压(Vt)为高；当浮栅中有较少电荷时，存储单元的阈值电压为低。这样能根据存储电荷的多少，来区分存储的是“0”还是“1”。一般定义为：编程(Program)时电荷被吸引到浮栅，浮栅中有较多电荷，存储单元的阈值电压为高，存储的数据为“0”；相反，擦除(erase)时电荷被吸引到浮栅，浮栅中有较少电荷，存储单元的阈值电压为低，存储的数据为“1”。
由于存在浮栅，一个存储单元上，字线(word line，WL)的电压，和位线(bit line，BL)的电压对浮栅都有影响，最终的浮栅上的电压是由字线和位线的电压共同决定的。在读操作时，在要读的单元字线上加字线读取电压(VREAD)比如5V的电压，在位线上加位线读取电压(VRBL)比如1V的电压，没有选到的单元字线上加选择电压(VDSEL)比如0V的电压,但由于存储器单元的紧缩特性，一些单元在行方向上的字线是共用的，另外一些单元在列方向上的位线是共用的。
由于紧缩特性，共用的字线，位线，还有存储单元共有的P阱(P-WELL)都对存储单元的特性有影响。
在闪存进行擦除时，在同一块区域，选中的存储单元，栅极接负高压，P-WELL接正高压，源极接正高压或浮空，漏级浮空；未选中的存储单元，栅极接正低压或0V,其它相同；此时，未选中的存储单元仍然会受到P-WELL正高压的干扰，有弱擦除现象；因此需要对同一块区域未选中的存储单元的“0”和“1”都要进行验证和修复。
但由于修复的时间较长，对同一块区域未选中的存储单元，一般在存储单元能够经受一定擦除干扰的次数内，部分而非全部进行修复；但修复的频率越少，存储单元的可靠性就会越差。在高温或者存储单元经过一定的擦写次数之后，这种现象较为明显，特别是在工艺微缩之后，这种现象更为明显。
在擦除流程中，为了保持擦除过程的分布较为均匀，把存储单元的阈值电压分布提高到较高水平，通常每次擦除之前都要进行预编程。但由于一次擦除中，擦除的存储单元数目较多，如64K字节。预编程和编程一样，都是将存储电荷如存储电子注入到浮栅中，如果存储单元的浮栅中已经存储了电荷即已经编程，则存储单元的阈值电压本身就比较高，这时，对于该存储单元就不用做预编程或者所需要的预编程时间较少。但由于这64K字节中，有可能已经存在的编程字节较多，也有可能已经存在的编程字节较少。当已经存在的编程字节较多时，需要预编程的时间就较少；当已经存在的编程字节较少时，需要预编程的时间就较多。所以，预编程的时间对擦除时间的影响比较大，随着擦除块的存储数据的不同，擦除时间有比较大的变化范围，擦除时间的延长，最后会影响闪存的性能。
下面对现有擦除方法中进一步说明如下：
如图1所示，是现有非挥发性存储器一个存储区块的结构示意图；存储区块简称为区块100，区块100中包括多个擦除块101，图1中显示了n个擦除块101，且分别用0、1至n-1的编号标出；各擦除块101形成在同一P型半导体衬底102上。每一个擦除块101都设置有一个字线驱动电路103，字线驱动电路103为擦除块101中的每条字线104提供一个驱动信号。整个区块100的各擦除块101包括对齐的多列存储单元，同一列存储单元会共享同一根位线105，图1中位线用BL表示，共有j根位线，分别用0、1至j-1进行编号标出。当对某一个擦除块101进行擦除操作后，一般会对同一区块的非擦除区域即选定擦除块101外的存储单元进行过擦除修复或擦除干扰修复，过擦除修复是对存“1”的存储单元的修复，擦除干扰修复是对存“0”的存储单元的修复。
如图2所示，是现有非挥发性存储器的擦除方法的流程图；现有非挥发性存储器的擦除方法包括如下步骤：
步骤S101、开始接受擦除指令。
步骤S102、进行擦除初始化，即芯片内部初始化，设置擦除块地址全部清零。
步骤S103、进行擦除块预验证和预编程操作。预编程和编程类似，也是向浮栅中写入电荷，确保擦除块存储单元在进行擦除之前的阈值电压处于较高状态。
步骤S104、进行擦除块擦除。预编程结束，开始进行擦除操作，也即，对选定的擦除块进行擦除操作。
步骤S105、进行擦除块擦除验证，也即在每次擦除结束后，都对擦除块进行擦除验证。
步骤S106、对擦除验证的结果进行判断，即判断是否“擦除通过？”。
步骤S106的判断结果为否，则进行：
步骤S107、判断是否达到擦除最大次数，即图2中所示的“达到擦除最大次数？”。如果判断结果为否即未达到最大次数，则转到步骤S104。
如果步骤S106的判断结果为是或者步骤S107的判断结果为是，则进行后续步骤S108。
由上可知，虚线框201中流程对应于整个的擦除过程步骤，擦除过程步骤包括了一次以上的擦除循环步骤，擦除循环步骤由步骤S104至步骤S107组成。所以，如果在限定次数内擦除验证成功，则不再进行擦除；如果超过限定次数，擦除验证未成功，也不再进行擦除动作。
步骤S108、进行擦除块擦除结束过擦除操作，也即，完成虚线框201的流程后表示擦除块的擦除过程结束，之后进行过擦除操作，过擦除操作用于对擦除过程中产生的过擦除进行纠正。过擦除操作包括过擦除验证和过擦除编程，过擦除验证会检测是否存在过擦除；过擦除编程则会对浮栅进行一定的编程，使得浮栅的充入一定的电荷，使得存储单元的阈值电压产生一定的变化。
之后，进行：
步骤S109、加载同区块受干扰区随机地址。
步骤S110、同区块内受擦除干扰区域修复操作；也即，当擦除块擦除结束过擦除操作结束，再进行其它操作，如抗干扰修复操作等。
修复操作结束，则整个擦除过程结果，也即步骤S111、擦除块擦除结束。
发明内容
本发明所要解决的技术问题是提供一种非挥发性存储器的擦除方法，能改善由于存储阵列的区块中存储的数据不同对擦除时间的影响，从而能减少擦除时间的变化范围并从而提高存储单元的可靠性。为此，本发明还提供一种非挥发性存储器的擦除装置。
为解决上述技术问题，本发明提供的非挥发性存储器的擦除方法中，非挥发性存储器的存储阵列中包括多个区块，各所述区块包括多个擦除块，对一个选定区块中的选定擦除块的擦除流程包括如下步骤：
步骤一、对所述选定擦除块进行预验证和预编程。
步骤二、记录完成步骤一的第一流程时间，所述第一流程时间由所述选定擦除块中存储的原始数据决定。
步骤三、完成擦除过程步骤，所述擦除过程步骤包括一次以上的擦除循环步骤，各所述擦除循环步骤中实现对所述选定擦除块的一次擦除操作。
步骤四、根据所述第一流程时间在所述选定区块中动态设定修复区间，所述第一流程时间越长所述修复区间越小，所述第一流程时间越短所述修复区间越大。
步骤五、进行修复操作，用于对所述修复区间中受擦除干扰区域内的各存储单元进行修复，完成所述修复操作的时间为第二修复时间，所述修复区间越小所述第二修复时间越长，所述修复区间越大所述第二修复时间越短；所述第一流程时间和所述第二修复时间的和为第三时间。
步骤六、所述擦除流程结束，完成整个所述擦除流程的时间为第四流程时间。
所述选定擦除块中存储的所述原始数据不同时，所述第四流程时间不同，所述第四流程时间的变化范围由所述第三时间确定；所述选定擦除块中存储的所述原始数据不同时，步骤四中动态设置的所述修复区间使所述第三时间的变化范围减少并从而使所述第四流程时间的变化范围减少。
进一步的改进是，步骤二包括如下分步骤：
步骤21、在步骤一之前启动第一时间计数器。
步骤22、在步骤一完成后，记录所述第一时间计数器的值作为所述第一流程时间。
进一步的改进是，所述原始数据由各存储单元所存储的数据组成，所述存储单元的数据包括“1”和“0”，所述存储单元的数据“0”的个数越多所述第一流程时间越短，反之所述存储单元的数据“0”的个数越少所述第一流程时间越长。
进一步的改进是，所述选定擦除块中包括N个字节，N大于等于1。
各所述字节中的所述存储单元的数据都为“0”时所述字节的数据为“0”，所述字节的数据“0”的个数越多所述第一流程时间越短，反之所述字节的数据“0”的个数越少所述第一流程时间越长。
进一步的改进是，步骤五包括如下分步骤：
步骤51、加载所述修复区间中受擦除干扰区域的随机地址。
步骤52、以所述随机地址为起始地址对所述修复区间中受擦除干扰区域内的各存储单元进行修复。
进一步的改进是，在步骤三完成后以及步骤六之前还包括：
步骤七、对所述选定擦除块进行过擦除操作。
进一步的改进是，步骤四和步骤五设置在步骤三完成后以及步骤六完成之前的一个选定时间点进行；或者，步骤四和步骤五设置在步骤三的各次所述擦除循环步骤中的一个选定时间点进行。
进一步的改进是，步骤五中，所述修复操作对“1”存储单元进行修复，省略对“0”存储单元的修复。
或者，所述修复操作对“0”存储单元进行修复，省略对“1”存储单元的修复；
或者，所述修复操作对“1”存储单元进行修复，同时对“0”存储单元进行修复。
进一步的改进是，所述非挥发性存储器的各所述存储单元形成于对应的P阱中；
所述非挥发性存储器的所有所述区块都形成于同一各所述P阱中；
或者，所述非挥发性存储器的分成多个部分，各部分中的多个所述区块共用同一个所述P阱中；
或者，各所述区块独立形成于一个所述P阱中；
或者，各所述区块中都包括多个所述P阱，各所述存储单元独立形成于对应的所述P阱中或者多个所述存储单元共用同一个对应的所述P阱。
为解决上述技术问题，本发明提供的非挥发性存储器的擦除装置包括：流程控制模块，存储阵列。
所述存储阵列中包括多个区块，各所述区块包括多个擦除块。
所述流程控制模块控制擦除流程。
对一个选定区块中的选定擦除块的所述擦除流程包括如下步骤：
步骤一、对所述选定擦除块进行预验证和预编程。
步骤二、记录完成步骤一的第一流程时间，所述第一流程时间由所述选定擦除块中存储的原始数据决定。
步骤三、完成擦除过程步骤，所述擦除过程步骤包括一次以上的擦除循环步骤，各所述擦除循环步骤中实现对所述选定擦除块的一次擦除操作。
步骤四、根据所述第一流程时间在所述选定区块中动态设定修复区间，所述第一流程时间越长所述修复区间越小，所述第一流程时间越短所述修复区间越大。
步骤五、进行修复操作，用于对所述修复区间中受擦除干扰区域内的各存储单元进行修复，完成所述修复操作的时间为第二修复时间，所述修复区间越小所述第二修复时间越长，所述修复区间越大所述第二修复时间越短；所述第一流程时间和所述第二修复时间的和为第三时间。
步骤六、所述擦除流程结束，完成整个所述擦除流程的时间为第四流程时间。
所述选定擦除块中存储的所述原始数据不同时，所述第四流程时间不同，所述第四流程时间的变化范围由所述第三时间确定；所述选定擦除块中存储的所述原始数据不同时，步骤四中动态设置的所述修复区间使所述第三时间的变化范围减少并从而使所述第四流程时间的变化范围减少。
进一步的改进是，步骤二包括如下分步骤：
步骤21、在步骤一之前启动第一时间计数器；
步骤22、在步骤一完成后，记录所述第一时间计数器的值作为所述第一流程时间。
进一步的改进是，所述原始数据由各存储单元所存储的数据组成，所述存储单元的数据包括“1”和“0”，所述存储单元的数据“0”的个数越多所述第一流程时间越短，反之所述存储单元的数据“0”的个数越少所述第一流程时间越长。
进一步的改进是，所述选定擦除块中包括N个字节，N大于等于1；
各所述字节中的所述存储单元的数据都为“0”时所述字节的数据为“0”，所述字节的数据“0”的个数越多所述第一流程时间越短，反之所述字节的数据“0”的个数越少所述第一流程时间越长。
进一步的改进是，步骤五包括如下分步骤：
步骤51、加载所述修复区间中受擦除干扰区域的随机地址。
步骤52、以所述随机地址为起始地址对所述修复区间中受擦除干扰区域内的各存储单元进行修复。
擦除装置还包括：随机地址产生模块，步骤51中，所述随机地址通过所述随机地址产生模块形成。
进一步的改进是，擦除装置还包括：检测模块、修复模块和电压控制模块；
在所述修复操作中：
所述检测模块用于对所述修复区间中受擦除干扰区域内的各存储单元进行“1”或“0”验证；
在所述检测模块的验证结果认定需要进行“1”或“0”修复时，所述修复模块发出指令进行所述修复操作的修复参数配置和流程参数配置；
所述电压控制模块接收所述检测模块或所述修复模块的指令后，进行电压产生和控制并将电压配置到对应的所述存储单元。
针对现有方法中非挥发性存储器的存储阵列的区块中存储数据不同时，擦除时间即整个擦除流程所需要的时间即第四流程时间会有较大变化的缺陷，本发明对擦除时间影响较大的预编程时间即第一流程时间做了记录，且根据记录的第一流程时间来动态调整修复区间并从而实现动态调整第二修复时间，这样，当第一流程时间较长时，能通过缩小修复区间来减少第二修复时间，反之亦然，这样就能使得第一流程时间和第二修复时间的和形成的第三时间能得到动态调整，在存储阵列的区块中存储数据变化时，通过第二修复时间的改变最后能使得第三时间的变化减少，从而能使第四流程时间的变化范围减少，所以，本发明能改善由于存储阵列的区块中存储的数据不同对擦除时间的影响，从而能减少擦除时间的变化范围并从而提高存储单元的可靠性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有非挥发性存储器一个存储区块的结构示意图；
图2是现有非挥发性存储器的擦除方法的流程图；
图3是本发明实施例非挥发性存储器的擦除方法的流程图；
图4是本发明较佳实施例非挥发性存储器的擦除方法的流程图；
图5A是现有非挥发性存储器的擦除方法中同一擦除块的擦除时间随存储数据的变化图；
图5B是本发明较佳实施例非挥发性存储器的擦除方法中同一擦除块的擦除时间随存储数据的变化图；
图6是本发明实施例非挥发性存储器的擦除装置的结构示意图。
具体实施方式
如图3所示，是本发明实施例非挥发性存储器的擦除方法的流程图；如图4所示，是本发明较佳实施例非挥发性存储器的擦除方法的流程图；本发明实施例非挥发性存储器的擦除方法中，非挥发性存储器的存储阵列中包括多个区块，各所述区块包括多个擦除块。非挥发性存储器的存储阵列的区块结构同样请参考图1所示，图1中区块100中包括多个擦除块101，图1中显示了n个擦除块101，且分别用0、1至n-1的编号标出；各擦除块101形成在同一P型半导体衬底102上。每一个擦除块101都设置有一个字线驱动电路103，字线驱动电路103为擦除块101中的每条字线104提供一个驱动信号。整个区块100的各擦除块101包括对齐的多列存储单元，同一列存储单元会共享同一根位线105，图1中位线用BL表示，共有j根位线，分别用0、1至j-1进行编号标出。
所述非挥发性存储器的各所述存储单元形成于对应的P阱中。
在一些实施例中，所述非挥发性存储器的所有所述区块100都形成于同一各所述P阱中。
在一些实施例中，所述非挥发性存储器的分成多个部分，各部分中的多个所述区块100共用同一个所述P阱中。
在一些实施例中，各所述区块100独立形成于一个所述P阱中。
在一些实施例中，各所述区块100中都包括多个所述P阱，各所述存储单元独立形成于对应的所述P阱中或者多个所述存储单元共用同一个对应的所述P阱。
本发明实施例非挥发性存储器的擦除方法中，对一个选定区块中的选定擦除块的擦除流程包括如下步骤：
步骤一、对所述选定擦除块进行预验证和预编程。
在一些较佳实施例中，如图4所示，步骤一对应于步骤S203、擦除块预验证和编程。预编程和编程类似，也是向浮栅中写入电荷，确保擦除块存储单元在进行擦除之前的阈值电压处于较高状态。
在步骤S203之前还包：
步骤S201、开始接受擦除指令。
步骤S202、进行擦除初始化，即芯片内部初始化，设置擦除块地址全部清零。
步骤二、记录完成步骤一的第一流程时间，所述第一流程时间由所述选定擦除块中存储的原始数据决定。
本发明较佳实施例中，步骤二包括如下分步骤：
步骤21、在步骤一之前启动第一时间计数器。
步骤22、在步骤一完成后，记录所述第一时间计数器的值作为所述第一流程时间。
图4中，步骤二对应于步骤S301，步骤21对应于步骤S301a、启动预编程时间计数器，所述第一时间计数器即为预编程时间计数器。
步骤22对应于步骤S301b、记录预编程流程时间。步骤S301a在步骤203之前，步骤S301b在步骤S203之后，故所述第一时间计数器的值就为所述第一流程时间。
在一些实施例中，所述原始数据由各存储单元所存储的数据组成，所述存储单元的数据包括“1”和“0”，所述存储单元的数据“0”的个数越多所述第一流程时间越短，反之所述存储单元的数据“0”的个数越少所述第一流程时间越长。进一步，所述选定擦除块中包括N个字节，N大于等于1。
各所述字节中的所述存储单元的数据都为“0”时所述字节的数据为“0”，所述字节的数据“0”的个数越多所述第一流程时间越短，反之所述字节的数据“0”的个数越少所述第一流程时间越长。
步骤三、完成擦除过程步骤，所述擦除过程步骤包括一次以上的擦除循环步骤，各所述擦除循环步骤中实现对所述选定擦除块的一次擦除操作。
在一些较佳实施例中，如图4所示，所述擦除过程步骤包括：
步骤S204、进行擦除块擦除。预编程结束之后会开始进行擦除操作，也即，对选定的擦除块进行擦除操作。
步骤S205，进行擦除块擦除验证，也即在每次擦除结束后，都对擦除块进行擦除验证。
所述擦除块擦除验证主要是用于对所述选定擦除块的阈值电压分布的高边界点和EV进行比较，EV表示擦除验证的边界点，如果高边界点大于EV，则验证不通过；如果高边界点小于等于EV则验证通过。
步骤S206、对擦除验证的结果进行判断，即判断是否“擦除通过？”。
步骤S206的判断结果为否，即所述选定擦除块的阈值电压分布的高边界点大于EV，则进行：
步骤S207、判断是否达到擦除最大次数，即图4中所示的“达到擦除最大次数？”。如果判断结果为否,即未达到最大次数，则转到步骤S204，步骤S204的擦除操作会对浮栅中的电荷进一步擦除，使得所述选定擦除块的阈值电压分布的高边界点会进一步降低。
如果步骤S206的判断结果为是，即所述选定擦除块的阈值电压分布的高边界点小于等于EV，或者步骤S207的判断结果为是，则进行后续步骤S208。
虚线框301中流程对应于整个的所述擦除过程步骤，所述擦除过程步骤包括了一次以上的擦除循环步骤，擦除循环步骤由步骤S204至步骤S207组成。其中，步骤S204和S205是所述擦除循环步骤的主体，步骤S206和步骤S207则用于对循环进行控制，如果在限定次数内擦除验证成功，则不再进行擦除；如果超过限定次数，擦除验证未成功，也不再进行擦除动作。
本发明实施例中，在步骤三完成后以及后续步骤六之前还包括：
步骤七、对所述选定擦除块进行过擦除操作。
本发明实施例中，步骤七进一步放在后续步骤四之前。
过擦除操作都包括过擦除验证和过擦除编程，过擦除验证会检测是否存在过擦除；过擦除编程则会对浮栅进行一定的编程，使得浮栅的充入一定的电荷，使得存储单元的阈值电压产生一定的变化，从实现下边界点的调节。所述过擦除操作使所述选定擦除块的阈值电压分布的低边界点大于等于B1，B1为最终过擦除的需要修复的边界点。
在图4所示的较佳实施例中，步骤二对应于步骤S208，步骤S208、进行擦除块擦除结束过擦除操作，也即，完成虚线框301的流程后表示擦除块的擦除过程结束，之后进行过擦除操作，过擦除操作用于对擦除过程中产生的过擦除进行修复。
步骤四、根据所述第一流程时间在所述选定区块中动态设定修复区间，所述第一流程时间越长所述修复区间越小，所述第一流程时间越短所述修复区间越大。
在图4所示的较佳实施例中，步骤四对应于步骤S302，步骤S302、根据预编程时间设定修复区间。
步骤五、进行修复操作，用于对所述修复区间中受擦除干扰区域内的各存储单元进行修复，完成所述修复操作的时间为第二修复时间，所述修复区间越小所述第二修复时间越长，所述修复区间越大所述第二修复时间越短；所述第一流程时间和所述第二修复时间的和为第三时间。
本发明较佳实施例中，步骤五包括如下分步骤：
步骤51、加载所述修复区间中受擦除干扰区域的随机地址。
步骤52、以所述随机地址为起始地址对所述修复区间中受擦除干扰区域内的各存储单元进行修复。
在一些实施例中，所述修复操作仅对“1”存储单元进行修复，省略对“0”存储单元的修复。
在一些实施例中，所述修复操作仅对“0”存储单元进行修复，省略对“1”存储单元的修复。
在一些实施例中，所述修复操作仅对“1”存储单元进行修复，同时对“0”存储单元进行修复。
在图4所示的较佳实施例中，步骤51对应于步骤S209、加载同区块受干扰区随机地址。
步骤52对应于S210同区块内受擦除干扰区域修复操作；也即，当擦除块擦除结束过擦除操作结束，再进行其它操作，如抗干扰修复操作等。
步骤六、所述擦除流程结束，完成整个所述擦除流程的时间为第四流程时间。
所述选定擦除块中存储的所述原始数据不同时，所述第四流程时间不同，所述第四流程时间的变化范围由所述第三时间确定；所述选定擦除块中存储的所述原始数据不同时，步骤四中动态设置的所述修复区间使所述第三时间的变化范围减少并从而使所述第四流程时间的变化范围减少。
在图4所示的较佳实施例中，步骤六对应于步骤S211、擦除块擦除结束，也即整个擦除流程结束。
本发明实施例中步骤四和步骤五是在步骤七完成之后进行。
在一些实施例也能为：步骤四和步骤五设置在步骤三完成后以及步骤六完成之前的一个选定时间点进行。
在一些实施例也能为：步骤四和步骤五设置在步骤三的各次所述擦除循环步骤中的一个选定时间点进行。
针对现有方法中非挥发性存储器的存储阵列的区块中存储数据不同时，擦除时间即整个擦除流程所需要的时间即第四流程时间会有较大变化的缺陷，本发明实施例对擦除时间影响较大的预编程时间即第一流程时间做了记录，且根据记录的第一流程时间来动态调整修复区间并从而实现动态调整第二修复时间，这样，当第一流程时间较长时，能通过缩小修复区间来减少第二修复时间，反之亦然，这样就能使得第一流程时间和第二修复时间的和形成的第三时间能得到动态调整，在存储阵列的区块中存储数据变化时，通过第二修复时间的改变最后能使得第三时间的变化减少，从而能使第四流程时间的变化范围减少，所以，本发明实施例能改善由于存储阵列的区块中存储的数据不同对擦除时间的影响，从而能减少擦除时间的变化范围并从而提高存储单元的可靠性。
如图5A所示，是现有非挥发性存储器的擦除方法中同一擦除块的擦除时间随存储数据的变化图；当擦除时同一擦除快，原始数据处于不同状态“0”或“1”时，擦除时间即所述第四流程时间会变化，这种擦除时间变化为：
一个擦除块有N个字节，当擦除块中只有一个字节内有“0”数据时，整个擦除时间是T2；当所有字节都是“0”数据时，擦除时间是T1。由于擦除块内的包含“0”的字节个数不同，导致预编程的时间不同，所有最终擦除时间变化较大。由图5A所示可知，随着擦除块的N个字节中的原始数据变化，最终擦除时间的变化范围为T1至T2。
如图5B所示，是本发明较佳实施例非挥发性存储器的擦除方法中同一擦除块的擦除时间随存储数据的变化图；同样，当擦除时同一擦除快，原始数据处于不同状态“0”或“1”时，擦除时间会变化，这种擦除时间变化为：
一个擦除块有N个字节，当只有一个字节内有“0”数据时，整个擦除时间是T4,当所有字节都是“0”数据时，擦除时间是T3。
本发明较佳实施例中，由于采用了预编程时间监测机制，由于擦除前的原始数据“0”的个数不同，预编程时间不同，根据擦除前的预编程时间长度，来动态调节同区块中需要修复区域的大小来调整最终编程时间。所以，改进后的擦除最短时间T3,最长时间T4。最终T2≥T4>T3≥T1,改进后的擦除时间边界包含在改进前的擦除时间边界内，改善了擦除时间，并且提高了存储单元的可靠性。
如图6所示，是本发明实施例非挥发性存储器的擦除装置的结构示意图；本发明实施例非挥发性存储器的擦除装置包括：流程控制模块401，存储阵列406。
所述存储阵列406中包括多个区块，各所述区块包括多个擦除块。
所述流程控制模块401控制擦除流程。
对一个选定区块中的选定擦除块的所述擦除流程包括如下步骤：
步骤一、对所述选定擦除块进行预验证和预编程。
步骤二、记录完成步骤一的第一流程时间，所述第一流程时间由所述选定擦除块中存储的原始数据决定。
本发明实施例装置中，步骤二包括如下分步骤：
步骤21、在步骤一之前启动第一时间计数器；
步骤22、在步骤一完成后，记录所述第一时间计数器的值作为所述第一流程时间。
所述原始数据由各存储单元所存储的数据组成，所述存储单元的数据包括“1”和“0”，所述存储单元的数据“0”的个数越多所述第一流程时间越短，反之所述存储单元的数据“0”的个数越少所述第一流程时间越长。进一步，所述选定擦除块中包括N个字节，N大于等于1；
各所述字节中的所述存储单元的数据都为“0”时所述字节的数据为“0”，所述字节的数据“0”的个数越多所述第一流程时间越短，反之所述字节的数据“0”的个数越少所述第一流程时间越长。
步骤三、完成擦除过程步骤，所述擦除过程步骤包括一次以上的擦除循环步骤，各所述擦除循环步骤中实现对所述选定擦除块的一次擦除操作。
步骤四、根据所述第一流程时间在所述选定区块中动态设定修复区间，所述第一流程时间越长所述修复区间越小，所述第一流程时间越短所述修复区间越大。
步骤五、进行修复操作，用于对所述修复区间中受擦除干扰区域内的各存储单元进行修复，完成所述修复操作的时间为第二修复时间，所述修复区间越小所述第二修复时间越长，所述修复区间越大所述第二修复时间越短；所述第一流程时间和所述第二修复时间的和为第三时间。
步骤五包括如下分步骤：
步骤51、加载所述修复区间中受擦除干扰区域的随机地址。
步骤52、以所述随机地址为起始地址对所述修复区间中受擦除干扰区域内的各存储单元进行修复。
步骤六、所述擦除流程结束，完成整个所述擦除流程的时间为第四流程时间。
所述选定擦除块中存储的所述原始数据不同时，所述第四流程时间不同，所述第四流程时间的变化范围由所述第三时间确定；所述选定擦除块中存储的所述原始数据不同时，步骤四中动态设置的所述修复区间使所述第三时间的变化范围减少并从而使所述第四流程时间的变化范围减少。
本发明实施例非挥发性存储器的擦除装置还包括：检测模块402、修复模块403和电压控制模块405；
在所述修复操作中：
所述检测模块402用于对所述修复区间中的存储单元进行“1”或“0”验证。
在所述检测模块402的验证结果认定需要进行“1”或“0”修复时，所述修复模块403发出指令进行所述修复操作的修复参数配置和流程参数配置
所述电压控制模块405接收所述检测模块402或所述修复模块403的指令后，进行电压产生和控制并将电压配置到对应的所述存储单元。
所述擦除装置还包括：随机地址产生模块404。步骤51中，所述随机地址产生模块404产生随机地址。
所述检测模块402、所述修复模块403和所述电压控制模块405也同时实现所述过擦除操作。所述流程控制模块401控制整个擦除流程的进度，包括所述擦除过程步骤、所述过擦除操作、所述修复操作。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种非挥发性存储器的擦除方法，其特征在于，非挥发性存储器的存储阵列中包括多个区块，各所述区块包括多个擦除块，对一个选定区块中的选定擦除块的擦除流程包括如下步骤：
步骤一、对所述选定擦除块进行预验证和预编程；
步骤二、记录完成步骤一的第一流程时间，所述第一流程时间由所述选定擦除块中存储的原始数据决定；
步骤三、完成擦除过程步骤，所述擦除过程步骤包括一次以上的擦除循环步骤，各所述擦除循环步骤中实现对所述选定擦除块的一次擦除操作；
步骤四、根据所述第一流程时间在所述选定区块中动态设定修复区间，所述第一流程时间越长所述修复区间越小，所述第一流程时间越短所述修复区间越大；
步骤五、进行修复操作，用于对所述修复区间中受擦除干扰区域内的各存储单元进行修复，完成所述修复操作的时间为第二修复时间，所述修复区间越小所述第二修复时间越长，所述修复区间越大所述第二修复时间越短；所述第一流程时间和所述第二修复时间的和为第三时间；
步骤六、所述擦除流程结束，完成整个所述擦除流程的时间为第四流程时间；
所述选定擦除块中存储的所述原始数据不同时，所述第四流程时间不同，所述第四流程时间的变化范围由所述第三时间确定；所述选定擦除块中存储的所述原始数据不同时，步骤四中动态设置的所述修复区间使所述第三时间的变化范围减少并从而使所述第四流程时间的变化范围减少。
2.如权利要求1所述的非挥发性存储器的擦除方法，其特征在于，步骤二包括如下分步骤：
步骤21、在步骤一之前启动第一时间计数器；
步骤22、在步骤一完成后，记录所述第一时间计数器的值作为所述第一流程时间。
3.如权利要求1所述的非挥发性存储器的擦除方法，其特征在于：所述原始数据由各存储单元所存储的数据组成，所述存储单元的数据包括“1”和“0”，所述存储单元的数据“0”的个数越多所述第一流程时间越短，反之所述存储单元的数据“0”的个数越少所述第一流程时间越长。
4.如权利要求3所述的非挥发性存储器的擦除方法，其特征在于：所述选定擦除块中包括N个字节，N大于等于1；
各所述字节中的所述存储单元的数据都为“0”时所述字节的数据为“0”，所述字节的数据“0”的个数越多所述第一流程时间越短，反之所述字节的数据“0”的个数越少所述第一流程时间越长。
5.如权利要求1所述的非挥发性存储器的擦除方法，其特征在于，步骤五包括如下分步骤：
步骤51、加载所述修复区间中受擦除干扰区域的随机地址；
步骤52、以所述随机地址为起始地址对所述修复区间中受擦除干扰区域内的各存储单元进行修复。
6.如权利要求1所述的非挥发性存储器的擦除方法，其特征在于：在步骤三完成后以及步骤六之前还包括：
步骤七、对所述选定擦除块进行过擦除操作。
7.如权利要求6所述的非挥发性存储器的擦除方法，其特征在于：步骤四和步骤五设置在步骤三完成后以及步骤六完成之前的一个选定时间点进行；或者，步骤四和步骤五设置在步骤三的各次所述擦除循环步骤中的一个选定时间点进行。
8.如权利要求1所述的非挥发性存储器的擦除方法，其特征在于：步骤五中，所述修复操作对“1”存储单元进行修复，省略对“0”存储单元的修复；
或者，所述修复操作对“0”存储单元进行修复，省略对“1”存储单元的修复；
或者，所述修复操作对“1”存储单元进行修复，同时对“0”存储单元进行修复。
9.如权利要求1所述的非挥发性存储器的擦除方法，其特征在于：所述非挥发性存储器的各所述存储单元形成于对应的P阱中；
所述非挥发性存储器的所有所述区块都形成于同一各所述P阱中；
或者，所述非挥发性存储器的分成多个部分，各部分中的多个所述区块共用同一个所述P阱中；
或者，各所述区块独立形成于一个所述P阱中；
或者，各所述区块中都包括多个所述P阱，各所述存储单元独立形成于对应的所述P阱中或者多个所述存储单元共用同一个对应的所述P阱。
10.一种非挥发性存储器的擦除装置，其特征在于，包括：流程控制模块，存储阵列；
所述存储阵列中包括多个区块，各所述区块包括多个擦除块；
所述流程控制模块控制擦除流程；
对一个选定区块中的选定擦除块的所述擦除流程包括如下步骤：
步骤一、对所述选定擦除块进行预验证和预编程；
步骤二、记录完成步骤一的第一流程时间，所述第一流程时间由所述选定擦除块中存储的原始数据决定；
步骤三、完成擦除过程步骤，所述擦除过程步骤包括一次以上的擦除循环步骤，各所述擦除循环步骤中实现对所述选定擦除块的一次擦除操作；
步骤四、根据所述第一流程时间在所述选定区块中动态设定修复区间，所述第一流程时间越长所述修复区间越小，所述第一流程时间越短所述修复区间越大；
步骤五、进行修复操作，用于对所述修复区间中受擦除干扰区域内的各存储单元进行修复，完成所述修复操作的时间为第二修复时间，所述修复区间越小所述第二修复时间越长，所述修复区间越大所述第二修复时间越短；所述第一流程时间和所述第二修复时间的和为第三时间；
步骤六、所述擦除流程结束，完成整个所述擦除流程的时间为第四流程时间；
所述选定擦除块中存储的所述原始数据不同时，所述第四流程时间不同，所述第四流程时间的变化范围由所述第三时间确定；所述选定擦除块中存储的所述原始数据不同时，步骤四中动态设置的所述修复区间使所述第三时间的变化范围减少并从而使所述第四流程时间的变化范围减少。
11.如权利要求10所述的非挥发性存储器的擦除装置，其特征在于，步骤二包括如下分步骤：
步骤21、在步骤一之前启动第一时间计数器；
步骤22、在步骤一完成后，记录所述第一时间计数器的值作为所述第一流程时间。
12.如权利要求10所述的非挥发性存储器的擦除装置，其特征在于：所述原始数据由各存储单元所存储的数据组成，所述存储单元的数据包括“1”和“0”，所述存储单元的数据“0”的个数越多所述第一流程时间越短，反之所述存储单元的数据“0”的个数越少所述第一流程时间越长。
13.如权利要求12所述的非挥发性存储器的擦除装置，其特征在于：所述选定擦除块中包括N个字节，N大于等于1；
各所述字节中的所述存储单元的数据都为“0”时所述字节的数据为“0”，所述字节的数据“0”的个数越多所述第一流程时间越短，反之所述字节的数据“0”的个数越少所述第一流程时间越长。
14.如权利要求10所述的非挥发性存储器的擦除装置，其特征在于，步骤五包括如下分步骤：
步骤51、加载所述修复区间中受擦除干扰区域的随机地址；
步骤52、以所述随机地址为起始地址对所述修复区间中受擦除干扰区域内的各存储单元进行修复；
擦除装置还包括：随机地址产生模块，步骤51中，所述随机地址通过所述随机地址产生模块形成。
15.如权利要求10所述的非挥发性存储器的擦除装置，其特征在于，擦除装置还包括：检测模块、修复模块和电压控制模块；
在所述修复操作中：
所述检测模块用于对所述修复区间中受擦除干扰区域内的各存储单元进行“1”或“0”验证；
在所述检测模块的验证结果认定需要进行“1”或“0”修复时，所述修复模块发出指令进行所述修复操作的修复参数配置和流程参数配置；
所述电压控制模块接收所述检测模块或所述修复模块的指令后，进行电压产生和控制并将电压配置到对应的所述存储单元。
CN202310257978.5A 2023-03-16 2023-03-16 非挥发性存储器的擦除方法和装置 Pending CN116343881A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310257978.5A CN116343881A (zh) 2023-03-16 2023-03-16 非挥发性存储器的擦除方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310257978.5A CN116343881A (zh) 2023-03-16 2023-03-16 非挥发性存储器的擦除方法和装置

Publications (1)

Publication Number Publication Date
CN116343881A true CN116343881A (zh) 2023-06-27

Family

ID=86888908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310257978.5A Pending CN116343881A (zh) 2023-03-16 2023-03-16 非挥发性存储器的擦除方法和装置

Country Status (1)

Country Link
CN (1) CN116343881A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116913349A (zh) * 2023-09-07 2023-10-20 芯天下技术股份有限公司 擦除干扰检测方法、修复方法、装置、芯片及电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116913349A (zh) * 2023-09-07 2023-10-20 芯天下技术股份有限公司 擦除干扰检测方法、修复方法、装置、芯片及电子设备
CN116913349B (zh) * 2023-09-07 2024-02-06 芯天下技术股份有限公司 擦除干扰检测方法、修复方法、装置、芯片及电子设备

Similar Documents

Publication Publication Date Title
KR101312887B1 (ko) 메모리 디바이스에서의 다중 레벨 프로그램 검증
TWI511139B (zh) 非揮發性半導體記憶體、抹除方法以及程式化方法
US6252803B1 (en) Automatic program disturb with intelligent soft programming for flash cells
JP4050555B2 (ja) 不揮発性半導体記憶装置およびそのデータ書き込み方法
US7149121B2 (en) Method and apparatus for changing operating conditions of nonvolatile memory
US6643185B1 (en) Method for repairing over-erasure of fast bits on floating gate memory devices
US6421277B2 (en) Non-volatile semiconductor memory device
US20070036001A1 (en) Floating-gate nonvolatile semiconductor memory device
US6385090B1 (en) Semiconductor nonvolatile memory using floating gate
JP3672435B2 (ja) 不揮発性メモリ装置
US20030039144A1 (en) Non-volatile memory device with erase address register
US8213233B2 (en) Reduction of quick charge loss effect in a memory device
IL152465A (en) Method for erasing a memory cell
JP4870876B2 (ja) 不揮発性半導体メモリ装置の消去方法
US9245644B2 (en) Method and apparatus for reducing erase disturb of memory by using recovery bias
US6466480B2 (en) Method and apparatus for trimming non-volatile memory cells
CN116343881A (zh) 非挥发性存储器的擦除方法和装置
US20020126535A1 (en) Non-volatile memory device with erase cycle register
CN116543817A (zh) 非挥发性存储器的擦除方法和装置
JP5280027B2 (ja) 半導体装置及びその制御方法
JP2015109121A (ja) 半導体記憶装置
US6198664B1 (en) APDE scheme for flash memory application
US6178117B1 (en) Background correction for charge gain and loss
CN116189741A (zh) 非挥发性存储器的擦除方法和装置
KR101574781B1 (ko) 반도체 기억장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination