CN116543817A - 非挥发性存储器的擦除方法和装置 - Google Patents

非挥发性存储器的擦除方法和装置 Download PDF

Info

Publication number
CN116543817A
CN116543817A CN202310254692.1A CN202310254692A CN116543817A CN 116543817 A CN116543817 A CN 116543817A CN 202310254692 A CN202310254692 A CN 202310254692A CN 116543817 A CN116543817 A CN 116543817A
Authority
CN
China
Prior art keywords
erasing
threshold voltage
block
erase
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310254692.1A
Other languages
English (en)
Inventor
汪齐方
金晓明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Praran Semiconductor Shanghai Co ltd
Original Assignee
Praran Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Praran Semiconductor Shanghai Co ltd filed Critical Praran Semiconductor Shanghai Co ltd
Priority to CN202310254692.1A priority Critical patent/CN116543817A/zh
Publication of CN116543817A publication Critical patent/CN116543817A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/345—Circuits or methods to detect overerased nonvolatile memory cells, usually during erasure verification
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明公开了一种非挥发性存储器的擦除方法中，对一个选定擦除块的擦除流程包括如下步骤：步骤一、完成擦除过程步骤，包括一次以上的擦除循环步骤，各次擦除循环步骤中实现对选定区块中的选定擦除块的一次擦除操作。步骤二、对选定擦除块进行过擦除操作。步骤三、进行第一次修复操作，用于对选定区块中受擦除干扰区域内的各存储单元进行修复。步骤四、进行第二次修复操作，用于对选定区块外的非选定区块内的存储单元进行修复。步骤五、擦除流程结束。本发明还公开了一种非挥发性存储器的擦除装置。本发明能在擦除流程中对非同一区块没有受到擦除干扰或擦除干扰较弱的存储单元进行修复，改善整个存储单元的可靠性。

Description

非挥发性存储器的擦除方法和装置
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种非挥发性(nonvolatile)存储器(memory)的擦除方法。本发明还涉及一种非挥发性存储器的擦除装置。
背景技术
对于浮栅(Floating gate，FG)闪存(Flash)memory,由于电荷存储在浮栅中，当浮栅中有较多电荷时，存储单元(cell)的阈值电压(Vt)为高；当浮栅中有较少电荷时，存储单元的阈值电压为低。这样能根据存储电荷的多少，来区分存储的是“0”还是“1”。一般定义为：编程(Program)时电荷被吸引到浮栅，浮栅中有较多电荷，存储单元的阈值电压为高，存储的数据为“0”；相反，擦除(erase)时电荷被吸引到浮栅，浮栅中有较少电荷，存储单元的阈值电压为低，存储的数据为“1”。
由于存在浮栅，一个存储单元上，字线(word line，WL)的电压，和位线(bit line，BL)的电压对浮栅都有影响，最终的浮栅上的电压是由字线和位线的电压共同决定的。在读操作时，在要读的单元字线上加字线读取电压(VREAD)比如5V的电压，在位线上加位线读取电压(VRBL)比如1V的电压，没有选到的单元字线上加选择电压(VDSEL)比如0V的电压,但由于存储器单元的紧缩特性，一些单元在行方向上的字线是共用的，另外一些单元在列方向上的位线是共用的。
由于紧缩特性，共用的字线，位线，还有存储单元共有的P阱都对存储单元的特性有影响，这些影响包括：
如在编程时，对不同字线未选中存储单元的栅电压是较低电压，而位线有可能是较高电压，此时，未选中存储单元可能会被弱擦除，电子可能从浮栅中流失。
如在读数据时，对不同字线未选中存储单元的栅电压是较低电压，而位线有可能是稍高电压(如1V)此时，未选中存储单元可能会被微弱擦除，由于读的次数可能十分频繁，在高温下电子也可能从浮栅中流失；或者系统电源存在干扰，微弱擦除也可能导致电子可能从浮栅中流失。
随着存储单元擦写次数的增加，特别是在高温下，数据的保持力会逐渐变弱，随着时间的增加，有部分电子会从浮栅中逐步流失，虽然此时数据还不会读错，但存储单元的可靠性在逐步变弱。
如上所述，在某种条件下，浮栅中的电子都会逐步流失，对产品的可靠性带来了挑战。
而现有方法中，在擦除时，会增加对处于同一区块非擦除区受到干扰的存储单元进行修复。但是对于非同一区块，由于非同一区块中的存储单元不会受到擦除干扰或者仅受到较弱的擦除干扰，故现有擦除方法中不会对非同一区块中的存储单元进行修复。而正如上面所示，随着工艺节点的缩小，存储单元的尺寸不断等比例缩小，存储单元的尺寸紧缩后上面描述的各种对存储单元的浮栅存储电荷的不利影响虽然不是由于擦除干扰引起的，但是对存储单元的可靠性同样会产生影响。
下面对现有擦除方法中进一步说明如下：
如图1所示，是现有非挥发性存储器一个存储区块的结构示意图；存储区块简称为区块100，区块100中包括多个擦除块101，图1中显示了n个擦除块101，且分别用0、1至n-1的编号标出；各擦除块101形成在同一P型半导体衬底102上。每一个擦除块101都设置有一个字线驱动电路103，字线驱动电路103为擦除块101中的每条字线104提供一个驱动信号。整个区块100的各擦除块101包括对齐的多列存储单元，同一列存储单元会共享同一根位线105，图1中位线用BL表示，共有j根位线，分别用0、1至j-1进行编号标出。当对某一个擦除块101进行擦除操作后，一般会对同一区块的非擦除区域即选定擦除块101外的存储单元进行过擦除修复或擦除干扰修复，过擦除修复是对存“1”的存储单元的修复，擦除干扰修复是对存“0”的存储单元的修复。
如图1A，是现有非挥发性存储器的多个存储区块的结构示意图；区域200中包括一个以上的区块100，不同区块100的P阱可以是独立的，或者整个区域200在同一个P阱；或者几个存储单元共享一个P阱。
如图2所示，是现有非挥发性存储器的擦除方法的流程图；现有非挥发性存储器的擦除方法包括如下步骤：
步骤S101、开始接受擦除指令。
步骤S102、进行擦除初始化，即芯片内部初始化，设置擦除块地址全部清零。
步骤S103、进行擦除块预验证和预编程操作。预编程和编程类似，也是向浮栅中写入电荷，确保擦除块存储单元在进行擦除之前的阈值电压处于较高状态。
步骤S104、进行擦除块擦除。预编程结束，开始进行擦除操作，也即，对选定的擦除块进行擦除操作。
步骤S105、进行擦除块擦除验证，也即在每次擦除结束后，都对擦除块进行擦除验证。
步骤S106、对擦除验证的结果进行判断，即判断是否“擦除通过？”。
步骤S106的判断结果为否，则进行：
步骤S107、判断是否达到擦除最大次数，即图2中所示的“达到擦除最大次数？”。如果判断结果为否即未达到最大次数，则转到步骤S104。
如果步骤S106的判断结果为是或者步骤S107的判断结果为是，则进行后续步骤S108。
由上可知，虚线框201中流程对应于整个的擦除过程步骤，擦除过程步骤包括了一次以上的擦除循环步骤，擦除循环步骤由步骤S104至步骤S107组成。所以，如果在限定次数内擦除验证成功，则不再进行擦除；如果超过限定次数，擦除验证未成功，也不再进行擦除动作。
步骤S108、进行擦除块擦除结束过擦除操作，也即，完成虚线框201的流程后表示擦除块的擦除过程结束，之后进行过擦除操作，过擦除操作用于对擦除过程中产生的过擦除进行纠正。过擦除操作包括过擦除验证和过擦除编程，过擦除验证会检测是否存在过擦除；过擦除编程则会对浮栅进行一定的编程，使得浮栅的充入一定的电荷，使得存储单元的阈值电压产生一定的变化。
之后，进行步骤S109、同区块内受擦除干扰区域修复操作；也即，当擦除块擦除结束过擦除操作结束，再进行其它操作，如抗干扰修复操作等。
修复操作结束，则整个擦除过程结果，也即步骤S110、擦除块擦除结束。
发明内容
本发明所要解决的技术问题是提供一种非挥发性存储器的擦除方法，能在擦除流程中对非同一区块没有受到擦除干扰或擦除干扰较弱的存储单元进行修复，从而能改善整个非挥发性存储器件中的存储单元的可靠性。为此，本发明还提供一种非挥发性存储器的擦除装置。
为解决上述技术问题，本发明提供的非挥发性存储器的擦除方法中，非挥发性存储器的存储阵列中包括多个区块，各所述区块包括多个擦除块，对一个选定擦除块的擦除流程包括如下步骤：
步骤一、完成擦除过程步骤，所述擦除过程步骤包括一次以上的擦除循环步骤，各所述擦除循环步骤中实现对选定区块中的选定擦除块的一次擦除操作。
步骤二、对所述选定擦除块进行过擦除操作。
步骤三、进行第一次修复操作，用于对所述选定区块中受擦除干扰区域内的各存储单元进行修复。
步骤四、进行第二次修复操作，用于对所述选定区块外的非选定区块内的存储单元进行修复。
步骤五、所述擦除流程结束。
进一步的改进是，所述非挥发性存储器上电后，会经历一次以上的所述擦除流程；
每一次所述擦除流程中都进行步骤四；或者，仅在设定的固定次数或随机次数对应的所述擦除流程中进行步骤四，次数不等于设定的固定次数或随机次数时所述擦除流程中省略步骤四。
进一步的改进是，步骤四设置在步骤二完成之后；或者，步骤四设置步骤二完成之前的步骤一的所述擦除过程步骤中或所述擦除过程步骤完成后。
进一步的改进是，每一次的所述擦除流程的步骤四中，所述第二次修复操作对全部所述非选定区块内的所述存储单元进行修复或者对部分所述非选定区块内的所述存储单元进行修复。
进一步的改进是，每一次的所述擦除流程的步骤四中，所述第二次修复操作对一个所述非选定区块内的所述存储单元的修复；各次所述擦除流程的所述第二次修复操作所修复的所述非选定区块的地址不同。
进一步的改进是，各次所述擦除流程的所述第二次修复操作所修复的所述非选定区块的地址设置为：
第一次所述擦除流程的步骤四中所述非选定区块的地址由所述非挥发性存储器上电时形成的随机地址得到或者为固定地址。
当前次所述擦除流程的步骤四中所述非选定区块的地址由上一次所述擦除流程的步骤四中所述非选定区块的地址加1得到。
如果当前次所述擦除流程的步骤四中所述非选定区块的地址达到最大地址，则下一次所述擦除流程的步骤四中所述非选定区块的地址设置为第一次所述擦除流程的步骤四中所述非选定区块的地址。
进一步的改进是，如果各次所述擦除流程的步骤四中所设定的所述非选定区块的地址等于所述选定区块的地址，则步骤四省略。
进一步的改进是，步骤四中，所述第二次修复操作包括如下分步骤：
步骤40、对设置所述非选定区块的地址和所述选定区块的地址进行比较，如果相同则转到步骤44，如果不相同则转到步骤41；
步骤41、对“1”存储单元进行修复；
步骤42、对“0”存储单元进行修复；
步骤43、将所述非选定区块的地址加1；
步骤44、结束所述第二次修复操作。
进一步的改进是，在部分次数或全部次数的所述擦除流程中，省略步骤42，只对所述“1”存储单元进行修复；
或者，在部分次数或全部次数的所述擦除流程中，省略步骤41，只对所述“0”存储单元进行修复；
或者，在部分次数或全部次数的所述擦除流程中，同时对所述“1”存储单元进行修复和对所述“0”存储单元进行修复，步骤41和步骤42都进行。
进一步的改进是，步骤41包括如下分步骤：
步骤41a、对所述“1”存储单元进行第一次阈值电压验证，以验证所述“1”存储单元的阈值电压是否达到第一预设阈值电压；
步骤41b、对所述第一次阈值电压验证结果进行判断；
如果所述“1”存储单元的阈值电压达到第一预设阈值电压，则所述第一次阈值电压验证通过，步骤41结束；
如果所述“1”存储单元的阈值电压未达到第一预设阈值电压，则所述第一次阈值电压验证未通过，之后转到步骤41c；
步骤41c、判断第一弱编程的次数是否达到第一预设次数；
如果所述第一弱编程的次数达到所述第一预设次数，则步骤41结束；
如果所述第一弱编程的次数未达到所述第一预设次数，则转到后续步骤41d；
步骤41d、对所述“1”存储单元进行所述第一弱编程以使所述“1”存储单元的阈值电压向接近所述第一预设阈值电压方向微调，之后转到步骤41a。
进一步的改进是，步骤42包括如下分步骤：
步骤42a、对所述”0”存储单元进行第二次阈值电压验证，以验证所述”0”存储单元的阈值电压是否达到第二预设阈值电压；
步骤42b、对所述第二次阈值电压验证结果进行判断；
如果所述”0”存储单元的阈值电压达到第二预设阈值电压，则所述第二次阈值电压验证通过，步骤42结束；
如果所述”0”存储单元的阈值电压未达到第二预设阈值电压，则所述第二次阈值电压验证未通过，之后转到步骤42c；
步骤42c、判断第二弱编程的次数是否达到第二预设次数；
如果所述第二弱编程的次数达到所述第二预设次数，则步骤42结束；
如果所述第二弱编程的次数未达到所述第二预设次数，则转到后续步骤42d；
步骤42d、对所述”0”存储单元进行所述第二弱编程以使所述”0”存储单元的阈值电压向接近所述第二预设阈值电压方向微调，之后转到步骤42a。
进一步的改进是，所述非挥发性存储器的各所述存储单元形成于对应的P阱中。
所述非挥发性存储器的所有所述区块都形成于同一各所述P阱中。
或者，所述非挥发性存储器的分成多个部分，各部分中的多个所述区块共用同一个所述P阱中。
或者，各所述区块独立形成于一个所述P阱中。
或者，各所述区块中都包括多个所述P阱，各所述存储单元独立形成于对应的所述P阱中或者多个所述存储单元共用同一个对应的所述P阱。
为解决上述技术问题，本发明提供的非挥发性存储器的擦除装置包括：流程控制模块，存储阵列。
所述存储阵列中包括多个区块，各所述区块包括多个擦除块。
所述流程控制模块控制擦除流程。
对一个选定擦除块的所述擦除流程包括如下步骤：
步骤一、完成擦除过程步骤，所述擦除过程步骤包括一次以上的擦除循环步骤，各所述擦除循环步骤中实现对选定区块中的选定擦除块的一次擦除操作；
步骤二、对所述选定擦除块进行过擦除操作；
步骤三、进行第一次修复操作，用于对所述选定区块中受擦除干扰区域内的各存储单元进行修复；
步骤四、进行第二次修复操作，用于对所述选定区块外的非选定区块内的存储单元进行修复；
步骤五、所述擦除流程结束。
进一步的改进是，擦除装置还包括：检测模块、修复模块和电压控制模块；
在所述第二次修复操作中：
所述检测模块用于对所述选定区块外的非选定区块内的存储单元进行“1”或“0”验证；
在所述检测模块的验证结果认定需要进行“1”或“0”修复时，所述修复模块发出指令进行所述第二次修复操作的修复参数配置和流程参数配置；
所述电压控制模块接收所述检测模块或所述修复模块的指令后，进行电压产生和控制并将电压配置到对应的所述存储单元。
进一步的改进是，所述擦除装置还包括：随机地址产生模块；
在非挥发性存储器上电时，所述随机地址产生模块产生随机地址，所述随机地址作为第一次所述擦除流程的步骤四中所述非选定区块的地址。
和现有擦除方法中在擦除流程中仅对选定区块中受擦除干扰区域的存储单元进行修复不同，本发明还增加了第二次修复操作，用于对选定区块外的非选定区块内的存储单元进行修复，也即本发明能对非同一区块没有受到擦除干扰或擦除干扰较弱的存储单元进行修复，能修复擦除干扰之外的因素对存储单元的存储电荷的影响，例如：编程、读取、高温或系统电源干扰等因素对存储单元的存储电荷的泄漏的影响，最后能使得修复后的存储单元的阈值电压达到标准，所以，能改善整个非挥发性存储器件中的存储单元的可靠性，如改善存储单元的数据保持能力和读数据抗干扰能力等。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有非挥发性存储器一个存储区块的结构示意图；
图1A是现有非挥发性存储器的多个存储区块的结构示意图；
图2是现有非挥发性存储器的擦除方法的流程图；
图3是本发明实施例非挥发性存储器的擦除方法的流程图；
图4是本发明较佳实施例非挥发性存储器的擦除方法的流程图；
图5是本发明实施例较佳实施例非挥发性存储器的擦除方法中第二次修复操作的流程图；
图6是本发明实施例非挥发性存储器的擦除装置的结构示意图。
具体实施方式
如图3所示，是本发明实施例非挥发性存储器的擦除方法的流程图；如图4所示，是本发明较佳实施例非挥发性存储器的擦除方法的流程图；如图5所示，是本发明实施例较佳实施例非挥发性存储器的擦除方法中第二次修复操作的流程图；本发明实施例非挥发性存储器的擦除方法中，非挥发性存储器的存储阵列中包括多个区块，各所述区块包括多个擦除块。非挥发性存储器的存储阵列的区块结构同样请参考图1所示，图1中区块100中包括多个擦除块101，图1中显示了n个擦除块101，且分别用0、1至n-1的编号标出；各擦除块101形成在同一P型半导体衬底102上。每一个擦除块101都设置有一个字线驱动电路103，字线驱动电路103为擦除块101中的每条字线104提供一个驱动信号。整个区块100的各擦除块101包括对齐的多列存储单元，同一列存储单元会共享同一根位线105，图1中位线用BL表示，共有j根位线，分别用0、1至j-1进行编号标出。
如图1A所示，区域200中包括一个以上的区块100，P阱形成于所述P型半导体衬底102中。不同区块100的P阱可以是独立的，或者整个区域200在同一个P阱；或者几个存储单元共享一个P阱。也即：所述非挥发性存储器的各所述存储单元形成于对应的P阱中。
在一些实施例中，所述非挥发性存储器的所有所述区块100都形成于同一各所述P阱中。
在一些实施例中，所述非挥发性存储器的分成多个部分，各部分中的多个所述区块100共用同一个所述P阱中。
在一些实施例中，各所述区块100独立形成于一个所述P阱中。
在一些实施例中，各所述区块100中都包括多个所述P阱，各所述存储单元独立形成于对应的所述P阱中或者多个所述存储单元共用同一个对应的所述P阱。
本发明实施例非挥发性存储器的擦除方法中，对一个选定擦除块的擦除流程包括如下步骤：
在后续步骤一的擦除过程步骤之前，包括：对所述选定擦除块进行预验证和预编程。在一些较佳实施例中，如图6所示，对所述选定擦除块进行预验证和预编程对应于步骤S203、擦除块预验证和编程。预编程和编程类似，也是向浮栅中写入电荷，确保擦除块存储单元在进行擦除之前的阈值电压处于较高状态。
在步骤S203之前还包：
步骤S201、开始接受擦除指令。
步骤S202、进行擦除初始化，即芯片内部初始化，设置擦除块地址全部清零。
之后，进行后续步骤一。
步骤一、完成擦除过程步骤，所述擦除过程步骤包括一次以上的擦除循环步骤，各所述擦除循环步骤中实现对选定区块中的选定擦除块的一次擦除操作。
在一些较佳实施例中，如图4所示，所述擦除过程步骤包括：
步骤S204、进行擦除块擦除。预编程结束之后会开始进行擦除操作，也即，对选定的擦除块进行擦除操作。
步骤S205，进行擦除块擦除验证，也即在每次擦除结束后，都对擦除块进行擦除验证。
所述擦除块擦除验证主要是用于对所述选定擦除块的阈值电压分布的高边界点和EV进行比较，EV表示擦除验证的边界点，如果高边界点大于EV，则验证不通过；如果高边界点小于等于EV则验证通过。
步骤S206、对擦除验证的结果进行判断，即判断是否“擦除通过？”。
步骤S206的判断结果为否，即所述选定擦除块的阈值电压分布的高边界点大于EV，则进行：
步骤S207、判断是否达到擦除最大次数，即图4中所示的“达到擦除最大次数？”。如果判断结果为否,即未达到最大次数，则转到步骤S204，步骤S204的擦除操作会对浮栅中的电荷进一步擦除，使得所述选定擦除块的阈值电压分布的高边界点会进一步降低。
如果步骤S206的判断结果为是，即所述选定擦除块的阈值电压分布的高边界点小于等于EV，或者步骤S207的判断结果为是，则进行后续步骤S208。
虚线框301中流程对应于整个的所述擦除过程步骤，所述擦除过程步骤包括了一次以上的擦除循环步骤，擦除循环步骤由步骤S204至步骤S207组成。其中，步骤S204和S205是所述擦除循环步骤的主体，步骤S206和步骤S207则用于对循环进行控制，如果在限定次数内擦除验证成功，则不再进行擦除；如果超过限定次数，擦除验证未成功，也不再进行擦除动作。
步骤二、对所述选定擦除块进行过擦除操作。过擦除操作都包括过擦除验证和过擦除编程，过擦除验证会检测是否存在过擦除；过擦除编程则会对浮栅进行一定的编程，使得浮栅的充入一定的电荷，使得存储单元的阈值电压产生一定的变化，从实现下边界点的调节。所述过擦除操作使所述选定擦除块的阈值电压分布的低边界点大于等于B1，B1为最终过擦除的需要修复的边界点。
在图4所示的较佳实施例中，步骤二对应于步骤S208，步骤S208、进行擦除块擦除结束过擦除操作，也即，完成虚线框301的流程后表示擦除块的擦除过程结束，之后进行过擦除操作，过擦除操作用于对擦除过程中产生的过擦除进行修复。
步骤三、进行第一次修复操作，用于对所述选定区块中受擦除干扰区域内的各存储单元进行修复。
在图4所示的较佳实施例中，步骤三对应于步骤S209、同区块内受擦除干扰区域修复操作，也即对同区块内受到擦除干扰的区域进行其它操作。
步骤四、进行第二次修复操作，用于对所述选定区块外的非选定区块内的存储单元进行修复。
在图4所示的较佳实施例中，步骤四对应于步骤S210、不同区块内可靠性改善操作，也即在步骤S209对同区块内受到擦除干扰的区域修复完成后，再对不同区块的存储单元进行浮栅电子丢失验证和修复。
步骤五、所述擦除流程结束。
在图4所示的较佳实施例中，步骤五对应于步骤S211、擦除块擦除结束。也即不同区块的存储单元进行浮栅电子丢失验证和修复结束，则整个擦除流程结束。
本发明实施例中，所述非挥发性存储器上电后，会经历一次以上的所述擦除流程。
本发明实施例中，每一次所述擦除流程中都进行步骤四。在一些实施例中也能为：仅在设定的固定次数或随机次数对应的所述擦除流程中进行步骤四，次数不等于设定的固定次数或随机次数时所述擦除流程中省略步骤四。
本发明实施例中，步骤一至步骤五按照顺序依次进行，步骤四位于步骤三之后以及步骤五之前。在一些实施例中也能为：步骤四设置在步骤二完成之后；或者，步骤四设置步骤二完成之前的步骤一的所述擦除过程步骤中或所述擦除过程步骤完成后。
在一些实施例中，每一次的所述擦除流程的步骤四中，所述第二次修复操作对全部所述非选定区块内的所述存储单元进行修复。由于对不同区块的存储单元修复时，存在不同闪存芯片的容量大小的不同；如果对未受到擦除干扰的存储单元全部进行验证和修复，则可能需要花费较长时间。
在一些实施例中也能为：对部分所述非选定区块内的所述存储单元进行修复。
本发明较佳实施例中，每一次的所述擦除流程的步骤四中，所述第二次修复操作对一个所述非选定区块内的所述存储单元的修复；各次所述擦除流程的所述第二次修复操作所修复的所述非选定区块的地址不同。
各次所述擦除流程的所述第二次修复操作所修复的所述非选定区块的地址设置为：
第一次所述擦除流程的步骤四中所述非选定区块的地址由所述非挥发性存储器上电时形成的随机地址得到。在其他实施例中也能为：第一次所述擦除流程的步骤四中所述非选定区块的地址为固定地址。
当前次所述擦除流程的步骤四中所述非选定区块的地址由上一次所述擦除流程的步骤四中所述非选定区块的地址加1得到。
如果当前次所述擦除流程的步骤四中所述非选定区块的地址达到最大地址，则下一次所述擦除流程的步骤四中所述非选定区块的地址设置为第一次所述擦除流程的步骤四中所述非选定区块的地址。
如果各次所述擦除流程的步骤四中所设定的所述非选定区块的地址等于所述选定区块的地址，则步骤四省略。
在一些较佳实施例中，如图5所示，是本发明实施例较佳实施例非挥发性存储器的擦除方法中第二次修复操作的流程图；步骤四中，所述第二次修复操作即步骤S210包括如下分步骤：
步骤40、对设置所述非选定区块的地址和所述选定区块的地址进行比较，如果相同则转到步骤44，如果不相同则转到步骤41。
步骤40对应于图5中的步骤S303、进行“和当前擦除区块地址是否相同？”的比较。
在步骤S303之前还包括：
步骤S301、接收不同区块可靠性修复指令。
步骤S302、芯片内部初始化，加载修复不同区块随机地址。
步骤41、对“1”存储单元进行修复。
步骤41对应于图5中虚线框302中的各步骤，步骤41包括如下分步骤：
步骤41a、对所述“1”存储单元进行第一次阈值电压验证，以验证所述“1”存储单元的阈值电压是否达到第一预设阈值电压。
步骤41a对应于图5中的步骤S304、“1”存储单元阈值验证。如果“1”存储单元所存储的电荷泄漏，则“1”存储单元的阈值电压会进一步降低，故通过对“1”存储单元阈值验证能判断是否需要对“1”存储单元进行修复。
步骤41b、对所述第一次阈值电压验证结果进行判断。
步骤41b对应于图5中的步骤S305、进行“验证通过？”的判断。
如果所述“1”存储单元的阈值电压达到第一预设阈值电压，则所述第一次阈值电压验证通过，整个步骤41结束；
如果所述“1”存储单元的阈值电压未达到第一预设阈值电压，则所述第一次阈值电压验证未通过，之后转到步骤41c。
步骤41c、判断第一弱编程的次数是否达到第一预设次数。
步骤41c对应于图5中的步骤S306、进行“达到编程最大次数？”的判断。
如果所述第一弱编程的次数达到所述第一预设次数，则步骤41结束。
如果所述第一弱编程的次数未达到所述第一预设次数，则转到后续步骤41d。
步骤41d、对所述“1”存储单元进行所述第一弱编程以使所述“1”存储单元的阈值电压向接近所述第一预设阈值电压方向微调，之后转到步骤41a。
步骤41d对应于图5中的步骤S307、“1”存储单元弱编程。
步骤42、对“0”存储单元进行修复。
步骤42对应于图5中虚线框303中的各步骤，步骤42包括如下分步骤：
步骤42包括如下分步骤：
步骤42a、对所述”0”存储单元进行第二次阈值电压验证，以验证所述”0”存储单元的阈值电压是否达到第二预设阈值电压。
步骤42a对应于图5中的步骤S308、“0”存储单元阈值验证。如果“0”存储单元所存储的电荷泄漏，则“0”存储单元的阈值电压会进一步降低，故通过对“0”存储单元阈值验证能判断是否需要对“0”存储单元进行修复。
步骤42b、对所述第二次阈值电压验证结果进行判断。
步骤42b对应于图5中的步骤S309、进行“验证通过？”的判断。
如果所述”0”存储单元的阈值电压达到第二预设阈值电压，则所述第二次阈值电压验证通过，步骤42结束。
如果所述”0”存储单元的阈值电压未达到第二预设阈值电压，则所述第二次阈值电压验证未通过，之后转到步骤42c。
步骤42c、判断第二弱编程的次数是否达到第二预设次数。
步骤42c对应于图5中的步骤S310、进行“达到编程最大次数？”的判断。
如果所述第二弱编程的次数达到所述第二预设次数，则步骤42结束。
如果所述第二弱编程的次数未达到所述第二预设次数，则转到后续步骤42d。
步骤42d、对所述”0”存储单元进行所述第二弱编程以使所述”0”存储单元的阈值电压向接近所述第二预设阈值电压方向微调，之后转到步骤42a。
步骤42d对应于图5中的步骤S311、“0”存储单元弱编程。
步骤43、将所述非选定区块的地址加1。
步骤43对应于图5中的步骤S312、修复不同区块随机地址加1。
步骤44、结束所述第二次修复操作。
步骤44对应于图5中的步骤S313、修复不同区块结束。
图5所示的本发明较佳实施例中，步骤41和步骤42依次进行。
在一些实施例中也能为：在部分次数或全部次数的所述擦除流程中，省略步骤42，只对所述“1”存储单元进行修复；
在一些实施例中也能为：在部分次数或全部次数的所述擦除流程中，省略步骤41，只对所述“0”存储单元进行修复。
在一些实施例中也能为：在部分次数或全部次数的所述擦除流程中，同时对所述“1”存储单元进行修复和对所述“0”存储单元进行修复，步骤41和步骤42都进行。
和现有擦除方法中在擦除流程中仅对选定区块中受擦除干扰区域的存储单元进行修复不同，本发明实施例还增加了第二次修复操作，用于对选定区块外的非选定区块内的存储单元进行修复，也即本发明能对非同一区块没有受到擦除干扰或擦除干扰较弱的存储单元进行修复，能修复擦除干扰之外的因素对存储单元的存储电荷的影响，例如：编程、读取、高温或系统电源干扰等因素对存储单元的存储电荷的泄漏的影响，最后能使得修复后的存储单元的阈值电压达到标准，所以，能改善整个非挥发性存储器件中的存储单元的可靠性，如改善存储单元的数据保持能力和读数据抗干扰能力等。
如图6所示，是本发明实施例非挥发性存储器的擦除装置的结构示意图；本发明实施例非挥发性存储器的擦除装置包括：流程控制模块401，存储阵列406。
所述存储阵列406中包括多个区块，各所述区块包括多个擦除块。
所述流程控制模块401控制擦除流程。
对一个选定擦除块的所述擦除流程包括如下步骤：
步骤一、完成擦除过程步骤，所述擦除过程步骤包括一次以上的擦除循环步骤，各所述擦除循环步骤中实现对选定区块中的选定擦除块的一次擦除操作。
步骤二、对所述选定擦除块进行过擦除操作。
步骤三、进行第一次修复操作，用于对所述选定区块中受擦除干扰区域内的各存储单元进行修复。
步骤四、进行第二次修复操作，用于对所述选定区块外的非选定区块内的存储单元进行修复。
步骤五、所述擦除流程结束。
本发明实施例非挥发性存储器的擦除装置还包括：检测模块402、修复模块403和电压控制模块405；
在所述第二次修复操作中：
所述检测模块402用于对所述选定区块外的非选定区块内的存储单元进行“1”或“0”验证。
在所述检测模块402的验证结果认定需要进行“1”或“0”修复时，所述修复模块403发出指令进行所述第二次修复操作的修复参数配置和流程参数配置
所述电压控制模块405接收所述检测模块402或所述修复模块403的指令后，进行电压产生和控制并将电压配置到对应的所述存储单元。
所述擦除装置还包括：随机地址产生模块404。
在非挥发性存储器上电时，所述随机地址产生模块404产生随机地址，所述随机地址作为第一次所述擦除流程的步骤四中所述非选定区块的地址。
所述检测模块402、所述修复模块403和所述电压控制模块405也同时实现所述第一次修复操作以及所述过擦除操作。所述流程控制模块401控制整个擦除流程的进度，包括所述擦除过程步骤、所述过擦除操作、所述第一次修复操作以及所述第二次修复操作。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种非挥发性存储器的擦除方法，其特征在于，非挥发性存储器的存储阵列中包括多个区块，各所述区块包括多个擦除块，对一个选定擦除块的擦除流程包括如下步骤：
步骤一、完成擦除过程步骤，所述擦除过程步骤包括一次以上的擦除循环步骤，各所述擦除循环步骤中实现对选定区块中的选定擦除块的一次擦除操作；
步骤二、对所述选定擦除块进行过擦除操作；
步骤三、进行第一次修复操作，用于对所述选定区块中受擦除干扰区域内的各存储单元进行修复；
步骤四、进行第二次修复操作，用于对所述选定区块外的非选定区块内的存储单元进行修复；
步骤五、所述擦除流程结束。
2.如权利要求1所述的非挥发性存储器的擦除方法，其特征在于：所述非挥发性存储器上电后，会经历一次以上的所述擦除流程；
每一次所述擦除流程中都进行步骤四；或者，仅在设定的固定次数或随机次数对应的所述擦除流程中进行步骤四，次数不等于设定的固定次数或随机次数时所述擦除流程中省略步骤四。
3.如权利要求1所述的非挥发性存储器的擦除方法，其特征在于：步骤四设置在步骤二完成之后；或者，步骤四设置步骤二完成之前的步骤一的所述擦除过程步骤中或所述擦除过程步骤完成后。
4.如权利要求1所述的非挥发性存储器的擦除方法，其特征在于：每一次的所述擦除流程的步骤四中，所述第二次修复操作对全部所述非选定区块内的所述存储单元进行修复或者对部分所述非选定区块内的所述存储单元进行修复。
5.如权利要求4所述的非挥发性存储器的擦除方法，其特征在于：每一次的所述擦除流程的步骤四中，所述第二次修复操作对一个所述非选定区块内的所述存储单元的修复；各次所述擦除流程的所述第二次修复操作所修复的所述非选定区块的地址不同。
6.如权利要求5所述的非挥发性存储器的擦除方法，其特征在于：各次所述擦除流程的所述第二次修复操作所修复的所述非选定区块的地址设置为：
第一次所述擦除流程的步骤四中所述非选定区块的地址由所述非挥发性存储器上电时形成的随机地址得到或者为固定地址；
当前次所述擦除流程的步骤四中所述非选定区块的地址由上一次所述擦除流程的步骤四中所述非选定区块的地址加1得到；
如果当前次所述擦除流程的步骤四中所述非选定区块的地址达到最大地址，则下一次所述擦除流程的步骤四中所述非选定区块的地址设置为第一次所述擦除流程的步骤四中所述非选定区块的地址。
7.如权利要求6所述的非挥发性存储器的擦除方法，其特征在于：如果各次所述擦除流程的步骤四中所设定的所述非选定区块的地址等于所述选定区块的地址，则步骤四省略。
8.如权利要求6所述的非挥发性存储器的擦除方法，其特征在于：步骤四中，所述第二次修复操作包括如下分步骤：
步骤40、对设置所述非选定区块的地址和所述选定区块的地址进行比较，如果相同则转到步骤44，如果不相同则转到步骤41；
步骤41、对“1”存储单元进行修复；
步骤42、对“0”存储单元进行修复；
步骤43、将所述非选定区块的地址加1；
步骤44、结束所述第二次修复操作。
9.如权利要求8所述的非挥发性存储器的擦除方法，其特征在于：在部分次数或全部次数的所述擦除流程中，省略步骤42，只对所述“1”存储单元进行修复；
或者，在部分次数或全部次数的所述擦除流程中，省略步骤41，只对所述“0”存储单元进行修复；
或者，在部分次数或全部次数的所述擦除流程中，同时对所述“1”存储单元进行修复和对所述“0”存储单元进行修复，步骤41和步骤42都进行。
10.如权利要求8所述的非挥发性存储器的擦除方法，其特征在于：步骤41包括如下分步骤：
步骤41a、对所述“1”存储单元进行第一次阈值电压验证，以验证所述“1”存储单元的阈值电压是否达到第一预设阈值电压；
步骤41b、对所述第一次阈值电压验证结果进行判断；
如果所述“1”存储单元的阈值电压达到第一预设阈值电压，则所述第一次阈值电压验证通过，步骤41结束；
如果所述“1”存储单元的阈值电压未达到第一预设阈值电压，则所述第一次阈值电压验证未通过，之后转到步骤41c；
步骤41c、判断第一弱编程的次数是否达到第一预设次数；
如果所述第一弱编程的次数达到所述第一预设次数，则步骤41结束；
如果所述第一弱编程的次数未达到所述第一预设次数，则转到后续步骤41d；
步骤41d、对所述“1”存储单元进行所述第一弱编程以使所述“1”存储单元的阈值电压向接近所述第一预设阈值电压方向微调，之后转到步骤41a。
11.如权利要求8所述的非挥发性存储器的擦除方法，其特征在于：步骤42包括如下分步骤：
步骤42a、对所述”0”存储单元进行第二次阈值电压验证，以验证所述”0”存储单元的阈值电压是否达到第二预设阈值电压；
步骤42b、对所述第二次阈值电压验证结果进行判断；
如果所述”0”存储单元的阈值电压达到第二预设阈值电压，则所述第二次阈值电压验证通过，步骤42结束；
如果所述”0”存储单元的阈值电压未达到第二预设阈值电压，则所述第二次阈值电压验证未通过，之后转到步骤42c；
步骤42c、判断第二弱编程的次数是否达到第二预设次数；
如果所述第二弱编程的次数达到所述第二预设次数，则步骤42结束；
如果所述第二弱编程的次数未达到所述第二预设次数，则转到后续步骤42d；
步骤42d、对所述”0”存储单元进行所述第二弱编程以使所述”0”存储单元的阈值电压向接近所述第二预设阈值电压方向微调，之后转到步骤42a。
12.如权利要求1所述的非挥发性存储器的擦除方法，其特征在于：所述非挥发性存储器的各所述存储单元形成于对应的P阱中；
所述非挥发性存储器的所有所述区块都形成于同一各所述P阱中；
或者，所述非挥发性存储器的分成多个部分，各部分中的多个所述区块共用同一个所述P阱中；
或者，各所述区块独立形成于一个所述P阱中；
或者，各所述区块中都包括多个所述P阱，各所述存储单元独立形成于对应的所述P阱中或者多个所述存储单元共用同一个对应的所述P阱。
13.一种非挥发性存储器的擦除装置，其特征在于，包括：流程控制模块，存储阵列；
所述存储阵列中包括多个区块，各所述区块包括多个擦除块；
所述流程控制模块控制擦除流程；
对一个选定擦除块的所述擦除流程包括如下步骤：
步骤一、完成擦除过程步骤，所述擦除过程步骤包括一次以上的擦除循环步骤，各所述擦除循环步骤中实现对选定区块中的选定擦除块的一次擦除操作；
步骤二、对所述选定擦除块进行过擦除操作；
步骤三、进行第一次修复操作，用于对所述选定区块中受擦除干扰区域内的各存储单元进行修复；
步骤四、进行第二次修复操作，用于对所述选定区块外的非选定区块内的存储单元进行修复；
步骤五、所述擦除流程结束。
14.如权利要求13所述的非挥发性存储器的擦除装置，其特征在于，擦除装置还包括：检测模块、修复模块和电压控制模块；
在所述第二次修复操作中：
所述检测模块用于对所述选定区块外的非选定区块内的存储单元进行“1”或“0”验证；
在所述检测模块的验证结果认定需要进行“1”或“0”修复时，所述修复模块发出指令进行所述第二次修复操作的修复参数配置和流程参数配置；
所述电压控制模块接收所述检测模块或所述修复模块的指令后，进行电压产生和控制并将电压配置到对应的所述存储单元。
15.如权利要求14所述的非挥发性存储器的擦除装置，其特征在于：所述擦除装置还包括：随机地址产生模块；
在非挥发性存储器上电时，所述随机地址产生模块产生随机地址，所述随机地址作为第一次所述擦除流程的步骤四中所述非选定区块的地址。
CN202310254692.1A 2023-03-16 2023-03-16 非挥发性存储器的擦除方法和装置 Pending CN116543817A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310254692.1A CN116543817A (zh) 2023-03-16 2023-03-16 非挥发性存储器的擦除方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310254692.1A CN116543817A (zh) 2023-03-16 2023-03-16 非挥发性存储器的擦除方法和装置

Publications (1)

Publication Number Publication Date
CN116543817A true CN116543817A (zh) 2023-08-04

Family

ID=87445920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310254692.1A Pending CN116543817A (zh) 2023-03-16 2023-03-16 非挥发性存储器的擦除方法和装置

Country Status (1)

Country Link
CN (1) CN116543817A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116913349A (zh) * 2023-09-07 2023-10-20 芯天下技术股份有限公司 擦除干扰检测方法、修复方法、装置、芯片及电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116913349A (zh) * 2023-09-07 2023-10-20 芯天下技术股份有限公司 擦除干扰检测方法、修复方法、装置、芯片及电子设备
CN116913349B (zh) * 2023-09-07 2024-02-06 芯天下技术股份有限公司 擦除干扰检测方法、修复方法、装置、芯片及电子设备

Similar Documents

Publication Publication Date Title
US6252803B1 (en) Automatic program disturb with intelligent soft programming for flash cells
US6646921B2 (en) Non-volatile memory device with erase address register
US7047455B2 (en) Memory with element redundancy
JP3672435B2 (ja) 不揮発性メモリ装置
US6871258B2 (en) Method for erasing an electrically erasable nonvolatile memory device, in particular an eeprom-flash memory device, and an electrically erasable nonvolatile memory device, in particular an eeprom-flash memory device
US8605512B2 (en) Nonvolatile semiconductor memory device and method of operating a nonvolatile memory device
JPWO2002050843A1 (ja) 不揮発性半導体記憶装置及びデータ消去方法
US7286398B2 (en) Semiconductor device and method of controlling said semiconductor device
US9245644B2 (en) Method and apparatus for reducing erase disturb of memory by using recovery bias
US6466480B2 (en) Method and apparatus for trimming non-volatile memory cells
US7437625B2 (en) Memory with element redundancy
US6442071B2 (en) Non-volatile semiconductor memory device with improved erase algorithm
CN116543817A (zh) 非挥发性存储器的擦除方法和装置
US7433244B2 (en) Flash memory device and related erase operation
JP3143161B2 (ja) 不揮発性半導体メモリ
US20020126535A1 (en) Non-volatile memory device with erase cycle register
CN116343881A (zh) 非挥发性存储器的擦除方法和装置
US6262916B1 (en) Non-volatile semiconductor memory device capable of pre-conditioning memory cells prior to a data erasure
US6373750B1 (en) Non-volatile memory which performs erasure in a short time
CN114664356B (zh) 非易失性存储器的擦除方法和擦除装置
US6198664B1 (en) APDE scheme for flash memory application
US6178117B1 (en) Background correction for charge gain and loss
CN116189741A (zh) 非挥发性存储器的擦除方法和装置
JPH0863982A (ja) 不揮発性半導体記憶装置
US20040223361A1 (en) Method for soft-programming an electrically erasable nonvolatile memory device, and an electrically erasable nonvolatile memory device implementing the soft-programming method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination