CN103426474B - 一种非易失存储器的擦除方法及装置 - Google Patents
一种非易失存储器的擦除方法及装置 Download PDFInfo
- Publication number
- CN103426474B CN103426474B CN201210153214.3A CN201210153214A CN103426474B CN 103426474 B CN103426474 B CN 103426474B CN 201210153214 A CN201210153214 A CN 201210153214A CN 103426474 B CN103426474 B CN 103426474B
- Authority
- CN
- China
- Prior art keywords
- current
- current value
- target erasure
- target
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Read Only Memory (AREA)
Abstract
本申请公开了一种非易失存储器的擦除方法及装置,其中所述方法包括:对目标擦除对象进行预编程操作,所述预编程操作是指对目标擦除对象中的存储单元写入0;校验所述预编程操作是否成功,所述校验为判断目标擦除对象中经过预编程操作的存储单元在一定栅极电压下的电流是否全部小于目标电流值,所述目标电流值为具有电流裕度的电流值;若成功,则执行下一步,否则,返回执行预编程操作;对所述目标擦除对象进行擦除操作,所述擦除操作是指对目标擦除对象中的存储单元写入1;对所述目标擦除对象进行过擦除验证操作,所述过擦除验证操作是指调整目标擦除对象中存储单元的阈值电压。本申请可以提高非易失存储器的擦除速度,从而提高存储器的性能。
Description
技术领域
本申请涉及半导体存储器技术领域,特别是涉及一种非易失存储器的擦除方法,以及一种非易失存储器器件的擦除装置。
背景技术
存储器中存在着两种基本存储单元(cell),erase(擦除)cell和program(PGM,编程)cell,也即“1”和“0”,因此对应也就存在着擦除和编程这两种存储器单元的基本操作。其中,将“0”cell变为“1”cell的过程,称为擦除;将“1”cell变为“0”cell的过程,称为编程。擦除速度和编程速度是衡量存储器性能的两项重要指标,本申请主要涉及擦除。
现有技术中,存储器的擦除机制如图1所示,其原理如下:
Step1:对需要进行擦除操作的目标block(块)进行Pre_PGM(预编程)操作,目的是将所有的cell都编程为同样的“0”状态cell,也即高阈值状态。
Step2:第一个erasepulse(擦除脉冲)到来,对已经进行了预编程的cell进行擦除。紧接着,需要做OEV1(过擦除验证)操作,目的是对可能存在的被过擦除了的阈值低于0V的cell进行一次较弱的编程,将其阈值推到0V以上。下一步是EV(擦除验证)操作,如果不过,则再次进行擦除,第二个擦除脉冲到来,如此循环往复,直到erasecounter(擦除次数)达到最大数或者EV通过,而后跳出循环,进行OEV2操作。OEV2和OEV1的目的相似,进一步推高cell阈值以消除亚阈值导通漏电。至此,完成了对目标block或sector(扇区)的擦除操作。
参考图2所示的上述现有技术中的存储器擦除机制过程的示意图。具体而言,Pre_PGM操作是否完成的判断依据是所有cell是否通过了一个作为参考的PV验证(编程验证)状态。在现有的编程验证(PV)中,这个状态对应于6.8V栅压,16uA电流。当block中所有cell在这个6.8V电压下的电流全部小于16uA时,就代表着Pre_PGM操作完成,进入上Step2。
现有技术的存储器擦除过程主要存在着两个主要缺点:
第一,由于作为参考的PV状态对应阈值较高,这意味着Pre_PGM时间较长,特别是对那些位于PV状态附近的少数cell,因此这会影响整个擦除速度;
第二,对于那些阈值较高的cell,可能会造成OverProgram(过编程),而对这些过编程了的cell再进行erase擦除时,又会需要更多浪费的时间,这也影响着擦除速度。
因此,目前需要本领域技术人员迫切解决的一个技术问题就是:如何能够创新地提出一种非易失存储器的擦除机制,用以提高非易失存储器的擦除速度,从而提高存储器的性能。
发明内容
本申请所要解决的技术问题是提供一种非易失存储器的擦除方法及装置,以及一种非易失存储器,用以提高非易失存储器的擦除速度,从而提高存储器的性能。
为了解决上述技术问题,本申请实施例公开了一种非易失存储器的擦除方法,包括:
对目标擦除对象进行预编程操作,所述预编程操作是指对目标擦除对象中的存储单元写入0;
校验所述预编程操作是否成功,所述校验为判断目标擦除对象中经过预编程操作的存储单元在一定栅极电压下的电流是否全部小于目标电流值,所述目标电流值为具有电流裕度的电流值;若成功,则执行下一步,否则,返回执行预编程操作;
对所述目标擦除对象进行擦除操作,所述擦除操作是指对目标擦除对象中的存储单元写入1;
对所述目标擦除对象进行过擦除验证操作,所述过擦除验证操作是指调整目标擦除对象中存储单元的阈值电压。
优选地,所述目标擦除对象为片chip,块block或扇区sector。
优选地,所述具有电流裕度的电流值为高于标准编程验证电流的电流值。
优选地,所述具有电流裕度的电流值为比标准编程验证电流高2uA——6uA中某一值的电流值。
优选地,所述的方法,还包括:
校验所述擦除操作是否成功,若否,则返回执行擦除操作。
本申请实施例还公开了一种非易失存储器的擦除装置,包括:
预编程模块,用于对目标擦除对象进行预编程操作,所述预编程操作是指对目标擦除对象中的存储单元写入0;
预编程校验模块,用于校验所述预编程操作是否成功,所述校验为判断目标擦除对象中经过预编程操作的存储单元在一定栅极电压下的电流是否全部小于目标电流值,所述目标电流值为具有电流裕度的电流值;若成功,则调用擦除模块,否则,调用所述预编程模块;
擦除模块,用于对所述目标擦除对象进行擦除操作,所述擦除操作是指对目标擦除对象中的存储单元写入1;
过擦除验证模块,用于对所述目标擦除对象进行过擦除验证操作,所述过擦除验证操作是指调整目标擦除对象中存储单元的阈值电压。
优选地,所述目标擦除对象为片chip,块block或扇区sector。
优选地,所述具有电流裕度的电流值为高于标准编程验证电流的电流值。
优选地,所述具有电流裕度的电流值为比标准编程验证电流高2uA——6uA中某一值的电流值。
优选地,所述的装置,还包括:
擦除校验模块,用于校验所述擦除操作是否成功,若否,则调用所述擦除模块。
与现有技术相比,本申请具有以下优点:
本申请提出了一种有裕度的编程验证(MPV)方法。通过相对于传统编程验证(PV)方法存在一定的cell电流裕度,即节省了Pre_PGM的时间,又有效降低了过编程(OverProgram)的风险,从而大大提高了擦除速度和存储器性能。
附图说明
图1是现有技术中存储器的擦除过程的示意图;
图2是现有技术的存储器擦除机制原理的示意图;
图3是本申请的一种非易失存储器的擦除方法实施例1的步骤流程图;
图4是本申请的有裕度的编程验证方法及存储器擦除过程的示意图;
图5是本申请的一种非易失存储器的擦除方法实施例2的步骤流程图;
图6是本申请的一种非易失存储器的擦除装置实施例的结构框图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本申请作进一步详细的说明。
随着各种电子装置及嵌入式系统的迅速发展和广泛应用,如计算机、个人数字助理、移动电话、数字相机等,大量需要一种能多次编程,容量大,读写、擦除快捷、方便、简单,外围器件少,价格低廉的非易失性(在断电情况下仍能保持所存储的数据信息)的存储器件。非易失性存储器件就是在这种背景需求下应运而生的。一个非易失存储器的核心是存储单元阵列,一个存储单元通常是一个拥有可存储电荷的浮栅器件,相比一般的MOS管,它除了拥有一个源极(source),一个漏极(drain),一个栅极(gate)之外,还额外拥有一个可存储电荷的浮动栅极(floatinggate)。。可见,它的构造和一般的MOS管略有不同,多了一个浮动栅极,该浮动栅极绝缘于其他部分,用于存储电荷。针对非易失存储器的一般设计而言,只能以整芯片(chip)、整块(block)或扇区(sector)的形式删除,而不能被单字节删除。
为使本领域技术人员更好地理解本申请,首先简单介绍几种非易失存储器的工作原理。
公知的是,典型的非易失存储器包括EPROM(可擦写可编程只读存储器)、EEPROM(电擦写可编程只读存储器)及FLASHMEMORY(闪存)。EPROM是指其中的内容可以通过特殊手段擦去,然后重新写入。其基本单元cell电路常采用浮动栅极雪崩注入式MOS电路,简称为FAMOS。它与MOS电路相似,一般是在N型基片上生长出两个高浓度的P型区,通过欧姆接触分别引出源极S和漏极D。在源极和漏极之间有一个多晶硅栅极浮空在SiO2绝缘层中,与四周无直接电气联接。这种电路以浮动栅极是否带电来表示存1或者0,浮动栅极带电后(譬如负电荷),就在其下面,源极和漏极之间感应出正的导电沟道,使MOS管导通,即表示存入0。若浮动栅极不带电,则不形成导电沟道,MOS管不导通,即存入1。
EEPROM基本存储单元cell与EPROM相似,它是在EPROM基本单元电路的浮动栅极的上面再生成一个浮动栅极,前者称为第一级浮动栅极,后者称为第二级浮动栅极。可给第二级浮动栅极引出一个电极,使第二级浮动栅极接某一电压VG。若VG为正电压,第一浮动栅极与漏极之间产生隧道效应,使电子注入第一浮动栅极,即编程写入。若使VG为负电压,第一级浮动栅极的电子将散失,即擦除。擦除后可重新写入。
闪存的基本单元电路与EEPROM类似,也是由双层浮动栅极MOS管组成,但是第一层栅介质很薄,作为隧道氧化层,可给第二级浮动栅极引出一个电极,使第二级浮动栅极接某一电压VG。若VG为正电压,第一浮动栅极与漏极之间产生隧道效应,使电子注入第一浮动栅极,即编程写入;擦除方法是在源极加正电压,利用第一级浮动栅极与源极之间的隧道效应,把注入至浮动栅极的负电荷吸引到源极。由于利用源极加正电压擦除,因此各单元的源极联在一起,所以闪存不能按字节擦除,而只能分扇区、分块或全片擦除。随着半导体技术的改进,闪存也实现了单晶体管(1T)的设计,主要就是在原有的晶体管上加入了浮动栅和选择栅,在源极和漏极之间电流单向传导的半导体上形成贮存电子的浮动棚。浮动栅包裹着一层硅氧化膜绝缘体。它的上面是在源极和漏极之间控制传导电流的选择/控制栅。数据是0或1取决于在硅底板上形成的浮动栅中是否有电子。有电子为0,无电子为1。
以闪存(FlashMemory)为例,它是一种基于半导体的存储器,具有系统掉电后仍可保留内部信息、在线擦写等功能特点,闪存通过热电子注入机制实现对器件编程,采用隧道效应实现擦除,更具体而言,闪存的擦除方法包括有预编程(Pre_PGM)、擦除(erase)及过擦除验证(OEV)等的步骤。
擦除速度是评价存储器优劣的重要性能之一。本申请的核心构思之一在于,提出了一种有裕度的编程验证(MPV)方法,既节省了Pre_PGM(预编程)的时间,又有效降低了过擦除验证(OEV)的风险,从而大大提高了擦除速度和存储器性能。
参考图3,示出了本申请的一种非易失存储器的擦除方法实施例1的步骤流程图,具体可以包括如下步骤:
步骤301、对目标擦除对象进行预编程操作,所述预编程操作是指对目标擦除对象中的存储单元写入0;
在具体实现中,所述目标擦除对象可以为片chip,块block或扇区sector。
步骤302、校验所述预编程操作是否成功,所述校验为判断目标擦除对象中经过预编程操作的存储单元在一定栅压下的电流是否全部小于目标电流值,所述目标电流值为具有电流裕度的电流值;若成功,则执行步骤303,否则,返回执行步骤301;
步骤303、对所述目标擦除对象进行擦除操作,所述擦除操作是指对目标擦除对象中的存储单元写入1;
其中,所述具有电流裕度的电流值为高于标准编程验证电流的电流值。在本申请的一种优选实施例中,所述具有电流裕度的电流值可以为比标准编程验证电流高4uA的电流值。
步骤304、对所述目标擦除对象进行过擦除验证操作,所述过擦除验证操作是指调整目标擦除对象中存储单元的阈值电压。
参考图4所示的本申请的有裕度的编程验证方法及存储器擦除过程的示意图。存储器擦除操作开始时,作为第一步,首先要对需要进行擦除操作的目标擦除对象进行Pre_PGM(预编程)操作,目的是将其中所有的cell都编程为同样的“0”状态cell,也即高阈值状态。具体是通过在cell的栅极和漏极施加编程电压(现代存储器编程电压一般在栅极9V漏极4V左右,随具体工艺不同而不同),通过CHE沟道热电子物理效应来实现的。
在本申请实施例中,Pre_PGM操作是否完成的判断依据是所有cell是否都通过了一个作为参考的MPV验证(有裕度的编程验证)状态。所述MPV的目的是验证program操作是否通过。具体操作是通过在cell栅极施加program验证电压,将cell电流通过sensor电路读取出来,以判断cell是否已经被编程到了programcell区域,到了即停止,没到就继续加programpulse(编程脉冲)继续擦除,直到验证通过。
需要注意的是,这里采用的是MPV验证,不同于传统方法中的PV验证。以图4为例,在传统的编程验证(PV)中,对应于6.8V栅压,16uA电流;而在本申请所提出的这种有裕度的编程验证(MPV)中,对应于6.8V栅压,20uA电流,也就说存在了一个4uA的电流裕度,这会大大节省Pre_PGM的时间,进而提高擦除速度。
在本例中,当目标擦除对象中所有cell在这个6.8V电压下的电流全部小于20uA(而不是16uA)时,就代表着Pre_PGM操作完成,进入erase擦除步骤。如果校验Pre_PGM没有通过,那么就继续programpulse,直到MPV通过。即在本例中,MPV通过的标准是block中所有cell在这个6.8V电压下的电流全部小于20uA。
本申请实施例相比于传统技术主要是为了缩短Pre_PGM的时间从而提高存储器擦除速度。在传统的编程验证(PV)中,对应于6.8V栅压,16uA电流;而在本发明所提出的这种有裕度的编程验证(MPV)中,对应于6.8V栅压,20uA电流,也就说存在了一个4uA的电流裕度,这会大大节省Pre_PGM的时间,进而提高擦除速度。当block中所有cell在这个6.8V电压下的电流全部小于20uA(而不是16uA)时,就代表着Pre_PGM操作完成。
在实际中,所述电流裕度的确定可以参考两方面:一是芯片的设计spec所要求的erase时间决定的;另外一个是由工艺决定的,不同工艺cell的编程或擦除速度都不一样。这两方面都决定了4uA的值不可能是一个任何情况下都一样的值,取决于以上两方面。一般情况下,工程上的经验值可以取2uA——6uA中某一值。
需要说明的是,图4中,5.5V、6.8V等电压以及40uA、20uA、16uA等电流,仅为了方便描述使用,本申请并不局限于此,本领域技术人员可根据具体情况设定为其他值。
参考图5,示出了本申请的一种非易失存储器的擦除方法实施例1的步骤流程图,具体可以包括如下步骤:
步骤501、对目标擦除对象进行预编程操作(Pre_PGM),所述预编程操作是指对目标擦除对象中的存储单元写入0;
步骤502、校验所述预编程操作是否成功(MPV),所述校验为判断目标擦除对象中经过预编程操作的存储单元在一定栅压下的电流是否全部小于目标电流值,所述目标电流值为具有电流裕度的电流值;若成功,则执行步骤503,否则,返回执行步骤501;
步骤503、对所述目标擦除对象进行擦除操作(erase),所述擦除操作是指对目标擦除对象中的存储单元写入1;
步骤504、对所述目标擦除对象进行第一次过擦除验证操作(OEV1),所述过擦除验证操作是指调整目标擦除对象中存储单元的阈值电压;
进行OEV1操作的目的是对可能存在的,被过擦除了的阈值低于0V的cell进行一次较弱的编程,将其阈值推到0V以上。具体操作的方法是通过在cell的栅极和漏极施加OEV1编程电压(比如说现代存储器OEV1编程电压一般在栅极0V漏极4V左右,随具体工艺不同而不同),通过CHE沟道热电子物理效应来实现的。
步骤505、判断擦除操作次数erasecounter是否达到预设的最大数(maxerscnt),若是,则执行步骤507,若否,则执行步骤506;
在实际中,设置erasecounter是为了统计擦除脉冲erasepulse的个数,达到一定次数即跳出循环,避免死循环的出现。
步骤506、校验所述擦除操作是否成功(EV),若是,则执行步骤507;若否,则返回执行步骤503;
EV就是擦除验证的意思,目的是验证erase操作是否通过。具体操作是通过在cell栅极施加erase验证电压,将cell电流通过sensor电路读取出来,以判断cell是否已经擦除到了erasecell区域,到了即停止,没到就继续施加erasepulse继续擦除,直到ev通过。
步骤507、对所述目标擦除对象进行第二次过擦除验证操作(OEV2);
所述OEV2操作和步骤504中OEV1操作的目的相似,进一步推高cell阈值以消除亚阈值导通漏电。其中,亚阈值导通漏电是指,即使cell栅压接到gnd(或者cell栅压被couple起来)也会有电流存在,为了避免这种亚阈值导通带来的漏电流,可以通过抬高cell阈值来实现。
步骤508,结束擦除(stop)。
以应用本实施例对一个非易失存储器的block进行擦除为例,首先对需要进行擦除操作的目标block进行Pre_PGM操作,然后通过MPV验证来确定Pre_PGM是否完成,若MPV通过,则Pre_PGM就通过,若MPV没通过,那么就继续施加编程pulse,直到MPV通过。以图4为例,MPV通过的标准是block中所有cell在这个6.8V电压下的电流全部小于20uA。
然后,第一个erasepulse(擦除脉冲)到来,对已经进行了预编程的cell进行擦除erase。紧接着,需要做OEV1操作,目的是对可能存在的被过擦除了的阈值低于0V的cell进行一次较弱的编程,将其阈值推到0V以上。下一步是EV(擦除验证)操作,如果不过,则再次进行擦除,第二个擦除脉冲到来,如此循环往复,直到erasecounter达到最大数或者EV通过,而后跳出循环,进行OEV2操作。OEV2和OEV1的目的相似,进一步推高cell阈值以消除亚阈值导通漏电。至此,完成了对目标block的擦除操作。
可以理解,本申请所提出的一种有裕度的编程验证(MPV)方法。通过相对于传统编程验证(PV)方法存在一定的cell电流裕度,即节省了Pre_PGM的时间,又有效降低了过擦除验证(OEV)的风险,从而大大提高了擦除速度和存储器性能。
需要说明的是,对于前述的方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本申请并不受所描述的动作顺序的限制,因为依据本申请,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和模块并不一定是本申请所必须的。
参考图6,示出了本申请的一种非易失存储器的擦除装置实施例的结构框图,具体可以包括如下模块:
预编程模块601,用于对目标擦除对象进行预编程操作,所述预编程操作是指对目标擦除对象中的存储单元写入0;
预编程校验模块602,用于校验所述预编程操作是否成功,所述校验为判断目标擦除对象中经过预编程操作的存储单元在一定栅极电压下的电流是否全部小于目标电流值,所述目标电流值为具有电流裕度的电流值;若成功,则调用擦除模块603,否则,调用所述预编程模块601;
擦除模块603,用于对所述目标擦除对象进行擦除操作,所述擦除操作是指对目标擦除对象中的存储单元写入1;
过擦除验证模块604,用于对所述目标擦除对象进行过擦除验证操作,所述过擦除验证操作是指调整目标擦除对象中存储单元的阈值电压。
在具体实现中,所述目标擦除对象为片chip,块block或扇区sector,所述具有电流裕度的电流值为高于标准编程验证电流的电流值。
作为本申请实施例具体应用的一种示例,所述具有电流裕度的电流值可以为比标准编程验证电流高4uA的电流值。
在具体实现中,所述装置实施例还可以包括以下模块:
擦除校验模块,用于校验所述擦除操作是否成功,若否,则调用所述擦除模块。
对于装置实施例而言,由于其与前述方法实施例基本相似,所以描述的比较简单,相关之处参见前述实施例的部分说明即可。
以上对本申请所提供的一种非易失存储器的擦除方法,以及,一种非易失存储器的擦除装置进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想;同时,对于本领域的一般技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。
Claims (8)
1.一种非易失存储器的擦除方法,其特征在于,包括:
对目标擦除对象进行预编程操作,所述预编程操作是指对目标擦除对象中的存储单元写入0;
校验所述预编程操作是否成功,所述校验为判断目标擦除对象中经过预编程操作的存储单元在一定栅极电压下的电流是否全部小于目标电流值,所述目标电流值为具有电流裕度的电流值,所述具有电流裕度的电流值为高于标准编程验证电流的电流值;若成功,则执行下一步,否则,返回执行预编程操作;
对所述目标擦除对象进行擦除操作,所述擦除操作是指对目标擦除对象中的存储单元写入1;
对所述目标擦除对象进行过擦除验证操作,所述过擦除验证操作是指调整目标擦除对象中存储单元的阈值电压。
2.如权利要求1所述的方法,其特征在于,所述目标擦除对象为片chip,块block或扇区sector。
3.如权利要求1所述的方法,其特征在于,所述具有电流裕度的电流值为比标准编程验证电流高2uA——6uA中某一值的电流值。
4.如权利要求1、2或3所述的方法,其特征在于,还包括:
校验所述擦除操作是否成功,若否,则返回执行擦除操作。
5.一种非易失存储器的擦除装置,其特征在于,包括:
预编程模块,用于对目标擦除对象进行预编程操作,所述预编程操作是指对目标擦除对象中的存储单元写入0;
预编程校验模块,用于校验所述预编程操作是否成功,所述校验为判断目标擦除对象中经过预编程操作的存储单元在一定栅极电压下的电流是否全部小于目标电流值,所述目标电流值为具有电流裕度的电流值,所述具有电流裕度的电流值为高于标准编程验证电流的电流值;若成功,则调用擦除模块,否则,调用所述预编程模块;
擦除模块,用于对所述目标擦除对象进行擦除操作,所述擦除操作是指对目标擦除对象中的存储单元写入1;
过擦除验证模块,用于对所述目标擦除对象进行过擦除验证操作,所述过擦除验证操作是指调整目标擦除对象中存储单元的阈值电压。
6.如权利要求5所述的装置,其特征在于,所述目标擦除对象为片chip,块block或扇区sector。
7.如权利要求5所述的装置,其特征在于,所述具有电流裕度的电流值为比标准编程验证电流高2uA——6uA中某一值的电流值。
8.如权利要求5、6或7所述的装置,其特征在于,还包括:
擦除校验模块,用于校验所述擦除操作是否成功,若否,则调用所述擦除模块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210153214.3A CN103426474B (zh) | 2012-05-16 | 2012-05-16 | 一种非易失存储器的擦除方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210153214.3A CN103426474B (zh) | 2012-05-16 | 2012-05-16 | 一种非易失存储器的擦除方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103426474A CN103426474A (zh) | 2013-12-04 |
CN103426474B true CN103426474B (zh) | 2016-03-23 |
Family
ID=49651091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210153214.3A Active CN103426474B (zh) | 2012-05-16 | 2012-05-16 | 一种非易失存储器的擦除方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103426474B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103854700B (zh) | 2014-02-28 | 2018-05-01 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的擦除方法和装置 |
CN104217760A (zh) * | 2014-08-26 | 2014-12-17 | 上海华虹宏力半导体制造有限公司 | 闪存的配置方法 |
CN105489244A (zh) * | 2014-10-11 | 2016-04-13 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的擦除方法 |
CN105575427B (zh) * | 2014-10-11 | 2020-02-04 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的擦除方法 |
CN106486169B (zh) * | 2015-08-24 | 2019-10-18 | 北京兆易创新科技股份有限公司 | 一种Nand Flash的擦除方法 |
CN106293538A (zh) * | 2016-08-17 | 2017-01-04 | 武汉新芯集成电路制造有限公司 | 存储器的擦除方法 |
CN112309474B (zh) * | 2020-11-25 | 2023-09-26 | 苏州兆方微电子科技有限公司 | 一种提高全芯片擦除速度的方法 |
CN113160870A (zh) * | 2021-03-25 | 2021-07-23 | 普冉半导体(上海)股份有限公司 | 非易失存储器编程方法 |
CN113327638B (zh) | 2021-05-28 | 2022-08-19 | 武汉新芯集成电路制造有限公司 | 闪存及其擦除方法、电子系统和计算机存储介质 |
CN113345505B (zh) * | 2021-05-28 | 2022-08-12 | 武汉新芯集成电路制造有限公司 | 闪存及闪存的工作方法 |
CN113360421B (zh) * | 2021-06-23 | 2023-03-31 | 武汉新芯集成电路制造有限公司 | 闪存的擦除方法及系统、计算机存储介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6229736B1 (en) * | 1998-10-29 | 2001-05-08 | Hyundai Electronics Industries Co., Ltd. | Method of erasing flash memory and substrate voltage supply circuit |
CN101354919A (zh) * | 2007-07-27 | 2009-01-28 | 旺宏电子股份有限公司 | 多阶单元存储器的编程方法 |
-
2012
- 2012-05-16 CN CN201210153214.3A patent/CN103426474B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6229736B1 (en) * | 1998-10-29 | 2001-05-08 | Hyundai Electronics Industries Co., Ltd. | Method of erasing flash memory and substrate voltage supply circuit |
CN101354919A (zh) * | 2007-07-27 | 2009-01-28 | 旺宏电子股份有限公司 | 多阶单元存储器的编程方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103426474A (zh) | 2013-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103426474B (zh) | 一种非易失存储器的擦除方法及装置 | |
CN102930899B (zh) | 一种非易失存储器的擦除方法及装置 | |
CN101552037B (zh) | 一种非易失存储器的擦除方法及装置 | |
CN102568594B (zh) | 一种非易失存储器的过擦除处理方法和处理系统 | |
CN101923899B (zh) | 一种非易失存储器的擦除方法及装置 | |
CN103854700B (zh) | 一种非易失性存储器的擦除方法和装置 | |
CN102800362B (zh) | 非易失存储器的过擦除处理方法和处理系统 | |
TWI527035B (zh) | 半導體記憶體裝置及其控制方法 | |
CN100524530C (zh) | 控制存储器单元的临界电压分布的脉冲宽度收敛法 | |
KR20100081609A (ko) | 전하트랩형 플래시 메모리소자의 동작 방법 | |
CN101800077A (zh) | 一种对闪存进行数据编程的方法和装置 | |
CN100447900C (zh) | 具有存储器擦除功能的非易失性存储器及其擦除方法 | |
US20070165460A1 (en) | Nonvolatile semiconductor memory device and programming or erasing method therefor | |
CN104751885A (zh) | Flash芯片及应对flash芯片异常掉电的擦除或编程方法 | |
CN102568588B (zh) | 一种非易失存储器的过擦除校验方法和校验系统 | |
CN102254572A (zh) | 写入并同时验证非易失性存储单元的方法 | |
CN101494087B (zh) | 存储单元的操作方法 | |
KR101029654B1 (ko) | 불휘발성 메모리 소자의 동작 방법 | |
CN104733045A (zh) | 一种双位闪存存储器及其编程、擦除和读取方法 | |
CN106229006A (zh) | 一种存储单元的编程方法 | |
CN115440284A (zh) | 非易失性存储器及其擦除方法、计算机系统 | |
KR101161393B1 (ko) | 플래쉬 메모리 장치의 소거 방법 | |
CN207558427U (zh) | 非易失性存储器的编程电路 | |
CN110660446B (zh) | 一种评估单片机中非易失性存储器数据残留的装置 | |
US20170092360A1 (en) | Method to prevent loss of data of a transistor-based memory unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |
|
CP03 | Change of name, title or address |