KR101029654B1 - 불휘발성 메모리 소자의 동작 방법 - Google Patents

불휘발성 메모리 소자의 동작 방법 Download PDF

Info

Publication number
KR101029654B1
KR101029654B1 KR1020080086833A KR20080086833A KR101029654B1 KR 101029654 B1 KR101029654 B1 KR 101029654B1 KR 1020080086833 A KR1020080086833 A KR 1020080086833A KR 20080086833 A KR20080086833 A KR 20080086833A KR 101029654 B1 KR101029654 B1 KR 101029654B1
Authority
KR
South Korea
Prior art keywords
program
information
cell current
memory device
erase
Prior art date
Application number
KR1020080086833A
Other languages
English (en)
Other versions
KR20100027783A (ko
Inventor
서지현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080086833A priority Critical patent/KR101029654B1/ko
Priority to US12/553,440 priority patent/US20100054044A1/en
Publication of KR20100027783A publication Critical patent/KR20100027783A/ko
Application granted granted Critical
Publication of KR101029654B1 publication Critical patent/KR101029654B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells

Abstract

본 발명은 불휘발성 메모리 소자의 동작에 관한 것으로, 메모리 블록의 각각의 워드라인 별로 프로그램 및 소거가 반복되는 횟수 정보를 저장하는 단계; 상기 저장된 횟수 정보에 따라서, 해당 워드라인에 설정되는 셀 전류 레벨을 하향 조정하는 단계; 및 상기 하향 조정된 셀 전류 레벨에 따른 프로그램 동작 옵션 정보를 변경하는 단계를 포함한다.
I-trip, E/W 사이클

Description

불휘발성 메모리 소자의 동작 방법{Method of operating a non volatile memory device}
본 발명은 불휘발성 메모리 소자의 동작에 관한 것으로, 메모리 셀의 소거 삭제가 반복됨에 따라 셀 전류 레벨을 변경하여 동작하는 불휘발성 메모리 소자의 동작 방법에 관한 것이다.
전기적으로 프로그램(Program)과 소거(Erase)가 가능하며, 전원이 공급되지 않는 상태에서도 데이터가 소거되지 않고 저장 가능한 반도체 메모리 소자의 수요가 증가하고 있다. 그리고 많은 수의 데이터를 저장할 수 있는 대용량 메모리 소자의 개발을 위해서, 메모리 셀의 고집적화 기술이 개발되고 있다. 이를 위해, 복수개의 메모리 셀들이 직렬로 연결되어 한 개의 스트링으로 구성되고, 복수개의 스트링들이 하나의 메모리 셀 어레이를 이루는 낸드(NAND) 타입의 플래시 메모리 장치가 제안되었다.
낸드 플래시 메모리 장치의 플래시 메모리 셀들은 반도체 기판위에 소오스 드레인 사이에 형성되는 전류 통로 및 상기 반도체 기판 위에 절연막 사이에 형성되는 플로팅 게이트와 제어 게이트로 구성된다. 그리고 플래시 메모리 셀의 프로그 램은 일반적으로, 메모리 셀의 소오스/드레인 영역과 반도체 기판 즉, 벌크 영역을 접지시키고, 제어 게이트에 양의 고전압을 인가하여 플로팅 게이트와 기판 사이에 파울러 노드하임 터널링(Fowler-Nordheim tunneling; 이하 F-N 터널링)을 발생시킴으로써 수행된다. 상기 F-N 터널링은 제어 게이트에 인가되는 고전압의 전계에 의해 벌크 영역의 전자들이 플로팅 게이트에 축적되어 메모리 셀의 문턱 전압이 증가하게 되는 것이다.
최근에는 이러한 플래시 메모리의 집적도를 더욱 향상시키기 위해 한 개의 메모리 셀의 복수개의 데이터를 저장할 수 있는 다중 비트 셀에 대한 연구가 활발히 진행되고 있다. 이러한 방식의 메모리 셀을 통상 멀티 레벨 셀(Multi Level Cell; MLC)이라 한다. 이와 대비되는 단일 비트의 메모리 셀을 싱글 레벨 셀(Single Level Cell; SLC)이라 한다.
도 1a는 메모리 셀의 프로그램 동작에 따른 전자 이동모습을 나타낸 단면도이다.
도 1a를 참조하면, 플래시 메모리 소자의 메모리 셀은 기판(110)과, 플로팅 게이트(120) 및 제어 게이트(130)를 포함하여 구성된다. 제어 게이트(130)에는 워드라인(WL)이 연결된다. 도 1a는 메모리 셀의 구조를 간략히 도시한 도면이다.
상기 메모리 셀에 데이터를 저장하기 위해서는 벌크에는 0V를 인가하고, 워드라인(WL)에 고전압을 인가하여 플로팅 게이트(120)로 전자들이 이동하도록 한다. 플로팅 게이트(120)에 전자가 있는 상태를 프로그램 상태라고 하며, 이에 따라 메모리 셀의 문턱전압 레벨이 높아진다.
상기와 같이 프로그램된 메모리 셀은 다음과 같이 소거된다.
도 1b는 메모리 셀의 소거 동작에 따른 전자 이동모습을 나타낸 단면도이다.
도 1b를 참조하면, 메모리 셀의 플로팅 게이트(120)로 전자가 이동되어 프로그램되어 있는 상태에서, 소거하기 위해 워드라인에 0V를 인가하고, 벌크에 고전압을 인가하여 플로팅 게이트(120)에 전자를 기판(110)으로 이동시킨다.
상기와 같이 프로그램과 소거가 반복되면, 플로팅 게이트(120)에 이동된 전자들 중 일부가 소거 동작시에 기판으로 이동하지 못하고 갇히는 문제가 발생할 수 있다.
도 1c는 메모리 셀의 프로그램과 소거 사이클에 따른 전자 이동모습을 나타낸 단면도이다.
도 1c를 참조하면, 프로그램과 소거 사이클이 수백 번에서 수십만 번으로 횟수가 증가할수록 플로팅 게이트(120)에 갇히는 전자는 늘어나는 것을 확인할 수 있다. 플로팅 게이트(120)에 갇히는 전자의 개수가 늘어날수록 메모리 셀의 문턱전압은 높은 쪽으로 변경되고, 메모리 셀의 게이트에 동일한 전원을 인가하였을 때, 흐르는 기준 셀 전류인 I-trip 레벨이 낮아지게 된다.
따라서 본 발명이 이루고자 하는 기술적 과제는 소거와 프로그램 사이클(Erase/Program cycle)이 진행됨에 따라 기준이 되는 셀 전류(I-trip)를 변경하여 세팅하고, 동작하는 불휘발성 메모리 소자의 동작 방법을 제공하는데 있다.
본 발명의 특징에 따른 하는 불휘발성 메모리 소자의 동작 방법은,
메모리 블록의 각각의 워드라인 별로 프로그램 및 소거가 반복되는 횟수 정보를 저장하는 단계; 상기 저장된 횟수 정보에 따라서, 해당 워드라인에 설정되는 셀 전류 레벨을 하향 조정하는 단계; 및 상기 하향 조정된 셀 전류 레벨에 따른 프로그램 동작 옵션 정보를 변경하는 단계를 포함한다.
상기 프로그램 및 소거가 반복되는 횟수 정보는 각각의 워드라인에 연결되는 플래그 셀에 저장되는 것을 특징으로 한다.
상기 프로그램 및 소거가 반복되는 횟수 정보는 별도의 저장수단에 저장되는 것을 특징으로 한다.
상기 횟수정보에 따라 셀 전류를 하향 조정하는 것은, 설정된 단위의 횟수가 초과할 때마다 상기 셀 전류를 일정 크기 하향 조정하는 것을 특징으로 한다.
상기 프로그램 동작 옵션 정보는, 프로그램 검증 전압 레벨을 포함하고, 상기 셀 전류가 하향 조정되면 프로그램 검증 전압 레벨을 낮게 변경시키는 것을 특징으로 한다.
본 발명의 다른 특징에 따른 하는 불휘발성 메모리 소자의 동작 방법은,
메모리 블록 별로 프로그램 및 소거가 반복되는 횟수 정보를 저장하는 단계; 상기 저장된 횟수 정보에 따라서, 상기 메모리 블록의 프로그램 동작 기준이 되는 셀 전류 레벨을 하향 조정하는 단계; 및 상기 하향 조정된 셀 전류 레벨에 따른 프로그램 동작 옵션 정보를 변경하는 단계를 포함한다.
상기 프로그램 및 소거가 반복되는 횟수 정보는 상기 프로그램을 제어하기 위한 제어부에 포함되는 저장부에 저장되는 것을 특징으로 한다.
상기 횟수정보에 따라 셀 전류를 하향 조정하는 것은, 설정된 단위의 횟수가 초과할 때마다 상기 셀 전류를 일정 크기 하향 조정하는 것을 특징으로 한다.
상기 프로그램 동작 옵션 정보는, 프로그램 검증 전압 레벨을 포함하고, 상기 셀 전류가 하향 조정되면 프로그램 검증 전압 레벨을 낮게 변경시키는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 소자의 동작 방법에 있어서, 소거 프로그램 사이클(Erase/Program Cycle)이 진행됨에 따라 기준이 되는 셀 전류(I-trip)를 변경함으로써 셀 마진을 확보하고 메모리 셀의 신뢰성을 연장할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다 른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.
도 2를 참조하면, 불휘발성 메모리 소자(200)는 메모리 셀 어레이(210), 페이지 버퍼부(220), Y 디코더(230), X 디코더(240), 전압 제공부(250) 및 제어부(260)를 포함한다.
메모리 셀 어레이(210)는 데이터 저장을 위한 메모리 셀들이 블록 단위로 포함된다. 각각의 메모리 블록에 포함되는 메모리 셀들은 비트라인과 워드라인들로 연결되어 선택된다. 그리고 메모리 셀들 중에서 일부를 프로그램 상태를 저장하거나, 소거 프로그램 사이클(Erase/Program Cycle; 이하 E/W 사이클이라 함)정보를 저장하기 위한 플래그 셀을 포함한다. 플래그 셀은 워드라인별로 구비되어, 각각의 워드라인 별로 E/W 사이클 정보를 저장한다.
페이지 버퍼부(220)는 메모리 셀 어레이(210)의 비트라인들에 연결되는 페이지 버퍼 회로들을 포함한다. 페이지 버퍼 회로는 프로그램할 데이터를 래치한 후, 선택된 비트라인으로 프로그램할 데이터를 전송하거나, 선택된 비트라인에 연결되는 메모리 셀에 저장된 데이터를 독출 하여 저장한다.
Y 디코더(230)는 페이지 버퍼부(220)의 페이지 버퍼 회로들의 데이터 입출력 경로를 제공하고, X 디코더(240)는 메모리 셀 어레이(210)의 메모리 블록을 인에이블시키고, 인에이블된 메모리 블록의 워드라인을 동작전압 제공을 위한 글로벌 워 드라인과 연결시킨다.
전압 제공부(250)는 글로벌 워드라인에 제공하는 동작 전압을 생성하고, 제어부(260)는 페이지 버퍼부(220), Y 디코더(230), X 디코더(240) 및 전압 제공부(250)를 제어한다.
그리고 제어부(260)는 E/W 사이클이 진행됨에 따라 메모리 셀에 흐르는 기준 전류(이하 I-trip라 함)의 크기를 제어함으로써, I-trip에 따른 프로그램, 독출 등의 동작 제어 옵션을 변경하여 동작하게 한다. 상기 제어부(260)는 저장부(261)를 포함하는데, 저장부(261)에는 각각의 워드라인별로 E/W 사이클 정보가 저장될 수 있다.
상기 E/W 사이클은 메모리 셀에 프로그램과 소거가 수행되는 사이클을 나타내는 것으로, 일반적으로 E/W 사이클이 커질수록 메모리 셀에 트랩 되는 전자가 늘어나서 메모리 셀의 문턱전압이 상승하고 I-trip의 레벨이 낮아진다.
도 3a는 E/W 사이클에 따라 변경되는 I-trip를 나타내고, 도 3b는 E/W 사이클에 따른 프로그램 문턱전압 변경을 나타내며, 도 3c는 E/W 사이클과 I-trip에 따라 변경되는 문턱전압 변경의 정도를 나타낸다.
도 3a를 참조하면, E/W 사이클이 진행됨에 따라서 메모리 셀의 문턱전압이 변경되는 정도가 I-trip 레벨이 클수록 큰 것을 확인할 수 있다. 즉 I-trip 레벨이 낮으면 E/W 사이클이 진행되어도 메모리 셀의 문턱전압이 변경되는 정도가 작다.
다음의 표 1은 I-trip 레벨과, E/W 사이클이 진행됨에 따라 메모리 셀의 문턱전압이 변경되는 정도를 수치로 나타낸 것이다.
Figure 112008062754488-pat00001
한편, 도 3b를 참조하면, E/W 사이클링 수가 증가하면, 프로그램 셀을 독출하기 위한 전압이 변경된다. 이때 프로그램 셀의 문턱전압이 변경되는 정도가 I-trip이 작을수록 낮게 변경된다. 따라서 E/W 사이클링 증가함에 따라 I-trip 레벨을 작게 변경하면 메모리 셀의 문턱전압이 작게 이동되는 것으로 인식된다.
이때 도 3b에서 E/W 사이클의 횟수가 100회까지는 I-trip 레벨에 관계없이 문턱전압이 변동된다. 이때 오히려 I-trip 레벨이 낮은 경우에 문턱전압 변경이 크다.
그러나 E/W 사이클의 횟수가 10K까지 늘어난 경우에는 I-trip 레벨이 낮으면 문턱전압 변경이 낮아지는 것을 확인할 수 있다.
그리고 도 3c를 참조하면, 최초 동작시(Initial)와, E/W 사이클이 1K 진행된 경우, 그리고 E/W 사이클이 10K 진행된 경우에 각각 문턱전압과 메모리 셀이 턴 온 된 상태에서 흐르는 전류 레벨의 나타난다. 이때 I-trip 레벨을 낮게 잡은 경우(a)와, I-trip 레벨을 높게 잡은 경우(b) 그리고 I-trip 레벨을 변동하여 적용하는 경우(c)의 문턱전압이 변경되는 정도를 비교하면, I-trip 레벨을 변동시키는 경우에 문턱전압 변경이 적은 것을 확인할 수 있다.
상기와 같이 E/W 사이클이 진행됨에 따라 I-trip 레벨을 변동하기 위한 동작 방법은 다음과 같다.
도 4는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 동작 순서도이다.
도 4를 참조하면, 불휘발성 메모리 소자(200)가 최초로 동작을 할 때는 I-trip 레벨을 300nA로 세팅한다(S401). 이는 불휘발성 메모리 소자(200)의 스펙에 따라 다를 수 있다.
상기 I-trip 레벨에 따라서 프로그램 수행시의 여러 가지 옵션이 변경된다. 즉 I-trip 레벨에 따라서 프로그램을 수행할 때의 프로그램 펄스 횟수와, 프로그램 검증 전압의 레벨 등이 변경될 수 있다.
최초에 I-trip 레벨이 300nA로 세팅된 상태에서, 불휘발성 메모리 소자(200)는 데이터를 프로그램하고 소거하는 E/W 사이클이 반복적으로 수행된다(S403).
이때 E/W 사이클의 수행은 워드라인별로 그 횟수를 체크할 수 있다. 즉 경우에 따라서 메모리 블록의 모든 워드라인에 프로그램이 되지 않고 일부의 워드라인은 프로그램이 전혀 되지 않은 상태로 소거가 수행되는 경우도 발생한다.
따라서 어떤 워드라인은 E/W 사이클이 100회가 넘고, 다른 워드라인은 E/W 사이클이 50회 정도만 되는 경우가 발생할 수 있다. 이는 E/W 사이클이 실제 프로그램이 된 후에 소거가 되는 경우만을 세는 횟수정보이기 때문이다.
각각의 워드라인마다 E/W 사이클의 횟수 정보는 워드라인별로 플래그 셀을 구비하여 플래그 셀에 저장할 수 있고, 또는 제어부(260)의 저장부(261)에 별도로 저장할 수도 있다. 또한 워드라인 별로 E/W 사이클 횟수를 저장하기 않고 메모리 블록 전체의 E/W 사이클 횟수를 저장하고, E/W 사이클 횟수에 따라서 I-trip 레벨을 조정할 수도 있다.
본 발명의 실시 예에 따른 불휘발성 메모리 소자(200)가 E/W 사이클이 반복되면(S403), 각각의 워드라인별로 E/W 사이클 정보가 저장된다(S405). 그리고 저장된 E/W 사이클 정보는 설정된 임계값과 비교하여 임계값 이상으로 E/W 사이클이 진행되었는지를 판단한다(S407).
상기 임계값은 E/W 사이클 횟수에 따라 I-trip 레벨을 조절하기 위한 단위 사이클 횟수를 나타낸 것으로, 설정에 따라서 1K 단위, 2K 단위 또는 3K 단위로 설정될 수 있다.
즉 최초에 구동을 시작하면 저장된 E/W 사이클 횟수가 1K 이상인지를 확인하고, E/W 사이클이 1K를 넘으면 이후엔 2K가 넘는지를 확인하는 방식으로 변경된다.
단계 S407의 비교결과, E/W 사이클이 임계값이상이 되면, I-trip 레벨을 낮추어 150nA로 다시 세팅한다(S409). 상기 I-trip 레벨을 낮추는 정도는 임계값의 단위에 따라 달라질 수 있다. 본 발명의 실시 예에 따른 도 4에서는 I-trip 레벨을 300nA에서 150nA로 한번만 하향하는 방법만 도시하였으며, E/W 사이클의 임계값 단위에 따라서 I-trip 레벨을 더 작은 레벨로 나누어 여러 단계 하향으로 변동하게 설정할 수 있다.
한편 단계 S409에서 I-trip 레벨이 150nA로 변경되면, 제어부(260)는 그에 맞는 프로그램을 진행하기 위한 옵션정보를 변경하여 설정한다(S411).
예를 들어, I-trip 레벨이 되었으므로 프로그램 검증을 위한 검증 전압 레벨을 변경하는 것으로, I-trip 레벨이 작은 값으로 변경되면 프로그램 검증 전압 레벨도 낮게 조정된다.
이는 일반적으로 I-trip 레벨에 따라 설정되는 값을 미리 저장부(261)에 저장하고, E/W 사이클이 진행됨에 따라 I-trip 레벨을 변경시키고, 그에 따라서 프로그램 옵션이 자동으로 변경되어 적용되게 설정할 수 있다.
그리고 사이클링 횟수에 따라서 I-trip 레벨을 변경하는 이유는, 처음부터 I-trip 레벨을 낮추는 경우 ISPP 프로그램을 진행할 때, 더 많은 프로그램 스텝이 진행되어야 하는 문제가 발생할 수 있다. 따라서 설정된 사이클링 횟수에 따라서 I-trip 레벨을 조절하여 ISPP 프로그램 진행에 따른 프로그램 시간이 늘어나지 않도록 제어한다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a는 메모리 셀의 프로그램 동작에 따른 전자 이동모습을 나타낸 단면도이다.
도 1b는 메모리 셀의 소거 동작에 따른 전자 이동모습을 나타낸 단면도이다.
도 1c는 메모리 셀의 프로그램과 소거 사이클에 따른 전자 이동모습을 나타낸 단면도이다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.
도 3a는 E/W 사이클에 따라 변경되는 I-trip를 나타낸다.
도 3b는 E/W 사이클에 따른 프로그램 문턱전압 변경을 나타낸다.
도 3c는 E/W 사이클과 I-trip에 따라 변경되는 문턱전압 변경의 정도를 나타낸다.
도 4는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 동작 순서도이다.
*도면의 주요 부분의 간단한 설명*
200 : 불휘발성 메모리 소자 210 : 메모리 셀 어레이
220 : 페이지 버퍼부 230 : Y 디코더
240 : X 디코더 250 : 전압 제공부
260 : 제어부 261 : 저장부

Claims (9)

  1. 메모리 블록의 각각의 워드라인 별로 프로그램 및 소거가 반복되는 횟수 정보를 저장하는 단계;
    상기 저장된 횟수 정보에 따라서, 해당 워드라인에 설정되는 셀 전류 레벨을 하향 조정하는 단계; 및
    상기 하향 조정된 셀 전류 레벨에 따른 프로그램 동작 옵션 정보를 변경하는 단계
    를 포함하는 불휘발성 메모리 소자의 동작 방법.
  2. 제 1항에 있어서,
    상기 프로그램 및 소거가 반복되는 횟수 정보는 각각의 워드라인에 연결되는 플래그 셀에 저장되는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  3. 제 1항에 있어서,
    상기 프로그램 및 소거가 반복되는 횟수 정보는 별도의 저장수단에 저장되는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  4. 제 1항에 있어서,
    상기 횟수정보에 따라 셀 전류를 하향 조정하는 것은,
    설정된 단위의 횟수가 초과할 때마다 상기 셀 전류를 일정 크기 하향 조정하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  5. 제 1항에 있어서,
    상기 프로그램 동작 옵션 정보는,
    프로그램 검증 전압 레벨을 포함하고, 상기 셀 전류가 하향 조정되면 프로그램 검증 전압 레벨을 낮게 변경시키는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  6. 메모리 블록 별로 프로그램 및 소거가 반복되는 횟수 정보를 저장하는 단계;
    상기 저장된 횟수 정보에 따라서, 상기 메모리 블록의 프로그램 동작 기준이 되는 셀 전류 레벨을 하향 조정하는 단계; 및
    상기 하향 조정된 셀 전류 레벨에 따른 프로그램 동작 옵션 정보를 변경하는 단계
    를 포함하는 불휘발성 메모리 소자의 동작 방법.
  7. 제 6항에 있어서,
    상기 프로그램 및 소거가 반복되는 횟수 정보는 상기 프로그램을 제어하기 위한 제어부에 포함되는 저장부에 저장되는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  8. 제 6항에 있어서,
    상기 횟수정보에 따라 셀 전류를 하향 조정하는 것은,
    설정된 단위의 횟수가 초과할 때마다 상기 셀 전류를 일정 크기 하향 조정하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  9. 제 6항에 있어서,
    상기 프로그램 동작 옵션 정보는,
    프로그램 검증 전압 레벨을 포함하고, 상기 셀 전류가 하향 조정되면 프로그램 검증 전압 레벨을 낮게 변경시키는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
KR1020080086833A 2008-09-03 2008-09-03 불휘발성 메모리 소자의 동작 방법 KR101029654B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080086833A KR101029654B1 (ko) 2008-09-03 2008-09-03 불휘발성 메모리 소자의 동작 방법
US12/553,440 US20100054044A1 (en) 2008-09-03 2009-09-03 Method of operating nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080086833A KR101029654B1 (ko) 2008-09-03 2008-09-03 불휘발성 메모리 소자의 동작 방법

Publications (2)

Publication Number Publication Date
KR20100027783A KR20100027783A (ko) 2010-03-11
KR101029654B1 true KR101029654B1 (ko) 2011-04-15

Family

ID=41725257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080086833A KR101029654B1 (ko) 2008-09-03 2008-09-03 불휘발성 메모리 소자의 동작 방법

Country Status (2)

Country Link
US (1) US20100054044A1 (ko)
KR (1) KR101029654B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102003930B1 (ko) * 2012-07-31 2019-07-25 삼성전자주식회사 불휘발성 메모리 장치의 데이터 라이팅 제어방법 및 웨어레벨링 제어 기능을 가지는 메모리 콘트롤러
KR102293136B1 (ko) * 2014-10-22 2021-08-26 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
KR102355580B1 (ko) * 2015-03-02 2022-01-28 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
JP7005398B2 (ja) 2018-03-15 2022-02-04 キオクシア株式会社 半導体記憶装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100801035B1 (ko) 2006-12-14 2008-02-04 삼성전자주식회사 멀티 레벨 셀의 프로그램 방법, 페이지 버퍼 블록 및 이를포함하는 불휘발성 메모리 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7218570B2 (en) * 2004-12-17 2007-05-15 Sandisk 3D Llc Apparatus and method for memory operations using address-dependent conditions
US7366022B2 (en) * 2005-10-27 2008-04-29 Sandisk Corporation Apparatus for programming of multi-state non-volatile memory using smart verify
US7451264B2 (en) * 2006-04-13 2008-11-11 Sandisk Corporation Cycle count storage methods
KR100859258B1 (ko) * 2007-09-10 2008-09-18 주식회사 하이닉스반도체 플래시 메모리 장치 및 동작 방법
JP5193701B2 (ja) * 2008-06-30 2013-05-08 株式会社東芝 半導体記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100801035B1 (ko) 2006-12-14 2008-02-04 삼성전자주식회사 멀티 레벨 셀의 프로그램 방법, 페이지 버퍼 블록 및 이를포함하는 불휘발성 메모리 장치

Also Published As

Publication number Publication date
US20100054044A1 (en) 2010-03-04
KR20100027783A (ko) 2010-03-11

Similar Documents

Publication Publication Date Title
US10643712B2 (en) Semiconductor memory device for improving high temperature data retention
KR101312887B1 (ko) 메모리 디바이스에서의 다중 레벨 프로그램 검증
US7808829B2 (en) Flash memory device capable of overcoming fast program/slow erase phenomenon and erase method thereof
JP5583185B2 (ja) 不揮発性半導体メモリ
US7558114B2 (en) Flash memory device capable of improving reliability
KR102606826B1 (ko) 비휘발성 메모리 장치 및 그 소거 방법
US8027200B2 (en) Reduction of quick charge loss effect in a memory device
CN108573728A (zh) 半导体存储装置及存储器系统
CN101354921A (zh) 非易失存储器设备编程选择晶体管以及对其编程的方法
JP2007272952A (ja) 半導体記憶装置
JP2012230753A (ja) 半導体装置及びその動作方法
KR101668340B1 (ko) Nand형 플래시 메모리 및 그의 프로그래밍 방법
KR101634264B1 (ko) 플래시 메모리의 적응적 알고리즘을 위한 방법, 장치, 및 제작물
US7564713B2 (en) Semiconductor integrated circuit device wherein during data write a potential transferred to each bit line is changed in accordance with program order of program data
KR20110065759A (ko) 불휘발성 메모리 소자의 동작 방법
KR101029654B1 (ko) 불휘발성 메모리 소자의 동작 방법
US8767474B2 (en) Nonvolatile memory device and method for controlling the same
US8000154B2 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
KR20090068620A (ko) 불휘발성 메모리 소자의 동작 방법
KR101161393B1 (ko) 플래쉬 메모리 장치의 소거 방법
KR20080090801A (ko) 낸드 플래시 메모리소자의 소거방법
JP5280027B2 (ja) 半導体装置及びその制御方法
KR20090048754A (ko) 플래시 메모리 소자 및 이의 프로그램 및 소거 방법
KR20080056845A (ko) 소거 스트레스와 소거 타임을 줄인 불휘발성 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee