KR20090048754A - 플래시 메모리 소자 및 이의 프로그램 및 소거 방법 - Google Patents

플래시 메모리 소자 및 이의 프로그램 및 소거 방법 Download PDF

Info

Publication number
KR20090048754A
KR20090048754A KR1020070114776A KR20070114776A KR20090048754A KR 20090048754 A KR20090048754 A KR 20090048754A KR 1020070114776 A KR1020070114776 A KR 1020070114776A KR 20070114776 A KR20070114776 A KR 20070114776A KR 20090048754 A KR20090048754 A KR 20090048754A
Authority
KR
South Korea
Prior art keywords
program
cell array
memory cell
data
erase cycles
Prior art date
Application number
KR1020070114776A
Other languages
English (en)
Inventor
박성제
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070114776A priority Critical patent/KR20090048754A/ko
Publication of KR20090048754A publication Critical patent/KR20090048754A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 플래시 메모리 소자 및 이의 프로그램 및 소거 방법에 관한 것으로, 보조 메모리 셀 어레이에 저장되어 있는 프로그램 소거 사이클 횟수를 독출하는 단계와, 프로그램 소거 사이클 횟수를 이용하여 ISPP 시작 전압을 설정하는 단계, 및 ISPP 시작 전압을 이용하여 프로그램 데이터를 메인 메모리 셀 어레이에 프로그램하는 단계를 포함하는 플래시 메모리 소자의 프로그램 방법과, 보조 메모리 셀 어레이에 저장되어 있는 프로그램 소거 사이클 횟수를 독출하여 레지스터에 저장하는 단계와, 메인 메모리 셀 어레이 및 보조 메모리 셀 어레이에 소거 전압을 인가하여 소거하는 단계와, 레지스터에 저장된 프로그램 소거 사이클 횟수를 1 증가시키는 단계, 및 증가된 프로그램 소거 사이클 횟수를 보조 메모리 셀 어레이에 프로그램하는 단계를 포함하는 플래시 메모리 소자의 소거 방법을 제공한다.
플래시, 프로그램, 소거, 사이클링

Description

플래시 메모리 소자 및 이의 프로그램 및 소거 방법{Flash memory device and its programming and erasing method}
본 발명은 플래시 메모리 소자 및 이의 프로그램 및 소거 방법에 관한 것으로, 사이클링 횟수에 따라 프로그램 전압을 제어하는 플래시 메모리 소자 및 이의 프로그램 및 소거 방법에 관한 것이다.
최근에는, 전기적으로 프로그램(program)과 소거(erase)가 가능하며, 일정 주기로 데이터(data)를 재작성하는 리프레시(refresh) 기능이 필요 없는 플래시 메모리 소자의 수요가 증가하고 있다. 그리고, 많은 데이터를 저장할 수 있는 대용량 메모리 소자의 개발을 위해서 메모리 소자의 고집적화 기술에 대한 연구가 활발하게 진행되고 있다. 여기서, 프로그램이라함은 데이터를 메모리 셀에 기입(write)하는 동작을 가리키며, 소거라 함은 메모리 셀에 기입된 데이터를 제거하는 동작을 가리킨다.
메모리 소자의 고집적화를 위해 복수개의 메모리 셀(memory cell)들이 직렬로 접속(즉, 인접한 셀 끼리 드레인 또는 소오스를 서로 공유하는 구조)되어 한 개 의 스트링(string)을 구성하는 낸드 플래시 메모리 소자(NAND-type flash memory device)가 개발되었다. 낸드 플래시 메모리 소자는 노어 플래시 메모리 소자(NOR-type flash memory device)와 달리 순차적으로 정보를 독출(read)하는 메모리 소자이다. 이러한 낸드 플래시 메모리 소자의 프로그램 및 소거는 F-N 터널링(tunneling) 방식을 이용하여 플로팅 게이트(floating gate)에 전자를 주입하거나 방출하면서 메모리 셀의 문턱전압(threshold Voltage, Vt)을 제어함으로써 이루어진다.
통상, 한번의 프로그램과 소거 동작을 1 사이클링(cycling)이라 한다. 플래시 메모리 소자는 사이클링이 반복 실행됨에 따라 플로팅 게이트에 차지가 트랩되어 프로그램 속도가 점차 빨라지게 된다. 이로 인하여 프로그램 동작시 ISPP 시작 전압을 사이클링 효과까지 고려하여 낮추어 설정한다. 그러나 낮게 설정된 ISPP 시작 전압으로 인하여 프로그램 속도가 저하되는 문제점이 발생한다.
본 발명이 이루고자 하는 기술적 과제는 플래시 메모리 소자를 메인 셀 어레이와 기준 셀 어레이로 구성한 후, 사이클링 횟수를 기준 셀 어레이에 저장한 후 프로그램 동작시 기준 셀 어레이에 저장된 사이클링 횟수 데이터를 이용하여 프로그램 시작 전압을 설정하고, 소거 동작시 기준 셀 어레이에 저장된 데이터를 레지스터로 이동시킨후 소거 후, 횟수를 1증가시켜 기준 셀 어레이에 프로그램하여 플래시 메모리 소자의 프로그램 속도를 개선할 수 있는 플래시 메모리 소자 및 이의 프로그램 및 소거 방법을 제공하는 데 있다.
본 발명의 일실시 예에 따른 플래시 메모리 소자는 프로그램 데이터를 저장 또는 독출할 수 있는 메인 메모리 셀 어레이, 및 상기 메인 메모리 셀 어레이의 프로그램 소거 사이클 횟수를 카운트하여 사이클 횟수 데이터를 저장 또는 독출할 수 있는 보조 메모리 셀 어레이를 포함한다.
상기 메인 메모리 셀 어레이의 비트라인에 연결되어 상기 프로그램 데이터를 전송하거나 프로그램된 데이터를 독출하는 메인 셀 페이지 버퍼와, 상기 보조 메모리 셀 어레이의 비트라인에 연결되어 상기 사이클 횟수 데이터를 전송하거나 독출하는 보조 셀 페이지 버퍼, 및 상기 보조 메모리 셀 어레이에서 독출된 상기 사이클 횟수 데이터를 임시 저장하는 레지스터를 더 포함한다.
상기 메인 메모리 셀 어레이와 상기 보조 메모리 셀 어레이는 동일한 블럭에 배치된다.
본 발명의 일실시 예에 따른 플래시 메모리 소자의 프로그램 방법은 프로그램 데이터를 저장 또는 독출할 수 있는 메인 메모리 셀 어레이, 및 상기 메인 메모리 셀 어레이의 프로그램 소거 사이클 횟수를 카운트하여 사이클 횟수 데이터를 저장 또는 독출할 수 있는 보조 메모리 셀 어레이를 포함하는 플래시 메모리 소자의 프로그램 방법에 있어서, 상기 보조 메모리 셀 어레이에 저장되어 있는 상기 프로그램 소거 사이클 횟수를 독출하는 단계와, 상기 프로그램 소거 사이클 횟수를 이용하여 ISPP 시작 전압을 설정하는 단계, 및 상기 ISPP 시작 전압을 이용하여 상기 프로그램 데이터를 상기 메인 메모리 셀 어레이에 프로그램하는 단계를 포함한다.
상기 ISPP 시작 전압을 설정하는 단계는 상기 프로그램 소거 사이클 횟수가 설정 횟수 보다 작을 경우 제1 프로그램 시작 전압으로 설정하고, 상기 프로그램 소거 사이클 횟수가 설정 횟수 보다 클 경우 제2 프로그램 시작 전압으로 설정하며, 상기 제1 프로그램 시작 전압은 상기 제2 프로그램 시작 전압보다 크다.
본 발명의 일실시 예에 따른 플래시 메모리 소자의 소거 방법은 프로그램 데이터를 저장 또는 독출할 수 있는 메인 메모리 셀 어레이, 및 상기 메인 메모리 셀 어레이의 프로그램 소거 사이클 횟수를 카운트하여 사이클 횟수 데이터를 저장 또는 독출할 수 있는 보조 메모리 셀 어레이를 포함하는 플래시 메모리 소자의 소거 방법에 있어서, 상기 보조 메모리 셀 어레이에 저장되어 있는 상기 프로그램 소거 사이클 횟수를 독출하여 레지스터에 저장하는 단계와, 상기 메인 메모리 셀 어레이 및 상기 보조 메모리 셀 어레이에 소거 전압을 인가하여 소거하는 단계와, 상기 레지스터에 저장된 상기 프로그램 소거 사이클 횟수를 1 증가시키는 단계, 및 증가된 상기 프로그램 소거 사이클 횟수를 상기 보조 메모리 셀 어레이에 프로그램하는 단계를 포함한다.
본 발명의 일실시 예에 따르면, 플래시 메모리 소자를 메인 셀 어레이와 기준 셀 어레이로 구성한 후, 사이클링 횟수를 기준 셀 어레이에 저장한 후 프로그램 동작시 기준 셀 어레이에 저장된 사이클링 횟수 데이터를 이용하여 프로그램 시작 전압을 설정하고, 소거 동작시 기준 셀 어레이에 저장된 데이터를 레지스터로 이동시킨후 소거 후, 횟수를 1증가시켜 기준 셀 어레이에 프로그램하여 플래시 메모리 소자의 프로그램 속도를 개선할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 일실시 예에 따른 플래시 메모리 소자의 구성도이다.
도 1을 참조하면, 플래시 메모리 소자의 프로그램 데이터를 저장 또는 독출할 수 있는 메모리 셀들을 포함하는 메인 메모리 셀 어레이(10), 상기 메인 메모리 셀 어레이(10)의 메모리 셀들의 프로그램 소거 사이클링 횟수를 카운팅하여 저장할 수 있는 보조 메모리 셀들을 포함하는 보조 메모리 셀 어레이(20), 메인 메모리 셀 어레이(10)의 비트라인에 연결되어 프로그램 데이터를 메인 메모리 셀 어레이(10)로 전송하거나, 메인 메모리 셀 어레이(10)에 저장된 데이터를 독출하는 메인 셀 페이지 버퍼(11), 및 보조 메모리 셀 어레이(20)의 비트라인에 연결되어 프로그램 소거 사이클링 횟수 데이터를 보조 메모리 셀 어레이(20)로 전송하거나, 보조 메모리 셀 어레이(10)에 저장된 프로그램 소거 사이클링 횟수 데이터를 독출하는 보조 셀 페이지 버퍼(21)를 포함한다. 또한, 도면으로 도시되지 않았지만 보조 메모리 셀 어레이(10)에 저장된 프로그램 소거 사이클링 횟수 데이터를 임시 저장하는 레지스터를 더 포함한다.
도 2는 본 발명의 일실시 예에 따른 플래시 메모리 소자의 프로그램 방법을 설명하기 위한 순서도이다.
도 1 및 도 2를 참조하여 플래시 메모리 소자의 프로그램 방법을 설명하면 다음과 같다.
1) 보조 셀 데이터 독출(101)
보조 메모리 셀 어레이(20)의 메모리 셀에 프로그램되어 있는 메인 메모리 셀 어레이(10)의 프로그램 소거 사이클링 횟수 데이터를 독출한다.
2) 프로그램 시작 전압 설정
프로그램 소거 사이클링 횟수 데이터를 이용하여 ISPP(incremental step pulse programming) 시작 전압을 설정한다. 예를 들어 프로그램 소거 사이클링 횟수 데이터가 설정된 횟수보다 작을 경우 ISPP 시작 전압을 15V로 설정하고, 프로그램 소거 사이클링 횟수 데이터가 설정된 횟수보다 클 경우 13V로 설정한다. 즉, 프로그램 소거 사이클링 횟수 데이터가 설정된 횟수보다 작을 경우의 시작 전압값이 프로그램 소거 사이클링 횟수 데이터가 설정된 횟수보다 클 경우의 시작 전압보다 크게 설정한다. 상기 설정된 전압 값은 변수에 따라 변화할 수 있다.
3) 프로그램(105)
상기 설정된 ISPP 시작 전압을 메인 메모리 셀 어레이(10)의 워드라인에 인가하여 프로그램 동작을 실시한다.
4) 프로그램 검증(107)
메인 메모리 셀 어레이(10)의 워드라인에 검증 전압을 인가하고, 메인 메모리 셀 어레이(10)의 비트라인에 연결된 메인 셀 페이지 버퍼(11)을 이용하여 프로그램 검증 동작을 실시한다.
5) 패스 판별(109)
상기 검증 동작을 실시하여 프로그램 동작이 정상적으로 동작하였는지를 판별한다. 프로그램 동작이 정상적으로 동작하였을 경우 플래시 메모리 소자의 프로그램 동작을 완료한다.
6) 프로그램 전압 증가(111)
프로그램 동작이 비정상적으로 동작할 경우, ISPP 시작 전압보다 일정 스텝 높은(바람직하게는 이전 프로그램 동작시 인가된 프로그램 전압) 새로운 프로그램 전압을 생성한다. 이 후, 새로운 프로그램 전압을 이용한 프로그램(105)을 재실시한다.
상술한 바와 같이 보조 메모리 셀 어레이(20)에 저장된 프로그램 소거 사이클링 횟수에 따라 ISPP 시작 전압을 설정함으로써, 프로그램 속도를 개선할 수 있다.
도 3은 본 발명의 일실시 예에 따른 플래시 메모리 소자의 소거 방법을 설명하기 위한 순서도이다.
도 1 및 도 3을 참조하여 플래시 메모리 소자의 소거 방법을 설명하면 다음과 같다.
1) 보조 셀 데이터 독출(201)
보조 메모리 셀 어레이(20)의 보조 셀에 저장되어 있는 메인 메모리 셀 어레이(10)의 프로그램 소거 사이클링 횟수 데이터를 보조 셀 페이지 버퍼(21)를 이용한 독출 동작을 실시하여 독출한다.
2) 보조 셀 데이터 레지스터 저장(203)
보조 메모리 셀 어레이(20)에서 독출된 메인 메모리 셀 어레이(10)의 프로그램 소거 사이클링 횟수 데이터를 레지스터에 임시 저장한다.
3) 메인 메모리 셀 어레이, 보조 메모리 셀 어레이 소거(205)
메인 메모리 셀 어레이(10)와 보조 메모리 셀 어레이(20)이 배치되어 있는 플래시 메모리 소자의 반도체 기판에 소거 전압을 인가하여 소거 동작을 실시한다.
3) 레지스터 데이터값 증가(207)
상기 레지스터에 저장되어 있는 메인 메모리 셀 어레이(10)의 프로그램 소거 사이클링 횟수 데이터를 카운팅하여 횟수를 1 증가시킨다.
4) 프로그램 소거 사이클링 횟수 데이터 프로그램(209)
카운팅되어 횟수가 증가한 프로그램 소거 사이클링 횟수 데이터를 보조 셀 페이지 버퍼(21)를 이용하여 보조 메모리 셀 어레이(20)에 프로그램한다. 프로그램 방법은 ISPP 방식으로 진행하는 것이 바람직하다.
5) 보조 셀 프로그램 검증(211)
보조 메모리 셀 어레이(20)의 워드라인에 검증 전압을 인가하여 프로그램 검증 동작을 실시한다.
6) 패스 판별(213)
프로그램 소거 사이클링 횟수 데이터 프로그램(209)이 정상적으로 동작하였을 경우 플래시 메모리 소자의 소거 동작을 완료한다.
7) 프로그램 소거 사이클링 횟수 데이터 프로그램(209)이 비정상적으로 동작하였을 경우, 프로그램 소거 사이클링 횟수 데이터 프로그램(209)의 ISPP 시작 전압보다 일정 스텝 높은(바람직하게는 이전 프로그램 동작시 인가된 프로그램 전압) 새로운 프로그램 전압을 생성한다. 이 후, 새로운 프로그램 전압을 이용한 프로그램 소거 사이클링 횟수 데이터 프로그램(209)을 재실시한다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 본 발명의 일실시 예에 따른 플래시 메모리 소자의 구성도이다.
도 2는 본 발명의 일실시 예에 따른 플래시 메모리 소자의 프로그램 방법을 설명하기 위한 순서도이다.
도 3은 본 발명의 일실시 예에 따른 플래시 메모리 소자의 소거 방법을 설명하기 위한 순서도이다.
<도면의 주요 부분에 대한 부호 설명>
10 : 메인 메모리 셀 어레이 11 : 메인 셀 페이지 버퍼
20 : 보조 메모리 셀 어레이 21 : 보조 셀 페이지 버퍼

Claims (6)

  1. 프로그램 데이터를 저장 또는 독출할 수 있는 메인 메모리 셀 어레이; 및
    상기 메인 메모리 셀 어레이의 프로그램 소거 사이클 횟수를 카운트하여 사이클 횟수 데이터를 저장 또는 독출할 수 있는 보조 메모리 셀 어레이를 포함하는 플래시 메모리 소자.
  2. 제 1 항에 있어서,
    상기 메인 메모리 셀 어레이의 비트라인에 연결되어 상기 프로그램 데이터를 전송하거나 프로그램된 데이터를 독출하는 메인 셀 페이지 버퍼;
    상기 보조 메모리 셀 어레이의 비트라인에 연결되어 상기 사이클 횟수 데이터를 전송하거나 독출하는 보조 셀 페이지 버퍼; 및
    상기 보조 메모리 셀 어레이에서 독출된 상기 사이클 횟수 데이터를 임시 저장하는 레지스터를 더 포함하는 플래시 메모리 소자.
  3. 제 1 항에 있어서,
    상기 메인 메모리 셀 어레이와 상기 보조 메모리 셀 어레이는 동일한 블럭에 배치되는 플래시 메모리 소자.
  4. 프로그램 데이터를 저장 또는 독출할 수 있는 메인 메모리 셀 어레이; 및
    상기 메인 메모리 셀 어레이의 프로그램 소거 사이클 횟수를 카운트하여 사이클 횟수 데이터를 저장 또는 독출할 수 있는 보조 메모리 셀 어레이를 포함하는 플래시 메모리 소자의 프로그램 방법에 있어서,
    상기 보조 메모리 셀 어레이에 저장되어 있는 상기 프로그램 소거 사이클 횟수를 독출하는 단계;
    상기 프로그램 소거 사이클 횟수를 이용하여 ISPP 시작 전압을 설정하는 단계; 및
    상기 ISPP 시작 전압을 이용하여 상기 프로그램 데이터를 상기 메인 메모리 셀 어레이에 프로그램하는 단계를 포함하는 플래시 메모리 소자의 프로그램 방법.
  5. 제 4 항에 있어서,
    상기 ISPP 시작 전압을 설정하는 단계는
    상기 프로그램 소거 사이클 횟수가 설정 횟수 보다 작을 경우 제1 프로그램 시작 전압으로 설정하고, 상기 프로그램 소거 사이클 횟수가 설정 횟수 보다 클 경우 제2 프로그램 시작 전압으로 설정하며, 상기 제1 프로그램 시작 전압은 상기 제2 프로그램 시작 전압보다 큰 플래시 메모리 소자의 프로그램 방법.
  6. 프로그램 데이터를 저장 또는 독출할 수 있는 메인 메모리 셀 어레이; 및
    상기 메인 메모리 셀 어레이의 프로그램 소거 사이클 횟수를 카운트하여 사이클 횟수 데이터를 저장 또는 독출할 수 있는 보조 메모리 셀 어레이를 포함하는 플래시 메모리 소자의 소거 방법에 있어서,
    상기 보조 메모리 셀 어레이에 저장되어 있는 상기 프로그램 소거 사이클 횟수를 독출하여 레지스터에 저장하는 단계;
    상기 메인 메모리 셀 어레이 및 상기 보조 메모리 셀 어레이에 소거 전압을 인가하여 소거하는 단계;
    상기 레지스터에 저장된 상기 프로그램 소거 사이클 횟수를 1 증가시키는 단계; 및
    증가된 상기 프로그램 소거 사이클 횟수를 상기 보조 메모리 셀 어레이에 프로그램하는 단계를 포함하는 플래시 메모리 소자의 소거 방법.
KR1020070114776A 2007-11-12 2007-11-12 플래시 메모리 소자 및 이의 프로그램 및 소거 방법 KR20090048754A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070114776A KR20090048754A (ko) 2007-11-12 2007-11-12 플래시 메모리 소자 및 이의 프로그램 및 소거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070114776A KR20090048754A (ko) 2007-11-12 2007-11-12 플래시 메모리 소자 및 이의 프로그램 및 소거 방법

Publications (1)

Publication Number Publication Date
KR20090048754A true KR20090048754A (ko) 2009-05-15

Family

ID=40857666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070114776A KR20090048754A (ko) 2007-11-12 2007-11-12 플래시 메모리 소자 및 이의 프로그램 및 소거 방법

Country Status (1)

Country Link
KR (1) KR20090048754A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543197A (zh) * 2010-12-20 2012-07-04 海力士半导体有限公司 半导体存储器件及其操作方法
CN111863085A (zh) * 2019-04-29 2020-10-30 北京兆易创新科技股份有限公司 一种控制编程性能的方法和装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543197A (zh) * 2010-12-20 2012-07-04 海力士半导体有限公司 半导体存储器件及其操作方法
CN102543197B (zh) * 2010-12-20 2015-07-15 海力士半导体有限公司 半导体存储器件及其操作方法
CN111863085A (zh) * 2019-04-29 2020-10-30 北京兆易创新科技股份有限公司 一种控制编程性能的方法和装置
CN111863085B (zh) * 2019-04-29 2022-07-26 北京兆易创新科技股份有限公司 一种控制编程性能的方法和装置

Similar Documents

Publication Publication Date Title
JP2716906B2 (ja) 不揮発性半導体記憶装置
JP4050555B2 (ja) 不揮発性半導体記憶装置およびそのデータ書き込み方法
US9070460B2 (en) Non-volatile semiconductor memory
US7907463B2 (en) Non-volatile semiconductor storage device
US7417899B2 (en) Method of verifying flash memory device
JP4902002B1 (ja) 不揮発性半導体記憶装置
KR100885782B1 (ko) 차지 트랩형 불휘발성 메모리 장치 및 그 프로그램 방법
US9070474B2 (en) Nonvolatile semiconductor memory device
US20080266970A1 (en) Programming and/or erasing a memory device in response to its program and/or erase history
US8023330B2 (en) Method of erasing a nonvolatile memory device
JP2008165960A (ja) Ｎａｎｄ型フラッシュメモリ素子のデータ消去方法
US9734912B2 (en) Reprogramming single bit memory cells without intervening erasure
TWI549134B (zh) Ｎａｎｄ型快閃記憶體及其程式化方法
US8942048B2 (en) Semiconductor device and method of operating the same
JP2005011490A (ja) 半導体装置
US20120020166A1 (en) Nonvolatile semiconductor storage device
CN106448734A (zh) 非挥发性半导体储存装置及其擦除方法
US7085170B2 (en) Method for erasing an NROM cell
US8767474B2 (en) Nonvolatile memory device and method for controlling the same
KR101029654B1 (ko) 불휘발성 메모리 소자의 동작 방법
KR100965074B1 (ko) 불휘발성 메모리 장치 메모리 셀 블록 및 부가 정보 관리 방법
KR20130091075A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20090048754A (ko) 플래시 메모리 소자 및 이의 프로그램 및 소거 방법
US20120140572A1 (en) Semiconductor memory device and method of operating the same
US20100332736A1 (en) Method of operating nonvolatile memory device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination