KR100965074B1 - 불휘발성 메모리 장치 메모리 셀 블록 및 부가 정보 관리 방법 - Google Patents

불휘발성 메모리 장치 메모리 셀 블록 및 부가 정보 관리 방법 Download PDF

Info

Publication number
KR100965074B1
KR100965074B1 KR1020080080804A KR20080080804A KR100965074B1 KR 100965074 B1 KR100965074 B1 KR 100965074B1 KR 1020080080804 A KR1020080080804 A KR 1020080080804A KR 20080080804 A KR20080080804 A KR 20080080804A KR 100965074 B1 KR100965074 B1 KR 100965074B1
Authority
KR
South Korea
Prior art keywords
additional information
memory cell
cell block
information storage
page buffer
Prior art date
Application number
KR1020080080804A
Other languages
English (en)
Other versions
KR20100022231A (ko
Inventor
원삼규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080080804A priority Critical patent/KR100965074B1/ko
Priority to US12/493,335 priority patent/US20100046293A1/en
Publication of KR20100022231A publication Critical patent/KR20100022231A/ko
Application granted granted Critical
Publication of KR100965074B1 publication Critical patent/KR100965074B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing

Abstract

본원 발명의 불휘발성 메모리 장치의 메모리 셀 블록은 메모리 셀들을 포함하는 메모리 셀부와, 제1 메모리 셀과 소스 선택 트랜지스터 사이에 접속된 소스측 더미 셀들을 포함하는 제1 부가 정보 저장소와, 제2 메모리 셀과 드레인 선택 트랜지스터 사이에 접속된 드레인측 더미 셀들을 포함하는 제2 부가 정보 저장소를 포함하는 것을 특징으로 한다.
또한 본원 발명의 불휘발성 메모리 장치의 부가 정보 갱신 방법은 부가 정보 저장소에 저장된 부가 정보를 독출하는 단계와, 상기 부가 정보를 제어부에 저장하는 단계와, 상기 제어부에 저장된 부가 정보 중 일부를 수정하여 갱신하는 단계와, 상기 부가 정보 저장소를 포함하는 메모리 셀 블록에 대하여 소거 동작을 수행하는 단계와, 상기 갱신된 부가 정보를 상기 제1 메모리 셀 블록과 접속된 페이지 버퍼에 입력시키는 단계와, 상기 페이지 버퍼에 입력된 부가 정보를 상기 메모리 셀 블록의 부가 정보 저장소에 프로그램시키는 단계를 더 포함하는 것을 특징으로 한다.
OTP, 더미 셀, 부가 정보

Description

불휘발성 메모리 장치 메모리 셀 블록 및 부가 정보 관리 방법{Memory cell block of non volatile memory device and managing method for additional information thereof}
본원 발명은 불휘발성 메모리 장치의 부가 정보를 저장할 수 있는 메모리 셀 블록 및 그를 이용한 부가 정보 관리 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 셀은 전기적인 프로그램/소거 동작이 가능한 소자로서 얇은 산화막에 인가되는 강한 전기장에 의해 전자가 이동하면서 셀의 문턱전압을 변화시켜 프로그램 및 소거 동작을 수행한다.
상기 불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레 이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
이러한 불휘발성 메모리 장치의 메모리 셀 어레이 구조에 있어서, 더미 셀을 추가한 형태의 셀 어레이 구조가 최근 사용되고 있다. 즉, 소스측 메모리 셀의 외곽 및 드레인측 메모리 셀의 외곽에 메모리 셀을 추가하여 더미 셀로 활용하는 것이다. 최외곽 메모리 셀의 경우 프로그램 디스터브(disturb)가 잘 발생하고, 사이클링 특성, 리텐션 특성에 취약하여 이를 보완하기 위함이다. 그러나 더미 셀의 삽입에 따라 칩 사이즈가 증가하는 측면이 있어, 간섭방지 역할 외에 이를 효율적으로 사용할 필요성이 있다.
전술한 문제점에 따라 본원 발명이 해결하고자 하는 과제는 메모리 셀 어레이에 포함되는 더미 셀을 효율적으로 사용하기 위해, 각종 부가정보를 더미 셀에 저장할 수 있는 불휘발성 메모리 장치의 메모리 셀 블록을 제공하는 것이다. 또한, 상기 메모리 셀 블록을 이용하여 부가 정보를 저장, 소거, 갱신 및 독출하는 부가 정보 관리 방법을 제공하는 것이다.
전술한 과제를 해결하기 위한 본원 발명의 불휘발성 메모리 장치의 메모리 셀 블록은 메모리 셀들을 포함하는 메모리 셀부와, 제1 메모리 셀과 소스 선택 트랜지스터 사이에 접속된 소스측 더미 셀들을 포함하는 제1 부가 정보 저장소와, 제2 메모리 셀과 드레인 선택 트랜지스터 사이에 접속된 드레인측 더미 셀들을 포함하는 제2 부가 정보 저장소를 포함하는 것을 특징으로 한다.
또한 본원 발명의 불휘발성 메모리 장치의 부가 정보 저장 방법은 테스트 동작을 통해 수집된 부가 정보를 제어부에 저장하는 단계와, 상기 부가 정보를 상기 메모리 셀 블록과 접속된 페이지 버퍼에 입력시키는 단계와, 상기 페이지 버퍼에 입력된 부가 정보를 상기 메모리 셀 블록의 부가 정보 저장소에 프로그램시키는 단계를 포함하는 것을 특징으로 한다.
또한 본원 발명의 불휘발성 메모리 장치의 부가 정보 소거 방법은 제1 메모리 셀 블록을 대상으로 하는 소거 명령어가 입력되는 단계와, 상기 제1 메모리 셀 블록에 포함된 부가 정보 저장소에 저장된 부가 정보를 독출하는 단계와, 상기 부가 정보를 레지스터에 저장하는 단계와, 상기 제1 메모리 셀 블록에 대하여 소거 동작을 수행하는 단계와, 상기 저장된 부가 정보를 상기 제1 메모리 셀 블록과 접속된 페이지 버퍼에 입력시키는 단계와, 상기 페이지 버퍼에 입력된 부가 정보를 상기 메모리 셀 블록의 부가 정보 저장소에 프로그램시키는 단계를 포함하는 것을 특징으로 한다.
또한 본원 발명의 불휘발성 메모리 장치의 부가 정보 갱신 방법은 부가 정보 저장소에 저장된 부가 정보를 독출하는 단계와, 상기 부가 정보를 레지스터에 저장하는 단계와, 상기 제어부에 저장된 부가 정보 중 일부를 수정하여 갱신하는 단계와, 상기 부가 정보 저장소를 포함하는 메모리 셀 블록에 대하여 소거 동작을 수행하는 단계와, 상기 갱신된 부가 정보를 상기 제1 메모리 셀 블록과 접속된 페이지 버퍼에 입력시키는 단계와, 상기 페이지 버퍼에 입력된 부가 정보를 상기 메모리 셀 블록의 부가 정보 저장소에 프로그램시키는 단계를 더 포함하는 것을 특징으로 한다.
또한 본원 발명의 불휘발성 메모리 장치의 부가 정보 독출 방법은 부가 정보 저장소에 대한 독출 명령어가 입력되는 단계와, 상기 부가 정보 저장소를 포함하는 메모리 셀 블록을 지시하는 블록 어드레스가 입력되는 단계와, 부가 정보 저장소 독출 확인 명령어가 입력되는 단계와, 상기 부가 정보 저장소에 대한 독출 동작이 수행되는 단계와, 독출 인에이블 신호에 따라 부가 정보가 출력되는 단계를 포함하는 것을 특징으로 한다.
전술한 본원 발명의 과제 해결 수단에 따라 불휘발성 메모리 장치에 포함되는 더미 셀을 간섭현상 방지 외에 부가 정보를 저장할 수 있는 부가 정보 저장소로 사용할 수 있다. 상기 부가 정보 저장소는 종래의 부가 정보 저장소와 달리 반복적으로 데이터를 기록할 수 있어, 부가 정보를 갱신하는 기능도 수행할 수 있는 효과가 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 메모리 셀 어레이를 도시한 상세 도면이다.
상기 불휘발성 메모리 장치(200)는 메모리 셀 어레이(110)와 페이지 버퍼(120)를 포함한다.
페이지 버퍼(120)는 통상적인 불휘발성 메모리 장치의 구성을 따르므로 그 상세 구성에 대한 설명은 생략하기로 한다.
상기 메모리 셀 어레이(110)는 데이타를 저장하는 메모리 셀들(MC0~MCn)을 포함하는 메모리 셀부(115), 상기 메모리 셀들과 비트라인을 선택적으로 접속시키는 드레인 선택 트랜지스터(DST)들을 포함하는 드레인 선택부(111), 상기 메모리 셀들과 공통 소스 라인(CSL)을 선택적으로 접속시키는 소스 선택 트랜지스터(SST)들을 포함하는 소스 선택부(119), 상기 메모리 셀(MC0)과 소스 선택 트랜지스터(SST) 사이에 접속된 소스측 더미 셀(DC0)들을 포함하는 제1 부가 정보 저장소(117), 상기 메모리 셀(MCn)과 드레인 선택 트랜지스터(DST) 사이에 접속된 드레인측 더미 셀(DC1)들을 포함하는 제2 부가 정보 저장소(113)를 포함한다. 이때 상기 메모리 셀 어레이(110)는 하나의 단위 메모리 셀 블록이 된다. 통상적으로 소거 동작은 상기 메모리 셀 블록 단위로 수행된다.
상기 메모리 셀들(MC0~MCn)은 워드 라인들(WL<0:n>)을 통하여 인가되는 각종 고전압에 따라 프로그램, 독출, 소거 동작등이 수행된다. 상기 드레인 선택 트랜지스터(DST)들은 드레인 선택 라인(DSL)을 통해 인가되는 전압에 따라 비트라인과 드레인측 더미 셀(DC1)을 선택적으로 접속시킨다. 또한 상기 소스 선택 트랜지스터(SST)들은 소스 선택 라인(SSL)을 통해 인가되는 전압에 따라 공통 소스라인(CSL)과 소스측 더미 셀(DC0)을 선택적으로 접속시킨다.
상기 제1 및 제2 부가 정보 저장소(119, 113)는 불휘발성 메모리 장치의 동작에 필요한 각종 부가 정보를 저장하는 저장소이다. 통상적으로 사용되는 부가 정보 저장소는 고유의 데이터가 한번 기록된 후 이 영역에 기록된 데이터에 대한 소거동작을 수행하지 못하도록 하는 방법으로 데이터를 보호하며, 이를 OTP 블록으로 정의하기도 한다. 따라서 프로그램과 독출 동작을 여러 번 수행할 수 있는 MTP(Multi Time Programmable) 블록과 비교하여 OTP(One Time Programmable) 블록이라 한다. 상기 부가 정보 저장소에는 메모리 셀의 반도체 제조 공정에 따라 완성된 후, 해당 특성을 테스트하여 측정된 고유 특성값 등이 저장된다. 또한 프로그램 동작, 소거 동작 등에 사용되는 프로그램 펄스, 소거 펄스값에 대한 정보, 리페어 정보 등 불휘발성 메모리 장치의 동작에 필수적인 각종 부가 정보등을 저장할 수 있다.
본원 발명에서는 간섭방지를 위하여 메모리 셀과 선택 트랜지스터 사이에 접속되는 더미 셀들을 이용하여 상기 부가 정보 저장소를 구성하고자 한다. 상기 드레인측 더미 셀(DC1)과 소스측 더미 셀(DC0)은 상기 메모리 셀들(MC0~MCn)과 동일한 특성을 갖는 불휘발성 메모리 셀이다. 즉, 메모리 셀과 동일한 특성을 가지면서, 프로그램 동작, 독출 동작, 소거 동작이 수행될 수 있다. 상기 소스측 더미 셀(DC0)은 제1 더미 워드라인(DWL<0>)에 의하여, 상기 드레인측 더미 셀(DC1)은 제2 더미 워드라인(DWL<1>)에 의하여, 프로그램 동작, 독출 동작 또는 소거 동작등이 수행된다.
다만, 더미 셀의 경우 메모리 셀의 소거 동작시에 같이 소거되므로 소거 동작이 차단되는 효과를 내도록 하는 동작이 필요하다. 상세 동작에 대해서는 추후 설명하기로 한다
한편, 실시예에 따라 상기 부가 정보 저장소에 포함되는 더미 셀들은 메모리 셀들과는 달리 싱글 레벨 셀(SLC) 프로그램 동작만이 수행되도록 할 수 있다. 멀티 레벨 셀(MLC) 프로그램 방식에 따를 경우, 각 분포별 독출 마진이 협소하여 데이터 의 신뢰성이 다소 떨어질 수 있다. 따라서 중요 부가 정보가 저장되는 부가 정보 저장소는 싱글 레벨 셀 프로그램 방식만으로 데이터를 저장하도록 할 수 있다.
도 2는 본원 발명의 또 다른 실시예에 따른 불휘발성 메모리 장치의 메모리 셀 어레이를 도시한 상세 도면이다.
전체 구성은 도 1의 메모리 셀 어레이와 비슷하나, 부가 정보 저장소의 구성에 차이가 있다.
메모리 셀 어레이(210)는 데이타를 저장하는 메모리 셀들(MC0~MCn)을 포함하는 메모리 셀부(215), 상기 메모리 셀들과 비트라인을 선택적으로 접속시키는 드레인 선택 트랜지스터(211, DST)들을 포함하는 드레인 선택부(211), 상기 메모리 셀들과 공통 소스 라인(CSL)을 선택적으로 접속시키는 소스 선택 트랜지스터(SST)들을 포함하는 소스 선택부(219), 상기 메모리 셀(MC0)과 소스 선택 트랜지스터(SST) 사이에 접속된 소스측 더미 셀(DC0)들을 포함하는 제1 부가 정보 저장소(117), 상기 메모리 셀(MCn)과 드레인 선택 트랜지스터(DST) 사이에 접속된 드레인측 더미 셀(DCi)들을 포함하는 제2 부가 정보 저장소(213), 메모리 셀들 사이에 접속된 더미 셀(DCj)들을 포함하는 제3 부가 정보 저장소(214)를 포함한다.
상기 실시예에서는 메모리 셀들 사이에 접속된 더미 셀(DCj)들로 이루어진 제3 부가 정보 저장소(214)를 포함하는 것을 특징으로 한다. 상기 제3 부가 정보 저장소(214)는 메모리 셀 내에 하나만 포함된 것으로 도시되었으나, 실시예에 따라 복수의 제3 부가 정보 저장소(214)가 포함되도록 할 수 있다.
상기 설명한 특징 외에 나머지 부가 정보 저장소 구성상의 특징은 도 1의 실시예와 같다.
도 3은 본원 발명의 일 실시예에 따라 부가 정보 저장소에 저장되는 부가 정보를 도시한 도면이다.
도시된 바와 같이 소거 횟수, ISPE(Incremental step erae) 방식에 의한 소거 동작에 있어서, 소거 시작 전압, 소거 펄스등이 저장될 수 있다. 또한 소거 동작후 소거 셀들의 분포를 좁히기 위해 실시되는 소프트 프로그램 동작에 있어서, 소프트 프로그램 시작 전압, 소프트 프로그램 정지 전압, 소프트 프로그램 스텝전압, 소거 검증 전압(HEV) 등이 저장될 수 있다. 또한 배드블록에 관한 정보, 리페어 정보등이 저장될 수 있다. ISPP(Incremental step pulse program) 방식에 의한 프로그램 동작에 있어서, 메모리 셀 블록 내의 각 페이지별 프로그램 시작전압, 프로그램 스텝전압, 프로그램 펄스폭, 검증전압이 각각 저장될 수 있다.
도시된 정보 외에 독출 동작에 필요한 전압 제어 정보, 각종 타이밍 정보 등 불휘발성 메모리 장치의 동작에 필요한 각종 부가 정보가 상기 부가 정보 저장소에 저장될 수 있다. 각 부가 정보 저장소의 저장용량은 단일 페이지 용량과 같으므로 이를 고려하여 각종 부가 정보를 저장한다. 예를 들어 단일 페이지의 용량이 2KB인 경우 단일 부가 정보 저장소의 용량 역시 2KB가 되므로, 이에 맞게 부가 정보를 저장한다.
도 4는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 부가 정보 저장소에 대한 부가 정보 저장방법을 도시한 순서도이다.
먼저 메모리 셀에 대한 테스트를 수행한다(단계 410). 웨이퍼 레벨에서 메모리 셀의 특성, 불량 여부등에 대하여 테스트를 수행하고, 그 결과값이 부가 정보 저장소에 저장될 부가 정보가 된다.
다음으로, 상기 부가 정보 저장소에 저장될 부가 정보를 임시저장한다(단계 420). 불휘발성 메모리 장치의 동작을 관리하는 제어부등의 레지스터에 상기 부가 정보를 임시저장한다.
다음으로, 메모리 셀 블록에 대하여 소거 동작을 수행한다(단계 430). 상기 동작을 통해 부가 정보 저장소를 초기화할 수 있다. 상기 부가 정보 저장소는 더미 셀을 포함하고, 이는 메모리 셀 블록내에 포함된 것이므로 상기 소거 동작을 통해 소거 상태가 될 수 있다. 통상적인 불휘발성 메모리 장치의 소거 동작에 따라 수행되는바, 상세 동작에 대한 설명은 생략한다.
다음으로, 페이지 버퍼에 상기 부가 정보를 입력시킨다(단계 440). 메모리 셀에 외부 데이터를 프로그램시키기 전에 페이지 버퍼에 외부 데이터를 저장시키는 것과 마찬가지로, 페이지 버퍼에 상기 부가 정보를 입력시킨다.
다음으로, 상기 페이지 버퍼에 저장된 부가 정보를 프로그램 동작을 통해 상기 부가 정보 저장소에 저장시킨다(단계 450). 페이지 버퍼에 저장된 외부 데이터가 메모리 셀에 프로그램되는 방법과 마찬가지 방법으로, 상기 페이지 버퍼에 저장된 부가 정보가 부가 정보 저장소에 프로그램된다. 바람직하게는 싱글 레벨 셀 프 로그램 방법에 따라 상기 부가 정보가 저장된다. 통상적인 불휘발성 메모리 장치의 프로그램 동작에 따라 수행되는바, 상세 동작에 대한 설명은 생략한다.
이와 같이 테스트 동작에서 수집된 각종 부가 정보를 부가 정보 저장소에 프로그램하여 저장하게 된다.
도 5는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 부가 정보 저장소에 대한 부가 정보 소거방법을 도시한 순서도이다.
먼저 소거 명령어가 입력되면(단계 510), 소거 대상이 되는 메모리 셀 블록내에 포함된 부가 정보 저장소에 저장된 부가 정보를 독출한다(단계 520). 상기 독출동작은 불휘발성 메모리 장치의 통상적인 독출동작에 따라 수행된다. 즉, 부가 정보 저장소에 포함된 더미 셀의 데이터를 독출하여 페이지 버퍼에 저장하게 된다.
다음으로, 상기 독출된 부가 정보를 제어부의 레지스터에 임시저장한다(단계 530). 메모리 셀 블록에 대한 소거 동작의 수행후에는 소거 검증 동작, 소프트 프로그램 동작, 소프트 프로그램 검증 동작등이 순차적으로 수행되므로, 검증 동작의 수행을 위해 페이지 버퍼에 포함된 래치를 사용하게 된다. 따라서 상기 페이지 버퍼에 저장된 부가 정보를 외부로 출력시켜 제어부의 레지스터에 임시저장한다.
다음으로, 상기 메모리 셀 블록에 대하여 소거 동작을 수행한다(단계 540).
메모리 셀 블록 내에 포함된 모든 메모리 셀과 더미 셀들에 대하여 소거 동작이 수행된다. 순서도에는 도시되지 않았으나 소거 동작의 완료 여부를 확인하는 소거 검증 동작이 수행된다.
다음으로, 상기 소거 동작이 완료된 셀에 대하여 소프트 프로그램 동작을 수행한다(단계 550). 이는 소거 동작이 수행된 셀의 문턱전압 분포를 좁히기 위한 동작이다. 멀티 레벨 셀 프로그램 동작이 도입됨에 따라, 각 분포별 독출 마진을 충분히 확보할 필요가 있다. 이를 위해 소거 상태의 셀들에 대하여 소프트 프로그램 동작을 수행하여 0V에 근접하게 분포하도록 한다. 순서도에는 도시되지 않았으나 소프트 프로그램 동작의 완료 여부를 확인하는 소프트 프로그램 검증 동작이 수행된다.
다음으로, 상기 레지스터에 저장된 부가정보를 페이지 버퍼에 입력시킨다(단계 560). 소거 동작을 완료하였으므로 상기 부가 정보를 다시 부가 정보 저장소에 저장시키기 위함이다. 이러한 구성에 따라 소거 동작이 차단된 것과 같은 효과를 낼 수 있다. 한편, 상기 레지스터에 저장된 부가정보는 제어부의 동작에 의하여 새로운 정보로 갱신될 수 있다. 따라서 본 실시예는 부가 정보 저장소에 저장된 부가정보를 갱신하는데 적용될 수 있다.
다음으로, 상기 페이지 버퍼에 저장된 부가 정보를 프로그램 동작을 통해 상기 부가 정보 저장소에 저장시킨다(단계 570). 페이지 버퍼에 저장된 외부 데이터가 메모리 셀에 프로그램되는 방법과 마찬가지 방법으로, 상기 페이지 버퍼에 저장된 부가 정보가 부가 정보 저장소에 프로그램된다. 바람직하게는 싱글 레벨 셀 프로그램 방법에 따라 상기 부가 정보가 저장된다.
이와 같이 메모리 셀 블록에 대하여 소거 동작이 수행된다 하더라도 상기 부가 정보 저장소에 초기 저장된 부가 정보는 그대로 유지될 수 있다. 또한 상기 소 거 동작을 이용하여 부가 정보 저장소에 저장된 부가 정보를 갱신할 수 있다.
도 6은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 부가 정보 저장소에 대한 부가 정보 독출방법을 도시한 순서도이다.
먼저 부가 정보 저장소 독출 명령어가 입력되고(단계 610), 이어서 독출 대상이 되는 메모리 셀 블록을 지시하는 블록 어드레스(단계 620), 부가 정보 저장소의 독출 확인 명령어가 순차적으로 입력된다(단계 630).
상기 확인 명령어의 입력에 따라 부가 정보 저장소에 대한 독출 동작이 수행된다(단계 640). 메모리 셀에 대한 독출 동작은 수행되지 않으며, 상기 지시된 메모리 셀 블록에 포함된 부가 정보 저장소에 대해서만 독출 동작이 수행된다.
다음으로, 독출인에이블신호(#RE)에 따라 부가 정보 저장소에 저장되어있던 부가 정보가 출력된다(단계 650).
상기 부가 정보 저장소 독출 명령어는 본 발명의 구성에 따라 별도로 신설되는 명령어로서, 불휘발성 메모리 장치의 동작 중 부가 정보 저장소에 대한 부가 정보를 참조할 필요가 있는 경우, 부가 정보 저장소에 대해서만 독출 동작을 수행하도록 한다.
도 7은 본원 발명의 또 다른 실시예에 따른 불휘발성 메모리 장치의 부가 정보 저장소에 대한 부가 정보 독출 방법을 도시한 순서도이다.
상기 실시예의 구성은 도 6의 구성과 거의 유사하다. 다만 테스트 모드 수행 중에 상기 부가 정보 저장소에 저장된 부가 정보를 독출할 수 있다는 점에 특징이 있다.
지금까지 살펴본 바와 같이, 더미 셀을 부가 정보 저장소로 사용하여, 각종 부가 정보를 효율적으로 저장하고 관리할 수 있다. 또한 상기 부가 정보 저장소에 대해서는 실질적으로 여러 번의 데이터 저장이 가능하므로, 사용자의 선택에 따라 상기 부가정보를 갱신하여 저장할 수 있다.
도 1는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 메모리 셀 어레이를 도시한 상세 도면이다.
도 2는 본원 발명의 또 다른 실시예에 따른 불휘발성 메모리 장치의 메모리 셀 어레이를 도시한 상세 도면이다.
도 3은 본원 발명의 일 실시예에 따라 부가 정보 저장소에 저장되는 부가 정보를 도시한 도면이다.
도 4는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 부가 정보 저장소에 대한 부가 정보 저장방법을 도시한 순서도이다.
도 5는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 부가 정보 저장소에 대한 부가 정보 소거방법을 도시한 순서도이다.
도 6은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 부가 정보 저장소에 대한 부가 정보 독출방법을 도시한 순서도이다.
도 7은 본원 발명의 또 다른 실시예에 따른 불휘발성 메모리 장치의 부가 정보 저장소에 대한 부가 정보 독출 방법을 도시한 순서도이다.

Claims (16)

  1. 메모리 셀들을 포함하는 메모리 셀부와,
    제1 메모리 셀과 소스 선택 트랜지스터 사이에 접속된 소스측 더미 셀들을 포함하는 제1 부가 정보 저장소와,
    제2 메모리 셀과 드레인 선택 트랜지스터 사이에 접속된 드레인측 더미 셀들을 포함하는 제2 부가 정보 저장소를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 메모리 셀 블록.
  2. 제1항에 있어서, 제3 메모리 셀과 제4 메모리 셀 사이에 접속된 더미 셀들을 포함하는 제3 부가 정보 저장소를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 메모리 셀 블록.
  3. 제1항 또는 제2항에 있어서, 상기 각 부가 정보 저장소에는 불휘발성 메모리 장치의 특성에 관한 부가 정보가 저장되는 것을 특징으로 하는 불휘발성 메모리 장치의 메모리 셀 블록.
  4. 테스트 동작을 통해 수집된 부가 정보를 제어부에 저장하는 단계와,
    상기 부가 정보를 메모리 셀 블록과 접속된 페이지 버퍼에 입력시키는 단계와,
    상기 페이지 버퍼에 입력된 부가 정보를 상기 메모리 셀 블록에 포함된 부가 정보 저장소에 프로그램시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 부가 정보 저장 방법.
  5. 제4항에 있어서, 상기 부가 정보를 상기 메모리 셀 블록과 접속된 페이지 버퍼에 입력시키는 단계를 수행하기 전에 메모리 셀 블록에 대하여 소거 동작을 수행하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 부가 정보 저장 방법.
  6. 제5항에 있어서, 상기 소거 동작을 수행하는 단계는 상기 부가 정보 저장소에 포함된 더미 셀을 초기화시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 부가 정보 저장 방법.
  7. 제4항 또는 제6항에 있어서, 상기 부가 정보 저장소는 제1 메모리 셀과 소스 선택 트랜지스터 사이에 접속된 소스측 더미 셀 또는 제2 메모리 셀과 드레인 선택 트랜지스터 사이에 접속된 드레인측 더미 셀을 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 부가 정보 저장 방법.
  8. 제4항에 있어서, 상기 프로그램시키는 단계는 싱글 레벨 셀 프로그램 방법에 따라 상기 부가 정보를 상기 부가 정보 저장소에 포함된 더미 셀에 프로그램시키는 것을 특징으로 하는 불휘발성 메모리 장치의 부가 정보 저장 방법.
  9. 제1 메모리 셀 블록을 대상으로 하는 소거 명령어가 입력되는 단계와,
    상기 제1 메모리 셀 블록에 포함된 부가 정보 저장소에 저장된 부가 정보를 독출하는 단계와,
    상기 부가 정보를 레지스터에 저장하는 단계와,
    상기 제1 메모리 셀 블록에 대하여 소거 동작을 수행하는 단계와,
    상기 저장된 부가 정보를 상기 제1 메모리 셀 블록과 접속된 페이지 버퍼에 입력시키는 단계와,
    상기 페이지 버퍼에 입력된 부가 정보를 상기 제1 메모리 셀 블록의 부가 정보 저장소에 프로그램시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 부가 정보 소거 방법.
  10. 제9항에 있어서, 상기 소거 동작을 수행한 후 상기 제1 메모리 셀 블록에 대하여 소프트 프로그램 동작을 수행하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 부가 정보 소거 방법.
  11. 제9항에 있어서, 상기 부가 정보를 상기 제1 메모리 셀 블록과 접속된 페이지 버퍼에 입력시키는 단계를 수행하기 전에 상기 레지스터에 저장된 부가 정보 중 일부를 수정하여 저장하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 부가 정보 소거 방법.
  12. 제9항에 있어서, 상기 부가 정보 저장소는 제1 메모리 셀과 소스 선택 트랜지스터 사이에 접속된 소스측 더미 셀 또는 제2 메모리 셀과 드레인 선택 트랜지스터 사이에 접속된 드레인측 더미 셀을 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 부가 정보 소거 방법.
  13. 제9항에 있어서, 상기 프로그램시키는 단계는 싱글 레벨 셀 프로그램 방법에 따라 상기 부가 정보를 상기 부가 정보 저장소에 포함된 더미 셀에 프로그램시키는 것을 특징으로 하는 불휘발성 메모리 장치의 부가 정보 소거 방법.
  14. 메모리 셀 블록 내에 포함된 부가정보 저장소에 저장된 부가 정보를 독출하는 단계와,
    상기 부가 정보를 레지스터에 저장하는 단계와,
    상기 레지스터에 저장된 부가 정보 중 일부를 수정하여 갱신하는 단계와,
    상기 부가정보 저장소를 포함하는 메모리 셀 블록에 대하여 소거 동작을 수행하는 단계와,
    상기 갱신된 부가 정보를 상기 메모리 셀 블록과 접속된 페이지 버퍼에 입력시키는 단계와,
    상기 페이지 버퍼에 입력된 부가 정보를 상기 부가 정보 저장소에 프로그램시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 부가 정보 갱신 방법.
  15. 메모리 셀 블록 내에 포함된 부가정보 저장소에 대한 독출 명령어가 입력되는 단계와,
    상기 부가정보 저장소를 포함하는 메모리 셀 블록을 지시하는 블록 어드레스가 입력되는 단계와,
    부가정보 저장소 독출 확인 명령어가 입력되는 단계와,
    상기 부가정보 저장소 대한 독출 동작이 수행되는 단계와,
    독출 인에이블 신호에 따라 부가 정보가 출력되는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 부가 정보 독출 방법.
  16. 제15항에 있어서, 상기 전체 단계를 테스트 모드 수행중에 수행하는 것을 특징으로 하는 불휘발성 메모리 장치의 부가 정보 독출 방법.
KR1020080080804A 2008-08-19 2008-08-19 불휘발성 메모리 장치 메모리 셀 블록 및 부가 정보 관리 방법 KR100965074B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080080804A KR100965074B1 (ko) 2008-08-19 2008-08-19 불휘발성 메모리 장치 메모리 셀 블록 및 부가 정보 관리 방법
US12/493,335 US20100046293A1 (en) 2008-08-19 2009-06-29 Memory cell block of nonvolatile memory device and method of managing supplementary information

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080080804A KR100965074B1 (ko) 2008-08-19 2008-08-19 불휘발성 메모리 장치 메모리 셀 블록 및 부가 정보 관리 방법

Publications (2)

Publication Number Publication Date
KR20100022231A KR20100022231A (ko) 2010-03-02
KR100965074B1 true KR100965074B1 (ko) 2010-06-21

Family

ID=41696256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080080804A KR100965074B1 (ko) 2008-08-19 2008-08-19 불휘발성 메모리 장치 메모리 셀 블록 및 부가 정보 관리 방법

Country Status (2)

Country Link
US (1) US20100046293A1 (ko)
KR (1) KR100965074B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130033017A (ko) * 2011-09-26 2013-04-03 에스케이하이닉스 주식회사 불휘발성 메모리 장치의 동작 방법
DE102011054563B3 (de) 2011-10-18 2013-01-24 HARTING Electronics GmbH Steckverbinder
KR102031191B1 (ko) * 2013-04-17 2019-10-11 에스케이하이닉스 주식회사 비휘발성 메모리 및 이의 부트업 동작 방법
KR20160058521A (ko) * 2014-11-17 2016-05-25 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070074319A (ko) * 2006-01-09 2007-07-12 삼성전자주식회사 더미 셀을 포함하는 플래시 메모리 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2251324B (en) * 1990-12-31 1995-05-10 Intel Corp File structure for a non-volatile semiconductor memory
DE102005058601A1 (de) * 2004-12-27 2006-07-06 Hynix Semiconductor Inc., Icheon Flash-Speicherbauelement
KR100666174B1 (ko) * 2005-04-27 2007-01-09 삼성전자주식회사 3-레벨 불휘발성 반도체 메모리 장치 및 이에 대한구동방법
JP2007018584A (ja) * 2005-07-06 2007-01-25 Matsushita Electric Ind Co Ltd 半導体記憶装置
US7701797B2 (en) * 2006-05-15 2010-04-20 Apple Inc. Two levels of voltage regulation supplied for logic and data programming voltage of a memory device
KR101297283B1 (ko) * 2006-07-10 2013-08-19 삼성전자주식회사 낸드형 셀 스트링을 가지는 비휘발성 기억 장치
KR100753156B1 (ko) * 2006-09-13 2007-08-30 삼성전자주식회사 플래시 메모리 장치 및 그것의 메모리 셀 어레이
KR100816761B1 (ko) * 2006-12-04 2008-03-25 삼성전자주식회사 낸드 플래시 메모리 및 에스램/노어 플래시 메모리를포함하는 메모리 카드 및 그것의 데이터 저장 방법
US20090135656A1 (en) * 2006-12-14 2009-05-28 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device with dummy cells and method of programming the same
KR101434401B1 (ko) * 2007-12-17 2014-08-27 삼성전자주식회사 집적 회로 메모리 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070074319A (ko) * 2006-01-09 2007-07-12 삼성전자주식회사 더미 셀을 포함하는 플래시 메모리 장치

Also Published As

Publication number Publication date
KR20100022231A (ko) 2010-03-02
US20100046293A1 (en) 2010-02-25

Similar Documents

Publication Publication Date Title
JP4901348B2 (ja) 半導体記憶装置およびその制御方法
US7907463B2 (en) Non-volatile semiconductor storage device
JP2716906B2 (ja) 不揮発性半導体記憶装置
US9070460B2 (en) Non-volatile semiconductor memory
US8374036B2 (en) Method of operating nonvolatile memory device
JP3672435B2 (ja) 不揮発性メモリ装置
US7289363B2 (en) Memory cell repair using fuse programming method in a flash memory device
US6654286B2 (en) Nonvolatile semiconductor memory device detecting sign of data transformation
US8023330B2 (en) Method of erasing a nonvolatile memory device
JP2012226806A (ja) 不揮発性半導体記憶装置
TW201329988A (zh) 非揮發性半導體記憶裝置及其寫入方法
US8279675B2 (en) Nonvolatile memory device and method of programming the same
JP2004014043A (ja) 不揮発性半導体メモリ
US7724576B2 (en) Soft programming method of non-volatile memory device
US20120113725A1 (en) Nonvolatile memory device and method of programming the device
KR100965074B1 (ko) 불휘발성 메모리 장치 메모리 셀 블록 및 부가 정보 관리 방법
JP2006139895A (ja) Ｎａｎｄ型フラッシュメモリ素子の消去検証方法及びそのｎａｎｄ型フラッシュメモリ素子
KR101068496B1 (ko) 불휘발성 메모리 장치의 소거방법 및 프로그램 방법
JP5280027B2 (ja) 半導体装置及びその制御方法
KR20090000332A (ko) 불휘발성 메모리 장치의 데이터 판독 방법
KR101981798B1 (ko) 불휘발성 메모리 장치의 소거 방법 및 소프트 프로그램 방법
KR100967009B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR20100027784A (ko) 불휘발성 메모리 장치의 소거 방법 및 소프트 프로그램 방법
KR20100056047A (ko) 불휘발성 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee