KR20130033017A - 불휘발성 메모리 장치의 동작 방법 - Google Patents

불휘발성 메모리 장치의 동작 방법 Download PDF

Info

Publication number
KR20130033017A
KR20130033017A KR1020110096808A KR20110096808A KR20130033017A KR 20130033017 A KR20130033017 A KR 20130033017A KR 1020110096808 A KR1020110096808 A KR 1020110096808A KR 20110096808 A KR20110096808 A KR 20110096808A KR 20130033017 A KR20130033017 A KR 20130033017A
Authority
KR
South Korea
Prior art keywords
memory cells
erase count
dummy
read
flag cell
Prior art date
Application number
KR1020110096808A
Other languages
English (en)
Inventor
강원경
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110096808A priority Critical patent/KR20130033017A/ko
Priority to US13/341,283 priority patent/US9058900B2/en
Publication of KR20130033017A publication Critical patent/KR20130033017A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5644—Multilevel memory comprising counting devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5646—Multilevel memory with flag bits, e.g. for showing that a "first page" of a word line is programmed but not a "second page"

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 불휘발성 메모리 장치의 동작 방법에 관한 것이다. 상기 불휘발성 메모리 장치의 제어 로직은 소거 동작 시 소거될 메모리 블럭의 소거 카운트를 관리할 것이다. 상기 제어 로직은 선택된 메모리 블럭의 소거 카운트를 독출하고, 상기 선택된 메모리 블럭을 소거하고, 상기 소거 카운트를 증가시키고, 증가된 소거 카운트를 상기 선택된 메모리 블럭에 저장하는 소거 동작을 제어할 것이다. 상기 불휘발성 메모리 장치는 필요에 따라 상기 선택된 메모리 블럭의 소거 카운트를 독출하고, 독출된 소거 카운트를 외부 장치로 제공할 것이다.

Description

불휘발성 메모리 장치의 동작 방법{OPERATING METHOD FOR NONVOLATILE MEMORY DEVICE}
본 발명은 불휘발성 메모리 장치의 동작 방법에 관한 것으로, 더욱 상세하게는 소거 카운트를 관리하는 불휘발성 메모리 장치의 동작 방법에 관한 것이다.
반도체 메모리 장치는 일반적으로 휘발성 메모리와 불휘발성 메모리 장치로 분류된다. 휘발성 메모리 장치는 전원이 차단될 때 저장된 데이터를 잃지만, 불휘발성 메모리 장치는 전원이 차단되더라도 저장된 데이터를 보존할 수 있다. 불휘발성 메모리 장치는 다양한 형태의 메모리 셀 트랜지스터들을 포함한다. 불휘발성 메모리 장치는 메모리 셀 트랜지스터의 구조에 따라 플래시 메모리 장치, 강유전체 램(Ferroelectric RAM: FRAM), 마그네틱 램(Magnetic RAM: MRAM), 상 변화 램(Phase change RAM: PRAM)등으로 구분될 수 있다.
불휘발성 메모리 장치 중에서 플래시 메모리 장치는 메모리 셀과 비트 라인의 연결 상태에 따라 크게 노어(NOR) 플래시 메모리 장치와 낸드(NAND) 플래시 메모리 장치로 구분된다. 노어 플래시 메모리 장치는 1개의 비트 라인에 2개 이상의 메모리 셀 트렌지스터들이 병렬로 연결되는 구조를 갖는다. 따라서, 노어 플래시 메모리 장치는 우수한 랜덤 액세스(random access) 시간 특성을 갖는다. 반면, 낸드 플래시 메모리 장치는 1개의 비트 라인에 2개 이상의 메모리 셀 트렌지스터들이 직렬로 연결되는 구조를 갖는다. 이러한 구조를 셀 스트링(string) 구조라고 하며, 셀 스트링당 한 개의 비트 라인 컨택(contact)을 필요로 한다. 따라서, 낸드 플래시 메모리 장치는 집적도면에서 우수한 특성을 갖는다.
플래시 메모리 장치를 포함하는 메모리 시스템은 플래시 메모리 장치가 장기간 신뢰도를 가지고 사용될 수 있도록 플래시 메모리 장치의 페이지들 또는 블럭들의 마모도를 균등하게 관리하여야 한다. 즉, 메모리 시스템은 플래시 메모리 장치의 어느 한 페이지가 집중적으로 프로그램되지 않도록, 또는 플래시 메모리 장치의 어느 한 블럭이 집중적으로 소거되지 않도록 관리하여야 한다. 이를 위해서 메모리 시스템은 웨어-레벨링(wear-leveling) 기법을 사용할 수 있다. 웨어-레벨링 기법을 사용함에 있어서, 메모리 시스템은 플래시 메모리 장치의 블럭들 각각에 대한 소거 카운트를 관리해야 한다. 일반적으로, 메모리 시스템은 동작 메모리(working memory)를 통해 이러한 소거 카운트를 관리하며, 필요에 따라 소거 카운트를 플래시 메모리 장치에 백업할 수 있다.
본 발명의 목적은 소거 카운트를 효과적으로 관리하는 불휘발성 메모리 장치의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 메인 메모리 셀들과 더미 메모리 셀들로 구성된 메모리 블럭을 포함하는 불휘발성 메모리 장치의 동작 방법은, 상기 더미 메모리 셀들에 저장된 상기 메모리 블럭의 소거 카운트를 독출하고, 상기 메모리 블럭을 소거하고, 상기 독출된 소거 카운트를 증가시키고, 상기 증가된 소거 카운트를 상기 더미 메모리 셀들에 저장한다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치는, 메인 메모리 셀들과 더미 메모리 셀들을 포함하는 메모리 블럭; 및 상기 메모리 블럭의 소거 동작을 제어하도록 구성된 제어 로직을 포함하되, 상기 제어 로직은 상기 더미 메모리 셀들에 저장된 상기 메모리 블럭의 소거 카운트를 독출하고, 상기 메모리 블럭을 소거하고, 상기 독출된 소거 카운트를 증가시키고, 상기 증가된 소거 카운트를 상기 더미 메모리 셀들에 저장하는 상기 소거 동작을 제어한다.
본 발명의 실시 예에 따르면, 내부적으로 소거 카운트를 관리하는 불휘발성 메모리 장치를 포함하는 메모리 시스템의 자원 오버헤드를 줄일 수 있다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 메모리 블럭을 예시적으로 보여주는 회로도이다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 메모리 셀의 문턱 전압 분포들을 예시적으로 보여주는 도면이다.
도 3은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다.
도 4는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 소거 방법을 예시적으로 보여주는 순서도이다.
도 5는 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 6은 도 5의 데이터 처리 시스템에 포함된 불휘발성 메모리 장치의 소거 카운트 제공 방법을 예시적으로 보여주는 순서도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 ‘및/또는’이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, ‘연결되는/결합되는’이란 표현은 다른 구성요소와 직접적으로 연결되거나 다른 구성요소를 통해 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 ‘포함한다’ 또는 ‘포함하는’으로 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
플래시 메모리 장치의 메모리 셀은 소거 및 쓰기 동작에 의해서 노화(aging)된다. 노화된 메모리 셀, 즉 마모된 메모리 셀은 결함(예를 들면, 물리적 결함)을 야기할 수 있다. 플래시 변환 계층은 플래시 메모리 장치의 특정 블럭이 다른 블럭들 보다 빨리 마모되는 것을 방지하기 위해서 블럭들 각각의 소거-쓰기 싸이클(erase-write cycle) 횟수가 평준화 되도록 마모도를 관리한다. 플래시 메모리 장치의 마모도를 관리하기 위해서 플래시 메모리 장치의 블럭들 각각에 대한 소거 카운트가 참조될 것이다. 이하에서, 이러한 소거 카운트를 저장하고 관리하기 위한 방법이 도면들을 참조하여 상세히 설명될 것이다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 메모리 블럭을 예시적으로 보여주는 회로도이다. 그리고 도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 메모리 셀의 문턱 전압 분포들을 예시적으로 보여주는 도면이다. 도 1을 참조하면, 설명의 간략화를 위해서, 불휘발성 메모리 장치의 메모리 셀 어레이에 포함되는 하나의 메모리 블럭(111)이 예시적으로 도시되어 있다.
메모리 블럭(111)은 메인 셀 영역(MCA)와 플래그 셀 영역(FCA)을 포함할 것이다. 메인 셀 영역(MCA)은 불휘발성 메모리 장치의 외부로부터 제공되는 데이터를 저장하기 위한 영역일 것이다. 비록 도시되지는 않았지만, 메인 셀 영역(MCA)은 메인 영역과 스페어 영역을 포함할 수 있다. 메인 영역에는 불휘발성 메모리 장치의 외부로부터 제공되는 사용자 데이터가 저장될 것이다. 스페어 영역에는 메인 영역에 저장된 사용자 데이터와 관련된 정보, 예를 들면, 에러 정정 코드와 같은 메타 데이터가 저장될 것이다.
메인 셀 영역(MCA)은 복수의 비트 라인들(BL0~BLn)에 연결된 복수의 셀 스트링들(ST0~STn)을 포함할 것이다. 셀 스트링들(ST0~STn)은 동일한 회로 구성을 가지며, 설명의 편의상 하나의 셀 스트링(ST0)이 설명될 것이다.
셀 스트링(ST0)은 비트 라인(BL)과 공통 소스 라인(CSL: common source line) 사이에 연결되어 있는 복수의 메모리 셀들(M0~Mn) 그리고 선택 트랜지스터들(DST 및 SST)을 포함할 것이다. 예를 들면, 셀 스트링들(ST0)은 드레인 선택 라인(DSL: drain select line)에 연결되는 드레인 선택 트랜지스터(DST: drain select transistor), 복수의 워드 라인들(WL0~WLm)에 각각 연결되는 복수의 메모리 셀들(MC0~MCm) 그리고 소스 선택 라인(SSL: source select line)에 연결되는 소스 선택 트랜지스터(SST)를 포함할 것이다.
소스 선택 트랜지스터(SST)와 메모리 셀(MC0) 사이에는 더미 메모리 셀(DC0)이 연결될 것이다. 또한, 드레인 선택 트랜지스터(DST)와 메모리 셀(MCm) 사이에는 더미 메모리 셀(DC1)이 연결될 것이다. 더미 메모리 셀들(DC0 및 DC1)의 게이트에는 각각 더미 워드 라인들(DWL0 및 DWL1)이 연결될 것이다. 더미 메모리 셀들(DC0 및 DC1)은 메모리 셀들(MC0~MCm)과 동일한 구조를 가질 것이다. 한편, 본 발명의 실시 예에 있어서, 2개의 더미 워드 라인들(DWL0 및 DWL1)이 예시적으로 설명되지만, 하나의 더미 워드 라인 또는 복수의 더미 워드 라인들이 셀 스트링(ST0)에 연결될 수 있음은 잘 이해될 것이다.
더미 메모리 셀들(DC0 및 DC1)은 메모리 셀들과 달리 불휘발성 메모리 장치의 외부로부터 제공되는 사용자 데이터를 저장하기 위한 저장 소자로 사용되지 않을 것이다. 더미 메모리 셀들(DC0 및 DC1) 및 셀 스트링(STn)의 더미 메모리 셀들은 더미 메모리 셀 그룹들(DCG0 및 DCG1)에 각각 포함될 것이다. 동일하게, 더미 메모리 셀 그룹들(DCG0 및 DCG1)에 포함된 더미 메모리 셀들 역시 사용자 데이터를 저장하기 위한 저장 소자로 사용되지 않음은 잘 이해될 것이다. 즉, 더미 메모리 셀 그룹들(DCG0 및 DCG1)은 사용자가 접근할 수 없는 감춰진 영역(hidden area)일 것이다. 본 발명의 실시 예에 따르면, 더미 메모리 셀 그룹들(DCG0 및 DCG1) 중 적어도 하나에 메모리 블럭(111)의 소거 카운트가 저장될 것이다. 본 발명에 있어서, 소거 카운트는 메모리 블럭(예를 들면, 메모리 블럭(111))이 소거된 횟수를 의미할 것이다. 소거 카운트는 메모리 블럭(예를 들면, 메모리 블럭(111))이 소거될 때마다 그 값이 증가될 것이다.
플래그 셀 영역(FCA)은 메인 셀 영역(MCA)과 동일한 구조를 가질 것이다. 그러한 까닭에, 상세한 설명은 생략될 것이다. 플래그 셀 영역(FCA)은 대응하는 메인 셀 영역(MCA)의 메모리 셀들 중 어느 하나가 최상위 비트(MSB: most significant bit) 프로그램되었는지의 여부를 저장하기 위한 저장 소자로 사용될 것이다. 따라서, 플래그 셀 영역(FCA)은 사용자 데이터를 저장하기 위한 메인 셀 영역(MCA)과는 달리, 사용자가 접근할 수 없는 감춰진 영역일 것이다. 설명의 간략화를 위해서 메인 셀 영역(MCA)의 메인 셀 그룹(CGm)과 그에 대응하는 플래그 셀 그룹(FCGm)을 예로 들어, 이하 조금 더 구체적으로 설명될 것이다.
메인 셀 그룹(CGm)의 메모리 셀들 각각은 복수의 데이터 비트(예를 들면, 2비트 또는 2비트 이상의 데이터)를 저장할 수 있다. 이러한 메모리 셀은 멀티 레벨 셀(MLC: multi level cell)이라 불린다. 예시적으로, 도 2에 도시된 바와 같이, 멀티 레벨 셀(MLC)은 멀티 비트 데이터에 따라 소거 상태(E) 및 복수의 프로그램 상태들(P0, P1, 및 P2) 중 어느 하나에 대응하는 문턱 전압을 갖도록 프로그램될 수 있다. 멀티 레벨 셀이 도 2에 도시된 바와 같이 2비트 데이터를 저장하는 경우에, 상위 비트(MSB, 이하 'MSB'라 칭함)와 하위 비트(LSB, 이하 'LSB'라 칭함)가 프로그램될 것이다. MSB가 프로그램되는 경우 대응하는 플래그 셀이 프로그램되며, 프로그램된 플래그 셀을 참조하여 읽기 동작이 간결해질 수 있을 것이다.
예를 들면, 메인 셀 그룹(CGm)의 메모리 셀들 중 어느 하나가 MSB 프로그램되면, 대응하는 플래그 셀 그룹(FCGm)의 플래그 셀들 모두가 프로그램될 것이다. 이때, 플래그 셀 그룹(FCGm)의 플래그 셀들은 적어도 1비트 데이터를 저장할 것이다. 즉, 플래그 셀 그룹(FCGm)의 플래그 셀들 각각은 싱글 레벨 셀(SLC: single level cell)일 것이다. 플래그 셀 그룹(FCGm)의 플래그 셀들에 저장된 데이터에 따라 대응하는 메인 셀 그룹(CGm)의 메모리 셀들이 MSB 프로그램되었는지의 여부를 알 수 있다.
플래그 셀 그룹(FCGm)의 플래그 셀들에 저장된 데이터는 어떠한 이유로 인해서 뒤바뀔 수 있다. 그러한 까닭에, 플래그 셀 그룹(FCGm)의 플래그 셀들은 오류 검사를 통해 독출될 것이다. 이러한 오류 검사 방법으로서, 과반수 검사 방법이 사용될 수 있다. 예를 들면, 과반수 검사 방법을 통해 플래그 셀 그룹(FCGm)의 플래그 셀들에 저장된 데이터들 중에서 과반수가 넘는 데이터를 플래그 셀들에 저장된 데이터로서 판별할 수 있다. 한편, 플래그 셀 영역(FCA)에 포함된 모든 플래그 셀들의 데이터를 독출하는 경우에 이러한 과반수 검사 방법이 적용될 수 있음은 잘 이해될 것이다.
한편, 메인 셀 영역(MCA)과 동일하게, 플래그 셀 영역(FCA)은 더미 워드 라인들(DWL0 및 DWL1)에 연결된 더미 플래그 셀들(즉, 더미 플래그 셀 그룹들(DFCG0 및 DFCG1)에 포함된 더미 플래그 셀들)을 포함할 것이다. 이러한 더미 플래그 셀들은 플래그 셀 그룹들(FCG0~FCGm)과 동일한 구조를 가질 것이다.
더미 플래그 셀 그룹들(DFCG0 및 DFCG1)에 포함된 더미 플래그 셀들은 플래그 셀 그룹들(FCG0~FCGm)에 포함된 플래그 셀들과 달리 MSB 프로그램되었는지의 여부를 저장하기 위한 저장 소자로 사용되지 않을 것이다. 본 발명의 실시 예에 따르면, 더미 플래그 셀 그룹들(DFCG0 및 DFCG1) 중 적어도 하나에 메모리 블럭(111)의 소거 카운트가 저장될 것이다. 더미 플래그 셀 그룹들(DFCG0 및 DFCG1)에 저장된 소거 카운트를 독출하는 경우에 과반수 검사 방법이 적용될 수 있음은 잘 이해될 것이다.
도 3은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다. 도 3을 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 행 디코더(130), 데이터 입출력 회로(150), 제어 로직(170), 및 카운터/소거 카운트 레지스터(180)를 포함할 것이다.
메모리 셀 어레이(110)는 복수의 메모리 블럭들(BLK0~BLKm)을 포함할 것이다. 복수의 메모리 블럭들(BLK0~BLKm) 각각은 도 1을 통해 설명된 메모리 블럭(111)과 동일한 구조를 가질 것이다.
행 디코더(130)는 행 어드레스(RADD)에 응답하여 워드 라인들(WL0~WLm)을 선택할 것이다. 행 디코더(130)는 전압 발생기(171)로부터 제공되는 각종 워드 라인 전압들을 선택된 워드 라인들과 비선택된 워드 라인들로 전달할 것이다.
데이터 입출력 회로(150)는 제어 로직(170)의 제어에 따라 동작할 것이다. 데이터 입출력 회로(150)는 동작 모드에 따라 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 것이다. 예를 들면, 데이터 입출력 회로(150)는 프로그램 동작 시 데이터 입출력 버퍼(도시되지 않음)를 통해 입력된 데이터를 메모리 셀 어레이(110)의 메모리 셀에 저장할 것이다. 다른 예로서, 데이터 입출력 회로(150)는 읽기 동작 시 메모리 셀 어레이(110)의 메모리 셀로부터 독출된 데이터를 데이터 입출력 버퍼(도시되지 않음)를 통해 출력할 것이다. 다른 예로서, 데이터 입출력 회로(150)는 메모리 셀 어레이(110)의 더미 메모리 셀 그룹들(도 1의 DCG0 및 DCG1) 또는 더미 플래그 셀 그룹들(도 1의 DFCG0 및 DFCG1)로부터 독출된 데이터를 카운터/소거 카운트 레지스터(180)로 제공할 것이다. 다른 예로서, 데이터 입출력 회로(150)는 카운터/소거 카운트 레지스터(180)를 통해 입력된 소거 카운트를 메모리 셀 어레이(110)의 더미 메모리 셀 그룹들(도 1의 DCG0 및 DCG1) 또는 더미 플래그 셀 그룹들(도 1의 DFCG0 및 DFCG1)에 저장할 것이다.
제어 로직(170)은 외부 장치(예를 들면, 메모리 컨트롤러, 메모리 인터페이스, 호스트 장치 등)로부터 제공된 제어 신호(CTRL)에 응답하여 불휘발성 메모리 장치(100)의 제반 동작을 제어할 것이다. 예를 들면, 제어 로직(170)은 불휘발성 메모리 장치(100)의 읽기, 프로그램(또는 쓰기), 소거 동작을 제어할 것이다. 이러한 동작을 위해서, 제어 로직(170)은 전압 발생기(171) 및 데이터 입출력 회로(150)를 제어할 것이다.
본 발명의 실시 예에 따르면, 제어 로직(170)은 소거 동작 시 소거될 메모리 블럭의 소거 카운트를 관리할 것이다. 예를 들면, 제어 로직(170)은 소거될 메모리 블럭의 소거 카운트를 독출하고, 독출된 소거 카운트를 증가시키고, 증가된 소거 카운트를 소거된 메모리 블럭에 저장하는 일련의 동작들을 제어할 것이다. 이러한 소거 카운트 관리 동작은 도 4를 통해 상세히 설명될 것이다.
카운터/소거 카운트 레지스터(180)는 제어 로직(170)의 제어에 따라 동작할 것이다. 카운터/소거 카운트 레지스터(180)는 데이터 입출력 회로(150)로부터 제공되는 소거 카운트를 증가시킬 것이다. 카운터/소거 카운트 레지스터(180)는 증가된 소거 카운트를 임시 저장할 것이다. 카운터/소거 카운트 레지스터(180)는 증가된 소거 카운트를 데이터 입출력 회로(150)로 제공할 것이다. 비록, 본 발명의 실시 예에 있어서, 제어 로직(170)과 분리된 카운터/소거 카운트 레지스터(180)가 도시되었지만, 카운터/소거 카운트 레지스터(180)가 제어 로직(170)에 포함될 수 있음은 잘 이해될 것이다. 예를 들면, 명령 및 상태 데이터 등을 임시적으로 저장하기 위해서 제어 로직(170)에 포함된 복수의 레지스터 중 어느 하나로 카운터/소거 카운트 레지스터(180)가 구성될 수 있음은 잘 이해될 것이다.
도 4는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 소거 방법을 예시적으로 보여주는 순서도이다. 이하, 예시적인 실시 예에 따른 불휘발성 메모리 장치의 소거 방법이 도 1, 도 3 및 도 4를 참조하여 상세히 설명될 것이다.
S110 단계에서, 선택된 메모리 블럭의 더미 플래그 셀로부터 소거 카운트가 독출될 것이다. 즉, 선택된 메모리 블럭의 더미 플래그 셀 그룹(DFCG0 또는 DFCG1)으로부터 소거 카운트가 독출될 것이다. 이 경우, 과반수 검사를 통해 소거 카운트가 독출될 것이다. 다른 예로서, 선택된 메모리 블럭의 더미 메모리 셀 그룹(DCG0 또는 DCG1)로부터 소거 카운트가 독출될 수 있다. 독출된 소거 카운트는 카운터/소거 카운트 레지스터(180)에 임시 저장될 것이다.
S120 단계에서, 선택된 메모리 블럭의 소거 카운트가 독출된 후, 선택된 메모리 블럭이 소거될 것이다. 그리고 S130 단계에서, 선택된 메모리 블럭이 소거되었는지의 여부가 판별될 것이다. 선택된 메모리 블럭이 소거되지 않은 것으로 판별된 경우, 절차는 S120 단계로 진행되고, 선택된 메모리 블럭이 소거될 때까지 소거 동작이 반복될 것이다. 선택된 메모리 블럭이 소거된 것으로 판별된 경우, 절차는 S140 단계로 진행될 것이다.
S140 단계에서, 카운터/소거 카운트 레지스터(180)에 저장된 소거 카운트는 증가될 것이다. 그리고 S150 단계에서, 증가된 소거 카운트는 선택된 메모리 블럭의 더미 플래그 셀 그룹(DFCG0 또는 DFCG1)에 저장될 것이다. 다른 예로서, 증가된 소거 카운트는 선택된 메모리 블럭의 더미 메모리 셀 그룹(DCG0 또는 DCG1)에 저장될 수 있다.
S110 단계 내지 S150 단계에서 설명된 소거 동작을 통해서 불휘발성 메모리 장치의 메모리 블럭들 각각의 소거 카운트는 불휘발성 메모리 장치 내부적으로 저장 및 관리될 수 있다.
도 5는 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 5를 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1150)를 포함할 것이다. 데이터 저장 장치(1150)는 컨트롤러(1200) 및 데이터 저장 매체(1900)를 포함할 것이다. 데이터 저장 장치(1150)는 복수의 데이터 저장 매체(NVM0~NVMk)로 구성된 데이터 저장 매체(1900)를 포함할 수 있다. 본 발명의 실시 예에 있어서, 데이터 저장 매체(1900)로서 불휘발성 메모리 장치(도 3의 100)가 본 발명의 특징 및 기능을 설명하기 위한 하나의 예로서 사용될 것이다.
컨트롤러(1200)는 호스트 장치(1100) 및 불휘발성 메모리 장치(1900)에 연결될 것이다. 호스트 장치(1100)로부터의 요청에 응답하여, 컨트롤러(1200)는 불휘발성 메모리 장치(1900)를 액세스하도록 구성될 것이다. 예를 들면, 컨트롤러(1200)는 불휘발성 메모리 장치(1900)의 읽기, 프로그램 또는 소거 동작을 제어하도록 구성될 것이다. 컨트롤러(1200)는 호스트 장치(1100) 및 불휘발성 메모리 장치(1900) 사이에 인터페이스를 제공하도록 구성될 것이다. 컨트롤러(1200)는 불휘발성 메모리 장치(1900)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성될 것이다. 이러한 펌웨어는 램(1600)에 로딩되어, 중앙 처리 장치(1400)에 의해서 구동될 것이다.
불휘발성 메모리 장치(1900)는 구조적인 특징으로 인해서 데이터 오버라이트(overwirte)를 수행할 수 없다. 그러한 이유로 불휘발성 메모리 장치(1900)의 메모리 셀에 데이터를 프로그램하기 위해서 소거 동작이 선행되어야 한다. 이러한 특징은 데이터 저장 장치(1150)를 주 기억 장치로 사용하는 것을 어렵게 할 뿐만 아니라, 데이터 저장 장치(1150)가 보조 기억 장치로 사용되는 경우에도 데이터 처리 시스템(1000)에서 사용되는 파일 시스템을 그대로 적용하는 것을 어렵게 한다. 따라서, 불휘발성 메모리 장치(1900)의 소거 동작을 감추기 위해, 파일 시스템과 불휘발성 메모리 장치(1900) 사이에 플래시 변환 계층(FTL: flash translation layer)이라 불리는 펌웨어(또는 소프트웨어)가 사용될 것이다.
플래시 변환 계층은 파일 시스템의 논리 어드레스를 불휘발성 메모리 장치(1900)의 물리 어드레스에 대응시키기 위한 맵핑 정보 관리, 플래시 메모리 장치의 배드 블럭 관리, 예상치 못한 전원 차단을 대비하기 위한 데이터 보전성 관리, 플래시 메모리 장치의 블럭에 대한 마모도(wear-level) 관리 등의 기능을 포함할 수 있다.
플래시 변환 계층은 웨어-레벨링(wear-leveling) 기법을 통해 불휘발성 메모리 장치(1900)의 어느 한 페이지가 집중적으로 프로그램되지 않도록, 또는 플래시 메모리 장치의 어느 한 블럭이 집중적으로 소거되지 않도록 마모도를 관리할 것이다. 본 발명의 실시 예에 있어서, 플래시 변환 계층은 웨어-레벨링 기법에 사용되는 소거 카운트를 불휘발성 메모리 장치(1900)로부터 제공받을 것이다. 즉, 플래시 변환 계층을 구동하는 중앙 처리 장치(1400)는 불휘발성 메모리 장치(1900)로 소거 카운트를 요청하고, 이에 응답하여 불휘발성 메모리 장치(1900)는 메모리 블럭에 저장된 소거 카운트를 독출하여 중앙 처리 장치(1400)로 제공할 것이다. 이러한 불휘발성 메모리 장치(1900)의 소거 카운트 제공 방법은 도 6을 통해서 상세히 설명될 것이다.
컨트롤러(1200)는 호스트 인터페이스(1300), 중앙 처리 장치(1400), 메모리 인터페이스(1500), 램(1600) 및 에러 정정 코드 유닛(1700)과 같은 잘 알려진 구성 요소들을 포함할 수 있다. 램(1600)은 중앙 처리 장치(1400)의 동작 메모리(working memory)로써 이용될 수 있다. 중앙 처리 장치(1400)는 컨트롤러(1200)의 제반 동작을 제어한다.
호스트 인터페이스(1300)는 호스트 장치(1100)와 컨트롤러(1200) 사이의 데이터 교환을 수행하기 위한 프로토콜(protocol)을 포함할 수 있다. 예를 들면, 호스트 인터페이스(1300)는 USB(Universal Serial Bus) 프로토콜, MMC(Multimedia Card) 프로토콜, PCI(Peripheral Component Interconnection) 프로토콜, PCI-E(PCI-Express) 프로토콜, ATA(Advanced Technology Attachment) 프로토콜, SATA(Serial ATA) 프로토콜, SCSI(Small Computer Small Interface) 프로토콜, 그리고 IDE(Integrated Drive Electronics) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 호스트 장치(1100)와 통신하도록 구성될 수 있다.
에러 정정 코드 유닛(1700)은 불휘발성 메모리 장치(1900)로부터 읽어진 데이터의 오류를 검출하고, 정정하도록 구성될 수 있다. 메모리 인터페이스(1500)는 불휘발성 메모리 장치(1900)와 컨트롤러(1200)를 인터페이싱(interfacing)할 수 있다.
컨트롤러(1200) 및 불휘발성 메모리 장치(1900)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(1200) 및 불휘발성 메모리 장치(1900)는 하나의 반도체 장치로 집적되어 PCMCIA(personal computer memory card international association) 카드, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick), 멀티 미디어(multi media) 카드(MMC, RS-MMC, MMC-micro), SD(secure digital) 카드(SD, Mini-SD, Micro-SD, SDHC), UFS(niversal flash storage) 등을 구성할 수 있다. 또는 컨트롤러(1200) 및 불휘발성 메모리 장치(1900)는 SSD(solid state drive)를 구성할 수 있다.
다른 예로서, 컨트롤러(1200) 또는 불휘발성 메모리 장치(1900)는 다양한 형태들의 패키지(package)로 실장될 수 있다. 예를 들면, 컨트롤러(1200) 또는 불휘발성 메모리 장치(1900)는 POP(package on package), ball grid arrays(BGAs), chip scale packages(CSPs), plastic leaded chip carrier(PLCC), plastic dual in-line package(PDIP), die in waffle pack, die in wafer form, chip on board(COB), ceramic dual in-line package(CERDIP), plastic metric quad flat package(MQFP), thin quad flat package(TQFP), small outline IC(SOIC), shrink small outline package(SSOP), thin small outline package(TSOP), thin quad flat package(TQFP), system in package(SIP), multi chip package(MCP), wafer-level fabricated package(WFP), wafer-level processed stack package(WSP) 등과 같은 방식으로 패키지되어 실장될 수 있다.
도 6은 도 5의 데이터 처리 시스템에 포함된 불휘발성 메모리 장치의 소거 카운트 제공 방법을 예시적으로 보여주는 순서도이다. 이하, 예시적인 실시 예에 따른 불휘발성 메모리 장치의 소거 카운트 제공 방법이 도 5 및 도 6을 참조하여 상세히 설명될 것이다.
S210 단계에서, 불휘발성 메모리 장치(1900)는 컨트롤러(1200)로부터 소거 카운트 독출 명령을 수신할 것이다. S220 단계에서, 불휘발성 메모리 장치(1900)는 컨트롤러(1200)의 요청에 응답하여 메모리 블럭들 각각에 저장된 소거 카운트를 독출할 것이다.
만약, 소거 카운트가 메모리 블럭의 더미 플래그 셀 그룹(도 1의 DFCG0 또는 DFCG1)에 저장된 경우, 절차는 S230 단계로 진행될 것이다. S230 단계에서, 불휘발성 메모리 장치(1900)는 더미 플래그 셀 그룹(DFCG0 또는 DFCG1)으로부터 독출된 소거 카운트에 과반수 검사를 수행할 것이다. 그리고 S240 단계에서, 불휘발성 메모리 장치(1900)는 과반수 검사가 수행된 소거 카운트를 컨트롤러(1200)로 출력할 것이다.
만약, 소거 카운트가 메모리 블럭의 더미 메모리 셀 그룹(도 1의 DCG0 또는 DCG1)에 저장된 경우, S230 단계는 생략되고, 절차는 S240 단계로 진행될 수 있음은 잘 이해될 것이다. 따라서, 불휘발성 메모리 장치(1900)는 독출된 소거 카운트를 컨트롤러(1200)로 출력할 것이다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 불휘발성 메모리 장치
110 : 메모리 셀 어레이
111 : 메모리 블럭
130 : 행 디코더
150 : 데이터 입출력 회로
170 : 제어 로직
171 : 전압 발생기
180 : 카운터/소거 카운트 레지스터

Claims (13)

  1. 메인 메모리 셀들과 더미 메모리 셀들로 구성된 메모리 블럭을 포함하는 불휘발성 메모리 장치의 동작 방법에 있어서:
    상기 더미 메모리 셀들에 저장된 상기 메모리 블럭의 소거 카운트를 독출하고, 상기 메모리 블럭을 소거하고, 상기 독출된 소거 카운트를 증가시키고, 상기 증가된 소거 카운트를 상기 더미 메모리 셀들에 저장하는 불휘발성 메모리 장치의 동작 방법.
  2. 제 1 항에 있어서,
    상기 메인 메모리 셀들과 상기 더미 메모리 셀들 각각은 메인 셀 영역과 플래그 셀 영역으로 구분되고,
    상기 메모리 블럭의 소거 카운트를 상기 더미 메모리 셀들의 플래그 셀 영역으로부터 독출하고,
    상기 증가된 소거 카운트를 상기 더미 메모리 셀들의 플래그 셀 영역에 저장하는 불휘발성 메모리 장치의 동작 방법.
  3. 제 2 항에 있어서,
    상기 메인 메모리 셀들의 플래그 셀 영역과 상기 더미 메모리 셀들의 플래그 셀 영역으로부터 독출된 데이터들에 대해서 오류 검사를 수행하는 불휘발성 메모리 장치의 동작 방법.
  4. 제 3 항에 있어서,
    상기 오류 검사는 상기 독출된 데이터들 중에서 과반수가 넘는 데이터를 유효 데이터로 판별하는 과반수 검사 방법을 포함하는 불휘발성 메모리 장치의 동작 방법.
  5. 제 3 항에 있어서,
    외부 장치의 요청에 따라 상기 더미 메모리 셀들의 플래그 셀 영역으로부터 독출된 소거 카운트를 상기 외부 장치로 제공하는 불휘발성 메모리 장치의 동작 방법.
  6. 제 2 항에 있어서,
    상기 메인 메모리 셀들의 상위 비트 프로그램 여부를 상기 메인 메모리 셀들의 플래그 셀 영역에 저장하는 불휘발성 메모리 장치의 동작 방법.
  7. 제 1 항에 있어서,
    상기 더미 메모리 셀들은 사용자가 접근할 수 없는 감춰진 영역인 것을 특징으로 하는 불휘발성 메모리 장치의 동작 방법.
  8. 메인 메모리 셀들과 더미 메모리 셀들을 포함하는 메모리 블럭; 및
    상기 메모리 블럭의 소거 동작을 제어하도록 구성된 제어 로직을 포함하되,
    상기 제어 로직은 상기 더미 메모리 셀들에 저장된 상기 메모리 블럭의 소거 카운트를 독출하고, 상기 메모리 블럭을 소거하고, 상기 독출된 소거 카운트를 증가시키고, 상기 증가된 소거 카운트를 상기 더미 메모리 셀들에 저장하는 상기 소거 동작을 제어하는 불휘발성 메모리 장치.
  9. 제 8 항에 있어서,
    상기 메인 메모리 셀들과 상기 더미 메모리 셀들에 데이터를 저장하거나, 상기 메인 메모리 셀들과 상기 더미 메모리 셀들로부터 데이터를 독출하도록 구성된 데이터 입출력 회로;
    상기 소거 카운트를 증가시키도록 구성된 카운터; 및
    상기 증가된 소거 카운트를 임시 저장하도록 구성된 레지스터를 더 포함하는 불휘발성 메모리 장치.
  10. 제 9 항에 있어서,
    상기 메인 메모리 셀들과 상기 더미 메모리 셀들 각각은 메인 셀 영역과 플래그 셀 영역으로 구분되되,
    상기 데이터 입출력 회로는 상기 제어 로직의 제어에 따라 상기 더미 메모리 셀들의 플래그 셀 영역으로부터 상기 메모리 블럭의 소거 카운트를 독출하고, 상기 독출된 소거 카운트를 상기 카운터에 제공하는 불휘발성 메모리 장치.
  11. 제 10 항에 있어서,
    상기 데이터 입출력 회로는 상기 제어 로직의 제어에 따라 상기 레지스터로부터 제공되는 상기 증가된 소거 카운트를 상기 더미 메모리 셀들의 플래그 셀 영역에 저장하는 불휘발성 메모리 장치.
  12. 제 10 항에 있어서,
    상기 데이터 입출력 회로는 상기 제어 로직의 제어에 따라 상기 메인 메모리 셀들의 상위 비트 프로그램 여부를 상기 메인 메모리 셀들의 플래그 셀 영역에 저장하는 불휘발성 메모리 장치.
  13. 제 8 항에 있어서, 상기 더미 메모리 셀들은 사용자가 접근할 수 없는 감춰진 영역인 것을 특징으로 하는 불휘발성 메모리 장치.
KR1020110096808A 2011-09-26 2011-09-26 불휘발성 메모리 장치의 동작 방법 KR20130033017A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110096808A KR20130033017A (ko) 2011-09-26 2011-09-26 불휘발성 메모리 장치의 동작 방법
US13/341,283 US9058900B2 (en) 2011-09-26 2011-12-30 System, semiconductor memory device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110096808A KR20130033017A (ko) 2011-09-26 2011-09-26 불휘발성 메모리 장치의 동작 방법

Publications (1)

Publication Number Publication Date
KR20130033017A true KR20130033017A (ko) 2013-04-03

Family

ID=47911151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110096808A KR20130033017A (ko) 2011-09-26 2011-09-26 불휘발성 메모리 장치의 동작 방법

Country Status (2)

Country Link
US (1) US9058900B2 (ko)
KR (1) KR20130033017A (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9430735B1 (en) * 2012-02-23 2016-08-30 Micron Technology, Inc. Neural network in a memory device
KR20130136734A (ko) * 2012-06-05 2013-12-13 에스케이하이닉스 주식회사 불휘발성 메모리 장치
US9292428B2 (en) * 2012-09-05 2016-03-22 Kabushiki Kaisha Toshiba Memory system
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
US20150169438A1 (en) * 2013-12-18 2015-06-18 Infineon Technologies Ag Method and device for incrementing an erase counter
US9286160B2 (en) * 2014-02-07 2016-03-15 Stmicroelectronics S.R.L. System and method for phase change memory with erase flag cells
CN103853669A (zh) * 2014-03-21 2014-06-11 北京国芯威电子科技股份有限公司上海分公司 一种基于NOR Flash的存储管理方法
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
US9524210B1 (en) * 2015-03-02 2016-12-20 Crossbar, Inc. Separating bits represented by a MLC in connection with ECC
EP3133604B1 (en) * 2015-08-17 2020-11-11 Harman Becker Automotive Systems GmbH Method and device for fail-safe erase of flash memory
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US10229740B2 (en) * 2016-10-17 2019-03-12 SK Hynix Inc. Memory system of 3D NAND flash and operating method thereof
KR102648779B1 (ko) * 2016-12-01 2024-03-19 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10777286B2 (en) * 2018-12-28 2020-09-15 Micron Technology, Inc. Apparatus and methods for determining data states of memory cells
US10770127B2 (en) * 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11355199B2 (en) * 2020-07-23 2022-06-07 Intel Corporation Method and apparatus to mitigate hot electron read disturbs in 3D NAND devices
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6944063B2 (en) * 2003-01-28 2005-09-13 Sandisk Corporation Non-volatile semiconductor memory with large erase blocks storing cycle counts
JP4734110B2 (ja) * 2005-12-14 2011-07-27 株式会社東芝 不揮発性半導体記憶装置
KR100859258B1 (ko) * 2007-09-10 2008-09-18 주식회사 하이닉스반도체 플래시 메모리 장치 및 동작 방법
KR101360136B1 (ko) * 2008-04-18 2014-02-10 삼성전자주식회사 플래시 메모리 장치 및 그것의 동작 방법, 그리고 그것을포함하는 메모리 시스템
KR100965074B1 (ko) * 2008-08-19 2010-06-21 주식회사 하이닉스반도체 불휘발성 메모리 장치 메모리 셀 블록 및 부가 정보 관리 방법
KR20110060493A (ko) 2009-11-30 2011-06-08 삼성전자주식회사 메모리 장치의 소거 카운트 관리 방법 및 장치

Also Published As

Publication number Publication date
US20130077399A1 (en) 2013-03-28
US9058900B2 (en) 2015-06-16

Similar Documents

Publication Publication Date Title
KR20130033017A (ko) 불휘발성 메모리 장치의 동작 방법
US9690654B2 (en) Operation method of nonvolatile memory system
US20150127887A1 (en) Data storage system and operating method thereof
KR101716716B1 (ko) 플래그 셀들을 갖는 플래시 메모리 장치 및 그것의 프로그램 동작 방법
US10446257B2 (en) Storage device and method of operating the same
KR20190089365A (ko) 저장 장치 및 그 동작 방법
CN111258793B (zh) 存储器控制器及其操作方法
US9941016B2 (en) Flash memory device performing adaptive loop, memory system and method of operating the memory system
US11048585B2 (en) Storage device and operating method thereof
KR102102171B1 (ko) 멀티 레벨 셀 메모리 시스템
US11289165B2 (en) Memory device and method of operating the same
KR20130060749A (ko) 불휘발성 메모리 장치, 그것의 읽기 방법 및 그것을 포함하는 데이터 저장 장치
US10672434B2 (en) Storage device and method of operating the same
US20200105350A1 (en) Storage device and operating method thereof
US20210334000A1 (en) Memory system, memory controller and memory device for configuring super blocks
US10943664B2 (en) Storage device and operating method thereof
US10991432B2 (en) Storage device and method of operating the same
US10705746B2 (en) Memory system and operating method thereof
US11237984B2 (en) Memory system, memory controller and operating method thereof
CN110827873B (zh) 存储器控制器
CN112783431A (zh) 存储装置及其操作方法
US11061615B2 (en) Memory system, memory controller and operating method thereof
US20210132804A1 (en) Storage device and method of operating the storage device
US20210064263A1 (en) Storage device and method of operating the storage device
US8995213B2 (en) Nonvolatile memory device and operating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application