KR101360136B1 - 플래시 메모리 장치 및 그것의 동작 방법, 그리고 그것을포함하는 메모리 시스템 - Google Patents

플래시 메모리 장치 및 그것의 동작 방법, 그리고 그것을포함하는 메모리 시스템 Download PDF

Info

Publication number
KR101360136B1
KR101360136B1 KR1020080036193A KR20080036193A KR101360136B1 KR 101360136 B1 KR101360136 B1 KR 101360136B1 KR 1020080036193 A KR1020080036193 A KR 1020080036193A KR 20080036193 A KR20080036193 A KR 20080036193A KR 101360136 B1 KR101360136 B1 KR 101360136B1
Authority
KR
South Korea
Prior art keywords
memory cells
dummy
normal
program operation
voltage
Prior art date
Application number
KR1020080036193A
Other languages
English (en)
Other versions
KR20090110603A (ko
Inventor
문승현
최기환
김형곤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080036193A priority Critical patent/KR101360136B1/ko
Priority to US12/414,973 priority patent/US8289774B2/en
Publication of KR20090110603A publication Critical patent/KR20090110603A/ko
Application granted granted Critical
Publication of KR101360136B1 publication Critical patent/KR101360136B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

노멀 메모리 셀들 및 더미 메모리 셀들을 포함하는 플래시 메모리 장치의 본 발명에 따른 동작 방법은 상기 노멀 메모리 셀들에 대한 프로그램 동작을 수행하는 단계 및 상기 더미 메모리 셀들에 대한 프로그램 동작을 수행하는 단계를 포함하고, 상기 더미 메모리 셀들에 대한 프로그램 동작 시에 이용되는 더미 패스 전압은 상기 노멀 메모리 셀들에 대한 프로그램 동작 시에 이용되는 노멀 패스 전압과 상이한 것을 특징으로 한다. 본 발명에 따르면, 더미 메모리 셀들의 문턱 전압이 일정한 전압 영역 내로 유지된다.

Description

플래시 메모리 장치 및 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템{FLASH MEMORY DEVICE AND OPERATING METHOD THEREOF, AND MEMORY SYSTEM INCLUDING THE SAME}
본 발명은 반도체 메모리 장치에 관한 것으로, 더 상세하게는 플래시 메모리 장치 및 그것의 동작 방법에 관한 것이다.
반도체 메모리 장치(semiconductor memory device)는 데이터를 저장해 두고 필요할 때 꺼내어 읽어볼 수 있는 기억장치이다. 반도체 메모리 장치는 크게 램(Random Access Memory; RAM)과 롬(Read Only Memory; ROM)으로 나눌 수 있다. 램(RAM)은 전원이 끊어지면 저장된 데이터가 소멸하는 휘발성 메모리 장치(volatile memory device)이다. 롬(ROM)은 전원이 끊어지더라도 저장된 데이터가 소멸하지 않는 불휘발성 메모리 장치(nonvolatile memory device)이다. 램(RAM)은 DRAM(Dynamic RAM), SRAM(Static RAM) 등을 포함한다. 롬(ROM)은 PROM(Programmable ROM), EPROM(Erasable PROM), EEPROM(Electrically EPROM), 플래시 메모리 장치(flash memory device) 등을 포함한다. 플래시 메모리 장치는 크게 노어(NOR) 타입과 낸드(NAND) 타입으로 구분된다. 낸드 플래시 메모리 장치는 노아 플래시 메모리 장치에 비해 집적도가 매우 높다.
플래시 메모리 장치의 메모리 셀 어레이는 복수의 메모리 셀 트랜지스터들이 직렬 연결된 셀 스트링들을 포함한다. 셀 스트링들과 비트 라인들 사이에 스트링 선택 트랜지스터들이 각각 제공되고, 셀 스트링들과 공통 소스 라인 사이에 접지 선택 트랜지스터들이 각각 제공된다. 스트링 선택 트랜지스터들은 스트링 선택 라인에 연결된다. 셀 스트링들의 메모리 셀 트랜지스터들은 각각 대응하는 워드 라인에 연결된다. 접지 선택 트랜지스터들은 접지 선택 라인에 연결된다.
플래시 메모리 장치의 동작 성능을 향상시키기 위해, 메모리 셀 어레이에 더미 워드 라인 및 더미 워드 라인에 연결된 더미 메모리 셀들이 제공된다. 예시적으로, 스트링 선택 트랜지스터 그리고/또는 접지 선택 트랜지스터에 인접한 워드 라인들이 더미 워드 라인들로 제공될 것이다.
본 발명의 목적은 더미 메모리 셀들의 문턱 전압 산포가 일정한 전압 영역 내로 유지되도록 하는 플래시 메모리 장치를 제공하는 데에 있다.
노멀 메모리 셀들 및 더미 메모리 셀들을 포함하는 플래시 메모리 장치의 본 발명에 따른 동작 방법은 상기 노멀 메모리 셀들에 대한 프로그램 동작을 수행하는 단계; 및 상기 더미 메모리 셀들에 대한 프로그램 동작을 수행하는 단계를 포함하고, 상기 더미 메모리 셀들에 대한 프로그램 동작 시에 이용되는 더미 패스 전압은 상기 노멀 메모리 셀들에 대한 프로그램 동작 시에 이용되는 노멀 패스 전압과 상이한 것을 특징으로 한다.
실시 예로서, 상기 더미 패스 전압의 레벨은 상기 노멀 패스 전압의 레벨보다 낮다.
실시 예로서, 상기 더미 메모리 셀들에 대한 프로그램 동작 시에 상기 더미 메모리 셀들의 문턱 전압은 접지 전압보다 높은 전압으로 프로그램 된다. 상기 더미 메모리 셀들에 대한 프로그램 동작 시에 상기 더미 메모리 셀들 모두는 프로그램된 상태가 된다.
실시 예로서, 상기 노멀 메모리 셀들 및 상기 더미 메모리 셀들에 대한 소거 동작을 수행하는 단계를 더 포함한다. 상기 소거 동작은 상기 노멀 메모리 셀들에 대한 프로그램 동작을 수행한 후에 그리고 상기 더미 메모리 셀들에 대한 프로그램 동작을 수행하기 전에 수행된다.
실시 예로서, 상기 소거 동작은 상기 더미 메모리 셀들에 대한 프로그램 동작을 수행한 후에 수행된다. 상기 더미 메모리 셀들에 대한 프로그램 동작을 수행하는 단계는 상기 노멀 메모리 셀들에 대한 프로그램 동작이 완료된 후에 수행된다. 상기 노멀 메모리 셀들에 대한 프로그램 동작 시에 상기 노멀 메모리 셀들 모두는 프로그램된 상태가 된다.
실시 예로서, 상기 더미 메모리 셀들에 대한 프로그램 동작 시에 상기 더미 메모리 셀들 모두는 프로그램된 상태가 된다.
실시 예로서, 상기 소거 동작 시에, 상기 더미 메모리 셀들은 소거되지 않 고, 상기 노멀 메모리 셀들은 소거된다.
본 발명에 따른 플래시 메모리 장치는 복수의 노멀 메모리 셀들 및 더미 메모리 셀들로 구성된 메모리 셀 어레이; 및 상기 메모리 셀 어레이에 대한 프로그램 동작 및 소거 동작을 제어하기 위한 제어 로직을 포함하고, 상기 제어 로직은 상기 더미 메모리 셀들에 대한 프로그램 동작 시에 이용되는 더미 패스 전압이 상기 노멀 메모리 셀들에 대한 프로그램 동작 시에 이용되는 노멀 패스 전압과 상이하게 설정하도록 상기 노멀 메모리 셀들에 대한 프로그램 동작 및 상기 더미 메모리 셀들에 대한 프로그램 동작을 제어하는 것을 특징으로 한다.
실시 예로서, 상기 더미 패스 전압의 레벨은 상기 노멀 패스 전압의 레벨보다 낮다.
실시 예로서, 상기 제어 로직은 상기 더미 메모리 셀들의 문턱 전압이 접지 전압보다 높은 전압으로 프로그램 되도록 상기 더미 메모리 셀들에 대한 프로그램 동작을 제어한다. 상기 제어 로직은 상기 더미 메모리 셀들 모두가 프로그램된 상태가 되도록 상기 더미 메모리 셀들에 대한 프로그램 동작을 제어한다.
실시 예로서, 상기 제어 로직은 상기 소거 동작 후에 상기 더미 메모리 셀들에 대한 프로그램 동작이 수행되도록 상기 소거 동작 및 상기 더미 메모리 셀들에 대한 프로그램 동작을 제어한다.
실시 예로서, 상기 제어 로직은 상기 소거 동작 전에 상기 더미 메모리 셀들 모두가 프로그램된 상태가 되도록 상기 더미 메모리 셀들에 대한 프로그램 동작을 제어한다. 상기 제어 로직은 상기 더미 메모리 셀들에 대한 프로그램 동작 전에 상 기 노멀 메모리 셀들 모두가 프로그램된 상태가 되도록 상기 노멀 메모리 셀들에 대한프로그램 동작을 제어한다.
실시 예로서, 상기 제어 로직은, 상기 더미 메모리 셀들에 대한 프로그램 동작 시에, 상기 더미 메모리 셀들의 문턱 전압은 전원 전압보다 높아지도록 상기 더미 메모리 셀들에 대한 프로그램 동작을 제어한다.
실시 예로서, 상기 제어 로직은, 상기 소거 동작 시에, 상기 더미 메모리 셀들은 소거되지 않고 상기 노멀 메모리 셀들은 소거되도록 상기 소거 동작을 제어한다.
본 발명에 따른 메모리 시스템은 플래시 메모리 장치; 및 상기 플래시 메모리 장치의 동작을 제어하도록 구성된 메모리 컨트롤러를 포함하고, 상기 플래시 메모리 장치는 복수의 노멀 메모리 셀들 및 더미 메모리 셀들로 구성된 메모리 셀 어레이; 및 상기 메모리 셀 어레이에 대한 프로그램 동작 및 소거 동작을 제어하기 위한 제어 로직을 포함하고, 상기 제어 로직은 상기 더미 메모리 셀들에 대한 프로그램 동작 시에 이용되는 더미 패스 전압이 상기 노멀 메모리 셀들에 대한 프로그램 동작 시에 이용되는 노멀 패스 전압과 상이하게 설정하도록 상기 노멀 메모리 셀들에 대한 프로그램 동작 및 상기 더미 메모리 셀들에 대한 프로그램 동작을 제어하는 것을 특징으로 한다.
실시 예로서, 상기 플래시 메모리 장치 및 상기 메모리 컨트롤러는 하나의 반도체 장치로 집적된다.
본 발명에 따르면, 더미 메모리 셀들에 대한 프로그램 동작을 수행하되, 노멀 메모리 셀들에 대한 프로그램 동작 시에 이용되는 노멀 패스 전압은 더미 메모리 셀들에 대한 프로그램 동작 시에 이용되는 더미 패스 전압과 상이하게 설정된다. 따라서, 더미 메모리 셀들에 대한 프로그램 동작 시의 프로그램 교란이 방지되고, 더미 메모리 셀들의 문턱 전압 산포가 일정한 전압 영역 내로 유지된다.
본 발명에 따른 플래시 메모리 장치는, 더미 메모리 셀들에 대한 프로그램 동작을 수행하되, 노멀 메모리 셀들에 대한 프로그램 동작 시에 이용되는 노멀 패스 전압은 더미 메모리 셀들에 대한 프로그램 동작 시에 이용되는 더미 패스 전압과 상이하게 설정한다. 따라서, 더미 메모리 셀들에 대한 프로그램 동작 시의 프로그램 교란이 방지되고, 더미 메모리 셀들의 문턱 전압 산포가 일정한 전압 영역 내로 유지된다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명에 따른 메모리 시스템(10)을 보여주는 블록도이다. 도 1을 참조하면, 본 발명에 따른 메모리 시스템(10)은 메모리 컨트롤러(100) 및 플래시 메모리 장치(200)를 포함한다.
메모리 컨트롤러(100)는 호스트(Host) 및 플래시 메모리 장치(200)에 연결된다. 메모리 컨트롤러(100)는 플래시 메모리 장치(200)로부터 읽은 데이터를 호스 트(Host)에 전달하거나, 호스트(Host)로부터 전달되는 데이터를 플래시 메모리 장치(200)에 저장한다. 플래시 메모리 장치(200)는 도 2를 참조하여 더 상세하게 설명된다.
메모리 컨트롤러(100)는 램(110), 프로세싱 유닛(120), 호스트 인터페이스(130), 그리고 메모리 인터페이스(140)를 포함한다. 램(110)은 프로세싱 유닛(120)의 동작 메모리로서 이용될 것이다. 프로세싱 유닛(120)은 메모리 컨트롤러(100)의 제반 동작을 제어할 것이다. 호스트 인터페이스(130)는 호스트(Host) 및 메모리 컨트롤러(100) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함할 것이다. 메모리 인터페이스(140)는 플래시 메모리 장치(200)와 인터페이싱할 것이다.
메모리 컨트롤러(100)는 오류 정정 블록(미도시)을 추가로 포함할 수 있다. 오류 정정 블록은 플래시 메모리 장치(200)로부터 읽어진 데이터의 오류를 검출하고, 정정할 것이다. 메모리 컨트롤러(100)의 각 구성요소들은 이 분야에 통상적인 기술을 가진 자들에게 잘 알려져 있으므로, 더 이상의 상세한 설명은 생략된다.
도 2는 도 1의 플래시 메모리 장치(200)를 보여주는 블록도이다. 도 2를 참조하면, 본 발명에 따른 플래시 메모리 장치(200)는 메모리 셀 어레이(210), 읽기/쓰기 회로(220), 행 디코더(230), 그리고 제어 로직(240)을 포함한다.
메모리 셀 어레이(210)는 비트 라인들(BL1~BLn)을 통해 읽기/쓰기 회로(220)에 연결되고, 워드 라인들(WL1~WLm, DWL1, DWL2) 및 선택 라인들(SSL, GSL)을 통해 행 디코더(230)에 연결된다. 메모리 셀 어레이(210)는 복수의 메모리 블록들로 구성된다. 도 2에 하나의 메모리 블록이 도시되어 있다. 각각의 메모리 블록은 복수 의 메모리 셀들(MC)의 스트링들을 포함한다.
메모리 셀들(MC)의 스트링들 및 비트 라인들(BL1~BLn) 사이에 스트링 선택 트랜지스터들(SST)이 각각 제공된다. 메모리 셀들(MC)의 스트링들 및 공통 소스 라인(CSL) 사이에 접지 선택 트랜지스터들(GST)이 각각 제공된다. 메모리 셀들(MC)은 워드 라인들(WL1~WLm, DWL1, DWL2)에 연결되고, 스트링 선택 트랜지스터들(SST)은 스트링 선택 라인(SSL)에 연결되고, 접지 선택 트랜지스터들(GST)은 접지 선택 라인(GSL)에 연결된다.
스트링 선택 라인(SSL) 그리고/또는 접지 선택 라인(GSL)에 인접한 워드 라인들 및 메모리 셀들은 더미 워드 라인들(DWL1, DWL2) 및 더미 메모리 셀들(DMC)로 제공된다. 본 발명에 따른 플래시 메모리 장치(200)는 더미 메모리 셀들(DMC)의 문턱 전압 산포가 일정한 전압 영역 내로 유지되도록 하기 위해 소거 동작의 전 또는 후에 더미 메모리 셀들(DMC)에 대한 프로그램 동작을 수행할 것이다. 더미 메모리 셀들(DMC)에 대한 프로그램 동작은 도 3 내지 5를 참조하여 더 상세하게 설명된다.
읽기/쓰기 회로(220)는 메모리 셀 어레이(210) 및 제어 로직(240)에 연결된다. 읽기/쓰기 회로(220)는 제어 로직(240)의 제어에 응답하여 동작한다. 읽기/쓰기 회로(220)는 외부와 데이터(DATA)를 교환한다. 읽기 쓰기 회로(220)는 비트 라인들(BL1~BLn)을 통해 메모리 셀들(MC)에 데이터를 쓰거나 메모리 셀들(MC)로부터 데이터를 읽는다.
행 디코더(230)는 메모리 셀 어레이(230) 및 제어 로직(240)에 연결된다. 행 디코더(230)는 제어 로직(240)의 제어에 응답하여 동작한다. 행 디코더(230)는 외 부로부터 어드레스(ADDR)를 전달받고, 어드레스(ADDR)에 응답하여 메모리 셀 어레이(210)의 워드 라인들(WL1~WLm, DWL1, DWL2)을 선택한다.
제어 로직(240)은 플래시 메모리 장치(200)의 제반 동작을 제어한다. 제어 로직(240)은 외부로부터 전달되는 제어 신호(CTRL)에 응답하여 동작할 것이다. 예시적으로, 제어 신호(CTRL)는 메모리 컨트롤러(100, 도 1 참조)로부터 제공될 것이다. 제어 로직(240)은 더미 메모리 셀들에 대한 프로그램 동작을 제어하도록 구성되는 더미 워드 라인 제어기(250)를 포함할 것이다.
도면에 도시되지 않았지만, 제어 로직(240)은 고전압 발생 회로를 포함할 것이다. 고전압 발생 회로는 플래시 메모리 장치(200)의 프로그램, 읽기, 그리고 소거 동작 시에 요구되는 고전압들을 발생할 것이다.
더미 메모리 셀들(DWL1, DWL2)이 제공되지 않는 경우, 프로그램 동작 시에, 프로그램 금지된 노멀 메모리 셀들(MC)의 채널 전압은 전원 전압(Vcc)으로부터 프로그램 전압(Vpgm)에 의해 부스팅된 고전압일 것이다. 반면, 접지 선택 트랜지스터(GST)의 게이트 및 소스 영역에는 접지 전압(Vss)이 인가될 것이다. 노멀 메모리 셀들(MC)의 채널 전압과 접지 선택 트랜지스터(GST)의 게이트 및 소스 영역에 인가되는 전압의 레벨 차이가 크므로, GIDL(Gate Induced Drain Leakage) 전류가 발생될 것이다.
접지 선택 트랜지스터(GST)의 드레인 영역은 노멀 메모리 셀들(MC)의 채널에 연결되어 있다. 즉, 접지 선택 트랜지스터(GST)의 드레인 영역에 인가되는 전압은 고전압인 반면, 접지 선택 트랜지스터(GST)의 게이트에 인가되는 전압은 접지 전 압(Vss)일 것이다. 접지 선택 트랜지스터(GST)의 드레인 영역과 게이트 사이에서 생성되는 전계(electric field)로 인해, BTBT(Band-to-Band-Tunneling)이 발생될 것이다. BTBT이 발생되면, 전자-정공 쌍(Electron-Hole Pair)이 생성될 것이다. 전자는 접지 선택 트랜지스터(GST)의 드레인 영역으로 유입되고, 정공은 벌크 영역(Bulk)을 통해 유출될 것이다. 즉, 접지 선택 트랜지스터(GST)의 드레인 영역으로부터 벌크 영역(Bulk)으로 누설 전류가 발생될 것이다.
누설 전류가 발생되면, 노멀 메모리 셀들(MC)의 채널 전압이 낮아질 것이다. 노멀 메모리 셀들(MC)의 채널 전압이 낮아지면, 프로그램 금지된 노멀 메모리 셀들(MC)이 프로그램되는 프로그램 교란이 발생될 것이다.
또한, 접지 선택 트랜지스터(GST)의 드레인 영역에서 발생되는 전계의 영향에 의해, 벌크 영역(Bulk) 그리고/또는 접지 선택 트랜지스터(GST)의 소스 영역의 전자는 접지 선택 트랜지스터(GST)의 드레인 영역으로 가속될 것이다. 가속된 전자는 실리콘 결정(Si)과 충돌하여 충돌 이온화(Impact Ionization)를 유발할 것이다. 충돌 이온화가 발생되면, 전자-정공 쌍이 생성될 것이다. 전자-정공 쌍 중 전자는 다시 접지 선택 트랜지스터(GST)의 드레인 영역으로 가속될 것이다.
이 과정에서, 열 전자들(Hot electrons)이 생성될 것이다. 열 전자들 중 일부는 접지 선택 트랜지스터(GST)의 드레인 영역을 통해, 노멀 메모리 셀들(MC)의 채널로 유입될 것이다. 노멀 메모리 셀들(MC)의 제어 게이트에 인가되는 전압으로 인해, 노멀 메모리 셀들(MC)의 플로팅 게이트로 주입될 것이다. 즉, 프로그램 금지된 노멀 메모리 셀들(MC)이 프로그램되는 프로그램 교란이 발생될 것이다.
프로그램 금지된 노멀 메모리 셀들(MC)의 채널 전압은 전원 전압(Vcc)보다 높다. 따라서, GIDL 및 열 전자 주입에 의한 프로그램 교란은 스트링 선택 트랜지스터(SST) 및 스트링 선택 트랜지스터(SST)에 인접한 노멀 메모리 셀들(MC)에 대해서도 발생될 것이다.
상술한 바와 같은 프로그램 교란을 방지하기 위하여, 스트링 선택 트랜지스터(SST) 그리고/또는 접지 선택 트랜지스터(GST)에 인접한 워드 라인들 및 메모리 셀들은 더미 워드 라인들(DWL1, DWL2) 및 더미 메모리 셀들(DMC)로 제공될 것이다. 예시적으로, 더미 워드 라인들(DWL1, DWL2)의 전압 레벨은 접지 전압(Vss)으로 유지될 것이다.
프로그램 동작 시에, 프로그램 금지된 노멀 메모리 셀들(MC)의 채널 전압은 부스팅될 것이다. 더미 메모리 셀들(DMC)의 문턱 전압이 -3V인 경우, 접지 선택 트랜지스터(GST)에 인접한 더미 메모리 셀들(DMC11~DMC1n)의 소스 전압은 3V까지 상승할 것이다. 그리고, 더미 메모리 셀들(DMC11~DMC1n)은 턴 오프 될 것이다. 이때, 접지 선택 트랜지스터(GST)의 드레인 전압은 3V이고, 게이트 전압은 접지 전압(Vss)일 것이다. 접지 선택 트랜지스터(GST)의 드레인 전압과 게이트 전압의 차이가 상대적으로 작으므로, GIDL 전류는 발생되지 않을 것이다.
그런데, 노멀 메모리 셀들(MC)에 대한 소거 동작을 수행하면, 더미 메모리 셀들(DMC) 또한 소거될 것이다. 노멀 메모리 셀들(MC)에 대한 소거 동작이 반복적으로 수행되면, 더미 메모리 셀들(DMC)은 과소거(Over erase)될 것이다. 더미 메모리 셀들(DMC)이 과소거되면, 노멀 메모리 셀들(MC)의 채널로부터 더미 메모리 셀 들(DMC)을 통해 접지 선택 트랜지스터(GST)의 드레인 영역에 전달되는 전압 레벨이 상승할 것이다. 즉, 더미 메모리 셀들(DMC)이 과소거되면, 더미 메모리 셀들(DMC) 및 선택 트랜지스터들(SST, GST) 사이에서 GIDL 전류가 발생될 것이고, 충돌 이온화로 인한 열 전자들 또한 발생될 것이다. 따라서, 상술한 바와 같은 프로그램 교란이 발생될 것이다.
본 발명에 따른 플래시 메모리 장치(200)는 더미 메모리 셀들(DMC)에 인접한 메모리 셀들(MC)에서 프로그램 교란이 발생되는 것을 방지/감소하기 위해, 더미 메모리 셀들(DMC)의 문턱 전압을 일정한 전압 영역 내로 유지할 것이다. 즉, 본 발명에 따른 플래시 메모리 장치(200)는 소거 동작의 전 그리고/또는 후에 더미 메모리 셀들(DMC)에 대한 프로그램 동작을 수행할 것이다.
그런데, 더미 메모리 셀들(DMC)에 대한 프로그램 동작을 수행하는 경우, 프로그램 금지된 더미 메모리 셀들(DMC)의 채널 전압은 부스팅될 것이다. 따라서, 더미 메모리 셀들(DMC)의 채널 전압에 의해 GIDL 전류 및 충돌 이온화에 의한 열 전자들이 발생될 것이다. 즉, 더미 메모리 셀들(DMC)에 대한 프로그램 동작을 수행하는 경우, 프로그램 교란이 발생될 수 있음이 이해될 것이다. 따라서, 본 발명에 따른 플래시 메모리 장치(200)는 소거 동작의 전 그리고/또는 후에 프로그램 교란을 방지하면서 더미 메모리 셀들(DMC)에 대한 프로그램 동작을 수행할 것이다. 이하에서, 도 3 내지 6을 참조하여, 더미 메모리 셀들(DMC)에 대한 프로그램 동작이 상세하게 설명된다.
도 3은 본 발명의 제 1 실시 예에 따라 더미 메모리 셀들(DMC)을 프로그램하 는 방법을 보여주는 순서도이다. 도 4는 도 3의 프로그램 방법에 따른 전압 조건을 보여주는 테이블이다.
본 발명의 제 1 실시 예에 따르면, 소거 동작 후에 더미 메모리 셀들에 대한 프로그램 동작이 수행될 것이다. 예시적으로, 소거 커맨드가 전달되면, 더미 워드 라인 제어기(250)는 소거 동작 후에 더미 메모리 셀들에 대한 프로그램 동작이 수행되도록 플래시 메모리 장치(200)를 제어할 것이다.
도 2 내지 4를 참조하면, S110 단계에서 노멀 메모리 셀들(MC)에 대한 프로그램 동작이 수행될 것이다. 예시적으로, S110 단계는 노멀 메모리 셀들(MC)에 데이터를 저장하기 위한 프로그램 동작일 것이다. 이하에서, 노멀 메모리 셀들(MC) 중 노멀 메모리 셀(MC12)이 프로그램될 셀이고, 노멀 메모리 셀들(MC11, MC1n)이 프로그램 금지된 셀들인 것으로 가정한다.
노멀 메모리 셀들(MC11~1n)에 대한 프로그램 동작 시에, 프로그램될 노멀 메모리 셀(MC12)에 연결된 비트 라인(BL2)에 접지 전압(Vss)이 인가될 것이다. 프로그램 금지된 노멀 메모리 셀들(MC11, MC1n)에 연결된 비트 라인들(BL1, BLn)에 전원 전압(Vcc)이 인가될 것이다. 스트링 선택 라인(SSL)에 전원 전압(Vcc)이 인가될 것이다. 더미 워드 라인들(DWL1, DWL2)에 노멀 패스 전압(Vpassn)이 인가될 것이다. 비선택 워드 라인들(WL2~WLm)에 노멀 패스 전압(Vpassn)이 인가될 것이다. 선택 워드 라인(WL1)에 제 1 프로그램 전압(Vpgm1)이 인가될 것이다. 접지 선택 라인(GSL), 공통 소스 라인(CSL), 그리고 벌크 영역(Bulk)에 접지 전압(Vss)이 인가될 것이다.
비트 라인(BL2)에 접지 전압(Vss)이 인가되므로, 노멀 메모리 셀(MC12)의 채널 전압은 접지 전압(Vss)일 것이다. 노멀 워드 라인(WL1)에 제 1 프로그램 전압(Vpgm1)이 인가되므로, 노멀 메모리 셀(MC12)은 F-N 터널링(tunneling)에 의해 프로그램될 것이다.
비트 라인들(BL1, BLn)에 전원 전압(Vcc)이 인가되므로, 비트 라인들(BL1, BLn)에 연결된 셀 스트링들의 채널 전압은 전원 전압(Vcc)까지 상승할 것이다. 더 상세하게는, 비트 라인들(BL1, BLn)에 연결된 셀 스트링들의 채널 전압은 전원 전압(Vcc)보다 스트링 선택 트랜지스터들(SST)의 문턱 전압 만큼 낮은 전압 레벨까지 상승할 것이다. 이때, 스트링 선택 트랜지스터들(SST)은 턴 오프 될 것이다. 워드 라인(WL1)에 제 1 프로그램 전압(Vpgm1)이 인가되면, 비트 라인들(BL1, BLn)에 연결된 셀 스트링들의 채널 전압은 부스팅될 것이다. 따라서, 노멀 메모리 셀들(MC11, MC1n)은 프로그램되지 않을 것이다.
S120 단계에서, 외부로부터 전달되는 소거 커맨드에 응답하여 블록 소거 동작이 수행될 것이다. 소거 동작 시에, 비트 라인들(BL1~BLn) 및 스트링 선택 라인(SSL)은 플로팅될 것이다. 더미 워드 라인들(DWL1, DWL2) 및 노멀 워드 라인들(WL1~WLm)에 접지 전압(Vss)이 인가될 것이다. 접지 선택 라인(GSL) 및 공통 소스 라인(CSL)은 플로팅될 것이다. 벌크 영역(Bulk)에 소거 전압(Vera)이 인가될 것이다. 메모리 셀들(MC, DMC)의 게이트에 접지 전압이 인가되고, 벌크 영역(Bulk)에 소거 전압(Vera)이 인가되므로, 메모리 셀들(MC, DMC)은 소거될 것이다.
소거 커맨드에 응답하여, 더미 워드 라인 제어기(250)는 소거 동작 후에 더 미 메모리 셀들에 대한 프로그램 동작이 수행되도록 플래시 메모리 장치를 제어할 것이다.
S130 단계에서, 더미 메모리 셀들(DMC)에 대한 프로그램 동작이 수행될 것이다. 더미 메모리 셀들에 대한 프로그램 동작 시에, 프로그램될 더미 메모리 셀(DMC12)에 연결된 비트 라인(BL2)에 접지 전압(Vss)이 인가될 것이다. 프로그램 금지된 더미 메모리 셀들(DMC11, DMC1n)에 연결된 비트 라인들(BL1, BLn)에 전원 전압(Vcc)이 인가될 것이다. 스트링 선택 라인(SSL)에 전원 전압(Vcc)이 인가될 것이다. 접지 선택 라인(GSL), 공통 소스 라인(CSL), 그리고 벌크 영역(Bulk)에 접지 전압(Vss)이 인가될 것이다. 비선택 더미 워드 라인(DWL2) 및 노멀 워드 라인들(WL1~WLm)에 더미 패스 전압(Vpassd)이 인가될 것이다. 선택된 더미 워드 라인(DWL1)에 제 2 프로그램 전압(Vpgm2)이 인가될 것이다.
비트 라인(BL2)에 접지 전압(Vss)이 인가되므로, 더미 메모리 셀(DMC12)의 채널 전압은 접지 전압(Vss)일 것이다. 더미 메모리 셀(DMC12)에 연결된 워드 라인(DWL1)에 제 2 프로그램 전압(Vpgm2)이 인가되므로, 더미 메모리 셀(DMC12)은 프로그램될 것이다. 예시적으로, 더미 메모리 셀들(DMC)의 프로그램 동작 시에 이용되는 제 2 프로그램 전압(Vpgm2)은 노멀 메모리 셀들(MC)의 프로그램 동작 시에 이용되는 제 1 프로그램 전압(Vpgm1)과 상이할 것이다.
예시적으로, 더미 메모리 셀들(DMC)의 문턱 전압들의 목표값이 노멀 메모리 셀들(MC)의 문턱 전압들의 목표값보다 낮은 경우, 제 2 프로그램 전압(Vpgm2)은 제 1 프로그램 전압(Vpgm1)보다 낮은 전압 레벨을 가질 것이다. 다른 예로써, 더미 메 모리 셀들(DMC)의 문턱 전압들의 목표값이 노멀 메모리 셀들(MC)의 문턱 전압들의 목표값보다 높은 경우, 제 2 프로그램 전압(Vpgm2)은 제 1 프로그램 전압(Vpgm1)보다 높은 전압 레벨을 가질 것이다. 프로그램 동작 시에, 제 1 프로그램 전압(Vpgm1) 및 제 2 프로그램 전압(Vpgm2)은 계단형으로 증가하는 펄스(Incremental Step Programming Pulse, ISPP)일 것이다.
비트 라인들(BL1, BLn)에 전원 전압(Vcc)이 인가되므로, 비트 라인들(BL1, BLn)에 연결된 셀 스트링들의 채널 전압은 전원 전압(Vcc)까지 상승할 것이다. 더 상세하게는, 비트 라인들(BL1, BLn)에 연결된 셀 스트링들의 채널 전압은 전원 전압(Vcc)보다 스트링 선택 트랜지스터들(SST)의 문턱 전압 만큼 낮은 전압 레벨까지 상승할 것이다. 더미 워드 라인(DWL1)에 제 2 프로그램 전압(Vpgm2)이 인가되면, 비트 라인들(BL1, BLn)에 연결된 셀 스트링들의 채널 전압은 부스팅될 것이다.
이때, 더미 메모리 셀들(DMC)의 프로그램 동작 시에 이용되는 더미 패스 전압(Vpassd)은 노멀 메모리 셀들(MC)의 프로그램 동작 시에 이용되는 노멀 패스 전압(Vpassn)과 상이할 것이다. 예시적으로, 더미 패스 전압(Vpassd)은 노멀 패스 전압(Vpassn)보다 낮은 전압 레벨을 가질 것이다.
비트 라인들(BL1, BLn)에 연결된 셀 스트링들의 채널 전압이 부스팅되는 경우, 셀 스트링들의 채널 전압은 패스 전압(Vpass)으로부터 영향을 받을 것이다. 더미 패스 전압(Vpassd)의 전압 레벨이 노멀 패스 전압(Vpassn)의 전압 레벨보다 낮으므로, 더미 메모리 셀들(DMC)을 프로그램 하는 경우의 셀 스트링들의 채널 전압은 노멀 메모리 셀들(MC)을 프로그램하는 경우의 셀 스트링들의 채널 전압보다 낮 을 것이다. 따라서, 선택 트랜지스터들(SST, GST) 및 선택 트랜지스터들(SST, GST)에 인접한 더미 메모리 셀들(DMC) 사이에서 GIDL 전류 및 열 전자가 발생되는 것이 방지/감소될 것이다. 소거 동작 후에 더미 메모리 셀들(DMC)에 대한 프로그램 동작이 수행되면, 더미 메모리 셀들(DMC)의 문턱 전압은 전원 전압(Vss)보다 높은 전압 레벨을 가질 것이다.
본 발명에 따른 플래시 메모리 장치(200)는 더미 메모리 셀들(DMC)의 프로그램 동작에 이용되는 더미 패스 전압(Vpassd)의 레벨을 노멀 메모리 셀들(MC)의 프로그램 동작에 이용되는 노멀 패스 전압(Vpassn)의 레벨보다 낮게 설정함으로써, 더미 메모리 셀들(DMC)의 프로그램 교란을 방지/감소한다. 또한, 본 발명에 따른 플래시 메모리 장치(200)는 더미 메모리 셀들(DMC)에 대한 프로그램 동작을 수행함으로써, 더미 메모리 셀들(DMC)의 문턱 전압을 일정한 전압 영역 내로 유지한다. 즉, 본 발명에 따른 플래시 메모리 장치(200)는 더미 메모리 셀들(DMC)이 과소거되는 것을 방지한다.
소거 커맨드가 전달되면, 본 발명에 따른 더미 워드 라인 제어기(250)는 소거 동작 후에 더미 메모리 셀들에 대한 프로그램 동작이 수행되도록 플래시 메모리 장치(200)를 제어할 것이다. 또한, 더미 워드 라인 제어기(250)는 노멀 패스 전압(Vpassn) 및 더미 패스 전압(Vpassd)이 상이하게 설정되도록 플래시 메모리 장치(200)를 제어할 것이다.
예시적으로, 더미 워드 라인 제어기(250)는 제어 로직(240) 내의 전압 발생 회로에 제공되는 기준 전압 레벨을 조절함으로써 노멀 패스 전압(Vpassn) 및 더미 패스 전압(Vpassd)이 상이하게 설정되도록 할 것이다. 다른 예로써, 더미 워드 라인 제어기는 노멀 패스 전압(Vpassn)이 하나 또는 그 이상의 다이오드들을 통해 워드 라인들(WL, DWL)에 제공되도록 제어 로직(240) 또는 행 디코더(230)를 제어할 것이다. 하나 또는 그 이상의 다이오드들을 통해 전달되는 전압은 더미 패스 전압(Vpassd)으로써 이용될 것이다.
상술한 실시 예에서, 더미 메모리 셀들(DMC)에 대한 프로그램 동작은 소거 동작 후에 수행되는 것으로 설명되었다. 그러나, 더미 메모리 셀들(DMC)에 대한 프로그램 동작은 소거 동작 전에 수행될 수 있음이 이해될 것이다. 더미 메모리 셀들(DMC)에 대한 프로그램 동작 후에 소거 동작이 수행되는 경우, 더미 메모리 셀들(DMC)의 문턱 전압은 일정한 전압 영역 내로 유지되며, 접지 전압(Vss) 보다 낮은 전압 레벨을 가질 것이다.
이때, 노멀 메모리 셀들(MC)에 대한 프로그램 동작 시에, 더미 메모리 셀들(DMC)에 인가되는 패스 전압의 레벨은 노멀 메모리 셀들(MC)에 인가되는 패스 전압의 레벨보다 낮을 것이다. 예시적으로, 노멀 메모리 셀들(MC)에 대한 프로그램 동작 시에, 더미 메모리 셀들(DMC)에 인가되는 패스 전압은 접지 전압(Vss)일 것이다.
도 5는 본 발명의 제 2 실시 예에 따라 더미 메모리 셀들(DMC)을 프로그램하는 방법을 보여주는 순서도이다. 도 6은 도 5의 프로그램 방법에 따른 전압 조건을 보여주는 테이블이다.
도 2, 5, 그리고 6을 참조하면, S210 단계에서, 노멀 메모리 셀들(MC)에 대 한 프로그램 동작이 수행된다.
노멀 메모리 셀들(MC)에 대한 프로그램 동작 시에, 프로그램될 노멀 메모리 셀(MC12)에 연결된 비트 라인(BL2)에 접지 전압(Vcc)이 인가될 것이다. 프로그램 금지된 노멀 메모리 셀들(MC)에 연결된 비트 라인들(BL1, BLn)에 전원 전압(Vcc)이 인가될 것이다. 스트링 선택 라인(SSL)에 전원 전압(Vcc)이 인가될 것이다. 더미 워드 라인들(DWL1, DWL2) 및 비선택 워드 라인들(WL2~WLm)에 패스 전압(Vpass)이 인가될 것이다. 선택 워드 라인(WL1)에 프로그램 전압(Vpgm)이 인가될 것이다. 접지 선택 라인(GSL), 공통 소스 라인(CSL), 그리고 벌크 영역(Bulk)에 접지 전압(Vss)이 인가될 것이다. 노멀 메모리 셀들(MC) 모두가 프로그램된 상태가 될 때까지, 노멀 메모리 셀들(MC)에 대한 프로그램 동작이 수행될 것이다.
노멀 메모리 셀들(MC)에 대한 프로그램 동작이 완료된 후에, S220 단계가 수행될 것이다. S220 단계에서, 더미 메모리 셀들(DMC)에 대한 프로그램 동작이 수행될 것이다.
더미 메모리 셀들(DMC)에 대한 프로그램 동작 시에, 프로그램될 더미 메모리 셀(DMC12)에 연결된 비트 라인(BL2)에 접지 전압(Vss)이 인가될 것이다. 프로그램 금지된 더미 메모리 셀들(DMC11, DMC1n)에 연결된 비트 라인들(BL1, BLn)에 전원 전압(Vcc)이 인가될 것이다. 스트링 선택 라인(SSL)에 전원 전압(Vcc)이 인가될 것이다. 선택 더미 워드 라인(DWL1)에 프로그램 전압(Vpgm)이 인가될 것이다. 비선택 더미 워드 라인(DWL2) 및 노멀 워드 라인들(WL1~WLm)에 패스 전압(Vpass)이 인가될 것이다. 접지 선택 라인(GSL), 공통 소스 라인(CSL), 그리고 벌크 영역(Bulk)에 접 지 전압(Vss)이 인가될 것이다.
프로그램될 더미 메모리 셀(DMC12)에 연결된 비트 라인(BL2)에 접지 전압(Vss)이 인가되므로, 더미 메모리 셀(DMC12)의 채널 전압은 접지 전압(Vss)일 것이다. 더미 메모리 셀(DMC12)에 연결된 더미 워드 라인(DWL1)에 프로그램 전압(Vpgm)이 인가되면, 더미 메모리 셀(DMC12)은 프로그램될 것이다. 예시적으로, 노멀 메모리 셀들(MC)을 프로그램하기 위한 프로그램 전압 및 더미 메모리 셀들(DMC)을 프로그램하기 위한 프로그램 전압은 상이한 전압 레벨을 가질 것이다. 이때, 프로그램된 노멀 메모리 셀들(MC)의 문턱 전압 및 프로그램된 더미 메모리 셀들(DMC)의 문턱 전압은 상이할 것이다.
프로그램 금지된 더미 메모리 셀들(DMC11, DMC1n)에 연결된 비트 라인들(BL1, BLn)에 전원 전압(Vcc)이 인가되면, 비트 라인들(BL1, BLn)에 연결된 셀 스트링들의 채널 전압은 전원 전압(Vcc)까지 상승할 것이다. 더 상세하게는, 비트 라인들(BL1, BLn)에 연결된 셀 스트링들의 채널 전압은 전원 전압(Vcc)보다 스트링 선택 트랜지스터들(SST)의 문턱 전압 만큼 낮은 전압 레벨까지 상승할 것이다. 더미 워드 라인(DWL1)에 프로그램 전압(Vpgm)이 인가되면, 비트 라인들(BL1, BLn)에 연결된 셀 스트링들의 채널 전압은 부스팅될 것이다.
노멀 메모리 셀들(MC)은 S210 단계에서 모두 프로그램된 상태이다. 다시 말하면, 노멀 메모리 셀들(MC)은 모두 높은 문턱 전압을 가질 것이다. 노멀 메모리 셀들(MC) 모두가 프로그램된 경우의 노멀 메모리 셀들(MC) 각각의 게이트와 채널 사이의 전압 차이는 노멀 메모리 셀들(MC)이 프로그램되지 않은 경우의 노멀 메모 리 셀들(MC) 각각의 게이트와 채널 사이의 전압 차이보다 클 것이다.
즉, 노멀 메모리 셀들(MC) 모두가 프로그램된 경우의 노멀 메모리 셀들(MC)의 채널 전압은 노멀 메모리 셀들(MC)이 프로그램되지 않은 경우의 노멀 메모리 셀들(MC)의 채널 전압보다 낮을 것이다.
즉, 노멀 메모리 셀들(MC) 모두를 프로그램한 후에 더미 메모리 셀들(DMC)에 대한 프로그램 동작을 수행하면, 선택 트랜지스터들(SST, GST)의 채널 및 더미 메모리 셀들(DMC)의 채널 사이의 전압 차이가 감소할 것이다. 따라서, 선택 트랜지스터들(SST, GST) 및 더미 메모리 셀들(DMC) 사이의 GIDL 전류 및 열 전자가 발생되는 것이 방지/감소될 것이다. 즉, 더미 메모리 셀들(DMC)의 프로그램 교란이 방지/감소될 것이다.
S230 단계에서, 블록 소거가 수행될 것이다. 소거 동작 시에, 비트 라인들(BL1~BLn) 및 스트링 선택 라인(SSL)은 플로팅될 것이다. 더미 워드 라인들(DWL1, DWL2)은 플로팅되고, 노멀 워드 라인들(WL1~WLm)에 접지 전압(Vss)이 인가될 것이다. 접지 선택 라인(GSL) 및 공통 소스 라인(CSL)은 플로팅될 것이다. 벌크 영역(Bulk)에 소거 전압(Vera)이 인가될 것이다. 노멀 메모리 셀들(MC)의 제어 게이트에 접지 전압(Vss)이 인가되고, 벌크 영역(Bulk)에 소거 전압(Vera)이 인가되므로, 노멀 메모리 셀들(MC)은 소거될 것이다.
반면, 더미 메모리 셀들(DMC)의 제어 게이트는 플로팅되므로, 벌크 영역(Bulk)에 소거 전압(Vera)이 인가되어도 더미 메모리 셀들(DMC)은 소거되지 않을 것이다. 더미 메모리 셀들(DMC)의 제어 게이트 및 벌크 영역(Bulk) 사이의 커플링 으로 인해, 더미 메모리 셀들(DMC)의 제어 게이트의 전압 레벨이 상승하기 때문이다. 따라서, 소거 동작이 수행되어도, 더미 메모리 셀들(DMC)의 문턱 전압은 일정한 전압 영역 내로 유지될 것이다.
본 발명에 따른 플래시 메모리 장치(200)는 더미 메모리 셀들(DMC)에 대한 프로그램 동작 전에 노멀 메모리 셀들(MC)에 대한 프로그램 동작을 수행함으로써, 더미 메모리 셀들(DMC)의 프로그램 교란을 방지/감소한다. 또한, 본 발명에 따른 플래시 메모리 장치(200)는 소거 동작 전에 더미 메모리 셀들(DMC)에 대한 프로그램 동작을 수행함으로써, 더미 메모리 셀들(DMC)의 문턱 전압을 일정한 전압 내로 유지한다. 즉, 본 발명에 따른 플래시 메모리 장치(200)는 더미 메모리 셀들(DMC)이 과소거되는 것을 방지한다.
소거 커맨드가 전달되면, 본 발명에 따른 더미 워드 라인 제어기(250)는 소거 동작 전에 더미 메모리 셀들(DMC)에 대한 프로그램 동작이 수행되도록 플래시 메모리 장치(200)를 제어할 것이다.
예시적으로, 소거 커맨드가 전달되면, 더미 워드 라인 제어기(250)는 노멀 메모리 셀들(MC)에 대한 프로그램 동작이 수행되고, 더미 메모리 셀들(DMC)에 대한 프로그램 동작이 수행되고, 그리고 소거 동작이 수행되도록 플래시 메모리 장치(200)를 제어할 것이다. 노멀 메모리 셀들(MC)에 대한 프로그램 동작 시에, 노멀 메모리 셀들(MC) 모두는 프로그램된 상태가 될 것이다. 더미 메모리 셀들(DMC)에 대한 프로그램 동작 시에, 더미 메모리 셀들(DMC) 모두는 프로그램된 상태가 될 것이다. 소거 동작 시에, 더미 메모리 셀들(DMC)은 소거되지 않고, 노멀 메모리 셀 들(MC)만 소거될 것이다.
상술한 실시 예에서, 소거 동작 시에 더미 메모리 셀들(DMC)은 소거되지 않는 것으로 설명되었다. 그러나, 소거 동작 시에, 더미 메모리 셀들(DMC) 또한 소거될 수 있다. 이 경우에, 소거 동작 후에 더미 메모리 셀들(DMC)에 대한 프로그램 동작이 추가적으로 수행될 것이다. 예시적으로, 소거 동작 후에 더미 메모리 셀들(DMC)에 대한 프로그램 동작이 수행되는 경우, 도 2, 3, 그리고 4를 참조하여 설명된 프로그램 방법이 이용될 것이다.
도 2, 3, 그리고 4를 참조하여 설명된 프로그램 방법 및 도 2, 5, 그리고 6을 참조하여 설명된 프로그램 방법은 함께 이용될 수 있음이 이해될 것이다. 예시적으로, 노멀 메모리 셀들(MC) 모두가 프로그램된 상태가 되도록 노멀 메모리 셀들(MC)에 대한 프로그램 동작이 수행되고, 이후에 더미 메모리 셀들(DMC)에 대한 프로그램 동작이 수행될 것이다. 이때, 노멀 메모리 셀들(MC)의 프로그램 동작 시에 이용되는 노멀 패스 전압은 더미 메모리 셀들(DMC)에 대한 프로그램 동작 시에 이용되는 더미 패스 전압과 상이할 것이다. 예시적으로, 더미 패스 전압 레벨은 노멀 패스 전압 레벨보다 낮을 것이다.
이후에, 소거 동작이 수행될 것이다. 노멀 메모리 셀들(MC)만 소거되는 경우, 더미 메모리 셀들(DMC)의 문턱 전압은 일정한 전압 영역 내로 유지되며, 전원 전압(Vss)보다 높을 것이다. 노멀 메모리 셀들(MC) 및 더미 메모리 셀들(DMC) 모두가 소거되는 경우, 더미 메모리 셀들(DMC)의 문턱 전압은 일정한 전압 영역 내로 유지되며, 접지 전압(Vss)보다 낮을 것이다.
더미 메모리 셀들(DMC)의 문턱 전압이 접지 전압(Vss)보다 낮은 경우, 더미 메모리 셀들(DMC)에 대한 프로그램 동작이 추가적으로 수행될 것이다. 이때, 노멀 메모리 셀들(MC)에 대한 프로그램 동작 시에 이용되는 노멀 패스 전압과 더미 메모리 셀들(DMC)에 대한 프로그램 동작 시에 이용되는 더미 패스 전압은 상이할 것이다. 예시적으로, 더미 패스 전압 레벨은 노멀 패스 전압 레벨보다 낮을 것이다. 이때, 더미 메모리 셀들(DMC)의 문턱 전압은 일정한 전압 영역 내로 유지되며, 접지 전압(Vss)보다 높을 것이다.
본 발명에 따른 플래시 메모리 장치(200)는 소거 동작 후에 더미 메모리 셀들(DMC)에 대한 프로그램 동작을 수행하되, 노멀 메모리 셀들(MC)을 프로그램하기 위한 노멀 패스 전압(Vpassn)과 더미 메모리 셀들(DMC)을 프로그램하기 위한 더미 패스 전압(Vpassd)은 상이한 것을 특징으로 한다.
또한, 본 발명에 따른 플래시 메모리 장치(200)는 소거 동작 전에 노멀 메모리 셀들(MC) 모두가 프로그램 된 상태가 되도록 노멀 메모리 셀들(MC)에 대한 프로그램 동작을 수행한다. 노멀 메모리 셀들(MC)에 대한 프로그램 동작이 완료된 후, 본 발명에 따른 플래시 메모리 장치(200)는 더미 메모리 셀들(DMC)에 대한 프로그램 동작을 수행한다. 더미 메모리 셀들(DMC) 모두가 프로그램된 상태가 된 후에 소거 동작이 수행된다. 소거 동작 시에, 더미 메모리 셀들(DMC)은 소거되지 않고, 노멀 메모리 셀들(MC)만 소거된다.
본 발명에 따르면, 선택 트랜지스터들(SST, GST) 및 더미 메모리 셀들(DMC) 사이의 GIDL 및 스캐터링 현상이 방지/감소될 것이다. 즉, 더미 메모리 셀들(DMC) 의 프로그램 교란이 방지/감소될 것이다. 따라서, 프로그램 교란 없이 더미 메모리 셀들(DMC)이 프로그램되고, 더미 메모리 셀들(DMC)의 문턱 전압은 일정한 전압 영역 내로 유지될 것이다.
도 7은 본 발명에 따른 플래시 메모리 장치(200)를 포함하는 컴퓨팅 시스템(300)을 보여주는 블록도이다. 도 7을 참조하면, 본 발명에 따른 컴퓨팅 시스템(300)은 중앙 처리 장치(310), 램(320), 사용자 인터페이스(330), 전원(340), 그리고 메모리 시스템(10)을 포함한다.
메모리 시스템(10)은 메모리 컨트롤러(100) 및 본 발명에 따른 플래시 메모리 장치(200)를 포함한다. 메모리 시스템(10)은 시스템 버스(350)를 통해, 전원(340), 중앙처리장치(310), 램(320), 그리고 사용자 인터페이스(330)에 전기적으로 연결된다. 사용자 인터페이스(330)를 통해 제공되거나, 중앙 처리 장치(310)에 의해서 처리된 데이터는 메모리 컨트롤러(100)를 통해 플래시 메모리 장치(200)에 저장된다.
상술한 바와 같이, 본 발명에 따른 플래시 메모리 장치(200)는 소거 동작의 전 또는 후에 더미 메모리 셀들(DMC)에 대한 프로그램 동작을 수행할 것이다. 따라서, 더미 메모리 셀들(DMC)의 프로그램 교란이 방지/감소되고, 더미 메모리 셀들(DMC)의 문턱 전압 산포가 미리 설정된 전압 영역 내로 유지되므로, 플래시 메모리 장치(200)의 동작 성능이 향상될 것이다.
메모리 시스템(10)이 반도체 디스크 장치(SSD)로 장착되는 경우, 컴퓨팅 시스템(300)의 부팅 속도가 획기적으로 빨라질 것이다. 도면에 도시되지 않았지만, 본 발명에 따른 시스템은 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor) 등을 더 포함할 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 이해될 것이다.
상술한 실시 예에서, 더미 메모리 셀들에 대한 프로그램 동작을 제어하도록 구성되는 더미 워드 라인 제어기(250)는 제어 로직(240) 내부에 포함되는 것으로 설명되었다. 그러나, 본 발명에 따른 더미 워드 라인 제어기(250)는 제어 로직(240) 내부에 포함되는 것으로 한정되지 않음이 이해될 것이다.
상술한 실시 예에서, 소거 동작의 전 또는 후에 더미 메모리 셀들에 대한 프로그램 동작이 수행되는 것으로 설명되었다. 그러나, 소거 동작의 후에 노멀 메모리 셀들의 문턱 전압 산포를 감소시키기 위한 포스트-프로그램(Post-program) 단계가 추가될 수 있음이 이해될 것이다.
상술한 실시 예에서, 프로그램 교란 및 본 발명에 따른 프로그램 방법은 접지 선택 트랜지스터(GST) 및 접지 선택 트랜지스터(GST)에 인접한 메모리 셀들을 주로 참조하여 설명되었다. 그러나, 프로그램 교란 및 본 발명에 따른 프로그램 방법은 스트링 선택 트랜지스터(SST) 및 스트링 선택 트랜지스터(SST)에 인접한 메모리 셀들에도 적용됨이 이해될 것이다.
상술한 실시 예에서, 더미 메모리 셀들(DMC)에 대한 프로그램 동작은 소거 동작의 전 그리고/또는 후에 수행되는 것으로 설명되었다. 그러나, 더미 메모리 셀들(DMC)에 대한 프로그램 동작은 소거 동작의 전 그리고/또는 후에 수행되는 것으로 한정되지 않는다. 더미 메모리 셀들(DMC)에 대한 프로그램 동작을 수행하기 위 한 제어 신호가 메모리 컨트롤러(100, 도 1 참조)로부터 별도로 제공될 수 있음이 이해될 것이다.
본 발명에 따른 플래시 메모리 장치의 소거 동작 시에, 소거 검증 동작이 추가될 수 있음이 이해될 것이다. 또한, 본 발명에 따른 플래시 메모리 장치의 프로그램 동작 시에, 프로그램 검증 동작이 추가될 수 있음이 이해될 것이다.
본 발명에 따라 더미 메모리 셀들에 대한 프로그램 동작을 수행하는 경우, 프로그램 데이터는 외부로부터 전달될 것이다. 예시적으로, 프로그램 데이터는 메모리 컨트롤러(100, 도 1 참조)로부터 전달될 것이다. 다른 예로써, 더미 워드 라인 제어기(250)가 읽기/쓰기 회로(220)를 셋(Set) 또는 리셋(Reset) 함으로써, 프로그램 데이터가 설정될 것이다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 자명하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 본 발명에 따른 메모리 시스템을 보여주는 블록도이다.
도 2는 도 1의 플래시 메모리 장치를 보여주는 블록도이다.
도 3은 본 발명의 제 1 실시 예에 따라 더미 메모리 셀들을 프로그램하는 방법을 보여주는 순서도이다.
도 4는 도 3의 프로그램 방법에 따른 전압 조건을 보여주는 테이블이다.
도 5는 본 발명의 제 2 실시 예에 따라 더미 메모리 셀들을 프로그램하는 방법을 보여주는 순서도이다.
도 6은 도 5의 프로그램 방법에 따른 전압 조건을 보여주는 테이블이다.

Claims (22)

  1. 노멀 메모리 셀들 및 더미 메모리 셀들을 포함하는 플래시 메모리 장치의 동작 방법에 있어서:
    상기 노멀 메모리 셀들에 대한 프로그램 동작을 수행하는 단계; 및
    상기 더미 메모리 셀들에 대한 프로그램 동작을 수행하는 단계를 포함하고,
    상기 더미 메모리 셀들에 대한 프로그램 동작 시에 이용되는 더미 패스 전압은 상기 노멀 메모리 셀들에 대한 프로그램 동작 시에 이용되는 노멀 패스 전압과 상이하고,
    상기 더미 패스 전압의 레벨은 상기 노멀 패스 전압의 레벨보다 낮은 동작 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 더미 메모리 셀들에 대한 프로그램 동작 시에 상기 더미 메모리 셀들의 문턱 전압은 접지 전압보다 높은 전압으로 프로그램 되고,
    상기 더미 메모리 셀들에 대한 프로그램 동작 시에 상기 더미 메모리 셀들 모두는 프로그램된 상태가 되는 동작 방법.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 노멀 메모리 셀들 및 상기 더미 메모리 셀들에 대한 소거 동작을 수행하는 단계를 더 포함하는 동작 방법.
  6. 제 5 항에 있어서,
    상기 소거 동작은
    상기 노멀 메모리 셀들에 대한 프로그램 동작을 수행한 후에 그리고 상기 더미 메모리 셀들에 대한 프로그램 동작을 수행하기 전에 수행되는 동작 방법.
  7. 제 5 항에 있어서,
    상기 소거 동작은
    상기 더미 메모리 셀들에 대한 프로그램 동작을 수행한 후에 수행되는 동작 방법.
  8. 제 7 항에 있어서,
    상기 더미 메모리 셀들에 대한 프로그램 동작을 수행하는 단계는 상기 노멀 메모리 셀들에 대한 프로그램 동작이 완료된 후에 수행되는 동작 방법.
  9. 제 8 항에 있어서,
    상기 노멀 메모리 셀들에 대한 프로그램 동작 시에 상기 노멀 메모리 셀들 모두는 프로그램된 상태가 되는 동작 방법.
  10. 제 7 항에 있어서,
    상기 더미 메모리 셀들에 대한 프로그램 동작 시에 상기 더미 메모리 셀들 모두는 프로그램된 상태가 되는 동작 방법.
  11. 제 7 항에 있어서,
    상기 소거 동작 시에, 상기 더미 메모리 셀들은 소거되지 않고, 상기 노멀 메모리 셀들은 소거되는 동작 방법.
  12. 복수의 노멀 메모리 셀들 및 더미 메모리 셀들로 구성된 메모리 셀 어레이; 및
    상기 메모리 셀 어레이에 대한 프로그램 동작 및 소거 동작을 제어하기 위한 제어 로직을 포함하고,
    상기 제어 로직은 상기 더미 메모리 셀들에 대한 프로그램 동작 시에 이용되는 더미 패스 전압이 상기 노멀 메모리 셀들에 대한 프로그램 동작 시에 이용되는 노멀 패스 전압과 상이하게 설정하도록 상기 노멀 메모리 셀들에 대한 프로그램 동작 및 상기 더미 메모리 셀들에 대한 프로그램 동작을 제어하고,
    상기 더미 패스 전압의 레벨은 상기 노멀 패스 전압의 레벨보다 낮은 플래시 메모리 장치.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
KR1020080036193A 2008-04-18 2008-04-18 플래시 메모리 장치 및 그것의 동작 방법, 그리고 그것을포함하는 메모리 시스템 KR101360136B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080036193A KR101360136B1 (ko) 2008-04-18 2008-04-18 플래시 메모리 장치 및 그것의 동작 방법, 그리고 그것을포함하는 메모리 시스템
US12/414,973 US8289774B2 (en) 2008-04-18 2009-03-31 Flash memory device and operating method of flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080036193A KR101360136B1 (ko) 2008-04-18 2008-04-18 플래시 메모리 장치 및 그것의 동작 방법, 그리고 그것을포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20090110603A KR20090110603A (ko) 2009-10-22
KR101360136B1 true KR101360136B1 (ko) 2014-02-10

Family

ID=41200990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080036193A KR101360136B1 (ko) 2008-04-18 2008-04-18 플래시 메모리 장치 및 그것의 동작 방법, 그리고 그것을포함하는 메모리 시스템

Country Status (2)

Country Link
US (1) US8289774B2 (ko)
KR (1) KR101360136B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100784862B1 (ko) * 2006-01-09 2007-12-14 삼성전자주식회사 더미 셀을 포함하는 플래시 메모리 장치
KR101642909B1 (ko) * 2010-05-19 2016-08-11 삼성전자주식회사 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템
US9136005B2 (en) * 2010-11-16 2015-09-15 Samsung Electronics Co., Ltd. Erasing methods of three-dimensional nonvolatile memory devices with cell strings and dummy word lines
KR101934905B1 (ko) 2012-03-05 2019-01-04 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법
KR20130033017A (ko) * 2011-09-26 2013-04-03 에스케이하이닉스 주식회사 불휘발성 메모리 장치의 동작 방법
KR20140016712A (ko) * 2012-07-31 2014-02-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR20160135055A (ko) * 2015-05-15 2016-11-24 에스케이하이닉스 주식회사 더미 메모리 셀들을 포함하는 반도체 메모리 장치 및 그것의 동작 방법
KR102329800B1 (ko) * 2015-10-22 2021-11-22 삼성전자주식회사 메모리 장치 및 메모리 장치의 에지 워드라인 관리 방법
US10276250B1 (en) 2017-11-20 2019-04-30 Macronix International Co., Ltd. Programming NAND flash with improved robustness against dummy WL disturbance
US10636496B2 (en) 2018-03-09 2020-04-28 Macronix International Co., Ltd. Memory device with programming cycle stages
US10418108B1 (en) 2018-03-20 2019-09-17 Macronix International Co., Ltd. Program scheme in 3D NAND flash memory
KR20200112192A (ko) 2019-03-21 2020-10-05 삼성전자주식회사 비휘발성 메모리 장치와 및 비휘발성 메모리 장치의 이레이즈 방법
KR20220099063A (ko) * 2021-01-05 2022-07-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US11894062B2 (en) * 2021-08-10 2024-02-06 Sandisk Technologies Llc Semi-circle drain side select gate maintenance by selective semi-circle dummy word line program

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070047314A1 (en) * 2005-08-31 2007-03-01 Micron Technology, Inc. Programming method for NAND EEPROM
US20070236990A1 (en) * 2006-03-28 2007-10-11 Micron Technology, Inc. Programming method to reduce word line to word line breakdown for NAND flash
US20080273388A1 (en) * 2007-03-21 2008-11-06 Henry Chin Adjusting resistance of non-volatile memory using dummy memory cells

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4398750B2 (ja) * 2004-02-17 2010-01-13 株式会社東芝 Ｎａｎｄ型フラッシュメモリ
JP2006059481A (ja) 2004-08-23 2006-03-02 Renesas Technology Corp 半導体記憶装置
DE102005058601A1 (de) * 2004-12-27 2006-07-06 Hynix Semiconductor Inc., Icheon Flash-Speicherbauelement
KR100739946B1 (ko) 2004-12-27 2007-07-16 주식회사 하이닉스반도체 더미 워드라인을 구비한 낸드 플래시 메모리 장치
KR100754894B1 (ko) * 2005-04-20 2007-09-04 삼성전자주식회사 더미 메모리 셀을 가지는 낸드 플래시 메모리 장치
KR100704025B1 (ko) 2005-09-09 2007-04-04 삼성전자주식회사 셀스트링에 배치되는 더미셀을 가지는 불휘발성 반도체메모리 장치
KR100784862B1 (ko) * 2006-01-09 2007-12-14 삼성전자주식회사 더미 셀을 포함하는 플래시 메모리 장치
KR101297283B1 (ko) 2006-07-10 2013-08-19 삼성전자주식회사 낸드형 셀 스트링을 가지는 비휘발성 기억 장치
JP2008135100A (ja) * 2006-11-28 2008-06-12 Toshiba Corp 半導体記憶装置及びそのデータ消去方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070047314A1 (en) * 2005-08-31 2007-03-01 Micron Technology, Inc. Programming method for NAND EEPROM
US20070236990A1 (en) * 2006-03-28 2007-10-11 Micron Technology, Inc. Programming method to reduce word line to word line breakdown for NAND flash
US20080273388A1 (en) * 2007-03-21 2008-11-06 Henry Chin Adjusting resistance of non-volatile memory using dummy memory cells

Also Published As

Publication number Publication date
KR20090110603A (ko) 2009-10-22
US8289774B2 (en) 2012-10-16
US20090262576A1 (en) 2009-10-22

Similar Documents

Publication Publication Date Title
KR101360136B1 (ko) 플래시 메모리 장치 및 그것의 동작 방법, 그리고 그것을포함하는 메모리 시스템
US7558114B2 (en) Flash memory device capable of improving reliability
KR100794663B1 (ko) 디스터브 모니터링 스킴을 갖는 플래시 메모리 장치
KR101308014B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 리커버리 방법
US8194460B2 (en) Charge loss compensation during programming of a memory device
KR101483050B1 (ko) 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
JP2009026447A (ja) 選択トランジスタをプログラムするメモリ装置及びそのプログラム方法とこれを用いたメモリシステム
KR20100025304A (ko) 불휘발성 메모리 장치의 프로그램 방법
KR20080108791A (ko) 불휘발성 메모리 장치의 소거 방법
KR20150091687A (ko) 반도체 장치
US7286398B2 (en) Semiconductor device and method of controlling said semiconductor device
KR100888616B1 (ko) 소거 동작 전에 프리 프로그램 동작을 수행하는 낸드플래시 메모리 및 그것의 소거 방법
US8942048B2 (en) Semiconductor device and method of operating the same
KR100960466B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR20100090968A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
JP2007058966A (ja) 半導体装置
JP4698605B2 (ja) 半導体装置および半導体装置の制御方法
KR20120059035A (ko) 반도체 메모리 장치의 프로그램 방법
JP2010086623A (ja) Ｎａｎｄ型フラッシュメモリ
KR20120069115A (ko) 반도체 메모리 장치 및 그의 동작 방법
KR20120005831A (ko) 메모리 장치 및 이의 동작 방법
KR20210094741A (ko) 비휘발성 메모리 장치 및 그 동작 방법
KR100905868B1 (ko) 플래시 메모리 소자의 동작 방법
KR100784864B1 (ko) 소거 동작 후에 포스트 프로그램 동작을 수행하는 낸드플래시 메모리 및 그것의 소거 방법
KR101981798B1 (ko) 불휘발성 메모리 장치의 소거 방법 및 소프트 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 7