KR100885782B1 - 차지 트랩형 불휘발성 메모리 장치 및 그 프로그램 방법 - Google Patents

차지 트랩형 불휘발성 메모리 장치 및 그 프로그램 방법 Download PDF

Info

Publication number
KR100885782B1
KR100885782B1 KR1020070025097A KR20070025097A KR100885782B1 KR 100885782 B1 KR100885782 B1 KR 100885782B1 KR 1020070025097 A KR1020070025097 A KR 1020070025097A KR 20070025097 A KR20070025097 A KR 20070025097A KR 100885782 B1 KR100885782 B1 KR 100885782B1
Authority
KR
South Korea
Prior art keywords
pulse
program
detrap
memory device
memory cell
Prior art date
Application number
KR1020070025097A
Other languages
English (en)
Other versions
KR20080084025A (ko
Inventor
최은석
김세준
박경환
유현승
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070025097A priority Critical patent/KR100885782B1/ko
Priority to US11/771,632 priority patent/US7616496B2/en
Priority to TW096124238A priority patent/TWI343579B/zh
Priority to JP2007213283A priority patent/JP2008226421A/ja
Priority to CN2007101612734A priority patent/CN101266837B/zh
Publication of KR20080084025A publication Critical patent/KR20080084025A/ko
Application granted granted Critical
Publication of KR100885782B1 publication Critical patent/KR100885782B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본원 발명의 차지 트랩형 불휘발성 메모리 장치의 프로그램 방법은 선택된 메모리셀에 대하여 프로그램 펄스를 인가하는 단계와, 상기 프로그램 펄스가 인가된 셀에 대하여 쉘로우 트랩된 전하를 제거하는 디트랩(Detrap) 펄스를 인가하는 단계와, 상기 메모리 셀에 대하여 프로그램 검증 펄스를 인가하는 단계를 포함하는 것을 특징으로 한다.
또한, 본원 발명의 차지 트랩형 불휘발성 메모리 장치는 차지 트랩형 메모리 셀로 구성된 메모리 셀 어레이와, 상기 차지 트랩형 메모리 셀에 디트랩 펄스를 공급하는 고전압 발생기를 포함하는 것을 특징으로 한다.
차지 트랩, 쉘로우 트랩, 디트랩

Description

차지 트랩형 불휘발성 메모리 장치 및 그 프로그램 방법{Charge trap type non volatile memory device and program method thereof}
도 1은 통상적인 차지 트랩형 불휘발성 메모리 장치의 독출 동작시 셀의 문턱전압의 분포를 도시한 그래프이다.
도 2는 본 발명이 적용되는 차지 트랩형 불휘발성 메모리 장치의 전체 구성을 도시한 도면이다.
도 3은 본원 발명의 일실시예에 따른 차지 트랩형 불휘발성 메모리 장치의 프로그램 동작시에 인가되는 전압 신호를 도시한 도면이다.
도 4는 본원 발명의 또 다른 실시예에 따른 차지 트랩형 불휘발성 메모리 장치의 프로그램 동작시에 인가되는 전압 신호를 도시한 도면이다.
도 5는 본원 발명의 또 다른 실시예에 따른 트랩형 불휘발성 메모리 장치의 프로그램 동작시에 인가되는 전압 신호를 도시한 도면이다.
본 발명은 차지 트랩형 불휘발성 메모리 장치 및 그 프로그램 방법에 관한 것이다.
데이터를 저장하는 데 사용되는 불휘발성 메모리 소자들은 메모리 셀의 단위 셀을 구성하는 기억 저장층의 종류에 따라 부유 게이트(floating gate)형 불휘발성 메모리 소자와 차지 트랩(charge trap)형 불휘발성 메모리 소자로 구분될 수 있다. 상기 부유 게이트형 불휘발성 메모리 소자는 부유 게이트에 전하를 축적하는데 비하여, 차지 트랩형 불휘발성 메모리 소자는 실리콘 질화막과 같은 유전막에 존재하는 트랩에 전하를 축적한다. 부유 게이트형 불휘발성 메모리 소자는 셀 사이즈를 줄이는데 한계를 가지며 프로그램 및 소거를 위해 고전압을 사용해야 하는 한계를 가지고있다. 반면에 차지 트랩형 불휘발성 메모리 소자는 저전력 및 저전압의 요구에 부응하며 고집적을 실현할 수 있다.
이와 같은 차지 트랩형 불휘발성 메모리 장치는 특정 메모리 셀에는 트랩 에너지의 분포 특성으로 인해 여러 에너지 레벨의 전하가 트랩 된다. 특히, 트랩된 전하의 에너지 분포중 쉘로우 트랩(shallow trap)된 전하는 독출 전압과 같은 낮은 전기장에서도 쉽게 사라지기 때문에 독출 신뢰성(read endurance)을 저하시킨다.
상술한 문제점을 해결하기 위하여 본원 발명은 프로그램 펄스을 인가하는 도중에 쉘로우 트랩된 전하를 디트랩(detrap) 시키는 전압을 인가하는 단계를 포함하는 차지 트랩형 불휘발성 메모리 장치의 프로그램 방법을 제공하는 것을 목적으로 한다. 또한, 상기와 같은 디트랩 펄스를 인가하는 차지 트랩형 불휘발성 메모리 장치를 제공하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본원 발명의 차지 트랩형 불휘발성 메모리 장치의 프로그램 방법은 선택된 메모리셀에 대하여 프로그램 펄스를 인가하는 단계와, 상기 프로그램 펄스가 인가된 셀에 대하여 쉘로우 트랩된 전하를 제거하는 디트랩(Detrap) 펄스를 인가하는 단계와, 상기 메모리 셀에 대하여 프로그램 검증 펄스를 인가하는 단계를 포함하되, 상기 디트랩 펄스는 상기 프로그램 펄스보다 낮고 프로그램 검증 펄스와 같거나 프로그램 검증 펄스보다 높은 전압 레벨을 갖는 것을 특징으로 한다.
또한, 본원 발명의 차지 트랩형 불휘발성 메모리 장치의 프로그램 방법은 선택된 메모리셀에 대하여 프로그램 펄스를 인가하는 단계와, 상기 프로그램 펄스가 인가된 셀에 대하여 쉘로우 트랩된 전하를 제거하는 디트랩(Detrap) 펄스를 인가하는 단계와, 상기 메모리 셀에 대하여 프로그램 검증 펄스를 인가하는 단계를 포함하되, 상기 디트랩 펄스는 상기 프로그램 검증 펄스보다 넓은 펄스 폭을 갖는 것을 특징으로 한다.
또한, 본원 발명의 차지 트랩형 불휘발성 메모리 장치의 프로그램 방법은 선택된 메모리셀에 대하여 프로그램 펄스를 인가하는 단계와, 상기 프로그램 펄스가 인가된 셀에 대하여 쉘로우 트랩된 전하를 제거하는 디트랩(Detrap) 펄스를 인가하는 단계와, 상기 메모리 셀에 대하여 프로그램 검증 펄스를 인가하는 단계를 포함하되, 상기 디트랩 펄스는 상기 프로그램 펄스보다 낮고 패스전압과 같거나 패스전압보다 높은 전압 레벨을 갖는 것을 특징으로 한다.
또한, 본원 발명의 차지 트랩형 불휘발성 메모리 장치는 차지 트랩형 메모리 셀로 구성된 메모리 셀 어레이와, 상기 차지 트랩형 메모리 셀에 디트랩 펄스를 공급하는 고전압 발생기를 포함하되, 상기 디트랩 펄스는 프로그램 펄스 인가 후 프로그램 검증 펄스 인가 전에 인가되는 것을 특징으로 한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 통상적인 차지 트랩형 불휘발성 메모리 장치의 독출 동작시 셀의 문턱전압의 분포를 도시한 그래프이다.
유전체에 쉘로우 트랩된 전하는 독출 동작시에 인가되는 낮은 레벨의 독출 전압에 의해서도 디트랩된다. 따라서, 도시된 바와 같이 프로그램 검증시에 특정 셀이 갖던 문턱전압의 분포(1)가 점차 낮아지는 것(2,3,4)을 볼 수 있다. 이는 독출 신뢰성을 저하시키는 문제점이 있다.
이러한 문제점을 해결하기 위해, 프로그램 펄스 인가 후 검증 전압을 인가하기 전에 쉘로우 트랩된 전하를 제거하기 위하여 디트랩 펄스를 인가하는 단계를 포함하도록 한다.
도 2는 본 발명이 적용되는 차지 트랩형 불휘발성 메모리 장치의 전체 구성을 도시한 도면이다.
상기 차지 트랩형 불휘발성 메모리 장치(200)는 차지 트랩 방식에 의해 데이터를 저장하는 메모리 셀이 포함된 메모리 셀 어레이(202), 페이지 버퍼(208), X/Y-디코더(204, 206), 고전압 발생기(210), 명령어 인터페이스 로직부(212), 명령어 레지스터(214), 어드레스 레지스터/카운터(216), IO 버퍼부(220)를 포함한다.
상기 불휘발성 메모리 장치의 동작을 살펴보기로 한다.
먼저, 상기 명령어 인터페이스 로직부(212)에 대하여 칩 인에이블 신호(/CE)가 디스에이블되고, 라이트 인에이블 신호(/WE)가 토글되면, 이에 응답하여, 상기 명령어 인터페이스 로직부(212)가 상기 IO 버퍼부(220)와 명령어 레지스터(214)를 통하여 수신되는 명령어 신호를 수신하고, 그 명령어에 따라 프로그램 명령, 소거 명령 또는 독출 명령등을 발생시킨다. 이때, 상기 커맨드 신호는 상기 불휘발성 메모리 장치의 동작 모드를 결정하는 페이지 프로그램 셋업 코드(page program setup code)를 포함한다. 한편, 상기 명령어 인터페이스 로직부(212)에서 출력되는 레디/비지바(read/busy bar) 신호(/R/B)는 일정 시간 동안 디스에이블되는데, 외부의 메모리 컨트롤러(미도시)는 상기 레디/비지바 신호(/R/B)를 수신하고 상기 불휘발성 메모리 장치가 프로그램/소거/독출 등의 동작 상태임을 인식한다. 즉, 상기 레디/비지바 신호(/R/B)가 디스에이블되는 시간 동안, 상기 메모리 셀 어레이 중 하나의 페이지에 대한 프로그램/소거/독출 등이 실행된다.
또한, 어드레스 레지스터/카운터(216)는 상기 IO 버퍼부(220)를 통하여 수신되는 어드레스 신호를 수신하고, 로우 어드레스 신호 및 칼럼 어드레스 신호를 발생시킨다. 상기 어드레스 신호는 상기 메모리 셀 중 하나에 포함되는 페이지들 중 하나에 대응한다.
상기 고전압 발생기(210)는 상기 프로그램 명령, 소거 명령 또는 독출 명령에 응답하여 바이어스 전압들을 발생하고 이를 페이지 버퍼(208), X-디코더(204)등에 공급한다.
상기 X-디코더(204)는 상기 로우 어드레스 신호에 응답하여, 상기 메모리 셀 어레이의 블록들 중 하나에 상기 고전압 발생기(210)로 부터 공급받은 바이어스 전압들을 메모리 셀 어레이(202)에 공급한다.
상기 Y-디코더(206)는 상기 컬럼 어드레스 신호에 응답하여, 상기 페이지 버퍼(202)를 통하여 상기 메모리 셀 어레이의 블록들에 의해 공유되는 비트 라인들(미도시)에 데이터 신호를 공급한다.
상기 페이지 버퍼(202)는 상기 IO 버퍼부(220) 및 상기 Y-디코더(206)를 통하여 수신되는 데이터 신호를 래치하여 상기 메모리 셀 어레이의 블록들에 의해 공유되는 비트 라인들(미도시)에 출력한다.
본원 발명의 차지 트랩형 불휘발성 메모리 장치에서는 상기 고전압 발생기(210)와 X-디코더(204) 등을 통하여 프로그램 펄스, 프로그램 검증 펄스를 인가하며, 아울러 다양한 형태의 디트랩 펄스를 인가한다. 이제 본원 발명의 실시예에 따른 디트랩 펄스의 형태를 살펴보기로 한다.
도 3은 본원 발명의 일실시예에 따른 차지 트랩형 불휘발성 메모리 장치의 프로그램 동작시에 인가되는 전압 신호를 도시한 도면이다.
ISPP(Incremental Step Pulse Program) 방식에 따라 특정 셀에 대하여 프로그램 펄스을 인가하되, 프로그램 펄스와 프로그램 검증 펄스 사이에 디트랩 펄스를 추가로 인가하는 것을 특징으로 한다.
즉, 특정 프로그램 펄스에 의하여 특정 셀이 프로그램되지만, 그중에서는 쉘로우 트랩된 전하가 있을 수 있으므로, 이 쉘로우 트랩된 전하를 먼저 제거한 후, 그 제거된 상태를 기준으로 하여 프로그램 검증 동작을 실시하게 된다.
이와 같이 쉘로우 트랩된 전하를 제거하기 위하여 인가되는 펄스 전압을 디트랩 펄스라 한다.
상기 디트랩 펄스의 전압 레벨은 유전체의 특성에 따라 프로그램 검증 동작시에 선택된 워드라인에 인가되는 검증 전압과 동일한 전압 레벨을 갖거나, 그보다 더 큰 레벨을 갖거나 반대 방향의 전압을 가할 수도 있다.
이 후에 도면을 참조하여 설명하겠지만, 상기 디트랩 펄스는 펄스의 전압레벨과 펄스 폭의 조절에 따라 다양한 형태로 변형할 수 있다.
도 3에 도시된 실시예의 경우 프로그램 검증 펄스와 동일한 레벨을 갖는 것을 특징으로 하는 디트랩 펄스를 도시하고 있다.
도시된 바와 같이 디트랩 펄스는 프로그램 검증 펄스와 같은 전압 레벨을 갖 는 것을 특징으로 한다.
바람직하게는, 상기 디트랩 펄스는 프로그램 펄스보다 낮고 프로그램 검증 펄스와 같은 전압 레벨을 갖는 것을 특징으로 한다.
도 4는 본원 발명의 또 다른 실시예에 따른 차지 트랩형 불휘발성 메모리 장치의 프로그램 동작시에 인가되는 전압 신호를 도시한 도면이다.
도시된 바와 같이 디트랩 펄스는 프로그램 검증 펄스보다 높은 전압 레벨을 갖는 것을 특징으로 한다.
바람직하게는, 상기 디트랩 펄스는 프로그램 펄스보다 낮고 프로그램 검증 펄스보다 높은 전압 레벨을 갖는 것을 특징으로 한다.
상기와 같이 디트랩 펄스의 전압 레벨을 조절하여 쉘로우 트랩된 전하가 디트랩되는데 소요되는 시간을 감소시킬 수 있다.
도 5는 본원 발명의 또 다른 실시예에 따른 트랩형 불휘발성 메모리 장치의 프로그램 동작시에 인가되는 전압 신호를 도시한 도면이다.
도시된 바와 같이 디트랩 펄스는 프로그램 검증 펄스의 펄스보다 넓은 펄스 폭을 갖는 것을 특징으로 한다.
이때 상기 디트랩 펄스는 프로그램 펄스 보다 낮고 프로그램 검증 펄스와 같은 전압 레벨을 갖는 것을 특징으로 한다.
또한, 도 4의 실시예의 특징을 결합한 디트랩 펄스를 인가할 수 있다. 즉, 상기 디트랩 펄스는 프로그램 펄스보다 낮고 프로그램 검증 펄스보다 높은 전압 레벨을 가지면서, 프로그램 검증 펄스보다 넓은 펄스 폭을 갖는 디트랩 펄스를 인가한다.
상기와 같이 디트랩 펄스의 펄스 폭을 조절하여 쉘로우 트랩된 전하가 디트랩되는데 소요되는 시간을 감소시킬 수 있다.
한편, 본원 발명의 또 다른 실시예에 따르면, 상기 디트랩 펄스는 프로그램 동작시 비선택된 워드라인에 인가되는 패스전압(Vpass)의 전압레벨과 같은 전압 레벨을 갖는 것을 특징으로 한다.
바람직하게는, 상기 디트랩 펄스는 프로그램 펄스보다 낮고 패스 전압과 같은 전압 레벨을 갖는 것을 특징으로 한다.
본원 발명의 또 다른 실시예에 따르면, 상기 디트랩 펄스는 프로그램 동작시 비선택된 워드라인에 인가되는 패스전압의 전압레벨보다 높은 전압 레벨을 갖는 것을 특징으로 한다.
바람직하게는, 상기 디트랩 펄스는 프로그램 펄스보다 낮고 패스 전압보다 높은 전압 레벨을 갖는 것을 특징으로 한다.
상기와 같이 디트랩 펄스의 전압 레벨을 조절하여 쉘로우 트랩된 전하가 디트랩되는데 소요되는 시간을 감소시킬 수 있다.
본원 발명의 또 다른 실시예에 따르면, 상기 디트랩 펄스는 프로그램 동작시 비선택된 워드라인에 인가되는 패스전압의 펄스 폭 보다 넓은 펄스 폭을 갖는 것을 특징으로 한다.
이때 상기 디트랩 펄스는 프로그램 펄스보다 낮고 패스 전압과 같은 전압 레벨을 갖는 것을 특징으로 한다.
또한, 상기 디트랩 펄스는 프로그램 펄스보다 낮고 패스 전압보다 높은 전압 레벨을 가지면서, 패스 전압의 펄스보다 넓은 펄스 폭을 갖는 디트랩 펄스를 인가한다.
바람직하게는, 상기 디트랩 펄스는 프로그램 펄스보다 낮고 패스 전압보다 높은 전압 레벨을 갖는 것을 특징으로 한다.
상기와 같이 디트랩 펄스의 펄스 폭을 조절하여 쉘로우 트랩된 전하가 디트랩되는데 소요되는 시간을 감소시킬 수 있다.
전술한 본원 발명의 구성에 따라 차지 트랩행 불휘발성 메모리 장치에서 프로그램 검증 동작이전에 쉘로우 트랩된 전하를 제거하는 단계를 거침으로써, 문턱전압의 분포가 변화하는 현상을 막을 수 있고, 독출 신뢰성을 확보할 수 있다.

Claims (14)

  1. 선택된 메모리셀에 대하여 프로그램 펄스를 인가하는 단계와,
    상기 프로그램 펄스가 인가된 셀에 대하여 쉘로우 트랩된 전하를 제거하는 디트랩(Detrap) 펄스를 인가하는 단계와,
    상기 메모리 셀에 대하여 프로그램 검증 펄스를 인가하는 단계를 포함하되,
    상기 디트랩 펄스는 상기 프로그램 펄스보다 낮고 프로그램 검증 펄스와 같거나 프로그램 검증 펄스보다 높은 전압 레벨을 갖는 것을 특징으로 하는 차지 트랩형 불휘발성 메모리 장치의 프로그램 방법.
  2. 선택된 메모리셀에 대하여 프로그램 펄스를 인가하는 단계와,
    상기 프로그램 펄스가 인가된 셀에 대하여 쉘로우 트랩된 전하를 제거하는 디트랩(Detrap) 펄스를 인가하는 단계와,
    상기 메모리 셀에 대하여 프로그램 검증 펄스를 인가하는 단계를 포함하되,
    상기 디트랩 펄스는 상기 프로그램 검증 펄스보다 넓은 펄스 폭을 갖는 것을 특징으로 하는 차지 트랩형 불휘발성 메모리 장치의 프로그램 방법.
  3. 제2항에 있어서, 상기 디트랩 펄스는 상기 프로그램 펄스보다 낮고 프로그램 검증 펄스와 같거나 프로그램 검증 펄스보다 높은 전압 레벨을 갖는 것을 특징으로 하는 차지 트랩형 불휘발성 메모리 장치의 프로그램 방법.
  4. 선택된 메모리셀에 대하여 프로그램 펄스를 인가하는 단계와,
    상기 프로그램 펄스가 인가된 셀에 대하여 쉘로우 트랩된 전하를 제거하는 디트랩(Detrap) 펄스를 인가하는 단계와,
    상기 메모리 셀에 대하여 프로그램 검증 펄스를 인가하는 단계를 포함하되,
    상기 디트랩 펄스는 상기 프로그램 펄스보다 낮고 패스전압과 같거나 패스전압보다 높은 전압 레벨을 갖는 것을 특징으로 하는 차지 트랩형 불휘발성 메모리 장치의 프로그램 방법.
  5. 제4항에 있어서, 상기 디트랩 펄스는 상기 프로그램 검증 펄스보다 넓은 펄스 폭을 갖는 것을 특징으로 하는 차지 트랩형 불휘발성 메모리 장치의 프로그램 방법.
  6. 차지 트랩형 메모리 셀로 구성된 메모리 셀 어레이와,
    상기 차지 트랩형 메모리 셀에 디트랩 펄스를 공급하는 고전압 발생기를 포함하되,
    상기 디트랩 펄스는 프로그램 펄스 인가 후 프로그램 검증 펄스 인가 전에 인가되는 것을 특징으로 하는 차지 트랩형 불휘발성 메모리 장치.
  7. 제6항에 있어서, 상기 디트랩 펄스는 상기 프로그램 펄스보다 낮고 프로그램 검증 펄스와 같거나 높은 전압 레벨을 갖는 것을 특징으로 하는 차지 트랩형 불휘발성 메모리 장치.
  8. 제6항에 있어서, 상기 디트랩 펄스는 상기 프로그램 검증 펄스보다 넓은 펄스 폭을 갖는 것을 특징으로 하는 차지 트랩형 불휘발성 메모리 장치.
  9. 제6항에 있어서, 상기 디트랩 펄스는 상기 프로그램 검증 펄스보다 넓은 펄스 폭을 갖고, 상기 프로그램 펄스보다 낮고 프로그램 검증 펄스와 같거나 프로그램 검증 펄스보다 높은 전압 레벨을 갖는 것을 특징으로 하는 차지 트랩형 불휘발성 메모리 장치.
  10. 제6항에 있어서, 상기 디트랩 펄스는 프로그램 펄스보다 낮고 패스전압과 같거나 패스전압보다 높은 전압 레벨을 갖는 것을 특징으로 하는 차지 트랩형 불휘발성 메모리 장치.
  11. 제6항에 있어서, 상기 디트랩 펄스는 상기 프로그램 검증 펄스보다 넓은 펄스 폭을 갖고, 상기 프로그램 펄스보다 낮고 패스전압과 같거나 패스전압보다 높은 전압 레벨을 갖는 것을 특징으로 하는 차지 트랩형 불휘발성 메모리 장치.
  12. 삭제
  13. 삭제
  14. 삭제
KR1020070025097A 2007-03-14 2007-03-14 차지 트랩형 불휘발성 메모리 장치 및 그 프로그램 방법 KR100885782B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070025097A KR100885782B1 (ko) 2007-03-14 2007-03-14 차지 트랩형 불휘발성 메모리 장치 및 그 프로그램 방법
US11/771,632 US7616496B2 (en) 2007-03-14 2007-06-29 Charge trap type non-volatile memory device and program method thereof
TW096124238A TWI343579B (en) 2007-03-14 2007-07-04 Charge trap type non-volatile memory device and programe method thereof
JP2007213283A JP2008226421A (ja) 2007-03-14 2007-08-20 チャージトラップ型不揮発性メモリ装置とそのプログラム方法
CN2007101612734A CN101266837B (zh) 2007-03-14 2007-09-25 电荷陷捕型非易失性存储装置及其编程方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070025097A KR100885782B1 (ko) 2007-03-14 2007-03-14 차지 트랩형 불휘발성 메모리 장치 및 그 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20080084025A KR20080084025A (ko) 2008-09-19
KR100885782B1 true KR100885782B1 (ko) 2009-02-26

Family

ID=39762490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070025097A KR100885782B1 (ko) 2007-03-14 2007-03-14 차지 트랩형 불휘발성 메모리 장치 및 그 프로그램 방법

Country Status (5)

Country Link
US (1) US7616496B2 (ko)
JP (1) JP2008226421A (ko)
KR (1) KR100885782B1 (ko)
CN (1) CN101266837B (ko)
TW (1) TWI343579B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4881401B2 (ja) * 2009-03-23 2012-02-22 株式会社東芝 Ｎａｎｄ型フラッシュメモリ
US7995394B2 (en) * 2009-07-30 2011-08-09 Sandisk Technologies Inc. Program voltage compensation with word line bias change to suppress charge trapping in memory
JP2011040135A (ja) 2009-08-13 2011-02-24 Toshiba Corp 不揮発性半導体記憶装置
KR101666942B1 (ko) 2010-08-18 2016-10-18 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법과, 상기 방법을 수행할 수 있는 장치들
US8400831B2 (en) * 2010-11-29 2013-03-19 Intel Corporation Method and apparatus for improving endurance of flash memories
KR20120121170A (ko) * 2011-04-26 2012-11-05 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR102187643B1 (ko) 2013-12-04 2020-12-08 삼성전자주식회사 메모리 시스템 및 그것을 포함하는 유저 장치
US9165659B1 (en) 2014-05-08 2015-10-20 Sandisk Technologies Inc. Efficient reprogramming method for tightening a threshold voltage distribution in a memory device
US9218874B1 (en) * 2014-08-11 2015-12-22 Sandisk Technologies Inc. Multi-pulse programming cycle of non-volatile memory for enhanced de-trapping
US9355714B2 (en) 2014-09-10 2016-05-31 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of controlling the same
US9830219B2 (en) * 2014-09-15 2017-11-28 Western Digital Technologies, Inc. Encoding scheme for 3D vertical flash memory
JP5952366B2 (ja) 2014-10-02 2016-07-13 ウィンボンド エレクトロニクス コーポレーション 高信頼性不揮発性半導体メモリ
TWI556246B (zh) * 2015-01-29 2016-11-01 華邦電子股份有限公司 高可靠性非揮發性半導體儲存裝置及其資料抹除方法
KR102411026B1 (ko) * 2015-09-24 2022-06-21 삼성전자주식회사 비휘발성 메모리 장치의 동작 방법, 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
US10373697B1 (en) 2018-02-15 2019-08-06 Sandisk Technologies Llc Programming dummy memory cells in erase operation to reduce threshold voltage downshift for select gate transistors
JP7293060B2 (ja) 2019-09-17 2023-06-19 キオクシア株式会社 半導体記憶装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6721204B1 (en) * 2003-06-17 2004-04-13 Macronix International Co., Ltd. Memory erase method and device with optimal data retention for nonvolatile memory
KR20050112651A (ko) * 2004-05-27 2005-12-01 동부아남반도체 주식회사 플래시 메모리 소자 및 이의 프로그래밍/소거 방법
KR20050116975A (ko) * 2004-06-09 2005-12-14 동부아남반도체 주식회사 플래시 메모리 소자 및 이의 소거 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7209390B2 (en) * 2004-04-26 2007-04-24 Macronix International Co., Ltd. Operation scheme for spectrum shift in charge trapping non-volatile memory
JP2007035214A (ja) * 2005-07-29 2007-02-08 Renesas Technology Corp 不揮発性半導体記憶装置
JP2007193862A (ja) * 2006-01-17 2007-08-02 Toshiba Corp 不揮発性半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6721204B1 (en) * 2003-06-17 2004-04-13 Macronix International Co., Ltd. Memory erase method and device with optimal data retention for nonvolatile memory
KR20050112651A (ko) * 2004-05-27 2005-12-01 동부아남반도체 주식회사 플래시 메모리 소자 및 이의 프로그래밍/소거 방법
KR20050116975A (ko) * 2004-06-09 2005-12-14 동부아남반도체 주식회사 플래시 메모리 소자 및 이의 소거 방법

Also Published As

Publication number Publication date
CN101266837B (zh) 2011-04-20
CN101266837A (zh) 2008-09-17
TWI343579B (en) 2011-06-11
KR20080084025A (ko) 2008-09-19
JP2008226421A (ja) 2008-09-25
US7616496B2 (en) 2009-11-10
TW200837763A (en) 2008-09-16
US20080225595A1 (en) 2008-09-18

Similar Documents

Publication Publication Date Title
KR100885782B1 (ko) 차지 트랩형 불휘발성 메모리 장치 및 그 프로그램 방법
US7796444B2 (en) Concurrent programming of non-volatile memory
KR100953045B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
US9070460B2 (en) Non-volatile semiconductor memory
JP5072723B2 (ja) 不揮発性半導体記憶装置
US8023330B2 (en) Method of erasing a nonvolatile memory device
US7646639B2 (en) Circuit and method generating program voltage for non-volatile memory device
JP4593159B2 (ja) 半導体装置
US20020057599A1 (en) Nonvolatile semiconductor memory device having reduced erase time and method of erasing data of the same
KR100996108B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
JP2007305204A (ja) 不揮発性半導体記憶装置
KR100965076B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
US20150270003A1 (en) Non-volatile memory and method for programming the same
JP6144741B2 (ja) 不揮発性半導体メモリ
JP2009048750A (ja) 不揮発性半導体記憶装置
JP4672673B2 (ja) 半導体装置および半導体装置の制御方法
US8000154B2 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
US20120140572A1 (en) Semiconductor memory device and method of operating the same
JP2009301679A (ja) 不揮発性半導体記憶装置とその書き込み方法
JP2009070531A (ja) 半導体装置及びその制御方法
KR100967010B1 (ko) 불휘발성 메모리 장치 및 그 프로그램 방법
KR20090048754A (ko) 플래시 메모리 소자 및 이의 프로그램 및 소거 방법
KR101075996B1 (ko) 비휘발성 메모리장치, 그의 프로그램 및 이레이즈 방법
CN110827904A (zh) 存储器装置及其编程方法
KR20090026510A (ko) 불휘발성 메모리 장치의 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130128

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140122

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150121

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee