CN101266837B - 电荷陷捕型非易失性存储装置及其编程方法 - Google Patents

电荷陷捕型非易失性存储装置及其编程方法 Download PDF

Info

Publication number
CN101266837B
CN101266837B CN2007101612734A CN200710161273A CN101266837B CN 101266837 B CN101266837 B CN 101266837B CN 2007101612734 A CN2007101612734 A CN 2007101612734A CN 200710161273 A CN200710161273 A CN 200710161273A CN 101266837 B CN101266837 B CN 101266837B
Authority
CN
China
Prior art keywords
pulse
programming
voltage level
goes
catching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101612734A
Other languages
English (en)
Other versions
CN101266837A (zh
Inventor
崔殷硕
金世埈
朴景焕
刘泫升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101266837A publication Critical patent/CN101266837A/zh
Application granted granted Critical
Publication of CN101266837B publication Critical patent/CN101266837B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

一种对电荷陷捕型非易失性存储设备进行编程的方法，包含：施加编程脉冲至选择存储单元；施加去陷捕脉冲至该选择存储单元；及施加编程确认脉冲至该存储单元。该电荷陷捕型非易失性存储设备包含：含有电荷陷捕存储单元的存储单元阵列；及高压产生器，用以供应去陷捕脉冲至电荷陷捕存储单元。

Description

电荷陷捕型非易失性存储装置及其编程方法
本发明主张2007年3月14日申请的韩国专利申请案第2007-25097号，在此并入全文供参照。
技术领域
本发明涉及一种电荷陷捕(trap)型非易失性存储设备及其编程方法。
背景技术
依照包含存储单元(memory cell)的单位单元的存储层的类型，用以储存数据的非易失性存储设备可分为浮动栅型非易失性存储设备及电荷陷捕型非易失性存储设备。该浮动栅型非易失性存储设备适用以储存浮动栅中的电荷，反之，该电荷陷捕型非易失性存储设备适用以堆积电荷于现存的如氮化硅层的介电层中的陷捕上。当存储单元尺寸减小时，该浮动栅型非易失性存储设备需要高压来编程及擦除操作。相对地，该电荷陷捕型非易失性存储设备符合低电力与低电压的需求，且可实现高整合度。
在电荷陷捕型非易失性存储设备中，由于陷捕能量的分布特性，一些能阶的电荷在特定存储单元上被陷捕。特别地，陷捕电荷的能量分布的浅陷捕电荷即使在如读取电压的低电场上也容易消失，因而降低读取持久性。
发明内容
因此，本发明针对上述问题，揭示一种电荷陷捕型非易失性存储设备的编程方法，其中施加电压以移除施加编程脉冲时的浅陷捕电荷。此外，本发明揭示一种施加去陷捕脉冲的电荷陷捕型非易失性存储设备。
本发明提供一种对电荷陷捕型非易失性存储设备进行编程的方法，包含：施加编程脉冲至选择存储单元；施加去陷捕脉冲至该选择存储单元；及施加编程确认脉冲至该选择存储单元，其中该去陷捕脉冲的电压电平低于该编程脉冲的电压电平，且高于该编程确认脉冲的电压电平。
本发明还提供一种电荷陷捕型非易失性存储设备，包含：存储单元阵列；及高压产生器，用以供应去陷捕脉冲至存储单元阵列中的存储单元，其中该去陷捕脉冲的电压电平低于该编程脉冲的电压电平，且高于该编程确认脉冲的电压电平。
在本发明的一方面，一种编程电荷陷捕型非易失性存储设备的方法包含：施加编程脉冲至选择的存储单元；施加去陷捕脉冲以从已施加编程脉冲的存储单元移除浅陷捕电荷；及施加编程确认脉冲至存储单元。
在本发明的另一方面，一种电荷陷捕型非易失性存储设备包含具有电荷陷捕存储单元的存储单元阵列；及供应去陷捕脉冲(detrap pulse)至电荷陷捕存储单元的高压产生器。
附图说明
图1为说明一般电荷陷捕型非易失性存储设备的读取操作期间存储单元的阈值电压的分布曲线图；
图2为应用本发明的电荷陷捕型非易失性存储设备的功能方块图；
图3为说明依照本发明实施例的电荷陷捕型非易失性存储设备的编程操作期间施加的电压信号的图式；
图4为说明依照本发明另一实施例的电荷陷捕型非易失性存储设备的编程操作期间施加的电压信号的图式；和
图5为说明依照本发明再一实施例的电荷陷捕型非易失性存储设备的编程操作期间施加的电压信号的图式。
具体实施方式
参照附随图式详细说明依照本发明的特定实施例。
图1为说明一般电荷陷捕型非易失性存储设备的读取操作期间存储单元的阈值电压的分布曲线图。
介电层上浅陷捕的电荷，于读取操作期间，被施加的低电平读取电压去陷捕(亦即，释放)。图1说明编程确认上特定存储单元的阈值电压的分布(1)。此阈值电压由于读取持久性的劣化而渐渐下降(2，3与4)。
为了处理此问题，于施加确认电压前但编程脉冲施加之后，施加去陷捕脉冲以移除浅陷捕电荷。
图2为应用本发明的电荷陷捕型非易失性存储设备的功能方块图。
电荷陷捕型非易失性存储设备200包含：存储单元阵列202，其具有依照电荷陷捕方法来储存数据的存储单元；页面缓冲器208；X/Y译码器204与206；高压产生器210；指令界面逻辑单元212；指令寄存器214；地址寄存器/计数器216；及IO缓冲器单元220。非易失性存储设备的操作说明如下。
在指令界面逻辑单元212方面，若芯片致能信号/CE被失能(disabled)且写入致能信号/WE被触发时，则该指令界面逻辑单元212会对其响应而通过IO缓冲器单元220及指令寄存器214来接收命令信号。该指令界面逻辑单元212响应该命令信号来产生编程命令、擦除命令或读取命令。该命令信号包含用以确定非易失性存储设备的操作模式的页面编程设定码。同时，使从指令界面逻辑单元212输出的预备/忙录反相(busy-bar)信号/R/B失能达一预定时间周期。外部内存控制器(未图标)接收该预备/忙录反相信号/R/B，并识别此非易失性存储设备在如编程/擦除/读取的操作状态中。换言之，当使预备反相与忙录反相信号/R与/B失能时，于存储单元阵列的页面之一上执行编程/擦除/读取操作。
此外，该地址寄存器/计数器216从该IO缓冲器单元220接收该地址信号，并产生列地址信号与行地址信号。该地址信号对应于存储单元之一所包含的页面之一。
该高压产生器210响应编程命令、擦除命令或读取命令而产生偏压，并供应偏压至页面缓冲器208、X译码器204等等。该X译码器204以该偏压来供应存储单元阵列的方块之一的存储单元阵列202，以响应列地址信号，其中该偏压是从该高压产生器210接收到的。
该Y译码器206通过页面缓冲器208供应数据信号至由存储单元阵列的方块共享的位线(未图标)，以响应行地址信号。该页面缓冲器208锁存通过IO缓冲器单元220与Y译码器206接收的数据信号，并输出此数据信号至由存储单元阵列的方块共享的位线(未图标)。
在本发明的电荷陷捕型非易失性存储设备中，编程脉冲与编程确认脉冲通过高压产生器210、X译码器204等而被施加，及施加各种形式的去陷捕脉冲。该各种形式的去陷捕脉冲依照本发明的实施例将说明如下。
图3为说明依照本发明实施例的电荷陷捕型非易失性存储设备的编程操作期间施加的电压信号的图式。
依照增量步阶脉冲编程(ISPP)法施加编程脉冲至特定存储单元，但是另外施加去陷捕脉冲于编程脉冲与编程确认脉冲之间。换言之，依照特定的编程脉冲来编程特定的存储单元，但在编程操作期间，可能存在浅陷捕电荷。因此，在移除浅陷捕电荷之后，基于此移除状态来执行编程确认操作。
移除如上述的浅陷捕电荷所施加的脉冲电压被称为去陷捕脉冲。此去陷捕脉冲的电压电平可高于施加至编程确认上的选择字线的确认电压的电压电平。或者，取决于介电材料的特性，此去陷捕脉冲可具有关于确认电压大小的相反方向。
虽然参照图式将于随后说明，但是可以取决于脉冲的电压电平与脉冲宽度的控制等各种形式来修改该去陷捕脉冲。
图3中所示的实施例显示具有大体上相同于编程确认脉冲的电压电平的去陷捕脉冲。此去陷捕脉冲可具有一电压电平，其低于编程脉冲的电压电平，但大体上相同于编程确认脉冲的电压电平。在此情况下，去陷捕脉冲的脉冲宽度大体上相同于编程确认脉冲的脉冲宽度。
图4为说明依照本发明另一实施例的电荷陷捕型非易失性存储设备的编程操作期间施加的电压信号的图式。
如图4中所示，去陷捕脉冲具有一电压电平，其高于编程确认脉冲的电压电平。
该去陷捕脉冲可具有一电压电平，其低于编程脉冲的电压电平，但高于编程确认脉冲的电压电平。在此情况下，去陷捕脉冲的脉冲宽度大体上相同于编程确认脉冲的脉冲宽度。
如上所述，去陷捕浅陷捕电荷所耗费的时间量可藉由控制去陷捕脉冲的电压电平来缩短。
图5为说明依照本发明再一实施例的电荷陷捕型非易失性存储设备的编程操作期间施加的电压信号的图式。
如图5中所示，去陷捕脉冲具有一脉冲宽度，其宽于编程确认脉冲的脉冲宽度。在此情况下，该去陷捕脉冲可具有一电压电平，其低于编程脉冲的电压电平，但大体上相同于编程确认脉冲的电压电平。
此外，可施加额外包含图4的实施例的特性的去陷捕脉冲。换言之，此去陷捕脉冲可具有一电压电平，其低于编程脉冲的电压电平，但高于编程确认脉冲的电压电平，且该去陷捕脉冲可具有一脉冲宽度，其宽于编程确认脉冲的脉冲宽度。
如上所述，可藉由控制去陷捕脉冲的脉冲宽度来缩短去陷捕浅陷捕电荷所需的时间量。
依照本发明的另一实施例，该去陷捕脉冲可大体上具有一电压电平，其相同于编程操作期间施加至未选择字线的通过电压(Vpass)的电压电平。
该去陷捕脉冲可具有一电压电平，其低于编程脉冲的电压电平，但大体上相同于通过电压的电压电平。
依照本发明的再另一实施例，该去陷捕脉冲可具有一电压电平，其高于在编程操作期间施加至未选择的字线的通过电压的电压电平。
该去陷捕脉冲可具有一电压电平，其低于编程脉冲的电压电平，但是高于通过电压的电压电平。
如上所述，可藉由控制去陷捕脉冲的电压电平来缩短针对浅陷捕电荷要去陷捕所需的时间量。
依照本发明的另一实施例，该去陷捕脉冲可具有宽于通过电压的脉冲宽度的脉冲宽度，该通过电压在编程操作期间施加于未选择的字线。在此情况下，该去陷捕脉冲可具有一电压电平，其低于编程脉冲的电压电平，但是大体上相同于通过电压的电压电平。
此外，该去陷捕脉冲可具有一电压电平，其低于编程脉冲的电压电平，但是高于通过电压的电压电平，且此去陷捕脉冲也可具有比该通过电压的脉冲宽度还宽的脉冲宽度。
该去陷捕脉冲可具有一电压电平，其低于编程脉冲的电压电平，但是高于通过电压的电压电平。
如上所述，可藉由控制去陷捕脉冲的脉冲宽度来缩短针对浅陷捕电荷要去陷捕所需的时间量。
根据本发明上述的电荷陷捕型非易失性存储设备，移除浅陷捕电荷的步骤于编程确认操作前执行。因此，可防止阈值电压分布中的变化，且可确保读取持久性。
虽然参照特定实施例已详细说明了前述说明，但是应当理解，所属技术领域中具有通常知识者均可依照本发明而做改变与修改，且均不脱离本发明与所附权利要求书的精神与范围。

Claims (14)

1.一种对电荷陷捕型非易失性存储设备进行编程的方法，包含：
施加编程脉冲至选择存储单元；
施加去陷捕脉冲至该选择存储单元；及
施加编程确认脉冲至该选择存储单元，
其中该去陷捕脉冲的电压电平低于该编程脉冲的电压电平，且高于该编程确认脉冲的电压电平。
2.如权利要求1所述的编程方法，其中施加该去陷捕脉冲，以从选择存储单元中移除浅陷捕电荷。
3.如权利要求1所述的编程方法，其中连续重复施加该编程脉冲、该去陷捕脉冲及该编程确认脉冲，直到完成编程操作。
4.如权利要求1所述的编程方法，其中该去陷捕脉冲的脉冲宽度宽于该编程确认脉冲的脉冲宽度。
5.如权利要求1所述的编程方法，其中该去陷捕脉冲的脉冲宽度大体上相同于该编程确认脉冲的脉冲宽度。
6.如权利要求1所述的编程方法，其中该去陷捕脉冲的电压电平低于该编程脉冲的电压电平，且大体上相同于通过电压的电压电平。
7.如权利要求1所述的编程方法，其中该去陷捕脉冲的电压电平低于该编程脉冲的电压电平，且高于该通过电压的电压电平。
8.如权利要求1所述的编程方法，其中该去陷捕脉冲的脉冲宽度宽于该编程确认脉冲的脉冲宽度，及该去陷捕脉冲的电压电平低于该编程脉冲的电压电平且大体上相同于该通过电压的电压电平。
9.如权利要求1所述的编程方法，其中该去陷捕脉冲的脉冲宽度宽于该编程确认脉冲的脉冲宽度，及该去陷捕脉冲的电压电平低于该编程脉冲的电压电平且高于该通过电压的电压电平。
10.一种电荷陷捕型非易失性存储设备，包含：
存储单元阵列；及
高压产生器，用以供应去陷捕脉冲至存储单元阵列中的存储单元，
其中该去陷捕脉冲的电压电平低于该编程脉冲的电压电平，且高于该编程确认脉冲的电压电平。
11.如权利要求10所述的电荷陷捕型非易失性存储设备，其中于编程脉冲的应用与编程确认脉冲的应用间施加该去陷捕脉冲。
12.如权利要求10所述的电荷陷捕型非易失性存储设备，其中该去陷捕脉冲的脉冲宽度宽于该编程确认脉冲的脉冲宽度。
13.如权利要求10所述的电荷陷捕型非易失性存储设备，其中该去陷捕脉冲的电压电平低于该编程脉冲的电压电平，且大体上相同于或高于通过电压的电压电平。
14.如权利要求10所述的电荷陷捕型非易失性存储设备，其中该去陷捕脉冲的脉冲宽度宽于该编程确认脉冲的脉冲宽度，及该去陷捕脉冲的电压电平低于该编程脉冲的电压电平且大体上相同于或高于通过电压的电压电平。
CN2007101612734A 2007-03-14 2007-09-25 电荷陷捕型非易失性存储装置及其编程方法 Expired - Fee Related CN101266837B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR25097/07 2007-03-14
KR1020070025097A KR100885782B1 (ko) 2007-03-14 2007-03-14 차지 트랩형 불휘발성 메모리 장치 및 그 프로그램 방법

Publications (2)

Publication Number Publication Date
CN101266837A CN101266837A (zh) 2008-09-17
CN101266837B true CN101266837B (zh) 2011-04-20

Family

ID=39762490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101612734A Expired - Fee Related CN101266837B (zh) 2007-03-14 2007-09-25 电荷陷捕型非易失性存储装置及其编程方法

Country Status (5)

Country Link
US (1) US7616496B2 (zh)
JP (1) JP2008226421A (zh)
KR (1) KR100885782B1 (zh)
CN (1) CN101266837B (zh)
TW (1) TWI343579B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4881401B2 (ja) * 2009-03-23 2012-02-22 株式会社東芝 Ｎａｎｄ型フラッシュメモリ
US7995394B2 (en) * 2009-07-30 2011-08-09 Sandisk Technologies Inc. Program voltage compensation with word line bias change to suppress charge trapping in memory
JP2011040135A (ja) * 2009-08-13 2011-02-24 Toshiba Corp 不揮発性半導体記憶装置
KR101666942B1 (ko) 2010-08-18 2016-10-18 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법과, 상기 방법을 수행할 수 있는 장치들
US8400831B2 (en) * 2010-11-29 2013-03-19 Intel Corporation Method and apparatus for improving endurance of flash memories
KR20120121170A (ko) * 2011-04-26 2012-11-05 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR102187643B1 (ko) 2013-12-04 2020-12-08 삼성전자주식회사 메모리 시스템 및 그것을 포함하는 유저 장치
US9165659B1 (en) 2014-05-08 2015-10-20 Sandisk Technologies Inc. Efficient reprogramming method for tightening a threshold voltage distribution in a memory device
US9218874B1 (en) * 2014-08-11 2015-12-22 Sandisk Technologies Inc. Multi-pulse programming cycle of non-volatile memory for enhanced de-trapping
US9355714B2 (en) 2014-09-10 2016-05-31 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of controlling the same
US9830219B2 (en) * 2014-09-15 2017-11-28 Western Digital Technologies, Inc. Encoding scheme for 3D vertical flash memory
JP5952366B2 (ja) * 2014-10-02 2016-07-13 ウィンボンド エレクトロニクス コーポレーション 高信頼性不揮発性半導体メモリ
TWI556246B (zh) * 2015-01-29 2016-11-01 華邦電子股份有限公司 高可靠性非揮發性半導體儲存裝置及其資料抹除方法
KR102411026B1 (ko) * 2015-09-24 2022-06-21 삼성전자주식회사 비휘발성 메모리 장치의 동작 방법, 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
US10373697B1 (en) 2018-02-15 2019-08-06 Sandisk Technologies Llc Programming dummy memory cells in erase operation to reduce threshold voltage downshift for select gate transistors
JP7293060B2 (ja) * 2019-09-17 2023-06-19 キオクシア株式会社 半導体記憶装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6721204B1 (en) * 2003-06-17 2004-04-13 Macronix International Co., Ltd. Memory erase method and device with optimal data retention for nonvolatile memory
US7209390B2 (en) * 2004-04-26 2007-04-24 Macronix International Co., Ltd. Operation scheme for spectrum shift in charge trapping non-volatile memory
KR100606929B1 (ko) * 2004-05-27 2006-08-01 동부일렉트로닉스 주식회사 플래시 메모리 소자의 프로그래밍/소거 방법
KR20050116975A (ko) * 2004-06-09 2005-12-14 동부아남반도체 주식회사 플래시 메모리 소자 및 이의 소거 방법
JP2007035214A (ja) * 2005-07-29 2007-02-08 Renesas Technology Corp 不揮発性半導体記憶装置
JP2007193862A (ja) * 2006-01-17 2007-08-02 Toshiba Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
TWI343579B (en) 2011-06-11
US20080225595A1 (en) 2008-09-18
KR100885782B1 (ko) 2009-02-26
CN101266837A (zh) 2008-09-17
TW200837763A (en) 2008-09-16
US7616496B2 (en) 2009-11-10
JP2008226421A (ja) 2008-09-25
KR20080084025A (ko) 2008-09-19

Similar Documents

Publication Publication Date Title
CN101266837B (zh) 电荷陷捕型非易失性存储装置及其编程方法
CN102592668B (zh) 非易失性存储设备和系统及编程非易失性存储设备的方法
CN102254574B (zh) 半导体存储器件及其操作方法
CN111161777A (zh) 非易失性存储器装置、对其执行操作的方法以及存储装置
CN101496109B (zh) 具有多块擦除模式的非易失性存储器及其方法
CN1856840B (zh) 非易失性存储器及其操作方法，和非易失性存储器系统
KR101616097B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
CN108417238A (zh) 检测存储器阵列中的错位并调整读取和验证定时参数
CN110400588A (zh) 存储器装置以及该存储器装置的操作方法
CN103021463B (zh) 非易失性存储器件、其编程方法、及数据处理系统
CN101504864B (zh) 多级单元编程方法及集成电路装置
CN106920569A (zh) 操作非易失性存储器设备的方法
JP2008310949A (ja) 駆動方式を改善した立体構造のフラッシュメモリ装置及びその駆動方法
JP2009301616A (ja) 不揮発性半導体記憶装置
CN101727981B (zh) 带内置存储器单元恢复的非易失性存储器设备及操作方法
KR20140100327A (ko) 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법
CN103943147B (zh) 使用温度传感器自适应软编程非易失存储器的系统及方法
US20120269002A1 (en) Programming method for nonvolatile memory device
CN101689400A (zh) 基于阈值电压分布的动态检验
CN106504790A (zh) 半导体存储装置及存储器系统
JP2007164892A (ja) 不揮発性半導体記憶装置のしきい値読み出し方法及び不揮発性半導体記憶装置
CN105006251B (zh) Nand型闪存及其程序化方法
CN101162610A (zh) 对非易失性存储器件生成编程电压的电路和方法
CN101783177A (zh) 对非易失性存储设备进行编程的方法
CN110021318A (zh) 半导体存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110420

Termination date: 20160925