CN111161777A - 非易失性存储器装置、对其执行操作的方法以及存储装置 - Google Patents

非易失性存储器装置、对其执行操作的方法以及存储装置 Download PDF

Info

Publication number
CN111161777A
CN111161777A CN201910958577.6A CN201910958577A CN111161777A CN 111161777 A CN111161777 A CN 111161777A CN 201910958577 A CN201910958577 A CN 201910958577A CN 111161777 A CN111161777 A CN 111161777A
Authority
CN
China
Prior art keywords
memory
memory cells
cells
memory device
shutdown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910958577.6A
Other languages
English (en)
Inventor
金大镇
朴相龙
白种南
张世正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111161777A publication Critical patent/CN111161777A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

公开一种非易失性存储器装置、对其执行操作的方法以及存储装置。一种非易失性存储器装置包括：存储器单元阵列，包括多个存储器块，其中，所述多个存储器块中的每个存储器块包括均包括存储器单元的页；行解码器电路，在写入操作中从所述多个存储器块中的选择的存储器块选择所述多个页中的一个页，并且在关闭操作中从选择的存储器块选择关闭单元的存储器单元；以及页缓冲器电路，在写入操作中将数据写入由行解码器电路选择的页的存储器单元中，并且在关闭操作中将虚设数据写入由行解码器电路选择的关闭单元的存储器单元中。关闭单元包括一个或多个页，在关闭操作中，行解码器电路调节关闭单元的大小。

Description

非易失性存储器装置、对其执行操作的方法以及存储装置
本申请要求于2018年11月7日提交到韩国知识产权局的第10-2018-0135621号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。
技术领域
实施例涉及一种半导体存储器，更具体地讲，涉及一种自适应地关闭打开的存储器块的非易失性存储器装置，包括该非易失性存储器装置的存储装置，以及访问该非易失性存储器装置的方法。
背景技术
非易失性存储器装置被配置为即使电源关闭也保留先前存储的数据。非易失性存储器装置包括闪存装置、相变存储器装置、铁电存储器装置、磁存储器装置、电阻式存储器装置等。
随着闪存装置的集成度增大，存储器单元之间的空间可变得更窄。这导致存储器单元之间的耦合的影响的增大。因此，需要一种用于防止存储器单元的数据被耦合干扰的装置或方法。
发明内容
一方面提供一种防止数据由于耦合而受到干扰并具有提高的可靠性的非易失性存储器装置、包括该非易失性存储器装置的存储装置，以及访问该非易失性存储器装置的方法。
根据示例性实施例的一方面，提供一种非易失性存储器装置，包括：存储器单元阵列，包括多个存储器块，其中，所述多个存储器块中的每个存储器块包括均包括多个存储器单元的多个页；行解码器电路，在写入操作中从所述多个存储器块中的选择的存储器块选择所述多个页中的一个页，并且在关闭操作中从选择的存储器块选择关闭单元的存储器单元；以及页缓冲器电路，在写入操作中将数据写入由行解码器电路选择的页的存储器单元中，并且在关闭操作中将虚设数据写入由行解码器电路选择的关闭单元的存储器单元中。关闭单元包括一个或多个页。在关闭操作中，行解码器电路调节关闭单元的大小。
根据示例性实施例的另一方面，提供一种存储装置，包括：非易失性存储器装置，包括多个存储器块，其中，所述多个存储器块中的每个存储器块包括均包括多个存储器单元的多个页；以及控制器，将要从所述多个存储器块中选择的选择的存储器块的地址和关闭命令发送到非易失性存储器装置。非易失性存储器装置响应于关闭命令执行关闭操作，其中，在关闭操作中，虚设数据被写入在关闭单元中的选择的存储器块的存储器单元之中的先前未写入数据的存储器单元中。在关闭操作中调节关闭单元。
根据示例性实施例的另一方面，提供一种对非易失性存储器装置执行关闭操作的方法，所述非易失性存储器装置包括多个存储器块，所述多个存储器块中的每个存储器块包括多个存储器单元，所述方法包括：将虚设数据写入从所述多个存储器块中选择的存储器块的存储器单元之中的数据未被先前写入的第一存储器单元之中的第一大小的存储器单元中，以及将虚设数据写入第一存储器单元之中的第二大小的存储器单元中。第二大小与第一大小不同。
附图说明
通过参照附图详细描述示例性实施例，以上和其他方面将变得清楚，其中：
图1是示出根据实施例的存储装置的框图；
图2是示出根据实施例的非易失性存储器装置的框图；
图3是示出图2的非易失性存储器装置的多个存储器块中的一个存储器块的示例的电路图；
图4示意性地示出图3的存储器块的第一存储器单元至第八存储器单元；
图5示出数据被写入存储器块的第一存储器单元至第八存储器单元中的一些存储器单元的示例；
图6是示出根据实施例的非易失性存储器装置的操作方法的流程图；
图7示出非易失性存储器装置对图5的存储器块执行关闭操作的示例；
图8示出作为从图7的延续，非易失性存储器装置继续关于存储器块的关闭操作的示例；
图9示出根据实施例的通过写入操作和关闭操作改变存储器单元的阈值电压的示例；
图10示出根据关闭单元的大小能够发生的潜在干扰的示例；
图11示出图7之后在检测关闭单元的同时执行关闭操作的示例；
图12是示出根据实施例的非易失性存储器装置检测关闭单元的方法的示例的流程图；
图13示出根据实施例的非易失性存储器装置验证较低存储器单元和较高存储器单元的示例；
图14示出根据实施例的非易失性存储器装置或控制器更新最终关闭单元的示例。
具体实施方式
闪存装置的存储器单元使用均包括控制栅和浮栅的存储器单元晶体管来实现。通过在存储器单元的浮栅累积或捕获电荷或者从浮栅释放电荷来改变存储器单元的阈值电压。可通过调节存储器单元的阈值电压在存储器单元写入数据。
存储器单元的阈值电压可受到耦合的影响。例如，在特定存储器单元的附近改变电压或者特定存储器单元与邻近区域之间的电压差被保持的情况下，电场可被施加到特定存储器单元。施加到特定存储器单元的电场可对特定存储器单元的阈值电压具有影响。
如上所述，随着闪存装置的集成度增大，存储器单元之间的空间可变得更窄。这导致存储器单元之间的耦合的影响的增大。实施例提供防止数据由于耦合而受到干扰并具有提高的可靠性的非易失性存储器装置。
下面，以本领域普通技术人员可容易地实现实施例的程度来详细和清楚地描述实施例。
图1是示出根据实施例的存储装置100的框图。参照图1，存储装置100包括非易失性存储器装置110和控制器120。
非易失性存储器装置110可从控制器120接收命令CMD和地址ADDR。命令CMD可包括写入命令、读取命令、擦除命令、关闭命令等。地址ADDR可指示将在其执行写入操作或读取操作的存储器单元，或者可指示将在其执行擦除操作或关闭操作的存储器块。
非易失性存储器装置110可与控制器120交换数据“DATA”。例如，当从控制器120接收与写入命令对应的命令CMD时，非易失性存储器装置110可从控制器120接收用于写入操作的数据“DATA”。
当从控制器120接收到与读取命令对应的命令CMD时，非易失性存储器装置110可发送通过读取操作读取的数据“DATA”。当从控制器120接收到与擦除命令对应的命令CMD时，非易失性存储器装置110可在不交换数据“DATA”的情况下执行擦除操作。
非易失性存储器装置110包括存储器块，每个存储器块具有存储器单元。当非易失性存储器装置110将数据写入特定存储器块中时，特定存储器块可被打开以写入数据。这可被称为“打开的存储器块”。
在数据被存储在特定存储器块的所有存储器单元中的情况下，非易失性存储器装置110可以不再将数据写入特定存储器单元中。在这种情况下，特定存储器单元可被关闭。这可被称为“关闭的存储器块”。
非易失性存储器装置110可包括关闭控制块(close control block)117。当接收到与关闭命令对应的命令CMD时，关闭控制块117可控制与地址ADDR指示的存储器块相关联的关闭操作。可通过将虚设数据写入打开的存储器块的未存储有数据的存储器单元，来执行关闭操作以将打开的存储器块改变为关闭的存储器块。
控制器120可将命令CMD和地址ADDR发送到非易失性存储器装置110，并且可与非易失性存储器装置110交换数据“DATA”。控制器120可响应于外部主机装置的请求或内部调度来控制非易失性存储器装置110的操作。
控制器120可包括关闭启动块(close initiate block)121。关闭启动块121可确定是否将执行关闭操作。响应于确定将执行关闭操作，关闭启动块121可将与关闭命令对应的命令CMD与地址ADDR一起发送到非易失性存储器装置110。例如，响应于在特定存储器块被打开之后经过阈值时间或更长时间，或者响应于发生突然断电(SPO)，关闭启动块121可向非易失性存储器装置110请求关闭操作。
无论由地址ADDR选择的存储器块的未存储数据的存储器单元的数量如何，关于存储器块，关闭启动块121都可仅将关闭命令发送一次。在接收到关闭命令时，非易失性存储器装置110的关闭控制块117可通过将虚设数据写入选择的存储器块的所有未存储数据的存储器单元来关闭选择的存储器块。
具体地讲，根据一个实施例的非易失性存储器装置110可自适应地执行关闭操作。例如，非易失性存储器装置110的关闭控制块117可一次调节将写入虚设数据的存储器单元的数量(例如，组的大小)。通过自适应地执行关闭操作，非易失性存储器装置110可防止先前存储的数据被干扰，并且可防止在写入有虚设数据的存储器单元可发生的潜在干扰。
图2是示出根据实施例的非易失性存储器装置110的框图。参照图1和图2，非易失性存储器装置110包括存储器单元阵列111、行解码器电路112、页缓冲器电路113、数据输入/输出(I/O)电路114、通过-失败检查电路(PFC)115和控制逻辑电路116。
存储器单元阵列111包括多个存储器块BLK1至BLKz。存储器块BLK1至BLKz中的每个存储器块可包括多个存储器单元。存储器块BLK1至BLKz中的每个存储器块可通过地选择线GSL、字线WL和串选择线SSL连接到行解码器电路112。
存储器块BLK1至BLKz中的每个存储器块可通过多条位线BL连接到页缓冲器电路113。多个存储器块BLK1至BLKz可共同连接到多条位线BL。多个存储器块BLK1至BLKz的存储器单元可具有相同的结构。
在一些实施例中，存储器块BLK1至BLKz中的每个存储器块可对应于擦除操作的单位。可针对每个存储器块擦除存储器单元阵列111的存储器单元。属于一个存储器块的存储器单元可被同时擦除。在其他实施例中，每个存储器块可被划分为多个子块。多个子块中的每个子块可以是擦除操作的单位。
行解码器电路112通过多条地选择线GSL、多条字线WL和多条串选择线SSL连接到存储器单元阵列111。行解码器电路112在控制逻辑电路116的控制下进行操作。
行解码器电路112可对从控制器120接收的地址进行解码，并且可基于解码的地址控制将被施加到串选择线SSL、字线WL和地选择线GSL的电压。
页缓冲器电路113通过多条位线BL连接到存储器单元阵列111。页缓冲器电路113通过多条数据线DL与数据输入/输出电路114连接。页缓冲器电路113在控制逻辑电路116的控制下进行操作。
在写入操作中，页缓冲器电路113可存储将被写入存储器单元中的数据。页缓冲器电路113可基于存储的数据将电压施加到多条位线BL。在与写入操作或擦除操作相关联的验证读取操作或读取操作中，页缓冲器电路113可感测位线BL的电压并且可存储感测的结果。
数据输入/输出电路114通过多条数据线DL与页缓冲器电路113连接。数据输入/输出电路114可通过输入/输出通道将由页缓冲器电路113读取的数据输出到控制器120，并且可将通过输入/输出通道从控制器120接收的数据发送到页缓冲器电路113。
在与写入操作或擦除操作相关联的验证读取操作之后，通过-失败检查电路115可从页缓冲器电路113接收感测结果。通过-失败检查电路115可基于接收的感测结果对导通单元(on-cell)或截止单元(off-cell)的数量进行计数。
这里，“导通单元”可指示具有低于验证读取电压的阈值电压并且在验证读取操作中导通的存储器单元。“截止单元”可指示具有不低于验证读取电压的阈值电压并且在验证读取操作中截止的存储器单元。通过-失败检查电路115可将计数的结果提供给控制逻辑电路116。
控制逻辑电路116可从控制器120接收命令CMD。控制逻辑电路116可对接收的命令进行解码，并且可根据解码的命令控制非易失性存储器装置110。控制逻辑电路116可接收通过-失败检查电路115的计数结果。控制逻辑电路116可根据计数结果确定写入操作或擦除操作的通过或失败。
控制逻辑电路116可包括关闭控制块117。关闭控制块117可控制行解码器电路112和页缓冲器电路113，以便在关闭操作中将存储器单元划分到关闭单元并顺序地写入虚设数据。关闭控制块117可在关闭操作中自适应地调节关闭单元。
图3是示出图2的非易失性存储器装置110的存储器块BLK1至BLKz中的一个存储器块BLKa的示例的电路图。参照图3，多个单元串CS可按行和列布置在基底SUB上。多个单元串CS可共同连接到形成在基底SUB上(或形成在基底SUB中)的共源极线CSL。在图3中，举例说明了基底SUB的位置以帮助理解存储器块BLKa的结构。
图3中示出共源极线CSL连接到单元串CS的下端的示例。然而，共源极线CSL电连接到单元串CS的下端是足够的，并且本发明构思不限于共源极线CSL物理地位于单元串CS的下端的情况。图3中示出单元串CS以4乘4的矩阵布置的示例。然而，存储器块BLKa中的单元串CS的数量可大于或少于图3中所示的数量。
第一串选择线SSL1至第四串选择线SSL4中的每条可沿第一方向延伸。第一位线BL1至第四位线BL4中的每条可沿第二方向延伸。存储器单元MC1至MC8可沿第三方向堆叠。第一串选择线SSL1至第四串选择线SSL4可形成行，第一位线BL1至第四位线BL4可形成列。
每行的单元串CS可共同连接到第一地选择线GSL1至第四GSL4的对应的地选择线，并且共同连接到第一串选择线SSL1至第四串选择线SSL4的对应的串选择线。每列的单元串CS可连接到第一位线BL1至第四位线BL4的对应的位线。为了便于说明，连接到第二串选择线SSL2和第三串选择线SSL3的单元串CS被描绘为模糊的。
每个单元串CS可包括分别连接到多条地选择线GSL1至GSL4的至少一个地选择晶体管GST、分别连接到多条字线WL1至WL8的多个存储器单元MC1至MC8、以及分别连接到串选择线SSL1、SSL2、SSL3或SSL4的串选择晶体管SST。
在每个单元串CS中，地选择晶体管GST、存储器单元MC1至MC8和串选择晶体管SST可沿垂直于基底SUB的方向彼此串联连接，并且可沿垂直于基底SUB的方向顺序地堆叠。在每个单元串CS中，存储器单元MC1至MC8中的一个或多个可用作一个或多个虚设存储器单元。一个或多个虚设存储器单元可以不被编程(例如，可被禁止编程)，或者可被编程为与存储器单元MC1至MC8中的其他单元不同。
在一些实施例中，位于同一高度并且与串选择线SSL1、SSL2、SSL3和SSL4中的一个相关联的存储器单元可形成一页。一页的存储器单元可连接到一条子字线。页的位于同一高度的子字线可共同连接到一条字线。
在一些实施例中，页的位于同一高度的子字线可在形成子字线的高度彼此连接。在其他实施例中，页的位于同一高度的子字线可在具有与形成子字线的高度不同的高度的任何其他层(诸如，金属层)中彼此间接地连接。
图4示意性地示出图3的存储器块的第一存储器单元MC1至第八存储器单元MC8。应该理解，这里的存储器块的第m存储器单元MCm可表示存储器块的各个单元串中的第m存储器单元，m∈[1,8]。为了便于与图3进行比较，在图4中示出第一位线BL1至第四位线BL4以及第一方向至第三方向。
在图4中，第一存储器单元MC1至第八存储器单元MC8使用六面体描绘，并且为了便于描述，选择晶体管、选择线和字线被省略。参照图3和图4，在与第一串选择线SSL1对应的存储器单元的下端示出第一页PAGE1。同样地，在与第二串选择线SSL2至第四串选择线SSL4对应的存储器单元的下端示出第二页PAGE2至第四页PAGE4。
在图4中，标记有参考单元RC的存储器单元可对应于第二存储器单元MC2的第一页PAGE1。可像参考单元RC一样调用第一存储器单元MC1至第八存储器单元MC8。参考单元RC被标记仅为了描述指定的示例，并且不具有任何其他意义或者不意在任何其他特征。也就是说，任何单元可被标记为参考单元。
当非易失性存储器装置110开始将数据写入存储器块BLKa中时，存储器块BLKa可被打开。图5示出数据被写入存储器块BLKa的第一存储器单元MC1至第八存储器单元MC8中的一些存储器单元中的示例。
参照图1和图5，使用点填充框来描绘写入有数据的存储器单元。例如，可将数据写入第一存储器单元MC1和第二存储器单元MC2中。可将数据写入第一页PAGE1和第二页PAGE2的第三存储器单元MC3中。
写入有数据的存储器单元具有相对高的阈值电压。未写入数据的存储器单元具有相对低的阈值电压。在如图5中所示写入有数据的状态下，阈值电压的差异可导致写入有数据的存储器单元与未写入数据的存储器单元之间的耦合。在写入有数据的存储器单元和未写入数据的存储器单元混合的状态长时间存在的情况下，耦合可引起数据干扰。
此外，在未写入数据的存储器单元长时间存在的情况下，可在存储器单元发生干扰，因此，稍后写入存储器单元中的数据也可受到干扰的影响。因此，响应于存储器块BLKa存在于打开状态的时间不小于阈值时间，或者响应于存储块BLKa由于突然断电(SPO)而存在的时间未被预测到，控制器120的关闭启动块121可指示关于存储器块BLKa的关闭操作。
非易失性存储器装置110可自适应地对存储器块BLKa执行关闭操作。非易失性存储器装置110可将存储器块BLKa的未写入数据的存储器单元划分到关闭单元，以顺序地写入虚设数据。非易失性存储器装置110可自适应地调节关闭单元。
图6是示出根据实施例的非易失性存储器装置110的操作方法的流程图。参照图1、图2和图6，在操作S110中，非易失性存储器装置110可接收关闭命令和地址。根据关闭命令和地址，非易失性存储器装置110可通过操作S120和操作S130执行关闭操作。
在操作S120中，非易失性存储器装置110可将虚设数据写入第一大小的第一存储器单元中。例如，非易失性存储器装置110可从与该地址对应的存储器块的未写入数据的存储器单元选择第一大小的第一存储器单元。第一大小可以是第一计数或数量。非易失性存储器装置110可将虚设数据同时写入第一存储器单元中。
在操作S130中，非易失性存储器装置110可将虚设数据写入第二大小的第二存储器单元中。例如，非易失性存储器装置110可从与该地址对应的存储器块的未写入数据的存储器单元选择第二大小的第二存储器单元。第二大小可以是第二计数或数量并且可与第一大小不同。非易失性存储器装置110可将虚设数据同时写入第二存储器单元中。
如参照图6所述，非易失性存储器装置110可将关闭单元调节为第一大小(例如，可将关闭单元包括或对应的存储器单元的数量调节为第一数量)并且可写入虚设数据，非易失性存储器装置110可将关闭单元调节为与第一大小不同的第二大小(例如，可将关闭单元包括或对应的存储器单元的数量调节为第二数量)，并且可写入虚设数据。
图7示出非易失性存储器装置110对图5的存储器块BLKa执行关闭操作的示例。参照图1、图2和图7，在操作S210中，非易失性存储器装置110可将虚设数据写入第三页PAGE3和第四页PAGE4的第三存储器单元MC3中，并且可关闭第三页PAGE3和第四页PAGE4的第三存储器单元MC3。
非易失性存储器装置110可将虚设数据顺序地或同时地写入第三页PAGE3的第三存储器单元MC3和第四页PAGE4的第三存储器单元MC3中。也就是说，针对第三存储器单元MC3，关闭单元可对应于一页或两页。
第三页PAGE3和第四页PAGE4的第三存储器单元MC3与先前写入数据的存储器单元邻近。如在本说明书中所使用的，“先前写入数据的存储器单元”表示包含先前存储在存储器块中的区别于虚设数据的数据(例如，正常数据)的存储器单元。当虚设数据被写入第三页PAGE3和第四页PAGE4的第三存储器单元MC3中时，先前写入数据的第二存储器单元MC2以及第一页PAGE1和第二页PAGE2的第三存储器单元MC3可受到耦合的影响。
为了防止现有的数据由于耦合而受到干扰，非易失性存储器装置110可在将虚设数据写入与先前写入数据的存储器单元邻近的存储器单元中时，将关闭单元调节为相对小。例如，与在将虚设数据写入与先前写入数据的存储器单元不邻近的存储器单元中时调节的另一关闭单元相比，该关闭单元可相对小。
在操作S220中，非易失性存储器装置110可将虚设数据写入第四存储器单元MC4中并且可关闭第四存储器单元MC4。非易失性存储器装置110可将虚设数据顺序地或同时地写入第一页PAGE1至第四页PAGE4的第四存储器单元MC4中。也就是说，针对第四存储器单元MC4，关闭单元可对应于一页或四页(或一条字线)。
如上所述，第四存储器单元MC4的一部分与先前写入数据的存储器单元邻近。在关闭第四存储器单元MC4时，先前写入数据的第一页PAGE1和第二页PAGE2的第三存储器单元MC3可受到耦合的影响。为了防止耦合的影响，非易失性存储器装置110可在将虚设数据写入与先前写入数据的存储器单元邻近的存储器单元中时，将关闭单元调节为相对小。例如，与在将虚设数据写入与先前写入数据的存储器单元不邻近的存储器单元中时调节的另一关闭单元相比，该关闭单元可相对小。
图8示出作为从图7的延续(即，在图7的操作已经被执行之后)，非易失性存储器装置110继续关于存储器块BLKa的关闭操作的示例。换句话说，图8示出虚设数据已被先前写入第四存储器单元MC4以及第三页PAGE3和第四页PAGE4的第三存储器单元MC3中的情况。参照图1、图2和图8，使用斜线框描绘写入有虚设数据的存储器单元。
在操作S230中，非易失性存储器装置110可将虚设数据写入第五存储器单元MC5至第八存储器单元MC8，并且可关闭第五存储器单元MC5至第八存储器单元MC8。第五存储器单元MC5至第八存储器单元MC8与先前写入数据的存储器单元不邻近。因此，在关闭第五存储器单元MC5至第八存储器单元MC8时发生的耦合可能不对先前写入的数据具有影响(或者可能不引起数据干扰)。
因此，非易失性存储器装置110可将虚设数据同时写入第五存储器单元MC5至第八存储器单元MC8。例如，在非易失性存储器装置110中，编程电压可被同时施加到第五字线WL5至第八字线WL8。通过同时关闭第五存储器单元MC5至第八存储器单元MC8可缩短关闭操作的时间。
如上所述，根据实施例的非易失性存储器装置110可在关闭与先前写入数据的存储器单元邻近的存储器单元时，将关闭单元设置为相对小的大小。因此，防止先前写入的数据被干扰，并且存储装置100的可靠性被提高。
此外，根据实施例的非易失性存储器装置110可在关闭与先前写入数据的存储器单元不邻近的存储器单元时，将关闭单元设置为相对大的大小。因此，用于关闭操作的时间被减少。
在一些实施例中，非易失性存储器装置110可具有关闭单元的上限。在一些实施例中，关闭单元的上限可由字线的数量限定。例如，关闭单元的上限可被设置为与4条、8条或16条字线对应的值。在将虚设数据写入与先前写入数据的存储器单元不邻近的存储器单元中时，非易失性存储器装置110可按关闭单元的上限划分出相关的存储器单元，以便被顺序地关闭。
在一些实施例中，参照图7和图8描述的关闭操作可响应于一个关闭命令来执行。非易失性存储器装置110可响应于一个关闭命令而整体关闭选择的存储器块的未写入数据的存储器单元。因此，用于在控制器120与非易失性存储器装置110之间发送命令和地址的时间被减少，并且用于关闭操作的时间被缩短。
图9示出根据实施例的通过写入操作和关闭操作来改变存储器单元的阈值电压的示例。在图9中，横轴表示存储器单元的阈值电压VTH，纵轴表示存储器单元的数量。
参照图1、图2和图9，未写入数据的存储器单元可具有如图9的中心上所示的擦除状态“E”的阈值电压。在执行写入操作的情况下，存储器单元可具有与数据对应的阈值电压。例如，当每个存储器单元写入3位数据时，存储器单元可具有擦除状态“E”以及第一编程状态P1至第七编程状态P7的阈值电压。
例如，在写入操作中，非易失性存储器装置可将编程电压施加到字线以使存储器单元的阈值电压高。非易失性存储器装置可通过使用与第一编程状态P1至第七编程状态P7分别对应的验证读取电压来确定存储器单元的阈值电压是否达到第一编程状态P1至第七编程状态P7之中的与数据对应的目标状态。
达到目标状态的存储器单元可被禁止编程，使得阈值电压不增加。未达到目标状态的存储器单元可被继续编程，使得阈值电压增加。
有必要将写入数据的存储器单元的擦除状态“E”与未写入数据的存储器单元的擦除状态“E”区分开来。写入数据的存储器单元可通过擦除状态“E”与第一编程状态P1至第七编程状态P7的组合来存储数据。因此，写入数据的存储器单元的擦除状态“E”可被认为是数据的一部分，并且可以不作为关闭操作的目标。
在执行关闭操作的情况下，存储器单元可具有与虚设编程状态DP对应的阈值电压。虚设编程状态DP可高于擦除状态“E”的阈值电压，并且可低于第七编程状态P7的阈值电压。
在一些实施例中，当执行关闭操作时，使用验证读取电压的验证读取操作可被省略。非易失性存储器装置110可通过将编程电压重复地施加到字线(或多条字线)来允许存储器单元的阈值电压形成类似于虚设编程状态DP的分布。
图10示出根据关闭单元的大小能够发生的潜在干扰的示例。参照图1、图2和图10，可通过关闭操作将未写入数据的存储器单元的擦除状态改变为虚设编程状态DP。
当关闭单元相对小时，存储器单元的阈值电压可形成类似于虚设编程状态DP的分布。当关闭单元相对大时，存储器单元的阈值电压可相对于虚设编程状态DP宽地分布。
在关闭单元相对大的情况下，其阈值电压低于虚设编程状态DP的较低存储器单元和其阈值电压高于虚设编程状态DP的较高存储器单元可出现。
当对存储器单元执行擦除操作时，较低存储器单元可被深度擦除。当数据被稍后写入深度擦除的存储器单元时，深度擦除的存储器单元可导致写入错误。当对存储器单元执行擦除操作时，较高存储器单元可导致擦除错误。
为了防止上述问题，根据一个实施例的非易失性存储器装置110可在关闭与先前写入数据的存储器单元不邻近的存储器单元时，在自适应地检测适当的关闭单元的同时写入虚设数据。
图11示出作为从图7的延续，在检测关闭单元的同时执行关闭操作的示例。参照图1、图2和图11，在操作S235中，非易失性存储器装置110可在将虚设数据写入第五存储器单元MC5至第八存储器单元MC8时，在调节关闭单元的同时检测适当的关闭单元。
图12是示出根据实施例的非易失性存储器装置110检测关闭单元的方法的示例的流程图。参照图1、图2、图11和图12，在操作S310中，非易失性存储器装置110可重置关闭单元“N”。例如，关闭单元“N”可被重置为一条字线或给定数量的字线(或页)。
在操作S320中，非易失性存储器装置110可将虚设数据同时写入与关闭单元“N”对应的一条或多条字线(或一个或多个页)的存储器单元中。例如，非易失性存储器装置110可通过将编程电压重复地施加到与关闭单元“N”对应的字线(或多条字线)来关闭关闭单元“N”的存储器单元。
在存储器单元被关闭之后，在操作S330中，非易失性存储器装置110可验证关闭的存储器单元的阈值电压VTH。例如，如参照图10所述，非易失性存储器装置110可执行验证读取操作，以验证在关闭的存储器单元的至少一部分中是否存在较低存储器单元或较高存储器单元。
例如，可通过对导通单元的数量进行计数来检测较低存储器单元。可通过对截止单元的数量进行计数来检测较高存储器单元。通过-失败检查电路115可将导通单元的数量或截止单元的数量提供给控制逻辑电路116。
在操作S340中，非易失性存储器装置110可确定导通单元的数量或截止单元的数量是否达到阈值。也就是说，非易失性存储器装置110可确定导通单元的数量或截止单元的数量是否大于或等于阈值。在一些实施例中，可通过实验设置阈值。在一些实施例中，阈值可被预先设置。当较低存储器单元不存在或者较低存储器单元的数量足够小时，导通单元的数量未达到阈值的情况可被确定。当较高存储器单元不存在或者较高存储器单元的数量足够小时，截止单元的数量未达到阈值的情况可被确定。
当导通单元的数量和截止单元的数量未达到阈值时(操作S340，否)，在操作S350中，非易失性存储器装置110可增加关闭单元“N”。例如，非易失性存储器装置110可将关闭单元“N”增加到两倍(即，关闭单元“N”的两倍)，或者可将关闭单元“N”增加预设增量。之后，从操作S320，非易失性存储器装置110可关闭任何其他存储器单元。
当较低存储器单元的数量达到能够承受的极限时，导通单元的数量达到阈值的情况可被确定。当较高存储器单元的数量达到能够承受的极限时，截止单元的数量达到阈值的情况可被确定。当导通单元的数量或截止单元的数量达到阈值时(操作S340，是)，在操作S360中，非易失性存储器装置110可将当前关闭单元“N”确定为适当的最终关闭单元。
在操作S370中，非易失性存储器装置110可基于最终关闭单元将虚设数据写入尚未关闭的剩余的存储器单元中。例如，非易失性存储器装置110可按最终关闭单元划分剩余的存储器单元，以便被顺序地关闭。例如，非易失性存储器装置110可将剩余的存储器单元之中的对应于最终关闭单元的大小的存储器单元划分为最终关闭单元。
在一些实施例中，非易失性存储器装置110可内部地存储最终关闭单元。非易失性存储器装置110可检测与存储器块BLK1至BLKz分别对应的最终关闭单元，并且可内部地存储检测到的最终关闭单元。也就是说，存储器块BLK1至BLKz中的每个存储器块可具有相应的最终关闭单元。每个存储器块BLK1至BLKz可具有不同的最终关闭单元，该不同的最终关闭单元可与存储器块BLK1至BLKz中的一个或多个其他存储器块的最终关闭单元不同。在特定存储器块的最终关闭单元被存储的情况下，非易失性存储器装置110可加载并使用特定存储器块的最终关闭单元。可省略再次检测最终关闭单元的操作。在一些实施例中，可周期性地执行检测关闭单元。
再例如，非易失性存储器装置110可将最终关闭单元发送到控制器120。控制器120可将存储器块BLK1至BLKz中的每个的最终关闭单元存储为非易失性存储器装置110的管理信息。控制器120可将存储器块BLK1至BLKz的最终关闭单元与任何其他管理信息一起备份到非易失性存储器装置110。
当控制器120请求特定存储器块的关闭操作时，控制器120可确定特定存储器块的最终关闭单元是否被存储为管理信息。在特定存储器块的最终关闭单元被存储为管理信息的情况下，控制器120可将最终关闭单元与关闭命令一起发送到非易失性存储器装置110。非易失性存储器装置110可通过使用从控制器120发送的最终关闭单元来执行关闭操作。
在特定存储器块的最终关闭单元未被存储为管理信息的情况下，控制器120可在没有最终关闭单元的情况下将关闭命令发送到非易失性存储器装置110。非易失性存储器装置110可检测特定存储器块的最终关闭单元，并且可通过使用检测到的最终关闭单元来执行关闭操作。非易失性存储器装置110可将检测到的最终关闭单元发送到控制器120。
图13示出根据实施例的非易失性存储器装置验证较低存储器单元和较高存储器单元的示例。参照图1、图2和图13，非易失性存储器装置110可通过使用低于虚设编程状态DP的下限的第一验证电压VV1来验证较低存储器单元。非易失性存储器装置110可将在将第一验证电压VV1施加到字线时导通的导通单元计数为较低存储器单元。
此外，非易失性存储器装置110可通过使用高于虚设编程状态DP的上限的第二验证电压VV2来验证较高存储器单元。非易失性存储器装置110可将在将第二验证电压VV2施加到字线时截止的截止单元计数为较高存储器单元。
图14示出根据实施例的非易失性存储器装置110或控制器120更新最终关闭单元的示例。参照图1、图2和图14，在操作S410中，可检测关闭事件。例如，非易失性存储器装置110可从控制器120接收关闭命令。再例如，控制器120可进行检测以关闭特定存储器块。
在操作S420中，非易失性存储器装置110或控制器120可在确定将被关闭的存储器块的最终关闭单元之后，检测进行的编程和擦除周期(PE周期)(或时间)。
在操作S430中，非易失性存储器装置110或控制器120可确定编程和擦除周期(或时间)是否大于或等于阈值。当编程和擦除周期(或时间)小于阈值时(操作S430，否)，执行操作S440。在操作S440中，非易失性存储器装置110或控制器120可加载将被关闭的存储器块的最终关闭单元。
例如，非易失性存储器装置110可加载存储在其中的最终关闭单元。再例如，控制器120可将最终关闭单元与关闭命令一起发送到非易失性存储器装置110。非易失性存储器装置110可将从控制器120发送的最终关闭单元加载到控制逻辑电路116上。之后，执行操作S460。
当编程和擦除周期(或时间)大于或等于阈值时(操作S430，是)，执行操作S450。在操作S450中，非易失性存储器装置110或控制器120可确定最终关闭单元。
例如，控制器120可如参照图12所述确定最终关闭单元。再例如，控制器120可在没有最终关闭单元的情况下将关闭命令发送到非易失性存储器装置110。在这种情况下，非易失性存储器装置110可如参照图12所述确定最终关闭单元。然后，执行操作S460。
在操作S460中，非易失性存储器装置110可基于最终关闭单元来关闭剩余的存储器单元。
如上所述，根据各种实施例的存储装置100被配置为通过相对小的单元将虚设数据写入与先前写入数据的存储器单元邻近的第一存储器单元中，并且通过相对大的单元将虚设数据写入与先前写入数据的存储器单元不邻近的第二存储器单元中。因此，用于关闭操作的时间被缩短，并且数据的可靠性被提高。
此外，根据各种实施例的存储装置100可检测关闭单元以防止在第二存储器单元发生干扰。因此，用于关闭操作的时间被缩短，并且数据的可靠性被提高。
此外，根据各种实施例的存储装置100可通过发送关闭命令一次来关闭选择的存储器块。因此，用于关闭操作的时间被进一步缩短。
如上所述，通过使用术语“第一”、“第二”，“第三”等来描述存储装置100的组件。然而，术语“第一”、“第二”、“第三”等可用于将多个组件彼此区分开，并且不限制本发明构思。例如，术语“第一”、“第二”，“第三”等不涉及任何形式的顺序或数字意义。
在以上实施例中，通过使用块来描述根据实施例的组件。块可使用各种硬件装置(诸如，集成电路、专用IC(ASCI)、现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD))、硬件装置中驱动的固件、软件(诸如，应用)或者硬件装置和软件的组合来实现。此外，块可包括使用集成电路中的半导体元件实现的电路或知识产权(IP)。
根据上述实施例，由于打开的存储器块的存储器单元被自适应地关闭，所以防止先前存储的数据受到干扰，并且防止将被关闭的存储器单元经历潜在的干扰。因此，提供了具有提高的可靠性的非易失性存储器装置、包括该非易失性存储器装置的存储装置、以及访问该非易失性存储器装置的方法。
虽然已经参照本发明构思的示例性实施例描述了本发明构思，但是对于本领域普通技术人员将清楚的是，在不脱离所附权利要求中阐述的本发明构思的精神和范围的情况下，可对其进行各种改变和修改。

Claims (20)

1.一种非易失性存储器装置，包括：
存储器单元阵列，包括多个存储器块，其中，所述多个存储器块中的每个存储器块包括多个页，所述多个页中的每个页包括多个存储器单元；
行解码器电路，被配置为：在写入操作中从所述多个存储器块中的选择的存储器块选择所述多个页中的一个页，并且在关闭操作中从选择的存储器块选择关闭单元的存储器单元；以及
页缓冲器电路，被配置为：在写入操作中将数据写入由行解码器电路选择的页的存储器单元中，并且在关闭操作中将虚设数据写入由行解码器电路选择的关闭单元的存储器单元中，
其中，关闭单元包括至少一个页，以及
其中，行解码器电路还被配置为：在关闭操作中，调节关闭单元的大小。
2.如权利要求1所述的非易失性存储器装置，其中，在关闭操作中，行解码器电路和页缓冲器电路从选择的存储器块的存储器单元之中以关闭单元为单位顺序地选择先前未写入数据的存储器单元，使得虚设数据以关闭单元为单位被顺序地写入在选择的存储器单元中。
3.如权利要求1所述的非易失性存储器装置，其中，行解码器电路通过多条字线连接到选择的存储器块的存储器单元，
其中，所述多条字线中的每条字线连接到按多个行布置的存储器单元，以及
其中，所述多个行分别对应于所述多个页。
4.如权利要求3所述的非易失性存储器装置，其中，行解码器电路和页缓冲器电路还被配置为：在关闭操作中，在数据被先前写入至少一个页的连接到所述多条字线中的特定字线的存储器单元中的状态下，将关闭单元设置到关于连接到特定字线的剩余的存储器单元的页，并将虚设数据写入所述剩余的存储器单元。
5.如权利要求3所述的非易失性存储器装置，其中，行解码器电路和页缓冲器电路还被配置为：在关闭操作中，在数据被先前写入至少一个页的连接到所述多条字线中的特定字线的存储器单元中的状态下，将连接到特定字线的剩余的存储器单元设置为关闭单元，并将虚设数据写入所述剩余的存储器单元。
6.如权利要求3所述的非易失性存储器装置，其中，行解码器电路和页缓冲器电路还被配置为：在关闭操作中，在数据未被先前写入连接到所述多条字线中的特定字线的存储器单元中以及数据被先前写入连接到与特定字线邻近的字线的邻近存储器单元中的状态下，将关闭单元设置到关于连接到特定字线的存储器单元的页，并将虚设数据写入连接到特定字线的存储器单元。
7.如权利要求3所述的非易失性存储器装置，其中，行解码器电路和页缓冲器电路还被配置为：在关闭操作中，在数据未被先前写入连接到所述多条字线中的特定字线的存储器单元中以及数据被先前写入连接到与特定字线邻近的字线的邻近存储器单元中的状态下，将连接到特定字线的存储器单元设置为关闭单元，并将虚设数据写入连接到特定字线的存储器单元。
8.如权利要求3所述的非易失性存储器装置，其中，在关闭操作中，行解码器电路和页缓冲器电路还被配置为：将连接到所述多条字线中的多条第一字线的多个第一存储器单元设置为关闭单元，并将虚设数据同时写入多个第一存储器单元中，
其中，至少一条字线插入在所述多条第一字线与第二字线之间，以及
其中，连接到第二字线的第二存储器单元的至少一部分存储数据。
9.如权利要求3所述的非易失性存储器装置，其中，在关闭操作中，行解码器电路和页缓冲器电路以关闭单元为单位将连接到所述多条字线中的多条第一字线的第一存储器单元进行划分，以顺序地写入虚设数据，
其中，至少一条字线插入在所述多条第一字线与第二字线之间，
其中，连接到第二字线的第二存储器单元的至少一部分存储数据，以及
其中，关闭单元包括两条或更多条字线。
10.如权利要求3所述的非易失性存储器装置，其中，在关闭操作中，行解码器电路和页缓冲器电路以关闭单元为单位将连接到所述多条字线中的多条第一字线的第一存储器单元进行划分，以顺序地写入虚设数据，
其中，至少一条字线插入在所述多条第一字线与第二字线之间，
其中，连接到第二字线的第二存储器单元的至少一部分存储数据，以及
其中，关闭单元以至少一条字线为单位增加，直到最终关闭单元被确定。
11.如权利要求10所述的非易失性存储器装置，其中，行解码器电路和页缓冲器电路还被配置为：将虚设数据写入第一存储器单元之中的与关闭单元对应的第三存储器单元，然后对第三存储器单元的至少部分执行验证读取操作，以及
其中，响应于被检测为验证读取操作的结果的导通单元的第一数量或截止单元的第二数量大于或等于阈值，施加到第三存储器单元的关闭单元被确定为最终关闭单元。
12.一种存储装置，包括：
非易失性存储器装置，包括多个存储器块，其中，所述多个存储器块中的每个存储器块包括多个页，所述多个页中的每个页包括多个存储器单元；以及
控制器，被配置为：将要从所述多个存储器块中选择的选择的存储器块的地址和关闭命令发送到非易失性存储器装置，
其中，非易失性存储器装置被配置为：响应于关闭命令，执行关闭操作，其中，在关闭操作中，虚设数据以关闭单元为单位被写入在选择的存储器块的存储器单元之中的先前未写入数据的存储器单元中，
其中，在关闭操作中调节关闭单元。
13.如权利要求12所述的存储装置，其中，选择的存储器块的存储器单元连接到多条字线，
其中，在关闭操作中，非易失性存储器装置以关闭单元为单位将连接到所述多条字线中的多条第一字线的第一存储器单元进行划分，以顺序地写入虚设数据，
其中，所述多条第一字线插入在第二字线与至少一条字线之间，
其中，连接到第二字线的第二存储器单元的至少一部分存储数据，以及
其中，关闭单元以至少一条字线为单位增加，直到最终关闭单元被确定。
14.如权利要求13所述的存储装置，其中，非易失性存储器装置还被配置为：将最终关闭单元发送到控制器。
15.如权利要求14所述的存储装置，其中，控制器还被配置为：当在对选择的存储器块执行关闭操作之后对选择的存储器块执行后续关闭操作时，将最终关闭单元与后续关闭命令以及选择的存储器块的地址发送到非易失性存储器装置。
16.如权利要求15所述的存储装置，其中，响应于后续关闭命令，非易失性存储器装置以最终关闭单元为单位将存储器单元划分，以顺序地写入虚设数据。
17.如权利要求14所述的存储装置，其中，控制器还被配置为：当在对选择的存储器块执行关闭操作之后对选择的存储器块执行后续关闭操作时，并且响应于在从非易失性存储器装置发送选择的存储器块的最终关闭单元之后对选择的存储器块执行擦除操作的次数的数量大于或等于阈值，将后续关闭命令和选择的存储器块的地址发送到非易失性存储器装置，而不将最终关闭单元发送到非易失性存储器装置。
18.如权利要求14所述的存储装置，其中，控制器还被配置为：当在对选择的存储器块执行关闭操作之后对选择的存储器块执行后续关闭操作时，并且响应于在从非易失性存储器装置发送选择的存储器块的最终关闭单元之后经过的时间大于或等于阈值，将后续关闭命令和选择的存储器块的地址发送到非易失性存储器装置，而不将最终关闭单元发送到非易失性存储器装置。
19.一种对非易失性存储器装置执行关闭操作的方法，所述非易失性存储器装置包括多个存储器块，所述多个存储器块中的每个存储器块包括多个存储器单元，所述方法包括：
将虚设数据写入从所述多个存储器块中选择的存储器块的存储器单元之中的数据未被先前写入的第一存储器单元之中的第一大小的存储器单元中，以及
将虚设数据写入第一存储器单元之中的第二大小的存储器单元中，
其中，第二大小与第一大小不同。
20.如权利要求19所述的方法，还包括：
对第二大小的存储器单元的至少一部分执行验证读取操作；以及
当在验证读取操作的执行中检测到的导通单元的第一数量或截止单元的第二数量大于或等于阈值时，将第二大小设置为最终关闭大小。
CN201910958577.6A 2018-11-07 2019-10-10 非易失性存储器装置、对其执行操作的方法以及存储装置 Pending CN111161777A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0135621 2018-11-07
KR1020180135621A KR20200053018A (ko) 2018-11-07 2018-11-07 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 스토리지 장치, 그리고 불휘발성 메모리 장치를 액세스하는 방법

Publications (1)

Publication Number Publication Date
CN111161777A true CN111161777A (zh) 2020-05-15

Family

ID=67874236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910958577.6A Pending CN111161777A (zh) 2018-11-07 2019-10-10 非易失性存储器装置、对其执行操作的方法以及存储装置

Country Status (4)

Country Link
US (1) US11011233B2 (zh)
EP (1) EP3651155B1 (zh)
KR (1) KR20200053018A (zh)
CN (1) CN111161777A (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11379155B2 (en) 2018-05-24 2022-07-05 Alibaba Group Holding Limited System and method for flash storage management using multiple open page stripes
CN111902804B (zh) 2018-06-25 2024-03-01 阿里巴巴集团控股有限公司 用于管理存储设备的资源并量化i/o请求成本的系统和方法
US11327929B2 (en) 2018-09-17 2022-05-10 Alibaba Group Holding Limited Method and system for reduced data movement compression using in-storage computing and a customized file system
US11061735B2 (en) 2019-01-02 2021-07-13 Alibaba Group Holding Limited System and method for offloading computation to storage nodes in distributed system
US10860223B1 (en) 2019-07-18 2020-12-08 Alibaba Group Holding Limited Method and system for enhancing a distributed storage system by decoupling computation and network tasks
US11126561B2 (en) * 2019-10-01 2021-09-21 Alibaba Group Holding Limited Method and system for organizing NAND blocks and placing data to facilitate high-throughput for random writes in a solid state drive
US11617282B2 (en) 2019-10-01 2023-03-28 Alibaba Group Holding Limited System and method for reshaping power budget of cabinet to facilitate improved deployment density of servers
US11449455B2 (en) 2020-01-15 2022-09-20 Alibaba Group Holding Limited Method and system for facilitating a high-capacity object storage system with configuration agility and mixed deployment flexibility
US11379447B2 (en) 2020-02-06 2022-07-05 Alibaba Group Holding Limited Method and system for enhancing IOPS of a hard disk drive system based on storing metadata in host volatile memory and data in non-volatile memory using a shared controller
US11449386B2 (en) 2020-03-20 2022-09-20 Alibaba Group Holding Limited Method and system for optimizing persistent memory on data retention, endurance, and performance for host memory
US11301173B2 (en) 2020-04-20 2022-04-12 Alibaba Group Holding Limited Method and system for facilitating evaluation of data access frequency and allocation of storage device resources
US11385833B2 (en) 2020-04-20 2022-07-12 Alibaba Group Holding Limited Method and system for facilitating a light-weight garbage collection with a reduced utilization of resources
US11281575B2 (en) 2020-05-11 2022-03-22 Alibaba Group Holding Limited Method and system for facilitating data placement and control of physical addresses with multi-queue I/O blocks
US11494115B2 (en) 2020-05-13 2022-11-08 Alibaba Group Holding Limited System method for facilitating memory media as file storage device based on real-time hashing by performing integrity check with a cyclical redundancy check (CRC)
US11461262B2 (en) 2020-05-13 2022-10-04 Alibaba Group Holding Limited Method and system for facilitating a converged computation and storage node in a distributed storage system
US11556277B2 (en) 2020-05-19 2023-01-17 Alibaba Group Holding Limited System and method for facilitating improved performance in ordering key-value storage with input/output stack simplification
US11507499B2 (en) 2020-05-19 2022-11-22 Alibaba Group Holding Limited System and method for facilitating mitigation of read/write amplification in data compression
US11263132B2 (en) 2020-06-11 2022-03-01 Alibaba Group Holding Limited Method and system for facilitating log-structure data organization
US11354200B2 (en) 2020-06-17 2022-06-07 Alibaba Group Holding Limited Method and system for facilitating data recovery and version rollback in a storage device
US11422931B2 (en) 2020-06-17 2022-08-23 Alibaba Group Holding Limited Method and system for facilitating a physically isolated storage unit for multi-tenancy virtualization
US11354233B2 (en) 2020-07-27 2022-06-07 Alibaba Group Holding Limited Method and system for facilitating fast crash recovery in a storage device
US11372774B2 (en) 2020-08-24 2022-06-28 Alibaba Group Holding Limited Method and system for a solid state drive with on-chip memory integration
US11487465B2 (en) 2020-12-11 2022-11-01 Alibaba Group Holding Limited Method and system for a local storage engine collaborating with a solid state drive controller
US11734115B2 (en) 2020-12-28 2023-08-22 Alibaba Group Holding Limited Method and system for facilitating write latency reduction in a queue depth of one scenario
US11416365B2 (en) 2020-12-30 2022-08-16 Alibaba Group Holding Limited Method and system for open NAND block detection and correction in an open-channel SSD
US11726699B2 (en) 2021-03-30 2023-08-15 Alibaba Singapore Holding Private Limited Method and system for facilitating multi-stream sequential read performance improvement with reduced read amplification
US11461173B1 (en) 2021-04-21 2022-10-04 Alibaba Singapore Holding Private Limited Method and system for facilitating efficient data compression based on error correction code and reorganization of data placement
US11476874B1 (en) 2021-05-14 2022-10-18 Alibaba Singapore Holding Private Limited Method and system for facilitating a storage server with hybrid memory for journaling and data storage
US11978490B2 (en) * 2022-05-24 2024-05-07 Western Digital Technologies, Inc. Back pattern counter measure for solid state drives
US20240103742A1 (en) * 2022-09-28 2024-03-28 Sandisk Technologies Llc Non-volatile memory with programmable resistance non-data word line

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20071012A1 (it) 2007-05-18 2008-11-19 St Microelectronics Srl Dispositivo di memoria migliorato a veloce programmazione
US7818493B2 (en) 2007-09-07 2010-10-19 Sandisk Corporation Adaptive block list management
JP2012128816A (ja) 2010-12-17 2012-07-05 Toshiba Corp メモリシステム
US8635399B2 (en) 2011-10-18 2014-01-21 Stec, Inc. Reducing a number of close operations on open blocks in a flash memory
CN103229244B (zh) * 2011-11-29 2016-08-03 松下知识产权经营株式会社 电阻变化型非易失性存储装置及其写入方法
KR102102224B1 (ko) 2013-10-01 2020-04-20 삼성전자주식회사 저장 장치 및 그것의 프로그램 방법
KR102190399B1 (ko) 2013-10-11 2020-12-11 삼성전자주식회사 신뢰성을 보장할 수 있는 불휘발성 메모리 장치의 동작 방법 및 상기 방법을 수행하는 메모리 시스템
KR102117919B1 (ko) 2013-10-24 2020-06-02 삼성전자주식회사 저장 장치 및 그것의 프로그램 방법
US9229806B2 (en) 2013-11-14 2016-01-05 Sandisk Technologies Inc. Block closure techniques for a data storage device
US9520901B2 (en) 2014-03-06 2016-12-13 Kabushiki Kaisha Toshiba Memory controller, memory system, and memory control method
KR102272228B1 (ko) 2014-05-13 2021-07-06 삼성전자주식회사 불휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
WO2016014731A1 (en) 2014-07-22 2016-01-28 Aplus Flash Technology, Inc. Yukai vsl-based vt-compensation for nand memory
KR102292183B1 (ko) 2014-11-07 2021-08-25 삼성전자주식회사 불휘발성 메모리의 동작 방법 및 불휘발성 메모리를 포함하는 스토리지 장치의 동작 방법
TWI571742B (zh) 2015-10-07 2017-02-21 慧榮科技股份有限公司 資料儲存裝置及資料維護方法
US9996281B2 (en) 2016-03-04 2018-06-12 Western Digital Technologies, Inc. Temperature variation compensation
KR102452993B1 (ko) 2016-03-25 2022-10-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102512448B1 (ko) 2016-03-28 2023-03-22 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
US10048863B1 (en) 2016-06-01 2018-08-14 Seagate Technology Llc Open block refresh management
US10140092B2 (en) 2016-11-04 2018-11-27 Samsung Electronics Co., Ltd. Closepath fast incremented sum in a three-path fused multiply-add design
US20180129473A1 (en) 2016-11-04 2018-05-10 Samsung Electronics Co., Ltd. Fast sticky generation in a far path of a floating point adder

Also Published As

Publication number Publication date
EP3651155A1 (en) 2020-05-13
KR20200053018A (ko) 2020-05-18
EP3651155B1 (en) 2021-06-16
US20200143885A1 (en) 2020-05-07
US11011233B2 (en) 2021-05-18

Similar Documents

Publication Publication Date Title
US11011233B2 (en) Nonvolatile memory device, storage device including nonvolatile memory device, and method of accessing nonvolatile memory device
US10957397B2 (en) Non-volatile memory device, storage device, and programming method thereof for performing an erase detect operation
CN107767911B (zh) 非易失性存储器装置以及数据操作方法
US10163523B2 (en) Semiconductor device and operating method thereof
CN106157999B (zh) 包括虚设存储单元的半导体存储器件及其操作方法
US7558114B2 (en) Flash memory device capable of improving reliability
EP1894206B1 (en) Memory block erasing in a flash memory device
US7221592B2 (en) Multiple level programming in a non-volatile memory device
KR100691384B1 (ko) 절연막의 열화를 완화시키는 구조의 셀스트링을 가지는불휘발성 반도체 메모리 장치
CN107731252B (zh) 非易失性存储器设备和包括其的存储设备
CN109545260B (zh) 非易失性存储器装置和对非易失性存储器装置编程的方法
US9818477B2 (en) Methods of programming memory cells in non-volatile memory devices
US11133077B2 (en) Method of programming multi-plane memory device for accelerating program speed and reducing program disturbance
JP2003217288A (ja) リードディスターブを緩和したフラッシュメモリ
US9373404B2 (en) Sensing memory cells coupled to different access lines in different blocks of memory cells
KR20130011058A (ko) 반도체 장치 및 이의 동작방법
CN103177765A (zh) 半导体存储器件及其操作方法
KR20190066469A (ko) 데이터 신뢰성을 향상한 불휘발성 메모리 장치 및 그 동작방법
CN113140248A (zh) 非易失性存储器装置和包括其的存储装置
KR20190012570A (ko) 반도체 메모리 장치 및 그 동작 방법
US20150070989A1 (en) Nonvolatile semiconductor memory device
JP2023039918A (ja) メモリ装置及びその動作方法
JP2010218623A (ja) 不揮発性半導体記憶装置
US9852781B2 (en) Dynamically allocable regions in non-volatile memories
KR20210054376A (ko) 반도체 메모리 장치 및 그 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination