KR102190399B1 - 신뢰성을 보장할 수 있는 불휘발성 메모리 장치의 동작 방법 및 상기 방법을 수행하는 메모리 시스템 - Google Patents

Abstract

본 개시는 메모리 장치의 동작 방법 및 메모리 시스템에 관한 것으로, 특히 메모리 장치의 프로그램 신뢰성을 보장 할 수 있는 메모리 장치의 동작 방법 및 이를 이용한 메모리 시스템에 관한 것이다. 본 발명의 메모리 장치의 동작 방법은제1 워드라인에 연결된 복수의 메모리 셀들에 저장된 데이터를 백업하는 단계, 상기 제1 워드라인에 인접한 제2 워드라인에 연결된 복수의 메모리 셀들을 더미프로그램 하는 단계, 및 상기 제1 워드라인에 연결된 복수의 메모리 셀들을 리차지 프로그램 하는 단계를 포함한다.

Description

신뢰성을 보장할 수 있는 불휘발성 메모리 장치의 동작 방법 및 상기 방법을 수행하는 메모리 시스템{METHOD OF OPERATING MEMORY DEVICE FOR ASSURING RELIABILITY AND SYSTEM PERFORMING THE METHOD}

본 개시는 메모리 장치의 동작 방법 및 메모리 시스템의 동작 방법에 관한 것으로, 특히 메모리 장치의 프로그램 신뢰성을 보장 할 수 있는 메모리 장치의 동작 방법 및 이를 이용한 메모리 시스템의 동작 방법에 관한 것이다.

메모리 장치는 저장된 데이터에 대한 신뢰성을 보장하여야 한다. 이를 위해, 메모리 셀에 대한 데이터의 기입을 수행한 후, 정확하게 데이터가 기입되었는지 확인하는 과정을 수행할 수 있다. 또한 데이터 독출 시 ECC 등과 같이 에러가 발생한 데이터에 대한 에러 보정 작업이 수행될 수 있다.

본 발명의 목적은 비휘발성 메모리 장치의 신뢰성을 향상시킬 수 있는 메모리 장치의 동작 방법 및 메모리 시스템을 제공하는 데 있다.

본 발명의 실시 예에 따른 메모리 장치의 동작 방법은 선택 워드라인에 연결된 복수의 메모리 셀들의 제1 페이지를 리드하는 단계, 상기 리드 결과에 기초하여 상기 제1 페이지의 클린 페이지 여부를 판단하는 단계, 상기 판단 결과에 따라 상기 제1 페이지가 클린 페이지 일 때, 제1 워드라인에 연결된 복수의 메모리 셀들에 저장된 데이터를 백업하는 단계, 상기 제1 워드라인에 인접한 제2 워드라인에 연결된 복수의 메모리 셀들을 더미프로그램 하는 단계, 및 상기 제1 워드라인에 연결된 복수의 메모리 셀들을 리차지 프로그램 하는 단계를 포함한다.

상기 제1 페이지가 LSB 페이지 일 때, 상기 제1 워드라인은 상기 선택 워드라인과 동일하다.

상기 데이터를 백업하는 단계는, 상기 제1 워드라인에 연결된 복수의 메모리 셀들에 저장된 제1 LSB 데이터를 리드하는 단계, 및 상기 리드한 LSB 데이터를 백업 영역에 저장하는 단계를 포함한다.

상기 백업 영역은 SLC 영역인 것을 특징으로 한다.

상기 더미 프로그램 하는 단계는, 상기 제2 워드라인에 연결된 복수의 메모리 셀들에 제2 LSB 데이터를 프로그램 한다.

상기 제2 LSB 데이터는 임의로 생성된다.

상기 리차지 프로그램 하는 단계는, 상기 제1 워드라인에 연결된 복수의 메모리 셀들에 저장된 제1 LSB 데이터를 리드하는 단계, 상기 리드한 제1 LSB 데이터를 저장하는 단계, 제1 MSB 데이터를 저장하는 단계, 및 상기 저장된 제1 LSB 데이터와 상기 저장된 제1 MSB 데이터를 이용하여 프로그램 하는 단계를 포함한다.

상기 제1 페이지가 MSB 페이지 일 때, 상기 제1 워드라인에 인접한 제3 워드라인에 연결된 복수의 메모리 셀들에 저장된 LSB데이터를 백업하는 단계, 상기 제3워드라인에 연결된 복수의 메모리 셀들을 리차지 프로그램하는 단계를 추가로 더 포함하고, 상기 제3 워드라인은 상기 선택 워드라인과 동일하다.

본 발명의 다른 실시 예에 따른 메모리 장치의 동작 방법은 제1 워드라인에 연결된 복수의 메모리 셀들의 제1 페이지를 리드하는 단계; 상기 리드 결과에 기초하여 상기 제1 페이지의 클린 페이지 여부를 판단하는 단계; 상기 판단 결과에 따라 제1 페이지가 클린 페이지 일 때, 상기 제1 워드라인에 연결된 복수의 메모리 셀들에 저장된 LSB 데이터를 백업하는 단계, 상기 제1 워드라인에 연결된 복수의 메모리 셀들을 리차지 프로그램 하는 단계, 상기 제1 워드라인에 인접한 제2워드라인에 연결된 복수의 메모리 셀들에 저장된 LSB 데이터를 백업하는 단계, 상기 제2 워드라인에 인접한 제3워드라인에 연결된 복수의 메모리 셀들을 더미 프로그램 하는 단계, 및 상기 제2 워드라인에 연결된 복수의 메모리 셀들을 리차지 프로그램 하는 단계를 포함한다.

상기 데이터를 백업하는 단계는, 상기 제1 워드라인에 연결된 복수의 메모리 셀들에 저장된 제1 LSB 데이터를 리드하는 단계, 및 상기 리드한 제1 LSB 데이터를 백업 영역에 저장하는 단계를 포함한다.

상기 더미 프로그램 하는 단계는, 상기 제3 워드라인에 연결된 복수의 메모리 셀들에 제2 LSB 데이터를 프로그램 하고, 상기 제2 LSB 데이터는 임의로 생성된다.

상기 리차지 프로그램 하는 단계는, 상기 제1 워드라인에 연결된 복수의 메모리 셀들에 저장된 제1 LSB 데이터를 리드하는 단계, 상기 리드한 제1 LSB 데이터를 저장하는 단계, 제1 MSB 데이터를 저장하는 단계; 및 상기 저장된 제1 LSB 데이터와 상기 저장된 제1 MSB 데이터를 이용하여 프로그램 하는 단계를 포함한다.

본 발명의 실시 예에 따른 메모리 시스템은 비휘발성 메모리 장치, 및 상기 비휘발성 메모리 장치를 제어하는 메모리 컨트롤러를 포함한다.

상기 메모리 컨트롤러는 더미 프로그램할 대상 및 리차지할 대상 중 적어도 하나에 관련된 페이지 정보를 생성하는 타겟 결정부, 상기 페이지 정보에 기초하여 백업 동작을 수행하는 백업부, 및 상기 페이지 정보에 기초하여 더미프로그램과 리차지프로그램 동작을 수행하는 더미/리차지 프로그램부를 포함한다.

상기 타겟 결정부는, 상기 비휘발성 메모리 장치로부터 리드한 제1 원본 리드 데이터에 기초하여 에러 정정을 수행하고 수정된 리드 데이터를 생성하는 에러 정정부, 상기 수정된 리드 데이터에 기초하여 에러 정정 여부를 판단하고 판단 결과에 따라 정정 결과 신호를 생성하는 정정 결정부, 및 정정 결과 신호에 기초하여 클린페이지 여부를 확인하고 클린 페이지정보를 생성하는 클린페이지 결정부를 포함한다.

상기 제1 원본 리드 데이터는 상기 비휘발성 메모리 장치의 제1 워드라인에 저장된 데이터일 수 있다.

상기 백업부는, 상기 클린 페이지 정보에 응답하여, 클린 페이지가 LSB 페이지이면, 상기 제1 워드라인에 인접한 제2워드라인의 LSB 페이지 데이터의 백업을 수행한다.

상기 더미/리차지 프로그램부는, 상기 클린 페이지 정보에 기초하여 클린 페이지가 LSB 페이지일 때, 상기 제1 워드라인에 더미 프로그램을 수행하고, 상기 제1 워드라인에 인접한 제2 워드라인에는 리차지 프로그램을 수행하고, 상기 클린 페이지가 MSB페이지일 때, 상기 제1 워드라인에 리차지 프로그램을 수행하고, 상기 제1 워드라인에 리차지 프로그램을 수행하며, 상기 제2 워드라인에 인접한 제3워드라인에 더미 프로그램을 수행한다.

본 발명의 기술적 사상에 따른 불휘발성 메모리 장치의 동작 방법 및 이를 이용하는 메모리 시스템의 동작 방법에 의하면 메모리 셀에 대한 프로그램 동작이 비정상적으로 수행되었을 때, 메모리 사용 용량을 감소시키지 않으며, 저장된 데이터에 대한 신뢰도를 높일 수 있다.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1a는 본 발명의 일 실시 예에 따른 메모리 시스템의 블록도를 나타낸다.
도 1b는 도 1a에 도시된 신뢰성 보장부의 일 실시예를 나타내는 구성 블록도이다.
도 2는 도 1a의 메모리 시스템에 포함된 불휘발성 메모리 장치를 나타내는 블록도이다.
도 3a 및 도 3b는 도 2의 불휘발성 메모리 장치에 포함되는 셀 어레이의 예들을 나타내는 도면이다.
도 4은 불휘발성 메모리 셀의 정상적인 프로그램 동작이 수행 되었을 때 셀의 문턱전압 변화를 설명하기 위한 도면이다.
도 5는 MLC 프로그램 수행 순서와 LSB 프로그램 수행 중 서든 파워 오프가 발생되었을 경우를 설명하기 위한 도면 이다.
도 6a 내지 도 6c는 프로그램 동작 수행 중 서든 파워 오프가 발생되었을 때 메모리 셀의 문턱전압 산포를 나타내는 도면이다.
도 7는 MLC 프로그램 수행 순서와 MSB 프로그램 수행 중 서든 파워 오프가 발생되었을 경우를 설명하기 위한 도면 이다.
도 8a 내지 도 8b는 프로그램 동작 수행 중 서든 파워 오프가 발생되었을 때 메모리 셀의 문턱전압 산포를 나타내는 도면이다.
도 9는 본 발명의 실시 예에 따른 메모리 장치의 동작 방법을 나타내는 흐름도이다.
도 10은 본 발명의 실시 예에 따른 메모리 장치의 리차지 프로그램 동작 방법을 나타내는 도면 이다.
도 11은 본 발명의 또 다른 실시 예에 따른 메모리 장치의 동작 방법을 나타내는 순서도이다.
도 12는 본 발명의 또 다른 실시 예에 따른 메모리 장치의 동작 방법을 설명 하기 위한 도면이다.
도 13은 도 1b의 신뢰성 보장부의 일 구현 예를 나타낸 블록도 이다.
도 14는 본 발명의 일 실시 예에 따른 파일 시스템이다.
도 15는 본 발명의 실시예에 따른 메모리 시스템이 SSD(Solid State Device)에 적용된 예를 나타내는 도면이다.
도 16은 본 발명의 실시예에 따른 메모리 시스템이 카드에 적용된 예를 나타내는 도면이다.

본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.

본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.

제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않은 채, 제1구성 요소는 제2구성 요소로 명명될 수 있고 유사하게 제2구성 요소는 제1구성 요소로도 명명될 수 있다.

어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 본 명세서에 첨부된 도면들을 참조하여 본 발명의 실시 예들을 상세히 설명한다.

플래시 메모리에 데이터를 저장하기 위하여, 메모리 셀에 대하여 프로그램 동작을 수행하면, 각 메모리 셀은 특정한 프로그램 상태를 갖게 된다. 메모리 셀의 상태는 임의의 비트 또는 데이터를 나타낼 수 있고, 각 상태에 대응되도록 문턱전압 산포가 형성된다. 메모리 셀이 정상적으로 프로그램 되었을 경우, 메모리 셀의 문턱전압 산포는 가우시안 분포를 갖을 수 있다. 그런데, 프로그램 동작 수행 시 서든 파워 오프(SPO, Sudden Power Off)와 같이 정상적인 프로그램 동작의 수행을 방해하는 상황이 발생하면, 메모리 셀은 목표한 상태로 프로그램되지 못하고, 메모리 셀들의 문턱전압 산포가 비정상적으로 형성될 수 있다. 이에 따라, 메모리 셀의 상태 독출 시, 다수의 메모리 셀에서 프로그램 수행 시 목표로 했던 상태가 아닌, 다른 상태가 독출되는 독출 에러가 발생할 수 있다. 또한, 시간이 지날수록 메모리 셀들의 문턱전압 산포가 더 나빠져, 독출 에러가 발생하는 메모리 셀의 개수가 증가할 수 있다. 따라서, 메모리 장치에 있어서 프로그램된 메모리 셀들이 정상적으로 프로그램 되었는지 확인하고, 비정상적으로 프로그램 된 경우에 데이터가 안정적으로 저장될 수 있도록, 데이터를 재 프로그램 하는 등의 보완 동작이 요구된다.

도 1a는 본 발명의 일 실시 예에 따른 불휘발성 메모리 시스템의 블록도를 나타낸다.

도 1a를 참조하면, 실시 예에 따라 메모리 시스템(100)은 메모리 컨트롤러(101)와 불휘발성 메모리 장치(102)를 포함한다. 실시 예에 따라 불휘발성 메모리 장치(102)는 플래시 메모리 장치 일 수 있다. 그러나 본 발명의 이에 한정 되지 아니하고, 불휘발성 메모리 장치(102)는 RRAM(resistive RAM), PRAM(phase change RAM) 또는 MRAM(magnetic RAM)과 같은 저항형 메모리 셀들 중 하나일 수 있다. 메모리 시스템(100)는 호스트 장치(103)와 연결 될 수 있다.

메모리 컨트롤러(101)는 불휘발성 메모리 장치(102)에 대한 제어 동작을 수행할 수 있다. 구체적으로, 메모리 컨트롤러(101)는 불휘발성 메모리 장치(102)에 어드레스(ADDR), 커맨드(CMD) 및 제어 신호(CTRL)를 제공함으로써, 불휘발성 메모리 장치(102)에 대한 프로그램(또는 쓰기), 리드(또는 독출)및 이레이즈(또는 소거) 동작을 제어할 수 있다. 메모리 컨트롤러(101)는 제어부(104), 호스트 인터페이스(interface)부(105), 플래시 인터페이스(Interface)부(106) 및 버퍼(107)를 포함한다.

호스트 인터페이스부(105)는 메모리 컨트롤러(101) 내부에서 발생하는 신호 및 데이터를 호스트 장치(103)에 전송하거나 호스트 장치(103)로부터 수신한 신호들을 메모리 컨트롤러(101) 내의 제어부(104) 및 버퍼(107)로 전송한다.

플래시 인터페이스부(106)는 메모리 컨트롤러(101) 내부에서 발생한 신호 및 데이터를 불휘발성 메모리 장치(102)에 전송하거나 불휘발성 메모리 장치(102)로부터 수신한 신호들을 메모리 컨트롤러(101) 내의 제어부(104) 및 버퍼(107)로 전송한다.

버퍼(107)는 호스트 인터페이스부(105)와 플래시 인터페이스부(106)와 통신하고, 호스트 장치(103)로부터 불휘발성 메모리 장치(102)에 기록하는 데이터와 불휘발성 메모리 장치(102)로부터 호스트 장치(103)에 전송되는 리드 데이터를 일시적으로 저장한다.

제어부(104)는 메모리 컨트롤러(101) 내부의 버퍼(107), 호스트 인터페이스부(105) 및 플래시 인터페이스부(106)를 제어 한다. 제어부(104)는 리드부(109), 라이트부(108), 신뢰성 보장부(110)를 포함한다. 리드부(109)는 불휘발성 메모리 장치(102)로부터 데이터를 독출하고 독출된 데이터를 버퍼(107)에 저장한다. 라이트부(108)는 호스트로부터 수신된 데이터를 불휘발성 메모리 장치(102)에 저장하거나 불휘발성 메모리 장치(102)에 저장된 데이터를 소거한다.

신뢰성 보장부(110)은 메모리 셀에 대한 프로그램 동작이 비정상적으로 수행 되었을 때, 마지막으로 프로그램된 블록(예컨대, 파워오프 직전에 프로그램된 블록)의 데이터를 독출하여, 서든파워오프가 일어난 워드라인 또는 마지막으로 프로그램된 페이지 또는 워드라인을 검출하여, 더미 및/또는 리차지할 대상 페이지 또는 대상 워드라인을 결정할 수 있다. 결정된 더미 및/또는 리차지할 대상 페이지에 기초하여 더미 프로그램과 리차지프로그램 동작을 수행 할 수 있다. 또한 리차지프로그램을 수행하기 전에 해당 워드라인의 데이터를 백업할 수 있다.

불휘발성 메모리 장치(102)는 데이터 입/출력 회로(121)와 셀 어레이(122)를 포함 할 수 있다. 데이터 입/출력 회로(121)는 메모리 컨트롤러(101)에서 수신된 어드레스, 커맨드 및 제어신호에 대응하여 불휘발성 메모리 장치(102)의 리드, 프로그램 및 이레이즈 동작을 제어 할 수 있다.

셀 어레이(122)는 복수의 워드 라인과 복수의 비트 라인들이 교차하는 영역들에 배치되는 복수의 메모리 셀들을 포함할 수 있다. 일 실시 예에서, 복수의 메모리 셀들은 플래시 메모리 셀들일 수 있고, 메모리 셀 어레이(122)는 낸드(NAND) 플래시 메모리 셀 어레이(122) 또는 노아(NOR) 플래시 메모리 셀 어레이(122)일 수 있다. 이하에서는, 복수의 메모리 셀들이 플래시 메모리 셀들인 경우를 예로 하여 본 발명의 실시 예들을 상술하기로 한다. 그러나, 본 발명은 이에 한정되지 아니하고, 복수의 메모리 셀들은 RRAM(resistive RAM), PRAM(phase change RAM) 또는 MRAM(magnetic RAM)과 같은 저항형 메모리 셀들 중 하나일 수 있다.

불휘발성 메모리 장치(102)의 셀 어레이(122) 중 선택된 워드라인에 포함된 메모리 셀들에 대한 프로그램 동작 수행 중, 서든 파워 오프, 프로그램 전압 강하 등과 같은 예상치 못한 에러 상황이 발생할 경우, 메모리 셀들에 대한 프로그램 동작이 정상적으로 수행되지 못할 수 있다. 그러므로, 불휘발성 메모리 장치(102)가 다시 정상 상태로 돌아온 이후에는, 그 이전에 마지막으로 엑세스 되어 프로그램 되었던 메모리 셀들에 대한 프로그램 동작이 비정상적으로 수행되었는지 여부, 즉 프로그램 오류가 존재하는지를 검출하고, 프로그램 오류가 검출 될 경우, 추가적인 보완 동작을 수행하여야 한다. 이를 위해, 메모리 컨트롤러(101)는 신뢰성 보장부(110)를 구비할 수 있다.

메모리 컨트롤러(101)가 마지막으로 프로그램된 메모리 셀들에 대한 어드레스를 불휘발성 메모리 장치(102)로 제공하고, 불휘발성 메모리 장치(102)가 상기 어드레스에 해당하는 메모리 셀들로부터 데이터(DATA)를 독출하여 메모리 컨트롤러(101)로 제공하면, 신뢰성 보장부(110)는 상기 데이터(DATA)를 기초로 메모리 셀들에 대한 프로그램 동작에 오류가 존재하는지 여부를 판단할 수 있다. 그리고, 신뢰성 보장부(110)가 프로그램이 정상적으로 수행되지 않았다고 판단할 경우, 즉 프로그램동작에 오류가 있다고 판단하면, 메모리 컨트롤러(101)는 비정상적으로 프로그램이 수행된 메모리 셀의 영역에 백업, 리차지 프로그램 및 더미프로그램을 수행하여 배드 영역으로 처리 하지 않으면서도 신뢰성을 보장 할 수 있도록 하는 제어신호(CTRL) 및 명령(CMD)을 플래시 메모리로 제공할 수 있다.

도 1b는 도 1a에 도시된 신뢰성 보장부의 일 실시예를 나타내는 구성 블록도이다. 이를 참조하면, 신뢰성 보장부(110)는 타겟 결정부(117), 백업부(112) 및 더미/리차지 프로그램부(115)를 포함할 수 있다. 타겟 결정부(117)는 더미 및/또는 리차지할 대상 페이지 또는 대상 워드라인을 결정한다. 예컨대, 타겟 결정부(117)는 마지막으로 프로그램된 블록(예컨대, 파워오프 직전에 프로그램된 블록)의 데이터를 독출하여, 서든파워오프가 일어난 워드라인 또는 마지막으로 프로그램된 페이지 또는 워드라인을 검출하여, 더미 및/또는 리차지할 대상 페이지 또는 대상 워드라인을 결정할 수 있다.

더미/리차지 프로그램부(115)는 타겟 결정부(117)의 결정에 기초하여 더미프로그램과 리차지프로그램 동작을 수행 할 수 있다.

백업부(112)는 역시 타겟 결정부(117)의 결정에 기초하여 백업 동작을 수행 할 수 있다. 예컨대, 백업부(112)는 리차지프로그램을 수행하기 전에 해당 워드라인의 데이터(예컨대, LSB 데이터)를 백업할 수 있다.

도 2는 도 1a의 메모리 시스템에 포함된 불휘발성 메모리 장치를 나타내는 블록도이다.

도 2를 참조하면, 불휘발성 메모리 장치(102)는 플래시 메모리 장치일 수 있으며, 셀 어레이(122), 로우 디코더(122), 데이터 입/출력 회로(121), 전압 발생부(124) 및 제어 로직(125)을 포함할 수 있다.

셀 어레이(122)는 복수의 워드 라인들(WL)과 복수의 비트 라인들(BL)에 각각 연결되는 복수의 메모리 셀들을 포함한다. 도 3a 내지 도 3b를 참조하여 후술하는 바와 같이, 상기 복수의 메모리 셀들은 각각 낸드 플래시 메모리 셀들일 수 있으며, 2차원 어레이 구조 또는 3차원 수직 어레이 구조로 배열될 수 있다. 복수의 메모리 셀들은 멀티-레벨 셀들일 수 있으며, 쉐도우 프로그램 방식, 리프로그램 방식 또는 온칩 버퍼드 프로그램 방식과 같은 다양한 프로그램 방식을 이용하여 프로그램될 수 있다.

로우 디코더(122)는 로우 어드레스(XADD)에 기초하여 하나의 워드 라인을 선택하는 방식으로 선택 워드 라인에 연결된 복수의 메모리 셀들을 선택한다. 예를 들어, 기입 모드에서 프로그램 전압 및 검증 전압이 상기 선택 워드 라인에 인가되고, 독출 모드에서 독출 전압이 상기 선택 워드 라인에 인가되며, 소거 모드에서 소거 전압이 워드라인에 인가될 수 있다. 워드 라인에 인가되는 전압(VWL)은 제어 로직(125)으로부터 제공되는 전압 제어신호(VCTRL)에 기초하여 전압 발생부(124)로부터 공급된다.

데이터 입/출력 회로(121)는 복수의 비트 라인들(BL)에 연결되고, 셀 어레이(122)에 프로그램될 기입 데이터를 저장하거나 혹은 셀 어레이(122)로부터 감지된 독출 데이터를 저장한다. 데이터 입/출력 회로(121)는 복수의 비트 라인들(BL)에 상응하는 복수의 페이지 버퍼(PB)를 포함할 수 잇으며, 컬럼 어드레스(YADD)에 기초하여 비트라인들을 선택하는 컬럼 디코더를 포함할 수 있다. 페이지 버퍼(PB)는 복수의 데이터 래치들을 각각 포함할 수 있으며, 불휘발성 메모리 장치(102)의 동작 모드에 따라 기입 드라이버 또는 감지 증폭기로서 동작할 수 있다. 데이터 입/출력 회로(121)는 기입 모드의 프로그램 동작에서 외부로부터 제공되는 기입 데이터를 로딩하고, 기입 데이터에 따라서 프로그램 허용 전압 또는 프로그램 금지 전압을 각각의 비트 라인에 인가하며, 독출 모드에서 각 비트 라인의 전압을 감지하여 독출 데이터를 출력할 수 있다.

제어 로직(125)은 불휘발성 메모리 장치(102)의 전반적인 동작을 제어하기 위한 제어 신호 및 전압 발생부(124)의 동작을 제어하기 위한 전압 제어신호(VCTRL)를 발생한다. 실시 예에 따라서, 제어 로직(125)는 불휘발성 메모리 장치(102)의 내부 또는 외부에 위치할 수 있다.

전압 발생부(124)는 전압 제어 신호(VCTRL)에 응답하여 워드 라인 전압(VWL) 및 비트라인 전압(VBL)을 발생한다. 로우 디코더(122)에 제공되는 워드 라인 전압(VWL)은 각 동작 모드에 따른 프로그램 전압, 독출 전압 및 소거 전압 등을 포함할 수 있다. 데이터 입/출력 회로(121)에 제공되는 비트라인 전압(VBL)은 프로그램 허용 전압, 프로그램 금지전압 및 프리차지 전압 등을 포함할 수 있다.

도 3a 및 도 3b는 도 2의 불휘발성 메모리 장치에 포함되는 셀 어레이의 예들을 나타내는 도면이다.

도 3a를 참조하면, 셀 어레이(122a)는 복수의 비트 라인들(BL(1),..., BL(m)), 복수의 워드 라인들(WL(1), ..., WL(n)) 및 복수의 비트 라인들(BL(1), ..., BL(m))과 복수의 워드 라인들(WL(1), ..., WL(n))이 교차하는 영역들에 배치되는 복수의 메모리 셀들(MC1)을 포함할 수 있다. 또한, 셀 어레이(122a)는 스트링 선택 트랜지스터(SST), 접지 선택 트랜지스터(GST)들을 더 포함할 수 있다. 스트링 선택 트랜지스터(SST)들은 비트 라인들(BL(1),..., BL(m))에 연결되고, 접지 선택 트랜지스터(GST)들은 공통 소스 라인(CSL)에 연결될 수 있다. 동일한 열(column)에 배열된 메모리 셀(MC1)들은 비트 라인들(BL(1),..., BL(m)) 중 하나와 공통 소스 라인(CSL) 사이에 직렬로 배치될 수 있으며, 동일한 행(row)에 배열된 메모리 셀(MC)들은 워드 라인들(WL(1), WL(2), WL(3), ..., WL(n-1), WL(n)) 중 하나에 공통으로 연결될 수 있다. 즉, 스트링 선택 트랜지스터(SST)들과 접지 선택 트랜지스터(GST)들 사이에 메모리 셀(MC1)들이 직렬로 연결될 수 있으며, 스트링 선택 라인(SSL)과 접지 선택 라인(GSL) 사이에는 16개, 32개 또는 64개의 복수의 워드 라인들이 배열될 수 있다.

스트링 선택 트랜지스터(SST)들은 스트링 선택 라인(SSL)에 연결되어, 스트링 선택 라인(SSL)으로부터 인가되는 전압의 레벨에 따라 제어될 수 있고, 접지 선택 트랜지스터(GST)들은 접지 선택 라인(GSL)에 연결되어, 접지 선택 라인(GSL)으로부터 인가되는 전압의 레벨에 따라 제어될 수 있다. 메모리 셀(MC1)들은 워드 라인들(WL(1),..., WL(n))에 인가되는 전압의 레벨에 따라 제어될 수 있다. 각각의 워드 라인(WL(1),..., WL(n))에 접속된 메모리 셀들(MC1)은 한 페이지 또는 복수 개의 페이지 분량에 해당하는 데이터를 저장할 수 있다.

낸드 플래시 메모리 장치는 페이지(PG) 단위로 기입 동작(또는 프로그램 동작) 및 독출 동작을 수행하며, 블록(BLK) 단위로 소거동작을 수행할 수 있다. 각각의 페이지에 대한 프로그램 동작 또는 소거 동작과 관련된 정보는 스페어 영역(또는 메인 영역의 일부 영역)에 할당된 메모리 셀에 저장된다. 이를 플래그 정보(FL)라 하고, 플래그 정보를 저장하는 메모리 셀을 플래그 셀(MF)이라 한다.

셀 당 N 비트의 데이터가 저장되는 멀티 레벨 셀의 경우, 각각의 비트에 대한 프로그램 동작이 최대 N회까지 각각 독립적으로 수행될 수 있다. 그리고, 각각의 프로그램 동작은 복수 개의 프로그램 루프들로 구성될 수 있다. 멀티 레벨 셀의 각 비트(예를 들면, LSB 비트, MSB 비트)에 대한 프로그램 동작은 워드 라인들(WL(1),..., WL(n)) 중 동일한 워드 라인에 접속된 셀들에서 페이지 단위로 수행될 수 있다. 프로그램 동작시 할당되는 페이지 어드레스는 워드라인 방향으로 연속적으로 할당될 수도 있고, 비연속적으로 할당될 수 있다. 내부적으로 할당되는 페이지 어드레스는 선택된 메모리 셀의 사용 빈도 등을 고려하여 내부적으로 결정될 수 있다.

도 3b를 참조하면, 셀 어레이(122b)는 수직 구조를 가지는 복수의 스트링(STR)들을 포함할 수 있다. 스트링(STR)은 제2 방향을 따라 복수 개로 형성되어 스트링 열을 형성할 수 있으며, 상기 스트링 열은 제3 방향을 따라 복수 개로 형성되어 스트링 어레이를 형성할 수 있다. 복수의 스트링(STR)들은 비트 라인들(BL(1),..., BL(m))과 공통 소스 라인(CSL) 사이에 제1 방향을 따라 직렬로 배치되는 접지 선택 트랜지스터(GSTV)들, 메모리 셀(MC2)들 및 스트링 선택 트랜지스터(SSTV)들을 각각 포함할 수 있다.

접지 선택 트랜지스터(GSTV)들은 접지 선택 라인들(GSL11, GSL12, ..., GSLi1, GSLi2)에 각각 연결되고, 스트링 선택 트랜지스터(SSTV)들은 스트링 선택 라인들(SSL11, SSL12, ..., SSLi1, SSLi2)에 각각 연결될 수 있다. 동일한 층에 배열되는 메모리 셀(MC2)들은 워드 라인들(WL(1), WL(2), ..., WL(n-1), WL(n)) 중 하나에 공통으로 연결될 수 있다. 접지 선택 라인들(GSL11, ..., GSLi2) 및 스트링 선택 라인들(SSL11, ..., SSLi2)은 상기 제2 방향으로 연장되며 상기 제3 방향을 따라 복수 개로 형성될 수 있다. 워드 라인들(WL(1), ..., WL(n))은 상기 제2 방향으로 연장되며 상기 제1 방향 및 상기 제3 방향을 따라 복수 개로 형성될 수 있다. 비트 라인들(BL(1), ..., BL(m))은 상기 제3 방향으로 연장되며 상기 제2 방향을 따라 복수 개로 형성될 수 있다. 메모리셀(MC2)들은 워드 라인들(WL(1), ..., WL(n))에 인가되는 전압의 레벨에 따라 제어될 수 있다.

셀 어레이(122b)를 포함하는 수직형 플래시 메모리 장치는 낸드 플래시 메모리 셀들을 포함하므로, 일반적인 낸드 플래시 메모리 장치와 마찬가지로 페이지 단위로 기입 동작 및 독출 동작을 수행하며, 블록단위로 소거 동작을 수행할 수 있다.

실시예에 따라서, 하나의 스트링(STR)에 포함되는 두 개의 스트링 선택 트랜지스터들은 하나의 스트링 선택 라인에 연결되고 하나의 스트링에 포함되는 두 개의 접지 선택 트랜지스터들은 하나의 접지 선택 라인에 연결되도록 구현될 수도 있다. 또한, 실시예에 따라서, 하나의 스트링은 하나의 스트링 선택 트랜지스터 및 하나의 접지 선택 트랜지스터를 포함하여 구현될 수도 있다.

도 4(a)내지 4(c)는 불휘발성 메모리 셀의 정상적인 프로그램 동작이 수행 되었을 때 셀의 문턱전압 변화를 설명하기 위한 도면이다. 도 4(a) 내지 4(c)는 일반적인 메모리 장치의 프로그램에 따라 형성될 수 있는 문턱 전압 산포가 예시적으로 도시되어 있다. 일 예로서, 도 4에는 2비트 프로그램 또는 MLC 프로그램에 따른 문턱 전압 산포가 표시되어 있다. 한 워드라인에 2개의 페이지 정보가 기록된다. 이하, 첫 번째 프로그램 되는 페이지를 LSB(Least Significant Bit) 페이지 이고, 수행되는 프로그램은 LSB 프로그램이라고 하고, 두 번째 프로그램 되는 페이지는 MSB(Most Significant Bit) 페이지이고, 수행되는 프로그램은 MSB 프로그램이라고 하겠다. 가로축은 문턱전압을 나타내고 세로축은 셀 수 (Number of cells)를 나타낸다.

도 4(a)를 참조하면, 도시한 바와 같이 선택 워드라인(WL(N))에 연결된 셀들의 문턱전압의 산포는 프로그램이 수행 되기 전에 소거(Erase) 상태인 E0에 있다. 이어서 도 4(b)에 도시한 바와 같이, 선택 워드라인(WL(N))에 연결된 셀들에 LSB(Least Significant Bit) 프로그램을 수행하면 문턱전압의 산포는 E0 상태로부터 LSB 프로그램 상태인 P0 상태로 이동한다. 이어서 도 4(c)에 도시한 바와 같이, 선택 워드라인(WL(N))에 MSB(Most Significant Bit) 프로그램을 수행하면 문턱 전압의 산포는 E0 상태로부터 P1 상태로, P0 상태로부터 P2, P3 상태로 이동한다. 선택 워드라인(WL(N))에 LSB 페이지와 MSB페이지의 프로그램이 완료되면 선택워드라인에 연결된 셀들은 4개의 문턱 전압 산포를 갖는다.

도 5는 MLC 프로그램 수행 순서와 LSB 프로그램 수행 중 서든 파워 오프가 발생되었을 경우를 설명하기 위한 도면 이다.

도 5를 참조하면, MLC 프로그램이 수행되는 각 워드라인은 두 개의 페이지 데이터를 저장 할 수 있다. 각 워드라인의 LSB 페이지 및 MSB 페이지의 숫자는 MLC 프로그램의 순서 일 수 있다. 예를 들어, 워드라인 14번의 LSB 페이지의 프로그램 순서는 25번 째이다. 이후의 26번째 프로그램을 하는 순서는 워드라인 13번의 MBS 페이지 이다. 워드라인 13번의 MSB 페이지 프로그램 후, 27번째 프로그램을 수행 하는 순서는 워드라인 15번의 LSB 페이지 이다. 설명한 바와 같이, MLC 프로그램의 순서는 각 워드라인의 LSB 페이지 MSB 페이지를 상위 워드라인 및 하위 워드라인과 번갈아 가며 프로그램을 수행 한다. MLC 프로그램의 순서를 프로그램 오프셋(offset) 순서는 미리 정해져 있고, 이 순서에 따라서 MLC 프로그램이 수행 된다. 프로그램 오프셋의 정해진 순서에 따라 프로그램을 수행할 때, 인접 워드라인의 간섭 및 커플링(coupling) 영향을 최소화 할 수 있다. 도 5는 워드라인 16번의 LSB 페이지를 프로그램이 진행될 때 서든 파워 오프(SPO,Sudden Power Off)가 발생 한 경우를 나타낸다. SPO가 발생하면 전원 공급이 갑자기 중단되어 진행 중인 프로그램은 완료되지 못하고 중단된다. SPO가 발생한 워드라인에 연결된 셀들의 문턱전압 산포는 소거 상태도 아니고 프로그램 상태도 아닌 소프트 프로그램(Soft Program)된 상태로 남게 된다.

도 6(a)내지 도6(c)는 프로그램 동작 수행 중 서든 파워 오프가 발생되었을 때 메모리 셀의 문턱전압 산포를 나타내는 도면이다.

도6(a)내지 도 6(c)는 워드라인 16번의 LSB페이지 프로그램 중에 서든 파워 오프가 발생 하였을 때, 워드라인 16번에 연결된 셀들의 문턱 전압의 변화를 나타낸다. 도 6(a)를 참조하면, 선택 워드라인(일 예로, 도5의 경우 SPO가 발생한 워드라인 16번)의 문턱전압 산포는 프로그램이 수행되기 전에는 소거 상태인 E0 이다. 도 6(b)를 참조하면, 선택 워드라인에 LSB 프로그램이 진행 중에 서든 파워 오프가 발생하여 LSB 프로그램이 중단 되었을 때 선택 워드라인에 연결된 셀들의 문턱 전압 산포를 나타낸다. 선택 워드라인에 연결된 셀들의 산포는 소거 상태인 E0에서 프로그램 진행 중에 중단 되어 소프트 프로그램 상태인 P0' 상태가 된다. 도 6(c)에 도시한 바와 같이, 소프트 프로그램 상태인 문턱전압은 읽기전압(R0) 레벨보다 낮을 수 있다. 경우에 따라, 서든 파워 오프가 프로그램 진행이 다소 경과한 후에 발생하면, 문턱전압은 읽기 전압 보다 높을 수 있다. 서든 파워 오프가 발생한 셀의 문턱 전압이 소거 상태 보다 높고 읽기전압 레벨과 유사 하여 전원 복구 후에, LSB 페이지 프로그램이 진행 되지 않았다고 판단하여 소프트 프로그램 상태인 셀에 다시 프로그램을 하게 되면 정정불가 리드 상태(Uncorrectable read) 또는 프로그램 데이터에 오류가 발생 할 수 있다.

도 7는 MLC 프로그램 수행 순서와 MSB 프로그램 수행 중 서든 파워 오프가 발생되었을 경우를 설명하기 위한 도면 이다.

도 7을 참조하면, MLC 프로그램이 수행되는 각 워드라인은 두 개의 페이지 데이터를 저장 할 수 있다. MLC 프로그램 수행 방식은 도 5에서 이미 설명 하였으므로 중복된 설명은 생략한다. 도 7은, 워드라인 16번의 LSB 페이지 프로그램 완료 후, 워드라인 15번의 MSB 프로그램 중에 서든 파워 오프가 발생한 것을 나타낸다. 서든 파워 오프가 발생하면 전원 공급이 차단 되어, 진행 중인 MSB 프로그램이 완료되지 못하고 중단 된다. 이에 따라, 워드라인 15번에 연결된 셀 들의 문턱전압은 LSB프로그램 상태도 아니고 MSB 프로그램 상태도 아닌 상태로 남게 된다.

도 8a 내지 도 8b는 MSB 프로그램 동작 수행 중에 서든 파워 오프가 발생하였을 때 선택 워드라인에 연결된 메모리 셀들의 문턱 전압의 산포를 나타내는 도면 이다.

도 8a를 참조하면, 선택 워드라인(일 예로, 도 7의 경우 서든 파워 오프가 발생한 워드라인 15번)에 연결된 메모리 셀들은 LSB 프로그램 수행이 완료된 상태이다. 선택 메모리 셀들의 문턱 전압의 산포는 소거 상태와 P0 상태로 남게 된다. 도 8b은 선택 워드라인에 연결된 메모리 셀들에 MSB 프로그램 수행 도중에 서든 파워 오프가 발생하였을 때, 메모리 셀들의 문턱 전압의 분포 이다. MSB 프로그램이 완료되었을 때 문턱 전압의 산포는 앞서 도 4c에서 설명한 바와 같이 E0, P1, P2 및 P3 상태가 된다. 서든 파워 오프가 발생하면, 소거 상태의 문턱전압은 P1까지 이동하지 못하고 P1'상태가 된다. LSB 프로그램 완료 후, P0의 상태에 있던 셀들의 문턱 전압은 MSB프로그램 중에 서든 파워오프가 발생하면 MSB 프로그램 완료 상태인 P2, P3까지 이동하지 못한다. 선택 셀들의 문턱 전압은 서든 파워 오프가 발생한 시점에 따라 P2', P3'상태가 된다. P2', P3'상태는 하나의 문턱 전압 산포처럼 보여 질 수 있다. 전원 복구 후에, MSB 페이지 프로그램이 진행 되지 않았다고 판단하여 소프트 프로그램 상태인 P1', P2' 및 P3'의 셀들에 다시 프로그램을 하게 되면 정정불가 리드 상태(Uncorrectable read) 또는 선택 워드라인의 LSB 프로그램 데이터에 오류가 발생 할 수 있다. 이러한 문제점을 회피 하기 위해 서든 파워 오프가 발생하면 소프트 프로그램 된 블록을 클로징(closing)하여 더 이상 프로그램이 수행 되지 않도록 하였다. 블록 클로징은 서든 파워 오프가 발생한 워드라인보다 상위 워드라인이 이레이즈 상태이지만 해당 블록에 추가적으로 프로그램을 수행하지 않는 것이다. 블록 클로징을 하면 소프트 프로그램된 셀들에 추가 프로그램이 수행되지 않기 때문에 신뢰성을 보장할 수 있다. 하지만 잦은 서든 파원 오프가 발생하게 되면 클로징 되는 블록 수가 늘어나서 블록 활용도(utilization)가 떨어지게 되어 메모리 장치의 수명을 단축시키는 문제를 초래 한다. 따라서 본 발명에서는 서든 파워 오프로 인해 소프트 프로그램된 메모리 셀이 있는 블록이더라도 상위 워드라인에 이어쓰기를 적용하여 메모리 장치의 수명을 향상 시킬 수 있는 방법을 제안한다. 이어 쓰기는 블록 클로징을 하지 않고, 상위 워드라인에 추가적인 프로그램을 수행하는 방법이다.

도 9는 본 발명의 실시 예에 따른 메모리 장치의 동작 방법을 나타내는 흐름도이다.

도 9를 참조하면, 본 발명의 실시예에 따른 메모리 장치의 동작 방법은 제1 워드라인에 연결된 복수의 메모리 셀들에 저장된 데이터를 백업하는 단계(S110), 제1 워드라인에 인접한 제2 워드라인에 연결된 복수의 메모리 셀들을 더미프로그램 하는 단계(S120) 및 상기 제1 워드라인에 연결된 복수의 메모리 셀들을 리차지 프로그램 하는 단계(S130)를 포함한다. 본 발명의 실시 예에 따른 메모리 장치의 동작 방법은 구체적으로는 메모리 셀들에 대한 프로그램 동작이 비정상적으로 수행된 경우에도 블록내의 상위 워드라인이에 이어 쓰기를 적용하여 수명을 향상시키고 신뢰성을 보장하는 방법에 대한 것이다.

데이터를 백업하는 단계는 제1 워드라인에 연결된 복수의 메모리 셀들에 저장된 제1 LSB 데이터를 리드하는 단계 및 상기 리드한 LSB 데이터를 백업 영억에 저장하는 단계를 포함한다. 예를 들어, 제2 워드라인에 연결된 셀들이 서든 파워 오프로 인하여 비정상적인 프로그램 종료된 이후 메모리 장치의 전원이 정상화 되었을 때, 메모리 장치의 신뢰성을 보장하기 위해서 제2 워드라인에 인접한 제1 워드라인에 연결된 셀들의 LSB 데이터를 백업 블록에 저장한다.

더미 프로그램하는 단계는, 제2 워드라인에 연결된 복수의 메모리 셀들에 제2 LSB 데이터를 프로그램 할 수 있다. 예를 들어, 제1 워드라인의 LSB 데이터의 백업이 완료 된 후, 서든 파워 오프가 발생 하였던 제2 워드라인에 연결된 셀들은 임의의 데이터나 또는 미리 정해진 데이터로 더미 프로그램이 수행된다. 더미 프로그램 수행 시, 저장되는 데이터들은 제2 워드라인의 LSB 페이지에 저장될 수 있다.

리차지 프로그램하는 단계는, 제1 워드라인에 연결된 복수의 메모리 셀들에 저장된 제1 LSB 데이터를 리드하는 단계와 리드한 제1 LSB 데이터를 저장하는 단계, 제1 MSB 데이터를 저장하는 단계, 및 저장된 제1 LSB 데이터와 제1 MSB 데이터를 이용하여 프로그램하는 단계를 포함 할 수 있다.

도 10은 본 발명의 실시 예에 따른 메모리 장치의 리차지 프로그램 동작 방법을 나타내는 도면이다. 리차지 프로그램은 도 10을 참조하여 상세히 설명하기로 한다. 도 10을 참조하면, 컨트롤러(10)는 제2 워드라인의 더미 프로그램 수행이 완료된 후, 인접한 제1 워드라인에 저장된 LSB 페이지 데이터를 리드하여 컨트롤러(101) 내의 버퍼(107A)에 저장한다. 도 10의 실시예로 SRAM(107A)이 도 1의 버퍼(107)의 역할을 하지만 다른 메모리로 대체될 수 있다. 컨트롤러(101)는 버퍼(107A)에 저장된 LSB 데이터와 제1 워드라인에 저장될 임의의 MSB 데이터 또는 미리 정해진 MSB 데이터를 불휘발성 메모리 장치(102)에 입력한다. 컨트롤러(101)는 데이터의 리드 및 데이터 입력 동작 시, 에러 정정부(114)를 통해 에러 정정을 수행 할 수 있다. 제1 워드라인의 LSB 데이터와 MSB 데이터의 전송이 완료되면 컨트롤러는 리차지 프로그램을 수행할 수 있는 명령(CMD, command)을 불휘발성 메모리 장치(102)로 전송한다. 불휘발성 메모리 장치(102)는 전송된 컨트롤러의 명령에 따라 리차지 프로 그램을 수행한다.

도 11 및 도 12를 참조하여 본 발명의 또 다른 실시 예에 따른 메모리 장치의 동작 방법을 설명하기로 한다. 도 11은 본 발명의 또 다른 실시 예에 따른 메모리 장치의 동작 방법을 나타내는 순서도이다. 도 12는 본 발명의 또 다른 실시 예에 따른 메모리 장치의 동작 방법을 설명하기 위한 도면이다. 도 11은 MSB 페이지 혹은 LSB 페이지에서 서든 파워 오프가 발생하여 비정상적으로 프로그램이 종료되고 그 이후 전원이 복구되었을 때, 신뢰성을 보장하면서 이어 쓰기를 수행하는 실시 예를 나타낸다.

도 11을 참조하면, 본 발명의 실시예 들에 따른 플래시 메모리 장치의 신뢰성 보장 방법은 S200 단계 내지 S236 단계를 포함한다.

S200 단계에서, 메모리 장치는 전원이 복구된 후에 페이지 리드를 수행한다. 페이지 리드는 마지막에 프로그램이 수행된 블록에 대해서 페이지 주소를 순차적으로 증가 시키면서 페이지 데이터를 리드 하는 동작 일 수 있다.

S210 단계에서, 컨트롤러는 리드한 데이터의 에러 정정 여부를 판단 한다. 에러 정정 가능한 페이지이면 S212 단계가 수행되고 에러 정정 불가한 페이지이거나 클린 페이지이면 S220 단계가 수행된다. 에러 정정 가능한 페이지는 리드 데이터의 에러가 있더라도 정정이 가능한 경우 에러 정정 가능한 페이지로 판단한다.

S212 단계에서, 리드 페이지 주소를 증가 시킨다. 페이지 리드는 전원이 비정상적으로 종료되기 이전에 마지막 프로그램을 수행한 블록의 모든 페이지의 데이터를 리드 하기 위하여 리드 페이지 주소를 순차적으로 증가시킨다. 본 발명의 일 실시예에서는, 페이지 주소는 논리적(logical) 페이지의 주소와 동일 할 수 있다. 본 발명의 다른 실시에에서는, 페이지 주소는 물리적(Physical) 페이지 주소와 동일 할 수 있다. 예를 들어, 컨트롤러가 제1 페이지 리드를 수행하고 에러정정 가능한 페이지로 판단 될 경우에 리드 페이지 주소(Read Page Add)를 증가 시킨다. 이후, 컨트롤러는 증가된 리드 페이지 주소에 해당되는 제2 페이지 리드를 수행한다.

S214 단계에서, 컨트롤러는 리드를 수행할 페이지의 주소가 마지막 페이지 주소(Last Page Add) 보다 큰 값인지 확인 한다. 컨트롤러는 증가된 리드 페이지 주소가 마지막 페이지 주소 값보다 작으면 S200 단계의 페이지 리드가 수행된다. 증가된 리드 페이지 주소가 마지막 페이지 주소 값보다 크면 컨트롤러는 페이지 리드를 마치고 종료한다.

S220 단계에서, 컨트롤러는 리드한 페이지가 에러정정 가능하지 않을 때, 리드한 페이지가 클린 페이지인지 판별한다. 리드한 페이지가 클린 페이지 이면 S221 단계가 수행되고, 클린 페이지가 아닌 경우 S230 단계가 수행된다. 클린 페이지는 리드한 페이지에 연결된 셀들에서 프로그램이 수행되지 않은 것으로 판별 되는 것을 의미한다. 컨트롤러는 마지막에 프로그램을 수행한 블록에 클린 페이지가 있으면 클린 페이지에 프로그램을 수행하다가 서든 파워 오프가 발생한 것으로 판단하고 블록 내 이어 쓰기를 수행하기 위하여 신뢰성 보장 방법을 수행한다. 리드한 페이지가 클린 페이지도 아니고, 에러 정정한 페이지가 아니면, 비정상적인 전원 종료이전 마지막에 수행된 프로그램 도중에 서든 파워 오프가 발생하였을 수 있다. 리드한 페이지에 연결된 메모리 셀들이 소프트 프로그램 되어 클린 페이지도 아니고 기 프로그램 하였던 프로그램 데이터로 복구 불가능한 경우, 즉, 에러 정정이 불가한 경우에는 해당 블록을 언커렉터블(uncorrectable) 블록으로 판단하고 블록 클로징을 수행하는 S230 단계가 수행 될 수 있다.

S221 단계에서, 컨트롤러는 클린 페이지가 MSB 페이지인지 판별한다. MSB 페이지 이면 S222 단계가 수행된다. 클린 페이지가 LSB 페이지이면 S232 단계가 수행된다.

S222 단계에서, 제1 워드라인에 연결된 복수의 메모리 셀들에 저장된 LSB 데이터를 백업한다. 제1 워드라인은 서든 파워 오프가 발생한 워드라인 일 수 있다. 제1 워드라인에 연결된 복수의 메모리 셀들에 저장된 제1 LSB 데이터를 리드하는 단계 및 리드한 LSB 데이터를 백업 영역에 저장하는 단계를 포함 할 수 있다. 예를 들어, 도 12(a)를 참조하여 설명하면, 컨트롤러는 페이지 30번에 서든 파워 오프가 발생하였을 경우 워드라인 15번에 저장되어 있는 LSB 페이지 즉, 페이지 27번의 백업을 수행한다. 워드라인 15번은 제1 워드라인 일 수 있다. 컨트롤러는 워드라인 15번의 LSB 페이지 데이터를 리드하여 백업 블록에 LSB 페이지 데이터를 저장한다. LSB 데이터는 백업 블록에 SLC(single level cell) 형태로 저장 될 수 있다. 백업 블록은 불휘발성 메모리 장치의 셀 어레이 내부에 위치 할 수 있다. 컨트롤러는 제1 워드라인에 발생한 산포의 왜곡을 보상하기 위해서 추후 리차지 프로그램을 수행 할 수 있다. 컨트롤러는 워드라인 15번의 리차지 프로그램 중에 전원공급이 일시적으로 차단 되는 경우에 대비하여 백업을 수행한다. 리차지 프로그램 중에 전원이 차단되면 워드라인 15번의 LSB 페이지 데이터에 에러가 발생할 가능성이 높다. 따라서 컨트롤러는 사전에 제1 워드라인의 백업을 수행하여 리차지 프로그램 중에 전원이 차단 되더라도 백업된 데이터를 이용하여 제1 워드라인의 LSB 페이지 데이터를 복구 할 수 있다.

S223 단계에서, 제1 워드라인에 연결된 복수의 메모리 셀들을 리차지 프로그램 할 수 있다. 리차지 프로그램하는 단계는 제1 워드라인에 연결된 복수의 메모리 셀들에 저장된 제1 LSB 데이터를 리드하는 단계, 리드한 제1 LSB 데이터를 저장하는 단계, 제1 MSB 데이터를 저장하는 단계 및 저장된 제1 LSB 데이터와 제1 MSB 데이터를 이용하여 프로그램 하는 단계를 포함 할 수 있다. 예를 들어, 도 12(a)를 참조하여 설명하면, 컨트롤러는 워드라인 15번의 LSB데이터를 리드하여 버퍼에 저장한다. 워드라인 15번의 LSB 페이지 데이터는 제1 LSB 데이터 일 수 있다. 컨트롤러는 저장된 LSB 데이터를 불휘발성 메모리 장치로 전송한다. 컨트롤러는 버퍼에 저장된 MSB 데이터를 불휘발성 메모리 장치로 전송한다. 전송된 MSB 데이터는 제1 MSB 데이터 일 수 있다. 제1 MSB 데이터는 임의로 생성된 값 일 수 있다. 제1 MSB 데이터는 미리 정해진 값 일 수 있다. 제1 MSB 데이터는 제1 LSB 데이터의 판독하는데 에러 발생 확률이 낮도록 정해 질 수 있다. 불휘발성 메모리 장치는 전송된 제1 MSB 데이터와 제1 LSB 데이터를 반영하여 리차지 프로그램을 수행 할 수 있다. 리차지 프로그램은 LSB 데이터와 MSB 데이터를 동시에 저장 할 수 있다.

S224 단계에서, 컨트롤러는 제1 워드라인에 인접한 제2 워드라인에 연결된 복수의 메모리 셀들에 저장된 LSB 데이터를 백업할 수 있다. 백업을 수행하는 방법에 대한 설명은 S222 단계에서 설명한 방법과 유사하므로 자세한 설명은 생략하기로 한다. 제2 워드라인은 제1 워드라인의 상위 워드라인 일 수 있다. 예를 들어, 도 12(a)를 참조하여 설명하면, 워드라인 15번에 서든 파워 오프가 발생하면, 워드라인 16번은 제2 워드라인 일 수 있다. 제2 워드라인은 하위 워드라인, 즉 워드라인 15번의 서든 파워 오프의 영향으로 산포에 왜곡이 발생 할 수 있다. 발생된 산포의 왜곡을 보상하기 위해 추후 리차지 프로그램을 수행하기 위해 현 단계에서 백업 동작을 수행 할 수 있다.

S225 단계에서, 컨트롤러는 제2 워드라인에 인접한 제3 워드라인에 연결된 복수의 메모리 셀들을 더미 프로그램 할 수 있다. 더미 프로그램 하는 단계는, 제3 워드라인에 연결된 복수의 메모리 셀들에 제2 LSB 데이터를 프로그램 할 수 있다. 제2 LSB 데이터는 임의로 생성될 수 있다. 제2 LSB 데이터는 미리 정해진 값 일 수 있다. 제3 워드라인은 제2 워드라인의 상위 워드라인 일 수 있다. 예를 들어, 도 12(a)를 참조하면, 워드라인 16번이 제2 워드라인 이면, 워드라인 17번은 제3 워드라인 일 수 있다. 제3 워드라인에 저장된 제2 LSB 데이터는 워드라인 17번의 LSB 페이지에 저장 될 수 있다. 컨트롤로는 프로그램 순서에 따라 프로그램 하기 위해서 제3 워드라인에 더미 프로그램을 수행 할 수 있다. 프로그램 순서는 리드 순서와 동일하게 페이지 주소가 증가하는 순서를 따른다. 컨트롤러는 프로그램 순서에 따라 워드라인 17번의 LSB 페이지에 프로그램이 완료된 후 워드라인 16번의 MSB 페이지에 프로그램을 할 수 있다. 워드라인 17번은 유저(User)가 사용하는 데이터가 아닌 컨트롤러가 임의로 생성한 데이터 또는 미리 정해진 데이터로 프로그램 한다.

S226 단계에서, 컨트롤러는 제2 워드라인에 연결된 복수의 메모리 셀들을 리차지 프로그램 할 수 있다. 리차지 프로그램을 수행하는 방법은 S223 단계에서 설명한 리차지 프로그램 방법과 유사하므로 자세한 설명은 생략하기로 한다. 제1 워드라인에 발생한 서든 파워 오프의 영향으로 제2 워드라인의 연결된 셀들의 LSB 페이지의 산포가 왜곡 될 수 있다. 컨트롤러는 산포의 왜곡을 상쇄하기 위해 제2워드라인에 리차지 프로그램을 수행할 수 있다. 컨트롤러는 제2 워드라인에 연결된 셀들의 LSB 페이지의 데이터가 리드를 수행할 때 에러 발생 확률이 낮아 지도록 MSB 페이지 데이터를 생성하여 리차지 프로그램할 수 있다. 예를 들어, 도 12(a)를 참조하면, 워드라인 15번에 서든 파워 오프가 발생하면, 워드라인 16번은 제2 워드라인 일 수 있다. 제2 워드라인의 산포는 하위 워드라인, 즉 워드라인 15번의 서든 파워 오프의 영향으로 왜곡될 수 있다. 발생된 제2 워드라인의 산포 왜곡을 보상하기 위해 리차지 프로그램을 수행할 수 있다. 컨트롤러는 제2 워드라인의 리차지 프로그램이 완료된 후에, 유저의 프로그램 명령에 응답하여 워드라인 18번의 LSB 페이지부터 프로그램을 진행할 수 있다. 컨트롤러는 서든 파워 오프가 발생한 워드라인과 인접 워드라인들에 리차지 프로그램과 더미 프로그램을 수행하여 저장되는 데이터의 신뢰성을 보장할 수 있다. 컨트롤러는 서든 파워 오프가 발생한 워드라인의 상위 워드라인에 프로그램을 수행함으로써 블록 활용도를 증가시키고 메모리 장치의 수명을 향상 시킬 수 있다.

S230 단계에서, 컨트롤러는 페이지 리드 결과 에러 정정 가능한 페이지도 아니고 클린 페이지도 아닌 경우 에러 정정 불가 페이지로 판단하고 블록 클로징을 수행 한다. 블록 클로징은 에러 정정 불가한 페이지를 가지고 있는 블록은 프로그램을 수행되지 않도록 하는 것을 의미한다.

S232 단계에서, 클린 페이지가 LSB 페이지인 경우, 컨트롤러는 제1 워드라인의 LSB 페이지 데이터를 백업한다. 예를 들어, 도12(b)을 참조하면, 워드라인 16번에 서든 파워 오프가 발생 하였을 때, 워드라인 15번은 제1 워드라인 일 수 있다. 워드라인 16번에 서든 파워 오프가 발생하면 인접 하위 워드라인 15번에 연결된 메모리 셀들에 저장된 LSB 페이지 데이터들을 나타내는 산포에 왜곡이 발생 할 수 있다. 컨트롤러는 제1 워드라인에 발생한 산포의 왜곡을 보상하기 위해서 추후 리차지 프로그램을 수행 할 수 있다. 컨트롤러는 리차지 프로그램 중에 전원공급이 일시적으로 차단 되는 경우에 대비하여 백업을 수행한다. 리차지 프로그램 중에 전원이 차단되면 워드라인 15번의 LSB 페이지 데이터에 에러가 발생할 가능성이 높다. 따라서 컨트롤러는 사전에 제1 워드라인의 백업을 수행하여 리차지 프로그램 중에 전원이 차단 되더라도 백업된 데이터를 이용하여 제1 워드라인의 LSB 페이지 데이터를 복구 할 수 있다.

S234 단계에서, 컨트롤러는 제1 워드라인에 인접한 제2 워드라인에 연결된 복수의 메모리 셀들을 더미프로그램을 수행할 수 있다. 더미 프로그램의 방법은 S225 단계에서 기술한 더미 프로그램 방법과 유사하므로 자세한 설명은 생략하기로 한다. 예를 들어, 도 12(b)를 참조하면, 워드라인 16번은 제2 워드라인 일 수 있다. 제2 워드라인은 제1 워드라인에 인접한 상위 워드라인 일 수 있다.

S236 단계에서, 컨트롤러는 제1 워드라인에 연결된 복수의 메모리 셀들을 리차지 프로그램을 수행할 수 있다. 리차지 프로그램 방법에 대한 설명은 S223단계에서 기술한 방법과 유사하므로 자세한 설명은 생략하기로 한다.

도 13은 도 1a의 신뢰성 보장부의 다른 실시예를 나타낸 블록도 이다.

도 13을 참조하면, 신뢰성 보장부(110)는 도 1b와 유사하게, 타겟 결정부(117), 백업부(112)및 더미/리차지 프로그램부(115)를 포함할 수 있다. 타겟 결정부(117)는 구체적으로, 정정 확인부(111), 클린 페이지 확인부(113), 및 에러 정정부(114)를 포함할 수 있다.

에러 정정부(114)는 제1 워드라인의 원본 리드 데이터(ORD, original read data)에 기초하여 에러 정정을 수행하여 수정된 리드 데이터(MRD, modified read data)를 생성할 수 있다. 생성된 리드 데이터는 정정 확인부로 전송 될 수 있다.

정정 확인부(111)는 수신한 수정된 리드 데이터(MRD)로부터 정정 결과 신호를 생성 할 수 있다. 수신한 수정된 리드데이터에 기초하여 에러 정정 여부를 확인하고, 정정 결과 신호(CR, correction result)를 생성할 수 있다. 생성된 정정 결과 신호(CR)는 클린페이지 확인부로 전송 될 수 있다.

클린 페이지 확인부(113)는 수신한 정정 결과 신호(CR)에 기초하여 클린 페이지 여부를 확인하고 클린 페이지 정보(CPI, clean page information)를 생성 할 수 있다. 클린 페이지 정보(CPI)는 수정된 리드 데이터(MRD)의 에러가 정정 불가하고 수정된 리드 데이터(MRD)가 소거 상태를 의미 할 때 클린 페이지로 판단하고 클린 페이지 정보(CPI)를 생성한다. 생성된 클린 페이지 정보(CPI)는 백업부 및 더미/리차지 프로그램 부로 전송 될 수 있다.

백업부(112)는 클린 페이지 정보(CPI)에 기초하여 백업(BU, back-up) 명령을 생성 할 수 있다. 백업부는 클린 페이지 정보(CPI)에 응답하여, 클린 페이지가 LSB 페이지이면, 상기 제1 워드라인에 인접한 하위 워드라인인 제2 워드라인의 LSB 페이지 데이터의 백업을 수행할 수 있다. 클린 페이지가 MSB 페이지이면 제1 워드라인과 제1 워드라인에 인접한 상위 제2 워드라인에 백업을 수행 할 수 있다.

더미/리차지 프로그램부(115)는 상기 페이지 정보에 기초하여 더미 프로그램(DP, dummy program)과 리차지 프로그램(RP, recharge program)동작을 수행 할 수 있다. 더미/리차지 프로그램부는 클린 페이지 정보(CPI)에 기초하여 클린 페이지가 LSB 페이지 이면 상기 제1 워드라인에 더미 프로그램을 수행하고, 인접한 제2 워드라인에는 리차지 프로그램을 수행한다. 클린 페이지가 MSB페이지 이면 제1 워드라인에 리차지 프로그램을 수행하고 제1워드라인에 인접한 제2 워드라인에 리차지 프로그램을 수행하고, 제2 워드라인에 인접한 제3워드라인에 더미 프로그램을 수행 할 수 있다.

도 14는 본 발명의 일 실시 예에 따른 파일 시스템이다.

플래시 파일 시스템(200)은 어드레스 트랜스래이션 레이어(210), 플래시 인터페이스 레이어(220) 및 플래시 리커버 레이어(230)를 포함 할 수 있다.

어드레스 트랜스래이션 레이어(210)는 이어 쓰기를 위한 블록, 페이지 정보를 저장 할 수 있다. 저장된 어드레스 정보에 기초하여 백업, 더미 프로그램, 리차지 프로그램을 플래시 인터페이스 레이어(220)에 요청 할 수 있다.

플래시 인터페이스 레이어(220)는 어드레스 트랜스래이션 레이어(210)가 플래시 리커버 레이어(230)에 접근 할 수 있도록 두 레이어 사이의 인터페이스를 제어 한다.

플래시 리커버 레이어(230)는 플래시 메모리가 백업. 더미 프로그램, 및 리차지 프로그램 수행 할 수 있도록 제어 신호 및 명령을 플래시 메모리(240)로 제공할 수 있다.

도 15는 본 발명의 일 실시예에 따른 메모리 시스템(3000)을 포함하는 컴퓨팅 시스템(4000)을 보여주는 블록도이다. 도 15는 특히, 본 발명의 실시예에 따른 메모리 시스템이 SSD(Solid State Device)에 적용된 예를 나타낸다.

도 15를 참조하면, 컴퓨팅 시스템(4000)은 중앙 처리 장치(4100), 램(4200, RAM, Random Access Memory), 사용자 인터페이스(4300), 전원(4400), 그리고 메모리 시스템(3000)을 포함한다. 메모리 시스템(3000)은 SSD(Solid State Drive: SSD) 일 수 있다.

메모리 시스템(3000, SSD)은 시스템 버스(4500)를 통해, 중앙처리장치(4100), 램(4200), 사용자 인터페이스(4300), 그리고 전원(4400)에 전기적으로 연결된다. 사용자 인터페이스(4300)를 통해 제공되거나, 중앙 처리 장치(4100)에 의해서 처리된 데이터는 메모리 시스템(2000)에 저장된다. 메모리 시스템(3000)은 컨트롤러(3200) 및 불휘발성 메모리 장치(3100)를 포함한다. 컨트롤러(3200)은 도 1에 도시된 바와 같이 신뢰성 보장부를 포함 할 수 있다.

도 15에서, 불휘발성 메모리 장치(3100)는 컨트롤러(3200)를 통해 시스템 버스(4500)에 연결되는 것으로 도시되어 있다. 그러나, 불휘발성 메모리 장치(3100)는 시스템 버스(4500)에 직접 연결되도록 구성될 수 있다. 이때, 컨트롤러(3200)의 기능은 중앙 처리 장치(4100)에 의해 수행된다.

본 발명에 따른 메모리 시스템(3000, SSD)는, 도 1 내지 14를 참조하여 전술한 바와 같이, 프로그램 동작시 메모리 셀에 대한 프로그램 동작이 비정상적으로 종료되었을 때, 메모리 사용 용량을 감소시키지 않으며, 저장된 데이터에 대한 신뢰도를 높일 수 있다. 그 결과로서, 본 발명의 SSD는 신뢰성이 보장되고 SSD의 수명이 향상 될 수 있다.

도 16은 본 발명의 실시예에 따른 메모리 시스템이 메모리 카드에 적용된 예를 나타내는 도면이다. 도 16을 참조하면, 메모리 카드(2000)는 플래시 메모리 장치(2100), 버퍼 메모리 장치(2200) 및 그것들을 제어하는 메모리 제어기(2300)를 포함한다.

플래시 메모리 장치(2100)는 도 1에 도시된 불휘발성 메모리 장치(102)와 동일 또는 유사한 구성 및 동작으로 구현될 수 있다.

버퍼 메모리 장치(2200)는 메모리 카드(2000)의 동작 중 발생되는 데이터를 임시로 저장하기 위한 장치이다. 버퍼 메모리 장치(2200)는 디램 혹은 에스램 등으로 구현될 수 있다.

메모리 제어기(2300)는 호스트 및 플래시 메모리(2100)에 사이에 연결된다. 호스트로부터의 요청에 응답하여, 메모리 제어기(2300)는 플래시 메모리 장치(2100)를 억세스한다.

메모리 제어기(2300)는 마이크로 프로세서(2310), 호스트 인터페이스(2320), 및 플래시 인터페이스(2330)를 포함한다.

마이크로 프로세서(2310)는 펌웨어(firmware)를 동작하도록 구현된다. 호스트 인터페이스(2320)는 호스트와 플래시 인터페이스(2330) 사이에 데이터 교환을 수행하기 위한 카드(예를 들어, MMC) 프로토콜을 통해 호스트와 인터페이싱한다.

이러한 메모리 카드(2000)는 멀티미디어 카드(Multimedia Card: MMC), 임베디드 멀티미디어 카드(Embedded Multimedia Card: eMMC), 보안 디지털(Security Digital: SD), miniSD, 메모리 스틱(Memory Stick), 스마트미디어(SmartMedia), 트랜스플래시(TransFlash) 카드 등에 적용 가능하다.

본 발명에 따른 메모리 카드(2000)는, 도 1 내지 14를 참조하여 전술한 바와 같이, 프로그램 동작시 메모리 셀에 대한 프로그램 동작이 비정상적으로 종료되었을 때, 메모리 사용 용량을 감소시키지 않으며, 저장된 데이터에 대한 신뢰도를 높일 수 있다. 그 결과로서, 본 발명의 메모리 카드는 신뢰성이 보장되고 메모리 카드의 수명이 향상 될 수 있다.

본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변환 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

100; 메모리 시스템 111; 정정 확인부
101; 컨트롤러 112; 백업부
102; 불휘발성 메모리 장치 113; 클린 페이지 확인부
103; 호스트 장치 114; 에러 정정부
104; 제어부 115; 더미/리차지 프로그램부
105; 호스트 인터페이스부 106; 플래시 메모리 인터페이스부
107; 버퍼 108; 라이트부
109; 리드부 110; 신뢰성 보장부

Claims (10)

1. 선택 워드라인에 연결된 복수의 메모리 셀들의 제1 페이지를 리드하는 단계;
   상기 리드 결과에 기초하여 상기 제1 페이지의 클린 페이지 여부를 판단하는 단계;
   상기 판단 결과에 따라 상기 제1 페이지가 클린 페이지 일 때, 제1 워드라인에 연결된 복수의 메모리 셀들에 저장된 데이터를 백업하는 단계;
   상기 제1 워드라인에 인접한 제2 워드라인에 연결된 복수의 메모리 셀들을 더미프로그램 하는 단계; 및
   상기 제1 워드라인에 연결된 복수의 메모리 셀들을 리차지 프로그램하는 단계를 포함하는 메모리 장치의 동작 방법.
2. 제1항에 있어서, 상기 제1 페이지가 LSB 페이지 일 때,
   상기 제1 워드라인은 상기 선택 워드라인과 동일한 것을 특징으로 하는 메모리 장치의 동작 방법.
3. 제 2항에 있어서, 상기 데이터를 백업하는 단계는,
   상기 제1 워드라인에 연결된 복수의 메모리 셀들에 저장된 제1 LSB 데이터를 리드하는 단계; 및
   상기 리드한 제1 LSB 데이터를 백업 영역에 저장하는 단계를 포함하는 메모리 장치의 동작 방법.
4. 제 3항에 있어서, 상기 백업 영역은 SLC 영역인 것을 특징으로 하는 메모리 장치의 동작 방법.
5. 제 2항에 있어서, 상기 더미 프로그램 하는 단계는,
   상기 제2 워드라인에 연결된 복수의 메모리 셀들에 제2 LSB 데이터를 프로그램 하는 것을 특징으로 하는 불휘발성 메모리 장치의 동작 방법.
6. 제 2항에 있어서, 상기 리차지 프로그램 하는 단계는,
   상기 제1 워드라인에 연결된 복수의 메모리 셀들에 저장된 제1 LSB 데이터를 리드하는 단계;
   상기 리드한 제1 LSB 데이터를 저장하는 단계;
   제1 MSB 데이터를 저장하는 단계; 및
   상기 저장된 제1 LSB 데이터와 상기 저장된 제1 MSB 데이터를 이용하여 프로그램 하는 단계를 포함하는 메모리 장치의 동작 방법.
7. 제 1항에 있어서, 상기 제1 페이지가 MSB 페이지 일 때,
   상기 제1 워드라인에 인접한 제3 워드라인에 연결된 복수의 메모리 셀들에 저장된 LSB데이터를 백업하는 단계; 및
   상기 제3 워드라인에 연결된 복수의 메모리 셀들을 리차지 프로그램하는 단계를 추가로 더 포함하고,
   상기 제3 워드라인은 상기 선택 워드라인과 동일한 것을 특징으로 하는 메모리 장치의 동작 방법.
8. 제1 워드라인에 연결된 복수의 메모리 셀들의 제1 페이지를 리드하는 단계;
   상기 리드 결과에 기초하여 상기 제1 페이지의 클린 페이지 여부를 판단하는 단계;
   상기 판단 결과에 따라 제1 페이지가 클린 페이지 일 때,
   상기 제1 워드라인에 연결된 복수의 메모리 셀들에 저장된 LSB 데이터를 백업하는 단계;
   상기 제1 워드라인에 연결된 복수의 메모리 셀들을 리차지 프로그램 하는 단계;
   상기 제1 워드라인에 인접한 제2워드라인에 연결된 복수의 메모리 셀들에 저장된 LSB 데이터를 백업하는 단계;
   상기 제2 워드라인에 인접한 제3 워드라인에 연결된 복수의 메모리 셀들을 더미 프로그램 하는 단계; 및
   상기 제2 워드라인에 연결된 복수의 메모리 셀들을 리차지 프로그램 하는 단계를 포함하는 메모리 장치의 동작 방법.
9. 제8 항에 있어서,
   상기 데이터를 백업하는 단계는,
   상기 제1 워드라인에 연결된 복수의 메모리 셀들에 저장된 제1 LSB 데이터를 리드하는 단계; 및
   상기 리드한 제1 LSB 데이터를 백업 영역에 저장하는 단계를 포함하고,
   상기 더미 프로그램하는 단계는,
   상기 제3 워드라인에 연결된 복수의 메모리 셀들에 제2 LSB 데이터를 프로그램 하는 단계를 포함하고,
   상기 제2 LSB 데이터는 임의로 생성되는 것을 특징으로 하는 메모리 장치의 동작 방법.
10. 비휘발성 메모리 장치; 및
    상기 비휘발성 메모리 장치를 제어하는 메모리 컨트롤러를 포함하고,
    상기 메모리 컨트롤러는,
    더미 프로그램할 대상 및 리차지할 대상 중 적어도 하나에 관련된 페이지 정보를 생성하는 타겟 결정부;
    상기 페이지 정보에 기초하여 백업 동작을 수행하는 백업부; 및
    상기 페이지 정보에 기초하여 더미프로그램과 리차지프로그램 동작을 수행하는 더미/리차지 프로그램부를 포함하는 메모리 시스템.

Images