CN112447239A - 存储设备及其操作方法 - Google Patents

存储设备及其操作方法 Download PDF

Info

Publication number
CN112447239A
CN112447239A CN202010476098.3A CN202010476098A CN112447239A CN 112447239 A CN112447239 A CN 112447239A CN 202010476098 A CN202010476098 A CN 202010476098A CN 112447239 A CN112447239 A CN 112447239A
Authority
CN
China
Prior art keywords
read
soft
memory device
soft read
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010476098.3A
Other languages
English (en)
Inventor
崔元载
崔宰源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112447239A publication Critical patent/CN112447239A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1036—Read-write modes for single port memories, i.e. having either a random port or a serial port using data shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test

Abstract

本公开的实施例涉及存储设备及其操作方法。存储器设备包括存储器单元阵列、读取操作器、偏移水平确定器和读取操作控制器。读取操作器将读取电压施加到所选择的字线，其被耦合到所选择的存储器单元，并且响应于评估信号来读取所选择的存储器单元。偏移水平确定器计算偏移值，该偏移值指示作为导通单元而被读取的存储器单元数目与参考数目之间的差，并且确定针对所选择的存储器单元的阈值电压分布的偏移水平。软读取表存储部存储软读取设置参数。读取操作控制器基于偏移水平和软读取设置参数来确定多个软读取电压，并且响应于评估信号来控制读取操作器。

Description

存储设备及其操作方法
相关申请的交叉引用
本申请要求于2019年9月3日提交的韩国专利申请号10-2019-0109109的优先权，其全部公开内容通过引用并入本文。
技术领域
本公开的各个实施例总体上涉及电子设备，并且更具体地涉及存储设备以及操作存储设备的方法。
背景技术
存储设备是在诸如计算机或智能电话的主机设备的控制下存储数据的设备。存储设备可以包括在其中存储数据的存储器设备、以及控制存储器设备的存储器控制器。这样的存储器设备被分类为易失性存储器设备和非易失性存储器设备。
易失性存储器设备是这样的存储器设备，其中仅当供电时，数据才被存储，并且其中在供电中断时，所存储的数据丢失。易失性存储器设备的示例包括静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。
非易失性存储器设备是这样的存储器设备，其中即使在供电中断时，所存储的数据也能够被保持。非易失性存储器设备的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)和闪速存储器。
发明内容
根据一个实施例的存储器设备可以包括存储器单元阵列、读取操作器、偏移水平确定器和读取操作控制器。存储器单元阵列可以包括多个存储器单元。读取操作器可以被配置为向所选择的字线施加读取电压，所选择的字线耦合到从多个存储器单元之中选择的存储器单元，并且读取操作器被配置为响应于评估信号来读取所选择的存储器单元，评估信号用于感测被存储在所选择的存储器单元中的数据。偏移水平确定器可以被配置为计算偏移值，偏移值指示在所选择的存储器单元之中使用读取电压而作为导通单元被读取的存储器单元的数目与存储器单元的参考数目之间的差，并且偏移水平确定器被配置为基于偏移值来确定针对所选择的存储器单元的阈值电压分布的偏移水平。软读取表存储部可以被配置为存储分别与多个偏移水平相对应的软读取设置参数。读取操作控制器可以被配置为基于偏移水平和软读取设置参数，确定多个软读取电压，并且被配置为响应于评估信号来控制读取操作器，使得使用所确定的多个软读取电压来读取所选择的存储器单元的软读取操作被执行。
根据一个实施例的存储设备可以包括：包括多个存储器单元的存储器设备；以及存储器控制器，被配置为：当使用读取电压来读取多个存储器单元之中所选择的存储器单元的读取操作失败时，计算偏移值，偏移值指示在所选择的存储器单元之中使用读取电压而作为导通单元被读取的存储器单元的数目与存储器单元的参考数目之间的差，并且存储器控制器被配置为向存储器设备提供偏移值、以及软读取命令，软读取命令指示针对所选择的存储器单元的软读取操作。存储器设备可以被配置为响应于软读取命令，基于偏移值来确定针对所选择的存储器单元的阈值电压分布的偏移水平，并且被配置为执行使用多个软读取电压来读取所选择的存储器单元的软读取操作，多个软读取电压基于偏移水平而被确定。
附图说明
图1是图示了根据本公开的一个实施例的存储设备的图。
图2是图示了图1的存储器控制器的结构的图。
图3是图示了图1的存储器设备的结构的图。
图4是图示了图1的存储器设备的一个实施例的图。
图5是图示了图4的存储器单元阵列的图。
图6是用于描述取决于在其期间评估信号被激活的时段的长度，软读取电压的改变的图。
图7是图示了图4的页缓冲器的图。
图8是根据本公开的一个实施例的用于描述软读取操作的定时图。
图9是根据本公开的一个实施例的用于描述偏移值的图。
图10是用于描述取决于图9的偏移值的偏移水平的图。
图11A是图示了用于基于偏移水平来确定软读取电压的第一实施例的图。
图11B是图示了用于基于偏移水平来确定软读取电压的第二实施例的图。
图11C是图示了用于基于偏移水平来确定软读取电压的第三实施例的图。
图12是图示了根据本公开的一个实施例的软读取操作的流程图。
图13是详细图示了图12的软读取操作的流程图。
具体实施方式
本说明书或申请中所引入的本公开的实施例中的特定结构或功能描述仅用于描述本公开的实施例。该描述不应被解释为限于说明书或申请中描述的实施例。
在下文中，参考附图来详细描述本公开的实施例。在下文中，参考所附的图来详细描述本公开的一个实施例。
本公开的各种实施例针对具有改进的读取性能的存储设备、以及操作存储设备的方法。
图1是图示了根据本公开的一个实施例的存储设备的图。
参考图1，存储设备50可以包括一个或多个存储器设备100和存储器控制器200。存储设备50可以是在主机(例如，移动电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、电视(TV)、平板电脑(PC)或交通工具中的信息娱乐系统)的控制下存储数据的设备。
存储设备50可以取决于主机接口而被制造为各种类型的存储设备中的任一存储设备，主机接口是用于与主机通信的方案。存储设备50可以被实现为各种类型的存储设备(例如，固态硬盘(SSD)、多媒体卡(例如，MMC、嵌入式MMC(eMMC)、尺寸减小的MMC(RS-MMC)或微型MMC)、安全数字卡(例如，SD、小型SD或微型SD)、通用存储总线(USB)存储设备、通用闪速存储(UFS)设备、个人计算机存储卡国际协会(PCMCIA)卡类型存储设备、外围组件互连(PCI)卡类型存储设备、PCI Express(PCI-E)卡类型存储设备、紧凑型闪存(CF)卡、智能媒体卡和记忆棒)中的任一项。
存储设备50可以以各种类型的封装形式中的任一封装形式来制造。例如，存储设备50可以以诸如以下的各种类型的封装形式中的任一项来制造：层叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级堆叠封装(WSP)。
每个存储器设备100可以存储数据。存储器设备100响应于存储器控制器200的控制进行操作。存储器设备100可以包括存储器单元阵列，存储器单元阵列包括存储数据的多个存储器单元。
存储器单元中的每个存储器单元可以被实现为能够存储一个数据位的单层单元(single-level cell,SLC)、能够存储两个数据位的多层单元(MLC)、能够存储三个数据位三层单元(TLC)或者能够存储四个数据位的四层单元(QLC)。
存储器单元阵列可以包括多个存储器块。每个存储器块可以包括多个存储器单元。一个存储器块可以包括多个页。在一个实施例中，每个页可以是通过其将数据存储在存储器设备100中、或通过其来读取存储器设备100中所存储的数据的单元。
存储器块可以是通过其数据被擦除的单元。在一个实施例中，存储器设备100可以采用许多备选形式，例如，双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率第四代(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)SDRAM、Rambus动态随机存取存储器(RDRAM)、NAND闪速存储器、垂直NAND闪速存储器、NOR闪速存储器设备、电阻式RAM(RRAM)、相变存储器(PRAM)、磁阻RAM(MRAM)、铁电RAM(FRAM)或自旋转移力矩RAM(STT-RAM)。在本说明书中，为了便于描述，在假设存储器设备100是NAND闪速存储器的情况下进行描述。
存储器设备100可以从存储器控制器200接收命令和地址，并且可以访问存储器单元阵列中由该地址所选择的区域。即，存储器设备100可以在由该地址所选择的区域上，执行由该命令所指示的操作。例如，存储器设备100可以执行写入操作(即，编程操作)、读取操作和擦除操作。在编程操作期间，存储器设备100可以将数据编程到由该地址所选择的区域。在读取操作期间，存储器设备100可以从该地址所选择的区域读取数据。在擦除操作期间，存储器设备100可以擦除被存储在由该地址所选择的区域中的数据。
在一个实施例中，存储器设备100可以包括读取操作器120、偏移水平(shiftlevel)确定器130、软读取表存储部(soft read table storage)140和读取操作控制器150。
读取操作器120可以读取从存储器单元阵列中的多个存储器单元之中选择的存储器单元。读取操作器120可以将读取电压施加到与所选择的存储器单元耦合的字线，并且可以响应于评估信号，来读取被存储在所选择的存储器单元中的数据。评估信号可以是用于感测被存储器单元中的数据的信号。
偏移水平确定器130可以在执行读取操作时计算偏移值。偏移值可以是所选择的存储器单元之中使用读取电压而作为导通单元被读取的存储器单元的数目，与存储器单元的参考数目之间的差。存储器单元的参考数目可以基于所选择的存储器单元的数目、以及存储在所选择的存储器单元中的数据位的数目来确定。
偏移水平确定器130可以基于所计算的偏移值来确定偏移水平。在一个实施例中，偏移水平确定器130可以基于从存储器控制器200提供的偏移值来确定偏移水平。
详细地，偏移水平确定器130可以将多个参考值与偏移值进行比较，并且可以在取决于多个参考值而确定的多个参考时段之中，确定该偏移值所属的时段。偏移水平确定器130可以在分别与多个参考时段相对应的多个偏移水平之中，确定与该偏移值所属的时段相对应的偏移水平。
软读取表存储部140可以取决于偏移水平，存储软读取设置参数。软读取设置参数可以包括关于针对软读取操作的软读取电压的信息。
例如，软读取设置参数可以包括关于软读取电压之间的间隔的信息。软读取设置参数可以包括关于软读取电压的数目的信息。
读取操作控制器150可以控制读取操作器120，使得当读取命令被接收到时，读取操作器120执行读取操作。
读取操作控制器150可以基于由偏移水平确定器130确定的偏移水平、以及被存储在软读取表存储部140中的软读取设置参数，来确定软读取电压。读取操作控制器150可以控制评估信号，使得读取操作器120基于所确定的软读取电压来执行软读取操作。
在一个实施例中，读取操作控制器150可以控制读取操作器120，使得当软读取命令被接收到时，读取操作器120执行软读取操作。
在一个实施例中，读取操作控制器150可以控制读取操作器120，使得当读取操作失败时，读取操作器120执行软读取操作。读取操作控制器150可以从存储器设备100的读取失败检测电路(未图示)，获取指示读取操作是否已通过/失败的信息。
存储器控制器200控制存储器设备50的整体操作。
当对存储设备50供电时，存储器控制器200可以运行固件(FW)。当存储器设备100是闪速存储器设备时，存储器控制器200可以运行诸如闪存转译层(FTL)的固件，以用于控制主机与存储器设备100之间的通信。
在一个实施例中，存储器控制器200可以从主机接收数据和逻辑块地址(LBA)，并且可以将逻辑块地址转译为物理块地址(PBA)，物理块地址(PBA)指示被包括在存储器设备100中的、数据要被存储在其中的存储器单元的地址。
存储器控制器200可以控制存储器设备100，使得响应于从主机接收的请求而执行编程操作、读取操作或擦除操作。在编程操作期间，存储器控制器200可以向存储器设备100提供写入命令、物理块地址和数据。在读取操作期间，存储器控制器200可以向存储器提供读取命令和物理块地址。在擦除操作期间，存储器控制器200可以向存储器设备100提供擦除命令和物理块地址。
在一个实施例中，存储器控制器200可以不顾来自主机的请求，而自主地生成命令、地址和数据，并且可以将它们传输给存储器设备100。例如，存储器控制器200可以向存储器设备100提供命令、地址和数据，从而执行后台操作(例如，用于磨损均衡(wearleveling)的编程操作和用于垃圾收集的编程操作)。
在一个实施例中，存储器控制器200可以控制至少两个存储器设备100。在这种情况下，存储器控制器200可以根据交织方案来控制存储器设备100，以改进操作性能。交织方案可以是使得至少两个存储器设备100的操作时段彼此重叠的操作方式。
在一个实施例中，存储器控制器200可以包括命令控制器210和差错纠正器(errorcorrector)220。
命令控制器210可以将读取命令提供给存储器设备100，读取命令用于在所选择的存储器单元上执行读取操作。
命令控制器210可以基于由差错纠正器220提供的差错纠正解码信息，确定读取操作是否已失败。当读取操作失败时，命令控制器210可以向存储器设备100提供针对软读取操作的软读取命令。软读取操作可以是使用多个软读取电压来读取所选择的存储器单元的操作。
在一个实施例中，软读取操作可以使用与读取操作相同的读取电压来执行，并且可以以如下方式来执行：控制在其期间评估信号被激活的评估时段的方式。
差错纠正器220可以基于读取操作，从存储器设备100获取读取数据。差错纠正器220可以对所读取的数据执行差错纠正解码。差错纠正器220可以生成差错纠正解码信息，其指示读取操作已通过或失败。差错纠正器220可以将所生成的差错纠正解码信息提供给命令控制器210。
差错纠正器220可以基于软读取操作，从存储器设备100获取软数据。差错纠正器220可以使用软数据来执行低密度奇偶校验(LDPC)解码。差错纠正器220可以纠正在读取操作中已失败的读取数据中的差错，并且通过LDPC解码来恢复所读取的数据。
主机可以使用诸如如下的各种通信方法中的至少一项来与存储设备50通信：通用串行总线(USB)、串行AT附件(SATA)、串行附件SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、PCI Express(PCIe)、非易失性存储器Express(NVMe)、通用闪速存储(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、带寄存器的DIMM(RDIMM)和低负载DIMM(LRDIMM)通信方法。
图2是图示了图1的存储器控制器200的结构的图。
参考图2，存储器控制器200可以包括命令控制器210和差错纠正器220。
命令控制器210可以将读取命令提供给存储器设备100，用于对所选择的存储器单元执行读取操作。读取操作可以是使用读取电压来读取所选择的存储器单元的操作。
命令控制器210可以基于由差错纠正器220提供的差错纠正解码信息，确定读取操作是否已失败。当读取操作失败时，命令控制器210可以将针对软读取操作的软读取命令提供给存储器设备100。软读取操作可以是使用多个软读取电压来读取所选择的存储器单元的操作。
在一个实施例中，命令控制器210可以基于差错纠正解码信息来计算偏移值。偏移值可以是所选择的存储器单元之中使用读取电压而作为导通单元被读取的存储器单元的数目，与存储器单元的参考数目之间的差。存储器单元的参考数目可以基于所选择的存储器单元的数目、以及被存储在所选择的存储器单元中的数据位的数目来确定。
在一个实施例中，命令控制器210可以将软读取命令与偏移值一起提供给存储器设备100。
差错纠正器220可以基于读取操作而从存储器设备100获取读取数据。差错纠正器220可以对所读取的数据执行差错纠正解码。在一个实施例中，差错纠正码的示例可以包括Bose-Chaudhuri-Hocquenghem(BCH)码、低密度奇偶校验(LDPC)码等。由于BCH码使用算术解码，因此可纠正比特的数目可以具有固定值。因此，当差错比特的数目小于或等于可纠正比特的数目时，BCH码可以纠正所有差错。当差错比特的数目大于可纠正比特的数目时，BCH码不能纠正差错。与其他ECC相比，LDPC码可以具有接近香农极限的性能。然而，LDPC在解码过程中具有高复杂度，并且具有差错平层(error floor)，其中在相对高的信噪比(SNR)区中，差错发生率的降低被减慢。
差错纠正器220可以生成指示读取操作已通过或失败的差错纠正解码信息。
例如，作为差错纠正解码的结果，当差错纠正解码已通过时，读取操作可以指示“通过(pass)”。当差错纠正解码已失败时，读取操作可以指示“失败(fail)”。当被包含在读取数据中的故障比特的数目大于由差错纠正器220可纠正的比特数目时，差错纠正解码可能失败。当被包含在读取数据中的故障比特的数目小于或等于由差错纠正器220可纠正的比特数目时，差错纠正解码可以通过。
故障比特的数目可以是在将要使用读取电压而作为导通单元(on-cell)被读取的存储器单元之中，作为断开单元(off-cell)被读取的存储器单元的数目。故障比特的数目可以是在将要使用读取电压而作为断开单元被读取的存储器单元之中，作为导通单元被读取的存储器单元的数目。
差错纠正器220可以将所生成的差错纠正解码信息提供给命令控制器210。
差错纠正器220可以基于软读取操作而从存储器设备100获取软数据。差错纠正器220可以使用软数据来执行低密度奇偶校验(LDPC)解码。差错纠正器220可以通过LDPC解码来对被包含在读取数据中的故障比特进行纠正，并且恢复读取数据。
图3是图示了图1的存储器设备100的结构的图。
参考图3，存储器设备100可以包括存储器单元阵列110、读取操作器120、偏移水平确定器130、软读取表存储部140和读取操作控制器150。
读取操作器120可以读取从存储器单元阵列110中的多个存储器单元之中选择的存储器单元。
详细地，读取操作器120可以响应于读取控制信号，将读取电压施加到与所选择的存储器单元耦合的字线，并且读取被存储在所选择的存储器单元中的数据。读取控制信号可以包括评估信号。
在一个实施例中，读取操作器120可以将读取电压施加给与所选择的存储器单元耦合的字线，并且可以响应于在其中评估信号被激活的评估时段，执行使用多个软读取电压来读取所选择的存储器单元的软读取操作。稍后参考图6来详细描述根据本公开的一个实施例的软读取操作。
读取操作器120可以将通过使用读取电压来读取所选择的存储器单元而获得的读取数据，提供给偏移水平确定器130和存储器控制器200。读取操作器120可以将读取电压施加到与所选择的存储器单元耦合的字线，并且可以向存储器控制器200提供软数据，该软数据是通过使用多个软读取电压来读取所选择的存储器单元而获得的。
偏移水平确定器130可以基于从读取操作器120提供的读取数据来计算偏移值。偏移值可以是在所选择的存储器单元之中使用读取电压而作为导通单元被读取的存储器单元的数目，与存储器单元的参考数目之间的差。存储器单元的参考数目可以基于所选择的存储器单元的数目、以及被存储在所选择的存储器单元中的数据位的数目来确定。
偏移水平确定器130可以基于所计算的偏移值来确定偏移水平。在一个实施例中，偏移水平确定器130可以基于从存储器控制器200提供的偏移值来确定偏移水平。
详细地，偏移水平确定器130可以将多个参考值与偏移值进行比较，并且可以在取决于多个参考值而被确定的多个参考时段之中，确定该偏移值所属的时段。偏移水平确定器130可以在分别与多个参考时段相对应的多个偏移水平之中，确定与该偏移值所属的时段相对应的偏移水平。
偏移水平确定器130可以将关于所确定的偏移水平的信息提供给读取操作控制器150。
软读取表存储部140可以取决于偏移水平来存储软读取设置参数。软读取设置参数可以包括关于针对软读取操作的软读取电压的信息。
软读取设置参数可以被存储在存储器单元阵列110的系统块中。当存储器设备100启动时，被存储在系统块中的软读取设置参数可以被上传到软读取表存储部140。
例如，软读取设置参数可以包括取决于偏移水平的、关于软读取电压之间的间隔的信息。软读取设置参数可以包括取决于偏移水平的、关于软读取电压的数目的信息。
在一个实施例中，随着偏移水平变得更高，软读取电压之间的间隔可以增加。随着偏移水平变得更高，软读取电压的数目可以增加。
读取操作控制器150可以将读取控制信号提供给读取操作器120，使得当读取命令被接收到时，读取操作器120执行读取操作。读取控制信号可以包括评估信号。
读取操作控制器150可以控制在其中评估信号被激活的评估时段，使得当软读取命令被接收到时，读取操作器120执行软读取操作。
读取操作控制器150可以基于偏移水平信息和软读取设置参数来确定软读取电压。
例如，读取操作控制器150可以将软读取电压设置为使得与第二偏移水平相对应的软读取电压的数目等于或大于与第一偏移水平相对应的软读取电压的数目，第二偏移水平高于第一偏移水平。例如，读取操作控制器150可以将软读取电压设置为使得与第二偏移水平相对应的软读取电压之间的间隔等于或大于与第一偏移水平相对应的软读取电压之间的间隔。
读取操作控制器150可以控制评估时段，使得读取操作器120基于所设置的软读取电压来执行软读取操作。
在一个实施例中，读取操作控制器150可以控制评估时段，使得当读取操作失败时，读取操作器120执行软读取操作。读取操作控制器150可以从存储器设备100的读取故障检测电路(未示出)，获取指示读取操作是否已通过/失败的信息。读取故障检测电路可以包括故障比特计数器(FBC)或电流感测电路(CSC)。
读取操作控制器150可以取决于软读取电压的数目来设置评估时段的数目，软读取电压的数目取决于偏移水平来确定。
详细地，读取操作控制器150可以将评估时段的数目设置为使得评估时段对应于取决于偏移水平而被确定的相应软读取电压。例如，读取操作控制器150可以随着偏移水平变得越高，而增加评估时段的数目。
读取操作控制器150可以基于取决于偏移水平而被确定的软读取电压之间的间隔，来不同地设置评估时段的长度。例如，读取操作控制器150可以随着偏移水平变得越高，而增加评估时段的长度之间的差。
图4是图示了存储器设备400的图。对于一个实施例，存储器设备400表示图1的存储器设备100。
参考图4，存储器设备400可以包括存储器单元阵列410、外围电路420和控制逻辑430。
存储器单元阵列410包括多个存储器块BLK1至BLKz。多个存储器块BLK1至BLKz通过行线RL耦合到地址解码器421。存储器块BLK1至BLKz可以通过位线BL1至BLm耦合到读取和写入电路423。存储器块BLK1至BLKz中的每一个存储器块可以包括多个存储器单元。在一个实施例中，多个存储器单元可以是非易失性存储器单元。在多个存储器单元之中的被耦合到同一字线的存储器单元被限定为一个物理页。换言之，存储器单元阵列410可以包括多个物理页。在本公开的一个实施例中，存储器单元阵列410中所包括的存储器块BLK1至BLKz中的每一个存储器块可以包括多个伪单元。对于伪单元，一个或多个伪单元可以串联耦合在漏极选择晶体管与存储器单元之间、以及源极选择晶体管与存储器单元之间。
存储器设备400的存储器单元中的每个存储器单元可以被实现为能够存储一个数据位的单层单元(SLC)、能够存储两个数据位的多层单元(MLC)、能够存储三个数据位的三层单元(TLC)或能够存储四个数据位的四层单元(QLC)。
外围电路420可以包括地址解码器421、电压生成器422、读取和写入电路423、数据输入/输出电路424和感测电路425。
外围电路420可以驱动存储器单元阵列410。例如，外围电路420可以驱动存储器单元阵列410，从而执行编程操作、读取操作和擦除操作。
地址解码器421通过行线RL耦合到存储器单元阵列410。行线RL可以包括漏极选择线、字线、源极选择线和公共源极线。根据本公开的一个实施例，字线可以包括普通字线和伪字线。
地址解码器421可以在控制逻辑430的控制下操作。地址解码器421从控制逻辑430接收地址ADDR。控制逻辑430可以被实现为硬件、软件或硬件和软件的组合。例如，控制逻辑430可以是根据算法来操作的控制逻辑电路，和/或执行控制逻辑代码的处理器。
地址解码器421可以在所接收的地址ADDR之中，解码出块地址。地址解码器421根据经解码的块地址，选择存储器块BLK1至BLKz中的至少一个存储器块。地址解码器421可以在所接收的地址ADDR之中，解码出行地址。地址解码器421可以通过如下来选择所选择的存储器块的至少一个字线WL：通过根据经解码的行地址，将从电压生成器422供应的电压施加到该至少一个字线WL。
在编程操作期间，地址解码器421可以将编程电压施加到所选择的字线，并且将通过电压施加到未选择的字线，通过电压具有比编程电压的电平低的电平。在编程验证操作期间，地址解码器421可以将验证电压施加给所选择的字线，并且将验证通过电压施加给未选择的字线，验证通过电压具有比验证电压的电平高的电平。
在读取操作期间，地址解码器421可以将读取电压施加给所选择的字线，并且将读取通过电压施加给未选择字线，读取通过电压具有比读取电压的电平高的电平。
根据本公开的一个实施例，存储器设备400的擦除操作是在存储器块的基础上来执行。在擦除操作期间，输入到存储器设备400的地址ADDR包括块地址。地址解码器421可以对块地址进行解码，并且根据经解码的块地址来选择一个存储器块。在擦除操作期间，地址解码器421可以将接地电压施加给与所选择的存储器块耦合的字线。
根据一个实施例，地址解码器421可以在所接收的地址ADDR之中，解码出列地址。经解码的列地址可以被传递到读取和写入电路423。在一个实施例中，地址解码器421可以包括诸如行解码器、列解码器和地址缓冲器的组件。
电压生成器422可以使用向存储器设备400供应的外部供应电压来生成多个操作电压Vop。电压生成器422可以在控制逻辑430的控制下进行操作。
在一个实施例中，电压生成器422可以通过调节外部供应电压来生成内部供应电压。由电压生成器422生成的内部供应电压用作存储器设备400的操作电压。
在一个实施例中，电压生成器422可以使用外部供应电压或内部供应电压来生成多个操作电压Vop。电压生成器422可以生成存储器设备400所需的各种电压。例如，电压生成器422可以生成多个擦除电压、多个编程电压、多个通过电压、多个选择读取电压以及多个未选择读取电压。
电压生成器422可以包括多个抽运电容器(pumping capacitor)，其用于接收内部供应电压，从而生成具有各种电压水平的多个操作电压Vop，并且电压生成器422可以通过在控制逻辑430的控制下，选择性地启用多个抽运电容器来生成多个操作电压Vop。
所生成的操作电压Vop可以通过地址解码器421而被供应给存储器单元阵列410。
读取和写入电路423包括第一至第m页缓冲器PB1至PBm。第一至第m页缓冲器PB1至PBm分别通过第一至第m位线BL1至BLm耦合到存储器单元阵列410。第一至第m页缓冲器PB1至PBm在控制逻辑430的控制下进行操作。
第一至第m页缓冲器PB1至PBm可以执行与数据输入/输出电路424的数据通信。在编程操作期间，第一至第m页缓冲器PB1至PBm通过数据输入/输出电路424和数据线DL，接收要被存储的数据DATA。
在编程操作期间，当编程电压被施加给所选择的字线时，第一页缓冲器PB1至第m页缓冲器PBm可以将通过数据输入/输出电路424而接收的要被存储的数据DATA，通过位线BL1至BLm传递到所选择的存储器单元。基于所接收的数据DATA，对所选择的页中的存储器单元进行编程。与施加有编程许可电压(例如，接地电压)的位线耦合的存储器单元可以具有增加的阈值电压。与施加有编程禁止电压(例如，供应电压)的位线耦合的存储器单元的阈值电压可以被维持。在编程验证操作期间，第一至第m页缓冲器PB1至PBm通过位线BL1至BLm，从所选择的存储器单元读取被存储在所选择的存储器单元中的数据DATA。
在读取操作期间，读取和写入电路423可以通过位线BL，从所选择的页中的存储器单元读取数据DATA，并且可以将所读取的数据DATA存储在第一至第m页缓冲器PB1至PBm中。
在擦除操作期间，读取和写入电路423可以允许位线BL浮置。在一个实施例中，读取和写入电路423可以包括列选择电路。
在一个实施例中，读取和写入电路423可以包括多个页缓冲器PB，其通过位线BL耦合到存储器单元阵列410的存储器单元。
读取和写入电路控制信号PBSIGNALS可以包括分别与多个页缓冲器组相对应的多个页缓冲器控制信号。多个页缓冲器组可以分别响应于与其相对应的多个页缓冲器控制信号，而独立地执行位线预充电操作。稍后将参考图9来详细描述多个页缓冲器组与存储器单元之间的耦合关系。
数据输入/输出电路424通过数据线DL耦合到第一至第m页缓冲器PB1至PBm。数据输入/输出电路424响应于控制逻辑430的控制进行操作。数据输入/输出电路424可以包括多个输入/输出缓冲器(未示出)，其接收输入数据DATA。在编程操作期间，数据输入/输出电路424从外部控制器(未示出)接收要被存储的数据DATA。在读取操作期间，数据输入/输出电路424向外部控制器输出从被包括在读取和写入电路423中的第一至第m页缓冲器PB1至PBm接收的数据DATA。
在验证操作期间，感测电路425可以响应于由控制逻辑430生成的使能位信号VRYBIT而生成参考电流，并且感测电路425可以通过将从读取和写入电路423接收的感测电压VPB与由参考电流生成的参考电压进行比较，来向控制逻辑430输出通过信号或失败信号。
控制逻辑430可以耦合到地址解码器421、电压生成器422、读取和写入电路423、数据输入/输出电路424和感测电路425。控制逻辑430可以控制存储器设备400的整体操作。控制逻辑430可以响应于从外部设备传递的命令CMD而进行操作。
控制电路430可以通过响应于命令CMD和地址ADDR而生成各种类型的信号，来控制外围电路420。例如，响应于命令CMD和地址ADDR，控制逻辑430可以生成操作信号OPSIG、读取和写入电路控制信号PBSIGNALS以及使能位VRYBIT。控制逻辑430可以将操作信号OPSIG输出给电压生成器422、将地址ADDR输出给地址解码器421、将读取和写入电路控制信号PBSIGNALS输出给读取和写入电路423并且将使能位VRYBIT输出给感测电路425。附加地，控制逻辑430可以响应于从感测电路425输出的通过或失败信号PASS或FAIL，确定验证操作是已通过或是失败。
在一个实施例中，图1的读取操作器可以包括在外围电路420中。图1的偏移水平确定器、软读取表存储部和读取操作控制器可以包括在控制逻辑430中。
图5是图示了图4的存储器单元阵列410的图。
参考图5，第一至第z存储器块BLK1至BLKz共同耦合至第一至第m位线BL1至BLm。在图5中，为了便于描述，图示了多个存储器块BLK1至BLKz之中的第一存储器块BLK1中所包括的元素，并且省略了对其余存储器块BLK2至BLKz中的每一项中所包括的元素的图示。将理解的是，其余存储器块BLK2至BLKz中的每一项具有与第一存储器块BLK1相同的配置。
存储器块BLK1可以包括多个单元串CS1_1至CS1_m(其中m是正整数)。第一至第m单元串CS1_1至CS1_m分别耦合至第一至第m位线BL1至BLm。第一至第m单元串CS1_1至CS1_m中的每一单元串可以包括漏极选择晶体管DST、彼此串联耦合的多个存储器单元MC1至MCn(其中n是正整数)、以及源极选择晶体管SST。
第一至第m单元串CS1_1至CS1_m的每一单元串中所包括的漏极选择晶体管DST的栅极端子耦合至漏极选择线DSL1。第一至第m单元串CS1_1至CS1_m的每一单元串中所包括的第一至第n存储器单元MC1至MCn的栅极端子分别耦合到第一至第n字线WL1至WLn。第一至第m单元串CS1_1至CS1_m中的每一单元串中所包括的源极选择晶体管SST的栅极端子耦合至源极选择线SSL1。
为了便于描述，每个单元串的结构基于多个单元串CS1_1至CS1_m之中的第一单元串CS1_1来描述。然而，将理解的是，其余单元串CS1_2至CS1_m中的每一单元串以与第一单元串CS1_1相同的方式配置。
第一单元串CS1_1中所包括的漏极选择晶体管DST的漏极端子耦合到第一位线BL1。第一单元串CS1_1中所包括的漏极选择晶体管DST的源极端子耦合到第一单元串CS1_1中所包括的第一存储器单元MC1的漏极端子。第一至第n存储器单元MC1至MCn可以彼此串联耦合。第一单元串CS1_1中所包括的源极选择晶体管SST的漏极端子耦合到第一单元串CS1_1中所包括的第n存储器单元MCn的源极端子。第一单元串CS1_1中所包括的源极选择晶体管SST的源极端子耦合到公共源极线CSL。在一个实施例中，公共源极线CSL可以共同地耦合到第一至第z存储器块BLK1至BLKz。
漏极选择线DSL1、第一至第n字线WL1至WLn以及源极选择线SSL1包括在图2的行线RL中。漏极选择线DSL1、第一至第n字线WL1至WLn以及源极选择线SSL1由地址解码器421控制。公共源极线CSL由控制逻辑430控制。第一至第m位线BL1至BLm由读取和写入电路423控制。
图6是用于描述取决于在其期间评估信号被激活的时段的长度，软读取电压的改变的图。
参考图6，第一读取电压Ra可以是用于读取所选择的存储器单元MC1和MC2的读取电压。第二读取电压Rb可以低于第一读取电压Ra。第三读取电压Rc可以高于第一读取电压Ra。
第一存储器单元MC1可以使用第一读取电压Ra而作为导通单元被读取。第一存储器单元MC1可以使用第二读取电压Rb而作为断开单元被读取。第二存储器单元MC2可以使用第一读取电压Ra而作为断开单元被读取。第二存储器单元MC2可以使用第三读取电压Rc而作为导通单元被读取。
软读取操作可以是使用多个软读取电压来读取所选择的存储器单元的操作。
在一个实施例中，软读取操作可以以这样的方式来执行，该方式将相同的读取电压施加到所选择的字线，所选择的字线耦合到所选择的存储器单元，并且将在其中评估信号被激活的评估时段的长度设置为不同的长度。评估信号可以是用于感测被存储在存储器单元中的数据的信号。
在根据一个实施例的软读取操作的情况下，相同的读取电压被施加到所选择的字线，但是这样的软数据可以被获取，该软数据与当软读取操作是通过将多个软读取电压物理施加到所选择的字线而被执行时所获得的软数据相同。
例如，在软读取操作期间，相同的第一读取电压Ra可以施加到被耦合到所选择的存储器单元的所选择的字线，并且评估时段的长度可以不同地设置。在这种情况下，这样的软数据可以被获取，该软数据与当软读取操作是通过向所选择的字线施加第二读取电压Rb和第三读取电压Rc而被执行时所获得的软数据相同，第二读取电压Rb和第三读取电压Rc彼此不同。
在一个实施例中，当感测节点的电压VSO高于参考电压Vtrip时，对应的所选择的存储器单元可以作为断开单元被读取。当感测节点的电压VSO低于参考电压Vtrip时，对应的所选择的存储器单元可以作为导通单元被读取。取决于评估时段的长度tEVAL，可以不同地测量感测节点的电压VSO。
在图6中，与第一读取电压Ra相对应的第一评估时段可以是tEVALa。与第二读取电压Rb相对应的第二评估时段可以是tEVALb。与第三读取电压Rc相对应的第三评估时段可以是tEVALc。
因为在第一存储器单元MCl上的软读取操作期间，第二读取电压Rb低于第一读取电压Ra，所以评估时段可以设置为使得第二评估时段tEVALb短于第一评估时段tEVALa。
取决于第一评估时段tEVALa而测量的感测节点的电压可以是VSOa。因为VSOa低于参考电压Vtrip，所以第一存储器单元MC1可以作为导通单元被读取。取决于第二评估时段tEVALb而测量的感测节点的电压可以是VSOb。因为VSOb高于参考电压Vtrip，所以第一存储器单元MC1可以作为断开单元被读取。
因为在第二存储器单元MC2上的软读取操作期间，第三读取电压Rc高于第一读取电压Ra，所以评估时段可以设置为使得第三评估时段tEVALc长于第一评估时段tEVALa。
取决于第一评估时段tEVALa而测量的感测节点的电压可以是VSOa。因为VSOa高于参考电压Vtrip，所以第一存储器单元MC1可以作为断开单元被读取。取决于第三评估时段tEVALc而测量的感测节点的电压可以是VSOc。因为VSOc低于参考电压Vtrip，所以第二存储器单元MC2可以作为导通单元被读取。
在一个实施例中，通过调整评估时段的长度，存储器设备可以获取这样的结果，该结果与当通过向对应字线施加不同的电压来执行读取操作时所获得的结果相同。tEVALa可以是参考评估时段，在参考评估时段期间，所选择的存储器单元将使用被施加给所选择的字线的读取电压来感测。
例如，第一存储器单元MC1可以使用第二读取电压Rb而作为断开单元被读取。即，将第二读取电压Rb施加到所选择的字线、并且取决于参考评估时段来读取第一存储器单元MC1的结果，可以与将第一读取电压Ra施加到所选择的字线、并且取决第二评估时段tEVALb来读取第一存储器单元MC1的结果相同。
第二存储器单元MC2可以使用第三读取电压Rc而作为导通单元被读取。即，将第三读取电压Rc施加给所选择的字线、并且取决于参考评估时段来读取第二存储器单元MC2的结果，可以与将第一读取电压Ra施加给所选择的字线、并且取决于第三评估时段tEVALc来读取第二存储器单元MC2的结果相同。
图7是图示了被包括在图4的读取和写入电路423中的页缓冲器的图。
参考图7，页缓冲器可以包括多个锁存器。被包括在页缓冲器中的锁存器的数目不限于所图示的实施例。
所选择的存储器单元可以通过位线BL耦合到页缓冲器。第一开关T1可以耦合在位线BL与第一节点N1之间。第一开关T1可以响应于页缓冲器控制信号PBSENSE而接通或关断。第一开关T1可以响应于页缓冲器控制信号PBSENSE而将第一节点N1的电势传递到位线BL。
第二开关T2可以耦合在供应电压Vcc的节点与第一节点N1之间。第二开关T2可以响应于位线预充电信号BL_PRE而接通或关断。第二开关T2可以通过响应于位线预充电信号BL_PRE，而向第一节点N1施加供应电压Vcc来执行预充电。
第三开关T3可以耦合在第一节点N1与第二节点N2之间，第二节点N2是感测节点SO。第三开关T3可以响应于评估信号EVAL而接通或关断。第三开关T3可以响应于评估信号EVAL而将第一节点N1的电势传递到感测节点SO。
第四开关T4可以耦合在供应电压Vcc的节点与感测节点SO之间。第四开关T4可以响应于感测节点预充电信号SO_PRE而接通或关断。第四开关T4可以通过响应于感测节点预充电信号SO_PRE，而将供应电压Vcc施加给感测节点SO来执行预充电。第一至第三锁存器Latch1至Latch3可以耦合至感测节点SO。第一至第三锁存器Latch1至Latch3可以响应于分别与其对应的第一至第三选通信号STB_SIG1至SIG3，来感测并存储所选择的存储器单元中存储的数据段。详细地，第一至第三锁存器Latch1至Latch3可以分别响应于第一至第三选通信号STB_SIG1至SIG3，来存储根据感测节点SO的电势而被确定的数据段。
假设所选择的存储器单元是存储一个数据位的单层单元，则取决于所选择的存储器单元是导通单元或断开单元，被存储在所选择的存储器单元中的数据可以是“0”或“1”。例如，当所选择的存储器单元使用读取电压而作为导通单元被读取时，被存储在所选择的存储器单元中的数据可以是“1”。例如，当所选择的存储器单元使用读取电压而作为断开单元被读取时，被存储在所选择的存储器单元中的数据可以是“0”。
在各个实施例中，当所选择的存储器单元存储多个数据位时，取决于所选择的存储器单元使用多个读取电压中的每一个读取电压而作为导通单元或是作为断开单元被读取，被存储在所选择的存储单元中的数据可以被确定。例如，当存储器单元存储两个数据位时，存储器单元可以被编程为擦除状态和第一至第三编程状态中的任一状态。存储器单元可以存储与相应状态相对应的数据段。与擦除状态和第一至第三编程状态相对应的数据段可以是“01”、“00”、“10”和“11”。
第一至第三读取电压可以是用于将对应的存储器单元的多个状态之中的两个相邻状态彼此区分开的读取电压。第一读取电压可以是用于将擦除状态与第一编程状态区分开的读取电压。第二读取电压可以是用于将第一编程状态与第二编程状态区分开的读取电压。第三读取电压可以是用于将第二编程状态与第三编程状态区分开的读取电压。
因为使用第一读取电压作为导通单元被读取的存储器单元具有擦除状态，所以被存储在该存储器单元中的数据可以是“01”。因为使用第一读取电压作为断开单元被读取的存储器单元、并且使用第二读取电压作为导通单元被读取的存储器单元具有第一编程状态，所以被存储在该存储器单元中的数据可以是“00”。因为使用第二读取电压作为断开单元被读取的存储器单元、并且使用第三读取电压作为导通单元被读取的存储器单元具有第二编程状态，所以被存储在该存储器单元中的数据可以是“10”。因为使用第三读取电压而作为断开单元被读取的存储器单元具有第三编程状态，因此被存储在该存储器单元中的数据可以是“11”。
在被存储在所选择的存储器单元中的数据被感测之前，位线预充电操作可以被执行。当页缓冲器控制信号PBSENSE和位线预充电信号BL_PRE被激活时，在供应电压Vcc被传递到位线BL的同时可以对位线BL进行预充电。此后，位线感测操作可以被执行。当如上参考图5所描述的漏极选择晶体管DST接通时，在位线BL耦合到单元串的同时，电流可以从位线BL流到单元串。流过位线BL的电流量可以取决于所选择的存储器单元使用读取电压是作为导通单元还是断开单元被读取而改变。当所选择的存储器单元是导通单元时，大量电流流过位线BL，而当所选择的存储器单元是断开单元时，少量电流可以流过位线BL。
在位线感测操作已被执行之后，感测节点预充电操作和感测节点感测操作可以被执行。感测节点预充电操作可以是响应于感测节点预充电信号SO_PRE而对感测节点SO进行预充电的操作。感测节点感测操作可以是响应于评估信号EVAL来对感测节点SO的电势进行感测的操作。当评估信号EVAL被激活时，第一节点N1耦合到感测节点SO，并且感测节点SO的电势可以下降。感测节点SO的电势下降的范围可以根据流过位线BL的电流量来确定。当流过位线BL的电流量较大时，感测节点SO的电势下降的范围可以较宽，而当流过位线BL的电流量较小时，感测节点SO的电势下降范围可以较窄。
此外，感测节点SO的电势可以不仅取决于流过位线BL的电流量、而且取决于在其中评估信号EVAL被激活的评估时段的长度，而不同地确定。当评估时段较长时，感测节点SO的电势下降范围可以较宽，而当评估时段较短时，感测节点SO的电势下降范围可以较窄。其原因在于，当评估时段较长时，较大量的电流从感测节点SO流到位线BL中。
取决于所选择的存储器单元使用读取电压是作为导通单元还是作为断开单元被读取，感测节点SO的电势可以在感测节点感测操作已经被执行之后，而被确定为高电平或低电平。
在一个实施例中，在软读取操作期间，位线感测操作可以被执行一次，并且感测节点感测操作可以被执行多次。其原因在于，执行位线预充电操作以用于执行位线感测操作花费长的时间，而执行感测节点预充电操作以用于执行感测节点感测操作花费相对较短的时间。
详细地，因为位线BL耦合到包括大数目个存储器单元的单元串，并且感测节点SO耦合到一些开关和锁存器，所以位线BL的电容值可以大于感测节点SO的电容值。因此，对具有大电容值的位线BL进行预充电所需的时间，可以比对具有小电容值的感测节点SO进行预充电所需的时间长。
此外，因为位线BL的电容值比感测节点SO的电容值大得多，所以即使相同的电流量流出到单元串，位线BL的电势的改变范围也可以比感测节点SO的电势的改变范围窄得多。
取决于感测节点SO的电势，锁存器可以感测被存储在所选择的存储器单元中的数据，并且将其存储。详细地，锁存器可以响应于选通信号而锁存如下数据，该数据是根据在评估时段期间感测节点SO所感测的电势来确定的。
例如，当感测节点SO的电势处于高于参考电压Vtrip的电势的高电平时，锁存器可以将读取所选择的存储器单元的结果存储为断开单元。在单层单元的情况下，锁存器可以存储数据“0”。当感测节点SO的电势处于低于参考电压Vtrip的电势的低电平时，锁存器可以将读取所选择的存储器单元的结果存储为导通单元。在单层单元的情况下，锁存器可以存储数据“1”。
图8是用于描述根据一个实施例的软读取操作的定时图。
参考图8，在从时间t1到时间t9的时段期间，可以执行软读取操作。
在从时间t1到时间t9的时段期间，读取电压VR可以施加到所选择的字线Sel。WL耦合到所选择的存储器单元。
在时间t1之前，可以执行针对位线感测操作的位线预充电操作。取决于位线预充电操作，位线BL的电势可以被预充电到位线电压VBL。
在从时间t1到时间t2的时段期间，可以执行位线感测操作。当执行位线感测操作时，位线电流可以从位线BL流到包括所选择的存储器单元的单元串中。位线电流的量可以取决于所选择的存储器单元是导通单元还是断开单元而改变。当所选择的存储器单元是导通单元时，位线电流的量可以是大的，而当所选择的存储器单元是断开单元时，位线电流的量可以是小的。
当位线电流流动时，位线BL的电势、以及耦合到位线BL的感测节点SO的电势可以变化。然而，因为位线BL的电容值比感测节点SO的电容值大得多，所以与感测节点SO的电势改变范围相比，取决于相同位线电流量的位线BL的电势改变范围可能不显著。
在时间t2之后，感测节点感测操作可以根据评估时段tEVAL来重复执行，在评估时段tEVAL中，评估信号EVAL被激活。感测节点感测操作可以是在评估时段tEVAL期间，取决于流过位线BL的电流量来对感测节点SO的改变的电势进行感测的操作。在感测节点感测操作之前，可以执行将供应电压Vcc施加到感测节点SO、并且对感测节点SO进行预充电的感测节点预充电操作。
在从时间t3到时间t4的第一评估时段tEVAL1期间，可以执行第一感测节点感测操作。在第一评估时段tEVAL1期间，感测节点SO的电势可以从供应电压Vcc改变为电压VSO1。第一锁存器可以响应于第一选通信号STB_STG1，存储根据感测节点SO的电势而被确定的数据。详细地，第一锁存器可以响应于在其期间第一选通信号STB_SIG1被激活的时段，存储数据“0”或“1”，数据“0”或“1”是基于感测节点SO的所感测的电势VSO1与参考电压Vtrip之间的比较结果而确定的。
在从时间t5到时间t6的第二评估时段tEVAL2期间，可以执行第二感测节点感测操作。在第二评估时段tEVAL2期间，感测节点SO的电势可以从供应电压Vcc改变为电压VSO2。第二锁存器可以响应于第二选通信号STB_STG2，存储根据感测节点SO的电势确而被定的数据。详细地，第一锁存器可以响应于在期间第二选通信号STB_SIG2被激活的时段，存储数据“0”或“1”，数据“0”或“1”是基于感测节点SO的所感测的电势VSO2与参考电压Vtrip之间的比较结果而确定的。
在从时间t7到时间t8的第三评估时段tEVAL3期间，可以执行第三感测节点感测操作。在第三评估时段tEVAL3期间，感测节点SO的电势可以从供应电压Vcc改变为电压VSO3。第三锁存器可以响应于第三选通信号STB_STG3，存储根据感测节点SO的电势而被确定的数据。详细地，第三锁存器可以响应于在其期间第三选通信号STB_SIG3被激活的时段，存储数据“0”或“1”，数据“0”或“1”是基于感测节点SO的所感测的电势VSO3与参考电压Vtrip之间的比较结果而确定的。
因为感测节点的所感测的电势根据评估时段tEVAL的长度而不同，所以如以上参考图6所描述的，即使相同的电压被施加到所选择的字线，也可以获得这样的效果，该效果与对应的存储器单元使用多电平的软读取电压来读取时所获得的效果相同。
参考图5，因为位线BL耦合到包括大数目个存储器单元的单元串，所以执行针对位线感测操作的位线预充电操作可能花费很长时间。参考图7，因为感测节点SO被耦合到相对小数目个锁存器，所以针对感测节点感测操作的感测节点预充电操作可以需要比位线预充电操作的时间更短的时间。
因此，软读取操作可以以这样的方式来执行：以仅执行一次位线感测操作、并且根据从位线感测操作以来的评估时段来执行若干次感测节点感测操作的方式。
图9是用于描述根据一个实施例的偏移值的图。
参考图9，所选择的存储器单元可以是存储两个数据位的多层单元。然而，每个所选择的存储器单元中存储的数据位数不限于两比特。
偏移值可以指示所选择的存储器单元的阈值电压分布相对于正态分布偏移的程度。
偏移值可以是所选择的存储器单元之中使用读取电压Vdr而作为导通单元被读取的存储器单元的数目，与存储器单元的参考数目之间的差。存储器单元的参考数目可以基于所选择的存储器单元的数目、以及被存储在所选择的存储器单元中的数据位的数目来确定。
例如，所选择的存储器单元的数目可以是400，并且被存储在所选择的存储器单元中的每一个存储器单元中的数据位的数目可以是2。在这种情况下，因为每个所选择的存储器单元是多层单元，所以所选择的存储器单元可以被编程为第一至第四状态E和P1至P3中的任一状态。因此，属于每个状态的存储器单元的数目可以被预测为100。
即，存储器单元的参考数目可以是在具有正态分布的所选择的存储器单元之中，使用读取电压Vdr而作为导通单元被读取的存储器单元的数目。换言之，与读取电压Vdr相对应的存储器单元的参考数目可以被确定为200，其指示具有第一状态E和第二状态P1的存储器单元的数目。
例如，在具有经偏移的阈值电压分布(shift)的所选择的存储器单元之中，使用读取电压Vdr而作为导通单元被读取的存储器单元的数目可以是255。偏移值可以是通过从225中减去200获得的25。这可以是区S1中的存储器单元的数目。
换言之，当偏移值较大时，区S1中的存储器单元的数目较大，这意味着阈值电压分布偏移的程度较大。即，可以确定的是，当偏移值较大时，阈值电压分布与正态分布的偏离较大。相反，当偏移值较小时，区S1中的存储器单元的数目较少，这意味着阈值电压分布偏移的程度较小。即，可以确定的是，当偏移值较小时，阈值电压分布与正态分布的偏离较小。
尽管在图9中图示了阈值电压分布向左偏移的情况，但是也可以以相同的方式描述阈值电压分布向右偏移的情况。
图10是用于描述取决于图9的偏移值的偏移水平的图。
参考图10，偏移水平可以指示阈值电压分布从正态分布偏移的程度，并且其是基于偏移值x与多个参考值Ref之间的比较结果来确定。
多个偏移水平可以对应于多个参考时段。多个参考时段可以基于多个参考值来确定。偏移水平的数目不限于本实施例。
例如，第一偏移水平S_L1可以对应于第一参考时段。第一参考时段可以基于第一参考值Ref1和第二参考值Ref2来确定。第二偏移水平S_L2可以对应于第二参考时段。第二参考时段可以基于第二参考值Ref2和第三参考值Ref3来确定。第三偏移水平S_L3可以对应于第三参考时段。第三参考时段可以基于第三参考值Ref3和第四参考值Ref4来确定。
偏移水平可以被确定为与如下时段相对应的偏移水平：多个参考时段之中，偏移值x所属的时段。即，可以确定的是，当偏移水平较高时，阈值电压分布与正态分布的偏离较大。可以确定的是，当偏移水平较低时，阈值电压分布与正态分布的偏离较小。
图11A是图示了用取决于偏移水平来确定软读取电压的第一实施例的图。
参考图11A，软读取电压的数目可以取决于偏移水平来确定。
软读取电压可以相对于参考读取电压水平分布。此处，软读取电压之间的间隔可以是均匀的。参考读取电压可以是用于将所选择的存储器单元的多个状态之中的两个相邻状态彼此区分开的默认读取电压。
当偏移水平较高时，阈值电压分布的状态与正态分布的偏离较大，并且因此可能需要大量的软数据来对读取数据进行差错纠正解码。即，当偏移水平较高时，软读取操作所需的软读取电压的数目可以增加，从而获取较大量的软数据。
例如，当偏移水平是第一偏移水平S_L1时，软读取操作所需的软读取电压的数目可以是N1(其中N1是2或更大的自然数)。当偏移水平是第二偏移水平S_L2时，软读取电压的数目可以是N2(其中N2是等于或大于N1的自然数)。当偏移水平是第三偏移水平S_L3时，软读取电压的数目可以是N3(其中N3是等于或大于N2的自然数)。
如以上参考图8所述，随着软读取电压的数目增加，与软读取电压相对应的评估时段的数目也可以增加。即，当偏移水平是第一偏移水平S_L1时，软读取操作中的评估时段的数目可以是N1。当偏移水平是第二偏移水平S_L2时，评估时段的数目可以是N2。当偏移水平是第三偏移水平S_L3时，评估时段的数目可以是N3。
图11B是图示了用于基于偏移水平来确定软读取电压的第二实施例的图。
参考图11B，软读取电压之间的间隔可以取决于偏移水平来确定。
软读取电压可以相对于参考读取电压水平分布。此处，软读取电压的数目可以是统一的。
当偏移水平较高时，阈值电压分布的状态与正态分布的偏离较大，并且因此可能需要有意义的(meaningful)软数据以对读取数据进行差错纠正解码。即，当偏移水平较高时，软读取电压之间的间隔可以增加，从而获取有意义的软数据。
例如，当偏移水平是第一偏移水平S_L1时，软读取电压之间的间隔可以是W1。当偏移水平是第二偏移水平S_L2时，软读取电压之间的间隔可以是W2。当偏移水平是第三偏移水平S_L3时，软读取电压之间的间隔可以是W3。在一个实施例中，W2可以等于或大于W1。W3可以等于或大于W2。
如以上参考图8所述，随着软读取电压之间的间隔增加，评估时段的长度之间的差可以增加。即，当偏移水平是第一偏移水平S_L1时，评估时段的长度之间的差可以是D1。当偏移水平是第二偏移水平S_L2时，评估时段的长度之间的差可以是D2。当偏移水平是第三偏移水平S_L3时，评估时段的长度之间的差可以是D3。在一个实施例中，D2可以等于或大于D1。D3可以等于或大于D2。
图11C是图示了用于基于偏移水平来确定软读取电压的第三实施例的图。
参考图11C，可以根据偏移水平来确定软读取电压的数目以及软读取电压之间的间隔。
当偏移水平较高时，软读取电压的数目、以及软读取电压之间的间隔可以增加。
例如，当偏移水平是第一偏移水平S_L1时，软读取电压的数目可以是a1，并且软读取电压之间的间隔可以是b1。例如，当偏移水平是第二偏移水平S_L2时，软读取电压的数目可以是a2，并且软读取电压之间的间隔可以是b2。例如，当偏移水平是第三偏移水平S_L3时，软读取电压的数目可以是a3，并且软读取电压之间的间隔可以是b3。
在软读取电压的数目中，可以满足a1≤a2≤a3。在软读取电压之间的间隔中，可以满足b1≤b2≤b3。基于取决于偏移水平而确定的软读取电压的数目和软读取电压之间的间隔，可以设置评估时段的数目和评估时段的长度。换言之，评估时段的数目和评估时段的长度可以取决于偏移水平来设置。
图12是图示了根据一个实施例的软读取操作的流程图。
参考图12，在步骤S1201处，存储器设备可以对所选择的存储器单元执行读取操作。存储器设备可以将通过读取操作而获取的读取数据提供给存储器控制器。
在步骤S1203处，存储器控制器可以基于读取数据来确定读取操作是否已失败。详细地，存储器控制器可以基于对读取数据执行差错纠正解码的结果，确定读取操作是已通过还是失败。
当确定读取操作已失败时(在“是”的情况下)，该过程进入步骤S1205。当确定读取操作已通过时(在“否”的情况下)，该过程终止。
在步骤S1205处，在第一实施例中，存储器控制器可以基于执行差错纠正解码的结果，确定所选择的存储器单元的阈值电压分布与正态分布偏离的程度。详细地，存储器控制器可以将正态分布与所选择的存储器单元的阈值电压分布进行比较，并且可以确定所选择的存储器单元的阈值电压分布从正态分布偏移的程度。
在第二实施例中，存储器设备可以基于读取数据，确定存储器单元的阈值电压分布与正态分布偏离的程度。类似地，存储器设备还可以确定所选择的存储器单元的阈值电压分布从正态分布偏移的程度。
在步骤S1207处，存储器设备可以从存储器控制器获取指示所选择的存储器单元的阈值电压分布与正态分布偏离的程度的信息。备选地，存储器设备可以自主地生成指示所选择的存储器单元的阈值电压分布与正态分布偏离的程度的信息。
存储器设备可以基于指示所选择的存储器单元的阈值电压分布与正态分布偏离的程度的信息，来设置软读取操作的条件。软读取操作的条件可以包括软读取电压的数目、以及与软读取操作相对应的软读取电压之间的间隔。
在步骤S1209处，软读取操作可以基于所设置的软读取操作的条件来执行。详细地，存储器设备可以将读取电压施加到所选择的字线，所选择的字线耦合到所选择的存储器单元，并且存储器设备可以控制评估时段的数目或评估时段的长度。
图13是详细图示了图12的软读取操作的流程图。
参考图13，其详细描述了图12的步骤S1205和S1207。
在步骤S1301处，可以对所选择的存储器单元之中使用读取电压而作为导通单元被读取的存储器单元的数目进行计数。
在步骤S1303处，可以计算偏移值，该偏移值指示存储器单元的计数数目与参考数目之间的差。存储器单元的参考数目可以基于所选择的存储器单元的数目、以及被存储在所选择的存储器单元中的数据位的数目来确定。
在步骤S1305处，偏移水平可以基于偏移值来确定。偏移水平可以指示所选择的存储器单元的阈值电压分布从正态分布偏移的程度。用于读取所选择的存储器单元的软读取电压的数目或软读取电压之间的间隔可以取决于偏移水平来确定。
在步骤S1307处，软读取电压的数目可以取决于所确定的偏移水平来调整。当偏移水平较高时，软读取电压的数目可以增加。
在步骤S1309处，软读取电压之间的间隔可以取决于所确定的偏移水平来调整。当偏移水平较高时，软读取电压之间的间隔可以增加。
步骤S1307和S1309可以独立地执行。换言之，可以执行步骤S1307和S1309中的一项或两项。
根据本公开，提供了具有改进的读取性能的存储设备以及操作该存储设备的方法。

Claims (20)

1.一种存储器设备，包括：
存储器单元阵列，包括多个存储器单元；
读取操作器，被配置为向所选择的字线施加读取电压，所选择的所述字线被耦合到所述多个存储器单元之中的所选择的存储器单元，并且所述读取操作器被配置为响应于评估信号来读取所选择的所述存储器单元，所述评估信号用于感测被存储在所选择的所述存储器单元中的数据；
偏移水平确定器，被配置为计算偏移值，所述偏移值指示所选择的所述存储器单元之中的使用所述读取电压而作为导通单元被读取的存储器单元的数目与存储器单元的参考数目之间的差，并且所述偏移水平确定器被配置为基于所述偏移值，确定针对所选择的所述存储器单元的阈值电压分布的偏移水平；
软读取表存储部，被配置为存储软读取设置参数，所述软读取设置参数分别与多个偏移水平相对应；以及
读取操作控制器，被配置为基于所述偏移水平和所述软读取设置参数来确定多个软读取电压，并且被配置为响应于所述评估信号来控制所述读取操作器，使得使用所确定的所述多个软读取电压来读取所选择的所述存储器单元的软读取操作被执行。
2.根据权利要求1所述的存储器设备，其中所述偏移水平确定器被配置为基于与多个参考时段之中的所述偏移值所属的参考时段来确定所述偏移水平，所述多个参考时段分别与所述多个偏移水平相对应。
3.根据权利要求1所述的存储器设备，其中所述软读取设置参数包括关于软读取电压的数目的信息，所述软读取电压分别与所述多个偏移水平相对应。
4.根据权利要求3所述的存储器设备，其中与所述多个偏移水平之中的第二偏移水平相对应的软读取电压的数目等于或大于与第一偏移水平相对应的软读取电压的数目，所述第二偏移水平比所述第一偏移水平高。
5.根据权利要求1所述的存储器设备，其中所述软读取设置参数包括关于所述多个软读取电压之间的间隔的信息，所述多个软读取电压分别与所述多个偏移水平相对应。
6.根据权利要求5所述的存储器设备，其中与所述多个偏移水平之中的第四偏移水平相对应的多个软读取电压之间的间隔等于或大于与第三偏移水平相对应的多个软读取电压之间的间隔，所述第四偏移水平比所述第三偏移水平高。
7.根据权利要求1所述的存储器设备，其中所述读取操作器响应于评估时段，将所述读取电压施加到所选择的所述字线并且执行所述软读取操作，在所述评估时段期间，所述评估信号被激活。
8.根据权利要求7所述的存储器设备，其中所述读取操作控制器被配置为取决于所述软读取电压的数目来调整所述评估时段的数目。
9.根据权利要求7所述的存储器设备，其中所述读取操作控制器被配置为取决于所述多个软读取电压之间的间隔来调整所述评估时段的长度。
10.根据权利要求9所述的存储器设备，其中：
所述读取操作控制器被配置为将所述评估时段的所述长度设置为使得在所述评估时段之中，第二评估时段长于第一评估时段，
所述第一评估时段对应于所述多个软读取电压之中的第一软读取电压，并且
所述第二评估时段对应于高于所述第一软读取电压的第二软读取电压。
11.根据权利要求9所述的存储器设备，其中：
所述读取操作控制器被配置为将所述评估时段的所述长度设置为使得在所述评估时段之中，第四评估时段短于第三评估时段，
所述第三评估时段对应于所述多个软读取电压之中的第三软读取电压，并且
所述第四评估时段对应于第四软读取电压，所述第四软读取电压低于所述第三软读取电压。
12.根据权利要求1所述的存储器设备，其中所述读取操作控制器被配置为：当软读取命令被接收到时，控制所述读取操作器，使得所述软读取操作被执行。
13.根据权利要求1所述的存储器设备，其中所述存储器单元的参考数目基于所选择的所述存储器单元的数目、以及被存储在所选择的所述存储器单元中的数据位的数目而被确定。
14.一种存储设备，包括：
存储器设备，包括多个存储器单元；以及
存储器控制器，被配置为当使用读取电压来读取所述多个存储器单元之中的所选择的存储器单元的读取操作失败时，计算偏移值，所述偏移值指示所选择的所述存储器单元之中的使用所述读取电压而作为导通单元被读取的存储器单元的数目与存储器单元的参考数目之间的差，并且所述存储器控制器被配置为向所述存储器设备提供所述偏移值和软读取命令，所述软读取命令指示针对所选择的所述存储器单元的软读取操作，
其中所述存储器设备被配置为响应于所述软读取命令，基于所述偏移值来确定针对所选择的所述存储器单元的阈值电压分布的偏移水平，并且所述存储器设备被配置为执行使用基于所述偏移水平而被确定的多个软读取电压来读取所选择的所述存储器单元的所述软读取操作。
15.根据权利要求14所述的存储设备，其中所述存储器控制器包括：
差错纠正器，被配置为从所述存储器设备接收针对所述读取操作的读取数据，在所述读取数据上执行差错纠正解码，并且生成指示所述读取操作已通过还是失败的差错纠正解码信息；以及
命令控制器，被配置为基于所述差错纠正解码信息来确定所述读取操作是否已失败，并且被配置为在所述读取操作已失败时，向所述存储器设备提供所述软读取命令。
16.根据权利要求15所述的存储设备，其中：
所述命令控制器被配置为基于所述差错纠正解码信息来计算所述偏移值，并且将所述偏移值提供给所述存储器设备，并且
所述存储器单元的参考数目基于所选择的所述存储器单元的数目、以及被存储在所选择的所述存储器单元中的数据位的数目而被确定。
17.根据权利要求14所述的存储设备，其中所述存储器设备被配置为向所选择的字线施加所述读取电压，所选择的所述字线被耦合到所选择的所述存储器单元，并且所述存储器设备被配置为响应于评估信号来执行所述软读取操作，所述评估信号用于感测被存储在所选择的所述存储器单元中的数据。
18.根据权利要求17所述的存储设备，其中所述存储器设备被配置为取决于基于所述偏移水平而被确定的多个软读取电压，控制评估时段，在所述评估时段期间，所述评估信号被激活。
19.根据权利要求18所述的存储设备，其中所述存储器设备被配置为取决于所述偏移水平来调整所述评估时段的数目。
20.根据权利要求18所述的存储设备，其中所述存储器设备被配置为取决于所述偏移水平来调整所述评估时段的长度。
CN202010476098.3A 2019-09-03 2020-05-29 存储设备及其操作方法 Pending CN112447239A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190109109A KR20210027973A (ko) 2019-09-03 2019-09-03 저장 장치 및 그 동작 방법
KR10-2019-0109109 2019-09-03

Publications (1)

Publication Number Publication Date
CN112447239A true CN112447239A (zh) 2021-03-05

Family

ID=74679189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010476098.3A Pending CN112447239A (zh) 2019-09-03 2020-05-29 存储设备及其操作方法

Country Status (3)

Country Link
US (1) US10998057B2 (zh)
KR (1) KR20210027973A (zh)
CN (1) CN112447239A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11656789B2 (en) * 2021-08-25 2023-05-23 Western Digital Technologies, Inc. Asymmetric read sense

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8072805B2 (en) * 2009-08-18 2011-12-06 Skymedi Corporation Method and system of finding a read voltage for a flash memory
US20150205664A1 (en) * 2014-01-17 2015-07-23 Fusion-Io, Inc. Determining a configuration parameter using a soft read command
CN105957553A (zh) * 2015-03-09 2016-09-21 爱思开海力士有限公司 控制器、半导体存储系统及其操作方法
CN106847338A (zh) * 2015-12-04 2017-06-13 三星电子株式会社 非易失性存储器装置、存储器系统及操作它们的方法
US20180181462A1 (en) * 2016-12-27 2018-06-28 Sandisk Technologies Llc Adaptive Hard And Soft Bit Decoding
CN109559777A (zh) * 2017-09-27 2019-04-02 三星电子株式会社 非易失性存储装置及其操作方法
CN109791794A (zh) * 2016-07-28 2019-05-21 美高森美解决方案美国股份有限公司 具有后台参考定位和局部参考定位的方法和装置
CN109801669A (zh) * 2017-11-17 2019-05-24 爱思开海力士有限公司 具有软读取挂起方案的存储器系统及其操作方法
CN110010184A (zh) * 2017-12-27 2019-07-12 三星电子株式会社 读取数据的方法、控制存储控制器的方法以及存贮设备
CN110097913A (zh) * 2018-01-31 2019-08-06 爱思开海力士有限公司 存储器控制器及其操作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102083491B1 (ko) 2012-12-05 2020-03-02 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 이의 동작 방법
KR102050475B1 (ko) * 2013-01-14 2020-01-08 삼성전자주식회사 플래시 메모리, 플래시 메모리 장치 및 이의 동작 방법
US9318194B1 (en) 2014-09-29 2016-04-19 Sandisk 3D Llc Apparatus and methods for sensing hard bit and soft bits
KR102435027B1 (ko) * 2015-11-09 2022-08-23 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
KR102419895B1 (ko) * 2018-02-09 2022-07-12 삼성전자주식회사 비휘발성 메모리 장치 및 이의 읽기 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8072805B2 (en) * 2009-08-18 2011-12-06 Skymedi Corporation Method and system of finding a read voltage for a flash memory
US20150205664A1 (en) * 2014-01-17 2015-07-23 Fusion-Io, Inc. Determining a configuration parameter using a soft read command
CN105957553A (zh) * 2015-03-09 2016-09-21 爱思开海力士有限公司 控制器、半导体存储系统及其操作方法
CN106847338A (zh) * 2015-12-04 2017-06-13 三星电子株式会社 非易失性存储器装置、存储器系统及操作它们的方法
CN109791794A (zh) * 2016-07-28 2019-05-21 美高森美解决方案美国股份有限公司 具有后台参考定位和局部参考定位的方法和装置
US20180181462A1 (en) * 2016-12-27 2018-06-28 Sandisk Technologies Llc Adaptive Hard And Soft Bit Decoding
CN109559777A (zh) * 2017-09-27 2019-04-02 三星电子株式会社 非易失性存储装置及其操作方法
CN109801669A (zh) * 2017-11-17 2019-05-24 爱思开海力士有限公司 具有软读取挂起方案的存储器系统及其操作方法
CN110010184A (zh) * 2017-12-27 2019-07-12 三星电子株式会社 读取数据的方法、控制存储控制器的方法以及存贮设备
CN110097913A (zh) * 2018-01-31 2019-08-06 爱思开海力士有限公司 存储器控制器及其操作方法

Also Published As

Publication number Publication date
KR20210027973A (ko) 2021-03-11
US10998057B2 (en) 2021-05-04
US20210065819A1 (en) 2021-03-04

Similar Documents

Publication Publication Date Title
CN112447244B (zh) 存储装置及其操作方法
US10971234B2 (en) Page buffer, a memory device having page buffer, and a method of operating the memory device
US11568946B2 (en) Memory device performing verify operation and method of operating the same
CN112885394B (zh) 存储器装置和操作该存储器装置的方法
US11049535B2 (en) Memory device and method of operating the memory device
US11086541B2 (en) Memory system, memory controller, and operating method
CN112530496A (zh) 存储器设备及其操作方法
US10998057B2 (en) Storage device and method of operating the same
CN113806254B (zh) 存储器系统、存储器控制器及存储器系统的操作方法
US11742035B2 (en) Memory device including bit line precharge operation during program verify operation
US11538531B2 (en) Memory device and method of operating the same
US11474726B2 (en) Memory system, memory controller, and operation method thereof
CN112037837B (zh) 存储器系统、存储器控制器和存储器设备
CN111798913A (zh) 存储器系统、存储器控制器及其操作方法
US11848054B2 (en) Memory device determining precharge time based on a number of times that a program voltage is applied to word line and operating method of memory device
US11367492B2 (en) Page buffer and operating method thereof
US20240036730A1 (en) Memory controller, memory system including the memory controller, and method of operating the same
US20230376211A1 (en) Controller for controlling one-time programmable memory, system, and operation method thereof
US11500771B2 (en) Memory system, memory controller, and method of operating memory system
US20220334745A1 (en) Memory system and operating method of memory system
US20220223217A1 (en) Memory system and operating method thereof
CN114974380A (zh) 存储器装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination