CN112885394B - 存储器装置和操作该存储器装置的方法 - Google Patents

存储器装置和操作该存储器装置的方法 Download PDF

Info

Publication number
CN112885394B
CN112885394B CN202010806445.4A CN202010806445A CN112885394B CN 112885394 B CN112885394 B CN 112885394B CN 202010806445 A CN202010806445 A CN 202010806445A CN 112885394 B CN112885394 B CN 112885394B
Authority
CN
China
Prior art keywords
program
voltage level
memory device
bit line
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010806445.4A
Other languages
English (en)
Other versions
CN112885394A (zh
Inventor
郑暎燉
高正美
白侊虎
孙昌汉
李正焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112885394A publication Critical patent/CN112885394A/zh
Application granted granted Critical
Publication of CN112885394B publication Critical patent/CN112885394B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本技术涉及一种存储器装置和操作该存储器装置的方法。存储器装置包括多个存储器单元、外围电路和控制逻辑。外围电路对多个存储器单元中的所选存储器单元执行各自均包括编程操作和验证操作的多个编程循环。控制逻辑控制外围电路以增加所选位线的电位。

Description

存储器装置和操作该存储器装置的方法
技术领域
本公开涉及一种电子装置，并且更具体地，涉及一种存储器装置以及一种操作该存储器装置的方法。
背景技术
存储装置是在诸如计算机或智能电话的主机装置的控制下存储数据的装置。存储装置可以包括其中存储数据的存储器装置和控制该存储器装置的存储器控制器。存储器装置分为易失性存储器装置和非易失性存储器装置。
易失性存储器装置是仅在通电时才存储数据并且在切断电源时丢失所存储的数据的装置。易失性存储器装置包括静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)等。
非易失性存储器装置是即使断电也不会丢失数据的装置。非易失性存储器装置包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)和闪存存储器等。
发明内容
根据本公开的一种实施方式的存储器装置包括多个存储器单元、外围电路和控制逻辑。外围电路对多个存储器单元中的所选存储器单元执行各自均包括编程操作和验证操作的多个编程循环。控制逻辑控制外围电路在第一时段期间将位线当中的与所选存储器单元连接的所选位线的电位增加到参考电压电平，并且在第二时段期间将所选位线的电位增加到最终电压电平。根据指示已经相继执行的编程循环的数量的编程循环计数来不同地确定参考电压电平。
根据本公开的一种实施方式的存储器装置包括多个存储器单元、外围电路和控制逻辑。外围电路对多个存储器单元中的所选存储器单元执行各自均包括编程操作和验证操作的多个编程循环。在验证操作中，控制逻辑控制外围电路将与所选存储器单元连接的位线的电位增加到目标电压电平。根据指示已经相继执行的编程循环的数量的编程循环计数来不同地确定目标电压电平。
在一种操作针对多个存储器单元中的所选存储器单元执行各自均包括的编程步骤和验证步骤的多个编程循环的存储器装置的方法中，该编程步骤包括以下步骤：将位线中的连接到所选存储器单元的所选位线的电位增加到参考电压电平，并且将所选位线的电位从参考电压电平增加到最终电压电平。根据指示已经相继执行的编程循环的数量的编程循环计数来不同地确定参考电压电平。
在一种操作针对多个存储器单元中的所选存储器单元执行各自包括编程步骤和验证步骤的多个编程循环的存储器装置的方法中，该验证步骤包括以下步骤：向连接到所选存储器单元的字线施加验证电压，并且将连接到所选存储器单元的位线的电位增加到目标电压电平。根据指示已经相继执行的编程循环的数量的编程循环计数来不同地确定目标电压电平。
附图说明
图1是用于描述根据本公开的一种实施方式的存储器装置的结构的图。
图2是用于描述图1的存储器单元阵列的图。
图3是用于描述根据一种实施方式的编程操作的图。
图4是用于描述图3的编程循环的图。
图5是用于描述图4的编程步骤的图。
图6是用于描述图5的位线设置时段的图。
图7是用于描述根据一种实施方式的位线设置时段的图。
图8是用于描述图4的验证步骤的图。
图9A是用于描述根据一种实施方式的位线预充电时段的图。
图9B是用于描述根据另一实施方式的位线预充电时段的图。
图10是用于描述根据一种实施方式的存储器装置的操作的流程图。
图11是用于详细描述图10的编程步骤的流程图。
图12是用于详细描述图11的位线设置操作的流程图。
图13是用于详细描述图10的验证步骤的流程图。
图14是用于详细描述图13的位线预充电操作的流程图。
图15是用于描述包括图1的存储器装置的存储装置的图。
具体实施方式
在下文中，将通过参照附图描述本公开的优选实施方式来描述本公开。在下文中，将参照附图描述本公开的一种实施方式。
本公开的一种实施方式可以提供一种具有改进的编程性能的存储器装置以及一种操作该存储器装置的方法。
图1是用于描述根据本公开的一种实施方式的存储器装置的结构的图。
参照图1，存储器装置100可以包括存储器单元阵列110、外围电路120和控制逻辑130。控制逻辑130可以被实现为硬件、软件或硬件和软件的组合。例如，控制逻辑130可以是根据算法而操作的控制逻辑电路和/或执行控制逻辑代码的处理器。
存储器单元阵列110包括多个存储器块BLK1至BLKz。多个存储器块BLK1至BLKz通过行线RL连接到地址解码器121。多个存储器块BLK1至BLKz通过位线BL1至BLm连接到读取和写入电路123。多个存储器块BLK1至BLKz中的每一个包括多个存储器单元。作为一种实施方式，所述多个存储器单元是非易失性存储器单元。将多个存储器单元中连接到相同字线的存储器单元定义为一个物理页。也就是说，存储器单元阵列110由多个物理页构成。根据本公开的一种实施方式，被包括在存储器单元阵列110中的多个存储器块BLK1至BLKz中的每一个可以包括多个虚设(dummy)单元。虚设单元中的至少一个可以串联连接在漏极选择晶体管与存储器单元之间以及源极选择晶体管与存储器单元之间。
存储器装置100的存储器单元中的每一个可以被配置为存储一个数据位的单层单元(SLC)、存储两个数据位的多层单元(MLC)、存储三个数据位的三层单元(TLC)、或存储四个数据位的四层单元(QLC)。
外围电路120可以包括地址解码器121、电压生成器122、读取和写入电路123、数据输入/输出电路124以及感测电路125。
外围电路120驱动存储器单元阵列110。例如，外围电路120可以驱动存储器单元阵列110以执行编程操作、读取操作和擦除操作。
地址解码器121通过行线RL连接到存储器单元阵列110。行线RL可以包括漏极选择线、字线、源极选择线和公共源极线。根据本公开的一种实施方式，字线可以包括正常字线和虚设字线。根据本公开的一种实施方式，行线RL还可以包括管道(pipe)选择线。
地址解码器121被配置为响应于控制逻辑130的控制而操作。地址解码器121从控制逻辑130接收行地址RADD。
地址解码器121被配置为对行地址RADD的块地址进行解码。地址解码器121根据经解码的块地址从存储器块BLK1至BLKz中选择至少一个存储器块。地址解码器121可以通过根据经解码的行地址RADD将从电压生成器122提供的电压施加到至少一条字线WL来选择所选存储器块的至少一条字线。
在编程操作期间，地址解码器121可以将编程电压施加到所选字线，并且将具有比编程电压的电平小的电平的通过电压施加到未选字线。在编程验证操作期间，地址解码器121可以将验证电压施加到所选字线，并且将具有比验证电压的电平大的电平的验证通过电压施加到未选字线。
在读取操作期间，地址解码器121可以将读取电压施加到所选字线，并且将具有比读取电压的电平大的电平的读取通过电压施加到未选字线。
根据本公开的一种实施方式，以存储器块为单位执行对存储器装置100的擦除操作。在擦除操作期间被输入到存储器装置100的地址ADDR包括块地址。地址解码器121可对块地址进行解码并根据经解码的块地址选择一个存储器块。在擦除操作期间，地址解码器121可以将接地电压施加到输入至所选存储器块的字线。
根据本公开的实施方式，地址解码器121可以被配置为对所传送的地址ADDR的列地址进行解码。经解码的列地址可以被传送到读取和写入电路123。作为示例，地址解码器121可以包括诸如行解码器、列解码器和地址缓冲器的组件。
电压生成器122被配置为通过使用被提供给存储器装置100的外部电源电压来生成多个操作电压Vop。电压生成器122响应于控制逻辑130的控制而操作。
作为示例，电压生成器122可以通过调节外部电源电压来生成内部电源电压。由电压生成器122生成的内部电源电压用作存储器装置100的操作电压。
作为一种实施方式，电压生成器122可以使用外部电源电压或内部电源电压来生成多个操作电压Vop。电压生成器122可以被配置为生成存储器装置100所需的各种电压。例如，电压生成器122可以生成多个擦除电压、多个编程电压、多个通过电压、多个选择读取电压和多个未选择读取电压。
为了生成具有各种电压电平的多个操作电压Vop，电压生成器122可以包括接收内部电源电压的多个泵浦(pumping)电容器，并且选择性地激活多个泵浦电容器以生成多个操作电压Vop。
可以通过地址解码器121将多个生成的操作电压Vop提供给存储器单元阵列110。
读取和写入电路123包括第一页缓冲器PB1至第m页缓冲器PBm。第一页缓冲器PB1至第m页缓冲器PBm分别通过第一位线BL1至第m位线BLm连接到存储器单元阵列110。第一页缓冲器PB1至第m页缓冲器PBm响应于控制逻辑130的控制而操作。
第一页缓冲器PB1至第m页缓冲器PBm与数据输入/输出电路124进行数据DATA的通信。在编程时，第一页缓冲器PB1至第m页缓冲器PBm通过数据输入/输出电路124和数据线DL接收要存储的数据DATA。
在编程操作期间，当将编程电压施加到所选字线时，第一页缓冲器PB1至第m页缓冲器PBm可以通过位线BL1至BLm将要存储的数据DATA，也即通过数据输入/输出电路124接收的数据DATA，传送到所选存储器单元。根据所传送的数据DATA对所选页的存储器单元进行编程。连接到被施加有编程允许电压(例如，接地电压)的位线的存储器单元可以具有增加的阈值电压。可以维持连接到被施加有编程禁止电压(例如，电源电压)的位线的存储器单元的阈值电压。在编程验证操作期间，第一页缓冲器PB1至第m页缓冲器PBm通过位线BL1至BLm从所选存储器单元读取存储在存储器单元中的数据DATA。
在读取操作期间，读取和写入电路123可以通过位线BL从所选页的存储器单元读取数据DATA，并将读取的数据DATA存储在第一页缓冲器PB1至第m页缓冲器PBm中。
在擦除操作期间，读取和写入电路123可以使位线BL浮置。作为一种实施方式，读取和写入电路123可以包括列选择电路。
数据输入/输出电路124通过数据线DL连接到第一页缓冲器PB1至第m页缓冲器PBm。数据输入/输出电路124响应于控制逻辑130的控制而操作。
数据输入/输出电路124可以包括接收输入数据DATA的多个输入/输出缓冲器(未示出)。在编程操作期间，数据输入/输出电路124从外部控制器(未示出)接收要存储的数据DATA。在读取操作期间，数据输入/输出电路124将从读取和写入电路123中所包括的第一页缓冲器PB1至第m页缓冲器PBm传送的数据DATA输出至外部控制器。
在读取操作或验证操作期间，感测电路125可以响应于由控制逻辑130生成的允许位VRYBIT的信号来生成参考电流并且可以将从读取和写入电路123接收的感测电压VPB与由参考电流生成的参考电压进行比较，以将通过信号或失败信号输出至控制逻辑130。
控制逻辑130可以连接到地址解码器121、电压生成器122、读取和写入电路123、数据输入/输出电路124和感测电路125。控制逻辑130可以被配置为控制存储器装置100的所有操作。控制逻辑130可以响应于从外部装置传送的命令CMD而操作。
控制逻辑130可以响应于命令CMD和地址ADDR而生成各种信号以控制外围电路120。例如，响应于命令CMD和地址ADDR，控制逻辑130可以生成操作信号OPSIG、行地址RADD、读取和写入电路控制信号PBSIGNALS以及允许位VRYBIT。控制逻辑130可以将操作信号OPSIG输出到电压生成器122，将行地址RADD输出到地址解码器121，将读取和写入控制信号PBSIGNALS输出到读取和写入电路123，并且将允许位VRYBIT输出到感测电路125。另外，控制逻辑130可以响应于由感测电路125输出的通过或失败信号PASS/FAIL来确定验证操作是通过还是失败。
在一种实施方式中，控制逻辑130可以控制外围电路120以对多个存储器单元中的所选存储器单元执行各自包括编程操作和验证操作的多个编程循环。
具体地，控制逻辑130可以通过操作信号OPSIG来控制电压生成器122生成与编程操作和验证操作有关的电压。控制逻辑130可以通过行地址RADD控制地址解码器121选择要在其上执行编程操作和验证操作的字线。控制逻辑130可以通过读取和写入电路控制信号PBSIGNALS来控制读取和写入电路123，以控制连接到所选存储器单元的位线的电压。控制逻辑130可以控制数据输入/输出电路124将编程数据输入到所选存储器单元。控制逻辑130可以响应于由感测电路125输出的通过或失败信号PASS/FAIL来确定验证操作是通过还是失败。
在一种实施方式中，在编程操作中，控制逻辑130可以控制外围电路120在第一时段期间将连接到所选存储器单元的位线中的所选位线的电位增加到参考电压电平，并且在第二时段期间将所选位线的电位增加到最终电压电平。所选位线可以是连接到所选存储器单元中的编程禁止单元的位线。最终电压电平可以是编程禁止电压电平。控制逻辑130可以根据编程循环计数来不同地确定参考电压电平。将参照图7和图8对此进行描述。
在一种实施方式中，在验证操作中，控制逻辑130控制外围电路120将连接到所选存储器单元的位线的电位增加到目标电压电平。控制逻辑130可以根据编程循环计数来不同地确定目标电压电平。
图2是用于描述图1的存储器单元阵列的图。
参照图2，第一存储器块BLK1至第z存储器块BLKz共同连接至第一位线BL1至第m位线BLm。在图2中，为了便于描述，示出了被包括在多个存储器块BLK1至BLKz中的第一存储器块BLK1中的元件，并且省略了被包括在其余存储器块BLK2至BLKz中的每一个中的元件。将理解的是，其余存储器块BLK2至BLKz中的每一个与第一存储器块BLK1类似地配置。
第一存储器块BLK1可以包括多个单元串CS1_1至CS1_m(m是正整数)。第一单元串CS1_1至第m单元串CS1_m分别连接至第一位线BL1至第m位线BLm。第一单元串CS1_1至第m单元串CS1_m中的每一个包括漏极选择晶体管DST、串联连接的多个存储器单元MC1至MCn(n是正整数)和源极选择晶体管SST。
第一单元串CS1_1至第m单元串CS1_m中的每一个中所包括的漏极选择晶体管DST的栅极端子连接至漏极选择线DSL1。第一单元串CS1_1至第m单元串CS1_m中的每一个中所包括的第一储器单元MC1至第n存储器单元MCn的栅极端子分别连接至第一字线WL1至第n字线WLn。第一单元串CS1_1至第m单元串CS1_m中的每一个中所包括的源极选择晶体管SST的栅极端子连接至源极选择线SSL1。
为了便于描述，将参照多个单元串CS1_1至CS1_m中的第一单元串CS1_1来描述单元串的结构。然而，将理解的是，其余单元串CS1_2至CS1_m中的每一个与第一单元串CS1_1类似地配置。
第一单元串CS1_1中所包括的漏极选择晶体管DST的漏极端子连接到第一位线BL1。第一单元串CS1_1中所包括的漏极选择晶体管DST的源极端子连接到第一单元串CS1_1中所包括的第一存储器单元MC1的漏极端子。第一储器单元MC1至第n存储器单元MCn彼此串联连接。第一单元串CS1_1中所包括的源极选择晶体管SST的漏极端子连接到第一单元串CS1_1中所包括的第n存储器单元MCn的源极端子。第一单元串CS1_1中所包括的源极选择晶体管SST的源极端子连接到公共源极线CSL。作为一种实施方式，公共源极线CSL可以公用地连接到第一存储器块BLK1至第z存储器块BLKz。
漏极选择线DSL1、第一字线WL1至第n字线WLn以及源极选择线SSL1被包括在图1的行线RL中。漏极选择线DSL1、第一字线WL1至第n字线WLn以及源极选择线SSL1由地址解码器121控制。公共源极线CSL由控制逻辑130控制。第一位线BL1至第m位线BLm由读取和写入电路123控制。
图3是用于描述根据一个实施方式的编程操作的图。
在图3中，为了便于描述，假定多个存储器单元中的每一个是存储2位数据的多层单元(MLC)。然而，本公开的范围不限于此，并且多个存储器单元中的每一个可以是存储3位数据的三层单元(TLC)或存储4位数据的四层单元(QLC)。
存储器装置的编程操作可以包括多个编程循环PL1至PLn。也就是说，存储器装置可以执行多个编程循环PL1至PLn，以使得所选存储器单元具有与多个编程状态P1、P2和P3中的任何一个相对应的阈值电压。
多个编程循环PL1至PLn中的每一个可以包括将编程电压施加至与所选存储器单元连接的所选字线的编程步骤PGM Step，以及通过施加验证电压来确定存储器单元是否被编程的验证步骤Verify Step。
例如，当执行第一编程循环PL1时，在施加第一编程脉冲Vpgm1之后，依次施加第一验证电压V_vfy1至第三验证电压V_vfy3以验证多个存储器单元的编程状态。此时，可以通过第一验证电压V_vfy1来验证目标编程状态为第一编程状态P1的存储器单元，可以通过第二验证电压V_vfy2来验证目标编程状态为第二编程状态P2的存储器单元，并且可以通过第三验证电压V_vfy3来验证目标编程状态为第三编程状态P3的存储器单元。
由相应的验证电压V_vfy1至V_vfy3通过验证的存储器单元可以被确定为具有目标编程状态，并且然后在第二编程循环PL2中被禁止编程。在被禁止编程的存储器单元中，可以将编程禁止电压施加到与该存储器单元连接的位线。编程禁止电压可以是电源电压。将比第一编程脉冲Vpgm1高单位电压ΔVpgm的第二编程脉冲Vpgm2施加到所选字线，以对未被编程至目标编程状态的其余存储器单元进行编程。之后，以与第一编程循环PL1的验证操作相同的方式执行验证操作。例如，验证通过表示存储器单元通过相应的验证电压被读取为截止单元(off-cell)。
如上所述，当存储器装置对存储2位的多层单元(MLC)进行编程时，存储器装置使用第一验证电压V_vfy1至第三验证电压V_vfy3来验证编程状态为目标编程状态的每一个存储器单元。
在验证操作期间，可以将验证电压施加到所选字线，所述所选字线是与所选存储器单元连接的字线，并且图1的页缓冲器可以基于流过分别连接到所选存储器单元的位线的电流或被施加到位线的电压来确定对存储器单元的验证是否通过。
在一种实施方式中，编程禁止单元可以是编程目标单元中的编程已完成为目标编程状态的单元或者不是编程目标的单元。当对连接到偶数位线的存储器单元执行编程操作时，连接到偶数位线的存储器单元可以为编程目标单元。连接到奇数位线的存储器单元可以为不是编程目标的单元。
图4是用于描述图3的编程循环的图。
参照图4，编程循环PLi包括编程步骤PGM Step和验证步骤Verify Step。
编程步骤PGM Step可以包括位线设置时段BL Setup、编程脉冲施加时段PGMPulse和位线放电时段BL Discharge。
具体地，在位线设置时段BL Setup中，可以根据要存储在所选存储器单元中的数据来执行设置与所选存储器单元连接的位线的电位的位线设置操作。在编程脉冲施加时段PGM Pulse中，可以执行将编程脉冲施加到所选存储器单元以将所选存储器单元编程到目标编程状态的编程脉冲施加操作。在位线放电时段BL Discharge中，可以执行将与所选存储器单元连接的字线和位线的电位放电到接地电压的位线放电操作。
验证步骤Verify Step可以包括位线预充电时段BL Precharge、评估时段Evaluation和感测时段Sensing。具体地，在位线预充电时段BL Precharge中，可以执行对位线预充电以验证所选存储器单元的编程状态的位线预充电操作。在评估时段Evaluation中，可以执行根据所选存储器单元的阈值电压与验证电压之间的比较结果来对位线的电位进行放电的评估操作。在感测时段Sensing中，可以执行根据经放电的位线的电位来感测被存储在所选存储器单元中的数据的感测操作。
图5是用于描述图4的编程步骤的图。
参照图5，图4的编程步骤可以包括位线设置时段BL Setup、编程脉冲施加时段PGMPulse和位线放电时段BL Discharge。
t1至t2可以是位线设置时段BL Setup。在位线设置时段BL Setup中，可以将编程允许电压Vgnd施加到与所选存储器单元中未被编程至目标编程状态的单元连接的位线BL。编程允许电压可以是接地电压。可以将编程禁止电压Vinh施加到与所选存储器单元中的编程禁止单元连接的位线BL。编程禁止电压可以是电源电压。编程禁止单元可以是编程完成到目标编程状态的单元，或者不是编程目标的单元。
t2至t3可以是编程脉冲施加时段PGM Pulse。在编程脉冲施加时段PGM Pulse中，可以在将通过电压Vpass施加到与所选存储器单元连接的所选字线Sel WL之后施加编程电压Vpgm。编程电压可以根据增量步进编程脉冲(incremental step program pulse，ISPP)方法随着编程循环的增加而增加。可以将通过电压Vpass施加到除所选字线之外的其余未选字线。在将所选字线Sel WL和未选字线Unsel WL的电位增加到通过电压Vpass之后，将所选字线Sel WL的电位增加到编程电压Vpgm，从而使由于字线之间的耦合(coupling)引起的编程干扰最小化。
由于编程电压和编程允许电压之间的电位差，通过位线BL被施加有编程允许电压Vgnd的存储器单元的阈值电压可以增加到与目标编程状态相对应的阈值电压。由于编程禁止电压与编程电压之间的电位差较小，因此通过位线BL被施加有编程禁止电压Vinh的单元上的电位差可能不会增加存储器单元的阈值电压。
t3至t4可以是位线放电时段BL Discharge。在位线放电时段BL Discharge中，为了在编程步骤之后执行验证步骤，可以执行将与所选存储器单元连接的字线和位线的电位放电到接地电压的位线放电操作。
在位线放电时段BL Discharge中，位线BL的电位可以被放电到接地电压。所选字线Sel WL的电位可以从编程电压Vpgm放电到接地电压。未选字线的电位可以从通过电压Vpass放电到接地电压。
图6是用于描述图5的位线设置时段的图。
参照图6，在图5的位线设置时段BL Setup中，可以将编程允许电压Vgnd施加到与所选存储器单元中未完成编程的单元连接的位线，并且可以将编程禁止电压Vinh施加到与编程禁止单元连接的位线。
在图6中，将基于在位线设置时段BL Setup中与编程禁止单元连接的位线BL的电位进行描述。
在一种实施方式中，位线设置时段BL Setup可以被分为第一时段和第二时段。
t1至t1_a可以是第一时段。在第一时段中，位线BL的电位可以从接地电压电平增加到参考电压电平Vref。具体地，在t1时间点，位线BL的电位可以从接地电压电平迅速增加到参考电压电平Vref。
t1_a至t2可以是第二时段。在第二时段中，位线BL的电位可以从参考电压电平Vref增加到最终电压电平Vinh。最终电压电平Vinh可以是编程禁止电压。在第二时段中，位线BL的电位可以在预定时间tr期间以恒定斜率S增加。如本文中针对参数所使用的词“预定”(诸如预定时间)是指在该参数在处理或算法中使用之前确定参数的值。针对某些实施方式，在过程或算法开始之前确定参数的值。在其他实施方式中，在处理或算法的过程中但在该参数在处理或算法中使用之前确定参数的值。
根据本公开的一种实施方式，位线BL的电位可以在第一时段中在短时间内增加到参考电压电平，并且可以在第二个时段中以恒定斜率增加到最终电压电平。在第一时段中可以缩短位线电位的增加时间，并且在第二时段中可以防止峰值电流的出现。也就是说，由于位线BL的电位在不同的时段中以不同的形式增加，所以可以缩短位线设置时间并且可以防止峰值电流。
在另一实施方式中，位线设置时段可以被划分为至少两个时段。在这种情况下，位线的电位的在最后时段中的目标电平可以是最终电压电平。
图7是用于描述根据一种实施方式的位线设置时段的图。
参照图7，将描述根据编程循环的进展(progress)的位线设置时段的实施方式。
在编程循环PLi中(i是大于1的自然数)，位线BL的电位可以增加到参考电压电平Vref_i并且在时间tr_i期间以斜率s_i增加。在编程循环PLk中(k是大于i的自然数)，位线BL的电位可以增加到参考电压电平Vref_k并且在时间tr_k期间以斜率s_k增加。
随着编程循环的进行，参考电压电平可以增加。随着编程循环的进行，位线BL的电位从参考电压电平增加到最终电压电平的斜率可以增加。随着编程循环的进行，从参考电压电平增加到最终电压电平的时段可以缩短。随着编程循环的进行，整个位线设置时间可以缩短。
在一种实施方式中，可以基于编程循环计数来确定第一时段的参考电压电平。
例如，可以根据每个编程循环计数来不同地确定参考电压电平。随着编程循环计数的增加，参考电压电平可以增加。另选地，参考电压电平可以根据编程循环计数从预定编程循环计数开始增加。如本文中针对参数所使用的词“预定”(诸如预定编程循环计数)是指在该参数在处理或算法中使用之前确定参数的值。针对某些实施方式，在处理或算法开始之前确定参数的值。在其他实施方式中，在处理或算法过程中但在该参数在处理或算法中使用之前确定参数的值。
随着编程循环计数的增加，参考电压将以恒定或变化的增量变化。在第一实施方式中，随着编程循环计数的增加，参考电压电平可以以恒定或变化的增量增加。在第二实施方式中，随着编程循环计数的增加，参考电压电平可以恒定或变化的增量减小。在第三实施方式中，随着编程循环计数的增加，参考电压电平可以以基于编程循环计数确定的增量增加。例如，随着编程循环计数的增加，参考电压电平的增量可以增加。另选地，随着编程循环计数的增加，参考电压电平的增量可以减小。
在一种实施方式中，第二时段的位线BL的电位可以以基于编程循环计数确定的斜率增加。随着编程循环计数的增加，斜率可以增加。另选地，随着编程循环计数的增加，斜率可以减小。
在一种实施方式中，可以基于编程循环计数来确定第二时段。随着编程循环计数的增加，第二时段可以缩短。另选地，随着编程循环计数的增加，第二时段可以更长。
在一种实施方式中，最终电压电平可以是编程禁止电压电平Vinh。在另一实施方式中，可以根据编程循环计数来不同地设置最终电压电平。
位线电容可以是由相邻位线之间的耦合效应而生成的电容。随着相邻位线之间的电位差增加，位线电容可以增加。随着位线的电容的增加，用于对位线预充电的电力可以增加。随着编程循环的进行，位线的电容可以发生变化。例如，在编程循环的前半部分，被施加有编程允许电压的位线和被施加有编程禁止电压的位线可能均匀地混合。在编程循环的后半部分，编程禁止电压可能被施加到大多数位线。因此，由于在编程循环的前半部分的相邻位线之间的电位差通常大于在编程循环的后半部分的电位差，所以在编程循环的前半部分，位线电容可能会较大。
根据本公开的一种实施方式，当编程循环计数对应于位线电容较大的时段时，为了防止位线的峰值电流，位线BL的电位可以以低斜率从低参考电压电平缓慢地增加到最终电压电平。由于在编程循环计数对应于位线电容较小的时段时，峰值电流不是问题，因此为了缩短位线的设置时间，可以以高斜率将位线BL的电位从高参考电压电平快速增加到最终电压电平。
也就是说，考虑到位线的电容，通过根据编程循环计数来调整参考电压电平和斜坡时段(ramp period)的长度(即，持续时间)和斜率，可以缩短整个位线设置时间并防止峰值电流。
在图7中，随着编程循环计数的增加，参考电压电平和斜坡时段的斜率可以增加，并且斜坡时段的长度可以缩短。在另一实施方式中，随着编程循环计数的增加，参考电压电平和斜坡时段的斜率可以减小并且斜坡时段的长度可以增加。
最大循环计数可以是直到编程操作完成为止执行的编程循环的最大次数。最大循环计数值可以具有在制造阶段预先确定的值。另选地，最大循环计数值可以具有在使用阶段测量的值。最大循环计数值可以在使用阶段中被更新。
可以根据最大循环计数和编程循环计数来确定编程循环的进行程度。即使编程循环数相同，根据最大循环计数，编程循环的进行程度也可能不同。在一种实施方式中，进行程度可以指与完成编程操作所需的时间相比，编程操作已经进行的时间。在一种实施方式中，进行程度可以指与完成编程操作所需的循环的数量相比，执行了编程操作的循环的数量。在一种实施方式中，进行程度可以指与完成编程操作所需的步骤的数量相比，执行了编程操作的步骤的数量。
因此，在各种实施方式中，通过不仅考虑编程循环计数而且考虑编程循环进行程度，可以更适当地设置参考电压电平以及每个编程循环的斜坡时段的长度和斜率。
例如，通过将最大循环计数为3的情况与最大循环计数为6的情况进行比较来进行说明。当最大循环计数为3时，第一编程循环的进行程度可以为1/3，第二编程循环的进行程度可以为2/3，第三编程循环的进行程度可以为3/3。当最大循环计数为6时，第一编程循环的进行程度可以为1/6，第二编程循环的进行程度可以为2/6，第三编程循环的进行程度可以为3/6。在第二编程循环中，无论最大循环计数如何，编程循环数都等于2，但是根据最大循环计数，编程循环的进行程度可以不同地为2/3和2/6。因此，与最大循环计数为3的情况相比，当最大循环计数为6时，编程循环的进行程度较低。因此，即使具有相同的编程循环计数，参考电压电平也相对较低，斜坡时段的长度较长，并且斜率相对较平缓。
如上所述，根据本公开的一种实施方式，通过不仅考虑编程循环计数而且考虑编程循环的进行程度，可以更准确和精确地设置参每个编程循环的考电压电平以及斜坡时段的长度和斜率。
图8是用于描述图4的验证步骤的图。
参照图8，图4的验证步骤可以包括位线预充电时段BL Precharge、评估时段Evaluation和感测时段Sensing。
t1至t2可以是位线预充电时段BL Precharge。在位线预充电时段BL Precharge中，可以将位线预充电电压施加到位线BL。位线BL可以被预充电到目标电压电平VBL。可以将验证电压Vvfy施加到所选字线Sel WL，并且可以将通过电压Vpass施加到未选字线UnselWL。
t2至t3可以是评估时段Evaluation。在评估时段Evaluation中，可以根据所选存储器单元的阈值电压和验证电压Vvfy之间的比较结果来对位线BL的电位进行放电。
例如，阈值电压等于或大于验证电压Vvfy的存储器单元可以是被编程为与验证电压Vvfy相对应的编程状态的单元。在这种情况下，可以将相应的存储器单元读取为截止单元。由于流过与截止单元连接的位线BL的电流较小，所以位线BL的电位的下降幅度较小，并且在评估时段Evaluation期间，位线BL的电位可以如虚线所示被放电。
阈值电压小于验证电压Vvfy的存储器单元可以是未被编程为与验证电压Vvfy相对应的编程状态的单元。在这种情况下，相应的存储器单元可以被读取为导通单元(on-cell)。由于流过与导通单元连接的位线BL的电流较大，所以位线BL的电位的下降幅度较大，并且在评估时段Evaluation期间，位线BL的电位可以如实线所示被放电。
t3至t4可以是感测时段Sensing。在感测时段Sensing中，可以执行根据经放电的位线BL的电位来验证所选存储器单元是否被编程为目标编程状态的感测操作。
在感测时段Sensing中，可以通过感测参考电压Vtrip(未示出)将与虚线相对应的位线BL的电压和与实线相对应的位线BL的电压彼此区分开。
例如，当位线BL的电位大于感测参考电压时，连接到该位线BL(虚线)的存储器单元可以是截止单元，并且可以是被编程为目标编程状态的单元。因此，对存储器单元的验证可以通过。当位线BL的电位小于感测参考电压时，连接到该位线BL(实线)的存储器单元可以是导通单元，并且可以是未被编程为目标编程状态的单元。因此，对存储器单元的验证可以失败。
图9A是用于描述根据一种实施方式的位线预充电时段的图。
参照图9A，描述根据编程循环的进展的位线预充电时间段BL Precharge的一种实施方式。可以在每个编程循环在位线预充电时段BL Precharge期间将验证电压Vvfy施加到所选字线Sel WL。验证电压Vvfy的电平可以是与目标编程状态相对应的阈值电压。在编程循环PLi(i是大于1的自然数)中，位线BL的电位可以增加到目标电压电平VBL_i。在编程循环PLk(k是大于i的自然数)中，位线BL的电位可以增加到目标电压电平VBL_k。
随着编程循环的进行，目标电压电平可以增加。在位线预充电时段BL Precharge中，可以基于编程循环计数来确定位线BL被预充电到的目标电压电平VBL。
目标电压电平VBL可以随着编程循环计数的增加而增加。目标电压电平VBL可以从预定的编程循环计数开始增加。
随着编程循环计数的增加，目标电压电平VBL以恒定或变化的增量变化。在第一实施方式中，随着编程循环计数的增加，目标电压电平VBL可以以恒定或变化的增量增加。在第二实施方式中，随着编程循环计数的增加，目标电压电平VBL可以恒定或变化的增量减小。在第三实施方式中，随着编程循环计数的增加，目标电压电平VBL可以以基于编程循环计数所确定的增量增加。例如，随着编程循环计数的增加，目标电压电平VBL的增量可以增加。另选地，随着编程循环计数的增加，目标电压电平VBL的增量可以减小。
根据本公开的一个实施方式，通过在初始编程循环中在位线预充电时段BLPrecharge中将目标电压电平设置为较低，可以减少由于位线预充电操作引起的电流消耗。
在各种实施方式中，可以根据最大循环计数来确定目标电压电平VBL。最大循环计数可以是直到编程操作完成为止执行的编程循环的最大次数。最大循环计数值可以具有在制造阶段预先确定的值。另选地，最大循环计数值可以具有在使用阶段测量的值。最大循环计数值可以在使用阶段被更新。
最大循环计数可以根据一个单元中存储的数据位的数量而改变。随着存储在一个单元中的数据位的数量的增加，执行的编程循环也将增加，因此最大循环计数可以增加。
在一种实施方式中，可以根据最大循环计数来确定编程循环的进行程度。可以根据编程循环的进行程度来确定每个编程循环的目标电压电平。
例如，将在SLC编程操作(在一个单元中存储一个数据位)中的最大循环计数为3的假设下给出描述。由于SLC编程操作在三个编程循环中进行，因此第一个编程循环的进行程度可以为1/3，第二编程循环的进行程度可以为2/3，并且第三编程循环的进行程度可以为3/3。
因此，作为最后的编程循环的第三编程循环的目标电压电平可以是最终的目标电压电平。第一编程循环和第二编程循环的目标电压电平可以被设置为基于最终目标电压电平而具有差异。
图9B是用于描述根据另一实施方式的位线预充电时段的图。
参照图9B，描述根据编程循环的进展的位线预充电时间段BL Precharge的一种实施方式。
在编程循环PLi(i是大于1的自然数)中，位线BL的电位可以增加到目标电压电平VBL_i。所选字线Sel WL的电位可以增加到验证电压电平Vvfy_i。在编程循环PLk(k是大于i的自然数)中，位线BL的电位可以增加到目标电压电平VBL_k。所选字线Sel WL的电位可以增加到验证电压电平Vvfy_k。
随着编程循环的进行，目标电压电平可以增加。随着编程循环的进行，验证电压电平可以增加。
在位线预充电时段BL Precharge中，可以基于编程循环计数来确定位线BL被预充电到的目标电压电平VBL。如参照图9A所描述的，可以基于最大循环计数来确定目标电压电平VBL。
目标电压电平VBL可以随着编程循环计数的增加而增加。目标电压电平VBL可以从预定的编程循环计数开始增加。
随着编程循环计数的增加，目标电压电平VBL以恒定或变化的增量变化。在第一实施方式中，随着编程循环计数的增加，目标电压电平VBL可以以恒定或变化的增量增加。在第二实施方式中，随着编程循环计数的增加，目标电压电平VBL可以恒定或变化的增量减小。在第三实施方式中，随着编程循环计数的增加，目标电压电平VBL可以以基于编程循环计数确定的增量增加。例如，随着编程循环计数的增加，目标电压电平VBL的增量可以增加。另选地，随着编程循环计数的增加，目标电压电平VBL的增量可以减小。
在位线预充电时段BL Precharge中，可以基于编程循环计数来确定被施加到所选字线Sel WL的验证电压电平Vvfy。
验证电压电平Vvfy可以随着编程循环计数的增加而增加。验证电压电平Vvfy可以从预定的编程循环计数开始增加。
随着编程循环计数的增加，验证电压电平Vvfy以恒定或变化的增量变化。在第一实施方式中，随着编程循环计数的增加，验证电压电平Vvfy可以以恒定或变化的增量增加。在第二实施方式中，随着编程循环计数的增加，验证电压电平Vvfy可以以恒定或变化的增量减小。在第三实施方式中，随着编程循环计数的增加，验证电压电平Vvfy可以以基于编程循环计数确定的增量增加。例如，随着编程循环计数的增加，验证电压电平Vvfy的增量可以增加。另选地，随着编程循环计数的增加，验证电压电平Vvfy的增量可以减小。
在第一实施方式中，目标电压电平的增量ΔVBL的增加和验证电压电平的增量ΔVvfy的增加可以是相同的。在第二实施方式中，目标电压电平的增量ΔVBL的增加和验证电压电平的增量ΔVvfy的增加可以彼此不同。在第三实施方式中，随着编程循环计数的增加，目标电压电平VBL以恒定或变化的增量进行的增加或减小可以与验证电压电平Vvfy的以恒定或变化的增量进行的增加或减小相同。在第四实施方式中，随着编程循环计数的增加，目标电压电平VBL的以恒定或变化的增量进行的增加或减小可以不同于验证电压电平Vvfy的以恒定或变化的增量进行的增加或减小。
根据本公开的一种实施方式，通过在初始编程循环中在位线预充电时间段BLPrecharge中将目标电压电平设置为较低，可以减少由于位线预充电操作引起的电流消耗。还可以通过增加验证电压电平来改善根据目标电压电平的增加的编程干扰。如上所述，通过针对每个编程循环计数不同地设置目标电压电平和验证电压电平，可以在位线预充电操作期间减小峰值电流。
图10是用于描述根据一种实施方式的存储器装置的操作的流程图。
参照图10，在步骤S1001中，编程循环计数可以被设置为1。
在步骤S1003中，存储器装置可以执行编程步骤。如参照图5所述，编程步骤可以包括位线设置操作、编程电压施加操作和位线放电操作。
在步骤S1005中，存储器装置可以执行验证步骤。如参照图8所述，验证步骤可以包括位线预充电操作、评估操作和感测操作。
在步骤S1007中，存储器装置可以确定编程是否完成。作为确定的结果，当编程完成时，处理进入步骤S1009，而当编程没有完成时，处理进入步骤S1013。
具体地，作为验证步骤的执行结果，当所有的所选存储器单元都被编程至目标编程状态时，存储器装置可以确定编程已完成。当作为验证步骤的执行的结果，在所选存储器单元中存在未被编程至目标编程状态的存储器单元时，存储器装置可以确定编程未完成。
在步骤S1009中，存储器装置可以确定编程操作通过。
在步骤S1011中，编程循环计数可以增加一。
在步骤S1013中，存储器装置可以确定编程循环计数是否小于阈值计数。作为确定的结果，当编程循环计数小于阈值计数时，存储器装置进入步骤S1011，而当编程循环计数大于或等于阈值计数时，存储器装置进入步骤S1015。在一种实施方式中，当编程循环计数小于阈值计数时，增加编程循环计数，并从S1003开始再次重复这些步骤。编程循环计数可以是在编程操作期间执行编程循环的次数。阈值计数可以是被设置为确定编程的通过/失败的可以执行编程循环的最大次数。
在步骤S1015中，存储器装置可以确定编程操作失败。由于编程操作失败，因此存储器装置可以根据数据恢复算法再次在另一个存储区域上执行编程操作。
图11是用于描述图10的编程步骤S1003的流程图。
参照图11，在步骤S1101中，存储器装置可以根据要存储在所选存储器单元中的数据来执行设置连接到所选存储器单元的位线的电位的位线设置操作。
在步骤S1103中，存储器装置可以执行将编程脉冲施加到所选存储器单元以将所选存储器单元编程至目标编程状态的编程脉冲施加操作。
在步骤S1105中，存储器装置可以执行对连接到所选存储器单元的字线和位线的电位进行放电的位线放电操作。
图12是用于描述图11的位线设置操作的流程图。
参照图12，在步骤S1201中，存储器装置可以将位线的电位增加到基于编程循环确定的参考电压电平。该位线可以是连接到编程禁止单元的位线。存储器装置可以以阶跃信号(step signal)的形式增加位线的电位。
在一种实施方式中，随着编程循环计数的增加，参考电压电平的增量可以增加。针对每个编程循环计数，参考电压电平的增量的增加可以相同或不同。在另一实施方式中，随着编程循环计数的增加，参考电压电平的增量可以减小。针对每个编程循环计数，参考电压电平的增量的减小可以相同或不同。
在步骤S1203中，存储器装置可以根据基于编程循环确定的时段和斜率，将位线的电位从参考电压电平增加到最终电压电平。在一种实施方式中，最终电压电平可以是编程禁止电压电平。存储器装置可以以斜坡信号形式增加位线的电位。
在一种实施方式中，随着编程循环计数的增加，斜率可以增加。针对每个编程循环计数，斜率的增量可以相同或不同。随着编程循环计数的增加，位线电位的增加时段可以缩短。针对每个编程循环计数，增加时段的减量可以相同或不同。
在另一实施方式中，随着编程循环计数的增加，斜率可以减小。针对每个编程循环计数，斜率的减量可以相同或不同。随着编程循环计数的增加，位线电位的增加时段可以更长。针对每个编程循环计数，增加时段的增量可以相同或不同。
在各种实施方式中，除了编程循环计数之外，还可以基于编程循环进行程度来确定参考电压电平、斜率和增加时段的长度。可以基于编程循环计数和最大循环计数来确定编程循环进行程度。最大循环计数可以是直到编程操作完成为止执行的编程循环的最大次数。
图13是用于描述图10的验证步骤S1005的流程图。
参照图13，在步骤S1301中，存储器装置可以执行对位线预充电的位线预充电操作，以验证所选存储器单元的编程状态。
在步骤S1303中，当位线预充电操作完成时，存储器装置可以根据所选存储器单元的阈值电压与验证电压之间的比较结果来执行对位线的电位进行放电的评估操作。
在步骤S1305中，存储器装置可以执行根据经放电位线的电位来感测被存储在所选存储器单元中的数据感测操作。
图14是用于描述图13的位线预充电操作的流程图。
参照图14，在步骤S1401中，存储器装置可以将验证电压施加到所选字线。验证电压电平可以是与目标编程状态相对应的阈值电压。可以基于编程循环来确定验证电压电平。
在一种实施方式中，编程循环期间的验证电压电平可以是恒定的，而与编程循环计数无关。在另一实施方式中，随着编程循环计数的增加，验证电压电平可以增加。针对每个编程循环计数，验证电压电平的增量可以相同或不同。在另一实施方式中，随着编程循环计数的增加，验证电压电平可以减小。针对每个编程循环计数，验证电压电平的减量可以相同或不同。
在步骤S1403中，存储器装置可以将位线的电位增加到基于编程循环确定的目标电压电平。
在一种实施方式中，随着编程循环计数的增加，目标电压电平的增量可以增加。针对每个编程循环计数，目标电压电平的增量的增加可以相同或不同。在另一实施方式中，随着编程循环计数的增加，目标电压电平的增量可以减小。针对每个编程循环计数，目标电压电平的增量的减小可以相同或不同。
在一种实施方式中，目标电压电平的增量的增加和验证电压电平的增量的增加可以彼此相同或不同。在另一实施方式中，目标电压电平的增量的减小和验证电压电平的增量的减小可以彼此相同或不同。
在各种实施方式中，除了编程循环计数之外，还可以基于编程循环进行程度来确定目标电压电平。可以基于编程循环计数和最大循环计数来确定编程循环进行程度。最大循环计数可以是直到编程操作完成为止执行的编程循环的最大次数。
图15是用于描述包括图1的存储器装置的存储装置的图。
参照图15，存储装置50可以包括存储器装置100和控制存储器装置100的操作的存储器控制器200。存储装置50是在诸如蜂窝电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、电视、平板电脑或车载信息娱乐系统的主机的控制下存储数据的装置。
根据作为与主机的通信方法的主机接口，可以将存储装置50制造为各种类型的存储装置之一。例如，存储装置50可以被配置为诸如SSD，MMC、eMMC、RS-MMC和微型MMC形式的多媒体卡，SD、mini-SD和micro-SD形式的安全数字卡，通用串行总线(USB)存储装置，通用闪存存储(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡类型存储装置，外围组件互连(PCI)卡类型存储装置，PCI Express(PCI-E)卡类型存储装置，紧凑型闪存(CF)卡、智能媒体卡和记忆棒的各种类型的存储装置中的任何一种。
存储装置50可以被制造为各种类型的封装中的任何一种。例如，存储装置50可以被制造为诸如叠层封装(POP)、系统级封装(SIP)、芯片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级堆叠封装(WSP)的各种类型的封装类型中的任何一种。
存储器装置100可以存储数据。存储器装置100响应于存储器控制器200的控制而操作。存储器装置100可以包括包含存储数据的多个存储器单元的存储器单元阵列。
可以将存储器单元中的每一个配置为存储一个数据位的单层单元(SLC)、存储两个数据位的多层单元(MLC)、存储三个数据位的三层单元(TLC)或存储四个数据位的四层单元(QLC)。
存储器单元阵列可以包括多个存储器块。每一个存储器块可以包括多个存储器单元。一个存储器块可以包括多个页。在一种实施方式中，页可以是用于将数据存储在存储器装置100中或读取存储在存储器装置100中的数据的单位。
存储器块可以是用于擦除数据的单位。在一种实施方式中，存储器装置100可以是双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪存存储器、垂直NAND闪存存储器、NOR闪存存储器装置、电阻随机存取存储器(RRAM)、相变存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)或自旋转移力矩随机存取存储器(STT-RAM)等。在本说明书中，为了便于描述，假定存储器装置100是NAND闪存存储器。
存储器装置100被配置为从存储器控制器200接收命令和地址，并接入存储器单元阵列中的由所述地址选择的区域。也就是说，存储器装置100可以在由地址选择的区域上执行由命令指示的操作。例如，存储器装置100可以执行写入操作(编程操作)、读取操作和擦除操作。在编程操作期间，存储器装置100可以将数据编程到由地址选择的区域。在读取操作期间，存储器装置100可以从由地址选择的区域读取数据。在擦除操作期间，存储器装置100可以擦除存储在由地址选择的区域中的数据。
存储器控制器200控制存储装置50的整体操作。
当电源被施加到存储装置50时，存储器控制器200可以执行固件FW。当存储器装置100是闪存存储器装置时，存储器控制器200可以操作诸如闪存转换层(FTL)之类的固件，以控制主机与存储器装置100之间的通信。
在一种实施方式中，存储器控制器200可以从主机接收数据和逻辑块地址(LBA)，并将逻辑块地址(LBA)转换为指示存储器装置100中所包括的要在其中存储数据的存储器单元的地址的物理块地址(PBA)。
存储器控制器200可以响应于来自主机的请求来控制存储器装置100执行编程操作、读取操作或擦除操作。在编程操作期间，存储器控制器200可以将写入命令、物理块地址和数据提供给存储器装置100。在读取操作期间，存储器控制器200可以将读取命令和物理块地址提供给存储器装置100。在擦除操作期间，存储器控制器200可以将擦除命令和物理块地址提供给存储器装置100。
在一种实施方式中，不管来自主机的请求如何，存储器控制器200都可以生成命令、地址和数据并将其发送到存储器装置100。例如，存储器控制器200可以向存储器装置100提供命令、地址和数据，以执行诸如用于损耗均衡的编程操作和用于垃圾收集的编程操作的后台操作。
在一种实施方式中，存储器控制器200可以控制至少两个存储器装置100。在这种情况下，存储器控制器200可以根据交织方法来控制存储器装置100，从而提高操作性能。交织方法可以是用于使至少两个存储器装置100的操作时段重叠的操作方法。
主机可以使用诸如通用串行总线(USB)、串行AT附件(SATA)、串行附件SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、PCI Express(PCIe)、非易失性存储器Express(NVMe)、通用闪存存储(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式内存模块(DIMM)、带寄存器的DIMM(RDIMM)和负载减少DIMM(LRDIMM)的各种通信方法中的至少一种与存储装置50通信。
相关申请的交叉引用
本申请要求于2019年11月29日在韩国知识产权局提交的韩国专利申请第10-2019-0157530号的优先权，其全部公开内容通过引用合并于此。

Claims (31)

1.一种存储器装置，该存储器装置包括：
多个存储器单元；
外围电路，该外围电路被配置为对所述多个存储器单元中的所选存储器单元执行多个编程循环，所述多个编程循环各自均包括编程操作和验证操作；以及
控制逻辑，该控制逻辑被配置为在所述编程操作中控制所述外围电路在第一时段期间将连接到所述所选存储器单元的位线当中的所选位线的电位增加到参考电压电平，并且在第二时段期间以基于编程循环计数而确定的斜率将所述所选位线的电位增加到最终电压电平，
根据所述编程循环计数来不同地确定所述参考电压电平，所述编程循环计数指示已经相继执行的编程循环的数量。
2.根据权利要求1所述的存储器装置，其中，所述参考电压电平随着所述编程循环计数的增加而增加。
3.根据权利要求2所述的存储器装置，其中，所述参考电压电平以恒定的增量增加。
4.根据权利要求2所述的存储器装置，其中，所述参考电压电平根据所述编程循环计数而以不同的增量增加。
5.根据权利要求1所述的存储器装置，其中，所述斜率随着所述编程循环计数的增加而增加。
6.根据权利要求1所述的存储器装置，其中，基于所述编程循环计数来确定所述第二时段的持续时间。
7.根据权利要求6所述的存储器装置，其中，随着所述编程循环计数的增加，所述第二时段的所述持续时间缩短。
8.根据权利要求1所述的存储器装置，其中，所述控制逻辑根据编程循环进行程度来确定所述参考电压电平、所述第二时段的持续时间和所述斜率，并且
基于所述编程循环计数和最大循环计数来确定所述编程循环进行程度，所述最大循环计数是直到所述编程操作完成为止执行的编程循环的最大次数。
9.根据权利要求8所述的存储器装置，其中，所述最大循环计数包括在制造阶段预先确定的值和在使用阶段测量的值中的至少一者。
10.根据权利要求1所述的存储器装置，其中，所述所选位线是与所述所选存储器单元中的编程禁止单元连接的位线，并且
所述最终电压电平是编程禁止电压电平。
11.根据权利要求1所述的存储器装置，其中，当在所述编程操作中所述所选位线的电位增加到所述最终电压电平时，所述控制逻辑控制所述外围电路向与所述所选存储器单元连接的字线施加编程电压。
12.一种存储器装置，该存储器装置包括：
多个存储器单元；
外围电路，该外围电路被配置为对所述多个存储器单元中的所选存储器单元执行多个编程循环，所述多个编程循环各自均包括编程操作和验证操作；以及
控制逻辑，该控制逻辑被配置为在所述验证操作中控制所述外围电路将与所述所选存储器单元连接的位线的电位增加到目标电压电平，
其中，根据编程循环计数来不同地确定所述目标电压电平，所述编程循环计数指示已经相继执行的编程循环的数量。
13.根据权利要求12所述的存储器装置，其中，所述目标电压电平随着所述编程循环计数的增加而增加。
14.根据权利要求13所述的存储器装置，其中，所述目标电压电平以恒定的增量增加。
15.根据权利要求13所述的存储器装置，其中，所述目标电压电平根据所述编程循环计数而以不同的增量增加。
16.根据权利要求12所述的存储器装置，其中，所述控制逻辑根据编程循环进行程度来确定所述目标电压电平，并且
基于所述编程循环计数和最大循环计数来确定所述编程循环进行程度，所述最大循环计数是直到所述编程操作完成为止执行的编程循环的最大次数。
17.根据权利要求16所述的存储器装置，其中，所述最大循环计数包括在制造阶段预先确定的值和在使用阶段测量的值中的至少一者。
18.根据权利要求12所述的存储器装置，其中，在所述验证操作中，所述控制逻辑控制所述外围电路将基于所述编程循环而确定的验证电压施加到与所述所选存储器单元连接的字线。
19.根据权利要求18所述的存储器装置，其中，所述验证电压的电平随着所述编程循环计数的增加而增加。
20.根据权利要求18所述的存储器装置，其中，所述验证电压的电平在所述多个编程循环中是恒定的。
21.一种操作存储器装置的方法，所述存储器装置针对多个存储器单元中的所选存储器单元执行多个编程循环，所述多个编程循环各自均包括编程步骤和验证步骤，
其中，所述编程步骤包括以下步骤：
将连接到所述所选存储器单元的位线当中的所选位线的电位增加到参考电压电平；以及
在设置时段期间，以基于编程循环计数而确定的斜率将所述所选位线的电位从所述参考电压电平增加到最终电压电平，并且
其中，根据所述编程循环计数来不同地确定所述参考电压电平，所述编程循环计数指示已经相继执行的编程循环的数量。
22.根据权利要求21所述的方法，其中，所述参考电压电平随着所述编程循环计数的增加而增加。
23.根据权利要求21所述的方法，其中，所述斜率随着所述编程循环计数的增加而增加。
24.根据权利要求21所述的方法，其中，所述设置时段的持续时间随着所述编程循环计数的增加而缩短。
25.根据权利要求21所述的方法，其中，所述编程步骤还包括以下步骤：将编程电压施加到与所述所选存储器单元连接的字线。
26.一种操作存储器装置的方法，所述存储器装置针对多个存储器单元中的所选存储器单元执行多个编程循环，所述多个编程循环各自均包括编程步骤和验证步骤，
其中，所述验证步骤包括以下步骤：
向与所述所选存储器单元连接的字线施加验证电压；以及
将与所述所选存储器单元连接的位线的电位增加到目标电压电平，并且
其中，根据编程循环计数来不同地确定所述目标电压电平，所述编程循环计数指示已经相继执行的编程循环的数量。
27.根据权利要求26所述的方法，其中，所述目标电压电平随着所述编程循环计数的增加而增加。
28.根据权利要求27所述的方法，其中，所述目标电压电平以恒定的增量增加。
29.根据权利要求27所述的方法，其中，所述目标电压电平根据所述编程循环计数而以不同的增量增加。
30.根据权利要求26所述的方法，其中，所述验证电压的电平随着所述编程循环计数的增加而增加。
31.根据权利要求26所述的方法，其中，所述验证电压的电平在所述多个编程循环中是恒定的。
CN202010806445.4A 2019-11-29 2020-08-12 存储器装置和操作该存储器装置的方法 Active CN112885394B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190157530A KR20210067677A (ko) 2019-11-29 2019-11-29 메모리 장치 및 그 동작 방법
KR10-2019-0157530 2019-11-29

Publications (2)

Publication Number Publication Date
CN112885394A CN112885394A (zh) 2021-06-01
CN112885394B true CN112885394B (zh) 2023-12-29

Family

ID=76042877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010806445.4A Active CN112885394B (zh) 2019-11-29 2020-08-12 存储器装置和操作该存储器装置的方法

Country Status (4)

Country Link
US (1) US11107541B2 (zh)
KR (1) KR20210067677A (zh)
CN (1) CN112885394B (zh)
SG (1) SG10202007914UA (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11574691B2 (en) * 2016-02-24 2023-02-07 Samsung Electronics Co., Ltd. Memory device and memory system
US11385810B2 (en) * 2020-06-30 2022-07-12 Sandisk Technologies Llc Dynamic staggering for programming in nonvolatile memory
US11636897B2 (en) * 2021-03-03 2023-04-25 Sandisk Technologies Llc Peak current and program time optimization through loop dependent voltage ramp target and timing control
US20240038315A1 (en) * 2022-07-26 2024-02-01 Sandisk Technologies Llc Early detection of programming failure for non-volatile memory

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1151593A (zh) * 1995-06-13 1997-06-11 三星电子株式会社 一种非易失性半导体存储器装置的检测放大器电路
CN102203872A (zh) * 2008-10-06 2011-09-28 桑迪士克3D有限责任公司 用于可逆电阻转换存储材料的设置和重置检测电路
CN102820051A (zh) * 2011-06-09 2012-12-12 爱思开海力士有限公司 半导体器件及其操作方法
CN102890965A (zh) * 2011-07-20 2013-01-23 爱思开海力士有限公司 半导体器件及其操作方法
CN104821183A (zh) * 2014-02-03 2015-08-05 爱思开海力士有限公司 半导体器件
US9449694B2 (en) * 2014-09-04 2016-09-20 Sandisk Technologies Llc Non-volatile memory with multi-word line select for defect detection operations
CN107068190A (zh) * 2016-01-15 2017-08-18 三星电子株式会社 修正编程电压的存储器设备编程方法
CN107068191A (zh) * 2016-01-15 2017-08-18 三星电子株式会社 非易失性存储器装置和非易失性存储器装置的编程方法
CN107123442A (zh) * 2016-02-24 2017-09-01 三星电子株式会社 存储器装置和存储器系统
CN110390970A (zh) * 2018-04-19 2019-10-29 爱思开海力士有限公司 存储器装置及其操作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7697338B2 (en) * 2006-11-16 2010-04-13 Sandisk Corporation Systems for controlled boosting in non-volatile memory soft programming
KR101575851B1 (ko) * 2009-03-13 2015-12-10 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법
KR101184866B1 (ko) * 2010-10-26 2012-09-20 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 이의 동작 방법
KR101716713B1 (ko) 2011-05-23 2017-03-15 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR20130047400A (ko) * 2011-10-31 2013-05-08 삼성전자주식회사 불휘발성 메모리 및 그것의 제어 방법
KR102081757B1 (ko) 2013-06-26 2020-02-26 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
JP6498765B2 (ja) * 2015-06-24 2019-04-10 シャープ株式会社 タッチパネル、及び表示装置
US10559370B2 (en) * 2018-03-22 2020-02-11 Sandisk Technologies Llc System and method for in-situ programming and read operation adjustments in a non-volatile memory

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1151593A (zh) * 1995-06-13 1997-06-11 三星电子株式会社 一种非易失性半导体存储器装置的检测放大器电路
US5761123A (en) * 1995-06-13 1998-06-02 Samsung Electronics, Co., Ltd. Sense amplifier circuit of a nonvolatile semiconductor memory device
CN102203872A (zh) * 2008-10-06 2011-09-28 桑迪士克3D有限责任公司 用于可逆电阻转换存储材料的设置和重置检测电路
CN102820051A (zh) * 2011-06-09 2012-12-12 爱思开海力士有限公司 半导体器件及其操作方法
CN102890965A (zh) * 2011-07-20 2013-01-23 爱思开海力士有限公司 半导体器件及其操作方法
CN104821183A (zh) * 2014-02-03 2015-08-05 爱思开海力士有限公司 半导体器件
US9449694B2 (en) * 2014-09-04 2016-09-20 Sandisk Technologies Llc Non-volatile memory with multi-word line select for defect detection operations
CN107068190A (zh) * 2016-01-15 2017-08-18 三星电子株式会社 修正编程电压的存储器设备编程方法
CN107068191A (zh) * 2016-01-15 2017-08-18 三星电子株式会社 非易失性存储器装置和非易失性存储器装置的编程方法
CN107123442A (zh) * 2016-02-24 2017-09-01 三星电子株式会社 存储器装置和存储器系统
CN110390970A (zh) * 2018-04-19 2019-10-29 爱思开海力士有限公司 存储器装置及其操作方法

Also Published As

Publication number Publication date
CN112885394A (zh) 2021-06-01
US20210166771A1 (en) 2021-06-03
KR20210067677A (ko) 2021-06-08
SG10202007914UA (en) 2021-06-29
US11107541B2 (en) 2021-08-31

Similar Documents

Publication Publication Date Title
US11164644B2 (en) Storage device and method of operating the same
CN112885394B (zh) 存储器装置和操作该存储器装置的方法
US11270760B2 (en) Memory device with improved bit line precharge performance and method of operating the memory device
US20220076754A1 (en) Memory device and method of operating the same
CN112825260B (zh) 存储器装置及其操作方法
CN115798552A (zh) 存储器装置及该存储器装置的操作方法
CN113360084B (zh) 存储器装置及其操作方法
CN112530496B (zh) 存储器设备及其操作方法
US11335406B2 (en) Memory device for performing program verify operation and method of operating the same
CN112951297A (zh) 存储器装置和操作该存储器装置的方法
KR20210062502A (ko) 메모리 장치 및 그 동작 방법
US11894057B2 (en) Memory device performing program operation and method of operating the same
US11367492B2 (en) Page buffer and operating method thereof
CN114974380A (zh) 存储器装置及其操作方法
CN114078542A (zh) 存储器装置及其操作方法
CN114078516A (zh) 存储器装置和操作该存储器装置的方法
CN117437956A (zh) 存储器装置和操作该存储器装置的方法
KR20220156397A (ko) 메모리 장치 및 그 동작 방법
CN116524979A (zh) 存储器装置和该存储器装置的操作方法
CN117393023A (zh) 存储器装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant