CN107068190A - 修正编程电压的存储器设备编程方法 - Google Patents

修正编程电压的存储器设备编程方法 Download PDF

Info

Publication number
CN107068190A
CN107068190A CN201710023495.3A CN201710023495A CN107068190A CN 107068190 A CN107068190 A CN 107068190A CN 201710023495 A CN201710023495 A CN 201710023495A CN 107068190 A CN107068190 A CN 107068190A
Authority
CN
China
Prior art keywords
memory cell
voltage
program
correction value
program cycles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710023495.3A
Other languages
English (en)
Other versions
CN107068190B (zh
Inventor
朱相炫
任载禹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107068190A publication Critical patent/CN107068190A/zh
Application granted granted Critical
Publication of CN107068190B publication Critical patent/CN107068190B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

一种对作为包括多个页的非易失性存储器设备的闪存设备进行编程的方法，包括：通过以下操作来执行编程操作的第N编程循环：将第N所选编程电压施加到所述多个页中的所选字线，并且通过将编程验证电压施加到所选字线来执行编程验证操作；对与所选字线相连接的存储单元中阈值电压大于或等于编程验证电压的存储单元的数量进行计数；基于计数的结果和第N编程循环的操作条件生成编程电压修正值；以及将编程电压修正值加到在第N编程循环之后执行的第M编程循环的第M预设编程电压，其中M＞N。

Description

修正编程电压的存储器设备编程方法
相关申请的交叉引用
本申请要求于2016年1月15日在韩国知识产权局递交的韩国专利申请号10-2016-0005318的权益，该申请的公开内容通过引用以其整体并入本文。
技术领域
本发明构思涉及闪存设备，并且更具体地，涉及修正编程电压的闪存设备、三维(3D)存储器设备、存储器系统以及对存储器设备进行编程的方法。
背景技术
近来，对能够被电编程和擦除并且不需要通过周期性地重写数据来刷新的非易失性存储器设备的需求不断增长。作为对非易失性存储器设备进行编程的方法，广泛使用递增步进脉冲编程(ISPP)方法。根据ISPP方法，通过不断地增加编程起始电压以与步进电压相对应来执行编程操作。然而，当在存储单元的阈值电压分布是异质的情况下使用ISPP方法时，阈值电压分布裕度可能减小，并且因此可能发生错误。
发明内容
本发明构思提供了一种闪存设备、三维(3D)存储器设备、存储器系统以及对存储器设备进行编程的方法，由此在编程操作期间执行使用适合于存储单元特性的编程电压的编程循环，这增加了编程操作的速度，并且减少了编程/读取误差的发生。
根据本发明构思的一方面，提供了一种对包括多个页的闪存设备进行编程的方法，该方法包括：通过以下操作来执行编程操作的第N编程循环：将第N编程电压施加到所述多个页中的所选字线，并且通过将编程验证电压施加到所选字线来执行编程验证操作；对与所选字线连接的存储单元中阈值电压大于或等于编程验证电压的存储单元的数量进行计数；基于计数结果和第N编程循环的操作条件来生成电压修正值；以及将电压修正值加到在第N编程循环之后执行的第M编程循环的第M预设编程电压。
根据本发明构思的另一方面，提供了一种对包括多个存储单元组的三维(3D)存储器设备进行编程的方法，所述多个存储单元组包括均与第一所选字线相连接的第一存储单元组和第二存储单元组，该方法包括：通过以下操作来执行编程操作的第N编程循环：将第N编程电压施加到与第一所选字线相连接的第一存储单元组，并且通过将编程验证电压施加到与第一所选字线相连接的第一存储单元组来执行编程验证操作；对与第一所选字线相连接的第一存储单元组中所包括的存储单元中阈值电压大于或等于编程验证电压的存储单元的数量进行计数；基于计数的结果和第N编程循环的操作条件生成电压修正值；以及将电压修正值加到在第N编程循环之后执行的第M编程循环的第M预没编程电压。
根据本发明构思的又一方面，提供了一种方法，包括：通过以下操作对存储器设备的存储单元组执行编程操作的一个编程循环：将编程电压施加到存储单元，以及通过向存储单元施加编程验证电压来执行编程验证操作；在执行所述编程操作的所述一个编程循环之后，对所述存储单元组中阈值电压大于或等于所述编程验证电压的存储单元的数量进行计数；至少部分地基于计数的结果来生成电压修正值；将电压修正值加到用于另一编程循环的预设编程电压以产生经调整的编程电压；和通过将所述经调整的编程电压施加到所述存储单元来对所述存储器设备的所述存储单元组执行编程操作的所述另一编程循环。
附图说明
根据接下来结合附图进行的详细描述，将更清楚地理解本发明构思的示例性实施例，在附图中：
图1是存储器系统的实施例的框图。
图2A和2B是图1的存储器控制器的示例的框图。
图3是图1的存储器设备的示例的框图。
图4A是用于描述单元编程速度检测装置的实施例的操作的图。
图4B是用于描述电压修正值相关信息存储装置的实施例的图。
图5A、5B和5C是用于描述对被配置为修正编程电压的闪存设备进行编程的方法的实施例的图。
图6A、6B和6C是用于描述对被配置为修正编程电压的闪存设备进行编程的方法的另一个实施例的图。
图7A、7B、7C、7D和7E是用于描述对闪存设备进行编程的方法的实施例的图。
图8A和图8B是用于描述单元编程速度检测装置的单元编程速度检测定时的示例实施例的图。
图9是控制逻辑的实施例的框图。
图10是可包括在图1的存储器设备中的存储单元阵列的示例实施例的框图。
图11是图10的存储单元阵列的块中的第一块的示例的透视图。
图12是图11的第一块的等效电路的电路图。
图13是用于描述根据实施例的对三维(3D)存储器设备进行编程的方法的实施例的图。
图14是用于描述根据实施例的由3D存储器设备执行的在字线之间生成修正值的方法的图。
图15是用于描述对闪存设备的实施例进行编程的方法的图。
图16是对闪存设备进行编程的方法的实施例的流程图。
图17是其中存储器系统应用于存储卡系统的实施例的示例的框图。
图18是其中存储器系统应用于固态驱动器(SSD)系统的示例实施例的示例的框图。
图19是包括存储器系统的计算系统的实施例的框图。
具体实施方式
在下文中，现将参考其中示出本发明构思的示例性实施例的附图来更全面地描述本发明构思。附图中相似的附图标记表示相似的元件，并且将不重复说明重叠特征。然而，这些发明构思可以按不同形式来体现，并且不应当被解释为受限于本文阐述的实施例。相反，提供这些实施例以使得本公开是充分和完整的，并且将本发明构思完全传达给本领域的普通技术人员。应当理解，本发明构思的示例性实施例旨在覆盖落入本发明构思的精神和范围内的所有修改、等同物和替代物。在附图中，为了清楚起见，可以放大结构的尺寸。本文中所使用的术语“和/或”包括相关列出项目中的一个或多个的任意和所有组合。诸如“……中的至少一个”之类的表述在元素列表之前时修饰整个元素列表，而不是修饰列表中的单独元素。
本文使用的术语用于描述具体实施例，而并非旨在限制示例性实施例。本文中使用的单数形式“一”、“一个”和“该”意图也包括复数形式，除非上下文另有明确说明。还应理解，术语“包括”和/或“包含”在本文使用时表示存在所陈述的特征、整数、步骤、操作、元件和/或组件，但并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或其组合。
应当理解，虽然术语“第一”、“第二”等可以在本文用于描述各种元件，但是这些元件不应该受这些术语的限制。这些术语仅用来将元件彼此进行区分。例如，在不脱离示例性实施例的范围的情况下，第一元件可以称为第二元件，并且类似地，第二元件可以称为第一元件。本文所用的术语“和/或”包括相关列出项目中的一个或多个的任意和所有组合。
除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与示例性实施例所属领域中通常理解的含义相同的含义。还应当理解，术语如常用字典中定义的术语应该被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且不应以理想化或过度形式化的意义来进行解释，除非本文中明确地这样定义。
图1是存储器系统10的实施例的框图。
如图1中所示，存储器系统10可以包括存储器控制器100和存储器设备200。存储器控制器100可以执行对存储器设备200的控制操作。例如，存储器控制器100可以向存储器设备200提供地址ADD和命令CMD以控制存储器设备200的写入(或编程)、读取和擦除操作。此外，用于编程操作的编程数据DATA和读取数据DATA可以在存储器控制器100和存储器设备200之间交换。
存储器设备200可以包括存储单元阵列210、控制逻辑220和单元编程速度检测装置230。存储单元阵列210可以包括布置在多条字线和多条位线彼此交叉的区域中的多个存储单元。存储单元阵列210可以包括以非易失性方法存储数据DATA的非易失性存储单元。非易失性存储单元可以包括闪存单元(诸如NAND闪存单元阵列、NOR闪存单元阵列等)。在下文中，将通过假设存储单元阵列210包括闪存单元并且因此存储器设备200是闪存设备来描述本发明构思的实施例。
存储器控制器100可以包括处理单元110和闪存转换层(FTL)121。FTL 121可以包括对闪存设备的写入、读取和擦除操作执行管理操作的系统软件(或固件)，并且可以加载到工作存储器(未示出)上以由处理单元110驱动。
处理单元110可以控制存储器控制器100的总体操作。响应于来自主机的访问存储器设备200中的数据的请求，FTL 121可以将逻辑地址转换为物理地址并且将该物理地址提供给存储器设备200。此外，FTL 121可以对存储单元阵列210中包括的各种单元区域(例如，芯片单位、块单位、页单位等)执行管理操作。例如，FTL 121可以将由于渐进缺陷等而具有劣化特性的单元区域处理为坏区域，以防止数据被写入具有劣化特性的单元区域。
同时，存储单元阵列210可以实现为具有各种形状。例如，存储单元阵列210可以包括三维(3D)(或竖直)NAND(VNAND)存储单元。此外，当存储器设备200包括多个闪存芯片时，存储单元阵列210可以包括这多个闪存芯片中所包括的存储单元。此外，存储单元阵列210可以包括多个块，每个块可以包括多个页。例如，块可以是存储器设备200的擦除单位(即，擦除存储器设备200中的存储单元时所采用的单位)，并且页可以是存储器设备200的编程/读取单位(即，对存储器设备200中的存储单元进行编程和读取时所采用的单位)。
存储器设备200可以在存储器控制器100的控制下执行编程和擦除操作。存储器设备200根据来自存储器控制器100的写入命令执行数据编程操作。数据编程操作可以通过多个编程循环来执行。这多个编程循环中的编程电压在各编程循环之间可以具有不同的预定或预设“标称”电压电平，并且这些预设编程电压可以存储在存储器设备200中(例如，可由控制逻辑220访问的存储器或一个或多个寄存器中)。例如，在递增步进脉冲编程(ISPP)方法的顺序编程循环中，预设编程电压可以顺序地增加。
在存储器系统10中，存储器设备200可检测待编程的存储单元的编程速度，且可根据检测的结果修正与编程操作相关的编程电压的电平以产生经调整的编程电压。可以实现检测存储单元的编程速度的各种方法。例如，对于要通过施加编程电压并施加编程验证电压以进行验证来执行编程循环的待编程存储单元，可通过对阈值电压大于或等于参考电压的存储单元进行计数来检测存储单元的编程速度。在一些实施例中，参考电压可以是编程验证电压。在一些实施例中，参考电压可以是小于编程验证电压的低电平编程验证电压。
根据实施例，存储器设备200可以通过使用对阈值电压大于或等于参考电压的存储单元的数量进行计数的结果来生成电压修正值，并将所生成的电压修正值加到稍后执行的编程循环的编程电压。例如，当通过使用第一预设或“标称”编程电压和第一编程验证电压对第一字线执行第一编程循环时，单元编程速度检测装置230可以对连接到第一字线的存储单元中阈值电压大于或等于第一编程验证电压的存储单元的数量进行计数。控制逻辑220可基于计数的结果和第一编程循环的操作条件生成第一电压修正值。此后，对于第一字线，当通过使用预设或“标称”第二编程电压和第一编程验证电压对第一字线执行第二编程循环时，控制逻辑220可以将第一电压修正值加到预设第二编程电压以产生经调整的第二编程电压。这里，预设第二编程电压同样可以存储在与控制逻辑220相关联的存储器或寄存器中。此外，根据实施例，无论何时对字线执行多个后续编程循环中的各编程循环，存储器设备200可以通过生成电压修正值并将电压修正值加到针对该多个后续编程循环中的一个或多个编程循环的相应预设编程电压来执行编程操作。稍后将给出关于该布置的详细描述。
通过应用该过程，当对字线执行多个编程循环时，如果连接到该字线的存储单元的编程速度较高，则可生成负电压修正值以减小单元编程速度，而如果编程速度较低，则可生成正电压修正值以增加单元编程速度。通过该方法，可以实现由于执行编程循环而生成的存储单元的更均匀的阈值电压分布。
图2A和2B是图1的存储器控制器100的示例的框图。
参考图2A和2B，存储器控制器100可以包括处理单元110、工作存储器120、编程管理装置130、纠错装置(ECC)140、主机接口(I/F)150和存储器接口(I/F)160。FTL 121可以被加载到工作存储器120中。如上所述，FTL 121可以包括固件，并且根据由固件实现的功能，FTL 121可以包括耗损均衡模块122、坏块管理模块123、垃圾收集模块124和地址映射表125。
尽管在图2A和2B中未示出，但是除了所示和所描述的组件之外，存储器控制器100还可以包括各种组件。例如，存储器控制器100还可以包括用于存储实现存储器系统的设备的初始引导所需的代码数据的只读存储器(ROM)和/或用于控制缓冲存储器设备的缓冲存储器控制器。此外，存储器控制器100还可以包括用于响应于主机的请求生成用于控制存储器操作的命令CMD的命令生成模块(未示出)。
处理单元110可以包括中央处理单元或微处理器，并且可以控制存储器控制器100的总体操作。处理单元110可以驱动加载到工作存储器120上的固件以控制存储器控制器100。存储器控制器100可以经由各种标准接口与外部主机进行通信，并且主机接口150可以提供主机和存储器控制器100之间的接口。主机接口150可以采用包括标准协议在内的各种接口方法，标准协议诸如高级技术附件(ATA)、串行ATA(SATA)、外部SATA(e-SATA)、小型计算机小型接口(SCSI)、串行附接SCSI(SAS)、外围组件互连(PCI)、PCI快速(PCI-E)、IEEE1394、通用串行总线(USB)、安全数字(SD)卡、多媒体卡(MMC)、嵌入式多媒体卡(eMMC)、通用闪存储存(UFS)存储器设备、紧凑型闪存(CF)卡等。
同时，存储器接口160可以提供存储器控制器100和存储器设备200之间的接口。例如，可以经由存储器接口160，向存储器设备200发送写入数据以及从存储器设备200接收读取数据。此外，存储器接口160可以向存储器设备200提供命令CMD和地址ADD，并且可以从存储器设备200接收各种信息并将该信息提供给存储器控制器100。
同时，工作存储器120可以存储用于控制存储器控制器100的固件和驱动固件所需的元数据。工作存储器120可以由各种类型的存储器实现。例如，工作存储器120可以实现为高速缓存存储器、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、参数随机存取存储器(PRAM)和闪存中的至少一种。
耗损均衡模块122管理存储器设备200的存储单元的耗损水平。存储单元可能由于写入和擦除操作等而老化，并且老化的存储单元(或耗损的存储单元)可能导致发生缺陷。耗损均衡模块122可以管理对于存储单元阵列的编程和擦除周期以防止特定单元区域比其他单元区域更快地耗损。例如，耗损均衡模块122可以管理地址映射表125，使得编程和擦除操作的数量均匀地施加到存储单元阵列的各单元区域。
同时，坏块管理模块123管理存储器设备200中设置的多个块中发生缺陷的块。例如，如上所述，当编程/擦除周期的数量增加时，关于编程/擦除操作的编程/擦除循环的数量的设定值可能改变，并且基于改变的设定值，可以将其中发生编程失败或擦除失败的块处理为坏块。坏块管理模块123可以管理地址映射表125，从而防止数据被写入被处理或指定为坏块的块。
同时，垃圾收集模块124可以布置其中存储损坏或毁坏的数据的块。例如，在闪存设备中，擦除单位(即，在擦除操作中擦除的存储单元的数量)可以设置为大于编程单位(即，在编程操作中编程的存储单元的数量)，并且在重复执行编程操作和擦除操作之后，可以执行通过使用随机空闲块来将分布在物理上不同位置中的顺序数据收集到相同地址区域的操作。根据垃圾收集模块124的操作，可以生成空闲块。
同时，地址映射表125可以存储可由存储器控制器100从主机接收的逻辑地址与指示存储器设备200中要访问的实际数据所在的物理位置的物理地址之间的映射信息，其中物理地址与逻辑地址相对应。通过参考映射信息，从主机提供的逻辑地址可以变换为指示将实际访问的存储单元的物理位置的物理地址。根据实施例，作为编程失败处理的数据可以存储在存储器设备200的另一单元区域(例如，页)中，并且在这种情况下，可以改变逻辑地址和物理地址之间的映射信息。改变的映射信息可以在地址映射表125中更新。
此外，在地址映射表125中，可以根据上述各种功能块的管理结果来改变映射信息。例如，被写入耗损水平增大的存储单元或被处理为坏块的存储单元中的数据被移位到正常存储单元，并且与此相对应，可以改变逻辑地址和物理地址之间的映射信息。此外，在通过垃圾收集操作移位数据之后，可以改变逻辑地址和物理地址之间的映射信息。
同时，编程管理装置130可以在存储器系统10的编程操作期间管理与存储器设备200的编程操作相关的各种设置。例如，编程管理装置130可以在执行存储器设备200的编程循环操作时执行编程电压的设置。例如，如上所述，存储器设备200可以通过生成多个电压修正值并将该多个电压修正值加到多个编程循环的预设或“标称”编程电压来执行编程操作，以便对所选择的字线执行该多个编程循环。这里，编程管理装置130可以存储关于电压修正值和电压修正值所加到的编程循环的信息(例如，针对每个编程循环的预设或“标称”编程电压)。此外，当存储器设备200对所选择的字线再次执行多个编程循环时，存储器设备200可以不生成电压修正值，并且可以基于编程管理装置130中存储的信息来执行编程循环。纠错装置140可以对从存储器设备200提供的读取数据DATA执行错误检测和校正操作。根据另一实施例，可以在存储器设备200中提供错误检测和校正功能。
图3是图1的存储器设备200的示例的框图。
如图3中所示，存储器设备200可以包括存储单元阵列210、控制逻辑220和单元编程速度检测装置230。此外，存储器设备200还可以包括地址解码器240、电压发生器250、页缓冲器260、输入和输出电路270以及电压修正值相关信息存储装置280。
存储单元阵列210可以连接到一条或多条串选择线SSL、多条字线WL(包括正常字线和伪字线)以及一条或多条接地选择线GSL。此外，存储单元阵列210可以连接到多条位线BL。电压发生器250可以生成一个或多个字线电压VWL，并且字线电压VWL可以提供给地址解码器240。要写入存储单元阵列210的编程数据DATA可以经由输入和输出电路270提供给存储器设备200，并临时存储在页缓冲器260中。此外，从存储单元阵列210读取的读取数据DATA可以经由页缓冲器260以及输入和输出电路270提供到存储器设备200的外部。控制逻辑220可以向地址解码器240、电压发生器250和其它各种功能块提供与存储器操作相关的各种控制信号。
根据上述实施例，存储器设备200可以通过将编程电压和编程验证电压施加到选择的字线来执行编程循环，并且可以对与所选择的字线相连接的存储单元中阈值电压大于或等于编程验证电压的存储单元的数量进行计数。存储器设备200可基于计数的结果和该编程循环的操作条件生成电压修正值，并且可以将电压修正值加到用于对所选择的字线执行后续(例如，下一个)编程循环的预设或“标称”编程电压。
当控制逻辑220对字线执行编程循环时，单元编程速度检测装置230可从控制逻辑220接收单元编程速度检测命令，基于与编程循环的执行串行或并行的计数操作来检测存储单元的单元编程速度，并将检测结果提供给控制逻辑220。
控制逻辑220可以检测单元编程速度，并且基于检测到的单元编程速度可以生成电压修正值。控制逻辑220可以包括寄存器Reg以存储所生成的电压修正值。寄存器Reg可以存储多个电压修正值，并且还可以包括稍后将描述的存储单元组的修正值和字线的修正值。控制逻辑220可以基于寄存器Reg中存储的信息来执行存储器设备200的编程循环。
电压修正值相关信息存储装置280可以存储与电压修正值相关的各种信息，其可以由控制逻辑220参考以生成电压修正值。根据实施例，电压修正值相关信息存储装置280可以包括用于存储关于与各种编程循环的操作条件和检测到的单元编程速度结果相对应的电压修正值的信息的多个查找表。控制逻辑220可以通过使用与每个所执行的编程循环的操作条件相关的信息、来自单元编程速度检测装置230的单元编程速度检测的结果以及电压修正值相关信息存储装置280的信息，生成电压修正值。控制逻辑220可将所生成的电压修正值存储在寄存器Reg中。根据另一实施例，电压修正值相关信息存储装置280可以使用各种不同布置中的任一种来实现。例如，电压修正值相关信息存储装置280可以作为控制逻辑220的一部分。
同时，控制逻辑220可以通过使用所生成的电压修正值来执行另一编程循环。根据实施例，在将所生成的电压修正值加到可用于对字线执行其它编程循环的预设或“标称”编程电压以产生经调整的编程电压之后，编程循环可以通过使用经调整的编程电压来执行。
图4A是用于描述单元编程速度检测装置230的操作的实施例的图。图4B是用于描述电压修正值相关信息存储装置280的实施例的图。
如图3和图4A的(a)中所示，单元编程速度检测装置230可以对与作为编程循环对象的字线相连接的存储单元中阈值电压大于或等于编程验证电压VP1的存储单元即区域B中的存储单元的数量进行计数。如上所述，单元编程速度检测装置230可以通过使用一个编程验证电压来对存储单元的数量进行计数。此外，根据实施例，由单元编程速度检测装置230生成的计数结果可以是比特单位。单元编程速度检测装置230可以基于区域B中的存储单元的数量来确定与字线相连接的存储单元的速度。也就是说，随着区域B中的存储单元的数量增加，可以确定存储单元的速度更高。
此外，如图3和图4A的(b)中所示，单元编程速度检测装置230可以通过使用两个编程验证电压VP1和VP′1来对存储单元的数量进行计数。根据实施例，单元编程速度检测装置230可以使用编程验证电压VP1和小于编程验证电压VP1的低电平编程验证电压VP1′。例如，单元编程速度检测装置230可以对区域B中的存储单元的数量以及区域C中的存储单元(所述存储单元具有大于或等于低电平编程验证电压VP1′的阈值电压)的数量进行计数，并且可以通过使用区域B和C中的存储单元的计数数量来生成电压修正值。
根据另一实施例，单元编程速度检测装置230可对区域B中的存储单元(即，阈值电压大于或等于编程验证电压VP1的存储单元)的数量执行第一计数操作，并且可以对区域C中的存储单元(即，阈值电压大于或等于低电平编程验证电压VP1′且小于或等于编程验证电压VP1的存储单元)的数量执行第二计数操作。控制逻辑220可基于第一计数操作的结果生成电压修正值，并且基于第二计数操作的结果生成施加到区域C中的存储单元的位线电压修正值。此外，控制逻辑220可以基于第一计数操作的结果和编程循环的操作条件生成第一电压修正值，并且可以基于第二计数操作的结果和编程循环的操作条件生成位线电压修正值。控制逻辑220可通过将所生成的电压修正值加到另一编程循环的编程电压来执行编程循环，并且可以通过将位线电压修正值加到在另一编程循环中施加到区域C中的存储单元的位线电压来执行编程循环。
如图3和图4B中所示，电压修正值相关信息存储装置280可以存储与电压修正值相关的各种信息，其可以由控制逻辑220参考以生成电压修正值。根据实施例，电压修正值相关信息存储装置280可以包括用于存储关于与各种编程循环的操作条件和检测到的单元编程速度结果相对应的电压修正值的信息的多个查找表。也就是说，查找表可以包括与对阈值电压大于或等于编程验证电压的存储单元的数量进行计数的结果(其可以指示单元编程速度)相对应的电压修正值。
此外，根据实施例，电压修正值相关信息存储装置280可以包括与编程循环的顺序信息(循环组)、执行每个编程循环时的温度信息(温度组)、每个编程循环的对象字线的信息(WL组)以及关于对象字线或包括对象字线的块的编程/擦除周期信息(PE周期组)中的至少一项相关的查找表。根据实施例，参考图4B的(a)，当对第二字线WL2执行编程循环时，电压修正值相关信息存储装置280可以包括与对象字线信息相关的查找表，指示与计数结果(单元的数量)相对应的电压修正值ΔVpgm。此外，参照图4B的(b)，当在第一温度T1执行编程循环时，电压修正值相关信息存储装置280可以包括与温度信息相关的查找表，指示与计数结果(单元的数量)相对应的电压修正值ΔVpgm。此外，参照图4B的(c)，当编程循环是第二循环L2时，电压修正值相关信息存储装置280可以包括与编程循环顺序信息相关的查找表，指示与计数结果(单元的数量)相对应的电压修正值ΔVpgm。参照图4B的(d)，当关于对象字线或包括对象字线的块的编程/擦除周期信息是A次时，电压修正值相关信息存储装置280可以包括与编程/擦除周期信息相关的查找表，指示与计数结果(单元的数量)相对应的电压修正值ΔVpgm。
根据实施例，控制逻辑220可以选择与编程循环的对象字线信息、执行编程循环时的温度信息、编程循环的顺序信息以及编程/擦除周期信息相关的查找表中至少之一，并且可以基于所选择的查找表生成电压修正值。例如，控制逻辑220可以在执行编程循环时选择仅仅参考温度信息，并且当计数结果为490时，控制逻辑220可以生成电压修正值为+0.15V，并且当执行另一个编程循环时可以将+0.15V的电压修正值加到预设或“标称”编程电压。然而，所示的查找表仅表示示例实施例，并且本发明构思不限于此。控制逻辑220可以生成各种电压修正值并且具有各种计数结果。
此外，控制逻辑220可以设置编程循环的操作条件的优先顺序。基于优先顺序，控制逻辑220可以通过参考电压修正值相关信息存储装置280中存储的与电压修正值相关的各种信息来生成电压修正值。优先顺序相关信息可以存储在控制逻辑220中，并且可以由主机设置和/或改变。
图5A至5C是用于描述用于修正编程电压的闪存设备编程方法的实施例的图。
如图5A中所示，当待编程的存储单元的编程速度为高时，如在第三编程循环“第三循环VPGM”中那样，一些存储单元可能未被禁用，并且可以变为过度编程存储单元OSC，其中，阈值电压分布偏移到第三编程电压。由于过度编程的存储单元OSC，第二状态存储单元S2的阈值电压分布的范围D1可以变得比第一状态存储单元S1的阈值电压分布的范围宽，并且因此更可能在编程数据的读取操作期间发生错误。
因此，如图5B和5C中所示，单元编程速度检测装置230可以在执行第二编程循环“第二循环VPGM”L2之后对阈值电压大于或等于第一编程验证电压VP1的存储单元CC的数量进行串行计数，并可以基于计数结果和第二编程循环“第二循环VPGM”L2的操作条件生成电压修正值ΔVpgm。此后，控制逻辑220可以通过将电压修正值ΔVpgm(这里为负值)加到在第二编程循环“第二循环VPGM”L2之后顺序执行的第三编程循环“第三循环VPGM”L3的第三编程电压Vpgm3来将第三编程电压Vpgm3的电压电平修正为低于其先前预设或“标称”的值。因此，可以防止由于高单元编程速度而导致的过度编程存储单元OSC的出现。在图5C中，为了方便说明，示出了仅在执行第二编程循环“第二循环VPGM”L2之后生成电压修正值ΔVpgm。然而，可以在执行编程循环L1到L6中的每一个之后生成与编程循环L1到L6中的每一个相对应的电压修正值。
图6A至图6C是用于描述用于修正编程电压的闪存设备编程方法的另一实施例的图。
如图6A中所示，当待编程的存储单元的编程速度为低时，在第三编程循环“第三循环VPGM”中可能出现阈值电压小于或等于第一编程验证电压VP1的存储单元。如上所述，当存储单元的编程速度为低时，编程循环的数量增加，并且因此编程操作的速度可能降低。
因此，如图6B和图6C中所示，单元编程速度检测装置230可以在执行第一编程循环“第一循环VPGM”之后对阈值电压大于或等于第一编程验证电压VP1的存储单元CC的数量进行串行计数，并且可以基于计数结果和第一编程循环“第一循环VPGM”的操作条件生成电压修正值ΔVpgm。此后，控制逻辑220可通过将电压修正值ΔVpgm(这里为正值)加到在第一编程循环“第一循环VPGM”L1之后顺序执行的第二编程循环“第二循环VPGM”L2的第二编程电压Vpgm2来将第二编程电压Vpgm2的电压电平修正为高于其先前预设或“标称”的值。因此，单元编程速度可以增加从而快速执行编程操作。在图6C中，为了便于说明，示出了仅在执行第一编程循环“第一循环VPGM”L1之后生成电压修正值ΔVpgm。然而，可以在执行编程循环L1到L3中的每一个之后生成与编程循环L1到L3中的每一个相对应的电压修正值。
图7A至7E是用于描述闪存设备编程方法的实施例的图。在下文中，作为示例，假设对所选择的字线执行七次编程循环。
如图7A和7B中所示，闪存设备可以在执行编程循环L1至L6中的每一个之后生成电压修正值a1至a6和b1至b5，其中每一个具有负值。闪存设备可以控制或确定开始进行编程电压修正的编程循环。根据图7A中所示的实施例，在第二编程循环L2中修正编程电压。然而，在图7B中，可以通过将电压修正值b1加到第三编程循环L3的预设第三编程电压开始修正第三编程循环L3至第七编程循环L7中的每一个的编程电压。
如图7C和图7D中所示，闪存设备可以在执行编程循环L1至L6中的每一个之后分别生成电压修正值c1至c6和d1至d5，其中每一个具有正值。同样，闪存设备可以控制开始进行编程电压修正的编程循环。根据图7C中所示的实施例，在第二编程循环L2中修正编程电压，而在图7D中，可以通过将电压修正值d1加到第三编程循环L3的第三编程电压开始修正第三编程循环L3至第七编程循环L7中的每一个的编程电压。
如图7E中所示，闪存设备可以在执行编程循环L1至L6中的每一个之后生成各自具有正值、负值或0值的电压修正值e1至e6。然而，这仅是示例实施例。可以生成具有各种值的电压修正值，并且因此可以通过使用各种电压修正值来修正多个编程循环的编程电压。
图8A和8B是用于描述单元编程速度检测装置230的单元编程速度检测定时的示例实施例的图。
如图8A中所示，编程循环操作和单元编程速度检测操作可以串行(即顺序地)执行。例如，可以在执行第一编程循环L1之后执行第一单元编程速度检测操作“单元编程速度检测1”。也就是说，第一单元编程速度检测操作“单元编程速度检测1”(包括通过使用第一编程验证电压VP1来对阈值电压大于或等于第一编程验证电压VP1的存储单元的数量进行计数的操作)可以在执行第一编程循环L1之后实施。可以基于使用第一编程验证电压VP1进行计数的结果和第一编程循环L1的操作条件来生成相对于第二编程电压Vpgm2的电压修正值Va1。此外，可以在执行第二编程循环L2之后实施第二单元编程速度检测操作“单元编程速度检测2”，并且可以在执行第三编程循环L3之后实施第三单元编程速度检测操作“单元编程速度检测3”。根据该方法，当在执行第N编程循环之后执行第(N+1)编程循环时，可以将执行第N编程循环之后生成的第N电压修正值加到第(N+1)预设编程电压。因此，由于生成的电压修正值加到在生成电压修正值之后执行的编程循环的编程电压，因此可以实现编程电压的即时修正。
如图8B中所示，可以同时执行编程循环操作和单元编程速度检测操作。例如，如图8B中所示，第二编程循环L2可以在第一单元编程速度检测操作“单元编程速度检测1′”完成之前尚未停止，并且第一单元编程速度检测操作“单元编程速度检测1′”可以在执行第二编程循环L2同时实施。也就是说，第一单元编程速度检测操作“单元编程速度检测1′”(包括通过使用第一编程验证电压VP1来对阈值电压大于或等于第一编程验证电压VP1的存储单元的数量进行计数的操作)可以在执行第二编程循环L2同时实施。可以基于使用第一编程验证电压VP1进行计数的结果和第一编程循环L1的操作条件来生成相对于第三编程电压Vpgm3的电压修正值Va′1。此外，可以同时执行第三编程循环L3和第二单元编程速度检测操作“单元编程速度检测2′”。第三单元编程速度检测操作“单元编程速度检测3′”可以在执行第四编程循环L4同时实施。根据该方法，可以防止由于单元编程速度检测操作而导致的编程循环的执行延迟，并且可以减少不必要的消耗时间。
图9是控制逻辑320的实施例的框图。控制逻辑320可以是图3的控制逻辑220的一个实施例。
如图9中所示，控制逻辑320包括比较装置或比较器321和ISPP偏移选择装置323。为了便于说明，与控制逻辑320一起示出了电压修正值相关信息存储装置280。比较装置321可以从控制逻辑320的外部接收计数结果Count_R和编程循环的操作条件的信息PGM_Info。计数结果Count_R可以是由单元编程速度检测装置(例如，图3的单元编程速度检测装置230)生成的数据，并且编程循环的操作条件的信息PGM_Info可以包括当执行与计数结果Count_R相对应的编程循环时的以下各项信息中的至少一项：编程循环的顺序信息、关于执行编程循环时的温度的信息、编程循环的对象字线信息、以及关于对象字线或包括对象字线的块的编程/擦除周期的信息。
比较装置321可以向电压修正值相关信息存储装置280发出对电压修正值相关信息的请求。电压修正值相关信息存储装置280可以响应于该请求将电压修正值相关信息ΔVpgm Info提供给比较装置321。比较装置321可以从电压修正值相关信息ΔVpgm Info中提取与接收到的计数结果Count_R和编程循环的操作条件的信息PGM_Info相对应的电压修正值ΔVpgm。
根据实施例，比较装置321可以向ISPP偏移选择装置323提供选择信息Sel_Info以生成电压修正值ΔVpgm。ISPP偏移选择装置323可以包括具有多个电熔丝的电熔丝区域。比较装置321可以通过选择信息Sel_Info选择至少一个电熔丝，并且控制ISPP偏移选择装置323生成与接收到的计数结果Count_R和编程循环的操作条件的信息PGM_Info相对应的电压修正值ΔVpgm。然而，这仅仅是示例实施例。比较装置321可以生成电压修正值ΔVpgm。此外，比较装置321可以执行将电压修正值ΔVpgm加到要修正的预设编程电压的操作。
图10是可以包括在图1的存储器设备200中的存储单元阵列210的示例实施例的框图。
如图10中所示，存储单元阵列210可以包括3D(或竖直)NAND(VNAND)存储单元。
参考图10，存储单元阵列210包括多个块BLK1至BLKz。块BLK1至BLKz中的每一个可以具有3D结构(竖直结构)。具体地，块BLK1至BLKz中的每一个包括在第一至第三方向上延伸的结构。例如，每个块包括在第二方向上延伸的多个串或NAND串。这里，多个串可以设置成在第一和第三方向上彼此间隔开一定距离。
块BLK1至BLKz可以由图3中所示的地址解码器240来进行选择。块BLK1至BLKz中的每一个连接到多条位线BL、多条串选择线SSL、多条字线WL、接地选择线GSL和公共源极线CSL。将参考图11更详细地描述块BLK1至BLKz中的每一个的示例。
图11是图10的存储单元阵列210的多个块BLK1至BLKz中的第一块BLK1的示例的透视图。
参考图11，第一存储块BLK1在垂直于衬底SUB的方向上形成。在图11中，示出了第一块BLK1包括两条选择线GSL和SSL、八条字线WL1、WL2、WL3、WL4、WL5、WL6、WL7和WL8以及三条位线BL1、BL2和BL3。然而，第一块BLK1可以包括比所示的选择线、字线和位线更多或更少的选择线、字线和位线。
衬底SUB具有第一导电类型(例如，p型)，并且在衬底SUB上设置在第一方向上延伸并且掺杂有第二导电类型(例如，n型)杂质的公共源极线CSL。在第一方向上延伸的多个绝缘层IL在相邻的一对公共源极线CSL之间沿第二方向顺序地设置在衬底SUB上，并且该多个绝缘层IL在第二方向上彼此间隔开一定距离。多个绝缘层IL可以包括例如绝缘材料如氧化硅。
多个柱P在一对相邻的公共源极线CSL之间沿第一方向顺序地设置在衬底SUB上以在第二方向上穿透多个绝缘层IL。例如，多个柱P可以穿透多个绝缘层IL以接触衬底SUB。具体地，每个柱P的表面层S可以包括第一类型的硅材料并且用作沟道区。同时，每个柱P的内部部分I可以包括绝缘材料如氧化硅或气隙。
电荷存储层CS沿着绝缘层IL、柱P和衬底SUB的暴露表面设置在一对相邻的公共源极线CSL之间。例如，电荷存储层CS可以具有氧化物-氮化物-氧化物(ONO)结构。此外，栅电极GE设置在一对相邻的公共源极线CSL之间电荷存储层CS的暴露表面上。
漏极DR分别设置在多个柱P上。例如，漏极DR可以包括掺杂有第二导电类型杂质的硅材料。位线BL设置在漏极DR上以在第三方向上延伸并且在第一方向上彼此间隔开一定距离。
图12是图11的第一块BLK1的等效电路的电路图。
参考图12，第一块BLK1可以是竖直结构NAND闪存，并且图10中所示的块BLK1至BLKz中的每一个可以如图12中所示地实现。第一块BLK1可以包括多个NAND串NS11至NS33、多条字线WL1至WL8、多条位线BL1至BL3、接地选择线GSL、多条串选择线SSL1至SSL3以及公共源极线CSL。这里，NAND串的数量、字线的数量、位线的数量、接地选择线的数量和串选择线的数量可以根据实施例变化。
NAND串NS11、NS21和NS31设置在第一位线BL1和公共源极线CSL之间，NAND串NS12、NS22和NS32设置在第二位线BL2和公共源极线CSL之间，并且NAND串NS13、NS23和NS33设置在第三位线BL3和公共源极线CSL之间。每个NAND串(例如，NS11)可以包括彼此串联连接的串选择晶体管SST、多个存储单元MC1、MC2、MC3、MC4、MC5、MC6、MC7和MC8以及接地选择晶体管GST。在下文中，为了方便起见，NAND串将称为串。
共同连接到一条位线的串形成列。例如，共同连接到第一位线BL1的串NS11、NS21和NS31可以对应于第一列，共同连接到第二位线BL2的串NS12、NS22和NS32可以对应于第二列，并且共同连接到第三位线BL3的串NS13、NS23和NS33可以对应于第三列。
共同连接到一条串选择线的串形成行(或页)。例如，共同连接到第一串选择线SSL1的串NS11、NS12和NS13可以对应于第一行，共同连接到第二串选择线SSL2的串NS21、NS22和NS23可以对应于第二行，并且共同连接到第三串选择线SSL3的串NS31、NS32和NS33可以对应于第三行。
串选择晶体管SST与串选择线SSL1至SSL3相连接。多个存储单元MC1至MC8分别与相应的字线WL1至WL8相连接。接地选择晶体管GST与接地选择线GSL相连接。串选择晶体管SST与相应的位线BL相连接，并且接地选择晶体管GST与公共源极线CSL相连接。
具有相同高度的字线(例如，WL1)共同连接，并且串选择线SSL1至SSL3彼此分离。
图13是用于描述对3D存储器设备进行编程的方法的实施例的图。
如图12和图13中所示，当对第一字线WL1执行编程操作时，可以对第一字线WL1的第一存储单元组WL1_G1到第一字线WL1的第三存储单元组WL1_G3中的每一个执行编程操作。然而，这仅仅是示例实施例，并且多个存储单元组(组中包括多个存储单元)可以与字线WL1到WL8中的每一个相连接。然而，在下文中，将通过关注图12的等效电路来给出描述。
第一字线WL1的存储单元组可以由串选择线SSL1至SSL3划分或分离。第一字线WL1的第一存储单元组WL1_G1中包括的存储单元可以与第一串选择线SSL1相连接，第一字线WL1的第二存储单元组WL1_G2中包括的存储单元可以与第二串选择线SSL2相连接，并且第一字线WL1的第三存储单元组WL1_G3中包括的存储单元可以与第三串选择线SSL3相连接。根据实施例，可以按照第一字线WL1的第一存储单元组WL1_G1、第二存储单元组WL1_G2和第三存储单元组WL1_G3的顺序依次执行编程操作。
参考图13，3D存储器设备可以首先对第一字线WL1的第一存储单元组WL1_G1执行多个编程循环。这里，编程起始电压Vpgm可以对应于预设的电压电平。第一字线WL1的第一存储单元组WL1_G1可以使用针对编程循环的预设或“标称”编程电压来执行多个编程循环，并且通过执行多个单元编程速度检测操作可以生成多个电压修正值a1至a6，如图7A中所示。这里，3D存储器设备可以根据多个电压修正值a1至a6生成第一存储单元组WL1_G1的第一修正值V1。根据实施例，3D存储器设备可以使用多个电压修正值a1至a6的平均值来生成第一存储单元组WL1_G1的第一修正值V1，或者可以使用多个编程循环的最后编程循环(例如，图7A的第七编程循环L7)的电压修正值a6来生成第一存储单元组WL1_G1的修正值V1。然而，不限于此，可以通过使用各种方法来生成第一存储单元组WL1_G1的第一修正值V1，各种方法包括使用多个电压修正值a1至a6(除了最大值和最小值之外)的平均值的方法。
3D存储器设备可将所生成的第一存储单元组WL1_G1的第一修正值V1加到用于对与第一字线WL1的第一存储单元组WL1_G1相邻的第一字线WL1的第二存储单元组WL1_G2执行多个编程循环的每一预设或“标称”编程电压以产生相应的经调整编程电压。因此，当执行对第一字线WL1的第二存储单元组WL1_G2的第一编程循环时，经调整的编程起始电压可以具有电平Vpgm+V1。
通过使用此方法，3D存储器设备可根据加到用于对第一字线WL1的第二存储单元组WL1_G2执行多个编程循环的预设或“标称”编程电压上的多个电压修正值，生成第二存储单元组WL1_G2的第二修正值V2。3D存储器设备可将所生成的第二存储单元组WL1_G2的第二修正值V2加到用于对与第一字线WL1的第二存储单元组WL1_G2相邻的第一字线WL1的第三存储单元组WL1_G3执行多个编程循环的每一预设或“标称”编程电压和第一修正值V1。因此，当执行对第一字线WL1的第三存储单元组WL1_G3的第一编程循环时，经调整的编程起始电压可以具有电平Vpgm+V1+V2。此外，3D存储器设备可以通过使用加到用于对第一字线WL1的第三存储单元组WL1_G3执行多个编程循环的预设或“标称”编程电压以及第一和第二修正值V1和V2上的多个电压修正值来生成第三存储单元组WL1_G3的第三修正值V3。通过该方法，可以累积一条字线的每个存储单元组的修正值。
此外，3D存储器设备可以通过使用在对第一字线WL1的第一存储单元组WL1_G1至第三存储单元组WL1_G3执行编程循环时生成的多个存储单元组WL1_G1至WL1_G3的第一至第三修正值V1至V3来生成字线WL2至WL8的修正值。根据实施例，3D存储器设备可以通过使用第一存储单元组WL1_G1至第三存储单元组WL1_G3的修正值V1至V3的总和来生成字线WL2至WL8的修正值。然而，这仅仅是示例实施例，并且3D存储器设备可以通过使用第一存储单元组WL1_G1至第三存储单元组WL1_G3的修正值V1至V3的平均值来生成字线WL2至WL8的修正值。也就是说，3D存储器设备可以通过使用各种方法来生成字线WL1至WL8的修正值。
当字线WL2至WL8的修正值具有电平V1+V2+V3时，3D存储器设备可以在对与第一字线WL1位于相同的块中与第一字线WL1相邻的第二字线WL2的存储单元组WL2_G1至WL2_G3执行编程操作时，将所生成的字线WL2至WL8的修正值加到每一预设编程电压。因此，当执行对第二字线WL2的第一存储单元组WL2_G1的第一编程循环时，编程起始电压可以具有电平Vpgm+V1+V2+V3。然而，当对位于另一块中的字线执行编程操作时，可以重新设置电压修正值、存储单元组的修正值和字线的修正值等，并且可以重新生成与对位于另一块中的字线的编程操作相关的电压修正值、存储单元组的修正值和字线的修正值。
如上所述，当通过3D存储器设备以一条字线的存储单元组为单位执行编程操作时，累积存储单元组的修正值，并且当对相邻字线执行编程操作时，累积字线的修正值。因此，对编程电压的更精确和快速的修正是可能的。
图14是用于描述根据实施例的经由3D存储器设备生成字线的修正值的方法的图。
如图14中所示，在图14的(a)中，在对第一字线WL1的第一至第三存储单元组WL1_G1至WL1_G3的编程操作期间生成的第一至第三存储单元组WL1_G1至WL1_G3的修正值V1至V3的相加值可以生成为字线的修正值V1+V2+V3，如图13中所示。当对与第一字线WL1位于相同的块中与第一字线WL1相邻的第二字线WL2的第一至第三存储单元组WL2_G1至WL2_G3执行编程操作时，可以将所生成的字线的修正值V1+V2+V3加到每一编程电压。通过使用该方法，可以累积在同一块中并且彼此相邻的多条字线的修正值。
在图14的(b)中，不同于图14的(a)，通过考虑第二字线WL2的特性(与第一字线WL1的特性不同)，当对第二字线WL2的第一至第三存储单元组WL2_G1至WL2_G3执行编程操作时，可以将附加字线修正值Va和前一字线的修正值V1+V2+V3之和加到每一编程电压。
在图14的(c)中，可以通过累积第一字线WL1的存储单元组的修正值V1和V2以及第二字线WL2的存储单元组的修正值V3和V4来执行编程操作，而不考虑其他字线修正值。
在图14的(d)中，通过考虑与第二字线WL2相连接的存储单元的特性，当对第二字线WL2的第一至第三存储单元组WL2_G1至WL2_G3执行编程操作时，可以设置字线修正值Va并将其加到每一编程电压。所生成的存储单元组的修正值以及所生成或设置的字线修正值Va可存储在图3的控制逻辑220的寄存器Reg中，或者可以存储或设置在电压修正值相关信息存储装置280中。
图15是用于描述对闪存设备600的实施例进行编程的方法的图。
如图15中所示，闪存设备600包括存储单元阵列610和控制逻辑620。存储单元阵列610包括具有多个块的第一平面611和第二平面612。控制逻辑620包括比较装置621和ISPP偏移选择装置623。根据实施例，可以对第一平面611和第二平面612同时执行编程操作。此外，为了在对第一平面611和第二平面612执行编程操作时修正编程电压，可以执行检测连接到与第一平面611和第二平面612相对应的所选字线的存储单元的编程速度的操作。如上所述，比较装置621可以分别从第一平面611和第二平面612接收第一计数信息Count_R1和第二计数信息Count_R2。比较装置621可以包括结果选择装置621_a，并且结果选择装置621_a可以选择第一计数信息Count_R1和第二计数信息Count_R2中的任一个。根据实施例，结果选择装置621_a可以选择第一计数信息Count_R1和第二计数信息Count_R2中具有较大值的那个。然而，这仅是示例实施例。在其他实施例中，结果选择单元621_a可以选择具有较小值的计数信息。结果选择装置621_a可以通过各种方法选择计数信息。
比较装置621可以控制ISPP偏移选择装置623以便基于第一计数信息Count_R1和第一平面611的编程循环的操作条件生成电压修正值ΔVpgm。控制逻辑620可以通过使用电压修正值ΔVpgm来执行关于第一平面611和第二平面612的编程操作。
图16是对闪存设备进行编程的方法的实施例的流程图。
如图16中所示，在操作S110中，执行第N编程循环，其中通过将第N编程电压施加到所选择的字线来执行编程操作，并且通过将编程验证电压施加到所选择的字线来执行编程验证操作。在操作S120中，通过对与所选择的字线相连接的存储单元中阈值电压大于或等于编程验证电压的存储单元的数量进行计数来检测存储单元的编程速度。在操作S130中，基于计数结果和第N编程循环的操作条件生成编程电压修正值。在操作S140中，将电压修正值加到在第N编程循环之后执行的编程循环的“标称”编程电压(其例如可以预设或存储在存储器中)，例如针对第M编程循环的第M预设编程电压，其中M＞N。
图17是其中存储器系统723应用于存储卡系统700的实施例的示例的框图。假设存储器系统723是闪存系统。
参照图17，存储卡系统700可以包括主机710和存储卡720。主机710可以包括主机控制器711和主机接触装置712。存储卡720可以包括卡接触装置721、卡控制器722和存储器系统723。这里，存储器系统723可以通过使用图1至16中所示和如上所述的实施例来实现。因此，存储器系统723可以包括存储器控制器和闪存设备。此外，存储器系统723可在编程操作期间基于待编程的存储单元的编程速度来修正编程电压。
主机710可以将数据写入存储卡720或读取存储卡720中存储的数据。主机控制器711可以经由主机接触装置712将命令CMD、在主机710中的时钟发生器中生成的时钟信号CLK和数据DATA发送给存储卡720。
响应于经由卡接触装置721接收到的请求，卡控制器722可以通过使数据DATA与卡控制器722中的时钟发生器中生成的时钟信号CLK同步来向存储器系统723提供数据DATA。存储器系统723可以存储从主机710发送的数据DATA。
存储卡720可以实现为紧凑型闪存卡(CFC)、微驱动器、智能媒体卡(SMC)、多媒体卡(MMC)、安全数字卡(SDC)、通用闪存设备(UFS)、存储棒、通用串行总线(USB)闪存驱动器等。
图18是其中存储器系统823、824和825应用于固态驱动器(SSD)系统800的实施例的示例的框图。
参考图18，SSD系统800可以包括主机810和SSD 820。SSD 820经由信号连接器与主机810交换信号，并经由电源连接器接收电力。SSD820可以包括SSD控制器821、辅助电源设备822以及多个存储器系统823、824和825。存储器系统823、824和825中的每一个可以包括存储器控制器和闪存设备。根据实施例，存储器系统823、824和825可在编程操作期间基于待编程的存储单元的编程速度来修正编程电压。
图19是包括存储器系统910的计算系统900的实施例的框图。
参考图19，计算系统900可以包括存储器系统910、处理器920、RAM 930、输入和输出设备940以及电源设备950。此外，存储器系统910可以包括存储器设备911和存储器控制器912。同时，尽管未在图19中示出，但是计算系统900还可以包括能够与视频卡、声卡、存储卡、USB设备或其他电子设备进行通信的端口。计算系统900可以实现为个人计算机(PC)或便携式电子设备如笔记本计算机、蜂窝电话、个人数字助理(PDA)和相机。
处理器920可以执行特定的计算或任务。根据实施例，处理器920可以包括微处理器或中央处理单元(CPU)。处理器920可以经由总线960(诸如地址总线、控制总线和数据总线)与RAM 930、输入和输出设备940以及存储器系统910进行通信。存储器系统910可以通过使用图1-16中所示的实施例的存储器设备200来实现。
根据实施例，处理器920可以连接到扩展总线，例如外围组件互连(PCI)总线。
RAM 930可以存储计算系统900的操作所需的数据。RAM 930可以包括DRAM、移动DRAM、SRAM、PRAM、FRAM、MRAM、RRAM等。
输入和输出设备940可以包括输入设备(诸如键盘、键区、鼠标等)以及输出设备(诸如打印机、显示器等)。电源设备950可以提供计算系统900的操作所需的操作电压。
尽管已经参照本发明构思的示例性实施例具体示出和描述了本发明构思，但是应当理解，在不脱离所附权利要求的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (20)

1.一种对包括多个页的闪存设备进行编程的方法，所述编程方法包括：
通过以下操作来执行编程操作的第N编程循环：将第N编程电压施加到所述多个页中的所选字线，并且通过将编程验证电压施加到所选字线来执行编程验证操作；
对与所选字线相连接的存储单元中阈值电压大于或等于所述编程验证电压的存储单元的数量进行计数；
基于所述计数的结果和所述第N编程循环的操作条件生成电压修正值；以及
将所述电压修正值加到在所述第N编程循环之后执行的第M编程循环的第M预设编程电压。
2.根据权利要求1所述的方法，其中所述电压修正值基于所述计数的结果和所述第N编程循环的操作条件而能够具有负值或正值。
3.根据权利要求1所述的方法，其中所述生成电压修正值包括：选择并参考包括与计数结果和电压修正值相关的表信息的多个查找表中的任何一个。
4.根据权利要求3所述的方法，其中所述选择并参考所述多个查找表中的任何一个包括：选择并参考与所述第N编程循环的操作条件相对应的查找表。
5.根据权利要求1所述的方法，其中所述第N编程循环的操作条件包括以下项中的至少一项：所述第N编程循环在多个编程循环中的顺序信息、关于执行所述第N编程循环时所述闪存设备的温度的信息、所述第N编程循环的对象字线信息、和所选字线的编程/擦除周期信息。
6.根据权利要求1所述的方法，其中所述对与所选字线相连接的存储单元中阈值电压大于或等于所述编程验证电压的存储单元的数量进行计数包括：
确定与所选字线相连接的存储单元中阈值电压大于或等于比所述编程验证电压小的低电平编程验证电压的存储单元的数量，
其中所述计数的结果对应于阈值电压大于或等于所述低电平编程验证电压的存储单元的数量。
7.根据权利要求6所述的方法，还包括：
对中间分布区域的存储单元的数量进行计数，所述存储单元的阈值电压小于或等于所述编程验证电压且大于或等于所述低电平编程验证电压；
基于对所述中间分布区域的存储单元的数量进行计数的结果和所述第N编程循环的操作条件来生成施加到所述中间分布区域的存储单元的位线电压修正值；以及
将所述位线电压修正值加到施加到与所述第N编程循环不同的另一编程循环的中间分布区域的存储单元的预设位线电压。
8.根据权利要求1所述的方法，其中在完成所述编程验证操作之后对与所选字线相连接的存储单元中阈值电压大于或等于所述编程验证电压的存储单元的数量进行计数，以及
其中将所述电压修正值加到第(N+1)编程循环的第(N+1)预设编程电压。
9.根据权利要求1所述的方法，其中相对于在所述第N编程循环之后执行的第(N+1)编程循环同时执行对与所选字线相连接的存储单元中阈值电压大于或等于所述编程验证电压的存储单元的数量的计数，以及
将所述电压修正值加到第(N+2)编程循环的第(N+2)预设编程电压。
10.一种对三维“3D”存储器设备进行编程的方法，所述3D存储器设备包括多个存储单元组，所述多个存储单元组包括均与第一所选字线相连接的第一存储单元组和第二存储单元组，所述方法包括：
通过以下操作来执行编程操作的第N编程循环：将第N编程电压施加到与所述第一所选字线相连接的所述第一存储单元组，并且通过将编程验证电压施加到与所述第一所选字线相连接的所述第一存储单元组来执行编程验证操作；
对与所述第一所选字线相连接的所述第一存储单元组中所包括的存储单元中阈值电压大于或等于所述编程验证电压的存储单元的数量进行计数；
基于所述计数的结果和所述第N编程循环的操作条件生成电压修正值；以及
将所述电压修正值加到在所述第N编程循环之后执行的第M编程循环的第M预设编程电压。
11.根据权利要求10所述的方法，还包括：
对与所述第一所选字线相连接的所述第一存储单元组执行包括所述第N编程循环在内的多个编程循环，并且生成所述第一存储单元组的分别与所述多个编程循环相对应的多个电压修正值。
12.根据权利要求11所述的方法，还包括：
根据所述第一存储单元组的所述多个电压修正值生成所述第一存储单元组的修正值；以及
通过将所述第一存储单元组的所述修正值加到用于对与所述第一所选字线相连接的所述第二存储单元组执行所述多个编程循环的多个预设编程电压中的每一个，来对与所述第一所选字线相连接的所述第二存储单元组执行所述多个编程循环。
13.根据权利要求12所述的方法，其中所述生成所述第一存储单元组的修正值包括：根据所述第一存储单元组的所述多个电压修正值的平均值生成所述第一存储单元组的修正值，或根据加到在与所述第一所选字线相连接的所述第一存储单元组中执行的所述多个编程循环中的最后编程循环的编程电压上的电压修正值生成所述第一存储单元组的修正值。
14.根据权利要求12所述的方法，其中所述存储器设备还包括与和所述第一所选字线相邻的第二所选字线相连接的第一存储单元组，以及
所述方法还包括：
生成与所述第一所选字线相连接的所述第二存储单元组的修正值；
根据与所述第一所选字线相连接的所述第一存储单元组和第二存储单元组的修正值生成所述第一所选字线的修正值；以及
通过将所述第一所选字线的修正值加到用于对所述第二所选字线的所述第一存储单元组执行所述多个编程循环的多个预设编程电压中的每一个，来对与所述第二所选字线相连接的所述第一存储单元组执行所述多个编程循环。
15.根据权利要求14所述的方法，其中通过将所述第一所选字线的所述第一存储单元组和第二存储单元组的修正值相加来生成所述第一所选字线的修正值。
16.一种方法，包括：
通过以下操作对存储器设备的存储单元组执行编程操作的一个编程循环：
将编程电压施加到所述存储单元，以及
通过将编程验证电压施加到所述存储单元来执行编程验证操作；
在执行所述编程操作的所述一个编程循环之后，对所述存储单元组中阈值电压大于或等于所述编程验证电压的存储单元的数量进行计数；
至少部分地基于计数的结果来生成电压修正值；
将所述电压修正值加到用于另一编程循环的预设编程电压以产生经调整的编程电压；以及
通过将所述经调整的编程电压施加到所述存储单元来对所述存储器设备的所述存储单元组执行编程操作的所述另一编程循环。
17.根据权利要求16所述的方法，其中所述另一编程循环是紧接在所述一个编程循环之后的编程循环。
18.根据权利要求16所述的方法，其中所述另一编程循环是比所述一个编程循环大两次的编程循环。
19.根据权利要求16所述的方法，其中对所述存储器设备的所述存储单元组执行编程操作的所述另一编程循环包括通过将针对所述另一编程循环的编程验证电压施加到所述存储单元来执行编程验证操作，所述方法还包括：
在执行编程操作的所述另一编程循环之后，对所述存储单元组中阈值电压大于或等于针对所述另一编程循环的所述编程验证电压的存储单元的数量再次进行计数；
至少部分基于所述再次计数的结果来生成另一电压修正值；以及
将所述另一电压修正值加到用于附加编程循环的预设编程电压以产生附加的经调整的编程电压。
20.根据权利要求16所述的方法，至少部分基于所述计数的结果来生成电压修正值包括：选择和参考包括使计数的结果与电压修正值相关的表信息的多个查找表中的一个。
CN201710023495.3A 2016-01-15 2017-01-12 修正编程电压的存储器设备编程方法 Active CN107068190B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0005318 2016-01-15
KR1020160005318A KR102423291B1 (ko) 2016-01-15 2016-01-15 프로그램 전압을 보정하는 플래시 메모리 장치, 3차원 메모리 장치, 메모리 시스템 및 그의 프로그램 방법

Publications (2)

Publication Number Publication Date
CN107068190A true CN107068190A (zh) 2017-08-18
CN107068190B CN107068190B (zh) 2020-10-27

Family

ID=59313876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710023495.3A Active CN107068190B (zh) 2016-01-15 2017-01-12 修正编程电压的存储器设备编程方法

Country Status (3)

Country Link
US (1) US9779833B2 (zh)
KR (1) KR102423291B1 (zh)
CN (1) CN107068190B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109509503A (zh) * 2017-09-14 2019-03-22 旺宏电子股份有限公司 编程非易失性存储器的方法及存储器系统
CN109785879A (zh) * 2017-11-13 2019-05-21 三星电子株式会社 包括质量位计数器的存储器设备及其操作方法
CN109935267A (zh) * 2017-12-19 2019-06-25 爱思开海力士有限公司 半导体存储器装置及其操作方法
CN110033808A (zh) * 2017-12-01 2019-07-19 三星电子株式会社 存储器控制器、其读取控制方法及其编程控制方法
CN110400594A (zh) * 2018-04-24 2019-11-01 中国科学院微电子研究所 一种闪存存储器及其编程验证系统和编程验证方法
CN110634526A (zh) * 2018-06-25 2019-12-31 西安格易安创集成电路有限公司 一种非易失存储器处理方法及装置
CN110634521A (zh) * 2018-06-25 2019-12-31 西安格易安创集成电路有限公司 一种非易失存储器处理方法及装置
CN110782937A (zh) * 2018-07-31 2020-02-11 三星电子株式会社 非易失性存储装置及其编程方法
CN110827873A (zh) * 2018-08-08 2020-02-21 爱思开海力士有限公司 存储器控制器
CN111462804A (zh) * 2020-03-27 2020-07-28 长江存储科技有限责任公司 存储器的编程方法及存储器的编程装置
CN112885394A (zh) * 2019-11-29 2021-06-01 爱思开海力士有限公司 存储器装置和操作该存储器装置的方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10497417B2 (en) * 2016-06-01 2019-12-03 Tdk Corporation Spin current assisted magnetoresistance effect device
KR102461726B1 (ko) * 2016-07-19 2022-11-02 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US10522226B2 (en) 2018-05-01 2019-12-31 Silicon Storage Technology, Inc. Method and apparatus for high voltage generation for analog neural memory in deep learning artificial neural network
KR102461099B1 (ko) * 2018-08-07 2022-11-01 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 저장 장치 및 그 동작 방법
US10636503B2 (en) 2018-08-21 2020-04-28 Sandisk Technologies Llc Alteration of sensing time in memory cells
WO2020042011A1 (en) * 2018-08-29 2020-03-05 Yangtze Memory Technologies Co., Ltd. Programming of memory cells in three-dimensional memory devices
KR20200106748A (ko) * 2019-03-05 2020-09-15 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
JP2021101401A (ja) * 2019-12-24 2021-07-08 キオクシア株式会社 半導体記憶装置
KR20210125297A (ko) 2020-04-08 2021-10-18 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR20220076974A (ko) 2020-12-01 2022-06-08 삼성전자주식회사 비휘발성 메모리 장치 및 이의 프로그램 방법
US11450393B1 (en) * 2021-03-09 2022-09-20 Sandisk Technologies Llc Countermeasures for periodic over programming for non-volatile memory
US11972111B2 (en) 2021-11-09 2024-04-30 Samsung Electronics Co., Ltd. Memory device for improving speed of program operation and operating method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102087878A (zh) * 2009-12-03 2011-06-08 三星电子株式会社 闪速存储器件及其编程方法
US20110194346A1 (en) * 2010-02-11 2011-08-11 Samsung Electronics Co., Ltd. Flash memory device using adaptive program verification scheme and related method of operation
CN103971739A (zh) * 2013-02-04 2014-08-06 三星电子株式会社 包括非易失性存储设备的存储系统及其编程方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705219B1 (ko) 2004-12-29 2007-04-06 주식회사 하이닉스반도체 난드 플래시 메모리 소자의 프로그램 방법
KR101333503B1 (ko) 2006-02-03 2013-11-28 삼성전자주식회사 프로그램 셀의 수에 따라 프로그램 전압을 조절하는 반도체메모리 장치 및 그것의 프로그램 방법
KR100816161B1 (ko) 2007-01-23 2008-03-21 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 방법
KR20090002470A (ko) 2007-06-29 2009-01-09 주식회사 하이닉스반도체 낸드 플래시 메모리소자의 프로그램 방법
KR100891405B1 (ko) 2007-09-27 2009-04-02 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 동작 방법
KR101014926B1 (ko) 2008-05-20 2011-02-15 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 검증 방법
KR101412974B1 (ko) * 2008-05-28 2014-06-30 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법
JP2009301679A (ja) 2008-06-17 2009-12-24 Vantel Corp 不揮発性半導体記憶装置とその書き込み方法
KR100965076B1 (ko) * 2008-11-14 2010-06-21 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법
KR101099982B1 (ko) * 2008-11-14 2011-12-28 주식회사 하이닉스반도체 불휘발성 메모리 장치의 동작 방법
KR100996108B1 (ko) * 2009-01-21 2010-11-22 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법
KR101662309B1 (ko) * 2010-02-08 2016-10-04 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법
US8493792B2 (en) 2010-12-02 2013-07-23 Hynix Semiconductor Inc. Programming method of non-volatile memory device
KR101821604B1 (ko) * 2011-07-25 2018-01-24 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법
KR101942863B1 (ko) * 2012-06-19 2019-01-28 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR102016041B1 (ko) 2012-10-11 2019-08-30 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법
US9013920B2 (en) * 2013-04-03 2015-04-21 Western Digital Technologies, Inc. Systems and methods of write precompensation to extend life of a solid-state memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102087878A (zh) * 2009-12-03 2011-06-08 三星电子株式会社 闪速存储器件及其编程方法
US20110194346A1 (en) * 2010-02-11 2011-08-11 Samsung Electronics Co., Ltd. Flash memory device using adaptive program verification scheme and related method of operation
CN103971739A (zh) * 2013-02-04 2014-08-06 三星电子株式会社 包括非易失性存储设备的存储系统及其编程方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109509503B (zh) * 2017-09-14 2021-07-16 旺宏电子股份有限公司 编程非易失性存储器的方法及存储器系统
CN109509503A (zh) * 2017-09-14 2019-03-22 旺宏电子股份有限公司 编程非易失性存储器的方法及存储器系统
CN109785879A (zh) * 2017-11-13 2019-05-21 三星电子株式会社 包括质量位计数器的存储器设备及其操作方法
CN109785879B (zh) * 2017-11-13 2023-10-31 三星电子株式会社 包括质量位计数器的存储器设备及其操作方法
US11776642B2 (en) 2017-11-13 2023-10-03 Samsung Electronics Co., Ltd. Memory device including massbit counter and method of operating the same
CN110033808A (zh) * 2017-12-01 2019-07-19 三星电子株式会社 存储器控制器、其读取控制方法及其编程控制方法
CN109935267A (zh) * 2017-12-19 2019-06-25 爱思开海力士有限公司 半导体存储器装置及其操作方法
CN109935267B (zh) * 2017-12-19 2023-07-25 爱思开海力士有限公司 半导体存储器装置及其操作方法
CN110400594A (zh) * 2018-04-24 2019-11-01 中国科学院微电子研究所 一种闪存存储器及其编程验证系统和编程验证方法
CN110634521A (zh) * 2018-06-25 2019-12-31 西安格易安创集成电路有限公司 一种非易失存储器处理方法及装置
CN110634526A (zh) * 2018-06-25 2019-12-31 西安格易安创集成电路有限公司 一种非易失存储器处理方法及装置
CN110782937A (zh) * 2018-07-31 2020-02-11 三星电子株式会社 非易失性存储装置及其编程方法
CN110827873A (zh) * 2018-08-08 2020-02-21 爱思开海力士有限公司 存储器控制器
CN110827873B (zh) * 2018-08-08 2023-10-20 爱思开海力士有限公司 存储器控制器
CN112885394A (zh) * 2019-11-29 2021-06-01 爱思开海力士有限公司 存储器装置和操作该存储器装置的方法
CN112885394B (zh) * 2019-11-29 2023-12-29 爱思开海力士有限公司 存储器装置和操作该存储器装置的方法
CN111462804A (zh) * 2020-03-27 2020-07-28 长江存储科技有限责任公司 存储器的编程方法及存储器的编程装置
CN111462804B (zh) * 2020-03-27 2021-05-28 长江存储科技有限责任公司 存储器的编程方法及存储器的编程装置

Also Published As

Publication number Publication date
KR102423291B1 (ko) 2022-07-20
CN107068190B (zh) 2020-10-27
US9779833B2 (en) 2017-10-03
KR20170085774A (ko) 2017-07-25
US20170206978A1 (en) 2017-07-20

Similar Documents

Publication Publication Date Title
CN107068190A (zh) 修正编程电压的存储器设备编程方法
CN108364667B (zh) 非易失性存储器器件及其编程方法
US8717832B2 (en) Nonvolatile memory devices, memory systems and methods of performing read operations
CN101681300B (zh) 存储器系统
CN107943712A (zh) 控制存储器设备的回收的方法、存储设备及其操作方法
CN103680637B (zh) 具有异常字线检测器的闪存系统及其异常字线检测方法
CN108573722A (zh) 操作非易失性存储器件的方法和非易失性存储器件
US10146442B2 (en) Control logic, semiconductor memory device, and operating method
CN107403639A (zh) 存储器控制器的操作方法
CN110097913A (zh) 存储器控制器及其操作方法
CN107393589A (zh) 具有不同的伪字线的三维快闪存储器件和数据储存设备
US9086982B1 (en) Adjusting bit reliability information input for decoding stored data
US9030878B2 (en) Semiconductor memory device including a plurality of cell strings, memory system including the same, and control method thereof
US9672931B2 (en) Non-volatile memory device, memory system, and methods of operating the device and system
CN106328200A (zh) 半导体器件及其操作方法
KR20140144990A (ko) 반도체 메모리 장치 및 그것의 동작 방법
CN104103318B (zh) 操作存储控制器的方法和包括存储控制器的数据存储设备
CN113806254B (zh) 存储器系统、存储器控制器及存储器系统的操作方法
US11315650B2 (en) Memory system, memory controller, and method of operating memory system
US10679705B2 (en) Controller and operating method thereof
CN113010093B (zh) 存储器系统以及存储器控制器
KR20140079913A (ko) 불휘발성 메모리 장치 및 이의 프로그램 방법
KR20210069262A (ko) 메모리 장치 및 그것의 동작 방법
US20230116156A1 (en) Memory controller controlling synchronization operation based on fused linked list and operating method thereof
US11848054B2 (en) Memory device determining precharge time based on a number of times that a program voltage is applied to word line and operating method of memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant