KR100705219B1 - 난드 플래시 메모리 소자의 프로그램 방법 - Google Patents

난드 플래시 메모리 소자의 프로그램 방법 Download PDF

Info

Publication number
KR100705219B1
KR100705219B1 KR1020040114929A KR20040114929A KR100705219B1 KR 100705219 B1 KR100705219 B1 KR 100705219B1 KR 1020040114929 A KR1020040114929 A KR 1020040114929A KR 20040114929 A KR20040114929 A KR 20040114929A KR 100705219 B1 KR100705219 B1 KR 100705219B1
Authority
KR
South Korea
Prior art keywords
voltage
program
cell
preprogram
programmed
Prior art date
Application number
KR1020040114929A
Other languages
English (en)
Other versions
KR20060075827A (ko
Inventor
이주엽
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040114929A priority Critical patent/KR100705219B1/ko
Publication of KR20060075827A publication Critical patent/KR20060075827A/ko
Application granted granted Critical
Publication of KR100705219B1 publication Critical patent/KR100705219B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3486—Circuits or methods to prevent overprogramming of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 난드 플래시 메모리 소자의 프로그램 방법에 관한 것으로, 프리프로그램 동작을 통해 과도 프로그램되는 셀의 프로그램 속도를 검출하고, 그에 따라 프로그램 전압을 조절하여 프로그램 동작을 실시함으로써, 과도 프로그램되는 셀이 발생되는 것을 방지하고 회로의 신뢰성을 향상시킬 수 있다.
프로그램, 과도프로그램, 프리프로그램

Description

난드 플래시 메모리 소자의 프로그램 방법{Method of programing in a NAND flash memory device}
도 1은 NAND 플래시 메모리 소자의 스트링 구조를 설명하기 위한 회로도이다.
도 2는 본 발명의 실시예에 따른 난드 플래시 메모리 소자의 프로그램 방법을 설명하기 위한 흐름도이다.
도 3은 도 2의 프로그램 단계를 설명하기 위한 흐름도이다.
본 발명은 난드 플래시 메모리 소자의 프로그램 방법에 관한 것으로, 특히 과도 프로그램 되는 셀이 발생되는 것을 방지하기 위한 난드 플래시 메모리 소자의 프로그램 방법에 관한 것이다.
도 1은 NAND 플래시 메모리 소자의 스트링 구조를 설명하기 위한 회로도이 다.
도 1을 참조하면, NAND 플래시 메모리의 셀 어레이는 스트링을 기본 구조로 하며, 스트링은 소오스 라인(SL)과 연결되는 소오스 셀렉트 트랜지스터(SST), 비트라인(BL)에 연결되는 드레인 셀렉트 트랜지스터(DST)와, 소오스 셀렉트 트랜지스터(SST) 및 드레인 셀렉트 트랜지스터(DST) 사이에 직렬로 접속된 플래시 메모리 셀들(C1 내지 Cn)로 이루어진다. 여기서, 소오스 셀렉트 트랜지스터(SST) 및 드레인 셀렉트 트랜지스터(DST) 사이에는 16개 또는 32개의 플래시 메모리 셀들(C1 내지 Cn)이 직렬로 접속된다.
상기의 구조로 이루어진 스트링에서 프로그램 동작 시 프로그램 속도가 빨라서 과도 프로그램된 셀이 존재한다면 소거된 셀이 선택되더라도 선택된 셀이 프로그램된 것으로 인식되어 회로도 비정상적으로 동작된다.
예를 들면, 특정 셀(예를 들면, Cs)에 저장된 데이터를 검출하기 위해서는 비트라인에 소정의 전압을 인가하고 나머지 워드라인에는 패스 전압을 인가하여 셀들(Cs를 제외한 나머지 셀들)을 턴온시킨다. 그런데, 패스 전압이 인가되는 셀들 중에 과도 프로그램된 셀이 있다면, 과도 프로그램된 셀은 문턱 전압이 높아서 패스 전압이 인가되더라도 턴온되지 않는다.
이로 인해, 선택된 셀(Cs)이 소거 상태이더라도 전류는 흐르지 않기 때문에, 선택된 셀을 프로그램 상태로 인식하는 문제점이 발생된다.
이에 대하여, 본 발명이 제시하는 난드 플래시 메모리 소자의 프로그램 방법은 프리프로그램 동작을 통해 과도 프로그램되는 셀의 프로그램 속도를 검출하고, 그에 따라 프로그램 전압을 조절하여 프로그램 동작을 실시함으로써, 과도 프로그램되는 셀이 발생되는 것을 방지하고 회로의 신뢰성을 향상시킬 수 있다.
본 발명의 실시예에 따른 난드 플래시 메모리 소자의 프로그램 방법은 정상적인 프로그램 전압보다 낮은 전압을 프리프로그램 전압으로 인가하여 메모리 셀을 프리프로그램 하는 단계와, 메모리 셀의 워드라인에 프리프로그램 검증 전압을 인가하여 프로그램된 셀이 존재하는지를 검출하는 단계와, 프로그램된 셀이 존재하면 프로그램 동작 시 초기에 인가될 프로그램 전압을 소정의 전압만큼 낮추고, 프리프로그램 검증 전압을 소정의 전압만큼 상승시켜 프로그램된 셀이 존재하는지를 재검출하는 단계, 및 검출 단계 또는 재검출 단계에서 프로그램된 셀이 존재하지 않으면 프리프로그램에 의해 프로그램된 셀의 존재 여부에 따라 설정된 프로그램 전압을 인가하여 프로그램 동작을 실시하는 단계를 포함한다.
상기에서, 프리프로그램은 페이지 단위로 실시되며, 프리프로그램 시 정상적인 프로그램 전압과 프로그램이 되지 않는 메모리 셀의 워드라인에 인가되는 패스전압의 중간 전압이 프리프로그램 전압으로 인가된다. 구체적으로, 프리프로그램 동작 시 13V 내지 15V의 프리프로그램 전압이 인가될 수 있다.
검증 단계는 메모리 셀의 워드라인에 프리프로그램 검증 전압을 인가하여 턴 온되지 않은 셀을 프로그램된 셀로 판단한다.
프리프로그램 검증 전압은 0.5V 씩 높아지고, 프로그램 전압은 0.5V 씩 낮아진다.
프로그램 동작을 실시하는 단계는 프로그램 전압을 인가하여 프로그램 동작을 실시한 후 프로그램되지 않은 셀이 존재하는지를 검출하여, 프로그램되지 않은 셀이 존재하면 프로그램 전압을 소정의 전압만큼 상승시켜 프로그램 동작을 재실시하고, 프로그램되지 않은 셀이 존재하지 않으면 프로그램 동작을 종료한다.
프로그램 동작을 재실시할 때 프로그램 전압을 0.5V 씩 상승시킨다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 2는 본 발명의 실시예에 따른 난드 플래시 메모리 소자의 프로그램 방법을 설명하기 위한 흐름도이다.
도 2를 참조하면, 플래시 메모리 소자의 프로그램 방법은 프리 프로그램 단계(S210), 프리 프로그램 검증 단계(S220), 프로그램 초기 전압 조절 단계(S230), 프리 프로그램 검증 전압 조절 단계(S240), 및 프로그램 단계(S260)를 포함한다. 또한, 검증 횟수 카운트 단계(S250)를 더 포함할 수 있다.
상기에서, 프리프로그램 단계(S210)에서는 소거 상태의 셀을 프리프로그램 한다. 프리프로그램은 페이지 단위로 실시되며, 프로그램 동작 시 인가되는 프로그램 전압(예를 들면, 17V 내지 19V) 보다 낮은 전압으로 인가된다. 구체적으로, 프로그램 동작 시 인가되는 프로그램 전압과 프로그램이 되지 않는 메모리 셀(예를 들면, 도 1의 Cs를 제외한 나머지 셀들)의 워드라인에 인가되는 패스전압의 중간 전압을 프리프로그램 전압으로 설정하는 것이 바람직하며, 13V 내지 15V의 전압을 프리프로그램 전압으로 인가할 수 있다.
프리 프로그램 검증 단계(S220)에서는 프리프로그램된 셀들 중에 프로그램이 이루어진 셀들이 있는지를 검출한다. 프리프로그램 시 프로그램 전압보다 낮은 전압이 인가되기 때문에 프로그램 된 셀들이 존재하지 않아야 한다. 이러한 검증 단계는 워드라인에 0V의 프리프로그램 검증 전압을 인가한 상태에서 턴온되지 않은 셀이 있는지를 검출하고, 턴온되지 않은 셀을 프로그램 된 셀로 간주한다.
프로그램 된 셀이 하나라도 존재하면 프로그램 속도가 빨라 과도 프로그램된 셀이 있는 것으로 간주하고 검증 실패가 된다. 만일, 프로그램된 셀이 하나도 존재하지 않는다면, 검증 성공이 된다.
검증 실패의 경우, 프로그램 초기 전압 조절 단계(S230)에서는 정상적으로 프로그램을 실시할 때 인가되는 초기 프로그램 시작 전압을 소정 전압만큼 낮춘다. 예를 들어, 프로그램 동작 시 초기에 인가되는 프로그램 전압이 17V인 경우, 검증 실패가 되었을 때 초기에 인가되는 프로그램 전압을 0.5V(0.5V로 한정되는 것은 아 님) 낮추어 16.5V로 설정한다.
그리고, 프리프로그램 검증 전압 조절 단계(S240)에서는 프리프로그램된 셀의 워드라인에 인가되는 프리프로그램 검증 전압을 소정의 전압만큼 상승시킨다. 예를 들어, 최초 프리프로그램 검증 시 셀의 워드라인에 0V가 인가되었다면, 프리프로그램 검증 전압을 0.5V(0.5V로 한정되는 것은 아님) 상승시킨다.
이어서, 검증 횟수 카운트 단계(S250)에서는 프리 프로그램 검증이 몇 번 이루어졌는지를 카운트하여 불량 여부를 판단한다. 즉, 검증 횟수가 설정 횟수보다 적은 경우에는 다시 프리프로그램 상태를 검증하고, 설정 횟수보다 큰 경우에는 더 이상 프리 프로그램 검증을 실시하지 않고 프로그램 단계(S260)로 넘어간다. 검증 횟수 카운트 단계(S250)는 선택적인 것으로, 프리프로그램 검증이 정상으로 판단될 때까지 프리프로그램 검증을 계속 실시할 수 있도록 검증 횟수 카운트 단계(S250)를 생략할 수 있다.
프리프로그램 검증 전압이 조절된 상태에서, 다시 프리 프로그램 검증 단계(S220)를 실시한다. 즉, 최초에는 워드라인에 0V를 인가하고 검증을 실시하였으나, 두 번째 검증 시에는 프리프로그램 검증 전압 조절 단계(S240)에 의해 0.5V 상승된 프리프로그램 검증 전압을 워드라인에 인가한 상태에서 검증을 실시한다. 이때, 검증은 과도 프로그램 된 셀들의 문턱 전압을 검출하기 위한 것이다. 즉, 이전 검증 단계에서 워드라인에 0V를 인가했을 때 턴온되지 않은 셀이 0.5V를 인가했을 때 턴온되면, 턴온된 셀의 문턱 전압은 0V보다 높고 0.5V보다 낮은 것을 의미한다.
이렇게, 워드라인에 0.5V를 인가하여 프리프로그램 검증을 실시하였을 때 턴 온된 셀이 없다면 검증 성공으로 간주하고, 프로그램 단계(S260)에서 프로그램 동작을 실시한다.
프로그램 동작은 프로그램 초기 전압 조절 단계(S230)에서 초기에 인가되는 프로그램 전압이 0.5V(0.5V로 한정되는 것은 아님) 낮아진 상태로 설정되었으므로, 낮아진 초기 전압(예를 들면, 16.5V)을 프로그램 전압으로 인가하여 프로그램 동작을 실시한다.
이렇게 프로그램 속도가 빨라서 과도 프로그램되는 셀이 있는지를 판단하고 그 결과에 따라 프로그램 전압의 초기값을 설정하여 프로그램 동작을 실시함으로써, 과도 프로그램 되는 셀이 발생되는 것을 방지하면서 프로그램 동작을 정상적으로 실시할 수 있다.
만일, 워드라인에 0.5V의 프리프로그램 검증 전압을 인가하여 검증을 실시한 경우에서도 턴온되지 않은 셀이 발생되면, 프로그램 초기 전압 조절 단계(S230)에서 프로그램 초기 전압을 소정의 전압(예를 들면, 0.5V)만큼 더 낮추어 프로그램 초기 전압이 16V가 되도록 한다. 그리고, 프리프로그램 검증 전압 조절 단계(S240)에서 재검증을 위해 워드라인에 인가될 프리프로그램 검증 전압을 0.5V 더 상승시킨 후, 프리프로그램 단계(S210)에서 1V의 프리프로그램 검증 전압을 워드라인에 인가하여 재검증을 실시한다.
이렇게, 턴온되지 않은 셀이 존재하면 프리프로그램 검증 전압을 소정 전압만큼씩 상승시켜 재검증을 하면서 프로그램 초기 전압은 소정 전압만큼씩 감소시킨다. 그리고, 턴온되지 않은 셀이 존재하지 않으면, 최종적으로 낮게 설정된 프로그 램 초기 전압을 이용하여 프로그램 동작을 실시한다. 그러면, 과도 프로그램되는 셀이 발생되는 것을 방지할 수 있다.
프로그램 동작을 설명하면 다음과 같다.
도 3은 도 2의 프로그램 단계를 설명하기 위한 흐름도이다.
도 3을 참조하면, 프로그램 단계는 초기 프로그램 단계(S261), 프로그램 검증 단계(S262), 프로그램 전압 조절 단계(S263) 및 프로그램 재실시 단계(S264)를 포함한다.
상기에서, 초기 프로그램 단계(S261)에서는 도 1의 프리프로그램 검증 전압 조절 단계(S240)에서 최종적으로 설정된 프로그램 초기 전압으로 프로그램 동작을 실시한다.
프로그램 검증 단계(S262)에서는 프로그램되지 않은 셀이 있는지를 검출한다. 프로그램 되지 않은 셀이 존재하지 않는다면 프로그램 동작은 종료된다.
그러나, 프로그램 되지 않은 셀이 존재하면 프로그램 전압 조절 단계(S263)로 진입한다.
프로그램 전압 조절 단계(S263)에서는 프로그램 초기 전압을 소정의 전압(예를 들면, 0.5V)만큼 상승시킨다.
그리고, 프로그램 재실시 단계(S264)에서는 상승된 프로그램 전압을 이용하여 프로그램 동작을 재실시한다.
이어서, 프로그램 검증 단계(S262)에서 프로그램되지 않은 셀이 있는지를 다 시 검출하여, 없으면 프로그램 동작을 종료하고 아직 존재하면 프로그램 전압을 상승시켜 상기의 동작을 반복한다.
상술한 바와 같이, 본 발명은 프리프로그램 동작을 통해 과도 프로그램되는 셀의 프로그램 속도를 검출하고, 그에 따라 프로그램 전압을 조절하여 프로그램 동작을 실시함으로써, 과도 프로그램되는 셀이 발생되는 것을 방지하고 회로의 신뢰성을 향상시킬 수 있다.

Claims (9)

  1. 정상적인 프로그램 전압보다 낮은 전압을 프리프로그램 전압으로 인가하여 메모리 셀을 프리프로그램 하는 단계;
    상기 메모리 셀의 워드라인에 프리프로그램 검증 전압을 인가하여 프로그램된 셀이 존재하는지를 검출하는 단계;
    상기 검출 결과 프로그램된 셀이 존재하지 않으면 상기 프리 프로그램 단계에서 설정된 전압을 프로그램 전압으로 인가하여 프로그램 동작을 실시하는 단계;
    상기 프로그램된 셀이 존재하면 프로그램 동작 시 초기에 인가될 프로그램 전압을 소정의 전압만큼 낮추고, 상기 프리프로그램 검증 전압을 소정의 전압만큼 상승시켜 프로그램된 셀이 존재하는지를 재검출하는 단계; 및
    상기 재검출 결과 프로그램된 셀이 존재하지 않으면 상기 재검출단계에서 설정된 프로그램 전압을 인가하여 프로그램 동작을 실시하는 단계를 포함하는 난드 플래시 메모리 소자의 프로그램 방법.
  2. 제 1 항에 있어서,
    상기 프리프로그램은 페이지 단위로 실시되는 난드 플래시 메모리 소자의 프로그램 방법.
  3. 제 1 항에 있어서,
    상기 프리프로그램 시 상기 정상적인 프로그램 전압과 프로그램이 되지 않는 메모리 셀의 워드라인에 인가되는 패스전압의 중간 전압이 프리프로그램 전압으로 인가되는 난드 플래시 메모리 소자의 프로그램 방법.
  4. 제 1 항에 있어서,
    상기 프리프로그램 동작 시 13V 내지 15V의 프리프로그램 전압이 인가되는 난드 플래시 메모리 소자의 프로그램 방법.
  5. 제 1 항에 있어서,
    상기 검증 단계는 상기 메모리 셀의 워드라인에 상기 프리프로그램 검증 전압을 인가하여 턴온되지 않은 셀을 상기 프로그램된 셀로 판단하는 난드 플래시 메모리 소자의 프로그램 방법.
  6. 제 1 항에 있어서,
    상기 프리프로그램 검증 전압이 0.5V 씩 높아지는 난드 플래시 메모리 소자의 프로그램 방법.
  7. 제 1 항에 있어서,
    상기 프로그램 전압이 0.5V 씩 낮아지는 난드 플래시 메모리 소자의 프로그램 방법.
  8. 제 1 항에 있어서,
    상기 프로그램 동작을 실시하는 단계는 상기 프로그램 전압을 인가하여 프로그램 동작을 실시한 후 프로그램되지 않은 셀이 존재하는지를 검출하여, 상기 프로그램되지 않은 셀이 존재하면 상기 프로그램 전압을 소정의 전압만큼 상승시켜 상기 프로그램 동작을 재실시하고, 상기 프로그램되지 않은 셀이 존재하지 않으면 상기 프로그램 동작을 종료하는 난드 플래시 메모리 소자의 프로그램 방법.
  9. 제 8 항에 있어서,
    상기 프로그램 동작을 재실시할 때 상기 프로그램 전압을 0.5V 씩 상승시키는 난드 플래시 메모리 소자의 프로그램 방법.
KR1020040114929A 2004-12-29 2004-12-29 난드 플래시 메모리 소자의 프로그램 방법 KR100705219B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040114929A KR100705219B1 (ko) 2004-12-29 2004-12-29 난드 플래시 메모리 소자의 프로그램 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114929A KR100705219B1 (ko) 2004-12-29 2004-12-29 난드 플래시 메모리 소자의 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20060075827A KR20060075827A (ko) 2006-07-04
KR100705219B1 true KR100705219B1 (ko) 2007-04-06

Family

ID=37168317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114929A KR100705219B1 (ko) 2004-12-29 2004-12-29 난드 플래시 메모리 소자의 프로그램 방법

Country Status (1)

Country Link
KR (1) KR100705219B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9779833B2 (en) 2016-01-15 2017-10-03 Samsung Electronics Co., Ltd. Flash memory device revising program voltage, three-dimensional memory device, memory system including the memory device, and methods of programming the memory device
US11869582B2 (en) 2020-12-01 2024-01-09 Samsung Electronics Co., Ltd. Non-volatile memory device and method of incrementally programming the same using a plurality of program loops

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100939427B1 (ko) * 2007-12-27 2010-01-28 주식회사 하이닉스반도체 불휘발성 메모리 소자의 프로그램 방법
US7924618B2 (en) 2007-12-27 2011-04-12 Hynix Semiconductor Inc. Method of programming non-volatile memory device
KR102444238B1 (ko) * 2016-02-26 2022-09-16 삼성전자주식회사 메모리 장치의 프로그램 방법 및 이를 적용하는 메모리 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003017A (ko) * 1998-06-25 2000-01-15 윤종용 플래시 메모리 장치와 그의 프로그램 방법
KR20000027920A (ko) * 1998-10-29 2000-05-15 김영환 플래쉬 메모리 장치의 소거 방법 및 리커버리용기판 전압공급 회로
KR20030089316A (ko) * 2002-05-17 2003-11-21 주식회사 하이닉스반도체 플래시 메모리 장치 및 그 소거 방법
JP2003346487A (ja) 2002-05-29 2003-12-05 Toshiba Corp 不揮発性半導体記憶装置およびそのデータ書き込み方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003017A (ko) * 1998-06-25 2000-01-15 윤종용 플래시 메모리 장치와 그의 프로그램 방법
KR20000027920A (ko) * 1998-10-29 2000-05-15 김영환 플래쉬 메모리 장치의 소거 방법 및 리커버리용기판 전압공급 회로
KR20030089316A (ko) * 2002-05-17 2003-11-21 주식회사 하이닉스반도체 플래시 메모리 장치 및 그 소거 방법
JP2003346487A (ja) 2002-05-29 2003-12-05 Toshiba Corp 不揮発性半導体記憶装置およびそのデータ書き込み方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9779833B2 (en) 2016-01-15 2017-10-03 Samsung Electronics Co., Ltd. Flash memory device revising program voltage, three-dimensional memory device, memory system including the memory device, and methods of programming the memory device
US11869582B2 (en) 2020-12-01 2024-01-09 Samsung Electronics Co., Ltd. Non-volatile memory device and method of incrementally programming the same using a plurality of program loops

Also Published As

Publication number Publication date
KR20060075827A (ko) 2006-07-04

Similar Documents

Publication Publication Date Title
US7391654B2 (en) Memory block erasing in a flash memory device
US6304486B1 (en) Sensing time control device and method
KR100290195B1 (ko) 불휘발성 메모리 장치
US6903980B2 (en) Nonvolatile semiconductor memory device capable of correcting over-erased memory cells
KR100908562B1 (ko) 불휘발성 메모리 소자의 소거 방법
CN107045888B (zh) 数据擦除方法
KR100705219B1 (ko) 난드 플래시 메모리 소자의 프로그램 방법
KR20150110917A (ko) 비휘발성 메모리 및 이의 프로그램 방법
KR101842924B1 (ko) 반도체 메모리 장치 및 입력 데이터의 검증 방법
JP2707970B2 (ja) 不揮発性半導体記憶装置の消去方法
CN109390016B (zh) Nor型闪存的擦除方法及装置
US8923068B2 (en) Low margin read operation with CRC comparision
KR20080000905A (ko) 플래시 메모리의 소거 방법
KR100296324B1 (ko) 플래쉬 메모리 소자의 소거 방법_
US20240161839A1 (en) Memory device for performing program operation and method of operating the same
KR19990075961A (ko) 플래쉬 메모리 장치의 소거 방법
TW201913681A (zh) 編程非揮發性記憶體的方法及記憶體系統
KR20090002470A (ko) 낸드 플래시 메모리소자의 프로그램 방법
US20230214127A1 (en) Error detection method for memory device
CN116189741A (zh) 非挥发性存储器的擦除方法和装置
JP2000331485A (ja) 不揮発性半導体記憶装置及びその消去方法
JP2000268586A (ja) 不揮発性半導体メモリ
JPH0863982A (ja) 不揮発性半導体記憶装置
CN115620786A (zh) 具备自动调整验证及漏电流程度侦测的后过度抹除修正方法
KR20070070444A (ko) 플래시 메모리 과도 삭제 검출 회로 및 검출 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee