CN109390016B - Nor型闪存的擦除方法及装置 - Google Patents

Nor型闪存的擦除方法及装置 Download PDF

Info

Publication number
CN109390016B
CN109390016B CN201710681520.7A CN201710681520A CN109390016B CN 109390016 B CN109390016 B CN 109390016B CN 201710681520 A CN201710681520 A CN 201710681520A CN 109390016 B CN109390016 B CN 109390016B
Authority
CN
China
Prior art keywords
erasing
erase
over
verification
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710681520.7A
Other languages
English (en)
Other versions
CN109390016A (zh
Inventor
张赛
刘晓庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Hefei Geyi Integrated Circuit Co Ltd
Original Assignee
Beijing Zhaoyi Innovation Technology Co Ltd
Hefei Geyi Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zhaoyi Innovation Technology Co Ltd, Hefei Geyi Integrated Circuit Co Ltd filed Critical Beijing Zhaoyi Innovation Technology Co Ltd
Priority to CN201710681520.7A priority Critical patent/CN109390016B/zh
Publication of CN109390016A publication Critical patent/CN109390016A/zh
Application granted granted Critical
Publication of CN109390016B publication Critical patent/CN109390016B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明实施例提供了一种NOR型闪存的擦除方法及装置,包括:对存储单元进行过擦除验证;对未通过所述过擦除验证的存储单元进行至少一次编程操作,并记录所述编程操作的次数;对所述进行至少一次编程操作且通过所述过擦除验证的存储单元进行擦除验证;根据所述编程操作的次数确定擦除脉冲信号,根据所述擦除脉冲信号,指示增加或减少进行擦除操作的预设擦除时间,并对未通过所述擦除验证的存储单元进行所述擦除操作。本发明实施例提供了一种NOR型闪存的擦除方法及装置,通过记录当前过擦除验证失败之后,对存储单元的编程次数来自动调整擦除时间的长短,从而减小了擦除时间,大大提高了NOR型闪存的运行速度。

Description

NOR型闪存的擦除方法及装置
技术领域
本发明实施例涉及非易失性存储器技术领域,尤其涉及一种NOR型闪存的擦除方法及装置。
背景技术
在NOR型闪存中,擦除固定容量存储单元的时间往往作为衡量产品性能的参数之一。
传统的擦除方法中包含过擦除验证和擦除验证等操作。过擦除验证的主要作用是避免被擦除的存储单元阈值电压过低的问题。因为过低的阈值电压会增加下次编程操作的时间。而擦除验证,其目的是查看存储单元是否被有效地擦除。过擦除验证失败后需要做编程操作,用于抬高过擦除存储单元的阈值电压。而擦除验证失败后需要对存储单元进行擦除操作,擦除的时间按照提前设定的基本擦除时间操作。如果擦除操作的时间过长,意味着擦除过深,那么在过擦除验证的过程中过擦除验证的次数则越多,所需编程操作的时间就越长;如果过擦除验证的次数较少,例如只有1次或0次,那么说明擦除操作的时间过短,意味着擦除不够,这样会增加擦除操作的次数。所以提前设定的单次擦除时间过长或过短,都会增加整个擦除过程所需的时间。
发明内容
有鉴于此,本发明实施例提供了一种NOR型闪存的擦除方法及装置,减小了擦除时间,大大提高了NOR型闪存的运行速度。
第一方面,本发明实施例提供了一种NOR型闪存的擦除方法,包括:
对存储单元进行过擦除验证;
对未通过所述过擦除验证的存储单元进行至少一次编程操作,并记录所述编程操作的次数;
对所述进行至少一次编程操作且通过所述过擦除验证的存储单元进行擦除验证;
根据所述编程操作的次数确定擦除脉冲信号,根据所述擦除脉冲信号,指示增加或减少进行擦除操作的预设擦除时间,并对未通过所述擦除验证的存储单元进行所述擦除操作。
可选的,所述过擦除验证具体包括:读取所述存储单元的阈值电压,若所述存储单元的阈值电压小于过擦除状态的阈值电压,所述存储单元未通过所述过擦除验证;若所述存储单元的阈值电压大于或等于过擦除状态的阈值电压,所述存储单元通过所述过擦除验证。
可选的,所述擦除验证具体包括:读取所述存储单元的阈值电压,若所述存储单元的阈值电压大于擦除状态的阈值电压,所述存储单元未通过所述擦除验证。
可选的,所述根据所述编程操作的次数确定擦除脉冲信号,根据所述擦除脉冲信号,指示增加或减少进行擦除操作的预设擦除时间具体包括:
若所述编程操作的次数大于预设编程操作的次数,选择并发送第一擦除脉冲信号,根据所述第一擦除脉冲信号减少所述预设擦除时间,生成第一擦除时间;
若所述编程操作的次数小于所述预设编程操作的次数,选择并发送第二擦除脉冲信号,根据所述第二擦除脉冲信号,增加所述预设擦除时间,生成第二擦除时间。
可选的,在所述擦除操作之后还包括所述过擦除验证。
第二方面,本发明实施例提供了一种NOR型闪存的擦除装置,包括:
过擦除验证模块,所述过擦除验证模块用于对存储单元进行过擦除验证;
编程模块,所述编程模块与所述过擦除验证模块相连,用于对未通过所述过擦除验证的存储单元进行至少一次编程操作;
时间控制器,所述时间控制器与所述编程模块相连,用于记录所述编程操作的次数,并根据所述编程操作的次数确定擦除脉冲信号;
擦除验证模块,所述过擦除验证模块相连,用于对所述进行至少一次编程操作且通过所述过擦除验证的存储单元进行擦除验证;
擦除模块,所述擦除模块与所述时间控制器相连,用于根据所述擦除脉冲信号,指示增加或减少进行擦除操作的预设擦除时间,并对未通过所述擦除验证的存储单元进行所述擦除。
可选的,所述过擦除验证模块具体用于读取所述存储单元的阈值电压,若所述存储单元的阈值电压小于过擦除状态的阈值电压,所述存储单元未通过所述过擦除验证;若所述存储单元的阈值电压大于或等于过擦除状态的阈值电压,所述存储单元通过所述过擦除验证。
可选的,所述擦除验证模块具体用于读取所述存储单元的阈值电压,若所述存储单元的阈值电压大于擦除状态的阈值电压,所述存储单元未通过所述擦除验证。
可选的,所述时间控制器具体用于若所述编程操作的次数大于预设编程操作的次数,选择并向所述擦除模块发送第一擦除脉冲信号;所述擦除模块具体用于根据所述第一擦除脉冲信号减少所述预设擦除时间,生成第一擦除时间;
所述时间控制器具体用于若所述编程操作的次数小于所述预设编程操作的次数,选择并向所述擦除模块发送第二擦除脉冲信号;所述擦除模块具体用于根据所述第二擦除脉冲信号,增加所述预设擦除时间,生成第二擦除时间。
可选的,所述擦除模块与所述过擦除验证模块相连,所述过擦除验证模块还用于对所述擦除操作之后的存储单元进行所述过擦除验证。
本实施例提供的NOR型闪存的擦除方法及装置,与现有技术相比,在对存储单元的擦除过程中,仍然保留了过擦除验证和擦除验证,但是对于进行至少一次编程操作且通过过擦除验证的存储单元进行擦除验证之后,未通过擦除验证的储存单元的擦除时间不再是固定的,这个擦除时间是根据编程操作的次数确定擦除脉冲信号,根据擦除脉冲信号,指示增加或减少进行擦除操作的预设擦除时间,并对未通过擦除验证的存储单元进行擦除操作。相比擦除时间是一个固定的数值(不会经过过擦除验证的编程次数而变化),如果擦除时间过长,说明每次对存储单元的阈值电压减小的过多,那么需要的过擦除验证的次数就过多,过擦除验证的编程次数也相应增多;如果擦除时间过短,说明每次对存储单元的阈值电压减小的过少,这样便会增加擦除操作的次数。因此本实施中的技术方案有效的减小了擦除时间,并且还能确认存储单元是处于擦除状态,而不是过擦除状态和其他状态。对于缩短擦除时间来说,本实施例的技术方案大大提高了NOR型闪存的运行速度。
附图说明
图1为本发明实施例一提供的一种NOR型闪存的擦除方法的流程示意图;
图2为本发明实施例二提供的一种NOR型闪存的擦除方法的流程示意图;
图3为本发明实施例三提供的一种NOR型闪存的擦除装置的结构示意图;
图4为本发明实施例三提供的又一种NOR型闪存的擦除装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例提供的一种NOR型闪存的擦除方法的流程示意图,该方法可以由NOR型闪存的擦除装置来执行,其中,该装置可由硬件和/或软件来实现,具体包括如下步骤:
步骤110、对存储单元进行过擦除验证。
在NOR型闪存中,擦除固定容量的存储单元的时间往往是衡量该存储器的重要性能之一,因为擦除固定容量的存储单元快慢对存储器的运行速度有很大的影响。传统的擦除操作之后,一般包括过擦除验证(Over Erase Verify,OEV)和擦除验证(Erase Verify,EV)两个验证操作。过擦除验证操作的主要作用是避免被擦除的存储单元的阈值电压过低的问题。对于未通过可过擦除验证的存储单元,说明其阈值电压小于过擦除状态的阈值电压,那么还需要对该存储单元进行编程操作,以此来提高该存储单元的阈值电压。需要说明的是,编程操作之后,还需要对该存储单元进行过擦除验证,来验证经过编程操作的存储单元的阈值电压是否满足过擦除验证状态的阈值电压。过低的阈值电压会增加编程操作的时间,一般情况下,编程操作的编程电压是一定的,因此在编程操作过程中,对存储单元的阈值电压提高的数值一般由编程操作的时间来决定。
步骤120、对未通过过擦除验证的存储单元进行至少一次编程操作,并记录编程操作的次数。
在本实施例中,每一次编程操作在存储单元所加的编程电压示例性地可以是一定的,编程操作的次数越多,那么在编程过程中,对存储单元的阈值电压提高的数值也越大。即存储单元的阈值电压比过擦除验证的阈值电压的数值小的越多,那么需要进行的编程次数就越多,如果存储单元的阈值电压比过擦除验证的阈值电压的数值小,但是比较相近,那么需要进行的编程次数就相对的较少。
步骤130、对进行至少一次编程操作且通过过擦除验证的存储单元进行擦除验证。
对于未通过过擦除验证的存储单元进行了编程操作,然后再进行过擦除验证的存储单元,如果通过了过擦除验证,那么在本实施例中还需要对存储单元进行擦除验证,其目的是查看存储单元是否被有效的擦除。如果存储单元的阈值电压大于擦除状态的阈值电压,则被看作是是未通过擦除验证,需要对存储单元进行擦除操作。如果存储单元的阈值电压小于擦除状态的阈值电压,则被看作是通过了擦除验证,由于在上述步骤中,该存储单元也经过过擦除验证的操作,证明此时的存储单元就是处于擦除状态的,而不是处于过擦除状态的。
步骤140、根据编程操作的次数确定擦除脉冲信号,根据擦除脉冲信号,指示增加或减少进行擦除操作的预设擦除时间,并对未通过擦除验证的存储单元进行擦除操作。
在本实施例中,擦除脉冲信号示例性地可以通过一个擦除脉冲信号持续的时间或者擦除脉冲信号的个数来指示增加或减少进行擦除操作的预设擦除时间。在本实施例中,示例性地,一个擦除脉冲信号持续的时间可以包括固定的几个时间,比如2us、3us、7us和10us。可以通过根据编程操作的次数确定选择需要擦除脉冲信号持续的时间,以选择的擦除脉冲信号持续的时间作为指示,来增加或减少进行擦除操作的预设擦除时间,并对未通过擦除验证的存储单元进行擦除操作。
本实施例提供的NOR型闪存的擦除方法,与现有技术相比,在对存储单元的擦除过程中,仍然保留了过擦除验证和擦除验证,但是对于进行至少一次编程操作且通过过擦除验证的存储单元进行擦除验证之后,未通过擦除验证的储存单元的擦除时间不再是固定的,这个擦除时间是根据编程操作的次数确定擦除脉冲信号,根据擦除脉冲信号,指示增加或减少进行擦除操作的预设擦除时间,并对未通过擦除验证的存储单元进行擦除操作。相比擦除时间是一个固定的数值(不会经过过擦除验证的编程次数而变化),如果擦除时间过长,说明每次对存储单元的阈值电压减小的过多,那么需要的过擦除验证的次数就过多,过擦除验证的编程次数也相应增多;如果擦除时间过短,说明每次对存储单元的阈值电压减小的过少,这样便会增加擦除操作的次数。因此本实施中的技术方案有效的减小了擦除时间,并且还能确认存储单元是处于擦除状态,而不是过擦除状态和其他状态。对于缩短擦除时间来说,本实施例的技术方案大大提高了NOR型闪存的运行速度。
实施例二
图2为本发明实施例提供的一种NOR型闪存的擦除方法的流程示意图。本实施例在上述实施例的基础上,具体细化了过擦除验证以及擦除验证的判断过程,并且对于根据编程操作的次数确定擦除脉冲信号,根据擦除脉冲信号,指示增加或减少进行擦除操作的预设擦除时间的具体步骤做了细化。如图2所示,该方法具体包括如下步骤:
步骤210、对存储单元进行过擦除验证。
步骤220、读取存储单元的阈值电压,若存储单元的阈值电压小于过擦除状态的阈值电压,存储单元未通过过擦除验证,对未通过过擦除验证的存储单元进行编程操作,并记录编程操作的次数。
步骤230、读取存储单元的阈值电压,若存储单元的阈值电压大于或等于过擦除状态的阈值电压,存储单元通过过擦除验证对进行至少一次编程操作且通过过擦除验证的存储单元进行擦除验证。
步骤220和步骤230可以通过读取存储单元阈值电压的数值,并将其与过擦除状态的阈值电压做比较,判断经过擦除之后的存储单元是否能通过过擦除验证。示例性地,本实施例中的过擦除状态的阈值电压为0V。
步骤240、读取存储单元的阈值电压,若存储单元的阈值电压大于擦除状态的阈值电压,存储单元未通过擦除验证,根据编程操作的次数确定擦除脉冲信号,根据擦除脉冲信号,指示增加或减少进行擦除操作的预设擦除时间,并对未通过擦除验证的存储单元进行擦除操作。
步骤240可以通过读取存储单元阈值电压的数值,并将其与擦除状态的阈值电压做比较,判断存储单元是否能通过擦除验证。示例性地,本实施例中的过擦除状态的阈值电压的数值范围为大于或等于4V,小于或等于8V。
可选的,步骤240中,根据编程操作的次数确定擦除脉冲信号,根据擦除脉冲信号,指示增加或减少进行擦除操作的预设擦除时间具体包括:
若编程操作的次数大于预设编程操作的次数,选择并发送第一擦除脉冲信号,根据第一擦除脉冲信号减少预设擦除时间,生成第一擦除时间;若编程操作的次数小于预设编程操作的次数,选择并发送第二擦除脉冲信号,根据第二擦除脉冲信号,增加预设擦除时间,生成第二擦除时间。通过记录的过擦除验证之后的编程操作的次数,并且根据编程操作的次数,来选择发送第一擦除脉冲信号还是第二擦除脉冲信号。示例性地,本实施例中,第一擦除脉冲信号和第二擦除脉冲信号的区别可以是擦除脉冲信号时间的长短不同。比如说,第一擦除脉冲信号可以是持续时间比较短的擦除脉冲信号,第二擦除脉冲信号可以是持续时间比较长的擦除脉冲信号。根据第一擦除脉冲信号得到的指示信息是减少预设擦除时间,生成第一擦除时间,根据第一擦除脉冲信号得到的指示信息是增加预设擦除时间,生成第二擦除时间。
可选的,在步骤240之后,即在擦除操作之后还包括过擦除验证。
经过擦除操作的存储单元,继续进行步骤210、步骤220、步骤230以及步骤240的步骤。
本实施例提供的NOR型闪存的擦除方法,在上述实施例的基础之上,具体细化了过擦除验证以及擦除验证的判断过程,并且对于根据编程操作的次数确定擦除脉冲信号,根据擦除脉冲信号,指示增加或减少进行擦除操作的预设擦除时间的具体步骤做了细化,本实施中的技术方案有效的减小了擦除时间,并且还能确认存储单元是处于擦除状态,而不是过擦除状态和其他状态。对于缩短擦除时间来说,本实施例的技术方案大大提高了NOR型闪存的运行速度。
实施例三
图3所示为本发明实施例三提供的一种NOR型闪存的擦除装置的结构示意图,该装置可由硬件实现,如图3所示,该装置包括:
过擦除验证模块310,过擦除验证模块用于对存储单元进行过擦除验证。
编程模块320,编程模块320与过擦除验证模块310相连,用于对未通过过擦除验证的存储单元进行至少一次编程操作。
时间控制器330,时间控制器330与编程模块320相连,用于记录编程操作的次数,并根据编程操作的次数确定擦除脉冲信号。
擦除验证模块340,过擦除验证模块310相连,用于对进行至少一次编程操作且通过过擦除验证的存储单元进行擦除验证。
擦除模块350,擦除模块350与时间控制器330相连,用于根据擦除脉冲信号,指示增加或减少进行擦除操作的预设擦除时间,并对未通过擦除验证的存储单元进行擦除。
本发明实施例提供了一种NOR型闪存的擦除装置,与现有技术相比,在对存储单元的擦除过程中,仍然保留了过擦除验证模块和擦除验证模块,但是擦除验证模块对于进行至少一次编程操作且通过过擦除验证的存储单元进行擦除验证之后,擦除模块对未通过擦除验证的储存单元的擦除时间不再是固定的,这个擦除时间是根据编程操作的次数(时间控制器进行记录)确定擦除脉冲信号,发送给擦除模块,擦除模块根据擦除脉冲信号,接收到增加或减少进行擦除操作的预设擦除时间的指示,并对未通过擦除验证的存储单元进行擦除操作。相比擦除时间是一个固定的数值(不会经过过擦除验证的编程次数而变化),如果擦除时间过长,说明每次对存储单元的阈值电压减小的过多,那么需要的过擦除验证的次数就过多,过擦除验证的编程次数也相应增多;如果擦除时间过短,说明每次对存储单元的阈值电压减小的过少,这样便会增加擦除操作的次数。因此本实施中的技术方案有效的减小了擦除时间,并且还能确认存储单元是处于擦除状态,而不是过擦除状态和其他状态。对于缩短擦除时间来说,本实施例的技术方案大大提高了NOR型闪存的运行速度。
在上述技术方案的基础上,过擦除验证模块310具体用于读取存储单元的阈值电压,若存储单元的阈值电压小于过擦除状态的阈值电压,存储单元未通过过擦除验证;若存储单元的阈值电压大于或等于过擦除状态的阈值电压,存储单元通过过擦除验证。
在上述技术方案的基础上,擦除验证模块340具体用于读取存储单元的阈值电压,若存储单元的阈值电压大于擦除状态的阈值电压,存储单元未通过擦除验证。
在上述技术方案的基础上,时间控制器330具体用于若编程操作的次数大于预设编程操作的次数,选择并向擦除模块350发送第一擦除脉冲信号;擦除模块350具体用于根据第一擦除脉冲信号减少预设擦除时间,生成第一擦除时间。时间控制器330具体用于若编程操作的次数小于预设编程操作的次数,选择并向擦除模块350发送第二擦除脉冲信号;擦除模块350具体用于根据第二擦除脉冲信号,增加预设擦除时间,生成第二擦除时间。
在上述技术方案的基础上,参见图4,擦除模块350与过擦除验证模块310相连,过擦除验证模块310还用于对擦除操作之后的存储单元进行过擦除验证。
上述实施例中提供的NOR型闪存的擦除装置可执行本发明任意实施例所提供的NOR型闪存的擦除方法,具备执行该方法相应的功能模块和有益效果。未在上述实施例中详尽描述的技术细节,可参见本发明任意实施例所提供的NOR型闪存的擦除方法。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。

Claims (8)

1.一种NOR型闪存的擦除方法,其特征在于,包括:
对存储单元进行过擦除验证;
对未通过所述过擦除验证的存储单元进行至少一次编程操作,并记录所述编程操作的次数;
对所述进行至少一次编程操作且通过所述过擦除验证的存储单元进行擦除验证;
根据所述编程操作的次数确定擦除脉冲信号,根据所述擦除脉冲信号,指示增加或减少进行擦除操作的预设擦除时间,并对未通过所述擦除验证的存储单元进行所述擦除操作;
所述根据所述编程操作的次数确定擦除脉冲信号,根据所述擦除脉冲信号,指示增加或减少进行擦除操作的预设擦除时间具体包括:
若所述编程操作的次数大于预设编程操作的次数,选择并发送第一擦除脉冲信号,根据所述第一擦除脉冲信号减少所述预设擦除时间,生成第一擦除时间;
若所述编程操作的次数小于所述预设编程操作的次数,选择并发送第二擦除脉冲信号,根据所述第二擦除脉冲信号,增加所述预设擦除时间,生成第二擦除时间。
2.根据权利要求1所述的擦除方法,其特征在于,
所述过擦除验证具体包括:读取所述存储单元的阈值电压,若所述存储单元的阈值电压小于过擦除状态的阈值电压,所述存储单元未通过所述过擦除验证;若所述存储单元的阈值电压大于或等于过擦除状态的阈值电压,所述存储单元通过所述过擦除验证。
3.根据权利要求1所述的方法,其特征在于,
所述擦除验证具体包括:读取所述存储单元的阈值电压,若所述存储单元的阈值电压大于擦除状态的阈值电压,所述存储单元未通过所述擦除验证。
4.根据权利要求1所述的方法,其特征在于,
在所述擦除操作之后还包括所述过擦除验证。
5.一种NOR型闪存的擦除装置,其特征在于,包括:
过擦除验证模块,所述过擦除验证模块用于对存储单元进行过擦除验证;
编程模块,所述编程模块与所述过擦除验证模块相连,用于对未通过所述过擦除验证的存储单元进行至少一次编程操作;
时间控制器,所述时间控制器与所述编程模块相连,用于记录所述编程操作的次数,并根据所述编程操作的次数确定擦除脉冲信号;
擦除验证模块,所述过擦除验证模块相连,用于对所述进行至少一次编程操作且通过所述过擦除验证的存储单元进行擦除验证;
擦除模块,所述擦除模块与所述时间控制器相连,用于根据所述擦除脉冲信号,指示增加或减少进行擦除操作的预设擦除时间,并对未通过所述擦除验证的存储单元进行所述擦除;
所述时间控制器具体用于若所述编程操作的次数大于预设编程操作的次数,选择并向所述擦除模块发送第一擦除脉冲信号;所述擦除模块具体用于根据所述第一擦除脉冲信号减少所述预设擦除时间,生成第一擦除时间;
所述时间控制器具体用于若所述编程操作的次数小于所述预设编程操作的次数,选择并向所述擦除模块发送第二擦除脉冲信号;所述擦除模块具体用于根据所述第二擦除脉冲信号,增加所述预设擦除时间,生成第二擦除时间。
6.根据权利要求5所述的装置,其特征在于,
所述过擦除验证模块具体用于读取所述存储单元的阈值电压,若所述存储单元的阈值电压小于过擦除状态的阈值电压,所述存储单元未通过所述过擦除验证;若所述存储单元的阈值电压大于或等于过擦除状态的阈值电压,所述存储单元通过所述过擦除验证。
7.根据权利要求5所述的装置,其特征在于,
所述擦除验证模块具体用于读取所述存储单元的阈值电压,若所述存储单元的阈值电压大于擦除状态的阈值电压,所述存储单元未通过所述擦除验证。
8.根据权利要求5所述的装置,其特征在于,
所述擦除模块与所述过擦除验证模块相连,所述过擦除验证模块还用于对所述擦除操作之后的存储单元进行所述过擦除验证。
CN201710681520.7A 2017-08-10 2017-08-10 Nor型闪存的擦除方法及装置 Active CN109390016B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710681520.7A CN109390016B (zh) 2017-08-10 2017-08-10 Nor型闪存的擦除方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710681520.7A CN109390016B (zh) 2017-08-10 2017-08-10 Nor型闪存的擦除方法及装置

Publications (2)

Publication Number Publication Date
CN109390016A CN109390016A (zh) 2019-02-26
CN109390016B true CN109390016B (zh) 2021-05-07

Family

ID=65414445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710681520.7A Active CN109390016B (zh) 2017-08-10 2017-08-10 Nor型闪存的擦除方法及装置

Country Status (1)

Country Link
CN (1) CN109390016B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112927743B (zh) * 2019-12-05 2024-05-17 兆易创新科技集团股份有限公司 存储单元的擦除验证方法、装置、计算机设备及存储介质
CN112951303A (zh) * 2019-12-10 2021-06-11 北京兆易创新科技股份有限公司 一种存储设备及其控制装置和控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101430935A (zh) * 2007-11-08 2009-05-13 中芯国际集成电路制造(上海)有限公司 闪存中过擦除存储单元的检测方法
CN104051012A (zh) * 2013-03-15 2014-09-17 北京兆易创新科技股份有限公司 一种存储器擦除的方法和装置
US9390808B1 (en) * 2015-09-11 2016-07-12 Kabushiki Kaisha Toshiba Semiconductor memory device
CN105976867A (zh) * 2016-07-06 2016-09-28 北京兆易创新科技股份有限公司 一种存储单元的擦除方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8971125B2 (en) * 2012-07-02 2015-03-03 Micron Technology, Inc. Erase operations with erase-verify voltages based on where in the erase operations an erase cycle occurs

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101430935A (zh) * 2007-11-08 2009-05-13 中芯国际集成电路制造(上海)有限公司 闪存中过擦除存储单元的检测方法
CN104051012A (zh) * 2013-03-15 2014-09-17 北京兆易创新科技股份有限公司 一种存储器擦除的方法和装置
US9390808B1 (en) * 2015-09-11 2016-07-12 Kabushiki Kaisha Toshiba Semiconductor memory device
CN105976867A (zh) * 2016-07-06 2016-09-28 北京兆易创新科技股份有限公司 一种存储单元的擦除方法

Also Published As

Publication number Publication date
CN109390016A (zh) 2019-02-26

Similar Documents

Publication Publication Date Title
US8711626B2 (en) Flash memory apparatus and method for generating read voltage thereof
TWI497507B (zh) 縮短抹除操作的方法與裝置
CN101447231B (zh) 用于执行非易失性存储器件中的擦除操作的方法
US6903980B2 (en) Nonvolatile semiconductor memory device capable of correcting over-erased memory cells
JP6214083B2 (ja) ソフトプログラミングを使用する不揮発性メモリ(nvm)
KR101601643B1 (ko) 효율적으로 리프레쉬 동작을 수행하는 플래시 메모리 장치
JP4262033B2 (ja) 半導体集積回路
JP5741427B2 (ja) 半導体記憶装置の試験方法及び半導体記憶装置
US10249376B2 (en) Flash memory storage device and operating method thereof
KR20120006936A (ko) 비휘발성 메모리 블록의 소프트 프로그램
US8289773B2 (en) Non-volatile memory (NVM) erase operation with brownout recovery technique
CN107045888B (zh) 数据擦除方法
CN109390016B (zh) Nor型闪存的擦除方法及装置
EP2667382A1 (en) Erasing a non-volatile memory (NVM) system having error correction code (ECC)
US7554849B2 (en) Nonvolatile semiconductor memory
JP2003323793A (ja) 閾値電圧レベルのプログラミング方法及びシステムと半導体記憶装置
KR101212745B1 (ko) 플래시 메모리 장치 및 프로그램 검증 방법
KR100335769B1 (ko) 플래쉬 메모리 소자의 프로그램 방법
US10460797B2 (en) Method for programming non-volatile memory and memory system
CN106328202B (zh) 闪存装置及数据擦除方法
KR101161393B1 (ko) 플래쉬 메모리 장치의 소거 방법
KR100347530B1 (ko) 플래쉬 메모리 셀의 소거 방법
CN111951868B (zh) 一种控制擦除的方法和装置
KR100705219B1 (ko) 난드 플래시 메모리 소자의 프로그램 방법
JPH05314783A (ja) 不揮発性半導体記憶装置の消去方法、消去機能を備えた不揮発性半導体記憶装置及び書込装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Patentee after: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

Patentee before: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd.

CP03 Change of name, title or address