CN112951303A - 一种存储设备及其控制装置和控制方法 - Google Patents
一种存储设备及其控制装置和控制方法 Download PDFInfo
- Publication number
- CN112951303A CN112951303A CN201911257870.6A CN201911257870A CN112951303A CN 112951303 A CN112951303 A CN 112951303A CN 201911257870 A CN201911257870 A CN 201911257870A CN 112951303 A CN112951303 A CN 112951303A
- Authority
- CN
- China
- Prior art keywords
- clock
- ith
- clock frequency
- module
- current interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000001514 detection method Methods 0.000 claims abstract description 18
- 230000015654 memory Effects 0.000 claims description 36
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 230000008859 change Effects 0.000 abstract description 6
- 238000012544 monitoring process Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Abstract
本发明实施例公开了一种存储设备及其控制装置和控制方法，存储设备还包括多个存储单元，控制装置包括：检测模块，检测模块用于在检测到执行第一编程操作的第一存储单元的峰值电流处于第i电流区间时，产生第i时钟控制信号；时钟模块，时钟模块用于根据第i时钟控制信号将时钟频率切换为与第i电流区间对应的第i时钟频率，i为正整数。本发明实施例中，灵活调整时钟频率，提高了时钟工作灵活性，此外降低时钟频率还可以改善时钟功耗过大的问题；通过监控峰值电流的大小，来控制内部时钟的频率变化，与现有技术相比，提高了时钟工作灵活性，还能够减小ICC，降低功耗，提高芯片的性能。
Description
技术领域
本发明实施例涉及存储技术，尤其涉及一种存储设备及其控制装置和控制方法。
背景技术
Nand flash存储器是闪存的一种，其内部采用非线性宏单元模式，为固态大容量内存的实现提供了廉价有效的解决方案。Nand flash存储器具有容量较大，改写速度快等优点，适用于大量数据的存储，因而在业界得到了越来越广泛的应用，如嵌入式产品中包括数码相机、MP3随身听记忆卡、体积小巧的U盘等。
Nand flash内部设置有时钟，该时钟用于记录读写擦操作的时间，以此可得到读写擦速度。目前，Nand flash在读写擦操作时，内部时钟的频率固定不变，时钟工作不灵活。
发明内容
本发明实施例提供一种存储设备及其控制装置和控制方法，以提高时钟工作灵活性。
本发明实施例提供了一种存储设备的控制装置，所述存储设备还包括多个存储单元，所述控制装置包括：
检测模块，所述检测模块用于在检测到执行第一编程操作的第一存储单元的峰值电流处于第i电流区间时，产生第i时钟控制信号；
时钟模块，所述时钟模块用于根据所述第i时钟控制信号将时钟频率切换为与所述第i电流区间对应的第i时钟频率，i为正整数。
进一步的，所述第一编程操作为读取操作、写入操作或擦除操作。
进一步的，所述第i电流区间的最大值等于第i+1电流区间的最小值，所述第i电流区间所对应的第i时钟频率大于所述第i+1电流区间所对应的第i+1时钟频率。
进一步的，1≤i≤3，第1电流区间为(0，min)，第2电流区间为[min，max]，第3电流区间为(max，+∞)。
进一步的，所述第i时钟频率是第i+1时钟频率的n倍，n为正整数。
进一步的，n＝2。
基于同一发明构思，本发明实施例还提供了一种存储设备的控制方法，所述存储设备还包括多个存储单元，所述控制方法包括：
在检测到执行第一编程操作的第一存储单元的峰值电流处于第i电流区间时，产生第i时钟控制信号；
根据所述第i时钟控制信号，将时钟频率切换为与所述第i电流区间对应的第i时钟频率，i为正整数。
基于同一发明构思，本发明实施例还提供了一种存储设备，包括：
一个或多个处理器；
存储模块，用于存储一个或多个程序；
当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如上所述的存储设备的控制方法。
本发明实施例中，检测模块在检测到执行第一编程操作的第一存储单元的峰值电流处于第i电流区间时，产生第i时钟控制信号；时钟模块用于根据第i时钟控制信号将时钟频率切换为与第i电流区间对应的第i时钟频率，i为正整数。本发明实施例中，时钟频率越高，时钟功耗越大，时钟模块的时钟频率并非固定不变，而是根据存储单元执行编程操作的峰值电流所处电流区间，调节时钟频率，可以降低或升高时钟频率。
本发明另一实施例提供了一种存储设备，包括：
存储模块，包括多个存储单元；电压模块，包括升压电路,所述电压模块电性连接所述存储模块；
控制模块，依据编程操作,所述控制模块控制所述电压模块提供预设电压于所述存储模块；
检测模块，用于检验所述升压电路的输出电压；
时钟模块，依据所述输出电压和所述预设电压的比值，更改时钟频率。
进一步地，所述比值大于1.1时，所述时钟频率降低。
进一步地，所述比值小于0.9时，所述时钟频率增加。
进一步地，所述升压电路为电荷泵。
进一步地，在写入操作时，所述输出电压用于字线电压。
进一步地，在擦除操作时，所述输出电压用于单元阱线电压。
进一步地，在读取操作时，所述输出电压用于非选中字线电压。
本发明实施例中，灵活调整时钟频率，提高了时钟工作灵活性，此外降低时钟频率还可以改善时钟功耗过大的问题。本发明实施例，通过监控峰值电流的大小，来控制内部时钟的频率变化，与现有技术相比，提高了时钟工作灵活性，还能够减小ICC，降低功耗，提高芯片的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种存储设备的示意图；
图2是本发明实施例提供的一种存储设备的控制装置的示意图；
图3是本发明实施例提供的存储设备的时钟频率示意图；
图4是本发明实施例提供的一种存储设备的控制装置的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参考图1所示，为本发明实施例提供的一种存储设备的示意图，参考图2所示，为本发明实施例提供的一种存储设备的控制装置的示意图。本实施例提供的存储设备可选为闪存，如Nand flash。本实施例提供的存储设备还包括多个存储单元1，可选该存储单元1为存储设备中的最小存储单元，例如该存储单元为Nand flash的页存储单元。存储设备中控制装置2根据操作命令对存储单元1执行操作，控制装置2可采用软件和/或硬件实现。
本实施例提供的一种存储设备的控制装置包括：检测模块10，检测模块10用于在检测到执行第一编程操作的第一存储单元的峰值电流处于第i电流区间时，产生第i时钟控制信号；时钟模块20，时钟模块20用于根据第i时钟控制信号将时钟频率切换为与第i电流区间对应的第i时钟频率，i为正整数。
本实施例中，第一编程操作为当前正在执行的操作命令，第一存储单元为当前正在执行第一编程操作的存储单元，例如控制装置当前正在给物理地址n所对应的存储单元写入第一数据，则第一数据的写入操作为第一编程操作，物理地址n所对应的存储单元为第一存储单元。需要说明的是，一个存储单元与一条字线和一条位线电连接，存储单元具有衬底，控制装置控制存储单元执行编程操作时，具体是给与存储单元对应的字线、位线和/或存储单元衬底上施加电压以使存储单元中产生电荷变动，实现相应编程操作。因此执行第一编程操作的第一存储单元有电荷变动且电流不是固定不变的。
基于此，检测模块10实时检测第一存储单元的电流，在检测到执行第一编程操作的第一存储单元的峰值电流处于第i电流区间时，产生第i时钟控制信号。在此峰值电流为执行第一编程操作的过程中，编程电流经过上升沿而到达稳定后的电流幅值。
控制装置还包括时钟模块20，一个时钟周期即为一次翻转，单位时间内时钟翻转的次数即为时钟频率，一次编程操作中，时钟翻转的总次数和时钟周期时间长度的乘积为该编程操作的操作时间。本实施例中，时钟模块20用于调整时钟翻转的频率，时钟模块20还根据一次编程操作中时钟周期时间长度和时钟翻转总次数计算该编程操作操作时间。本实施例中，时钟模块20根据第i时钟控制信号将时钟频率切换为与第i电流区间对应的第i时钟频率，i为正整数，第一存储单元执行多个编程操作的峰值电流可能不同，时钟模块20根据存储单元峰值电流所处电流区间不同，控制其时钟频率也发生相应改变。
本实施例中，检测模块在检测到执行第一编程操作的第一存储单元的峰值电流处于第i电流区间时，产生第i时钟控制信号；时钟模块用于根据第i时钟控制信号将时钟频率切换为与第i电流区间对应的第i时钟频率，i为正整数。本实施例中，时钟频率越高，时钟功耗越大，时钟模块的时钟频率并非固定不变，而是根据存储单元执行编程操作的峰值电流所处电流区间，调节时钟频率，可以降低或升高时钟频率。如此灵活调整时钟频率，提高了时钟工作灵活性，此外降低时钟频率还可以改善时钟功耗过大的问题。本实施例，通过监控峰值电流的大小，来控制内部时钟的频率变化，与现有技术相比，提高了时钟工作灵活性，还能够减小ICC，降低功耗，提高芯片的性能。
示例性的，在上述技术方案的基础上，可选第一编程操作为读取操作、写入操作或擦除操作。本领域技术人员可以理解，不同编程操作施加的电流可能不同，相应的电流区间划分可能不同。本实施例提供的存储设备的控制装置适用于执行任意一种编程操作。在此不再具体赘述。需要说明的是，不同编程操作对应的电流区间不同时，每个编程操作的每个电流区间设置有对应的时钟控制信号，例如擦除操作的第1电流区间对应的时钟控制信号为时钟频率100，写入操作的第1电流区间对应的时钟控制信号为时钟频率120。在此，相关从业人员可根据产品所需合理设定每个编程操作的电流区间划分、时钟控制信号和时钟频率等。
可选的，第i电流区间的最大值等于第i+1电流区间的最小值，第i电流区间所对应的第i时钟频率大于第i+1电流区间所对应的第i+1时钟频率。本实施例中，第2电流区间的电流数值大于第1电流区间的电流值，在此可设定峰值电流处于第2电流区间时所对应的第2时钟频率小于峰值电流处于第1电流区间时所对应的第1时钟频率。即峰值电流较大时，降低时钟频率，峰值电流较小时，增大时钟频率，如此可达到降低时钟模块功耗的效果，避免存储设备功耗过大。
可选的，1≤i≤3，第1电流区间为(0，min)，第2电流区间为[min，max]，第3电流区间为(max，+∞)。在此可选min为检测模块预先设定的电流最小阈值，max为检测模块预先设定的电流最大阈值，在该电流区间内设定有预设时钟频率。初始状态下，时钟模块的时钟频率为第2电流区间对应的预设时钟频率，如果当前编程操作下的存储单元的峰值电流peakcurrent>预先设定的最大值max时，则降低当前时钟的频率，减小功耗；当peak current<预先设定的最小值min时，抬升当前时钟的频率，节约当前操作时间。
可选的，第i时钟频率是第i+1时钟频率的n倍，n为正整数。参考图3所示可选n＝2。其中包括3个电流区间，以min value～max value的电流区间为准，超出该电流区间，对时钟频率进行调节，例如第1时钟频率是100，第2时钟频率是50，第3时钟频率是25。本领域技术人员可以理解，时钟频率的具体数值和不同时钟频率的倍率可根据产品所需合理设定和改变，在此不具体限定。
本实施例的检测模块为电流检测模块，用于检测当前操作下的peak current的大小，当peak current>预先设定的最大值时，降低当前时钟的频率，减小功耗；当peakcurrent<预先设定的最小值时，抬升当前时钟的频率，节约当前操作时间。本实施例中，控制装置通过检测模块监控存储单元peak current的大小，来控制内部时钟的频率变化，能够降低ICC，降低功耗，提高芯片的性能。
基于同一发明构思，本发明实施例还提供了一种存储设备的控制方法，存储设备还包括多个存储单元，该存储设备的控制方法可采用如上所述的控制装置实现。如图4所示该存储设备的控制方法包括：
步骤110、在检测到执行第一编程操作的第一存储单元的电流处于第i电流区间时，产生第i时钟控制信号。
步骤120、根据第i时钟控制信号，将时钟频率切换为与第i电流区间对应的第i时钟频率，i为正整数。
本实施例提供了一个电流检测方法，用于检测当前操作下的peak current的大小，当peak current处于不同电流区间时，改变时钟频率。例如peak current大于预先设定的最大值，降低当前时钟的频率，减小功耗，当peak current<预先设定的最小值时，抬升当前时钟的频率，节约当前操作时间。本实施例，通过监控peak current的大小，来控制内部时钟的频率变化，与现有技术相比，提高了时钟工作灵活性，还能够减小ICC，降低功耗，提高芯片的性能。
基于同一发明构思，本发明实施例还提供了一种存储设备，包括：一个或多个处理器；存储模块，用于存储一个或多个程序；当一个或多个程序被一个或多个处理器执行，使得一个或多个处理器实现如上任意实施例所述的存储设备的控制方法。
基于同一发明构思，本发明另一实施例提供了一种存储设备，包括：
存储模块，包括多个存储单元；
电压模块，包括升压电路，电压模块电性连接存储模块；
控制模块，依据编程操作，控制模块控制电压模块提供预设电压于存储模块；
检测模块，用于检验升压电路的输出电压；
时钟模块，依据输出电压和预设电压的比值，更改时钟频率。
进一步地，比值大于1.1时，时钟频率降低。
进一步地，比值小于0.9时，时钟频率增加。
进一步地，升压电路为电荷泵。
进一步地，在写入操作时，输出电压用于字线电压。
进一步地，在擦除操作时，输出电压用于单元阱线电压。
进一步地，在读取操作时，输出电压用于非选中字线电压。
本实施例中，灵活调整时钟频率，提高了时钟工作灵活性，此外降低时钟频率还可以改善时钟功耗过大的问题。本发明实施例，通过监控峰值电流的大小，来控制内部时钟的频率变化，与现有技术相比，提高了时钟工作灵活性，还能够减小ICC，降低功耗，提高芯片的性能。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (15)
1.一种存储设备的控制装置，其特征在于，所述存储设备还包括多个存储单元，所述控制装置包括：
检测模块，所述检测模块用于在检测到执行第一编程操作的第一存储单元的峰值电流处于第i电流区间时，产生第i时钟控制信号；
时钟模块，所述时钟模块用于根据所述第i时钟控制信号将时钟频率切换为与所述第i电流区间对应的第i时钟频率，i为正整数。
2.根据权利要求1所述的控制装置，其特征在于，所述第一编程操作为读取操作、写入操作或擦除操作。
3.根据权利要求1所述的控制装置，其特征在于，所述第i电流区间的最大值等于第i+1电流区间的最小值，所述第i电流区间所对应的第i时钟频率大于所述第i+1电流区间所对应的第i+1时钟频率。
4.根据权利要求3所述的控制装置，其特征在于，1≤i≤3，第1电流区间为(0，min)，第2电流区间为[min，max]，第3电流区间为(max，+∞)。
5.根据权利要求3所述的控制装置，其特征在于，所述第i时钟频率是第i+1时钟频率的n倍，n为正整数。
6.根据权利要求5所述的控制装置，其特征在于，n＝2。
7.一种存储设备的控制方法，其特征在于，所述存储设备还包括多个存储单元，所述控制方法包括：
在检测到执行第一编程操作的第一存储单元的峰值电流处于第i电流区间时，产生第i时钟控制信号；
根据所述第i时钟控制信号，将时钟频率切换为与所述第i电流区间对应的第i时钟频率，i为正整数。
8.一种存储设备，其特征在于，包括：
一个或多个处理器；
存储模块，用于存储一个或多个程序；
当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如权利要求7所述的存储设备的控制方法。
9.一种存储设备，其特征在于，包括：
存储模块，包括多个存储单元；电压模块，包括升压电路,所述电压模块电性连接所述存储模块；
控制模块，依据编程操作,所述控制模块控制所述电压模块提供预设电压于所述存储模块；
检测模块，用于检验所述升压电路的输出电压；
时钟模块，依据所述输出电压和所述预设电压的比值，更改时钟频率。
10.根据权利要求9所述的存储设备，其特征在于，所述比值大于1.1时，所述时钟频率降低。
11.根据权利要求9所述的存储设备，其特征在于，所述比值小于0.9时，所述时钟频率增加。
12.根据权利要求9所述的存储设备，其特征在于，所述升压电路为电荷泵。
13.根据权利要求9所述的存储设备，其特征在于，在写入操作时，所述输出电压用于字线电压。
14.根据权利要求9所述的存储设备，其特征在于，在擦除操作时，所述输出电压用于单元阱线电压。
15.根据权利要求9所述的存储设备，其特征在于，在读取操作时，所述输出电压用于非选中字线电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911257870.6A CN112951303A (zh) | 2019-12-10 | 2019-12-10 | 一种存储设备及其控制装置和控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911257870.6A CN112951303A (zh) | 2019-12-10 | 2019-12-10 | 一种存储设备及其控制装置和控制方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112951303A true CN112951303A (zh) | 2021-06-11 |
Family
ID=76225424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911257870.6A Pending CN112951303A (zh) | 2019-12-10 | 2019-12-10 | 一种存储设备及其控制装置和控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112951303A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6642774B1 (en) * | 2002-06-28 | 2003-11-04 | Intel Corporation | High precision charge pump regulation |
| US20160071610A1 (en) * | 2014-09-05 | 2016-03-10 | Winbond Electronics Corp. | Flash memory, memory module, computer-readable recording medium and operating method |
| US20160293264A1 (en) * | 2015-04-03 | 2016-10-06 | Sandisk Technologies Inc. | Ad hoc digital multi-die polling for peak icc management |
| US9553506B1 (en) * | 2015-10-15 | 2017-01-24 | Sandisk Technologies Llc | Charge pump strength calibration and screening in circuit design |
| KR20170137590A (ko) * | 2016-06-03 | 2017-12-13 | 삼성전자주식회사 | 고전압 발생 회로를 포함하는 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작 방법 |
| CN109390016A (zh) * | 2017-08-10 | 2019-02-26 | 北京兆易创新科技股份有限公司 | Nor型闪存的擦除方法及装置 |
-
2019
- 2019-12-10 CN CN201911257870.6A patent/CN112951303A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6642774B1 (en) * | 2002-06-28 | 2003-11-04 | Intel Corporation | High precision charge pump regulation |
| US20160071610A1 (en) * | 2014-09-05 | 2016-03-10 | Winbond Electronics Corp. | Flash memory, memory module, computer-readable recording medium and operating method |
| US20160293264A1 (en) * | 2015-04-03 | 2016-10-06 | Sandisk Technologies Inc. | Ad hoc digital multi-die polling for peak icc management |
| US9553506B1 (en) * | 2015-10-15 | 2017-01-24 | Sandisk Technologies Llc | Charge pump strength calibration and screening in circuit design |
| KR20170137590A (ko) * | 2016-06-03 | 2017-12-13 | 삼성전자주식회사 | 고전압 발생 회로를 포함하는 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작 방법 |
| CN109390016A (zh) * | 2017-08-10 | 2019-02-26 | 北京兆易创新科技股份有限公司 | Nor型闪存的擦除方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5944837A (en) | Controlling flash memory program and erase pulses | |
| CN110047532B (zh) | 非易失性存储器设备的低待机功率与快速开启 | |
| KR20110018753A (ko) | 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템 | |
| KR100787940B1 (ko) | 고전압 발생회로 및 그것을 구비한 플래시 메모리 장치 | |
| US11854634B2 (en) | Selectable trim settings on a memory device | |
| JP4763793B2 (ja) | プログラムされるべきビットを予め定めるためのプログラミングウインドウおよびｄｃ−ｄｃ変換器を使用する高性能のフラッシュメモリデバイス | |
| KR20090130866A (ko) | Ｎａｎｄ 인터페이스 | |
| KR20190023893A (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
| CN104778974B (zh) | 串行存储器装置、存储器系统和执行主动轮询操作的方法 | |
| WO2010134141A1 (ja) | 半導体記憶装置 | |
| KR100823169B1 (ko) | 향상된 동작 특성을 갖는 플래시 메모리 시스템 및 그것의액세스 방법 | |
| JP3998908B2 (ja) | 不揮発性メモリ装置 | |
| JP6287043B2 (ja) | 半導体記憶装置 | |
| US6459619B1 (en) | Non-volatile semiconductor memory device for selectively re-checking word lines | |
| CN111028878B (zh) | 一种闪存写入方法、闪存芯片及非易失性的存储设备 | |
| CN112951303A (zh) | 一种存储设备及其控制装置和控制方法 | |
| WO2019136986A1 (zh) | 用于分散与降低非易失性储存装置峰值电流与功耗的方法 | |
| US11941269B2 (en) | Data storage device with enhanced power mode management | |
| CN106486161A (zh) | 一种nandflash编程的防干扰方法 | |
| CN112951304A (zh) | 一种存储设备及其控制装置和控制方法 | |
| US7149127B2 (en) | Flash memory card | |
| JP2006185530A (ja) | 不揮発性半導体メモリ装置 | |
| JP2023529595A (ja) | 省電力モードのための電力供給源のグループ化 | |
| CN108399933B (zh) | 参考电压产生电路、存储器储存装置及参考电压产生方法 | |
| CN111522428B (zh) | 微控制器内嵌入闪存电源调节方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Applicant after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Applicant before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |
|
| CB02 | Change of applicant information |