KR100823169B1 - 향상된 동작 특성을 갖는 플래시 메모리 시스템 및 그것의액세스 방법 - Google Patents

향상된 동작 특성을 갖는 플래시 메모리 시스템 및 그것의액세스 방법 Download PDF

Info

Publication number
KR100823169B1
KR100823169B1 KR1020070008025A KR20070008025A KR100823169B1 KR 100823169 B1 KR100823169 B1 KR 100823169B1 KR 1020070008025 A KR1020070008025 A KR 1020070008025A KR 20070008025 A KR20070008025 A KR 20070008025A KR 100823169 B1 KR100823169 B1 KR 100823169B1
Authority
KR
South Korea
Prior art keywords
flash memory
memory device
setting information
program
access
Prior art date
Application number
KR1020070008025A
Other languages
English (en)
Inventor
이병훈
김기홍
이승원
김선권
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070008025A priority Critical patent/KR100823169B1/ko
Priority to US11/693,106 priority patent/US20080181008A1/en
Application granted granted Critical
Publication of KR100823169B1 publication Critical patent/KR100823169B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명에 따른 시스템은, 복수의 저장 영역들을 포함하는 플래시 메모리 장치; 상기 복수의 저장 영역들 각각에 대응하는 설정 정보를 저장하는 콘텐츠 메모리; 및 상기 플래시 메모리 장치로의 액세스 동작시, 상기 설정 정보를 참조하여 상기 플래시 메모리 장치의 동작 조건을 설정하는 프로세싱 유닛을 포함한다.
상술한 구성을 통한 본 발명의 시스템은 플래시 메모리 장치로의 액세스 동작에 고속/고신뢰성의 특성을 제공할 수 있다.

Description

향상된 동작 특성을 갖는 플래시 메모리 시스템 및 그것의 액세스 방법{FLASH MEMORY SYSTEM CAPABLE OF IMPROVING THE ACCESS PERFORMANCE AND ACCESS METHOD THEREOF}
도 1a는 일반적인 낸드 플래시 메모리에서 페이지 단위의 메모리 셀들의 문턱전압 분포를 간략히 보여주는 도면;
도 1b는 일반적인 낸드 플래시 메모리에서 블록 단위의 메모리 셀들의 문턱전압 분포를 간략히 보여주는 도면;
도 2a, 도 2b, 도 2c는 페이지들 간의 문턱전압 분포의 편차 및 독출 전압의 조건을 보여주는 도면;
도 3은 본 발명의 메모리 시스템을 간략히 보여주는 블록도;
도 4는 도 3에 도시된 콘텐츠 메모리의 데이터 구성을 간략히 보여주는 블록도;
도 5는 본 발명에 따른 플래시 메모리 시스템의 액세스 방법을 간략히 보여주는 순서도;
도 6a, 도 6b, 도 6c는 본 발명에 따른 프로그램 조건들을 예시적으로 보여주는 도면;
도 7은 본 발명에 따른 독출 조건들을 예시적으로 보여주는 도면.
*도면의 주요 부분에 대한 부호의 설명*
110 : 콘텐츠 메모리 120 : 컨트롤 레지스터
130 : 낸드 플래시 메모리 140 : 램
150 : 프로세싱 유닛 160 : 노어 플래시 메모리
170 : 인터페이스 회로
본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 임베디드 플래시 메모리 시스템 및 그것의 동작 방법에 관한 것이다.
최근 들어, 모바일 기기들은 휴대하기 용이하도록 제품의 경박단소화가 경쟁적으로 진행되고 있다. 또한, 스마트 카드나 RFID 태그에 사용되는 반도체 칩은 하나의 칩 내부에서 다양한 기능들을 구현할 수 있어야 한다. 따라서, 휴대용 단말기나 스마트 카드에 사용되는 반도체 칩들에서는 CPU, DSP, 메모리 등을 하나의 칩 상에 구현하는 SoC(System-on-Chip: 이하 SoC) 기술이 채용되고 있다. 휴대용 단말기 등의 SoC에 탑재된 메모리는 DRAM, SRAM 뿐만 아니라 플래시 메모리와 같은 불휘발성 메모리를 포함한다. 휘발성 반도체 메모리 장치는 읽고 쓰는 속도가 빠르지만 외부 전원 공급이 끊기면 저장된 내용이 사라져 버리는 단점이 있다. 반면에 불휘발성 반도체 메모리 장치는 외부 전원 공급이 중단되더라도 그 내용을 보존한다. 그러므로, 불휘발성 반도체 메모리 장치는 전원의 공급 여부에 관계없이 보존되어 야할 내용(예를 들면, 부트 코드 등)을 기억시키는 데 쓰인다. 일반적으로 SoC에 탑재된 플래시 메모리는 속도가 빠른 노어형 플래시 메모리가 주로 사용되어 오고 있다. 노어형 플래시 메모리는 고속 동작 특성을 갖는 반면에 고집적화에 상대적으로 취약하다는 단점이 있다.
상술한 경박단소화의 트렌드(Trend)와 함께, 모바일 기기나 스마트 카드 분야에서 고집적 요구가 날로 증가하고 있다. 특히 스마트 카드의 경우, 하나의 칩에 고속으로 데이터를 기입/독출해야 할 필요성과, 고용량의 데이터 저장에 대한 필요성을 모두 충족시키기 위한 연구가 활발히 진행되고 있다. 상술한 고속/고용량을 모두 만족하기 위한 시도 중의 하나가 낸드 플래시 메모리를 스마트 카드의 칩에 형성(Embed)하는 것이다. 이하에서는 이러한 낸드형 플래시 메모리를 임베디드 낸드 플래시(Embeded NAND Flash)라 칭하기로 한다.
낸드형 플래시 메모리 장치는 F-N 터널링에 의해서 플로팅 게이트로의 전자 주입이 이루어진다. 반면에 노어형 플래시 메모리는 열전자 주입(Hot electron injection)에 의해서 플로팅 게이트로의 전자주입이 이루어진다. 낸드 플래시 메모리의 프로그램 동작 및 독출 동작은 상대적으로 느리다. 왜냐하면, 낸드 플래시 메모리는 셀의 사이즈가 상대적으로 작고 고집적화되어 있기 때문에 프로그램 및 독출을 위한 제어 동작의 로드가 크기 때문이다. 특히 임베디드 낸드 플래시는 프로그램 동작시에 벌크 영역을 음의 고전압으로 바이어스(Bias) 한다. 따라서, 임베디드 낸드 플래시의 프로그램 동작은 고전압을 셋업(High voltage set-up)하는데 소요되는 시간을 고려해야 한다.
도 1a 및 도 1b는 낸드 플래시 메모리의 프로그램 특성을 예시적으로 보여주는 도면이다. 도 1a를 참조하면, 각각의 분포들(10~30)은 동일한 조건에서 프로그램된 하나의 메모리 칩의 내부에 존재하는 메모리 셀들의 문턱전압 산포를 나타낸다. 특히, 도 1a는 동일한 데이터로 동일한 프로그램 조건하에서 프로그램했을 경우에 나타나는 서로 다른 페이지들 간의 문턱전압 분포의 편차를 나타낸다. x 페이지(Page x)에 포함되는 메모리 셀들의 문턱전압들은 분포 (10)으로 도시된다. y 페이지(Page y)에 포함되는 메모리 셀들의 문턱전압들은 분포 (20), 그리고 z 페이지(Page z)에 포함되는 메모리 셀들의 문턱전압들은 분포 (30)으로 도시된다. 낸드 플래시 메모리의 페이지들 간에 존재하는 문턱전압 분포의 편차는 페이지들 간의 프로그램 속도 차이를 의미한다. 동일한 조건으로 메모리 셀들을 프로그램하는 경우, 각각의 페이지는 서로 다른 프로그램 루프 수가 소요될 수 있음을 의미한다. 동일한 프로그램 전압과 프로그램 시간을 적용하는 경우, 동일 칩 내에 포함되는 메모리 셀들의 문턱전압은 넓은 산포를 형성하게 된다.
도 1b를 참조하면, 도시된 각 분포들(40~60)은 동일한 조건에서 프로그램된 하나의 메모리 칩의 내부에 존재하는 블록 단위의 메모리 셀들의 문턱전압 산포를 나타낸다. 각각의 블록들(Block l, Block m, Block n)에 포함되는 메모리 셀들의 문턱전압 분포는 분포들(40~60)로 도시될 수 있다.
도 1a 및 도 1b를 통해서 하나의 메모리 칩에 포함되는 메모리 셀들이라 하더라도 서로 다른 프로그램 속도를 갖게 됨을 알 수 있다. 이러한 메모리 셀들의 특성은 동일한 조건 하에서 프로그램이 실시되는 낸드 플래시 메모리에 있어서 프 로그램 속도의 저하를 의미한다.
도 2a, 도 2b 및 도 2c는 하나의 칩 내부에 포함되는 메모리 셀들의 소거 상태와 프로그램 상태들을 보여주는 도면이다. 도 2a는 하나의 메모리 칩에 포함되는 전체 메모리 셀들의 소거 상태에 대응하는 문턱전압 분포 (70)와 프로그램 상태에 대응하는 문턱전압 분포(75)를 도시하고 있다. 문턱전압 분포들(70, 75)은 간격(ΔV1)만큼 분리되어 있다. 데이터를 읽기 위한 독출 전압(Vread)은 문턱전압 (V0)와 문턱전압 (V1) 사이에 존재하는 값으로 설정될 것이다.
도 2b는 어느 하나의 페이지(Page m)에 포함되는 메모리 셀들의 소거 상태에 대응하는 문턱전압 분포 (80)와 프로그램 상태에 대응하는 문턱전압 분포(85)를 도시하고 있다. 문턱전압 분포들(80, 85) 간에는 간격 (ΔV2) 만큼의 간격이 존재한다. 도 2c는 또 다른 하나의 페이지(Page n)에 포함되는 메모리 셀들의 소거 상태에 대응하는 문턱전압 분포 (90)와 프로그램 상태에 대응하는 문턱전압 분포(95)를 도시하고 있다. 문턱전압 분포들(90, 95) 간에는 간격 (ΔV3) 만큼의 간격이 존재한다.
상술한 페이지들 간의 문턱전압 분포의 편차는 하나의 독출 전압(Vread)에 의해서 읽혀지는 플래시 메모리 장치에서 신뢰성 감소의 요인으로 작용할 수 있다. 즉, 열화나 고온 스트레스(Hot Temperature Stress:이하 HTS)에 의한 플로팅 게이트의 전하 소실(Charge loss)에 따라 플래시 메모리의 읽기 마진은 감소될 수밖에 없다.
이상에서는 메모리 셀들 간의 특성 차이(문턱전압 분포의 편차)를 페이지 단 위에 대해서 설명하였다. 그러나 상술한 메모리 셀들 간의 특성 차이는 블록 단위로 발생할 수 있다. 프로그램 속도의 차이에 따라 메모리 셀들은 블록 단위로 서로 다른 문턱전압의 분포를 형성할 수 있다. 이러한 블록 단위의 특성 차이는 소거 상태에 대응하는 문턱전압 분포에서도 나타날 수 있다. 즉, 획일화된 소거 전압에 의해서 블록들은 서로 다른 소거 특성을 가질 수 있다.
이상에서 설명된 페이지들간 또는 블록들 간에 발생하는 문턱전압 분포의 편차는 플래시 메모리 장치의 프로그램 속도를 감소시키고, 읽기 마진을 감소시킨다. 따라서, 플래시 메모리 시스템, 특히 임베디드 낸드 플래시 메모리의 경우 고속 및 고신뢰성을 구비할 수 있는 장치 및 동작 방법들이 절실히 요구되고 있다.
본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로, 액세스 되는 최소 단위의 메모리 셀들의 문턱전압 분포를 고려하여 액세스하기 위한 플래시 메모리를 포함하는 시스템을 제공하는 데 있다.
본 발명의 다른 목적은 메모리 셀들 간에 발생하는 문턱전압 분포의 편차를 고려하여 고속 및 고신뢰성을 제공할 수 있는 플래시 메모리를 포함하는 시스템을 제공하는 데 있다.
상기의 과제를 이루기 위한 본 발명의 시스템은, 복수의 저장 영역들을 포함하는 플래시 메모리 장치; 상기 복수의 저장 영역들 각각에 대응하는 설정 정보를 저장하는 콘텐츠 메모리; 및 상기 플래시 메모리 장치로의 액세스 동작시, 상기 설 정 정보를 참조하여 상기 플래시 메모리 장치의 동작 조건을 설정하는 프로세싱 유닛을 포함한다.
이 실시예에 있어서, 상기 플래시 메모리 장치는 낸드형 플래시 메모리 장치이다.
이 실시예에 있어서, 상기 복수의 저장 영역들은 페이지 단위이다.
이 실시예에 있어서, 상기 설정 정보는 상기 페이지 단위 각각에 대응하는 프로그램 파라미터, 소거 파라미터 그리고 독출 파라미터들 중 적어도 하나 이상을 포함한다.
이 실시예에 있어서, 상기 프로그램 파라미터는 상기 페이지 단위 각각에 대응하는 프로그램 시작 전압, 프로그램 전압의 스텝의 크기 그리고 프로그램 루프 수에 대한 정보들 중 적어도 하나 이상을 포함한다.
이 실시예에 있어서, 상기 소거 파라미터는 소거 동작시 인가되는 벌크 전압의 크기를 포함한다.
이 실시예에 있어서, 상기 독출 파라미터는 독출 동작시 인가되는 워드 라인 전압의 크기를 포함한다.
이 실시예에 있어서, 상기 콘텐츠 메모리는 불휘발성 메모리이다.
이 실시예에 있어서, 상기 프로세싱 유닛은 상기 액세스 동작의 모드를 검출하고 검출된 액세스 동작의 모드에 대응하는 설정 정보를 상기 콘텐츠 메모리로부터 읽어온다.
이 실시예에 있어서, 상기 프로세싱 유닛은 상기 설정 정보를 참조하여 읽기 /쓰기 동작들 중 어느 하나의 동작을 수행하기 위한 제어 동작을 실시한다.
이 실시예에 있어서, 상기 프로세싱 유닛은 상기 액세스 동작 후에 상기 설정 정보를 상기 콘텐츠 메모리에 업데이트 한다.
이 실시예에 있어서, 상기 콘텐츠 메모리로부터 독출된 상기 설정 정보가 일시 저장되는 컨트롤 레지스터를 더 포함한다.
이 실시예에 있어서, 상기 설정 정보는 상기 복수의 저장 영역들 중 상기 액세스 동작 모드에서 액세스 되는 적어도 하나의 저장 영역에 대응하는 파라미터들이다.
이 실시예에 있어서, 상기 플래시 메모리 장치, 상기 콘텐츠 메모리 및 상기 프로세싱 유닛은 단일 칩 상에 형성되는 임베디드형 장치들이다.
상기 목적을 달성하기 위한 본 발명에 따른 복수의 저장 영역들을 포함하는 플래시 메모리 장치의 액세스 방법은, 액세스 모드를 검출하는 단계; 상기 액세스 모드에 대응하는 설정 정보를 읽어오는 단계; 및 상기 설정 정보에 따라 상기 플래시 메모리 장치의 동작 조건을 설정하는 단계를 포함한다.
이 실시예에 있어서, 상기 액세스 모드는 상기 플래시 메모리 장치로 데이터를 기입하는 프로그램 동작 모드이다.
이 실시예에 있어서, 상기 프로그램 동작 모드에 대응하는 설정 정보는 프로그램 시작 전압, 프로그램 펄스의 스텝 크기, 프로그램 루프 수 및 검증 전압의 크기에 대한 정보들 중 적어도 하나를 포함한다.
이 실시예에 있어서, 상기 액세스 모드는 상기 플래시 메모리 장치에 프로그 램된 데이터를 독출하는 읽기 동작 모드이다.
이 실시예에 있어서, 상기 읽기 동작 모드에 대응하는 설정 정보는 상기 프로그램된 데이터를 독출하는 동작 동안 선택된 워드 라인으로 공급되는 전압의 정보를 포함한다.
이 실시예에 있어서, 상기 액세스 모드는 상기 플래시 메모리 장치에 프로그램된 데이터를 삭제하는 소거 동작 모드이다.
이 실시예에 있어서, 상기 소거 동작 모드에 대응하는 설정 정보는 소거 동작시 인가되는 벌크 전압 정보 또는 워드 라인 전압의 크기 정보들 중 적어도 어느 하나를 포함한다.
이 실시예에 있어서, 상기 플래시 메모리 장치의 동작 조건을 설정하는 단계가 완료되면 상기 액세스 모드에 따라 상기 플래시 메모리 장치를 액세스하는 단계를 더 포함한다.
이 실시예에 있어서, 액세스하는 단계에 뒤따라 상기 설정 정보를 업데이트하는 단계를 더 포함한다.
이 실시예에 있어서, 상기 설정 정보는 상기 플래시 메모리 장치와는 별도로 구비되는 불휘발성 메모리에 저장된다.
이 실시예에 있어서, 상기 플래시 메모리 장치는 낸드형 플래시 메모리이다.
이 실시예에 있어서, 상기 복수의 저장 영역은 페이지 단위에 대응한다.
이 실시예에 있어서, 상기 복수의 저장 영역은 블록 단위에 대응한다.
이 실시예에 있어서, 상기 플래시 메모리 장치는 임베디드 낸드 플래시 메모 리 장치이다.
이상에서 기술된 본 발명의 구성 및 방법들에 따르면, 플래시 메모리 장치로의 액세스 속도 및 독출 데이터에 대한 신뢰성을 높일 수 있는 시스템 또는 임베디드 시스템을 구현할 수 있다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다. 참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
이하에서는, 플래시 메모리 장치 또는 메모리 시스템이 발명의 특징 및 기능을 설명하기 위한 한 예로서 사용된다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 본 발명은 다른 실시 예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다.
이하, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 3은 본 발명에 따른 시스템(100)의 구성을 간략히 보여주는 블록도이다. 도 3을 참조하면, 본 발명에 따른 시스템(100)은 낸드 플래시 메모리(130)의 특정 메모리 영역(예를 들면, 페이지 단위)에 대응하는 설정 정보를 저장되는 콘텐츠 메모리(110)를 포함한다. 본 발명의 시스템(100)은 예시적으로 스마트 카드나 기타 모바일 기기를 포함할 수 있다.
콘텐츠 메모리(110)에는 시스템 버스(180)에 전기적으로 연결되며, 낸드 플래시 메모리(130)에 대응하는 설정 정보가 저장된다. 특히, 콘텐츠 메모리(110)에는 낸드 플래시 메모리(130)에 포함되는 페이지들 각각에 대응하는 설정 정보가 저장된다. 설정 정보는 낸드 플래시 메모리(130)의 각 페이지들의 프로그램 파라미터(Program parameter), 독출 파라미터(Read parameter), 그리고 소거 파라미터(Erase parameter) 들 중 적어도 하나 이상을 포함한다. 낸드 플래시 메모리(130)로의 액세스는 상술한 페이지 각각에 대응하는 설정 정보에 의거하여 수행된다. 콘텐츠 메모리(110)는 바람직하게는 설정 정보를 전원 공급에 관계없이 유지할 수 있는 불휘발성 메모리 장치로 구성된다. 특히 콘텐츠 메모리(110)는 설정 정보의 업데이트가 지속적으로 수행되기 위해 프로그램 가능한 불휘발성 메모리 장치로 구성되어야할 것이다.
컨트롤 레지스터(115)는 상술한 설정 정보를 일시 저장하며, 저장된 설정 정보는 낸드 플래시 메모리(130)로 액세스하는 프로세싱 유닛(150)에 제공된다. 컨트롤 레지스터(115)에는 프로세싱 유닛(150)에 의해서 제공되는 명령어 및 어드레스에 대응하는 페이지들의 설정 정보가 저장된다. 콘텐츠 메모리(110)와 컨트롤 레지스터(115)는 해당 어드레스에 대응하는 설정 정보를 프로세싱 유닛(150)으로 제공하는 설정 정보 공급부(120)를 구성한다. 여기서, 상술한 컨트롤 레지스터(115)의 동작은 후술하게 되는 램(140)에서 대체될 수 있음은 이 분야에서 통상의 지식을 습득한 자들에게는 자명하다. 컨트롤 레지스터(115)는 시스템 버스(180)에 전기적 으로 연결된다.
낸드 플래시 메모리(130)는 고집적화된 플래시 메모리 셀들을 포함한다. 특히 임베디드 환경에서, 낸드 플래시 메모리(130)는 노어형 플래시 메모리(160)와 고전압을 공유하는 경우가 많다. 메모리 셀의 프로그램을 위해서 낸드 플래시 메모리(130)의 벌크 영역으로는 음의 고전압(약 -6V)이 인가된다. 그리고 선택 워드 라인으로는 10V의 고전압이 인가됨으로써 메모리 셀은 F-N 터널링에 의해서 프로그램된다. 임베디드 환경에서 낸드 플래시 메모리(130)는 플래시 인터페이스와 같은 인터페이스의 사용없이 시스템 버스(180)에 직접 연결되도록 구성될 수 있다. 예를 들면, 플래시 인터페이스가 담당하는 플래시 전환 계층(Flash translation layer; 이하 FTL)의 역할을 이미 구비되는 프로세싱 유닛(150)이 담당한다. 임베디드 환경에서 낸드 플래시 메모리(130)는 어드레스, 제어 신호들, 그리고 데이터를 개별적으로 입력받도록 구성될 수 있다.
램(140)은 시스템 버스(180)에 전기적으로 연결되며 시스템(100)의 동작 메모리로써 사용된다. 노어형 플래시 메모리(160)에 저장된 부트 코드(Boot code)나 기타 응용 프로그램들(Application program)이 시스템(100)의 부팅 동작시에 램(140)에 로드된다. 램(140)은 상술한 컨트롤 레지스터(115)의 역할을 대신하여 콘텐츠 메모리(110)로부터 독출된 설정 정보를 로드할 수 있다. 낸드 플래시 메모리(130)로의 액세스 동작시, 램(140)에 로드된 설정 정보는 프로세싱 유닛(160)에 의해서 참조된다.
프로세싱 유닛(160)은 램(140)에 로드되는 부트 코드나 운영 체제(OS)에 의 하여 시스템(100)의 제반 제어 동작을 수행한다. 더불어 임베디드 환경에서, 프로세싱 유닛(160)은 낸드 플래시 메모리(130)의 프로그램, 독출, 소거 동작 등을 직접 제어한다. 즉, 일반적인 낸드 플래시 메모리에서 플래시 인터페이스(Flash interface)가 수행하는 제반 제어 동작을 프로세싱 유닛(160)이 담당한다.
노어 플래시 메모리(160)는 시스템 버스(180)에 전기적으로 연결되며, 프로세싱 유닛(150)에 의해서 실행되는 코드 데이터나 기타 프로그램들을 저장한다. 인터페이스 회로(170)는 시스템(100)과 호스트(Host)와의 데이터 교환을 제어한다.
상술한 도 3의 설명에 의하면, 본 발명의 시스템(100)은 낸드 플래시 메모리(130)와 낸드 플래시 메모리의 페이지(Page) 단위 또는 블록(Block) 단위의 설정 정보가 저장되는 콘텐츠 메모리(110)를 포함한다. 프로세싱 유닛(150)에 의해서 실행되는 낸드 플래시 메모리(130)로의 액세스 동작은 상술한 설정 정보에 의거하여 이루어진다. 낸드 플래시 메모리(130)는 페이지 단위로 세분화되는 동작 특성들이 고려되어 프로그램, 독출 및 소거 동작들이 이루어진다. 따라서, 본 발명의 시스템은 고속/고신뢰성의 낸드 플래시 메모리(130)로의 액세스 동작이 가능하다.
도 4는 상술한 도 3의 콘텐츠 메모리(110)의 데이터 구성을 간략히 보여주는 블록도이다. 도 4를 참조하면, 본 발명의 콘텐츠 메모리(110)는 낸드 플래시 메모리(130)를 구성하는 페이지들 각각에 대한 설정 정보를 저장한다. 페이지들 각각에 대한 설정 정보는 저장 영역(111~114)에 저장된다. 낸드 플래시 메모리(130)에 총 n개의 페이지가 존재하는 경우, 콘텐츠 메모리(110)는 n개의 페이지 각각에 대한 설정 정보들을 저장한다.
예시적으로 페이지 0(Page 0)에 대한 설정 정보가 저장된 영역 (114)이 인용부호 (116~118)로 도시되어 있다. 낸드 플래시 메모리(130)의 페이지 0(Page 0)에 대응하는 설정 정보(Page 0 setting parameters)는 프로그램 동작에 필요한 프로그램 파라미터(116)를 포함한다. 그리고 페이지 0(Page 0)에 대응하는 설정 정보(Page 0 setting parameters)는 소거 파라미터(117) 및 독출 파라미터(118)를 포함한다.
프로그램 파라미터(116)는 낸드 플래시 메모리의 프로그램 동작에 필요한 제반 정보들이 포함된다. 예를 들면, 대응하는 페이지의 프로그램 시작 전압(ISPP 적용시), 프로그램 펄스의 스텝 크기 또는 프로그램에 소요되는 루프 수가 프로그램 파라미터(116)에 포함된다. 프로그램 파라미터(116)에는 상술한 조건들 이외에도 최적의 프로그램 검증을 위한 검증 전압(Verify voltage)들이 포함될 수 있다.
소거 파라미터(117)는 대응하는 메모리 영역의 소거 전압들이 포함된다. 예를 들면, 소거 파라미터(117)는 소거 검증 전압(Erase verify voltage)이 포함될 수 있다. 소거 파라미터(117)는 소거 동작시 벌크 영역에 인가되는 전압 또는 소거 전압의 인가 시간으로 제공될 수 있다. 진보적인 기술에서는 메모리 블록의 벌크에 고전압의 인가와 동시에 각 워드 라인에 인가되는 워드 라인 전압이 소거 파라미터에 포함될 수 있음은 이 분야에서 통상의 지식을 습득한 자들에게는 자명하다.
독출 파라미터(118)는 대응하는 페이지에 최적화된 독출 전압들(Read voltage)이 포함된다. 대응하는 페이지에 포함되는 메모리 셀들의 문턱전압 분포에 가장 큰 읽기 마진을 제공할 수 있는 전압이 독출 파라미터(118)에 포함될 수 있 다.
콘텐츠 메모리(110)는 또한, 낸드 플래시 메모리(130)의 코드 데이터나 기타 파라미터들을 저장할 수 있다.
이상의 도 4를 통한 설명에서, 콘텐츠 메모리(110)는 낸드 플래시 메모리(130)의 각 페이지에 대응하는 설정 정보가 저장됨이 설명되었다. 그러나, 설정 정보는 페이지 단위뿐만 아니라 그 이상 또는 이하의 메모리 영역 단위에 대한 액세스 데이터를 저장할 수 있음은 이 분야에서 통상의 지식을 습득한 자들에게는 자명하다. 예를 들면, 섹터나 블록 단위로 상술한 설정 정보가 저장될 수 있다.
도 5는 본 발명에 따른 프로세싱 유닛(150)에 의해서 실행되는 낸드 플래시 메모리(130)로의 액세스 동작을 간략히 보여주는 순서도이다. 도 5를 참조하면, 각 동작 모드들(소거, 독출, 프로그램)에 따라 프로세싱 유닛(150)은 콘텐츠 메모리(110)에 저장된 해당 파라미터를 독출한다. 그리고 독출된 파라미터를 기초로 낸드 플래시 메모리(130)에 액세스한다. 좀더 자세히 설명하면 다음과 같다.
액세스 동작이 시작되면, 프로세싱 유닛(150)은 낸드 플래시 메모리(130)에 제공하는 명령어와 어드레스를 검출한다(S10). 프로세싱 유닛(150)은 명령어를 검출하여 어떠한 동작을 수행할지 판단한다(S20). 소거 동작 모드로 판단되면, 프로세싱 유닛(150)은 콘텐츠 메모리(110)에 액세스하여 해당 어드레스에 대응하는 페이지의 소거 파라미터(Erase parameter)를 독출한다. 독출된 소거 파라미터는 컨트롤 레지스터(115) 또는 램(140)에 저장된다(S30). 프로세싱 유닛(150)은 독출된 소거 파라미터를 기초로 최적화된 소거 전압, 소거 타이밍을 계산한다. 프로세싱 유 닛(150)은 상술한 최적화된 전압 조건, 시간 조건하에 선택된 메모리 영역을 소거 하도록 낸드 플래시 메모리(130)를 제어한다(S40). 소거 동작이 완료되면, 프로세싱 유닛(150)은 해당 메모리 영역의 소거 파라미터와 독출 파라미터를 콘텐츠 메모리(110)에 재프로그램한다. 소거 동작 이후에 콘텐츠 메모리(110)에 재프로그램되는 소거 파라미터와 독출 파라미터는 프로세싱 유닛의 연산 동작에 따라 최적의 값들로 업데이트된 파라미터들일 수 있다(S50).
동작 모드가 독출 모드인 것으로 검출되면, 프로세싱 유닛(150)은 콘텐츠 메모리(110)로부터 어드레스에 대응하는 페이지 또는 페이지들의 독출 파라미터(Read parameter)를 독출한다(S60). 프로세싱 유닛(150)은 독출된 파라미터에 의거하여 낸드 플래시 메모리에 액세스하고, 해당 어드레스에 대응하는 데이터를 읽는다. 독출 파라미터는 예를 들면, 해당 페이지에 대응하는 최적의 독출 전압들이다. 하나의 메모리 셀에 복수의 데이터가 저장되는 멀티 비트 메모리인 경우, 메모리 셀은 멀티 비트 데이터에 각각 대응하는 복수의 문턱전압 상태들 중 어느 하나로 프로그램된다. 따라서, 하나의 페이지에 대응하는 독출 전압은 상술한 복수의 문턱전압 분포의 수에 따라 결정된다(S70). 독출 동작 모드에서는 독출 파라미터의 업데이트 동작이 포함될 필요가 없다. 왜냐하면, 프로그램 모드나, 소거 모드에서 독출 파라미터가 최적화된 값으로 업데이트되기 때문이다.
검출된 동작 모드가 프로그램 모드인 경우, 프로세싱 유닛(150)은 콘텐츠 메모리(110)로부터 해당 페이지 또는 페이지들의 프로그램 파라미터를 독출한다. 독출된 프로그램 파라미터는 컨트롤 레지스터(115) 또는 램(140)에 저장된다(S80). 프로세싱 유닛(150)은 독출된 프로그램 파라미터를 기초로 최적화된 프로그램 시작 전압, 프로그램 루프 수, 프로그램 펄스의 스텝 크기, 검증 전압 등을 설정한다. 그리고 프로세싱 유닛(150)은 해당 페이지의 프로그램을 위해 최적화된 상술한 전압들에 따라 선택된 페이지들을 프로그램하도록 낸드 플래시 메모리(130)를 제어한다(S90). 어드레스에 대응하는 페이지에 대한 프로그램 동작이 완료되면, 프로세싱 유닛(150)은 해당 메모리 영역의 프로그램 파라미터와 독출 파라미터를 콘텐츠 메모리(110)에 업데이트한다. 여기서, 업데이트되는 프로그램 파라미터와 독출 파라미터는 프로세싱 유닛(150)에 의해서 최적의 값들로 계산되며, 이후에는 콘텐츠 메모리에 프로그램된다(S100).
이상의 각 동작 모드에 대응하는 파라미터들을 제공하는 콘텐츠 메모리(110)를 포함하는 본 발명의 낸드 플래시 메모리로의 액세스 방법에 따르면, 최적화된 액세스 파라미터가 항상 제공된다. 따라서, 액세스 속도가 증가되며 고신뢰성을 갖는 임베디드 시스템을 구현할 수 있다.
도 6a, 도 6b 및 도 6c는 본 발명의 프로그램 파라미터들의 설정에 따라 제공되는 프로그램 조건들을 예시적으로 보여주는 도면들이다. 도 6a를 참조하면, 프로그램 스타트 전압(Program state voltage)이 각 페이지에 최적화된 크기로 제공될 수 있음을 보여준다. 도 6b는 프로그램 동작을 위한 프로그램 전압의 스텝 크기를 다양하게 제공할 수 있음을 보여주는 도면이다. 콘텐츠 메모리(110)에 저장된 프로그램 파라미터 중에는 프로그램 전압의 스텝 크기를 선택하는 파라미터가 존재한다. 복수의 스텝 크기들(ΔV0, ΔV1, ΔV2) 중, 대응하는 페이지에 최적의 스텝 들로 선택되어 콘텐츠 메모리(110)에 저장된다. 도 6c는 선택된 페이지의 프로그램 파라미터로써 루프 수를 도시하고 있다. 대응하는 페이지에 포함되는 메모리 셀들의 프로그램 속도에 최적화된 프로그램 루프 수가 프로그램 파라미터로 선택될 수 있다.
도 7은 본 발명의 독출 파라미터의 설정 방법을 예시적으로 보여주는 도면이다. 도 7을 참조하면, 독출 전압(Vrd)은 페이지 단위의 메모리 셀들이 형성하는 문턱전압 분포에 최적화된 전압으로 선택된다. 독출 파라미터는 최적화된 독출 전압을 선택하도록 콘텐츠 메모리(110)에 프로그램될 것이다. 도 7에는 선택 가능한 독출 전압을 (Vrd0, Vrd0′, Vrd0″)과 같이 3가지 전압들 중 어느 하나를 선택하는 실시예로 설명되었다. 그러나, 선택할 수 있는 독출 전압의 종류는 3가지 이상으로 설정될 수 있음은 이 분야에서 통상의 지식을 습득한 자들에게는 자명하다.
이상의 설명에 따른 본 발명의 낸드 플래시 메모리는 노어형 플래시 메모리와 공유할 수 있는 고전압 조건에서 프로그램 동작을 수행하는 임베디드 낸드 플래시 메모리를 예시적으로 개시하였다. 그러나, 본 발명은 임베디드 낸드 플래시 메모리에만 국한되지는 않는다. 본 발명의 프로그램 방법이 사용될 수 있는 모든 반도체 메모리 장치들에 대해서 적용될 수 있음은 이 분야에서 통상의 지식을 습득한 자들에게 자명하다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상에서 기술된 본 발명에 의하면, 최소 액세스 단위로 액세스 파라미터를 제공할 수 있고 지속적으로 액세스 파라미터의 업데이트가 가능하기 때문에 고속 및 고신뢰성의 임베디드 플래시 메모리 시스템을 구현할 수 있다.

Claims (30)

  1. 복수의 저장 영역들을 포함하는 플래시 메모리 장치;
    상기 복수의 저장 영역들 각각에 대응하는 설정 정보를 저장하는 콘텐츠 메모리; 및
    상기 플래시 메모리 장치로의 액세스 동작시, 상기 설정 정보를 참조하여 상기 플래시 메모리 장치의 동작 조건을 설정하는 프로세싱 유닛을 포함하는 시스템.
  2. 제 1 항에 있어서,
    상기 플래시 메모리 장치는 낸드형 플래시 메모리 장치인 것을 특징으로 하는 시스템.
  3. 제 2 항에 있어서,
    상기 복수의 저장 영역들은 페이지 단위인 것을 특징으로 하는 시스템.
  4. 제 3 항에 있어서,
    상기 설정 정보는 상기 페이지 단위 각각에 대응하는 프로그램 파라미터, 소거 파라미터 그리고 독출 파라미터들 중 적어도 하나 이상을 포함하는 시스템.
  5. 제 4 항에 있어서,
    상기 프로그램 파라미터는 상기 페이지 단위 각각에 대응하는 프로그램 시작 전압, 프로그램 전압의 스텝 폭 및 레벨, 그리고 프로그램 루프 수에 대한 정보들 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 시스템.
  6. 제 4 항에 있어서,
    상기 소거 파라미터는 소거 동작시 인가되는 벌크 전압의 크기를 포함하는 시스템.
  7. 제 4 항에 있어서,
    상기 독출 파라미터는 독출 동작시 인가되는 워드 라인 전압의 크기를 포함하는 시스템.
  8. 제 1 항에 있어서,
    상기 콘텐츠 메모리는 불휘발성 메모리인 것을 특징으로 하는 시스템.
  9. 제 8 항에 있어서,
    상기 프로세싱 유닛은 상기 액세스 동작의 모드를 검출하고 검출된 액세스 동작의 모드에 대응하는 설정 정보를 상기 콘텐츠 메모리로부터 읽는 것을 특징으로 하는 시스템.
  10. 제 9 항에 있어서,
    상기 프로세싱 유닛은 상기 설정 정보를 참조하여 읽기/쓰기 동작들 중 어느 하나의 동작을 수행하기 위한 제어 동작을 실시하는 것을 특징으로 하는 시스템.
  11. 제 10 항에 있어서,
    상기 프로세싱 유닛은 상기 액세스 동작 후에 상기 설정 정보를 상기 콘텐츠 메모리에 업데이트하는 것을 특징으로 하는 시스템.
  12. 제 1 항에 있어서,
    상기 콘텐츠 메모리로부터 독출된 상기 설정 정보가 일시 저장되는 컨트롤 레지스터를 더 포함하는 시스템.
  13. 제 12 항에 있어서,
    상기 설정 정보는 상기 복수의 저장 영역들 중 상기 액세스 동작 모드에서 액세스 되는 적어도 하나의 저장 영역에 대응하는 파라미터들인 것을 특징으로 하는 시스템.
  14. 제 1 항에 있어서,
    상기 플래시 메모리 장치, 상기 콘텐츠 메모리 및 상기 프로세싱 유닛은 단일 칩 상에 형성되는 임베디드형 장치들인 것을 특징으로 하는 시스템.
  15. 복수의 저장 영역들을 포함하는 플래시 메모리 장치의 액세스 방법에 있어서:
    액세스 모드를 검출하는 단계;
    상기 액세스 모드에 대응하는 설정 정보를 읽어오는 단계; 및
    상기 설정 정보에 따라 상기 플래시 메모리 장치의 동작 조건을 설정하는 단계를 포함하는 액세스 방법.
  16. 제 15 항에 있어서,
    상기 액세스 모드는 상기 플래시 메모리 장치로 데이터를 기입하는 프로그램 동작 모드인 것을 특징으로 하는 액세스 방법.
  17. 제 16 항에 있어서,
    상기 프로그램 동작 모드에 대응하는 설정 정보는 프로그램 시작 전압, 프로그램 펄스의 스텝 크기, 프로그램 루프 수 및 검증 전압의 크기에 대한 정보들 중 적어도 하나를 포함하는 액세스 방법.
  18. 제 15 항에 있어서,
    상기 액세스 모드는 상기 플래시 메모리 장치에 프로그램된 데이터를 독출하는 읽기 동작 모드인 것을 특징으로 하는 액세스 방법.
  19. 제 18 항에 있어서,
    상기 읽기 동작 모드에 대응하는 설정 정보는 상기 프로그램된 데이터를 독출하는 동작 동안 선택된 워드 라인으로 공급되는 전압의 정보를 포함하는 액세스 방법.
  20. 제 15 항에 있어서,
    상기 액세스 모드는 상기 플래시 메모리 장치에 프로그램된 데이터를 삭제하는 소거 동작 모드인 것을 특징으로 하는 액세스 방법.
  21. 제 20 항에 있어서,
    상기 소거 동작 모드에 대응하는 설정 정보는 소거 동작시 인가되는 벌크 전압 정보 또는 워드 라인 전압의 크기 정보들 중 적어도 어느 하나를 포함하는 액세스 방법.
  22. 제 15 항에 있어서,
    상기 플래시 메모리 장치의 동작 조건을 설정하는 단계가 완료되면 상기 액세스 모드에 따라 상기 플래시 메모리 장치를 액세스하는 단계를 더 포함하는 액세스 방법.
  23. 제 22 항에 있어서,
    액세스하는 단계에 뒤따라 상기 설정 정보를 업데이트하는 단계를 더 포함하는 액세스 방법.
  24. 제 15 항에 있어서,
    상기 설정 정보는 상기 플래시 메모리 장치와는 별도로 구비되는 불휘발성 메모리에 저장되는 액세스 방법.
  25. 제 15 항에 있어서,
    상기 플래시 메모리 장치는 낸드형 플래시 메모리인 것을 특징으로 하는 액세스 방법.
  26. 제 25 항에 있어서,
    상기 복수의 저장 영역은 페이지 단위에 대응하는 것을 특징으로 하는 액세스 방법.
  27. 제 25 항에 있어서,
    상기 복수의 저장 영역은 블록 단위에 대응하는 것을 특징으로 하는 액세스 방법.
  28. 제 15 항에 있어서,
    상기 플래시 메모리 장치는 임베디드 낸드 플래시 메모리 장치인 것을 특징으로 하는 액세스 방법.
  29. 복수의 저장 영역들을 포함하는 플래시 메모리 장치; 그리고
    상기 플래시 메모리 장치로의 액세스 동작시, 상기 복수의 저장 영역들 각각에 대응하는 설정 정보를 참조하여 상기 플래시 메모리 장치의 동작 조건을 설정하는 프로세싱 유닛을 포함하는 시스템.
  30. 제 29 항에 있어서,
    상기 복수의 저장 영역들 각각에 대응하는 설정 정보는 콘텐츠 메모리에 저장되는 시스템.
KR1020070008025A 2007-01-25 2007-01-25 향상된 동작 특성을 갖는 플래시 메모리 시스템 및 그것의액세스 방법 KR100823169B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070008025A KR100823169B1 (ko) 2007-01-25 2007-01-25 향상된 동작 특성을 갖는 플래시 메모리 시스템 및 그것의액세스 방법
US11/693,106 US20080181008A1 (en) 2007-01-25 2007-03-29 Flash memory system capable of improving access performance and access method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070008025A KR100823169B1 (ko) 2007-01-25 2007-01-25 향상된 동작 특성을 갖는 플래시 메모리 시스템 및 그것의액세스 방법

Publications (1)

Publication Number Publication Date
KR100823169B1 true KR100823169B1 (ko) 2008-04-18

Family

ID=39571846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070008025A KR100823169B1 (ko) 2007-01-25 2007-01-25 향상된 동작 특성을 갖는 플래시 메모리 시스템 및 그것의액세스 방법

Country Status (2)

Country Link
US (1) US20080181008A1 (ko)
KR (1) KR100823169B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101571763B1 (ko) * 2008-07-07 2015-12-07 삼성전자주식회사 적응적 제어 스킴을 가지는 메모리 장치 및 그 동작 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101111900B (zh) * 2005-01-27 2011-02-16 斯班逊有限公司 半导体装置、地址分配方法
KR20120001748A (ko) * 2009-03-24 2012-01-04 램버스 인코포레이티드 비휘발성 메모리에 대한 펄스 제어
KR101113894B1 (ko) * 2010-05-18 2012-02-29 주식회사 노바칩스 반도체 메모리 시스템 및 이의 제어 방법
US8559231B2 (en) * 2011-03-08 2013-10-15 Micron Technology, Inc. Sense operation in a stacked memory array device
CN103793538A (zh) * 2014-03-06 2014-05-14 赛特斯信息科技股份有限公司 实现数据库宕机情况下网站服务恢复的系统及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6721837B2 (en) 1998-11-09 2004-04-13 Broadcom Corporation Graphics display system with unified memory architecture
KR100651689B1 (ko) * 2005-11-29 2006-12-01 주식회사 애트랩 컨텐츠를 내장한 컴퓨터 주변기기와 이를 이용한 컨텐츠출력 방법
US7173838B2 (en) 2004-06-08 2007-02-06 Hitachi, Ltd. Content addressable memory device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100387527B1 (ko) * 2001-05-23 2003-06-27 삼성전자주식회사 레이아웃 사이즈가 감소된 로우 디코더를 갖는 불휘발성반도체 메모리장치
KR20020089587A (ko) * 2001-05-23 2002-11-30 삼성전자 주식회사 공유벌크로 형성된 섹터구조를 갖는 불휘발성 반도체메모리 장치
KR100395771B1 (ko) * 2001-06-16 2003-08-21 삼성전자주식회사 불휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
US6614689B2 (en) * 2001-08-13 2003-09-02 Micron Technology, Inc. Non-volatile memory having a control mini-array
KR100555506B1 (ko) * 2003-07-11 2006-03-03 삼성전자주식회사 프로그램된 메모리 셀들과 프로그램 및 소거 가능한메모리 셀들을 포함하는 메모리 장치
US7272050B2 (en) * 2004-08-10 2007-09-18 Samsung Electronics Co., Ltd. Non-volatile memory device and erase method of the same
US7369438B2 (en) * 2004-12-28 2008-05-06 Aplus Flash Technology, Inc. Combo memory design and technology for multiple-function java card, sim-card, bio-passport and bio-id card applications

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6721837B2 (en) 1998-11-09 2004-04-13 Broadcom Corporation Graphics display system with unified memory architecture
US7173838B2 (en) 2004-06-08 2007-02-06 Hitachi, Ltd. Content addressable memory device
KR100651689B1 (ko) * 2005-11-29 2006-12-01 주식회사 애트랩 컨텐츠를 내장한 컴퓨터 주변기기와 이를 이용한 컨텐츠출력 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101571763B1 (ko) * 2008-07-07 2015-12-07 삼성전자주식회사 적응적 제어 스킴을 가지는 메모리 장치 및 그 동작 방법

Also Published As

Publication number Publication date
US20080181008A1 (en) 2008-07-31

Similar Documents

Publication Publication Date Title
US8199587B2 (en) Memory devices and their operation with different sets of logical erase blocks
US8854885B2 (en) Apparatus and method for reduced peak power consumption during common operation of multi-nand flash memory devices
US8082382B2 (en) Memory device with user configurable density/performance
KR100894809B1 (ko) 메모리 시스템 및 그것의 프로그램 방법
US7821837B2 (en) Reprogrammable nonvolatile memory devices and methods
US20080172521A1 (en) Memory System Determining Storage Mode According to Host Provided Data Information
JP2015156251A (ja) ダイナミックマルチモード動作を有する不揮発性メモリ
US7706181B2 (en) Multi-bit programming device and method using single-bit memory cells
KR100823169B1 (ko) 향상된 동작 특성을 갖는 플래시 메모리 시스템 및 그것의액세스 방법
CN108877863B (zh) 快闪存储器存储装置及其操作方法
US20090070523A1 (en) Flash memory device storing data with multi-bit and single-bit forms and programming method thereof
US8902665B2 (en) Solid state storage system for uniformly using memory area and method controlling the same
US6459619B1 (en) Non-volatile semiconductor memory device for selectively re-checking word lines
KR100837273B1 (ko) 플래시 메모리 장치
KR20120036123A (ko) 비휘발성 메모리 장치
KR20190131535A (ko) 프로그램을 업데이트하기 위한 방법 및 장치
JP6708762B1 (ja) 半導体記憶装置
US7706191B2 (en) Systems and methods to reduce interference between memory cells
CN106448740B (zh) 一种嵌入式闪存提升良率的筛选办法
US20110157980A1 (en) Technique to reduce fg-fg interference in multi bit nand flash memory in case of adjacent pages not fully programmed
KR20120067763A (ko) 비휘발성 메모리 장치 및 그 테스트 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee