KR101571763B1 - 적응적 제어 스킴을 가지는 메모리 장치 및 그 동작 방법 - Google Patents

적응적 제어 스킴을 가지는 메모리 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR101571763B1
KR101571763B1 KR1020080065678A KR20080065678A KR101571763B1 KR 101571763 B1 KR101571763 B1 KR 101571763B1 KR 1020080065678 A KR1020080065678 A KR 1020080065678A KR 20080065678 A KR20080065678 A KR 20080065678A KR 101571763 B1 KR101571763 B1 KR 101571763B1
Authority
KR
South Korea
Prior art keywords
group
characteristic data
cell array
memory
data set
Prior art date
Application number
KR1020080065678A
Other languages
English (en)
Other versions
KR20100005585A (ko
Inventor
김두곤
박기태
강명곤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080065678A priority Critical patent/KR101571763B1/ko
Priority to US12/472,033 priority patent/US8144517B2/en
Priority to EP09251748.1A priority patent/EP2144251B1/en
Priority to CN200910158752.XA priority patent/CN101625896B/zh
Publication of KR20100005585A publication Critical patent/KR20100005585A/ko
Application granted granted Critical
Publication of KR101571763B1 publication Critical patent/KR101571763B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

적응적 제어 스킴을 가지는 메모리 장치 및 그 동작 방법이 개시된다. 본 발명의 메모리 장치는, 다수의 그룹으로 구분될 수 있는 메모리셀 어레이, 상기 다수의 그룹 각각에 대한 그룹별 특성 데이터 셋을 저장하며, 수신된 어드레스 신호에 상응하는 그룹의 특성 데이터 셋을 출력하는 룩업부, 및 수신된 명령에 따라, 상기 출력된 그룹 특성 데이터 셋을 이용하여 상기 메모리셀 어레이에 대한 동작을 제어하는 스테이트 머신을 구비하여, 메모리셀 어레이를 구성하는 메모리 블록별 또는 그룹별로 별도로 구비된 특성 데이터 셋을 이용하여 메모리 블록별 또는 그룹별로 적응적으로 프로그램, 소거, 독출 동작 등을 제어함으로써, 메모리 블록별 또는 그룹별로 동작 조건을 최적화시킬 수 있다.

Description

적응적 제어 스킴을 가지는 메모리 장치 및 그 동작 방법{Semiconductor memory device having adaptive control scheme and Operating Method of the same}
본 발명은 반도체 메모리 장치에 관한 것으로서, 더욱 상세하게는 메모리셀 어레이를 다수의 그룹으로 나누어 적응적으로 제어할 수 있는 비휘발성 메모리 장치에 관한 것이다.
반도체 메모리 장치는 데이터를 저장하기 위한 장치로, 크게 RAM(Random Access Memory)과 ROM(Read Only Memory)으로 나눌 수 있다. ROM은 전원이 끊어지더라도 저장된 데이터가 소멸하지 않는 불 휘발성 메모리(nonvolatile memory)이다. ROM에는 PROM(Programmable ROM), EPROM(Erasable PROM), EEPROM(Electrically EPROM), 플래시 메모리 장치(Flash Memory Device) 등이 있다. RAM은 전원이 끊어지면 저장된 데이터가 소멸하는 휘발성 메모리(volatile memory)이다. RAM에는 Dynamic RAM(DRAM)과 Static RAM(SRAM) 등이 있다. 그 외에 DRAM의 커패시터를 불 휘발성을 지닌 물질로 대체한 반도체 메모리 장치가 등장하고 있다. 강유전체 커패시터를 이용한 강유전체 램(ferroelectric RAM; FRAM), 티엠알(TMR; tunneling magneto-resistive) 막을 이용한 마그네틱 램(magnetic RAM; MRAM), 그리고 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 메모리 장치(phase changememory device) 등이 있다. 특히, 상 변화 메모리 장치는 온도 변화에 따른 상 변화(phase change), 즉 저항 변화를 이용한 불휘발성 메모리 장치이다.
한편, 반도체 메모리 장치의 집적도는 점점 증가하고 있다. 집적도를 증가시키기 위하여 메모리셀 어레이를 3차원 스택 구조로 구현하는 메모리 장치가 제안되고 있다. 이와 같이 메모리셀 어레이에 집적되는 메모리셀 들의 수가 많아지고, 메모리셀 어레이의 구조가 다층화됨에 따라 메모리셀들의 셀 산포 역시 넓어지는 경향이 있다. 예컨대, 다층 구조를 가지는 메모리셀 어레이에서 1층에 속하는 메모리셀들의 프로그램 상태의 셀 산포와 2층에 속하는 메모리셀들의 프로그램 상태의 셀 산포는 달라질 수 있다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 메모리셀 어레이를 구성하는 메모리 블록별 또는 그룹별로 적응적으로 제어할 수 있는 반도체 메모리 장치를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 메모리 장치는 다수의 그룹으로 구분될 수 있는 메모리셀 어레이; 룩업부; 및 스테이트 머신을 구비한다. 상기 룩업부는 상기 다수의 그룹 각각에 대한 그룹별 특성 데이터 셋을 저장하며, 수신된 어드레스 신호에 상응하는 그룹의 특성 데이터 셋을 출력한다. 상기 스테이트 머신은 수신된 명령에 따라, 상기 출력된 그룹 특성 데이터 셋을 이용하여 상기 메모리셀 어레이에 대한 동작을 제어한다.
상기 룩업부는, 상기 그룹별 특성 데이터 셋을 저장하는 룩업 테이블 저장부; 상기 어드레스 신호에 상응하는 그룹 정보를 출력하는 어드레스 비교기; 및 상기 그룹 정보에 응답하여 상기 룩업 테이블로부터 상기 그룹별 특성 데이터 셋 중 상기 그룹 정보에 상응하는 그룹의 특성 데이터 셋을 선택하여 출력하는 선택기를 포함할 수 있다. 상기 룩업 테이블 저장부는 비휘발성 메모리 소자를 포함할 수 있다.
상기 메모리셀 어레이는 사용자 데이터를 저장하기 위한 메인 셀 어레이와 오버헤드 데이터를 저장하기 위한 스페어 셀 어레이를 포함하며, 상기 그룹별 특성 데이터 셋은 상기 스페어 셀 어레이에 미리 저장되고, 상기 반도체 메모리 장치의 파워가 온되면, 상기 스페어 셀 어레이로부터 독출되어 상기 룩업 테이블 저장부에 저장될 수 있다.
상기 그룹별 특성 데이터 셋은, 상기 프로그램 동작을 실행하는 데 필요한 적어도 하나의 값을 포함하는 프로그램 특성 데이터 셋; 상기 소거 동작을 실행하는 데 필요한 적어도 하나의 값을 포함하는 소거 특성 데이터 셋; 및 상기 독출 동작을 실행하는 데 필요한 적어도 하나의 값을 포함하는 독출 특성 데이터 셋을 포함할 수 있다.
상기 메모리셀 어레이는 다수의 메모리 셀들이 수평 방향 및 수직 방향으로 배열되는 다층 구조를 가질 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 메모리 장치의 동작 방법은, 메모리셀 어레이를 다수의 그룹으로 나누어 그룹별 특성 데이터 셋을 룩업 부에 저장하는 단계; 명령을 수신하고 해석하는 단계; 어드레스 신호를 수신하는 단계; 상기 룩업부로부터 상기 어드레스 신호에 상응하는 그룹의 특성 데이터 셋을 추출하는 단계; 및 상기 추출된 특성 데이터 셋에 따라 상기 명령에 상응하는 동작을 실행하는 단계를 구비한다.
상기 특성 데이터 셋을 추출하는 단계는, 상기 어드레스 신호 중 블록 어드레스를 그룹별 어드레스 정보와 비교하는 단계; 및 상기 블록 어드레스에 상응하는 상기 그룹 정보를 출력하는 단계를 포함할 수 있다.
상술한 바와 같이 본 발명에 따르면, 메모리셀 어레이를 구성하는 메모리 블록별 또는 그룹별로 특성 데이터 셋(예컨대, 프로그램 동작에 필요한 데이터 셋, 소거 동작에 필요한 데이터 셋, 독출 동작에 필요한 데이터 셋 등)을 따로 구비하여, 메모리 블록별 또는 그룹별로 적응적으로 프로그램, 소거, 독출 동작 등을 제어함으로써, 메모리 블록별 또는 그룹별로 동작 조건을 최적화시킬 수 있다. 이에 따라 반도체 메모리 장치의 성능이 향상될 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성 요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치의 구성 블록도이다.
이를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 로우 디코더(120), 페이지 버퍼(P/B, 130), 스테이트 머신(140), 아날로그 제어부(150), 어드레스 로직부(160), 명령어 로직부(170), 전원 검출부(180), R/B부(190), 룩업부(200)를 구비한다. 물론, 메모리 장치(100)는 도 1에 도시된 구성 요소 외의 다른 구성요소를 더 구비할 수 있다.
메모리 셀 어레이(110)는 메인 셀 어레이(111)와 스페어 셀 어레이(112)를 포함할 수 있다. 메인 셀 어레이(111) 및 스페어 셀 어레이(112)는 각각 복수의 비휘발성 메모리 셀들을 포함한다. 메인 셀 어레이(111)는 사용자 데이터를 저장할 수 있고, 스페어 셀 어레이(112)는 오버헤드 데이터(예컨대, 소거 카운트 등)를 저장할 수 있다. 또한 스페어 셀 어레이(112)는 후술하는 그룹별 특성 데이터 셋을 저장할 수 있다. 스페어 셀 어레이(112)는 전체 셀 어레이 중 1% 이하일 수 있다.
어드레스 로직부(160)는 어드레스 신호를 수신하여, 버퍼링할 수 있다. 어드레스는 워드 라인을 선택하기 위한 행 어드레스(Row Address)와 비트 라인을 선택하기 위한 열 어드레스(Column Address)로 구분될 수 있다.
명령어 로직부(170)는 명령 신호를 수신하여 디코딩하여 스테이트 머신(140)으로 출력할 수 있다.
전원 검출부(180)는 메모리 장치로 인가되는 전압, 혹은 메모리 장치 내부적으로 생성된 전압의 레벨을 검출할 수 있다.
로우 디코더(120)는 행 어드레스를 디코딩하고, 디코딩된 행 어드레스에 따라 선택된 워드라인을 구동한다.
페이지 버퍼(P/B, 130)는 선택된 워드라인에 접속된 메모리 셀로부터 독출되어 다수의 비트라인을 통해 출력되는 데이터를 감지하여 일시적으로 저장한다.
룩업부(200)는 메모리셀 어레이(110)를 다수의 그룹으로 구분하여 다수의 그룹 각각에 대한 그룹별 특성 데이터 셋을 저장하며, 입력된 어드레스 신호에 상응하는 그룹의 특성 데이터 셋을 출력한다. 메모리 셀 어레이(110)는 다수의 그룹으로 매핑될 수 있는데, 메모리 블록별로 하나의 그룹으로 매핑되거나 혹은 2 이상의 메모리 블록이 하나의 그룹으로 매핑될 수 있다. 룩업부(200)의 구성 및 기능에 대해서는 도 2를 참조하여 상세히 후술한다.
스테이트 머신(140)은 명령어 로직부(170)으로부터 입력된 명령에 따라 메모리셀 어레이(110)에 대한 동작(예컨대, 프로그램 동작, 소거 동작, 독출 동작 등)을 제어한다. 이 때, 스테이트 머신(140)은 룩업부(200)로부터 출력된 그룹 특성 데이터 셋을 이용하여 메모리셀 어레이(110)의 억세스를 제어한다. 이와 같이 외부로부터 입력된 명령에 상응하는 동작을 제어하기 위하여, 도시되지는 않지만, 스테이트 머신(140)은 코아 제어로직, 타이밍 컨트롤러, 스케쥴러, 루프 카운터 등을 구비할 수 있다.
아날로그 제어부(150)는 스테이트 머신(140)의 제어에 따라, 메모리 셀 어레이(110)를 엑세스(예컨대, 프로그램, 소거, 독출)하는데 필요한 고전압들을 발생할 수 있다. 이를 위하여, 도시되지는 않지만, 아날로그 제어부(150)는 기준 전압 발생기, 오실레이터, 클럭 드라이버, 전하 펌프, 전압 레귤레이터 등을 구비할 수 있다.
레디/비지부(190)는 스테이트 머신(140)의 제어에 따라, 레디/비지 신호(R/B)를 비지 상태로 설정하거나 혹은 레디 상태로 설정함으로써 외부에서 반도체 메모리 장치의 상태를 알 수 있도록 한다.
도 2는 본 발명의 일 실시예에 따른 룩업부(200)의 구성 블록도이다.
도 2를 참조하면, 룩업부(200)는 어드레스 비교기(210), 저장부(220), 및 선택기(230)를 구비할 수 있다. 어드레스 비교기(210)는 어드레스 로직부(160)로부터 어드레스 신호를 수신하고, 수신된 어드레스 신호에 해당하는 그룹 정보(SEL)를 출력한다,
저장부(220)는 룩업 테이블(221)을 저장한다. 룩업 테이블(221)은 각 그룹별 특성 데이터 셋을 포함한다. 각 그룹별 특성 데이터 셋을 저장하기 위하여 저장부(220)는 다수의 레지스터들, 래치들 및/또는 메모리셀들을 포함할 수 있다. 예컨대, 저장부(220)는 도 3에 도시된 바와 같이, 각 그룹별 특성 데이터를 저장하는 메모리 셀 어레이(222)와 메모리 셀 어레이(220)의 데이터를 출력하기 위한 래치(223)를 포함할 수 있다. 메모리 셀 어레이(222)가 비휘발성 메모리셀들을 포함 하는 경우, 각 그룹별 특성 데이터는 룩업 데이터블(221)에 미리 저장될 수 있고, 메모리 셀 어레이(222)가 휘발성 메모리셀들을 포함하는 경우, 각 그룹별 특성 데이터는 스페어 셀 어레이(112)에 미리 저장된 후 파워 온 리셋 시퀀스 동안 룩업 데이터블(221)로 옮겨질 수 있다. 이에 대해서는 도 6을 참조하여 상세히 후술한다.
선택기(230)는 어드레스 비교기(210)로부터 출력되는 그룹 정보(SEL)에 응답하여 다수의 그룹별 특성 데이터 셋 중 그룹 정보(SEL)에 상응하는 특성 데이터 셋(SDATAi)을 선택하여 출력한다.
선택된 특성 데이터 셋(SDATAi)은 스테이트 머신(140) 및/또는 아날로그 제어부(150)로 입력될 수 있다.
도 4는 본 발명의 일 실시예에 따른 그룹별 특성 데이터 셋의 구성을 나타내는 도면이다. 도 4를 참조하면, 그룹별 특성 데이터 셋은 프로그램 특성 데이터 셋, 독출 특성 데이터 셋, 및 소거 특성 데이터 셋 중 적어도 하나를 포함할 수 있다.
프로그램 특성 데이터 셋은 ISPP(incremental step pulse programming) 방식으로 프로그램 동작을 수행하는 데 필요한 값들을 포함할 수 있다.
예컨대, 프로그램 특성 데이터 셋은, 프로그램 시작 전압(VSTART), 스텝 전압(VSTEP), 프로그램 제어 전압들(Vpp, Vpass 등), 최대 루프 횟수(NP, Number of Loop), 한 싸이클 프로그램 시간(One cycle program time), 각 상태에 대한 검증 전압(verify voltage of each state) 등을 포함할 수 있다.
ISPP 방식에서는, 도 12에 도시된 바와 같이 프로그램 전압(VPGM)이 프로그램 시작 전압(VSTART1 또는 VSTART2)부터 시작하여 스텝 전압(VSTEP1, VSEP2)만큼 점진적으로 높아지면서 최대 루프 횟수(NP)만큼 메모리 셀에 대한 프로그램이 반복적으로 수행될 수 있다.
독출 특성 데이터 셋은 독출 동작에 필요한 값들-예컨대, 독출 전압(select read voltage), 독출 제어 전압(Vread, Vblslf 등), 한 싸이클 독출 시간(one cycle read time) 등-을 포함할 수 있다.
소거 특성 데이터 셋은 소거 동작에 필요한 값들-예컨대, 소거 전압(erase voltage), 소거 시간(erase time), 소거 검증 전압 등-을 포함할 수 있다.
도 5는 본 발명의 일 실시예에 따른 다수의 메모리 블록들과 각 그룹간의 매핑을 나타내는 도면이다.
도 5를 참조하면, 메모리 셀 어레이(110)는 다수의 메모리 블록들(Block 1~Block m)을 포함할 수 있다. 그리고, 다수의 메모리 블록들(Block 1~Block m, m은 2이상의 정수) 각각은 다수의 그룹(Group 1~ Group n, n은 2이상의 정수) 중 어느 하나로 매핑될 수 있다. 각 그룹에 매핑되는 블록의 수는 1 이상의 자연수일 수 있다. 즉, 그룹에 속하는 메모리 블록의 수는 1 혹은 그 이상일 수 있다.
예컨대, 제1 메모리 블록(Block 1) 하나만 제1 그룹(group 1)에 속하고, 나머지 블록들 중 일부는 제2 그룹(group 2)에 나머지는 제3 그룹(group 3)에 속할 수 있다.
다수의 메모리 블록들이 다수(예컨대 3)의 그룹들로 나뉘어지면, 각 그룹별 로 특성 데이터 셋이 설정될 수 있다.
도 5에서는 블록 단위로 그룹을 나누는 예가 도시되어 있지만, 본 발명이 이에 한정되는 것은 아니다. 페이지 단위로 그룹이 구성될 수 있다. 따로 도시되지는 않지만, 다수의 메모리 블록들 각각은 다수의 페이지를 포함한다. 따라서, 하나 혹은 그 이상의 페이지가 하나의 그룹에 속하도록 매핑될 수 있다.
일반적으로, 프로그램 동작 및 독출 동작은 페이지 단위로 수행된다. 따라서, 프로그램 특성 데이터 셋이나 독출 특성 데이터 셋은 페이지 단위의 그룹별로 설정될 수 있다.
도 6은 본 발명의 일 실시예에 따른 특성 데이터 셋 설정 방법을 나타내는 흐름도이다.
도 6을 참조하면, 전원이 온되면, 파워 온 리셋 시퀀스를 수행한다(S110, S120). 또한 메모리 장치의 레디/비지 신호를 비지 상태로 설정하고(S130), 소정시간 대기한 후(S140), 전압(Vint) 레벨이 타겟 전압(Vtg) 레벨에 도달하였는지를 확인하여(S150), 전압 레벨이 타겟 전압 레벨에 도달하면 스페어 셀 어레이(112)에 미리 저장된 그룹별 특성 데이터를 독출하여 룩업부(200)에 저장한다(S160, S170). 그 후, 레디/비지 신호를 레디 상태로 설정한다(S180).
본 발명의 일 실시예에서는, 각 그룹별 특성 데이터는 스페어 셀 어레이(112)에 미리 저장되고, 파워 온 리셋 시퀀스 수행시 스페어 셀 어레이(112)로부터 독출되어 룩업부(200)의 룩업 테이블 저장부(220)에 저장된다. 그러나, 본 발명의 다른 실시예에서는 각 그룹별 특성 데이터가 미리 룩업부(200)의 룩업 테이블 저장부(220)에 저장될 수 있다. 예컨대, 본 발명의 다른 실시예에서는, 룩업 테이블 저장부(220)가 비휘발성 메모리 소자들을 포함하도록 구현됨으로써, 각 그룹별 특성 데이터가 룩업 테이블 저장부(220)의 비휘발성 메모리 소자에 저장될 수 있다.
그룹별 특성 데이터는 시험, 시뮬레이션 등을 통하여 미리 결정될 수 있다. 또한 그룹별 특성 데이터는 제품 공급자(반도체 메모리 장치의 공급자 또는 메모리 시스템의 공급자)에 의해 미리 설정되어 사용자에게 제공될 수도 있고, 사용자에 의해 설정될 수도 있다.
도 7은 본 발명의 일 실시예에 따른 메모리 장치의 동작 방법을 나타내는 흐름도이다.
도 7을 참조하면, 메모리 장치는 외부로부터 명령을 수신하고 이를 판독한다(S210). 판독된 명령에 따라 동작 실행에 필요한 해당 그룹의 특성 데이터 셋을 독출한다(S220). 독출된 그룹 특성 데이터 셋을 이용하여 동작을 실행한다(S230). 여기서 판독된 명령에 따라 실행되는 동작은 크게 세 가지 동작-프로그램 동작, 소거 동작, 독출 동작-으로 나뉠 수 있다.
도 8은 본 발명의 일 실시예에 따른 메모리 장치의 프로그램 동작 방법을 나타내는 흐름도이다.
도 8을 참조하면, 메모리 장치는 외부로부터 명령을 수신하고 이를 판독한다(S310). 본 실시예에서는 판독된 명령은 프로그램 명령이다.
판독된 프로그램 명령에 따라, 프로그램 동작 실행에 필요한 그룹의 특성 데 이터 셋을 독출한다(S321, S322, S323). 이를 위하여 어드레스 신호를 수신하고, 수신된 어드레스 신호에서 블록 어드레스를 추출하여 비교한다(S321). 블록 어드레스 신호에 해당하는 그룹 정보를 출력한다(S322). 이러한 과정은 어드레스 비교기(210)에서 이루어질 수 있다. 어드레스 비교기(210)는 각 그룹의 어드레스 정보를 미리 저장하고, 입력되는 블록 어드레스를 각 그룹의 어드레스 정보와 비교하여 입력되는 블록 어드레스에 상응하는 그룹 정보를 출력할 수 있다.
블록 어드레스에 상응하는 그룹 정보가 결정되면, 룩업 테이블 저장부(220)로부터 해당 그룹의 특성 데이터 셋을 추출하여 로드한다(S323). 예컨대 블록 어드레스에 상응하는 그룹 정보가 "Group2"라면 룩업 테이블 저장부(220)로부터 "Group2"에 해당하는 그룹 특성 데이터 셋을 추출하여 로드한다.
한편, 프로그램 데이터를 로드한다(S330). 다음으로, 로드된 그룹 특성 데이터 셋을 이용하여 프로그램 동작을 시작한다(S340).
본 실시예에서는 프로그램 동작은 ISPP(incremental step pulse programming) 방식에 따라 실행된다. ISPP 방식의 프로그램 동작을 보다 상세히 설명하기 위해, 도 11 및 도 12를 함께 참조한다.
도 11은 본 발명의 실시예에 따른 메모리셀 어레이(110)의 일부를 나타내는 도면이다. 도 11에 도시된 비휘발성 메모리 장치는 NAND형 플래시 메모리 장치이나, 본 발명이 이에 한정되는 것은 아니다.
도 11을 참조하면, 페이지 버퍼(P/B, 130)는 다수의 비트라인(BL0 내지 BLm)을 통하여 메모리 셀 어레이(110)과 접속된다. 또한, 상기 페이지 버퍼(130)는 선 택된 워드라인(WL0 내지 WLn)에 접속된 메모리 셀(MC0 내지 MCn)로부터 독출되어 상기 다수의 비트라인(BL0 내지 BLm)을 통해 출력되는 데이터를 감지하여 일시적으로 저장한다.
상기 메모리 셀 어레이(110)은 다수의 메모리 셀 스트링(10)을 포함한다.
상기 메모리 셀 스트링(10)은 다수의 비트라인(BLj, j=0~m), 다수의 워드라인(14. WL0 내지 WLn), 스트링 선택 라인(16, String Selecting Line; SSL), 그라운드 선택 라인(18, Ground Selecting Line; GSL), 공통 소스 라인(19, Common Souce Line; CSL), 스트링 선택 트랜지스터(String Selecting Transistor; SST), 그라운드 선택 트랜지스터(Ground Selecting Transistor; GST), 및 다수의 메모리 셀(MC0~MCn)을 포함한다.
상기 스트링 선택 트랜지스터(SST)는 대응하는 비트라인(BLj, j=0~m)에 각각 접속되며 스트링 선택 라인(SSL)을 통하여 제어되고, 상기 그라운드 선택 트랜지스터(GST)는 상기 공통 소스 라인(CSL)과 접속되며 그라운드 선택 라인(GSL)을 통하여 제어된다.
상기 다수의 워드 라인(WL0 내지 WL31)은 상기 다수의 메모리 셀(MC0~MCn) 각각의 게이트에 접속되고, 대응되는 각각의 메모리 셀에 제어 전압을 인가한다.
상기 다수의 메모리 셀(MC0~MCn)은 상기 스트링 선택 트랜지스터(SST)와 상기 그라운드 선택 트랜지스터(GST) 사이에 직렬로 접속되어 하나의 스트링을 형성한다. 하나의 스트링을 형성하는 메모리 셀(MC0~MCn)의 개수(n+1)는 디바이스에 따라 16개, 32개, 64개로 구성될 수 있다.
다시 도 8을 참조하면, 먼저, 프로그램 전압(VPGM)을 그룹 특성 데이터 셋 중 프로그램 시작 전압(VSTART2)으로 설정하고, 루프 횟수(i(1이상 NP 이하의 자연수), NP는 2이상의 자연수)를 1로 설정하여 프로그램 동작을 1회 실행한다(S350). 프로그램 동작시 선택된 워드라인에는 프로그램 전압(VPGM)이, 비선택된 워드라인에는 프로그램 금지 전압(Vpass)이 인가될 수 있다.
모든 셀들이 프로그램 완료 되었는지를 확인하여(S355), 모든 셀들이 프로그램 완료되었으면 프로그램 동작은 정상적으로 종료된다(S360).
만약 모든 셀들이 프로그램 완료되지 않았다면, 루프 횟수(i)가 최대 루프 횟수(NP)인지 확인하여(S370) 루프 횟수(i)가 최대 루프 횟수(NP)가 아니면, 루프 횟수(i)를 1 증가시키고(S380), 프로그램 전압(VPGM)을 스텝 전압(VSTEP)만큼 증가시킨 다음 다시 프로그램 동작을 1회 실행한다(S390, S350). 프로그램 동작은 최대 루프 횟수(NP)까지 수행될 수 있다. 만약 루프 횟수(i)가 최대 루프 횟수(NP)인데도 모든 셀들이 프로그램 완료되지 않았다면, 프로그램 에러로 종료될 수 있다(S365).
도 9는 본 발명의 일 실시예에 따른 메모리 장치의 소거/독출 동작 방법을 나타내는 흐름도이다.
도 9를 참조하면, 메모리 장치는 외부로부터 명령을 수신하고 이를 판독한다(S410). 본 실시예에서는 판독된 명령은 소거 명령 또는 독출 명령이다.
판독된 소거/독출 명령에 따라, 소거/독출 동작 실행에 필요한 그룹의 특성 데이터 셋을 독출한다(S421, S422, S423). 이 과정들(S421, S422, S423)은 도 8에 도시된 과정(S321, S322, S323)과 동일하므로, 이에 대한 설명은 생략한다.
그룹 특성 데이터 셋을 이용하여 소거/독출 동작을 시작하여 실행한다(S430, S440).
소거 동작은 블록 단위로 이루어질 수 있다. 소거 동작시 선택된 워드라인에는 그라운드 전압이 인가되고, PP 웰(PP-well)에는 고전압의 소거 전압(Erase voltage)이 인가될 수 있다.
독출 동작은 워드라인 단위로 이루어질 수 있다. 독출 동작은 선택된 워드라인에 리드전압(select read voltage)을 인가하고, 선택 셀(즉, 선택된 비트라인)에 흐르는 전류를 감지함으로써 데이터를 리드할 수 있다. 이 때, 비선택된 워드라인에는 고전압을 갖는 제어전압(Vread)이 인가될 수 있다.
도 10a 내지 도 10d는 각각 본 발명의 일 실시예에 따른 다수의 메모리 블록들과 각 그룹간의 매핑을 나타내는 도면이다.
도 10a 내지 도 10d를 참조하면, 메모리 셀 어레이(110)는 다수의 메모리 셀들이 수평(평면) 방향뿐 아니라 수직 방향으로도 배열된 다층 셀 구조를 가질 수 있다. 이와 같이 3차원적으로 적층된 메모리셀 어레이에서 각 층의 메모리셀 어레이는 통상 둘 이상의 매트(MAT)로 구분되며, 각 매트는 다수의 메모리 블록들을 포함한다.
도 10a 내지 도 10d에 도시된 메모리 셀 어레이는 2층으로 적층된 형태이며, 각 층의 메모리셀 어레이는 두 개의 매트(Mat 0, Mat 1)을 포함한다. 그리고, 각 매트는 다수(m+1>2, m은 자연수)의 메모리 블록(Block 0~ Block m)을 포함한다. 도 10a 내지 도 10d에서 점선은 그룹을 표시한다.
먼저 도 10a를 참조하면, 각 메모리 블록은 해당 메모리 블록이 속하는 층과 매트에 따라 다른 그룹에 매핑된다. 또한, 같은 층과 같은 매트에 속하는 'm+1'개의 메모리 블록들 역시 다수의 그룹들 중의 하나로 매칭된다.
이 때, 같은 층과 같은 매트에 속하는 'm+1'개의 메모리 블록들은 동일한 블록 수 단위(예컨대, 4개 블록들 단위)로 하나의 그룹에 속하도록 매핑될 수 있고, 그렇지 않을 수도 있다.
도 10b를 참조하면, 각 메모리 블록은 해당 메모리 블록이 속하는 층과 매트에 따라 다른 그룹에 매핑된다. 이 때, 같은 층과 같은 매트에 속하는 'm+1'개의 메모리 블록들은 동일한 그룹에 속하도록 매핑된다. 따라서, 각 메모리 블록은 4개의 그룹 중의 어느 하나로 매핑된다.
도 10c를 참조하면, 각 메모리 블록은 해당 메모리 블록이 속하는 매트에 따라 다른 그룹에 매핑된다. 즉, 층과 관계없이 같은 매트에 속하는 메모리 블록들은 동일한 그룹에 속하도록 매핑된다. 따라서, 각 메모리 블록은 2개의 그룹 중의 어느 하나로 매핑된다.
도 10d를 참조하면, 각 메모리 블록은 해당 메모리 블록이 속하는 층에 따라 다른 그룹에 매핑된다. 즉, 매트와 관계없이 같은 층에 속하는 메모리 블록들은 동일한 그룹에 속하도록 매핑된다. 따라서, 각 메모리 블록은 2개의 그룹 중의 어느 하나로 매핑된다.
도 10a 내지 도 10d는 다수의 메모리 블록들과 각 그룹간의 매핑 방법의 실 시예들을 예시적으로 나타내는 것으로, 다수의 메모리 블록들과 각 그룹간의 매핑 방법은 도시된 예에 한정되지 않는다.
도 12는 본 발명의 일 실시예에 따른 그룹별 특성 데이터 셋 중 프로그램 특성 데이터 셋을 나타내는 도면이다. 본 실시예에서는 프로그램 동작은 ISPP 방식에 따라 실행된다.
도 12에 도시된 바와 같이, 제1 그룹의 프로그램 특성 데이터 셋은 제1 프로그램 시작 전압(VSTART1) 및 제1 스텝 전압(VSTEP1)을 포함하며, 제2 그룹의 프로그램 특성 데이터 셋은 제2 프로그램 시작 전압(VSTART2) 및 제2 스텝 전압(VSTEP2)을 포함한다. 또한, 제1 그룹의 최대 루프 횟수 및 제2 그룹의 최대 루프 횟수도 다를 수 있다. 또한, 제1 및 제2 그룹의 한 싸이클 프로그램 시간 역시 다르게 설정될 수 있다.
도 12에 도시되지는 않았지만, 프로그램 싸이클 중간에 검증 싸이클이 삽입될 수 있다. 검증 동작은 선택된 워드라인에 검증전압(verify voltage)을 인가하고, 상기 선택 셀(즉, 선택된 비트라인)에 흐르는 전류를 감지함으로써 데이터를 리드할 수 있다. 이 때, 비선택된 워드라인에는 미리 정해진 전압레벨을 갖는 고전압이 인가된다.
이와 같이 그룹별로 특성 데이터를 다르게 설정함으로써, 메모리 장치의 동작을 그룹별로 최적화시킬 수 있다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스 템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다.
컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있으며, 또한 본 발명에 따른 온라인 광고 방법을 수행하기 위한 프로그램 코드는 캐리어 웨이브(예를 들어, 인터넷을 통한 전송)의 형태로 전송될 수도 있다.
또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인 (functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치의 구성 블록도이다.
도 2는 본 발명의 일 실시예에 따른 룩업부의 구성 블록도이다.
도 3은 도 2에 도시된 저장부의 구성 블록도이다.
도 4는 본 발명의 일 실시예에 따른 그룹별 특성 데이터 셋의 구성을 나타내는 도면이다.
도 5는 본 발명의 일 실시예에 따른 다수의 메모리 블록들과 각 그룹간의 매핑을 나타내는 도면이다.
도 6은 본 발명의 일 실시예에 따른 특성 데이터 셋 설정 방법을 나타내는 흐름도이다.
도 7은 본 발명의 일 실시예에 따른 메모리 장치의 동작 방법을 나타내는 흐름도이다.
도 8은 본 발명의 일 실시예에 따른 메모리 장치의 프로그램 동작 방법을 나타내는 흐름도이다.
도 9는 본 발명의 일 실시예에 따른 메모리 장치의 소거/독출 동작 방법을 나타내는 흐름도이다.
도 10a 내지 도 10d는 각각 본 발명의 일 실시예에 따른 다수의 메모리 블록들과 각 그룹간의 매핑을 나타내는 도면이다.
도 11은 본 발명의 실시예에 따른 메모리셀 어레이의 일부를 나타내는 도면이다.
도 12는 본 발명의 일 실시예에 따른 그룹별 특성 데이터 셋 중 프로그램 특성 데이터 셋을 나타내는 도면이다.

Claims (18)

  1. 다수의 그룹으로 구분될 수 있는 메모리셀 어레이;
    상기 다수의 그룹 각각에 대한 그룹별 특성 데이터 셋을 저장하며, 수신된 어드레스 신호에 상응하는 그룹의 특성 데이터 셋을 출력하는 룩업부;
    수신된 명령에 따라, 상기 출력된 그룹별 특성 데이터 셋을 이용하여 상기 메모리셀 어레이에 대한 동작을 제어하는 스테이트 머신; 및
    상기 스테이트 머신의 제어에 따라 레디/비지 신호를 비지 상태로 설정하거나 혹은 레디 상태로 설정함으로써 외부에서 반도체 메모리 장치의 상태를 알 수 있게 하는 레디/비지부을 구비하고,
    상기 그룹별 특성 데이터 셋은
    ISPP(incremental step pulse programming) 방식으로 프로그램 동작을 실행하는 데 필요한 프로그램 시작 전압, 스텝 전압 및 최대 루프 횟수를 포함하는 프로그램 특성 데이터 셋을 포함하고,
    상기 다수의 그룹들 각각은 복수의 메모리 블록들을 포함하며,
    상기 메모리셀 어레이는 사용자 데이터를 저장하기 위한 메인 셀 어레이와 오버헤드 데이터를 저장하기 위한 스페어 셀 어레이를 포함하고,
    상기 그룹별 특성 데이터 셋은 상기 스페어 셀 어레이에 미리 저장되고,
    상기 반도체 메모리 장치의 파워가 온되면, 상기 레디/비지 신호는 상기 비지 상태로 설정되고, 전압 레벨이 타겟 전압 레벨에 도달하면 상기 스페어 셀 어레이에서 상기 미리 저장된 그룹별 특성 데이터 셋이 독출되어 상기 룩업부에 저장되며,
    상기 그룹별 특성 데이터 셋이 상기 룩업부에 저장된 후 상기 레디/비지 신호는 상기 비지 상태로 설정되는 반도체 메모리 장치.
  2. 제 1 항에 있어서, 상기 룩업부는
    상기 그룹별 특성 데이터 셋을 저장하는 룩업 테이블 저장부;
    상기 어드레스 신호에 상응하는 그룹 정보를 출력하는 어드레스 비교기; 및
    상기 그룹 정보에 응답하여 상기 룩업 테이블로부터 상기 그룹별 특성 데이터 셋 중 상기 그룹 정보에 상응하는 그룹의 특성 데이터 셋을 선택하여 출력하는 선택기를 포함하는 반도체 메모리 장치.
  3. 제 2 항에 있어서, 상기 어드레스 비교기는
    그룹별 어드레스 정보를 저장하고, 상기 어드레스 신호 중 블록 어드레스를 상기 그룹별 어드레스 정보와 비교하여 상기 블록 어드레스에 상응하는 상기 그룹 정보를 출력하는 반도체 메모리 장치.
  4. 제 2 항에 있어서, 상기 룩업 테이블 저장부는
    비휘발성 메모리 소자를 포함하는 반도체 메모리 장치.
  5. 삭제
  6. 제 2 항에 있어서,
    상기 그룹별 특성 데이터 셋은 상기 반도체 메모리 장치 제공자에 의해 미리 기록되어 사용자에게 제공되거나 또는 상기 사용자에 의해 기록될 수 있는 반도체 메모리 장치.
  7. 제 1 항에 있어서, 상기 동작은
    상기 프로그램 동작, 소거 동작 및 독출 동작 중의 어느 하나인 반도체 메모리 장치.
  8. 제 7 항에 있어서, 상기 그룹별 특성 데이터 셋은
    상기 프로그램 동작을 실행하는 데 필요한 적어도 하나의 값을 포함하는 상기 프로그램 특성 데이터 셋;
    상기 소거 동작을 실행하는 데 필요한 적어도 하나의 값을 포함하는 소거 특성 데이터 셋; 및
    상기 독출 동작을 실행하는 데 필요한 적어도 하나의 값을 포함하는 독출 특성 데이터 셋 중 적어도 하나의 셋을 포함하는 반도체 메모리 장치.
  9. 삭제
  10. 제 1 항에 있어서, 상기 메모리셀 어레이는
    다수의 메모리 셀들이 수평 방향 및 수직 방향으로 배열되는 다층 구조를 가지며,
    각 층의 메모리 셀 어레이는 다수의 메모리 블록들을 포함하며,
    상기 다수의 메모리 블록들 각각은 자신이 속하는 층에 따라 다른 그룹에 매핑되는 반도체 메모리 장치.
  11. 제 1 항에 있어서, 상기 메모리셀 어레이는
    다수의 메모리 매트를 포함하며,
    각 메모리 매트는 다수의 메모리 블록들을 포함하며,
    상기 다수의 메모리 블록들 각각은 자신이 속하는 매트에 따라 다른 그룹에 매핑되는 반도체 메모리 장치.
  12. 제 1 항에 있어서, 상기 메모리셀 어레이는
    다수의 메모리 블록을 포함하며,
    상기 다수의 메모리 블록들 중 하나 혹은 그 이상의 블록이 각각 다른 그룹에 매핑되는 반도체 메모리 장치.
  13. 제 1 항에 있어서, 상기 메모리셀 어레이는
    다수의 메모리 블록을 포함하고,
    상기 다수의 메모리 블록 각각은 다수의 페이지들을 포함하며,
    상기 다수의 페이지들 중 하나 혹은 그 이상의 페이지가 각각 다른 그룹에 매핑되는 반도체 메모리 장치.
  14. 제 1 항에 있어서, 상기 반도체 메모리 장치는
    상기 명령을 수신하고 해석하는 명령어 로직부; 및
    상기 어드레스 신호를 수신하여 디코딩하는 어드레스 로직부를 더 구비하며,
    상기 스테이트 머신은 상기 룩업부에서 출력된 특성 데이터 셋에 따라 상기 명령에 상응하는 동작이 실행되도록 제어하는 반도체 메모리 장치.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020080065678A 2008-02-22 2008-07-07 적응적 제어 스킴을 가지는 메모리 장치 및 그 동작 방법 KR101571763B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080065678A KR101571763B1 (ko) 2008-07-07 2008-07-07 적응적 제어 스킴을 가지는 메모리 장치 및 그 동작 방법
US12/472,033 US8144517B2 (en) 2008-02-22 2009-05-26 Multilayered nonvolatile memory with adaptive control
EP09251748.1A EP2144251B1 (en) 2008-07-07 2009-07-07 Multilayered nonvolatile memory with adaptive control
CN200910158752.XA CN101625896B (zh) 2008-07-07 2009-07-07 具有自适应控制的多层非易失性存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080065678A KR101571763B1 (ko) 2008-07-07 2008-07-07 적응적 제어 스킴을 가지는 메모리 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20100005585A KR20100005585A (ko) 2010-01-15
KR101571763B1 true KR101571763B1 (ko) 2015-12-07

Family

ID=41077976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080065678A KR101571763B1 (ko) 2008-02-22 2008-07-07 적응적 제어 스킴을 가지는 메모리 장치 및 그 동작 방법

Country Status (3)

Country Link
EP (1) EP2144251B1 (ko)
KR (1) KR101571763B1 (ko)
CN (1) CN101625896B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456356A (zh) 2012-05-31 2013-12-18 三星电子株式会社 半导体存储器装置和相关的操作方法
KR102120825B1 (ko) * 2013-01-03 2020-06-09 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR102682857B1 (ko) * 2017-02-07 2024-07-09 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030097520A1 (en) * 2001-11-16 2003-05-22 Lai Chen Nan Control device applicable to flash memory card and method for building partial lookup table
JP2005516264A (ja) * 1999-06-11 2005-06-02 レクサー・メディア・インコーポレイテッド 不揮発性メモリ上で実行されるブロック書き込み動作時間を低減させる方法および装置
US20060015691A1 (en) * 2004-07-19 2006-01-19 Micron Technology, Inc. Memory device trims
KR100823169B1 (ko) * 2007-01-25 2008-04-18 삼성전자주식회사 향상된 동작 특성을 갖는 플래시 메모리 시스템 및 그것의액세스 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614689B2 (en) 2001-08-13 2003-09-02 Micron Technology, Inc. Non-volatile memory having a control mini-array
ITRM20010556A1 (it) * 2001-09-12 2003-03-12 Micron Technology Inc Decodificatore per decodificare i comandi di commutazione a modo di test di circuiti integrati.
JP3959264B2 (ja) * 2001-09-29 2007-08-15 株式会社東芝 積層型半導体装置
JP2005252068A (ja) * 2004-03-05 2005-09-15 Sony Corp 記憶装置
JP2008527584A (ja) * 2005-01-04 2008-07-24 シン フイルム エレクトロニクス エイエスエイ 受動マトリクス・アドレッシング方式の強誘電体又はエレクトレット・メモリ・デバイスの動作方法
JP2008034456A (ja) * 2006-07-26 2008-02-14 Toshiba Corp 不揮発性半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005516264A (ja) * 1999-06-11 2005-06-02 レクサー・メディア・インコーポレイテッド 不揮発性メモリ上で実行されるブロック書き込み動作時間を低減させる方法および装置
US20030097520A1 (en) * 2001-11-16 2003-05-22 Lai Chen Nan Control device applicable to flash memory card and method for building partial lookup table
US20060015691A1 (en) * 2004-07-19 2006-01-19 Micron Technology, Inc. Memory device trims
KR100823169B1 (ko) * 2007-01-25 2008-04-18 삼성전자주식회사 향상된 동작 특성을 갖는 플래시 메모리 시스템 및 그것의액세스 방법

Also Published As

Publication number Publication date
KR20100005585A (ko) 2010-01-15
CN101625896B (zh) 2015-09-02
EP2144251A1 (en) 2010-01-13
CN101625896A (zh) 2010-01-13
EP2144251B1 (en) 2016-08-31

Similar Documents

Publication Publication Date Title
CN107017027B (zh) 非易失性存储器设备和操作非易失性存储器设备的方法
JP5829837B2 (ja) ダイナミック検証モード選択を有する不揮発性メモリー装置とその動作方法、駆動方法、並びにプログラミング方法、メモリーシステム、メモリーカード及びソリッドステートドライバー
JP4931404B2 (ja) 不揮発性メモリ装置
US8730734B2 (en) Access line dependent biasing schemes
US9318191B2 (en) Programming nonvolatile memory device using program voltage with variable offset between programming state distributions
CN108122588A (zh) 非易失性存储器设备及包括其的存储设备
US9082503B2 (en) Semiconductor memory device and method of operating the same
JP6494139B1 (ja) 半導体記憶装置
US8902666B2 (en) Programming method for nonvolatile memory device
US9633704B2 (en) Read methods of memory devices using bit line sharing
US7773427B2 (en) Non-volatile memory device and method of operating
KR20160135055A (ko) 더미 메모리 셀들을 포함하는 반도체 메모리 장치 및 그것의 동작 방법
KR20130072667A (ko) 반도체 메모리 장치 및 이의 동작방법
US20130163359A1 (en) Semiconductor memory device and method of operating the same
CN109300498A (zh) 非易失性存储装置、其操作方法以及包括其的存储设备
JP2009146474A (ja) 不揮発性半導体記憶装置
CN111863102A (zh) 非易失性存储器装置及其编程方法
WO2021158249A1 (en) Power management for multi-plane read operations
CN103177765A (zh) 半导体存储器件及其操作方法
CN104637536A (zh) 具有高效刷新操作的闪存设备
KR102019567B1 (ko) 반도체 기억장치 및 이의 동작 설정 방법
KR101571763B1 (ko) 적응적 제어 스킴을 가지는 메모리 장치 및 그 동작 방법
CN113257320A (zh) 非易失性存储器设备
JP2012069185A (ja) Ｎａｎｄ型フラッシュメモリ、及び、ｎａｎｄ型フラッシュメモリのテスト方法
WO2023018453A2 (en) Obtaining threshold voltage measurements for memory cells based on a user read mode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 5