CN108877863B - 快闪存储器存储装置及其操作方法 - Google Patents

快闪存储器存储装置及其操作方法 Download PDF

Info

Publication number
CN108877863B
CN108877863B CN201710342593.3A CN201710342593A CN108877863B CN 108877863 B CN108877863 B CN 108877863B CN 201710342593 A CN201710342593 A CN 201710342593A CN 108877863 B CN108877863 B CN 108877863B
Authority
CN
China
Prior art keywords
memory block
memory
spare
storage device
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710342593.3A
Other languages
English (en)
Other versions
CN108877863A (zh
Inventor
叶润林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201710342593.3A priority Critical patent/CN108877863B/zh
Priority to US15/871,107 priority patent/US10249376B2/en
Publication of CN108877863A publication Critical patent/CN108877863A/zh
Application granted granted Critical
Publication of CN108877863B publication Critical patent/CN108877863B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits

Abstract

本发明提供一种快闪存储器存储装置，包括存储器晶胞阵列以及存储器控制电路。存储器晶胞阵列包括多个存储器区块以及备用存储器区块。存储器区块用以存储数据。存储器控制电路耦接至存储器晶胞阵列。存储器控制电路用以对存储器区块当中的目前存储器区块进行抹除操作，并且记录目前存储器区块的抹除重试值。存储器控制电路判断抹除重试值是否超过临界值。若抹除重试值超过临界值，在抹除操作的时间区间内，存储器控制电路以预先抹除的备用存储器区块来取代目前存储器区块。另外，一种快闪存储器存储装置的操作方法也被提出。

Description

快闪存储器存储装置及其操作方法
技术领域
本发明涉及一种电子装置及其操作方法，尤其涉及一种快闪存储器存储装置及其操作方法。
背景技术
对快闪存储器存储装置而言，循环(cycling)操作容易在其漏极接面产生界面态，并且在其穿隧氧化层产生氧化物陷阱。一般而言，循环操作包括抹除操作及程序化(program)操作。快闪存储器晶胞经过多次的循环操作通常容易会被劣化，例如存储器区块的可靠度会下降，或者抹除时间及程序化时间会增加，也即操作速度变慢。此外，在经过多次的循环操作之后，晶胞中的部分二进制位也会因为过早磨损而不符合规范。这些磨损的二进制位难以在测试阶段加以剔除。在现有技术中，一种解决方式是利用错误校正码(error correct bit，ECC)来校正这些损坏的二进制位。然而这种方法却会产生其他问题，例如增加芯片尺寸的大小、降低操作速度或者增加功率消耗等等的问题。
发明内容
本发明提供一种快闪存储器存储装置及其操作方法，其存储器区块的可靠度高且操作速度快。
本发明的快闪存储器存储装置包括存储器晶胞阵列以及存储器控制电路。存储器晶胞阵列包括多个存储器区块以及备用存储器区块。存储器区块用以存储数据。存储器控制电路耦接至存储器晶胞阵列。存储器控制电路用以对存储器区块当中的目前存储器区块进行抹除操作，并且记录目前存储器区块的抹除重试值。存储器控制电路判断抹除重试值是否超过第一临界值。若抹除重试值超过第一临界值，在抹除操作规范的时间区间内，存储器控制电路以预先抹除的备用存储器区块来取代目前存储器区块。
本发明的快闪存储器存储装置的操作方法包括：对存储器区块当中的目前存储器区块进行抹除操作，并且记录目前存储器区块的抹除重试值；判断抹除重试值是否超过第一临界值；以及若抹除重试值超过第一临界值，在抹除操作规范的时间区间内，以预先抹除的备用存储器区块来取代目前存储器区块。
基于上述，在本发明的示范实施例中，快闪存储器存储装置及其操作方法，在抹除操作的时间区间内，会以预先抹除的备用存储器区块来取代不符合规范的存储器区块以进行抹除操作，从而提升存储器区块的可靠度及其操作速度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1示出本发明一实施例的快闪存储器存储装置的概要示意图。
图2示出图1实施例的快闪存储器存储装置的内部方块图。
图3示出本发明一实施例的快闪存储器存储装置的操作方法的步骤流程图。
图4示出本发明另一实施例的快闪存储器存储装置的操作方法的步骤流程图。
附图标记说明
100：快闪存储器存储装置
110：存储器晶胞阵列
120：存储器控制电路
112_0、112_X、112_N、112_RB：存储器区块
121：控制器电路
123：写入控制逻辑电路
125：内容可定址存储器电路
127：备用熔丝电路
129：上电复位电路
122：列解码器
124：行解码器
S100、S110、S120、S122、S124、S126、S130、S140、S100、S210、S220、S222、S224、S226、S230、S240、S250、S260、S270：步骤
具体实施方式
以下提出多个实施例来说明本发明，然而本发明不仅限于所例示的多个实施例。又实施例之间也允许有适当的结合。在本申请说明书全文(包括权利要求)中所使用的“耦接”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。
图1示出本发明一实施例的快闪存储器存储装置的概要示意图。图2示出图1实施例的快闪存储器存储装置的内部方块图。请参考图1及图2，本实施例的快闪存储器存储装置100包括存储器晶胞阵列110以及存储器控制电路120。存储器控制电路120耦接至存储器晶胞阵列110。存储器晶胞阵列110包括多个存储器区块112_0至112_N以及备用存储器区块112_RB，其中N是大于0的正整数。在一实施例中，N例如等于255，表示存储器晶胞阵列110包括256个存储器区块，惟其数量并不用以限定本发明。在本实施例中，备用存储器区块的数量是以一个来例示说明，惟其数量并不用以限定本发明。在一实施例中，存储器晶胞阵列110所包括的备用存储器区块的数量也可以是多个。
在本实施例中，存储器区块112_0至112_N用来存储数据。在存储器区块112_0至112_N当中的任一个存储器区块的抹除重试值和/或软程序化重试值大于预设的临界值时，预先抹除的备用存储器区块112_RB用来取代所述任一个存储器区块。在图2中，目前存储器区块112_X例如用来代表存储器区块112_0至112_N当中的所述任一个存储器区块，其中X是大于或等于0且小于或等于255的正整数。
在本实施例中，存储器控制电路120包括控制器电路121、写入控制逻辑电路123、内容可定址存储器(content addressable memory，CAM)电路125、备用熔丝(redundantfuse)电路127、上电复位(power on reset，POR)电路129、列解码器(row decoder)122以及行解码器(column decoder)124。在一实施例中，存储器控制电路120可包括其他用来协同控制数据存取的适合的电路，例如状态暂存器(status register)、高电压产生器(highvoltage generator)、页面地址栓锁器/计数器(page address latch/counter)、二进制位组地址栓锁器/计数器(byte address latch/counter)等电路，本发明并不加以限制。在本发明实施例中，存储器控制电路120当中的各种电路可分别由所属技术领域的任一种适合的电路结构来加以实施，本发明并不加以限制，其电路结构及操作方法可以由所属技术领域的通常知识获致足够的教示、建议与实施说明。
在本实施例中，存储器控制电路120例如用来控制快闪存储器存储装置100整体的操作，例如包括抹除操作和/或软程序化(soft program)操作，以存取存储器区块当中所存储的数据。举例而言，控制器电路121例如用来控制列解码器122及行解码器124，以选定所要存取数据的存储器区块。控制器电路121例如用来控制写入控制逻辑电路123对存储器区块进行抹除操作和/或软程序化操作。
在本实施例中，备用熔丝电路127的非易失性晶胞(例如熔丝)用以记录修复(repair)地址ADS_R。修复地址ADS_R例如是即将要被取代的目前存储器区块112_X的地址。在供电(power up)瞬间，修复地址ADS_R会从备用熔丝电路127被载入内容可定址存储器电路125。另一方面，控制器电路121会传递目前要进行抹除操作和/或软程序化操作的区块地址ADS_B给内容可定址存储器电路125。当内容可定址存储器电路125中所存储的修复地址ADS_R与从控制器电路121输入的区块地址ADS_B匹配(match)时，备用存储器区块112_RB被致能(enable)并且可用来取代任一个存储器区块，例如即将要被取代的目前存储器区块112_X。在本实施例中，写入控制逻辑电路123或上电复位电路129用来对内容可定址存储器电路125进行供电(power up)。内容可定址存储器电路125比较修复地址ADS_R与区块地址ADS_B。若两者匹配，内容可定址存储器电路125致能备用存储器区块112_RB，并且禁能例如目前存储器区块112_X，以将预先抹除的备用存储器区块112_RB取代目前存储器区块112_X。
在本实施例中，快闪存储器存储装置100例如可以是与非型的快闪存储器(NANDtype flash memory)存储装置或者是或非型的快闪存储器(NOR type flash memory)存储装置。在本实施例中，无论是与非型的快闪存储器存储装置或者是或非型的快闪存储器存储装置，循环操作都是以区块为基础来进行。
在一实施例中，存储器区块112_0至112_N当中需要被取代的存储器区块可能有多个，因此，存储器晶胞阵列110可包括多个备用存储器区块以用来取代对应的存储器区块，其操作方法可以由图1至图2实施例的叙述中获致足够的教示、建议与实施说明，因此不再赘述。
图3示出本发明一实施例的快闪存储器存储装置的操作方法的步骤流程图。本实施例的操作方法例如适用与非(NAND)型的快闪存储器存储装置。请参考图1至图3，在步骤S100中，存储器控制电路120在接收到区块抹除指令之后开始对指定的存储器区块进行抹除操作。在此步骤中，存储器控制电路120对存储器区块112_0至112_N当中的目前存储器区块112_X进行抹除操作，并且记录目前存储器区块112_X的抹除重试值α。在步骤S110中，存储器控制电路120判断抹除重试值α是否超过第一临界值T1。
在本实施例中，若存储器控制电路120判断抹除重试值α超过第一临界值T1，存储器控制电路120在抹除操作的时间区间内执行步骤S120，以利用备用存储器区块112_RB来取代目前存储器区块112_X。在本实施例中，步骤S120包括步骤S122、S124及S126。在步骤S122中，存储器控制电路120判断备用熔丝电路127当中的熔丝是否可用(available)。在本实施例中，熔丝是否可用例如是指备用熔丝电路127当中是否有可供调整状态的熔丝，以将存储器区块的地址写入备用熔丝电路127。
若存储器控制电路120判断备用熔丝电路127当中的熔丝可用，在步骤S124中，存储器控制电路120依据目前存储器区块122_X的地址来调整备用熔丝电路127纪录的信息，例如将目前存储器区块122_X的地址作为修复地址写入备用熔丝电路127当中。在步骤S126中，存储器控制电路120致能备用存储器区块112_RB，并且禁能目前存储器区块112_X，以利用备用存储器区块112_RB来取代目前存储器区块112_X。在此步骤中，存储器控制电路120会读取备用熔丝电路127中的目前存储器区块112_X的地址以将其载入内容可定址存储器电路125，并且结束对目前存储器区块112_X的抹除操作。若存储器控制电路120判断备用熔丝电路127当中的熔丝不可用，存储器控制电路120结束抹除操作。
在本实施例中，若存储器控制电路120判断抹除重试值α没有超过第一临界值T1。存储器控制电路120执行步骤S130。在步骤S130中，目前存储器区块112_X被施加抹除脉冲，以抹除其中所存储的数据。在步骤S140中，存储器控制电路120判断目前存储器区块112_X是否通过抹除验证。在本实施例中，若目前存储器区块112_X通过抹除验证，存储器控制电路120结束抹除操作。若目前存储器区块112_X没有通过抹除验证，存储器控制电路120执行步骤S100及S110，再次判断目前存储器区块112_X的判断抹除重试值α是否超过第一临界值T1。
此外，本发明的实施例的快闪存储器存储装置的操作方法可以由图1至图2实施例的叙述中获致足够的教示、建议与实施说明，因此不再赘述。
图4示出本发明另一实施例的快闪存储器存储装置的操作方法的步骤流程图。本实施例的操作方法例如适用或非(NOR)型的快闪存储器存储装置。请参考图1至图4，本实施例的快闪存储器存储装置的操作方法类似于图3实施例，惟两者之间主要的差异例如在于，图4实施例的操作方法还依据软程序化重试值β是否超过第二临界值T2来决定是否利用备用存储器区块112_RB来取代目前存储器区块112_X。因此，在本实施例中，判断是否利用备用存储器区块112_RB来取代目前存储器区块112_X的两个参数值包括抹除重试值α以及软程序化重试值β。
具体而言，在步骤S240中，若目前存储器区块112_X通过抹除验证，存储器控制电路120执行步骤S250。在步骤S250中，存储器控制电路120判断软程序化重试值β是否超过第二临界值T2。在本实施例中，第二临界值T2可与第一临界值T1相同或不相同，本发明并不加以限制。在步骤S220中，若存储器控制电路120判断软程序化重试值β超过第二临界值T2，存储器控制电路120在软程序化操作的时间区间内执行步骤S220，以利用备用存储器区块112_RB来取代目前存储器区块112_X。在步骤S222中，若存储器控制电路120判断备用熔丝电路127当中的熔丝不可用，存储器控制电路120结束软程序化操作。
在本实施例中，若存储器控制电路120判断软程序化重试值β没有超过第二临界值T2，存储器控制电路120执行步骤S260。在步骤S260中，存储器控制电路120对目前存储器区块112_X进行软程序化操作。在步骤S270中，存储器控制电路120判断目前存储器区块112_X是否通过软程序化验证。在本实施例中，若目前存储器区块112_X通过软程序化验证，存储器控制电路120结束软程序化操作。若目前存储器区块112_X没有通过软程序化验证，存储器控制电路120回到步骤S250，再次判断目前存储器区块112_X的判断软程序化重试值β是否超过第二临界值T2。
在本实施例中，软程序化操作例如是对区块内的字元线施加比一般程序化时施加的电压小的软程序化电压，而提供将电荷注入记忆胞以使启始电压朝正向改变的动力。软程序化电压比一般的程序化电压低，相对来说较容易使电荷注入被过抹除的存储器晶胞，而较难使电荷注入启始电压在上限值附近的存储器晶胞。本实施例的软程序化操作可以由所属技术领域的通常知识获致足够的教示、建议与实施说明。
此外，本发明之实施例的快闪存储器存储装置的操作方法可以由图1至图3实施例之叙述中获致足够的教示、建议与实施说明，因此不再赘述。
综上所述，在本发明的示范实施例中，存储器控制电路依据抹除重试值和/或软程序化重试值来判断是否以预先抹除的备用存储器区块来取代经多次抹除操作和/或软程序化操作的劣化的存储器区块，因此，在以备用存储器区块来取代劣化的存储器区块之后，可提高存储器区块的可靠度。此外，在本发明的示范实施例中，存储器控制电路以备用存储器区块来取代劣化的存储器区块的操作是在抹除操作和/或软程序化操作时的时间区间内执行，并非是在快闪存储器存储装置出厂前的测试阶段执行。劣化的存储器区块被取代后，快闪存储器存储装置不会受到经多次循环操作而产生在漏极接面的界面态或穿隧氧化层中的氧化物陷阱的影响，相较于现有技术操作速度可被提升。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (20)

1.一种快闪存储器存储装置，其特征在于，包括：
存储器晶胞阵列，包括多个存储器区块以及备用存储器区块，其中所述多个存储器区块用以存储数据；以及
存储器控制电路，耦接至所述存储器晶胞阵列，用以对所述多个存储器区块当中的目前存储器区块进行抹除操作，并且记录所述目前存储器区块的抹除重试值；
其中所述存储器控制电路判断所述抹除重试值是否超过第一临界值，并且若所述抹除重试值超过所述第一临界值，在所述抹除操作的时间区间内，所述存储器控制电路以预先抹除的所述备用存储器区块来取代所述目前存储器区块。
2.根据权利要求1所述的快闪存储器存储装置，其特征在于，其中所述存储器控制电路还用以对所述目前存储器区块进行软程序化操作，并且记录所述目前存储器区块的软程序化重试值，其中所述存储器控制电路判断所述软程序化重试值是否超过第二临界值，并且若所述软程序化重试值超过所述第二临界值，在所述软程序化操作的时间区间内，所述存储器控制电路以所述备用存储器区块来取代所述目前存储器区块。
3.根据权利要求2所述的快闪存储器存储装置，其特征在于，其中所述存储器控制电路包括：
备用熔丝电路，用以记录修复地址，其中所述修复地址是对应要被取代的所述目前存储器区块的地址。
4.根据权利要求3所述的快闪存储器存储装置，其特征在于，其中所述存储器控制电路还包括控制器电路以及内容可定址存储器电路，以及所述控制器电路用以将所述目前存储器区块的地址传递给所述内容可定址存储器电路。
5.根据权利要求4所述的快闪存储器存储装置，其特征在于，其中在供电瞬间，所述修复地址从所述备用熔丝电路被载入所述内容可定址存储器电路，并且所述内容可定址存储器电路用以比较所述修复地址与所述目前存储器区块的地址是否匹配。
6.根据权利要求5所述的快闪存储器存储装置，其特征在于，其中当所述修复地址与所述目前存储器区块的地址匹配时，所述备用存储器区块被致能并且用来取代所述目前存储器区块。
7.根据权利要求5所述的快闪存储器存储装置，其特征在于，其中所述存储器控制电路还包括写入控制逻辑电路以及上电复位电路，以及在所述供电瞬间，所述写入控制逻辑电路以及所述上电复位电路两者其中之一用来对所述内容可定址存储器电路进行供电。
8.根据权利要求7所述的快闪存储器存储装置，其特征在于，其中所述控制器电路用来控制所述写入控制逻辑电路来对所述多个存储器区块进行所述抹除操作和/或所述软程序化操作。
9.一种快闪存储器存储装置的操作方法，其特征在于，其中所述快闪存储器存储装置包括多个存储器区块以及备用存储器区块，并且所述多个存储器区块用以存储数据，所述操作方法包括：
对所述多个存储器区块当中的目前存储器区块进行抹除操作，并且记录所述目前存储器区块的抹除重试值；
判断所述抹除重试值是否超过第一临界值；以及
若所述抹除重试值超过所述第一临界值，在所述抹除操作的一时间区间内，以预先抹除的所述备用存储器区块来取代所述目前存储器区块。
10.根据权利要求9所述的快闪存储器存储装置的操作方法，其特征在于，其中以所述备用存储器区块来取代所述目前存储器区块的步骤包括：
判断备用熔丝电路当中的熔丝是否可用；以及
若所述备用熔丝电路当中的熔丝可用，依据所述目前存储器区块的地址来调整所述备用熔丝电路纪录的信息。
11.根据权利要求10所述的快闪存储器存储装置的操作方法，其特征在于，其中以所述备用存储器区块来取代所述目前存储器区块的步骤还包括：
若判断所述备用熔丝电路当中的熔丝不可用，结束以所述备用存储器区块来取代所述目前存储器区块的步骤。
12.根据权利要求9所述的快闪存储器存储装置的操作方法，其特征在于，还包括：
若所述抹除重试值没有超过所述第一临界值，对所述目前存储器区块进行所述抹除操作；以及
判断所述目前存储器区块是否通过抹除验证。
13.根据权利要求12所述的快闪存储器存储装置的操作方法，其特征在于，还包括：
若所述目前存储器区块没有通过所述抹除验证，再次判断所述抹除重试值是否超过所述第一临界值。
14.根据权利要求12所述的快闪存储器存储装置的操作方法，其特征在于，还包括：
若所述目前存储器区块通过所述抹除验证，结束所述抹除操作。
15.根据权利要求12所述的快闪存储器存储装置的操作方法，其特征在于，还包括：
若所述目前存储器区块通过所述抹除验证，对所述目前存储器区块进行软程序化操作，并且记录所述目前存储器区块的软程序化重试值；
判断所述软程序化重试值是否超过第二临界值；以及
若所述软程序化重试值超过所述第二临界值，在所述软程序化操作的时间区间内，以所述备用存储器区块来取代所述目前存储器区块。
16.根据权利要求15所述的快闪存储器存储装置的操作方法，其特征在于，其中以所述备用存储器区块来取代所述目前存储器区块的步骤包括：
判断备用熔丝电路当中的熔丝是否可用；以及
若判断所述备用熔丝电路当中的熔丝可用，依据所述目前存储器区块的地址来调整所述备用熔丝电路纪录的信息。
17.根据权利要求16所述的快闪存储器存储装置的操作方法，其特征在于，其中以所述备用存储器区块来取代所述目前存储器区块的步骤还包括：
若判断所述备用熔丝电路当中的熔丝不可用，结束以所述备用存储器区块来取代所述目前存储器区块的操作。
18.根据权利要求15所述的快闪存储器存储装置的操作方法，其特征在于，还包括：
若所述软程序化重试值没有超过所述第二临界值，对所述目前存储器区块进行所述软程序化操作；以及
判断所述目前存储器区块是否通过软程序化验证。
19.根据权利要求18所述的快闪存储器存储装置的操作方法，其特征在于，还包括：
若所述目前存储器区块没有通过所述软程序化验证，再次判断所述软程序化重试值是否超过所述第二临界值。
20.根据权利要求18所述的快闪存储器存储装置的操作方法，其特征在于，还包括：
若所述目前存储器区块通过所述软程序化验证，结束所述软程序化操作。
CN201710342593.3A 2017-05-16 2017-05-16 快闪存储器存储装置及其操作方法 Active CN108877863B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710342593.3A CN108877863B (zh) 2017-05-16 2017-05-16 快闪存储器存储装置及其操作方法
US15/871,107 US10249376B2 (en) 2017-05-16 2018-01-15 Flash memory storage device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710342593.3A CN108877863B (zh) 2017-05-16 2017-05-16 快闪存储器存储装置及其操作方法

Publications (2)

Publication Number Publication Date
CN108877863A CN108877863A (zh) 2018-11-23
CN108877863B true CN108877863B (zh) 2020-08-04

Family

ID=64272068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710342593.3A Active CN108877863B (zh) 2017-05-16 2017-05-16 快闪存储器存储装置及其操作方法

Country Status (2)

Country Link
US (1) US10249376B2 (zh)
CN (1) CN108877863B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102425614B1 (ko) * 2018-03-07 2022-07-28 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 리프레쉬 방법
US11211136B2 (en) * 2019-06-26 2021-12-28 Micron Technology, Inc. Memory system tester using test pad real time monitoring
TWI752704B (zh) * 2020-11-03 2022-01-11 華邦電子股份有限公司 記憶體儲存裝置及其操作方法
CN112542203A (zh) * 2020-12-31 2021-03-23 深圳市芯天下技术有限公司 非易失性存储器的坏块修复方法、装置、存储介质和终端

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101770428A (zh) * 2009-01-07 2010-07-07 慧国(上海)软件科技有限公司 非易失性存储器操作方法及使用该方法的数据储存系统
CN103425597A (zh) * 2012-05-18 2013-12-04 慧荣科技股份有限公司 数据储存装置和快闪存储器的区块管理方法
KR20140075396A (ko) * 2012-12-11 2014-06-19 서울대학교산학협력단 불휘발성 메모리 장치 및 그것의 데이터 관리 방법
CN105512047A (zh) * 2014-09-26 2016-04-20 上海东软载波微电子有限公司 Flash闪存的写操作、擦除操作方法及装置
CN105529048A (zh) * 2014-09-28 2016-04-27 华邦电子股份有限公司 快闪存储器装置及快闪存储器的写入方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006309829A (ja) * 2005-04-27 2006-11-09 Nec Electronics Corp 不揮発性半導体記憶装置及びその制御方法
US8792282B2 (en) * 2010-03-04 2014-07-29 Samsung Electronics Co., Ltd. Nonvolatile memory devices, memory systems and computing systems
US9348748B2 (en) 2013-12-24 2016-05-24 Macronix International Co., Ltd. Heal leveling
JP2015195070A (ja) * 2014-03-31 2015-11-05 株式会社東芝 不揮発性半導体記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101770428A (zh) * 2009-01-07 2010-07-07 慧国(上海)软件科技有限公司 非易失性存储器操作方法及使用该方法的数据储存系统
CN103425597A (zh) * 2012-05-18 2013-12-04 慧荣科技股份有限公司 数据储存装置和快闪存储器的区块管理方法
KR20140075396A (ko) * 2012-12-11 2014-06-19 서울대학교산학협력단 불휘발성 메모리 장치 및 그것의 데이터 관리 방법
CN105512047A (zh) * 2014-09-26 2016-04-20 上海东软载波微电子有限公司 Flash闪存的写操作、擦除操作方法及装置
CN105529048A (zh) * 2014-09-28 2016-04-27 华邦电子股份有限公司 快闪存储器装置及快闪存储器的写入方法

Also Published As

Publication number Publication date
US10249376B2 (en) 2019-04-02
CN108877863A (zh) 2018-11-23
US20180336954A1 (en) 2018-11-22

Similar Documents

Publication Publication Date Title
US11664077B2 (en) Nonvolatile semiconductor memory device which performs improved erase operation
JP3189740B2 (ja) 不揮発性半導体メモリのデータ修復方法
US7463520B2 (en) Memory device with variable trim settings
KR101285576B1 (ko) 비휘발성 메모리를 프로그래밍／소거하기 위한 방법 및 장치
CN108877863B (zh) 快闪存储器存储装置及其操作方法
US7719900B2 (en) Semiconductor storage device having memory cell for storing data by using difference in threshold voltage
JP3672435B2 (ja) 不揮発性メモリ装置
KR100967004B1 (ko) 플래시 메모리 장치의 동작 제어 방법
KR100769258B1 (ko) 문턱 전압 분포를 줄일 수 있는 불 휘발성 메모리 장치
JP7414921B2 (ja) メモリシステムをプログラムする方法
US8243519B2 (en) Writing method of a nonvolatile memory device
US8081517B2 (en) Solid state storage system for uniformly using memory area and method controlling the same
US9053011B2 (en) Selective protection of lower page data during upper page write
KR100823169B1 (ko) 향상된 동작 특성을 갖는 플래시 메모리 시스템 및 그것의액세스 방법
US7236406B2 (en) Method of erasing data in non-volatile semiconductor memory device while suppressing variation
US11101009B1 (en) Systems and methods to convert memory to one-time programmable memory
US8000154B2 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
JP2010033637A (ja) 不揮発性半導体記憶装置
JP2007122640A (ja) 記憶装置
KR102119179B1 (ko) 반도체 장치 및 그 동작 방법
TWI658471B (zh) 快閃記憶體儲存裝置及其操作方法
JP5059524B2 (ja) メモリ制御回路、半導体集積回路、不揮発性メモリのベリファイ方法
US11119854B2 (en) Method of controlling verification operations for error correction of non-volatile memory device, and non-volatile memory device
CN116741244A (zh) 非易失性存储器的擦除方法和装置以及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant