CN105529048A - 快闪存储器装置及快闪存储器的写入方法 - Google Patents
快闪存储器装置及快闪存储器的写入方法 Download PDFInfo
- Publication number
- CN105529048A CN105529048A CN201410507678.9A CN201410507678A CN105529048A CN 105529048 A CN105529048 A CN 105529048A CN 201410507678 A CN201410507678 A CN 201410507678A CN 105529048 A CN105529048 A CN 105529048A
- Authority
- CN
- China
- Prior art keywords
- voltage
- write
- flash memory
- initially
- final
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Read Only Memory (AREA)
Abstract
本发明提供一种快闪存储器装置及快闪存储器的写入方法。快闪存储器的写入方法包括:设定初始写入电压,依据初始写入电压产生写入电压以针对快闪存储器进行至少一写入动作,并进行分别对应至少一写入动作的至少一写入验证动作,当第N次的写入验证动作的验证结果为正确时,依据N产生电压调整参数,其中N为正整数,再依据电压调整参数以及初始写入电压来产生最终写入电压,并依据最终写入电压对快闪存储器进行最终写入动作。
Description
技术领域
本发明是有关于一种快闪存储器,且特别是有关于一种快闪存储器装置及快闪存储器的写入方法。
背景技术
关于快闪存储器的抹除及写入循环(Erase/programcycle,简称E/Pcycle)中,在进行写入的过程中,会逐次的提升写入电压来对快闪存储器进行写入的动作,直至对应的写入验证动作的结果是正确的为止。并且,为加强快闪存储器的数据的可靠度,在当写入验证动作的结果是正确的之后,还会针对快闪存储器进行最终写入动作(lastprogram)。
在现有技术的领域中,进行最终写入动作所依据的最终写入电压是固定的。因此,请参照图1A以及图1B分别示出的快闪存储器未进行以及已进行最终写入动作的存储单元数量与临界电压的关系图。由图1A以及图1B的差异可以得知,在现有技术中,进行过最终写入动作后,快闪存储器会有多数个存储单元的临界电压偏移至过高的区域Z1中,并造成快闪存储器的存储单元的临界电压分布异常的现象。
发明内容
本发明提供一种快闪存储器装置及快闪存储器的写入方法,有效防止快闪存储单元因最终写入动作而产生临界电压过高的现象。
本发明的快闪存储器的写入方法包括:设定初始写入电压,依据初始写入电压产生写入电压以针对快闪存储器进行至少一写入动作,并进行分别对应至少一写入动作的至少一写入验证动作,当第N次的写入验证动作的验证结果为正确时,依据N产生电压调整参数,其中N为正整数,再依据电压调整参数以及初始写入电压来产生最终写入电压,并依据最终写入电压快闪存储器进行最终写入动作。
本发明的快闪存储器装置包括多数个存储单元以及控制器。存储单元形成存储器阵列。控制器设定初始写入电压,依据初始写入电压产生写入电压以针对快闪存储器进行至少一写入动作,并进行分别对应该至少一写入动作的至少一写入验证动作。当第N次的写入验证动作的验证结果为正确时,控制器依据N产生电压调整参数,其中N为正整数,并且,控制器依据电压调整参数以及该初始写入电压来产生最终写入电压,并依据最终写入电压该快闪存储器进行最终写入动作。
基于上述,本发明依据快闪存储器所需的写入动作的次数来动态调整进行最终写入动作的最终写入电压。也就是说,本发明中,进行最终写入动作所依据最终写入电压的电压值的是动态的依据快闪存储器的存储单元的临界电压的移动速度来调整的。如此一来,最终写入动作可是硬性的针对具有不同特性的快闪存储器来进行,使写入动作的效益可以有效的提升。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1A为快闪存储器未进行最终写入动作的存储单元数量与临界电压的关系图;
图1B为快闪存储器已进行最终写入动作的存储单元数量与临界电压的关系图;
图2为本发明实施例的快闪存储器的写入的流程图;
图3为本发明一实施例的快闪存储器装置的示意图;
图4为本发明实施例的控制器的方块图。
附图标记说明:
Z1:区域;
S210~S230:写入的步骤;
300:快闪存储器装置;
310、400:控制器;
321~32M:存储单元;
320:快闪存储器;
VPG:写入电压;
410:写入电压产生器;
420:偏移电压产生器;
430:写入验证电路;
440:递增脉冲电压产生器;
450:计数器;
460:判断电路;
470:最终写入电压产生器;
PCMD:写入命令;
411:升压电路;
412:电压调整器;
PS、FL:信息。
具体实施方式
请参见图2,图2为本发明实施例的快闪存储器的写入的流程图。在步骤S210中,设定初始写入电压,并依据初始写入电压产生写入电压。其中,写入电压是基于初始写入电压来依据快闪存储器进行的被写入动作的次数来进行设定的。具体来说,以通过控制器来执行写入动作为范例,当进行第一次的写入动作时,控制器可以利用初始写入电压来对快闪存储器进行写入动作,或写入验证动作的结果是错误时,控制器可以设定使写入电压高于初始写入电压,并据以进行第二次写入动作。当然,若接下来的写入验证动作的结果仍是错误时,控制器则可以再提高写入电压来对快闪存储器进行下一次的写入动作。
上述的写入动作可以持续的被执行,直至写入验证动作的结果是正确为止。
承上述,在步骤S220中,则依据写入验证动作的结果,来获知写入动作所需要的次数,并且,在第N次的写入验证动作的结果为正确时,则依据正整数N来产生电压调整参数。在此,写入验证动作的次数与快闪存储器的被写入次数是相同的。
另外,关于电压调整参数的产生方式,在本发明实施例中,电压调整参数可以设定为等于N。当然,在其他实施例中,电压调整参数可以设定为与N相关联的数字,例如N的整数倍或非整数倍。
在步骤S230中,控制器则可依据设定的电压调整参数以及初始写入电压来产生最终写入电压,并依据最终写入电压来对快闪存储器进行最终写入动作。请注意,最终写入电压可依据电压调整参数递增,也就是说,最终写入电压可以与上述的N成正比。
仔细一点来说明,当电压调整参数被设定为等于N时,最终写入电压可以等于初始写入电压V1st+(N-2)*递增脉冲电压VISPP+偏移电压Vshift。也就是说,当对快闪存储器进行第一次写入后的第一次写入验证检查的结果就是正确的时(N=1),最终写入电压=V1st-VISPP+Vshift。若当对快闪存储器进行第二次写入后的第二次写入验证检查的结果是正确的时(N=2),最终写入电压=V1st+Vshift。依据上述的说明,最终写入电压与写入动作所进行的次数N的关系可以如表1所表示:
由上述的表格可以得知,在需要较多写入次数的情况下,针对快闪存储器进行最终写入动作的最终写入电压的电压值需要越高。相对的,在需要较少写入次数的情况下,针对快闪存储器进行最终写入动作的最终写入电压的电压值需要越低。
也就是说,本发明实施例中,快闪存储器的存储单元的临界电压随写入电压的偏移速度越慢,需要进行的最终写入电压值可以越高。而快闪存储器的存储单元的临界电压随写入电压的偏移速度越快者,需要进行的最终写入电压值可以较低。
另外,关于递增脉冲电压VISPP以及偏移电压Vshift的电压值可以依据快闪存储器的电气特性来加以设置,递增脉冲电压VISPP以及偏移电压Vshift的电压值都可以是由设计者预先设计的电压值。较值得一提的是,递增脉冲电压VISPP是由一个脉冲信号所提供的电压。
以下请参照图3,图3为本发明一实施例的快闪存储器装置的示意图。快闪存储器装置300包括控制器310以及由多个存储单元321~32M组成存储器阵列的快闪存储器320。控制器310耦接存储单元321~32M,并在对存储单元321~32M进行写入动作时,控制器310提供写入电压VPG至存储单元321~32M中的一个或多个的字线。
细节来说明,在进行快闪存储器320的写入动作时,控制器310设定初始写入电压,并依据初始写入电压来产生写入电压VPG以针对快闪存储器320进行一次或多次的写入动作,并且,控制器310可进行分别对应写入动作的一次或多次的写入验证动作。当第N次的写入验证动作的验证结果为正确时,控制器310依据N来产生电压调整参数,其中N为正整数。并且,控制器310可依据电压调整参数以及初始写入电压来产生最终写入电压,并依据最终写入电压对快闪存储器进行最终写入动作。
关于最终写入电压产生的细节,在上述的多个实施例中已有明确的说明,在此不多赘述。
以下请参照图4,图4为本发明实施例的控制器的方块图。控制器400包括写入电压产生器410、偏移电压产生器420、写入验证电路430、递增脉冲电压产生器440、计数器450、判断电路460以及最终写入电压产生器470。写入电压产生器410依据写入命令PCMD以产生初始写入电压。其中,写入电压产生器410包括升压电路411以及电压调整器412。升压电路411接收并依据写入命令PCMD进行升压动作,并将所产生的电压传送至电压调整器412,使电压调整器412可据以产生稳定的初始写入电压。
初始写入电压被提供至存储单元的字线,并通过写入验证电路430来判断写入的结果为正确或是错误。当写入验证电路430判断写入的结果为错误时,写入验证电路430可将判断结果为错误的信息FL传送至递增脉冲电压产生器440,来增加递增脉冲电压产生器440产生的递增脉冲电压,并藉以增加程序电压的电压值以对快闪存储器进行下一次的写入动作。相对的,当写入验证电路430判断写入的结果为正确时,写入验证电路430则可将判断结果为正确的信息PS传送至计数器450。
关于计数器450的动作方面,计数器450会针对快闪存储器的被写入的次数进行计数,并在接收到判断结果为正确的信息PS时停止计数的动作。计数器450并将计数的结果传送至最终写入电压产生器470及判断电路460。
在另一方面,偏移电压产生器420依据偏移电压对初始写入电压进行偏移以产生偏移后初始写入电压,并将偏移后初始写入电压传送至最终写入电压产生器470。判断电路460则可依据计数器450产生的快闪存储器的被写入次数来对递增脉冲电压进行倍压,并藉以产生调整后递增脉冲电压。判断电路460并将所产生的调整后递增脉冲电压传送至最终写入电压产生器470。
最终写入电压产生器470接收调整后递增脉冲电压以及偏移后初始写入电压来产生最终写入电压,并传送最终写入电压至快闪存储器的存储单元的字线,来对快闪存储器进行最终写入动作。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (11)
1.一种快闪存储器的写入方法,其特征在于,包括:
设定初始写入电压,依据该初始写入电压产生写入电压以针对该快闪存储器进行至少一写入动作,并进行分别对应该至少一写入动作的至少一写入验证动作;
当第N次的写入验证动作的验证结果为正确时,依据N产生电压调整参数,其中N为正整数;以及
依据该电压调整参数以及该初始写入电压来产生最终写入电压,并依据该最终写入电压对该快闪存储器进行最终写入动作。
2.根据权利要求1所述的快闪存储器的写入方法,其特征在于,该最终写入电压依据该电压调整参数递增。
3.根据权利要求1所述的快闪存储器的写入方法,其特征在于,该电压调整参数等于N,且该最终写入电压等于该初始写入电压+(N-2)*递增脉冲电压+偏移电压。
4.根据权利要求1所述的快闪存储器的写入方法,其特征在于,依据该初始写入电压产生该写入电压的步骤包括:
依据该初始写入电压以及该快闪存储器被写入的次数来产生该写入电压。
5.根据权利要求4所述的快闪存储器的写入方法,其特征在于,该写入电压依据该快闪存储器被写入的次数而递增。
6.一种快闪存储器装置,其特征在于,包括:
多数个存储单元,形成存储器阵列;以及
控制器,设定初始写入电压,依据该初始写入电压产生写入电压以针对快闪存储器进行至少一写入动作,并进行分别对应该至少一写入动作的至少一写入验证动作,当第N次的写入验证动作的验证结果为正确时,该控制器依据N产生电压调整参数,其中N为正整数,并且,该控制器依据该电压调整参数以及该初始写入电压来产生最终写入电压,并依据该最终写入电压对该快闪存储器进行最终写入动作。
7.根据权利要求6所述的快闪存储器装置,其特征在于,该最终写入电压依据该电压调整参数递增。
8.根据权利要求6所述的快闪存储器装置,其特征在于,该电压调整参数等于N,且该最终写入电压等于该初始写入电压+(N-2)*递增脉冲电压+偏移电压。
9.根据权利要求6所述的快闪存储器装置,其特征在于,该控制器依据该初始写入电压以及该快闪存储器被写入的次数来产生该写入电压。
10.根据权利要求9所述的快闪存储器装置,其特征在于,该写入电压依据该快闪存储器被写入的次数而递增。
11.根据权利要求6所述的快闪存储器装置,其特征在于,该控制器包括:
写入电压产生器,依据写入命令以产生该初始写入电压;
写入验证电路,对该快闪存储器进行该至少一写入动作及该至少一写入验证动作;
递增脉冲电压产生器,在该至少一写入验证动作的验证结果为错误时,提供递增脉冲电压以进行下一次的写入动作;
偏移电压产生器,依据偏移电压对该初始写入电压进行偏移以产生偏移后初始写入电压;
计数器,计算该快闪存储器在该至少一写入验证动作的验证结果为正确时的一被写入次数;
判断电路,依据该被写入次数对该递增脉冲电压进行倍压以产生调整后递增脉冲电压;以及
最终写入电压产生器,依据该偏移后初始写入电压以及该调整后递增脉冲电压产生该最终写入电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410507678.9A CN105529048B (zh) | 2014-09-28 | 2014-09-28 | 快闪存储器装置及快闪存储器的写入方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410507678.9A CN105529048B (zh) | 2014-09-28 | 2014-09-28 | 快闪存储器装置及快闪存储器的写入方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105529048A true CN105529048A (zh) | 2016-04-27 |
CN105529048B CN105529048B (zh) | 2019-11-26 |
Family
ID=55771221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410507678.9A Active CN105529048B (zh) | 2014-09-28 | 2014-09-28 | 快闪存储器装置及快闪存储器的写入方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105529048B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108877863A (zh) * | 2017-05-16 | 2018-11-23 | 华邦电子股份有限公司 | 快闪存储器存储装置及其操作方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080068884A1 (en) * | 2005-06-14 | 2008-03-20 | Hynix Semiconductor Inc. | Method of controlling copy-back operation of flash memory device including multi-level cells |
KR100824203B1 (ko) * | 2007-04-03 | 2008-04-21 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 프로그램 방법 |
CN101335048A (zh) * | 2007-06-29 | 2008-12-31 | 旺宏电子股份有限公司 | 多阶存储单元非易失性存储器的双重编程方法 |
CN101471137A (zh) * | 2007-12-27 | 2009-07-01 | 海力士半导体有限公司 | 操作非易失性存储器件的方法 |
CN101512666A (zh) * | 2006-09-12 | 2009-08-19 | 桑迪士克股份有限公司 | 非易失性存储器和用于线性估计初始编程电压的方法 |
CN101752000A (zh) * | 2008-10-21 | 2010-06-23 | 力晶半导体股份有限公司 | 非易失性半导体存储装置及其写入方法 |
CN102422362A (zh) * | 2009-05-07 | 2012-04-18 | 美光科技公司 | 存储器装置中的多电平编程检验 |
US20130314987A1 (en) * | 2011-05-23 | 2013-11-28 | Sandisk Technologies Inc. | Ramping Pass Voltage To Enhance Channel Boost In Memory Device |
-
2014
- 2014-09-28 CN CN201410507678.9A patent/CN105529048B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080068884A1 (en) * | 2005-06-14 | 2008-03-20 | Hynix Semiconductor Inc. | Method of controlling copy-back operation of flash memory device including multi-level cells |
CN101512666A (zh) * | 2006-09-12 | 2009-08-19 | 桑迪士克股份有限公司 | 非易失性存储器和用于线性估计初始编程电压的方法 |
KR100824203B1 (ko) * | 2007-04-03 | 2008-04-21 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 프로그램 방법 |
CN101335048A (zh) * | 2007-06-29 | 2008-12-31 | 旺宏电子股份有限公司 | 多阶存储单元非易失性存储器的双重编程方法 |
CN101471137A (zh) * | 2007-12-27 | 2009-07-01 | 海力士半导体有限公司 | 操作非易失性存储器件的方法 |
CN101752000A (zh) * | 2008-10-21 | 2010-06-23 | 力晶半导体股份有限公司 | 非易失性半导体存储装置及其写入方法 |
CN102422362A (zh) * | 2009-05-07 | 2012-04-18 | 美光科技公司 | 存储器装置中的多电平编程检验 |
US20130314987A1 (en) * | 2011-05-23 | 2013-11-28 | Sandisk Technologies Inc. | Ramping Pass Voltage To Enhance Channel Boost In Memory Device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108877863A (zh) * | 2017-05-16 | 2018-11-23 | 华邦电子股份有限公司 | 快闪存储器存储装置及其操作方法 |
CN108877863B (zh) * | 2017-05-16 | 2020-08-04 | 华邦电子股份有限公司 | 快闪存储器存储装置及其操作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105529048B (zh) | 2019-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9286986B2 (en) | Data writing method, and memory control circuit unit and memory storage apparatus using the same | |
CN107068190A (zh) | 修正编程电压的存储器设备编程方法 | |
KR20150094129A (ko) | 반도체 장치 및 이의 동작 방법 | |
US20120144267A1 (en) | Data reading method, memory storage apparatus, and controller thereof | |
US9940058B2 (en) | Data storage device and data maintenance method thereof | |
US10629289B2 (en) | Solid state storage device and control method with prediction model to increase read speed | |
CN104282339A (zh) | 读取电压设定方法、控制电路与存储器储存装置 | |
KR20170011324A (ko) | 반도체 메모리 장치 및 그것의 동작 방법 | |
CN103370746B (zh) | 存储器及编程存储器的方法 | |
CN106328203A (zh) | 闪存装置及其编程操作的初始化方法 | |
US8036042B2 (en) | Method of operating nonvolatile memory device | |
CN103578561A (zh) | 一种快闪存储器及其擦除校验方法和装置 | |
CN103811068A (zh) | 非易失存储器的擦除方法及系统 | |
CN104572324A (zh) | 固态储存装置及其控制方法 | |
CN105529048A (zh) | 快闪存储器装置及快闪存储器的写入方法 | |
KR20130072517A (ko) | 불휘발성 메모리 장치 및 이의 소거 방법 | |
CN113628659B (zh) | 一种擦除方法、装置及计算机可读存储介质 | |
CN105278866A (zh) | 固态储存装置及其错误更正控制方法 | |
US20230027384A1 (en) | Non-volatile memory and programming method thereof | |
US9672920B2 (en) | Electronic device, non-volatile memorty device, and programming method | |
CN106297892A (zh) | 一种存储器参考单元的实现方法及系统 | |
KR20070109684A (ko) | 낸드 플래시 메모리 장치의 소거방법 | |
TWI541811B (zh) | 快閃記憶體裝置及快閃記憶體的寫入的方法 | |
US10748605B2 (en) | Memory device and programming method of multi-level cell (MLC) | |
US20210020251A1 (en) | Method and apparatus for determining a reference voltage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |