CN103370746B - 存储器及编程存储器的方法 - Google Patents

Abstract

本发明揭示用于调整对存储器的上部页的编程的设备及方法。在至少一个实施例中，在用于下部页编程的单个编程脉冲之后确定阈值电压分布上限，并基于阈值电压分布的所述所确定上限而调整上部页编程开始电压。

Description

存储器及编程存储器的方法

相关申请案

本申请案主张对于2011年1月10日提出申请且标题为“存储器及编程存储器的方法(MEMORIESANDMETHODSOFPROGRAMMINGMEMORIES)”的第61/431,208号美国临时申请案的优先权，所述美国临时申请案的全文以引用的方式并入本文中。

技术领域

本发明一般来说涉及存储器，且明确地说，在一个或一个以上实施例中，本发明涉及存储器的编程。

背景技术

存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器。

快闪存储器装置已发展成为用于广泛的电子应用的非易失性存储器的普遍来源。快闪存储器装置通常使用允许高存储器密度、高可靠性和低功率消耗的单晶体管存储器单元。经由电荷存储节点(例如，浮动栅极或电荷捕获器)的编程或其它物理现象(例如，相变或极化)，存储器单元的阈值电压的改变确定每一存储器单元的数据状态。快闪存储器的常见使用包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏机、电器、运载工具、无线装置、蜂窝式电话及可装卸存储器模块，且快闪存储器的使用不断扩展。

快闪存储器通常利用称为NOR快闪及NAND快闪的两种基本架构中的一者。所述名称是从用于读取所述装置的逻辑导出。在NOR快闪架构中，一逻辑列存储器单元与耦合到数据线(例如通常称为位线的那些数据线)的每一存储器单元并联耦合。在NAND快闪存储器架构中，一列存储器单元仅与耦合到位线的列的第一存储器单元串联耦合。

随着电子系统的性能及复杂度增加，在系统中对额外存储器的要求也增加。然而，为不断减少系统成本，部件计数必须保持到最小值。此可通过使用例如多电平单元(MLC)的技术来增加集成电路的存储器密度而实现。举例来说，MLCNAND快闪存储器为极具成本效益的非易失性存储器。

多电平单元可通过将数据状态(例如，位型式)指派到所述存储器单元的特定阈值电压(Vt)范围来利用传统快闪存储器单元的模拟性质。取决于指派给所述存储器单元的电压范围量及在存储器单元的有效操作期间所指派电压范围的稳定性，此技术准许在每存储器单元存储信息的两个或两个以上位。

编程(或擦除)单元所需的电压高度取决于所述单元的使用，例如所述特定单元过去已被编程及/或擦除(循环使用)的次数。与已经过较高数目个循环的单元相比，尚未经过或仅经过极少个编程/擦除循环的单元将通常需要在其栅极处施加较高电压以将其阈值电压升高一特定量。

举例来说，与已被多次(大约数千次)循环使用的单元相比，之前从未被编程的单元可借助相对高的初始编程电压来编程。与先前未被循环使用或仅被循环使用几次的单元相比，通过相同编程脉冲，已被多次循环使用的单元将使其阈值电压移动较大量。如果针对已被多次循环使用的单元使用高初始编程电压，那么所述单元的阈值电压可改变非常多以使得所述单元甚至在初始编程脉冲时也超越其所期望阈值电压。因此，使用高初始编程电压脉冲可使经高度循环使用的单元过编程。相对于相对低的初始编程电压将使经高度循环使用的单元移动的量，所述相同脉冲将使未经循环使用或经轻度循环使用的单元的阈值电压移动一小量。因此，使用低初始编程电压脉冲可导致未经循环使用或几乎未经循环使用的单元的较长编程时间，这是因为允许所述单元达到其目标阈值电压将需要较多编程脉冲。

出于例如上述那些原因的原因，及出于例如所属领域的技术人员在阅读及理解本说明书后将变得显而易见的下述原因的其它原因，除其它外，此项技术中还需要改善对存储器的编程。

发明内容

本申请的一个实施例涉及一种编程存储器的方法，其包括：将编程脉冲施加到所述存储器的一页；确定所述页的所得阈值电压分布的上限；以及将编程脉冲施加到所述存储器的所述页用于所述存储器的所述页的上部页编程，其中用于所述上部页编程的所述编程脉冲中的至少一者的特性是至少部分地基于所确定的所述阈值电压分布的上限。

本申请的另一个实施例涉及一种存储器装置，其包括：存储器单元阵列；以及电路，其经配置以执行包括以下各项的方法：将编程脉冲施加到所述存储器的一页；确定所述页的所得阈值电压分布的上限；以及基于所确定的所述阈值电压分布的上限而调整到所述存储器的所述页的另一编程脉冲。

附图说明

图1是根据本发明的一个实施例的展示编程存储器的图形表示的图式；

图2是根据本发明的一实施例的方法的流程图；

图3是根据图2的实施例的方法的进一步细节的流程图；

图4是根据本发明的另一实施例的方法的进一步细节的流程图；且

图5是根据本发明的一实施例的电系统的框图。

具体实施方式

在实施例的以下详细说明中，参考形成其一部分的附图。在图式中，贯穿几个视图，相似数字描述大致类似的组件。充分详细地描述这些实施例以使得所属领域的技术人员能够实践本发明。在不背离本发明的范围的情况下，可利用其它实施例且可做出结构、逻辑及电改变。

因此，以下详细说明不应视为具限制性意义，且本发明的范围仅由所附权利要求书连同此些权利要求书在其内受保护的等效内容的全部范围来界定。

本发明的一个或一个以上实施例针对至少部分地基于使用而调整编程操作，所述使用至少部分地基于至少初始编程脉冲的结果而确定。随着存储器单元循环使用的次数越来越多，所述存储器单元已循环使用的次数越多，施加到所述存储器单元的控制栅极的相同量的编程电压将使所述存储器单元的阈值电压移动越多。

在一个实施例中，由于相对未经循环使用的单元对已被多次循环使用的单元的编程速度的差异，因此可通过调整施加到所述存储器单元的初始编程电压以使得其使用较少编程脉冲达到其目标阈值电压来减少存储器页的编程时间。举例来说，可针对已被多次循环使用的单元的上部页编程使用相对较低的初始脉冲编程电压，以免超越其所期望阈值电压。同时，可针对未经循环使用或具有低数目次循环的单元的上部页编程使用相对较高的初始脉冲编程电压。

由于NAND存储器在逐页的基础上来编程，因此一页的每一单元已被循环使用相同次数。一页已被循环使用的次数还提供所述页的每一单元已被循环使用的次数。所述存储器的每一页上的循环计数器占据裸片空间、额外处理时间及存储空间。此外，页循环计数器无法计及基于除所述页已经过的循环次数以外的因素(举例来说，制作因素等等)的单元性能的差异。

在本发明中，使用例如图1的方法100的方法来进行页循环的估计。在一个实施例中，方法100包括在框102中在一页的下部页编程的开始处以相对低的编程电压施加单个编程脉冲，并在框104中确定所述页上的单元的所得单元阈值电压分布的上限。如果所述页未经循环使用或经极轻度循环使用，那么低电压脉冲将不会致使分布中的大量移位。如果所述页经严重地循环使用，那么所述低电压脉冲将致使阈值电压分布的较大移位。在一个实施例中，将初始编程脉冲电压的(多个)特性确定为由存储器装置的熔丝界定的值。

如图2中进一步详细展示，在一个实施例中，确定所述页的单元阈值电压分布的上限(框104)。在于框102中施加初始脉冲之后，如图2中所展示的框104进一步包括在框202中将检验脉冲施加到所述页，且在每一检验脉冲之后，在决策框204中，确定是否未编程所述页的大致所有单元，即单元数目高于检验本身。在框206中存储满足关于单元数目的条件的检验电平以指示在执行所述页的上部页编程时将施加的初始电压。如果高于所述页的单元的经确定可修整数目的一定数目个单元显现为已编程(例如，以适应快速编程单元)，那么在框208中增加检验电压，且在框202中施加另一检验脉冲，接着为框204中的核对，直到显现为逻辑0的单元数目为所述页的大致所有单元为止。在一个实施例中，通过确定将小于所述页上的总单元数目的大约十五个单元检验为未经编程单元来确定所述页的阈值电压分布的上限。

在一个实施例中，以基于在将所述页的大致所有单元检验为未经编程单元时所使用的检验电压确定(例如，设置或计算)的初始电压开始对单元页的上部页编程。在一个实施例中，上部页编程的初始电压是基于在下部页编程操作的初始编程脉冲之后所述页的阈值电压分布的上限。

在一个实施例中，通过以下操作来实现框206的处理程序：在用于下部页编程操作的初始编程脉冲之后的下部页编程操作期间，将紧接在于其后所述页的大致所有单元显现为未经编程的检验脉冲之前施加的检验脉冲的电压连同用于上部页编程的相关联初始编程电压一起写入存储位置中(例如，在相同单元页中)。在一个实施例中，所述初始编程电压是基于已知因素(例如上部页与下部页之间的目标阈值电压的差或类似因素)而确定。在一个实施例中，作为下部页的编程的部分，将此些初始编程电压编程到寄存器或其它存储装置中。在一个实例中，借助从初始编程脉冲及检验脉冲的序列确定的数据来编程所述单元页内的两字节旗标字段。在下部页编程期间所编程的此信息可供在开始上部页编程之前读取，以确定上部页编程的初始编程电压。

图3以图表方式展示本文中关于图1到2所描述的编程方法的一个实施例。在线302中，展示在下部页编程之前的存储器单元页的阈值电压分布。在线304中，在展示在下部页编程期间初始编程脉冲的施加之后展示所述页的阈值电压分布303。线306中的检验脉冲(识别为脉冲305)用于确定阈值电压分布303的上限。在线308中，将指示下部页的阈值电压分布的所确定上限的数据存储为下部页编程操作的一部分，此导致在线308中绘示的单元分布。在线310中，在完成上部页编程之后展示所述页的单元分布。

使用本文中所揭示的方法，可考虑所述页上的单元变化，包含字线间变化、块间变化以及处理程序变化。代替计数一页的循环及估计循环量的效应，可使用直接物理测量(即正编程的特定页的物理阈值电压分布)来调整上部页编程。

以下情形是可能的：在下部页编程期间将编程到所述页中的几乎已擦除数据的特定型式在已被多次循环使用的一页中可能是有问题的，即致使上部页编程的初始脉冲过高。然而，可随所述页的编程使用随机函数发生器电路以减轻所述可能问题。

在一个实施例中，可将上部页编程的初始编程电压的多个数据值存储于单独位置中，且取决于确定下部页编程第一脉冲的阈值电压分布的上限的检验电压来施加上部页编程的选定初始编程电压。举例来说，以多个不同增量电压来施加检验脉冲以确定阈值电压分布的上限。如果将阈值电压分布的上限确定为在第一检验脉冲处，那么使用具有用于上部页编程的数据的第一数据集。如果将阈值电压分布的上限确定为在第二检验脉冲处，那么使用具有用于上部页编程的数据的第二数据集，且依此类推。在此实施例中，数据集中的电压可基于已知历史而确定，或可基于针对检验脉冲施加的实际电压而确定。

举例来说，每一检验电压可具有存储于借助下部页编程来编程的数据中且用于上部页编程的相关联初始编程电压。在一个实施例中，这些数据集也是可修整的。

图4中展示用于实施本文中所描述的方法的一个实施例400的详细流程图。在框402处，发出编程下部页命令。在框404处，作为其中在实施例中通过熔丝来设置所使用的电压的第一(例如，下部页)编程操作的一部分，施加初始编程脉冲。在框404处的编程脉冲之后，在框406处运行第一计数失败字节(cfbyteA)操作以确定因第一编程脉冲而产生的数据型式是否足够随机以使得操作可继续。如果否，那么在框409中可采取补救措施以确保所述页适合于检验。所述cfbyte操作指示是否已达到将编程的若干位的可修整准则。如果所述型式足够随机，那么在框408处以第一电压电平施加第一检验脉冲，后面接着在框410处的第二cfbyte操作(cfbyteB)以确定是否大致所有单元均指示为未经编程。如果大致所有单元均指示为未经编程，那么在框412处写入与第一检验电压相关联的数据，且在框426处操作继续。如果否，那么在框414处以第二电压电平施加第二检验脉冲，后面接着在框416处的另一cfbyteB操作以确定是否大致所有单元均指示为未经编程。如果大致所有单元均指示为未经编程，那么在框418处写入与第二检验电压相关联的数据，且在框426处操作继续。如果否，那么施加后续检验电压(在一个实施例中为4个，但可使用不同数目N)，后面接着cfbyteB操作，及与相应检验电压电平相关联的数据的写入，直到在框420处施加第N个检验电压为止，后面接着在框422处的cfbyteB操作，及在框424处写入与第N个检验电压电平相关联的数据。

在框426中，将与大致所有单元指示为未经编程的检验电压电平相关联的数据写入到下部页中的旗标存储区域，并在框428处完成下部页编程。在框430处开始上部页编程。因此将(例如)指示下部页编程的快慢程度及/或指示所述页的单元已被编程及/或擦除的次数的下部页编程使用数据写入到下部页中。在开始上部页编程操作时，可在框432处读取下部页以获得所存储数据。所述所存储数据用于调整在框434中的上部页编程的初始编程电压，及以基于写入到下部页中的数据的电压开始的用于编程上部页的编程/检验脉冲序列(框436)。

图5是根据本发明的一实施例且其上可实践本发明的各种实施例的存储器装置501的简化框图。存储器装置501包含以行及列布置的存储器单元阵列504。尽管将主要参考NAND存储器阵列来描述各种实施例，但各种实施例并不限于存储器阵列504的特定架构。适于本实施例的其它阵列架构的某些实例包含NOR阵列、AND阵列及虚拟接地阵列。然而，一般来说，本文中所描述的实施例适于准许产生指示每一存储器单元的阈值电压的数据信号的任何阵列架构。

提供行解码电路508及列解码电路510以解码提供到存储器装置501的地址信号。地址信号经接收及解码以存取存储器阵列504。存储器装置501还包含输入/输出(I/O)控制电路512以管理命令、地址及数据到存储器装置501的输入以及数据及状态信息从存储器装置501的输出。地址寄存器514耦合于I/O控制电路512与行解码电路508及列解码电路510之间以在解码之前锁存地址信号。命令寄存器524耦合于I/O控制电路512与控制逻辑516之间以锁存传入命令。控制逻辑516响应于所述命令而控制对存储器阵列504的存取且产生用于外部处理器530的状态信息。控制逻辑516耦合到行解码电路508及列解码电路510以响应于所述地址而控制行解码电路508及列解码电路510。

控制逻辑516还可耦合到取样与保持电路518。取样与保持电路518以模拟数据信号的形式锁存传入或传出的数据。举例来说，所述取样与保持电路可含有用于对表示将写入到存储器单元的数据的传入数据信号或指示从存储器单元感测的阈值电压的传出数据信号进行取样的电容器或其它模拟存储装置。取样与保持电路518可进一步提供用于所取样信号的放大及/或缓冲以向外部装置提供更强的数据信号。

对模拟数据信号的处置可采取类似于CMOS成像器技术领域中众所周知的方法的方法，其中将响应于入射照明而在所述成像器的像素处产生的电荷电平存储于电容器上。接着使用具有参考电容器的差分放大器将这些电荷电平转换成作为到差分放大器的第二输入的信号。接着将差分放大器的输出传递到模/数转换(ADC)装置以获得表示照明强度的数字值。在当前实施例中，可响应于使电荷经受指示存储器单元的实际或目标阈值电压(分别用于读取或编程所述存储器单元)的数据信号而将所述电荷存储于电容器上。接着可使用具有作为第二输入的接地输入或其它参考信号的差分放大器将此电荷转换成模拟数据信号。接着可在读取操作的情形中将所述差分放大器的输出传递到I/O控制电路512以用于从存储器装置输出，或用于在编程所述存储器装置中的一个或一个以上检验操作期间进行比较。应注意，I/O控制电路512可任选地包含模/数转换功能及数/模转换(DAC)功能以将所读取数据从模拟数据信号转换成数字位型式且将写入数据从数字位型式转换成模拟信号，以使得存储器装置501可适用于与模拟数据接口或数字数据接口通信。

在编程操作期间，编程存储器阵列504的目标存储器单元直到指示其Vt电平的电压匹配保持于取样与保持电路518中的电平为止。作为一个实例，此可使用差分感测装置来比较所保持电压电平与目标存储器单元的阈值电压而实现。与传统存储器编程极为相似，可将编程脉冲施加到目标存储器单元以增加其阈值电压直到达到或超过所期望值。在读取操作中，将所述目标存储器单元的Vt电平传递到取样与保持电路518以取决于ADC/DAC功能是在存储器装置外部提供还是在存储器装置内提供而直接作为模拟信号或作为模拟信号的数字化表示来传送到外部处理器(图5中未展示)。

可以多种方式确定单元的阈值电压。举例来说，可在开始激活目标存储器单元的时刻对存取线(例如通常称为字线的那些存取线)电压进行取样。或者，可将经升压电压施加到目标存储器单元的第一源极/漏极侧，且可将阈值电压视为其控制栅极电压与其另一源极/漏极侧处的电压之间的差。通过将所述电压耦合到电容器，可与所述电容器共享电荷以存储经取样电压。注意，所述经取样电压无需等于阈值电压，而仅指示所述电压。举例来说，在将经升压电压施加到所述存储器单元的第一源极/漏极侧并将已知电压施加到其控制栅极的情形中，由于在所述存储器单元的第二源极/漏极侧处形成的电压指示所述存储器单元的阈值电压，因此可将所形成电压视为数据信号。

取样与保持电路518可包含高速缓存，即每一数据值多个存储位置，以使得存储器装置501可在将第一数据值传递到外部处理器的同时读取下一数据值，或在将第一数据值写入到存储器阵列504的同时接收下一数据值。状态寄存器522耦合于I/O控制电路512与控制逻辑516之间以锁存用于输出到外部处理器的状态信息。

存储器装置501经由控制链路532在控制逻辑516处接收控制信号。所述控制信号可包含芯片启用CE#、命令锁存启用CLE、地址锁存启用ALE及写入启用WE#。存储器装置501可经由多路复用输入/输出(I/O)总线534从外部处理器接收命令(以命令信号的形式)、地址(以地址信号的形式)及数据(以数据信号的形式)并经由I/O总线534将数据输出到所述外部处理器。

在特定实例中，在I/O控制电路512处经由I/O总线534的输入/输出(I/O)引脚[7:0]接收命令，并将所述命令写入到命令寄存器524中。在I/O控制电路512处经由总线534的输入/输出(I/O)引脚[7:0]接收地址并将所述地址写入到地址寄存器514中。在I/O控制电路512处，可针对能够接收8个并行信号的装置经由输入/输出(I/O)引脚[7:0]或针对能够接收16个并行信号的装置经由输入/输出(I/O)引脚[15:0]接收数据，并将所述数据传送到取样与保持电路518。还可针对能够传输8个并行信号的装置经由输入/输出(I/O)引脚[7:0]或针对能够传输16个并行信号的装置经由输入/输出(I/O)引脚[15:0]输出数据。所属领域的技术人员应了解，可提供额外电路及信号，且已简化图5的存储器装置以帮助重点强调本发明的实施例。

在各种实施例中，可在例如存储器500的存储器上执行用于调整存储器的上部页编程的初始编程电压的方法。本文中参考图1到4展示及描述此些方法。

虽然已关于取样与保持电路518来描述图5，但应理解，在不背离本发明的范围的情况下，控制逻辑516可耦合到数据锁存器而非取样与保持电路518。数据锁存器锁存传入或传出的数据。在写入操作期间，(举例来说)使用如上文所描述的两组编程脉冲来编程存储器阵列504的目标存储器单元直到指示其Vt电平的电压匹配数据锁存器中保持的数据为止。作为一个实例，此可使用差分感测装置来比较所保持数据与目标存储器单元的阈值电压而实现。

另外，虽然已根据用于接收及输出各种信号的普遍惯例来描述图5的存储器装置，但注意，各种实施例并不限于所描述的特定信号及I/O配置。举例来说，命令及地址信号可在与接收数据信号的那些输入分离的输入处接收，或数据信号可经由I/O总线534的单个I/O线串行地传输。由于所述数据信号表示位型式而非个别位，因此8位数据信号的串行通信可如表示个别位的8个信号的并行通信一样高效。

结论

已描述至少部分地基于单元页的所确定使用(例如基于因在下部页编程期间的单个编程脉冲而产生的阈值电压分布)而调整存储器中的(举例来说)上部页编程的方法及设备。

尽管本文中已图解说明及描述特定实施例，但所属领域的技术人员将了解，经计算以实现相同目的的任何布置均可替换所展示的特定实施例。本申请案打算涵盖本发明的任何改动或变化。因此，显然地，本发明打算仅由所附权利要求书及其等效内容限制。

Claims (13)

1.一种编程存储器的方法，其包括：

将编程脉冲施加到所述存储器的一页；

确定所述页的所得阈值电压分布的上限；以及

将编程脉冲施加到所述存储器的所述页用于所述存储器的所述页的上部页编程，其中用于所述上部页编程的所述编程脉冲中的至少一者的特性是至少部分地基于所确定的所述阈值电压分布的上限。

2.根据权利要求1所述的方法，其中确定阈值电压分布的上限包括：

将多个检验脉冲施加到所述页；以及

确定何时所述页的除了特定数目个单元之外的所有单元显现为未经编程单元。

3.根据权利要求2所述的方法，且其进一步包括：

以基于在所述页的除了所述特定数目个单元之外的所有单元显现为未经编程单元时使用的检验电压确定的初始电压开始执行对所述页的所述上部页编程。

4.根据权利要求3所述的方法，其中在少于所述页的所有单元的可修整数目个单元对于确定为在所述阈值电压分布的所述上限处的检验电压脉冲显现为未经编程时完成确定何时所述页的除了所述特定数目个单元之外的所有单元显现为未经编程单元。

5.根据权利要求1所述的方法，其中施加编程脉冲是用于所述存储器的所述页的下部页编程，且所述方法进一步包括施加初始编程脉冲用于所述上部页编程，其中所述初始编程脉冲是基于在针对所述下部页编程施加所述编程脉冲之后所述页的所述阈值电压分布的所述上限。

6.根据权利要求2所述的方法，且其进一步包括：

作为所述页的下部页编程的部分，存储用于确定用于所述页的所述上部页编程的初始电压的数据。

7.根据权利要求6所述的方法，且其进一步包括以基于所存储数据而确定的初始电压开始执行对所述页的所述上部页编程。

8.根据权利要求1所述的方法，其中所述编程脉冲为初始编程脉冲。

9.根据权利要求1所述的方法，其中施加编程脉冲包括将编程脉冲施加到所述存储器的所述页用于下部页编程操作。

10.一种存储器装置，其包括：

存储器单元阵列；以及

电路，其经配置以执行包括以下各项的方法：

将编程脉冲施加到所述存储器的一页；以及

确定所述页的所得阈值电压分布的上限；以及

基于所确定的所述阈值电压分布的上限而调整到所述存储器的所述页的另一编程脉冲。

11.根据权利要求10所述的存储器装置，其中所述电路进一步经配置以通过将多个检验脉冲施加到所述页来确定阈值电压分布的所述上限，并确定何时所述页的除了特定数目个单元之外的所有单元显现为未经编程单元。

12.根据权利要求11所述的存储器装置，其中所述电路进一步经配置而以基于在所述页的除了所述特定数目个单元之外的所有单元显现为未经编程单元时使用的检验电压确定的初始电压开始执行对所述页的上部页编程。

13.根据权利要求10所述的存储器装置，其中施加所述编程脉冲包括施加用于下部页编程的编程脉冲，其中所述另一编程脉冲是用于上部页编程的初始编程脉冲，其中所述电路进一步经配置以施加所述初始编程脉冲用于上部页编程，其中所述初始编程脉冲是基于所述页的所述阈值电压分布的所述上限。