TWI658471B

TWI658471B - 快閃記憶體儲存裝置及其操作方法

Info

Publication number: TWI658471B
Application number: TW106116041A
Authority: TW
Inventors: 葉潤林
Original assignee: 華邦電子股份有限公司
Priority date: 2017-05-16
Filing date: 2017-05-16
Publication date: 2019-05-01
Also published as: TW201901679A

Abstract

一種快閃記憶體儲存裝置，包括記憶體晶胞陣列以及記憶體控制電路。記憶體晶胞陣列包括多個記憶體區塊以及備用記憶體區塊。記憶體區塊用以儲存資料。記憶體控制電路耦接至記憶體晶胞陣列。記憶體控制電路用以對記憶體區塊當中的目前記憶體區塊進行抹除操作，並且記錄目前記憶體區塊的抹除重試值。記憶體控制電路判斷抹除重試值是否超過臨界值。若抹除重試值超過臨界值，在抹除操作的時間區間內，記憶體控制電路以預先抹除的備用記憶體區塊來取代目前記憶體區塊。另外，一種快閃記憶體儲存裝置的操作方法亦被提出。

Description

快閃記憶體儲存裝置及其操作方法

本發明是有關於一種電子裝置及其操作方法，且特別是有關於一種快閃記憶體儲存裝置及其操作方法。

對快閃記憶體儲存裝置而言，循環(cycling)操作容易在其汲極接面產生界面態，並且在其穿隧氧化層產生氧化物陷阱。一般而言，循環操作包括抹除操作及程式化(program)操作。快閃記憶體晶胞經過多次的循環操作通常容易會被劣化，例如記憶體區塊的可靠度會下降，或者抹除時間及程式化時間會增加，亦即操作速度變慢。此外，在經過多次的循環操作之後，晶胞中的部分位元也會因為過早磨損而不符合規範。這些磨損的位元難以在測試階段加以剔除。在現有技術中，一種解決方式是利用錯誤校正碼(error correct bit，ECC)來校正這些損壞的位元。然而這種方法卻會產生其他問題，例如增加晶片尺寸的大小、降低操作速度或者增加功率消耗等等的問題。

本發明提供一種快閃記憶體儲存裝置及其操作方法，其記憶體區塊的可靠度高且操作速度快。

本發明的快閃記憶體儲存裝置包括記憶體晶胞陣列以及記憶體控制電路。記憶體晶胞陣列包括多個記憶體區塊以及備用記憶體區塊。記憶體區塊用以儲存資料。記憶體控制電路耦接至記憶體晶胞陣列。記憶體控制電路用以對記憶體區塊當中的目前記憶體區塊進行抹除操作，並且記錄目前記憶體區塊的抹除重試值。記憶體控制電路判斷抹除重試值是否超過第一臨界值。若抹除重試值超過第一臨界值，在抹除操作規範的時間區間內，記憶體控制電路以預先抹除的備用記憶體區塊來取代目前記憶體區塊。

本發明的快閃記憶體儲存裝置的操作方法包括：對記憶體區塊當中的目前記憶體區塊進行抹除操作，並且記錄目前記憶體區塊的抹除重試值；判斷抹除重試值是否超過第一臨界值；以及若抹除重試值超過第一臨界值，在抹除操作規範的時間區間內，以預先抹除的備用記憶體區塊來取代目前記憶體區塊。

基於上述，在本發明的示範實施例中，快閃記憶體儲存裝置及其操作方法，在抹除操作的時間區間內，會以預先抹除的備用記憶體區塊來取代不符合規範的記憶體區塊以進行抹除操作，從而提升記憶體區塊的可靠度及其操作速度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

以下提出多個實施例來說明本發明，然而本發明不僅限於所例示的多個實施例。又實施例之間也允許有適當的結合。在本申請說明書全文(包括申請專利範圍)中所使用的「耦接」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。

圖1繪示本發明一實施例之快閃記憶體儲存裝置的概要示意圖。圖2繪示圖1實施例之快閃記憶體儲存裝置的內部方塊圖。請參考圖1及圖2，本實施例之快閃記憶體儲存裝置100包括記憶體晶胞陣列110以及記憶體控制電路120。記憶體控制電路120耦接至記憶體晶胞陣列110。記憶體晶胞陣列110包括多個記憶體區塊112_0至112_N以及備用記憶體區塊112_RB，其中N是大於0的正整數。在一實施例中，N例如等於255，表示記憶體晶胞陣列110包括256個記憶體區塊，惟其數量並不用以限定本發明。在本實施例中，備用記憶體區塊的數量是以一個來例示說明，惟其數量並不用以限定本發明。在一實施例中，記憶體晶胞陣列110所包括的備用記憶體區塊的數量也可以是多個。

在本實施例中，記憶體區塊112_0至112_N用來儲存資料。在記憶體區塊112_0至112_N當中的任一個記憶體區塊的抹除重試值及/或軟程式化重試值大於預設的臨界值時，預先抹除的備用記憶體區塊112_RB用來取代所述任一個記憶體區塊。在圖2中，目前記憶體區塊112_X例如用來代表記憶體區塊112_0至112_N當中的所述任一個記憶體區塊，其中X是大於或等於0且小於或等於255的正整數。

在本實施例中，記憶體控制電路120包括控制器電路121、寫入控制邏輯電路123、內容可定址記憶體(content addressable memory，CAM)電路125、備用熔絲(redundant fuse)電路127、上電復位(power on reset，POR)電路129、列解碼器(row decoder)122以及行解碼器(column decoder)124。在一實施例中，記憶體控制電路120可包括其他用來協同控制資料存取之適合的電路，例如狀態暫存器(status register)、高電壓產生器(high voltage generator)、頁面位址栓鎖器/計數器(page address latch/counter)、位元組位址栓鎖器/計數器(byte address latch/counter)等電路，本發明並不加以限制。在本發明實施例中，記憶體控制電路120當中的各種電路可分別由所屬技術領域的任一種適合的電路結構來加以實施，本發明並不加以限制，其電路結構及操作方法可以由所屬技術領域的通常知識獲致足夠的教示、建議與實施說明。

在本實施例中，記憶體控制電路120例如用來控制快閃記憶體儲存裝置100整體之操作，例如包括抹除操作及/或軟程式化(soft program)操作，以存取記憶體區塊當中所儲存的資料。舉例而言，控制器電路121例如用來控制列解碼器122及行解碼器124，以選定所要存取資料的記憶體區塊。控制器電路121例如用來控制寫入控制邏輯電路123對記憶體區塊進行抹除操作及/或軟程式化操作。

在本實施例中，備用熔絲電路127的非揮發性晶胞(例如熔絲)用以記錄修復(repair)位址ADS_R。修復位址ADS_R例如是即將要被取代的目前記憶體區塊112_X的位址。在供電(power up)瞬間，修復位址ADS_R會從備用熔絲電路127被載入內容可定址記憶體電路125。另一方面，控制器電路121會傳遞目前要進行抹除操作及/或軟程式化操作的區塊位址ADS_B給內容可定址記憶體電路125。當內容可定址記憶體電路125中所儲存的修復位址ADS_R與從控制器電路121輸入的區塊位址ADS_B匹配(match)時，備用記憶體區塊112_RB被致能(enable)並且可用來取代任一個記憶體區塊，例如即將要被取代的目前記憶體區塊112_X。在本實施例中，寫入控制邏輯電路123或上電復位電路129用來對內容可定址記憶體電路125進行供電(power up)。內容可定址記憶體電路125比較修復位址ADS_R與區塊位址ADS_B。若兩者匹配，內容可定址記憶體電路125致能備用記憶體區塊112_RB，並且禁能例如目前記憶體區塊112_X，以將預先抹除的備用記憶體區塊112_RB取代目前記憶體區塊112_X。

在本實施例中，快閃記憶體儲存裝置100例如可以是與非型的快閃記憶體(NAND type flash memory)儲存裝置或者是或非型的快閃記憶體(NOR type flash memory)儲存裝置。在本實施例中，無論是與非型的快閃記憶體儲存裝置或者是或非型的快閃記憶體儲存裝置，循環操作都是以區塊為基礎來進行。

在一實施例中，記憶體區塊112_0至112_N當中需要被取代的記憶體區塊可能有多個，因此，記憶體晶胞陣列110可包括多個備用記憶體區塊以用來取代對應的記憶體區塊，其操作方法可以由圖1至圖2實施例之敘述中獲致足夠的教示、建議與實施說明，因此不再贅述。

圖3繪示本發明一實施例之快閃記憶體儲存裝置的操作方法的步驟流程圖。本實施例的操作方法例如適用與非(NAND)型的快閃記憶體儲存裝置。請參考圖1至圖3，在步驟S100中，記憶體控制電路120在接收到區塊抹除指令之後開始對指定的記憶體區塊進行抹除操作。在此步驟中，記憶體控制電路120對記憶體區塊112_0至112_N當中的目前記憶體區塊112_X進行抹除操作，並且記錄目前記憶體區塊112_X的抹除重試值α。在步驟S110中，記憶體控制電路120判斷抹除重試值α是否超過第一臨界值T1。

在本實施例中，若記憶體控制電路120判斷抹除重試值α超過第一臨界值T1，記憶體控制電路120在抹除操作的時間區間內執行步驟S120，以利用備用記憶體區塊112_RB來取代目前記憶體區塊112_X。在本實施例中，步驟S120包括步驟S122、S124及S126。在步驟S122中，記憶體控制電路120判斷備用熔絲電路127當中的熔絲是否可用(available)。在本實施例中，熔絲是否可用例如是指備用熔絲電路127當中是否有可供調整狀態的熔絲，以將記憶體區塊的位址寫入備用熔絲電路127。

若記憶體控制電路120判斷備用熔絲電路127當中的熔絲可用，在步驟S124中，記憶體控制電路120依據目前記憶體區塊122_X的位址來調整備用熔絲電路127紀錄的資訊，例如將目前記憶體區塊122_X的位址作為修復位址寫入備用熔絲電路127當中。在步驟S126中，記憶體控制電路120致能備用記憶體區塊112_RB，並且禁能目前記憶體區塊112_X，以利用備用記憶體區塊112_RB來取代目前記憶體區塊112_X。在此步驟中，記憶體控制電路120會讀取備用熔絲電路127中的目前記憶體區塊112_X的位址以將其載入內容可定址記憶體電路125，並且結束對目前記憶體區塊112_X的抹除操作。若記憶體控制電路120判斷備用熔絲電路127當中的熔絲不可用，記憶體控制電路120結束抹除操作。

在本實施例中，若記憶體控制電路120判斷抹除重試值α沒有超過第一臨界值T1。記憶體控制電路120執行步驟S130。在步驟S130中，目前記憶體區塊112_X被施加抹除脈衝，以抹除其中所儲存的資料。在步驟S140中，記憶體控制電路120判斷目前記憶體區塊112_X是否通過抹除驗證。在本實施例中，若目前記憶體區塊112_X通過抹除驗證，記憶體控制電路120結束抹除操作。若目前記憶體區塊112_X沒有通過抹除驗證，記憶體控制電路120執行步驟S100及S110，再次判斷目前記憶體區塊112_X的判斷抹除重試值α是否超過第一臨界值T1。

此外，本發明之實施例的快閃記憶體儲存裝置的操作方法可以由圖1至圖2實施例之敘述中獲致足夠的教示、建議與實施說明，因此不再贅述。

圖4繪示本發明另一實施例之快閃記憶體儲存裝置的操作方法的步驟流程圖。本實施例的操作方法例如適用或非(NOR)型的快閃記憶體儲存裝置。請參考圖1至圖4，本實施例之快閃記憶體儲存裝置的操作方法類似於圖3實施例，惟兩者之間主要的差異例如在於，圖4實施例的操作方法更依據軟程式化重試值β是否超過第二臨界值T2來決定是否利用備用記憶體區塊112_RB來取代目前記憶體區塊112_X。因此，在本實施例中，判斷是否利用備用記憶體區塊112_RB來取代目前記憶體區塊112_X的兩個參數值包括抹除重試值α以及軟程式化重試值β。

具體而言，在步驟S240中，若目前記憶體區塊112_X通過抹除驗證，記憶體控制電路120執行步驟S250。在步驟S250中，記憶體控制電路120判斷軟程式化重試值β是否超過第二臨界值T2。在本實施例中，第二臨界值T2可與第一臨界值T1相同或不相同，本發明並不加以限制。在步驟S220中，若記憶體控制電路120判斷軟程式化重試值β超過第二臨界值T2，記憶體控制電路120在軟程式化操作的時間區間內執行步驟S220，以利用備用記憶體區塊112_RB來取代目前記憶體區塊112_X。在步驟S222中，若記憶體控制電路120判斷備用熔絲電路127當中的熔絲不可用，記憶體控制電路120結束軟程式化操作。

在本實施例中，若記憶體控制電路120判斷軟程式化重試值β沒有超過第二臨界值T2，記憶體控制電路120執行步驟S260。在步驟S260中，記憶體控制電路120對目前記憶體區塊112_X進行軟程式化操作。在步驟S270中，記憶體控制電路120判斷目前記憶體區塊112_X是否通過軟程式化驗證。在本實施例中，若目前記憶體區塊112_X通過軟程式化驗證，記憶體控制電路120結束軟程式化操作。若目前記憶體區塊112_X沒有通過軟程式化驗證，記憶體控制電路120回到步驟S250，再次判斷目前記憶體區塊112_X的判斷軟程式化重試值β是否超過第二臨界值T2。

在本實施例中，軟程式化操作例如是對區塊內的字元線施加比一般程式化時施加的電壓小的軟程式化電壓，而提供將電荷注入記憶胞以使啟始電壓朝正向改變的動力。軟程式化電壓比一般的程式化電壓低，相對來說較容易使電荷注入被過抹除的記憶體晶胞，而較難使電荷注入啟始電壓在上限值附近的記憶體晶胞。本實施例的軟程式化操作可以由所屬技術領域的通常知識獲致足夠的教示、建議與實施說明。

此外，本發明之實施例的快閃記憶體儲存裝置的操作方法可以由圖1至圖3實施例之敘述中獲致足夠的教示、建議與實施說明，因此不再贅述。

綜上所述，在本發明的示範實施例中，記憶體控制電路依據抹除重試值及/或軟程式化重試值來判斷是否以預先抹除的備用記憶體區塊來取代經多次抹除操作及/或軟程式化操作的劣化的記憶體區塊，因此，在以備用記憶體區塊來取代劣化的記憶體區塊之後，可提高記憶體區塊的可靠度。此外，在本發明的示範實施例中，記憶體控制電路以備用記憶體區塊來取代劣化的記憶體區塊的操作是在抹除操作及/或軟程式化操作時的時間區間內執行，並非是在快閃記憶體儲存裝置出廠前的測試階段執行。劣化的記憶體區塊被取代後，快閃記憶體儲存裝置不會受到經多次循環操作而產生在汲極接面的界面態或穿隧氧化層中的氧化物陷阱的影響，相較於現有技術操作速度可被提升。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧快閃記憶體儲存裝置

110‧‧‧記憶體晶胞陣列

120‧‧‧記憶體控制電路

112_0、112_X、112_N、112_RB‧‧‧記憶體區塊

121‧‧‧控制器電路

123‧‧‧寫入控制邏輯電路

125‧‧‧內容可定址記憶體電路

127‧‧‧備用熔絲電路

129‧‧‧上電復位電路

122‧‧‧列解碼器

124‧‧‧行解碼器

S100、S110、S120、S122、S124、S126、S130、S140、S100、S210、S220、S222、S224、S226、S230、S240、S250、S260、S270‧‧‧步驟

圖1繪示本發明一實施例之快閃記憶體儲存裝置的概要示意圖。圖2繪示圖1實施例之快閃記憶體儲存裝置的內部方塊圖。圖3繪示本發明一實施例之快閃記憶體儲存裝置的操作方法的步驟流程圖。圖4繪示本發明另一實施例之快閃記憶體儲存裝置的操作方法的步驟流程圖。

Claims

一種快閃記憶體儲存裝置，包括：一記憶體晶胞陣列，包括多個記憶體區塊以及一備用記憶體區塊，其中該些記憶體區塊用以儲存資料；以及一記憶體控制電路，耦接至該記憶體晶胞陣列，用以對該些記憶體區塊當中的一目前記憶體區塊進行一抹除操作，並且記錄該目前記憶體區塊的一抹除重試值；其中該記憶體控制電路判斷該抹除重試值是否超過一第一臨界值，並且若該抹除重試值超過該第一臨界值，在該抹除操作的一時間區間內，該記憶體控制電路以預先抹除的該備用記憶體區塊來取代該目前記憶體區塊。
如申請專利範圍第1項所述的快閃記憶體儲存裝置，其中該記憶體控制電路更用以對該目前記憶體區塊進行一軟程式化操作，並且記錄該目前記憶體區塊的一軟程式化重試值，其中該記憶體控制電路判斷該軟程式化重試值是否超過一第二臨界值，並且若該軟程式化重試值超過該第二臨界值，在該軟程式化操作的一時間區間內，該記憶體控制電路以該備用記憶體區塊來取代該目前記憶體區塊。
如申請專利範圍第2項所述的快閃記憶體儲存裝置，其中該記憶體控制電路包括：一備用熔絲電路，用以記錄一修復位址，其中該修復位址是對應要被取代的該目前記憶體區塊的位址。
如申請專利範圍第3項所述的快閃記憶體儲存裝置，其中該記憶體控制電路更包括一控制器電路以及一內容可定址記憶體電路，以及該控制器電路用以將該目前記憶體區塊的位址傳遞給該內容可定址記憶體電路。
如申請專利範圍第4項所述的快閃記憶體儲存裝置，其中在一供電瞬間，該修復位址從該備用熔絲電路被載入該內容可定址記憶體電路，並且該內容可定址記憶體電路用以比較該修復位址與該目前記憶體區塊的位址是否匹配。
如申請專利範圍第5項所述的快閃記憶體儲存裝置，其中當該修復位址與該目前記憶體區塊的位址匹配時，該備用記憶體區塊被致能並且用來取代該目前記憶體區塊。
如申請專利範圍第5項所述的快閃記憶體儲存裝置，其中該記憶體控制電路更包括一寫入控制邏輯電路以及一上電復位電路，以及在該供電瞬間，該寫入控制邏輯電路以及該上電復位電路兩者其中之一用來對該內容可定址記憶體電路進行供電。
如申請專利範圍第7項所述的快閃記憶體儲存裝置，其中該控制器電路用來控制該寫入控制邏輯電路來對該些記憶體區塊進行該抹除操作及/或該軟程式化操作。
一種快閃記憶體儲存裝置的操作方法，其中該快閃記憶體儲存裝置包括多個記憶體區塊以及一備用記憶體區塊，並且該些記憶體區塊用以儲存資料，所述操作方法包括：對該些記憶體區塊當中的一目前記憶體區塊進行一抹除操作，並且記錄該目前記憶體區塊的一抹除重試值；判斷該抹除重試值是否超過一第一臨界值；以及若該抹除重試值超過該第一臨界值，在該抹除操作的一時間區間內，以預先抹除的該備用記憶體區塊來取代該目前記憶體區塊。
如申請專利範圍第9項所述的快閃記憶體儲存裝置的操作方法，其中以該備用記憶體區塊來取代該目前記憶體區塊的步驟包括：判斷一備用熔絲電路當中的熔絲是否可用；以及若該備用熔絲電路當中的熔絲可用，依據該目前記憶體區塊的位址來調整該備用熔絲電路紀錄的資訊。
如申請專利範圍第10項所述的快閃記憶體儲存裝置的操作方法，以該備用記憶體區塊來取代該目前記憶體區塊的步驟更包括：若判斷該備用熔絲電路當中的熔絲不可用，結束以該備用記憶體區塊來取代該目前記憶體區塊的步驟。
如申請專利範圍第9項所述的快閃記憶體儲存裝置的操作方法更包括：若該抹除重試值沒有超過該第一臨界值，對該目前記憶體區塊進行該抹除操作；以及判斷該目前記憶體區塊是否通過一抹除驗證。
如申請專利範圍第12項所述的快閃記憶體儲存裝置的操作方法更包括：若該目前記憶體區塊沒有通過該抹除驗證，再次判斷該抹除重試值是否超過該第一臨界值。
如申請專利範圍第12項所述的快閃記憶體儲存裝置的操作方法更包括：若該目前記憶體區塊通過該抹除驗證，結束該抹除操作。
如申請專利範圍第12項所述的快閃記憶體儲存裝置的操作方法更包括：若該目前記憶體區塊通過該抹除驗證，對該目前記憶體區塊進行一軟程式化操作，並且記錄該目前記憶體區塊的一軟程式化重試值；判斷該軟程式化重試值是否超過一第二臨界值；以及若該軟程式化重試值超過該第二臨界值，在該軟程式化操作的一時間區間內，以該備用記憶體區塊來取代該目前記憶體區塊。
如申請專利範圍第15項所述的快閃記憶體儲存裝置的操作方法，其中以該備用記憶體區塊來取代該目前記憶體區塊的步驟包括：判斷該備用熔絲電路當中的熔絲是否可用；以及若該記憶體控制電路判斷該備用熔絲電路當中的熔絲可用，依據該目前記憶體區塊的位址來調整該備用熔絲電路紀錄的資訊。
如申請專利範圍第16項所述的快閃記憶體儲存裝置的操作方法，以該備用記憶體區塊來取代該目前記憶體區塊的步驟更包括：若判斷該備用熔絲電路當中的熔絲不可用，結束以該備用記憶體區塊來取代該目前記憶體區塊的操作。
如申請專利範圍第15項所述的快閃記憶體儲存裝置的操作方法更包括：若該軟程式化重試值沒有超過該第二臨界值，對該目前記憶體區塊進行該軟程式化操作；以及判斷該目前記憶體區塊是否通過一軟程式化驗證。
如申請專利範圍第18項所述的快閃記憶體儲存裝置的操作方法更包括：若該目前記憶體區塊沒有通過該軟程式化驗證，再次判斷該軟程式化重試值是否超過該第二臨界值。
如申請專利範圍第18項所述的快閃記憶體儲存裝置的操作方法更包括：若該目前記憶體區塊通過該軟程式化驗證，結束該軟程式化操作。