JP2000228094A - 不揮発性半導体記憶装置 - Google Patents

Abstract

(57)【要約】 【課題】書き込まれたデータの誤認識を防止して信頼性
を向上させることができる不揮発性半導体記憶装置を提
供する。 【解決手段】プログラムベリファイ時と同じワード線電
位にてセルアレイ２内のメモリセルのデータを読み出し
回路１２により読み出し、プログラムベリファイ時のワ
ード線電位より低く、リード時のワード線電位より高い
ワード線電位（リフレッシュベリファイ電位）にて前記
メモリセルのデータを読み出し回路１２により読み出
す。そして、プログラムベリファイ時と同じワード線電
位にて読み出されたデータと、リフレッシュベリファイ
電位にて読み出されたデータとを比較し、この比較結果
に応じてメモリセルに対して書き込み回路１６により書
き込みを行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電気的消去書き
込み可能なメモリ（EEPROM：Electrically Erasable an
d Programmable ROM）などの不揮発性半導体記憶装置に
関するものである。

【０００２】

【従来の技術】この発明は、電気的消去書き込み可能な
メモリ（EEPROM）などの不揮発性半導体記憶装置に関す
るものであり、以下に従来の不揮発性半導体記憶装置、
ここではEEPROMについて説明する。

【０００３】図１１は、従来のEEPROMの構成を示すブロ
ック図である。

【０００４】この図１１に示すEEPROMにおいて、セルア
レイ１０２内のメモリセルに記録されたセルデータの読
み出し動作は次のように行われる。アドレス入力バスよ
り入力されるアドレスデータがアドレス入力回路１０４
を介して、アドレス生成回路１０６に入力される。

【０００５】アドレス生成回路１０６は、入力されたア
ドレスデータに基づいてロウアドレス、カラムアドレス
を生成し、これらをそれぞれロウデコーダ１０８、カラ
ムデコーダ１１０に出力する。ロウデコーダ１０８及び
カラムデコーダ１１０は、入力されたロウアドレス、カ
ラムアドレスより、読み出しを行うメモリセルを選択す
る。

【０００６】ロウアドレス、カラムアドレスで選択され
たメモリセルのデータは、読み出し回路（センスアン
プ）１１２により内部データバスを通って読み出され、
データ入出力回路１１４に入力される。そして、データ
入出力回路１１４に入力されたデータは、データ入出力
バスを介して外部に出力される。

【０００７】また、プログラム動作は、次のように行わ
れる。

【０００８】データ入出力バスを介してデータ入出力回
路１１４に入力される書き込み用の入力データは書き込
み回路１１６、データ比較器１１８に入力される。そし
て、書き込む前に、プログラムベリファイ状態で読み出
したベリファイデータと前記入力データとがデータ比較
器１１８で比較され、この比較結果が動作制御シーケン
サ１２０に出力される。

【０００９】データ比較器１１８による比較結果が“入
力データ”＝“ベリファイデータ”ならば、自動書き込
み／消去動作制御シーケンサ（以下、動作制御シーケン
サ）１２０は書き込み動作を行わない。一方、“入力デ
ータ”≠“ベリファイデータ”ならば、動作制御シーケ
ンサ１２０は内部電圧制御回路１２２に動作モード信
号、ここではプログラムモードを指示する信号を出力
し、ＷＬ電位ＶWL及びカラム電位ＶCOがプログラムの電
位となるように切り換えて書き込み動作を行う。

【００１０】所定のプログラム時間経過後、動作制御シ
ーケンサ１２０は内部電圧制御回路１２２に動作モード
信号、ここではプログラムベリファイを指示する信号を
出力し、ＷＬ電位ＶWL及びカラム電位ＶCOをプログラム
ベリファイの電位状態に戻し、データを書き込んだメモ
リセルに対する読み出し動作（プログラムベリファイ）
を行う。

【００１１】続いて、データ入出力回路１１４に入力し
た入力データとプログラムベリファイでの読み出しデー
タとをデータ比較器１１８で比較し、全ビットが一致し
ていればプログラム動作を終了する。一方、一致しない
ビットがあれば、動作制御シーケンサ１２０は再度追加
の書き込みを行うように書き込み回路１１６に指示し、
書き込み動作を実行する。

【００１２】次に、前記プログラム動作（書き込み）を
行った場合のメモリセルの電流電圧特性について説明す
る。

【００１３】図１２は、EEPROMに書き込みを行った場合
のメモリセルの電流電圧特性と、書き込み後放置した場
合のメモリセルの電流電圧特性を示す図である。図１３
（ａ）、（ｂ）は、前記メモリセルの構造と電気的状態
を示す概略的な断面図である。

【００１４】EEPROMのメモリセルに書き込みを行う前
（データが消去されていると仮定）では、メモリセルの
しきい値電圧Ｖｔｈは低いところにある。その後、メモ
リセルに書き込みを行うと、しきい値電圧Ｖｔｈが高電
圧側にシフトし、図１２中のＡのように高くなる。

【００１５】書き込み実行後、マージンを含めリード時
の電圧よりも高い電圧でメモリセルのデータを読み出
し、書き込みがされているかどうかを確認（Verify）す
る。書き込みが行われたメモリセルでは、リードなどの
アクセスによってメモリセルにストレスが掛かり、浮遊
ゲートに蓄えられた電子が抜け出てしまう。

【００１６】図１３（ａ）、（ｂ）を用いて、浮遊ゲー
トに蓄えられた電子が抜け出る様子を説明する。半導体
基板１３０内には、ソース（拡散層）１３２、ドレイン
（拡散層）１３４が形成され、チャネル上にはゲート絶
縁膜を介して浮遊ゲート１３６が形成される。さらに、
浮遊ゲート１３６上には、絶縁膜を介してコントロール
ゲート１３８が形成される。書き込み直後には、図１３
（ａ）に示すように浮遊ゲート１３６に電子が蓄積され
ている。その後、リードなどのアクセスによってメモリ
セルにストレスをかけると、図１３（ｂ）に示すように
浮遊ゲート１３６に蓄積されていた電子はドレイン１３
４を通って徐々に抜け出てしまう。この結果、例えば図
１２中のＢのような電流電圧特性になる。

【００１７】

【発明が解決しようとする課題】前述した図１２中のＢ
のような状態で、データの読み出しを行ってもリード時
の電圧よりもメモリセルのしきい値電圧Ｖｔｈの方が高
いため、プログラムされたときの状態と変わりないデー
タを読み出すことができる。しかしながら、プログラム
ベリファイを行う場合の電圧でデータの読み出しを行う
と、リファレンス電流（I reference ）よりも多くセル
電流が取れるため、本来、“Ｌ”レベルセルであったメ
モリセルが“Ｈ”レベルセルとなり、消去セルとして見
なされてしまう場合がある。これにより、誤ったデータ
が読み出されることになる。

【００１８】すなわち、EEPROMのような不揮発性半導体
記憶装置において、EEPROMのメモリセルに任意のデータ
をプログラムした後、プログラムされたデータを読み出
す場合、繰り返し読み出しを行っている間に読み出し時
のストレスなどにより、浮遊ゲートに蓄えられた電荷が
抜け出てしまい、誤認識されるなどデータの信頼性に影
響を及ぼす可能性がある。

【００１９】従来では、このような問題は酸化膜（トン
ネル酸化膜）の膜質の改善により、電荷の抜ける量を抑
制することによって対策している。しかし、今後微細化
が進んでいくのに伴って、浮遊ゲートに蓄えられる電荷
の絶対量が減少する。このため、酸化膜の膜質の改善だ
けでは対策が困難になってきている。

【００２０】そこでこの発明は、前記課題に鑑みてなさ
れたものであり、書き込まれたデータの誤認識を防止し
て信頼性を向上させることができる不揮発性半導体記憶
装置を提供することを目的とする。

【００２１】

【課題を解決するための手段】前記目的を達成するため
に、この発明に係る不揮発性半導体記憶装置は、データ
が記憶されたメモリセルに対して第１のワード線電位で
読み出された第１のデータと前記メモリセルに対して第
２のワード線電位で読み出された第２のデータとを比較
し、この比較結果に応じて前記メモリセルに再びデータ
を記憶させる手段を有する。

【００２２】また、この発明に係る不揮発性半導体記憶
装置は、プログラムベリファイ時と同じワード線電位に
てメモリセルのデータを読み出す第１の読み出し手段
と、プログラムベリファイ時のワード線電位より低く、
リード時のワード線電位より高いワード線電位にて前記
メモリセルのデータを読み出す第２の読み出し手段と、
前記第１の読み出し手段により読み出された第１のデー
タと、前記第２の読み出し手段により読み出された第２
のデータとを比較するデータ比較手段と、前記データ比
較手段による比較結果に応じて、前記メモリセルに対し
て書き込みを行う書き込み手段とを具備する。

【００２３】また、この発明に係る不揮発性半導体記憶
装置は、プログラムベリファイ時と同じワード線電位に
てメモリセルのデータを読み出す第１の読み出し手段
と、リード時と同じワード線電位にて前記メモリセルの
データを読み出す第２の読み出し手段と、前記第１の読
み出し手段により読み出された第１のデータと、前記第
２の読み出し手段により読み出された第２のデータとを
比較するデータ比較手段と、前記データ比較手段による
比較結果に応じて、前記メモリセルに対して書き込みを
行う書き込み手段とを具備する。

【００２４】また、この発明に係る不揮発性半導体記憶
装置のリフレッシュ処理方法は、プログラムベリファイ
時と同じワード線電位にてメモリセルのデータを読み出
す第１の読み出しステップと、プログラムベリファイ時
のワード線電位より低く、リード時のワード線電位以上
のワード線電位にて前記メモリセルのデータを読み出す
第２の読み出しステップと、前記第１の読み出しステッ
プにより読み出された第１のデータと、前記第２の読み
出しステップにより読み出された第２のデータとを比較
するステップと、前記ステップによる比較結果に応じ
て、前記メモリセルに対して書き込みを行うステップと
を具備する。

【００２５】

【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。

【００２６】まず、この発明の第１の実施の形態の不揮
発性半導体記憶装置について説明する。ここでは、不揮
発性半導体記憶装置として電気的消去書き込み可能なメ
モリ（EEPROM：Electrically Erasable and Programmab
le ROM）を取り上げる。

【００２７】図１は、第１の実施の形態のEEPROMの構成
を示すブロック図である。

【００２８】このEEPROMは、データを記憶可能なメモリ
セルがアレイ状に配置されてなるセルアレイ２、アドレ
スデータを外部より受け取るアドレス入力回路４、ロウ
アドレスとカラムアドレスを生成するアドレス生成回路
６、ロウアドレス及びカラムアドレスに基づいて読み出
しあるいはプログラム（書き込み）を行うメモリセルを
選択するロウデコーダ８及びカラムデコーダ１０、メモ
リセルからデータを読み出すための読み出し回路（セン
スアンプ）１２、外部とのデータの入出力を行うデータ
入出力回路１４、メモリセルにデータを書き込むための
書き込み回路１６、自動書き込み動作あるいは消去動作
を制御する自動書き込み／消去動作制御シーケンサ（以
下、動作制御シーケンサ）１８、書き込みデータと読み
出しデータを比較するデータ比較器２０、メモリセル内
の内部電圧を制御する内部電圧制御回路２２、割り込み
モードを実行するために後述するリフレッシュモードの
実行中のアドレスを記憶しておくリフレッシュアドレス
カウンタ２４、プログラムベリファイ時と同じワード線
電位にて読み出したデータをラッチするベリファイデー
タラッチ回路２６、ベリファイデータラッチ回路２６に
ラッチされたデータと、プログラムベリファイ時より低
く、リード時より高いワード線電位にて読み出したデー
タとを比較するデータ比較器２８から構成されている。

【００２９】次に、第１の実施の形態のEEPROMにおい
て、セルアレイ２内のメモリセルに記録されたデータの
読み出し動作は次のように行われる。アドレス入力バス
より入力されるアドレスデータがアドレス入力回路４を
介して、アドレス生成回路６に入力される。

【００３０】アドレス生成回路６は、入力されたアドレ
スデータに基づいてロウアドレス、カラムアドレスを生
成し、これらをそれぞれロウデコーダ８、カラムデコー
ダ１０に出力する。ロウデコーダ８及びカラムデコーダ
１０は、入力されたロウアドレス、カラムアドレスより
読み出しを行うメモリセルを選択する。

【００３１】ロウデコーダ８及びカラムデコーダ１０に
より選択されたメモリセルのデータは、読み出し回路
（センスアンプ）１２により内部データバスを通って読
み出され、データ入出力回路１４に入力される。そし
て、データ入出力回路１４に入力されたデータは、デー
タ入出力バスを介して外部に出力される。

【００３２】また、第１の実施の形態のEEPROMにおける
プログラム動作は次のように行われる。

【００３３】書き込み用の入力データは、データ入出力
バスを介してデータ入出力回路１４に入力される。さら
に、データ入出力回路１４に入力された入力データは書
き込み回路１６、データ比較器２０に入力される。そし
て、書き込む前に、プログラムベリファイ状態で読み出
したベリファイデータがデータ比較器２０に入力され、
前記入力データと前記ベリファイデータとがデータ比較
器２０で比較される。

【００３４】データ比較器２０による比較結果が“入力
データ”＝“ベリファイデータ”ならば、動作制御シー
ケンサ１８は書き込み動作を行わない。一方、“入力デ
ータ”≠“ベリファイデータ”ならば、動作制御シーケ
ンサ１８は内部電圧制御回路２２に指示を与え、ロウデ
コーダ８に供給されるＷＬ電位ＶWL及びカラムデコーダ
１０に供給されるカラム電位ＶCOがプログラムの電位と
なるように切り換えて書き込み動作を行う。

【００３５】所定のプログラム時間経過後、動作制御シ
ーケンサ１８は内部電圧制御回路２２に指示を与え、Ｗ
Ｌ電位ＶWL及びカラム電位ＶCOをプログラムベリファイ
の電位状態に戻し、データを書き込んだメモリセルに対
する読み出し動作（プログラムベリファイ）を行う。そ
して、データ入出力回路１４に入力された入力データと
プログラムベリファイでの読み出しデータとをデータ比
較器２０で比較し、全ビットが一致していればプログラ
ム動作を終了する。一方、一致しないビットがあれば、
動作制御シーケンサ１８は再度追加の書き込みを行うよ
うに書き込み回路１６に指示し、書き込み動作を実行す
る。

【００３６】この第１の実施の形態のEEPROMは、プログ
ラム、プログラムベリファイ、消去、消去ベリファイ、
リードなどの通常の動作モードの他に、後述するような
リフレッシュモードを有している。このリフレッシュモ
ードの動作は、以下のようになっている。

【００３７】図２は、リフレッシュモードの動作を示す
フローチャートである。

【００３８】自動書き込み／消去動作制御シーケンサ１
８により、このリフレッシュモードが起動される。する
と、動作制御シーケンサ１８は、アドレス生成回路６に
アドレスリセット信号ＡＲＴを出力し、アドレス生成回
路６内のアドレスカウンタを初期化する。そして、先頭
アドレスのメモリセルに対して、プログラムベリファイ
時と同じワード線電位にてセルデータの読み出し動作を
行う。読み出されたプログラムベリファイ（ＰＶ）デー
タＤPVは、ベリファイデータラッチ回路２６にラッチさ
れる（ステップＳ１）。

【００３９】次に、動作制御シーケンサ１８は、内部電
圧制御回路２２に動作モード信号、ここではリフレッシ
ュモード時の内部電圧を発生させるための信号を出力す
る。そして、プログラムベリファイ時のワード線電位
（ＷＬ電位ＶWL）よりも低く、リード時のワード線電位
より高いワード線電位（リフレッシュベリファイ電圧）
にて、２回目の読み出し動作（リフレッシュベリファ
イ）を行う（ステップＳ２）。このとき、読み出される
データをリフレッシュベリファイ（ＲＶ）データＤRVと
する。ここで、前記リフレッシュベリファイ電圧は、プ
ログラムベリファイ時のワード線電位より低く、かつリ
ード時のワード線電位より高い電圧、すなわちプログラ
ムベリファイ時のワード線電位とリード時のワード線電
位の中間の電圧である。

【００４０】続いて、読み出されたプログラムベリファ
イ（ＰＶ）データＤPVとリフレッシュベリファイ（Ｒ
Ｖ）データＤRVはデータ比較器２８により比較される
（ステップＳ３）。この比較の結果、図３に示すように
データＤPVが“１”、データＤRVが“０”である場合、
浮遊ゲートに蓄えられた電荷の抜けによって今後誤認識
される恐れがあるため、この条件となったメモリセルに
対して追加の書き込みを行う（ステップＳ４）。一方、
データＤPVが“１”、データＤRVが“０”以外の場合、
今後誤認識される恐れはないため、追加の書き込みを行
わずにステップＳ５に移行する。

【００４１】次に、ステップＳ４の追加書き込みを実行
した後、ステップＳ１に移行し、追加書き込み後のデー
タのベリファイを行う。まず、動作制御シーケンサ１８
は、メモリセルに対してプログラムベリファイ時と同じ
ワード線電位にてセルデータの読み出し動作を行う。そ
して、読み出されたデータＤPVは、ベリファイデータラ
ッチ回路２６にラッチされる（ステップＳ１）。

【００４２】さらに、動作制御シーケンサ１８は、メモ
リセルに対してプログラムベリファイ時のワード線電位
よりも低く、リード時のワード線電位より高いワード線
電位（リフレッシュベリファイ電圧）にてセルデータの
読み出し動作（リフレッシュベリファイ）を行う（ステ
ップＳ２）。このとき、前述と同様に、読み出されるデ
ータをリフレッシュベリファイ（ＲＶ）データＤRVとす
る。ここでも、前記リフレッシュベリファイ電圧は、プ
ログラムベリファイ時のワード線電位より低く、リード
時のワード線電位より高い電圧である。

【００４３】続いて、読み出されたプログラムベリファ
イ（ＰＶ）データＤPVとリフレッシュベリファイ（Ｒ
Ｖ）データＤRVはデータ比較器２８により比較される
（ステップＳ３）。この比較の結果、図３に示すように
データＤPVが“１”、データＤRVが“０”である場合、
追加の書き込みが正常に実行されていないため、この条
件となったメモリセルに対して追加の書き込みを行う
（ステップＳ４）。一方、データＤPVが“１”、データ
ＤRVが“０”以外の場合、追加の書き込みが正常に実行
されたと判断し、再度、追加の書き込みを行わずにステ
ップＳ５に移行する。このように、ステップＳ１〜ステ
ップＳ４は、ステップ３にてデータＤPVが“１”、デー
タＤRVが“０”でなくなるまで繰り返される。

【００４４】ステップＳ５では、アドレス生成回路６か
ら出力されるアドレスエンド信号ＡＥＤにより、動作制
御シーケンサ１８は読み出しを行ったメモリセルが最終
のアドレスに相当するメモリセルか否かを判定する（ス
テップＳ６）。判定結果より最終のアドレスでない場
合、動作制御シーケンサ１８はアドレス生成回路６にア
ドレスインクリメント信号ＡＩＣを出力し、アドレスを
“＋１”インクリメントして、次のアドレスに対するリ
フレッシュ動作に移る。また、最終のアドレスである場
合は、このリフレッシュモードを終了する。以上のよう
に、リフレッシュモードにおけるリフレッシュ動作は、
先頭のアドレスから最終のアドレスになるまで続けられ
る。

【００４５】なお、前記リフレッシュモードの動作を記
述したプログラムは各種の記憶媒体に記憶される。記憶
媒体としては、半導体メモリ、磁気ディスク、フロッピ
ーディスク、ハードディスク、光ディスク、光磁気ディ
スク等、プログラムを記憶でき、かつコンピュータが読
み取り可能な記憶媒体であれば、その記憶形式は何れの
形態であってもよい。

【００４６】次に、前記リフレッシュモードを起動する
場合のEEPROMの一連の動作について説明する。

【００４７】図４は、リードモード動作中においてリフ
レッシュモードを起動する場合の動作を示すフローチャ
ートである。

【００４８】まず、EEPROMがリードモードの状態に入る
と（ステップＳ１１）、自動書き込み／消去動作制御シ
ーケンサ１８は、リードモードの状態に入ってから所定
時間経過したか否かを判定する（ステップＳ１２）。所
定時間が経過していないときは、リードモードの状態を
続ける。そして、所定時間が経過したとき、動作制御シ
ーケンサ１８は図２に示したリフレッシュモードを起動
する（ステップＳ１３）。リフレッシュモードを実行し
た後、リードモードに復帰する（ステップＳ１４）。な
お、前記所定時間は、読み出しなどのストレスにより、
メモリセルの浮遊ゲートに蓄えられた電荷が徐々に抜け
る場合おいて、リフレッシュベリファイ電圧にて読み出
しを行ったときに真のデータを得ることができる範囲内
の時間である。

【００４９】前述したように、リードモード動作中にお
いて、所定時間ごとにリフレッシュモードを起動するこ
とにより、読み出しなどのストレスによって浮遊ゲート
に蓄えられた電荷が抜けるために生じるデータの誤認識
を防止することができる。

【００５０】また、図５は電源がオンになったとき、リ
フレッシュモードを起動する場合の動作を示すフローチ
ャートである。

【００５１】まず、EEPROMが電源オフの状態（ステップ
Ｓ２１）から、電源オンの状態に移行したとする（ステ
ップＳ２２）。続いて、リードモードが実行される（ス
テップＳ２３）。このリードモードが終了したとき、自
動書き込み／消去動作制御シーケンサ１８は図２に示し
たリフレッシュモードを起動する（ステップＳ２４）。
リフレッシュモードを実行した後、リードモードに復帰
する（ステップＳ２５）。

【００５２】前述したように、電源オンからリードモー
ドを経てリフレッシュモードを起動することにより、浮
遊ゲートに蓄えられた電荷が抜けることによってデータ
が誤認識されるのを防止することができる。

【００５３】また、図６は外部から入力されるコマンド
により、リフレッシュモードを起動する場合の動作を示
すフローチャートである。

【００５４】例えば、ＪＥＤＥＣ標準コマンド以外に、
新規にリフレッシュモードというコマンドを設けてお
く。外部よりこの新規のコマンドが入力され（ステップ
Ｓ３１）、リフレッシュモードが成立すると、自動書き
込み／消去動作制御シーケンサ１８はリフレッシュモー
ドの起動する（ステップＳ３２）。そして、リフレッシ
ュモードを実行した後、リードモードに復帰する（ステ
ップＳ３３）。

【００５５】前述したように、外部から入力されるコマ
ンドによってリフレッシュモードを起動することによ
り、浮遊ゲートに蓄えられた電荷が抜けることによって
データが誤認識されるのを防止することができる。

【００５６】また、図７はリード、プログラム／プログ
ラムベリファイ、消去／消去ベリファイ、パワーセーブ
（消費電力抑制）以外のモードのときに常時、リフレッ
シュモードを起動する場合の動作を示すフローチャート
である。

【００５７】まず、EEPROMの動作モードが設定される
（ステップＳ４１）。続いて、自動書き込み／消去動作
制御シーケンサ１８は設定された動作モードがパワーセ
ーブモードか否かを判定する（ステップＳ４２）。パワ
ーセーブモードであるときは、パワーセーブモードを実
行する（ステップＳ４３）。一方、パワーセーブモード
でないときは、動作制御シーケンサ１８は設定された動
作モードがリードモードか否かを判定する（ステップＳ
４４）。リードモードであるときは、リードモードを実
行する（ステップＳ４５）。

【００５８】一方、リードモードでないときは、動作制
御シーケンサ１８は設定された動作モードがプログラム
モードか否かを判定する（ステップＳ４６）。プログラ
ムモードであるときは、プログラムモードを実行する
（ステップＳ４７）。一方、プログラムモードでないと
きは、動作制御シーケンサ１８は設定された動作モード
が消去モードか否かを判定する（ステップＳ４８）。消
去モードであるときは、消去モードを実行する（ステッ
プＳ４９）。

【００５９】一方、消去モードでないときは、動作制御
シーケンサ１８は図２に示したリフレッシュモードを起
動する（ステップＳ５０）。リフレッシュモードを実行
した後、ステップＳ４１の動作モードの設定に移行す
る。

【００６０】なお、ここではリフレッシュモードを実行
中に、リード、プログラム／プログラムベリファイ、消
去／消去ベリファイなどの要求があった場合は、実行中
のアドレスをリフレッシュアドレスカウンタ２４にロー
ドし、リフレッシュモードを抜けて要求のあったモード
に移行する。割り込みのモードが終了すると、動作制御
シーケンサ１８はリフレッシュモードを再起動して、リ
フレッシュアドレスカウンタ２４に記憶されたアドレス
をアドレス生成回路６に再び読み出す（Ｒｅ−ロー
ド）。そして、中断していたリフレッシュ動作を中断し
たアドレスから再開する。

【００６１】前述したように、プログラム／プログラム
ベリファイ、消去／消去ベリファイ、パワーセーブ（消
費電力抑制）以外のモードのときに常時、リフレッシュ
モードを起動することにより、浮遊ゲートに蓄えられた
電荷が抜けることによってデータが誤認識されるのを防
止することができる。

【００６２】以上説明したようにこの第１の実施の形態
よれば、リード時の電圧とプログラムベリファイ時の電
圧との間にリフレッシュベリファイなる任意の電位を設
け、このリフレッシュベリファイ電位にて読み出したデ
ータとプログラム時のデータとを比較して、電荷が抜け
ているメモリセルに対してのみ追加書き込みを行うこと
により、書き込まれたデータの誤認識を防止し信頼性を
向上させることができる。

【００６３】次に、この発明の第２の実施の形態の不揮
発性半導体記憶装置、ここではEEPROMについて説明す
る。

【００６４】図８は、第２の実施の形態のEEPROMの構成
を示すブロック図である。

【００６５】この第２の実施の形態の不揮発性半導体記
憶装置の構成は、図１に示した第１の実施の形態のEEPR
OMの構成において、リフレッシュベリファイ（ＲＶ）デ
ータＤRVを、リード時のワード線電位にて読み出したデ
ータＤDVに換えたものであり、その他の構成は第１の実
施の形態と同様である。第１の実施の形態では、プログ
ラムベリファイ時のワード線電位よりも低く、リード時
のワード線電位より高いワード線電位（リフレッシュベ
リファイ電圧）にてメモリセルのデータを読み出した
が、この第２の実施の形態ではリード時のワード線電位
にてメモリセルのデータを読み出す。そして、このリー
ド時のワード線電位にて読み出したデータＤDVとプログ
ラムベリファイ時のワード線電位にて読み出したデータ
ＤPVとを比較して、追加の書き込みを行うか否かを決定
する。また、第２の実施の形態のEEPROMにおける読み出
し動作、プログラム動作は第１の実施と同様である。

【００６６】次に、この第２の実施の形態のEEPROMは、
第１の実施の形態と同様に、プログラム、プログラムベ
リファイ、消去、消去ベリファイ、リードなどの通常の
動作モードの他に、後述するようなリフレッシュモード
を有している。このリフレッシュモードの動作は、以下
のようになっている。

【００６７】図９は、リフレッシュモードの動作を示す
フローチャートである。

【００６８】自動書き込み／消去動作制御シーケンサ１
８により、このリフレッシュモードが起動される。する
と、動作制御シーケンサ１８は、アドレス生成回路６に
アドレスリセット信号ＡＲＴを出力し、アドレス生成回
路６内のアドレスカウンタを初期化する。そして、先頭
アドレスのメモリセルに対して、プログラムベリファイ
時と同じワード線電位にてセルデータの読み出し動作を
行う。読み出されたプログラムベリファイ（ＰＶ）デー
タＤPVは、ベリファイデータラッチ回路２６にラッチさ
れる（ステップＳ１）。

【００６９】次に、動作制御シーケンサ１８は、内部電
圧制御回路２２に動作モード信号、ここではリード時の
内部電圧を発生させるための信号を出力する。そして、
リード時のワード線電位と同じワード線電位（リード時
の電圧）にて、２回目の読み出し動作（リフレッシュベ
リファイ）を行う（ステップＳ６１）。このとき、読み
出されるデータをデータＤDVとする。

【００７０】続いて、読み出されたプログラムベリファ
イ（ＰＶ）データＤPVとデータＤDVはデータ比較器２８
により比較される（ステップＳ６２）。この比較の結
果、図１０に示すようにデータＤPVが“１”、データＤ
DVが“０”である場合、浮遊ゲートに蓄えられた電荷の
抜けによって今後誤認識される恐れがあるため、この条
件となったメモリセルに対して追加の書き込みを行う
（ステップＳ４）。一方、データＤPVが“１”、データ
ＤDVが“０”以外の場合、今後誤認識される恐れはない
ため、追加の書き込みを行わずにステップＳ５に移行す
る。

【００７１】次に、ステップＳ４の追加書き込みを実行
した後、ステップＳ１に移行し、追加書き込み後のデー
タのベリファイを行う。まず、動作制御シーケンサ１８
は、メモリセルに対してプログラムベリファイ時と同じ
ワード線電位にてセルデータの読み出し動作を行う。そ
して、読み出されたデータＤPVは、ベリファイデータラ
ッチ回路２６にラッチされる（ステップＳ１）。

【００７２】さらに、動作制御シーケンサ１８は、メモ
リセルに対してリード時のワード線電位と同じワード線
電位（リード時の電圧）にてセルデータの読み出し動作
（リフレッシュベリファイ）を行う（ステップＳ６
１）。このとき、前述と同様に、読み出されるデータを
データＤDVとする。

【００７３】続いて、読み出されたプログラムベリファ
イ（ＰＶ）データＤPVとデータＤDVはデータ比較器２８
により比較される（ステップＳ６２）。この比較の結
果、図１０に示すようにデータＤPVが“１”、データＤ
DVが“０”である場合、追加の書き込みが正常に実行さ
れていないため、この条件となったメモリセルに対して
追加の書き込みを行う（ステップＳ４）。一方、データ
ＤPVが“１”、データＤDVが“０”以外の場合、追加の
書き込みが正常に実行されたと判断し、再度、追加の書
き込みを行わずにステップＳ５に移行する。このよう
に、ステップＳ１、Ｓ６１、Ｓ６２、Ｓ４は、ステップ
Ｓ６２にてデータＤPVが“１”、データＤDVが“０”で
なくなるまで繰り返される。

【００７４】ステップＳ５では、アドレス生成回路６か
ら出力されるアドレスエンド信号ＡＥＤにより、動作制
御シーケンサ１８は読み出しを行ったメモリセルが最終
のアドレスに相当するメモリセルか否かを判定する（ス
テップＳ６）。判定結果より最終のアドレスでない場
合、動作制御シーケンサ１８はアドレス生成回路６にア
ドレスインクリメント信号ＡＩＣを出力し、アドレスを
“＋１”インクリメントして、次のアドレスに対するリ
フレッシュ動作に移る。また、最終のアドレスである場
合は、このリフレッシュモードを終了する。以上のよう
に、リフレッシュモードにおけるリフレッシュ動作は、
先頭のアドレスから最終のアドレスになるまで続けられ
る。

【００７５】次に、この第２の実施の形態のEEPROMにお
いて、前記リフレッシュモードを起動する場合の一連の
動作について説明する。

【００７６】図４に示したフローチャートを用い、リー
ドモード動作中においてリフレッシュモードを起動する
場合の動作を説明する。

【００７７】まず、EEPROMがリードモードの状態に入る
と（ステップＳ１１）、自動書き込み／消去動作制御シ
ーケンサ２０は、リードモードの状態に入ってから所定
時間経過したか否かを判定する（ステップＳ１２）。所
定時間が経過していないときは、リードモードの状態を
続ける。そして、所定時間が経過したとき、動作制御シ
ーケンサ１８は図９に示したリフレッシュモードを起動
する（ステップＳ１３）。リフレッシュモードを実行し
た後、リードモードに復帰する（ステップＳ１４）。な
お、前記所定時間は、読み出しなどのストレスにより、
メモリセルの浮遊ゲートに蓄えられた電荷が徐々に抜け
る場合おいて、リード時のワード線電位と同じワード線
電位（リード時の電圧）にて読み出しを行ったときに真
のデータを得ることができる範囲内の時間である。

【００７８】前述したように、リードモード動作中にお
いて、所定時間ごとにリフレッシュモードを起動するこ
とにより、読み出しなどのストレスによって浮遊ゲート
に蓄えられた電荷が抜けるために生じるデータの誤認識
を防止することができる。

【００７９】また、図５に示したフローチャートを用
い、電源がオンになったときにリフレッシュモードを起
動する場合の動作を説明する。

【００８０】まず、EEPROMが電源オフの状態（ステップ
Ｓ２１）から、電源オンの状態に移行したとする（ステ
ップＳ２２）。続いて、リードモードが実行される（ス
テップＳ２３）。このリードモードが終了したとき、自
動書き込み／消去動作制御シーケンサ１８は図９に示し
たリフレッシュモードを起動する（ステップＳ２４）。
リフレッシュモードを実行した後、リードモードに復帰
する（ステップＳ２５）。

【００８１】前述したように、電源オンからリードモー
ドを経てリフレッシュモードを起動することにより、浮
遊ゲートに蓄えられた電荷が抜けることによってデータ
が誤認識されるのを防止することができる。

【００８２】また、図６に示したフローチャートを用
い、外部から入力されるコマンドによりリフレッシュモ
ードを起動する場合の動作を説明する。

【００８３】ＪＥＤＥＣ標準コマンド以外に、新規にリ
フレッシュモードというコマンドを設けておく。外部よ
りこの新規のコマンドが入力され（ステップＳ３１）、
リフレッシュモードが成立すると、自動書き込み／消去
動作制御シーケンサ１８は図９に示したリフレッシュモ
ードを起動する（ステップＳ３２）。そして、リフレッ
シュモードを実行した後、リードモードに復帰する（ス
テップＳ３３）。

【００８４】前述したように、外部から入力されるコマ
ンドによってリフレッシュモードを起動することによ
り、浮遊ゲートに蓄えられた電荷が抜けることによって
データが誤認識されるのを防止することができる。

【００８５】また、図７に示すフローチャートを用い、
リード、プログラム／プログラムベリファイ、消去／消
去ベリファイ、パワーセーブ（消費電力抑制）以外のモ
ードのときに常時、リフレッシュモードを起動する場合
の動作を説明する。

【００８６】まず、EEPROMの動作モードが設定される
（ステップＳ４１）。続いて、自動書き込み／消去動作
制御シーケンサ１８は設定された動作モードがパワーセ
ーブモードか否かを判定する（ステップＳ４２）。パワ
ーセーブモードであるときは、パワーセーブモードを実
行する（ステップＳ４３）。一方、パワーセーブモード
でないときは、動作制御シーケンサ１８は設定された動
作モードがリードモードか否かを判定する（ステップＳ
４４）。リードモードであるときは、リードモードを実
行する（ステップＳ４５）。

【００８７】一方、リードモードでないときは、動作制
御シーケンサ１８は設定された動作モードがプログラム
モードか否かを判定する（ステップＳ４６）。プログラ
ムモードであるときは、プログラムモードを実行する
（ステップＳ４７）。一方、プログラムモードでないと
きは、動作制御シーケンサ１８は設定された動作モード
が消去モードか否かを判定する（ステップＳ４８）。消
去モードであるときは、消去モードを実行する（ステッ
プＳ４９）。

【００８８】一方、消去モードでないときは、動作制御
シーケンサ１８は図９に示したリフレッシュモードを起
動する（ステップＳ５０）。リフレッシュモードを実行
した後、ステップＳ４１の動作モードの設定に移行す
る。

【００８９】なお、ここではリフレッシュモードを実行
中に、リード、プログラム／プログラムベリファイ、消
去／消去ベリファイなどの要求があった場合は、第１の
実施の形態と同様に、実行中のアドレスをリフレッシュ
アドレスカウンタ２４にロードし、リフレッシュモード
を抜けて要求のあったモードに移行する。割り込みのモ
ードが終了すると、動作制御シーケンサ１８はリフレッ
シュモードを再起動して、リフレッシュアドレスカウン
タ２４に記憶されたアドレスをアドレス生成回路６に再
び読み出す（Ｒｅ−ロード）。そして、中断していたリ
フレッシュ動作を中断したアドレスから再開する。

【００９０】前述したように、プログラム／プログラム
ベリファイ、消去／消去ベリファイ、パワーセーブ（消
費電力抑制）以外のモードのときに常時、リフレッシュ
モードを起動することにより、浮遊ゲートに蓄えられた
電荷が抜けることによってデータが誤認識されるのを防
止することができる。

【００９１】以上説明したようにこの第２の実施の形態
によれば、リード時の電圧とプログラムベリファイ時の
電圧との間にリフレッシュベリファイなる任意の電位を
設けることなく、リード時の電圧にて読み出したデータ
とプログラム時のデータとを比較して、電荷が抜けてい
るメモリセルに対してのみ追加書き込みを行うことによ
り、書き込まれたデータの誤認識を防止し信頼性を向上
させることができる。なお、この第２の実施の形態で
は、リード時の電圧とプログラムベリファイ時の電圧と
の間に、電荷抜けが発生しているメモリセルを見つける
ためのリフレッシュベリファイなる任意の電位を設ける
必要がないため、装置の構成を簡単にすることができ
る。

【００９２】前述した実施の形態によれば、EEPROMのよ
うな不揮発性半導体記憶装置において、メモリセルに加
えられるストレス等により、データの書き込み等によっ
て浮遊ゲートに蓄えられた電荷が徐々に抜けるという現
象に対し、製造プロセスで対策するのではなく、回路的
に対策することにより、プロセスによるばらつきが抑え
られ、歩留まりを向上させることができるとともに、書
き込まれたデータの信頼性を向上させることができる。

【００９３】また、前述した実施の形態は、EEPROMのよ
うな不揮発性半導体記憶装置において、ＪＥＤＥＣ標準
コマンドとして登録されているプログラム／消去コマン
ドの他、前述のリフレッシュモードを設け、メモリセル
のアクセスを行わないときにこのモードを起動し、全て
のメモリセルに対して読み出しを行い、書き込みを実施
しているメモリセルに対してのみ、ある一定基準を満足
していなければ、追加書き込みを行って浮遊ゲートの電
荷抜けによるデータ化けが発生しないように回路的に対
策するものである。これにより、ユーザ側でプログラム
されたデータの信頼性を向上させることができる。

【００９４】

【発明の効果】以上述べたように本発明によれば、書き
込まれたデータの誤認識を防止して信頼性を向上させる
ことができる不揮発性半導体記憶装置を提供することが
可能である。

【図面の簡単な説明】

【図１】第１の実施の形態の不揮発性半導体記憶装置の
構成を示すブロック図である。

【図２】第１の実施の形態の不揮発性半導体記憶装置に
おけるリフレッシュモードの動作を示すフローチャート
である。

【図３】追加書き込みを行う場合のプログラムベリファ
イデータＤPVとリフレッシュベリファイデータＤRVの条
件を示す図である。

【図４】リードモード動作中においてリフレッシュモー
ドを起動する場合の動作を示すフローチャートである。

【図５】電源がオンになったとき、リフレッシュモード
を起動する場合の動作を示すフローチャートである。

【図６】外部から入力されるコマンドにより、リフレッ
シュモードを起動する場合の動作を示すフローチャート
である。

【図７】リード、プログラム／プログラムベリファイ、
消去／消去ベリファイ、パワーセーブ（消費電力抑制）
以外のモードのときに常時、リフレッシュモードを起動
する場合の動作を示すフローチャートである。

【図８】第２の実施の形態の不揮発性半導体記憶装置の
構成を示すブロック図である。

【図９】第２の実施の形態の不揮発性半導体記憶装置に
おけるリフレッシュモードの動作を示すフローチャート
である。

【図１０】追加書き込みを行う場合のプログラムベリフ
ァイデータＤPVとデータＤDVの条件を示す図である。

【図１１】従来の不揮発性半導体記憶装置の構成を示す
ブロック図である。

【図１２】従来の不揮発性半導体記憶装置に書き込みを
行った場合のメモリセルの電流電圧特性と、書き込み後
放置した場合のメモリセルの電流電圧特性を示す図であ
る。

【図１３】従来の不揮発性半導体記憶装置における前記
メモリセルの構造と電気的状態を示す概略的な断面図で
ある。

【符号の説明】

２…セルアレイ ４…アドレス入力回路 ６…アドレス生成回路 ８…ロウデコーダ １０…カラムデコーダ １２…読み出し回路（センスアンプ） １４…データ入出力回路 １６…書き込み回路 １８…自動書き込み／消去動作制御シーケンサ（動作制
御シーケンサ） ２０…データ比較器 ２２…内部電圧制御回路 ２４…リフレッシュアドレスカウンタ ２６…ベリファイデータラッチ回路 ２８…データ比較器

Claims (10)

【特許請求の範囲】
1. 【請求項１】 データが記憶されたメモリセルに対して
   第１のワード線電位で読み出された第１のデータと前記
   メモリセルに対して第２のワード線電位で読み出された
   第２のデータとを比較し、この比較結果に応じて前記メ
   モリセルに再びデータを記憶させる手段を有することを
   特徴とする不揮発性半導体記憶装置。
2. 【請求項２】 前記第１のワード線電位はプログラムベ
   リファイ時のワード線電位であり、前記第２のワード線
   電位は前記プログラムベリファイ時のワード線電位より
   低く、リード時のワード線電位以上のワード線電位であ
   ることを特徴とする請求項１に記載の不揮発性半導体記
   憶装置。
3. 【請求項３】 プログラムベリファイ時と同じワード線
   電位にてメモリセルのデータを読み出す第１の読み出し
   手段と、 プログラムベリファイ時のワード線電位より低く、リー
   ド時のワード線電位より高いワード線電位にて前記メモ
   リセルのデータを読み出す第２の読み出し手段と、 前記第１の読み出し手段により読み出された第１のデー
   タと、前記第２の読み出し手段により読み出された第２
   のデータとを比較するデータ比較手段と、 前記データ比較手段による比較結果に応じて、前記メモ
   リセルに対して書き込みを行う書き込み手段と、 を具備することを特徴とする不揮発性半導体記憶装置。
4. 【請求項４】 プログラムベリファイ時と同じワード線
   電位にてメモリセルのデータを読み出す第１の読み出し
   手段と、 リード時と同じワード線電位にて前記メモリセルのデー
   タを読み出す第２の読み出し手段と、 前記第１の読み出し手段により読み出された第１のデー
   タと、前記第２の読み出し手段により読み出された第２
   のデータとを比較するデータ比較手段と、 前記データ比較手段による比較結果に応じて、前記メモ
   リセルに対して書き込みを行う書き込み手段と、 を具備することを特徴とする不揮発性半導体記憶装置。
5. 【請求項５】 プログラムベリファイ時と同じワード線
   電位にてメモリセルのデータを読み出す第１の読み出し
   ステップと、 プログラムベリファイ時のワード線電位より低く、リー
   ド時のワード線電位以上のワード線電位にて前記メモリ
   セルのデータを読み出す第２の読み出しステップと、 前記第１の読み出しステップにより読み出された第１の
   データと、前記第２の読み出しステップにより読み出さ
   れた第２のデータとを比較するステップと、 前記ステップによる比較結果に応じて、前記メモリセル
   に対して書き込みを行うステップと、 を具備することを特徴とする不揮発性半導体記憶装置の
   リフレッシュ処理方法。
6. 【請求項６】 リードモードを起動するステップと、 前記リードモードの状態に入ってから所定時間経過した
   か否かを判定するステップと、 前記ステップの判定より、所定時間が経過したとき、リ
   フレッシュモードを起動するステップと、 前記リフレッシュモードの実行が終了した後、前記リー
   ドモードに復帰するステップと、 を具備することを特徴とする不揮発性半導体記憶装置の
   リフレッシュ処理方法。
7. 【請求項７】 前記リフレッシュモードは、プログラム
   ベリファイ時と同じワード線電位にてメモリセルのデー
   タを読み出す第１の読み出しステップと、プログラムベ
   リファイ時のワード線電位より低く、リード時のワード
   線電位以上のワード線電位にて前記メモリセルのデータ
   を読み出す第２の読み出しステップと、前記第１の読み
   出しステップにより読み出された第１のデータと、前記
   第２の読み出しステップにより読み出された第２のデー
   タとを比較するステップと、前記ステップによる比較結
   果に応じて、前記メモリセルに対して書き込みを行うス
   テップとを具備することを特徴とする請求項６に記載の
   不揮発性半導体記憶装置のリフレッシュ処理方法。
8. 【請求項８】 前記所定時間は、前記メモリセルの浮遊
   ゲートに蓄えられた電荷が徐々に抜ける場合おいて、前
   記第２の読み出しステップにて読み出しを行ったときに
   正しいデータを得ることができる範囲内の時間であるこ
   とを特徴とする請求項６に記載の不揮発性半導体記憶装
   置のリフレッシュ処理方法。
9. 【請求項９】 メモリセルアレイを複数のブロックに分
   割し、この複数のブロックのうちの第１のブロックの消
   去中に他の第２のブロックに対して前記リフレッシュ処
   理方法を行えるようにしたことを特徴とする請求項５に
   記載の不揮発性半導体記憶装置のリフレッシュ処理方
   法。
10. 【請求項１０】 コンピュータに、プログラムベリファ
    イ時と同じワード線電位にてメモリセルのデータを読み
    出させる第１の読み出しステップと、 プログラムベリファイ時のワード線電位より低く、リー
    ド時のワード線電位以上のワード線電位にて前記メモリ
    セルのデータを読み出させる第２の読み出しステップ
    と、 前記第１の読み出しステップにより読み出された第１の
    データと、前記第２の読み出しステップにより読み出さ
    れた第２のデータとを比較させるステップと、 前記ステップによる比較結果に応じて、前記メモリセル
    に対して書き込みを行わせるステップと、 を有するリフレッシュモードプログラムを記憶したコン
    ピュータ読み取り可能な記憶媒体。