JP4002710B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP4002710B2 JP4002710B2 JP2000027341A JP2000027341A JP4002710B2 JP 4002710 B2 JP4002710 B2 JP 4002710B2 JP 2000027341 A JP2000027341 A JP 2000027341A JP 2000027341 A JP2000027341 A JP 2000027341A JP 4002710 B2 JP4002710 B2 JP 4002710B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- gate
- type mos
- write
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 110
- 230000015654 memory Effects 0.000 claims description 273
- 238000012795 verification Methods 0.000 claims description 137
- 239000002784 hot electron Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 19
- 238000009792 diffusion process Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 35
- 238000000034 method Methods 0.000 description 34
- 238000002347 injection Methods 0.000 description 15
- 239000007924 injection Substances 0.000 description 15
- 238000002360 preparation method Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 11
- 101100519158 Arabidopsis thaliana PCR2 gene Proteins 0.000 description 6
- 101000967087 Homo sapiens Metal-response element-binding transcription factor 2 Proteins 0.000 description 6
- 102100040632 Metal-response element-binding transcription factor 2 Human genes 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000013524 data verification Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
- G11C2211/5621—Multilevel programming verification
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電気的書換え機能を備えた不揮発性半導体記憶装置に係り、特に、ホットエレクトロン注入を利用して書込んだデータ情報を、ビット線の電圧を検証することによって判定し、高速書換え動作を実現した不揮発性半導体記憶装置に関する。
【０００２】
【従来の技術】
フラッシュメモリは携帯性、耐衝撃性に優れ、電気的に一括消去が可能なことから、近年、携帯型パーソナルコンピュータやデジタルスチルカメラ等の小型携帯情報機器のファイルとして急速に需要が拡大している。その市場の拡大には、低消費電流での高速動作が必須である。
【０００３】
高速動作を実現するためには並列動作が必要となるが、低消費電流でかつ並列動作を実現するためには、各動作時の電流量を最小限に抑える必要がある。その動作方法として、Fowler-Nordheim（FN）トンネル現象を利用した書込み方法がある。
【０００４】
この方法での書込み動作を図１２のメモリセル断面図を用いて説明する。図中１１は制御ゲート、１２は浮遊ゲート、１３はソース、１４はドレイン、１５はウェル、１６は基板である。この書込み方法では、図１２の（a）に示すように、例えば書込み選択メモリセルのソース１３をOPEN、制御ゲート１１を１７V、ドレイン１４を０Vにし、FNトンネル現象を利用して、電子を浮遊ゲート１２に注入することでデータの書込みを行なう。この際、書込み非選択のメモリセルにはFNトンネル現象が起こらないように、図１２の（b）に示すような書込み非選択電圧、例えば５Vをドレイン１４に印加する。
【０００５】
このFNトンネル現象を利用した書込み方法は、書込み動作時において各メモリセルにはほとんど電流が流れないため、並列動作を行ない同時にデータを書込むメモリセル数を増やすことで、高速書込み動作を実現することが可能となる。
【０００６】
但し、書込み動作の後には必ず書込みデータの検証を行なう、いわゆるベリファイ動作が必要となるため、高速動作を実現するためにはこのベリファイ動作にも並列動作が必要となる。このベリファイ方法には、電流センス方式と電圧センス方式がある。
【０００７】
電流センス方式では、例えば図１３の（ａ）に示すように、メモリセルのソース線SSを０V、ビット線BLL、BLRに１Vを印加する。更に、ワード線WLに検証電圧を印加し、この時にメモリセルMへ流れる電流ＩｍとダミーメモリセルDMへ流れる電流Ｉｒｅｆとを電流センス回路１９で比較する。
【０００８】
一方、電圧センス方式では、例えば図１３の（b）に示すように、メモリセルのソース線SSを０V、内部電源VRPCLを３V、制御信号RPCLを１V＋N型MOSトランジスタのしきい値とし、ビット線BLLに１Vを印加する。その後、信号RPCLを０Vにし、更にワード線WLに検証電圧を印加してビット線BLLの電圧変化を電圧センス回路２１で検出する。すなわち、メモリセルＭのしきい値が検証電圧よりも高く、電流が流れなければビット線BLLに印加された電圧は変化せずに書込み完了、メモリセルＭのしきい値が検証電圧よりも低く、電流が流れればビット線BLLに印加された電圧は０Vに低下し書込み未完了と判定する。
【０００９】
いずれのベリファイ方法においても、メモリセルには電流が流れるが、電圧センス方式では内部電源VRPCLからの電圧供給を、信号RPCLを０Vにすることによって遮断するため、低消費電流での動作が可能となる。従って、並列動作による高速化を図るためには、電圧センス方式の方が有利と言える。
【００１０】
以上のことから、FNトンネル現象を利用した書込み方法を用い、電圧センス方式によるベリファイを行なうことが、低消費電流での高速動作を実現するためには、最も良い方法である考えられてきた。
【００１１】
【発明が解決しようとする課題】
しかし、FNトンネル現象を利用した書込み方法は、低消費電流での動作が可能である反面書込み動作が遅いため、並列動作を行なうにしても高速化に限界が生じてしまう。
【００１２】
そこで、本願出願人は書込み効率を改善することで低消費電流での動作が可能であり、かつ書込み動作が速い新たなメモリセルとして、平成１１年7月１４日に特許出願した特願平１１−２００２４２に記載されているセルを提案した。
【００１３】
この新しいメモリセルにおける、書込み動作の概略を図１４を用いて簡単に説明する。図中１０は第３ゲート即ち、補助ゲート（ＡＧ）、１１は制御ゲート、１２は浮遊ゲート、１３はソース、１４はドレイン、１５はウェル、１６は基板である。このメモリセルは、制御ゲート１１と浮遊ゲート１２を持つ従来のメモリセルに加え、図示したように第３の補助ゲート１０を有している。
【００１４】
書込み動作時には、図１４の（a）に示すように、例えば書込み選択メモリセルのソース１３を０V、補助ゲート１０を２V、制御ゲート１１を１２V、ドレイン１４を５Vにし、ソース１３とドレイン１４との間のチャネル領域に発生したホットエレクトロンを浮遊ゲート１２に注入することでデータの書込みを行なう。
【００１５】
この際、書込み非選択のメモリセルにはホットエレクトロンが発生しないように、図１４の（b）に示すようにドレイン１４を０Vにする。このメモリセルは、前記したように補助ゲート１０を有するため、書込み時に浮遊ゲート１２と補助ゲート１０との境界部下のチャネルに、大きな横方向及び縦方向の電界が形成される。これにより、ホットエレクトロンの発生及び注入効率が増大し、従来のメモリセルよりもチャネル電流が小さいにもかかわらず、高速の書込みが可能となる。なお、もっと詳細には図１８乃至２１を用いて後で説明する。
【００１６】
従って、この特願平１１−２００２４２に記載された注入効率の優れたメモリセルを用い、更に電圧センス方式のベリファイ方法を使用すれば、更なる高速低消費電力動作が期待できるので、本発明者はそのために有効なベリファイ方法を種々検討した。しかし、これらの方法にも種々の問題が生じた。なお、以下の問題点は本発明者によって初めて検討されたものである。
【００１７】
前記したように、従来方法であるFNトンネル現象を利用した書込み方法では、書込み選択のメモリセルのドレインに０V、書込み非選択のメモリセルのドレインに５Vを印加する。これに対し、ホットエレクトロン注入による書込み方法では、書込み選択のメモリセルのドレインに５V、書込み非選択のメモリセルのドレインに０Vを印加しなければならない。このため、ホットエレクトロン注入による書込み方法を使用する際には、ＦＮトンネル現象による書込み方法で用いる書込み・ベリファイ回路動作をそのまま適用することができない。次に、そのことを簡単に説明する。
【００１８】
図１５を用いて、本発明者が検討したFNトンネル現象を利用した書き込み及びベリファイ動作方法の概略を説明する。図１５の（a）にはその回路図、（b）にはそのフローチャートを示す。
【００１９】
初めに、データの書込みを行なう。例えば、YゲートＭＯＳＦＥＴ３１、YプリゲートＭＯＳＦＥＴ３２を介して、I／O線（I／OL）からノードSLLに書込み選択データ０V、あるいは書込み非選択データ３.３Vを入力し、センスラッチ回路３３の電源VSLPを５V、VSLNを０Vにして、書込み選択のノードSLLを０V、書込み非選択のノードSLLを５Vにする。
【００２０】
次に、内部電源VPCLを３.３V、信号PCLを３.３V＋N型MOSトランジスタのしきい値の電圧にする。この動作により、ノードSLLが０Vとなっている書込み選択の選択ビット線BLLは０V、ノードSLLが５Vとなっている書込み非選択の非選択ビット線BLLは３.３Vとなる。ここで、更に信号TRLを５V＋N型MOSトランジスタのしきい値の電圧にする。この動作により、書込み選択の選択ビット線BLLは０V、書込み非選択の非選択ビット線BLLは５Vとなる。この状態で、メモリセルＭのソース線SSをOPEN状態にすると同時にワード線WLを１７Vにする。以上の動作により、書込み選択のメモリセルにだけFNトンネル現象が起こり、データの書込みが行なわれる。
【００２１】
次に、ベリファイ動作を行なう。メモリセルＭのソース線SSを０Vにし、内部電源VRPCLを３.３V、信号RPCLを１V＋N型MOSトランジスタのしきい値にすることでメモリセルのビット線BLLに１Vを印加する。
【００２２】
その後、信号RPCLを０Vにすると同時にワード線WLに検証電圧を印加する。この動作により、もしメモリセルＭのしきい値が検証電圧よりも高く、電流が流れなければビット線BLLの電圧は１Vに保持され、メモリセルＭのしきい値が検証電圧よりも低く、電流が流れれば０Vに低下する。
【００２３】
その後、信号TRLを３.３Vにすることで、ビット線BLLのデータをセンスラッチ回路３３の出力ノードSLLに転送する。次に、センスラッチ回路３３の電源VSLPを３.３V、VSLNを０Vにして、センスラッチ回路３３の出力ノードSLLのデータを３.３Vと０Vに増幅する。次に、この状態で全メモリセルＭが書込みを完了したかを検証する。
【００２４】
もし、ノードSLLが全て３.３Vであれば書込み動作は終了する。１つでもノードSLLが０Vとなっていれば、２回目の書込み動作の準備をする。すなわち、センスラッチ回路３３の電源VSLPを５V、VSLNを０Vにすることで、前記したセンスラッチ回路３３の出力ノードSLLの電圧３.３Vと０Vを、更に５Vと０Vに増幅する。
【００２５】
この動作により、メモリセルＭのしきい値が検証電圧よりも高く、書込みが充分の場合にはノードSLLの電圧は５V、メモリセルＭのしきい値が検証電圧よりも低く、書込みが不充分の場合にはノードSLLの電圧は０Vとなる。
【００２６】
最後に、この状態で信号TRLを７Vにすれば、１回目の書込みで所望のしきい値まで書込まれたメモリセルＭのビット線BLLには書込み非選択の５Vが印加され、書込みが不充分であったメモリセルのビット線BLLには書込み選択の０Vが印加される。
【００２７】
以上が、FNトンネル現象を利用した書込み及びベリファイ動作の概略である。
【００２８】
一方、特願平１１−２００２４２で提案したようなホットエレクトロン注入による書込み及びベリファイ動作方法のフローチャートの一例を図１６に示す。
【００２９】
ホットエレクトロン注入による書込みでは、図１４で説明したように、書込み選択のメモリセルＭのドレインに５V、書込み非選択のメモリセルＭのドレインに０Vを印加しなければならない。すなわち、書込み時に印加されるビット線電圧が、上記ＦＮトンネル注入の場合とは反転するので、上記図１５の（ａ）に示した回路動作をそのまま適用することはできない。
【００３０】
本発明の目的は、ホットエレクトロン注入によって書込み動作を行いかつ電圧センス方式によるベリファイ方法を可能とし、もって低消費電流でかつ高速動作が可能な不揮発性半導体記憶装置を提供することにある。
【００３１】
【課題を解決するための手段】
本発明の不揮発性半導体記憶装置は、浮遊ゲートへのホットエレクトロン注入によってデータの書込みを行ない、かつ書込みデータの検証を行なうために、ビット線へ印加した電圧がメモリセルのしきい値によって変化するか否かを検出する電圧センス回路を備えるものである。
【００３２】
特に、特願平１１−２００２４２に記載されたような第３の補助ゲートを設けた不揮発性半導体メモリでは、浮遊ゲートへのホットエレクトロンの注入によってデータの書込み動作を行った後にそのデータの書き込み状態を検証する際に、この第３ゲートも有効に活用した電圧センス方式とすることにより効率的に確実に検証するものである。
【００３３】
例えば、書込みデータの検証時に、浮遊ゲート上部の制御ゲートには書込み時の電圧よりも小さい検証電圧を印加し、第３ゲートには書込み時の電圧よりも大きい電圧を印加することによって効率的に確実に検証することができる。
【００３４】
また、本発明の代表的な実施形態によれば、フリップフロップ型のセンスラッチ回路で構成された検証回路の出力ノードとメモリセルのビット線との間にその間を結合するＭＯＳＦＥＴと検証回路によって検証したデータを変換してビット線に転送するための複数のＭＯＳＦＥＴからなる変換回路が接続され、例えば、検証したデータが少なくとも１回反転され、書き込みが不十分なメモリセルに対して継続して書き込み動作が可能なようにされている。
【００３５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための全図において、同一の機能を有するものには同一の符号を付し、その繰り返しの説明は省略する。また、書込み及びベリファイ動作の対象ビット線はBLLとし、レファレンス側のビット線をBLRとする。なお、タイミング波形を示す図２、３、５、６、９、１１において、特に数値が記載されていない電圧に関しては、低電位側を０V高電位側を３.３Vとする。更に、N型MOSトランジスタのしきい値は１Vと仮定して説明する。なお、説明の中で使用する電圧は一例であり、これに限定する必要はない。
【００３６】
実施形態１
まず、図１と２を用いて、本発明の第１の実施の形態を説明する。図１は図１４で説明したメモリセルＭに対する書込み・ベリファイ動作に必要な回路図で、図２はベリファイ動作のタイミング波形図である。
【００３７】
まず、全メモリセルの書込みが完了したかを検証した後、以下の書込み・ベリファイ動作を行なう。
【００３８】
最初に、タイミングt０で内部電源VRSAL、VRSARを３.３V、VSLP、VSLNを０.５V、制御信号RSAL、RSARを１V＋N型MOSトランジスタのしきい値となる１.５V、DDCL、DDCRを３.３Vにする。これにより、書込み選択、非選択にかかわらずセンスラッチ回路３３の出力ノードSLL、SLRを０.５V、ビット線BLL、BLRを０Vにセットする。次に、タイミングt１で制御信号RSAL、RSAR、DDCL、DDCRを０Vにしてセンスラッチ回路３３の出力ノードSLL、SLRとビット線BLL、BLRのセットを終了する。
【００３９】
次に、タイミングt２でＭＯＳＦＥＴ３１、３２、３７，３８を通して、即ち、Yゲート（ＹＧＬ、ＹＧＲ）とYプリゲート（ＹＰＧＬ、ＹＰＧＲ）に電圧を印加して（簡略化のため図２では省略）、I／O線（I／OLとI／OR）から各々書込み選択のノードSLLには３.３V、書込み選択のレファレンスノードSLRには０V、書込み非選択のノードSLLには０V、書込み非選択のレファレンスノードSLRには３.３Vを入力する。
【００４０】
次に、タイミングt３で内部電源VSLP、VSLNを各々３.３Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のノードSLLは３.３V、書込み選択のレファレンスノードSLRは０V、書込み非選択のノードSLLは０V、書込み非選択のレファレンスノードSLRは３.３Vとなる。
【００４１】
次に、タイミングt４で内部電源VSLP、VSLNを各々５Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを書込み動作に備えて増幅する。これにより、書込み選択のノードSLLは５V、書込み選択のレファレンスノードSLRは０V、書込み非選択のノードSLLは０V、書込み非選択のレファレンスノードSLRは５Vとなる。
【００４２】
次に、タイミングt５で補助ゲートAG（即ち、図１４の第３ゲート１０に相当する）に２V、ワード線WLに１２Vを印加する。この時、制御信号TRL、TRRはNMOSが充分にオンして、ビット線BLLに書込み電圧の５Vが確実に印加されるような電圧、例えば７Vにする。これにより、書込み選択のビット線BLLには５V、書込み選択のレファレンス側のビット線BLRには０V、書込み非選択のビット線BLLには０V、書込み非選択のレファレンス側のビット線BLRには５Vが印加され、書込み選択のメモリだけにデータが書込まれる。次に、タイミングt６で補助ゲートAG、ワード線WL、制御信号TRL、TRRを０Vにして書込みを終了する。
【００４３】
次に、タイミングt７で制御信号DDCL、DDCRを３.３Vにしてビット線BLL、BLRを０Vにリセットする。また、これと同時に、内部電源VSLPを３.３Vにする。これにより、書込み選択のノードSLLは３.３V、書込み選択のレファレンスノードSLRは０V、書込み非選択のノードSLLは０V、書込み非選択のレファレンスノードSLRは３.３Vとなる。次に、タイミングt８で制御信号DDCL、DDCRを０Vにして、ビット線BLL、BLRへの０Vの供給を遮断する。
【００４４】
次に、タイミングt９〜t１７の間で、センスラッチ回路の出力ノードSLLデータを反転させる。
【００４５】
まず、タイミングt９で内部電源VRPCL、VRPCRを３.３V、制御信号RPCL、RPCRを各々１V＋N型MOSトランジスタのしきい値となる２Vと０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、書込み選択、非選択にかかわらず全てのビット線BLLを１V、レファレンス側のビット線BLRを０.５Vにプリチャージする。次に、タイミングt１０で制御信号RPCL、RPCRを０Vにして、プリチャージ電圧の供給を遮断する。
【００４６】
次に、タイミングt１１で制御信号PCLを３.３Vにする。この時、内部電源VPCLは０Vである。このため、センスラッチ回路３３の出力ノードSLLが３.３Vとなっている場合のビット線BLLだけが１Vから０Vに変化する。このため、書込み選択のビット線BLLは０V、書込み非選択のビット線BLLは１Vとなる。この時、レファレンス側のビット線BLRは書込み選択、非選択にかかわらず０.５Vが保持される。次に、タイミングt１２で制御信号PCLを０Vにし、センスラッチ回路３３の出力ノードSLLとビット線BLLとを遮断する。
【００４７】
次に、タイミングt１３で内部電源VSLP、VSLNを０.５V、制御信号RSAL、RSARを０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、センスラッチ回路３３の出力ノードSLL、SLRは書込み選択、非選択にかかわらず０.５Vにセットされる。次に、タイミングt１４で制御信号RSAL、RSARを０Vにして、センスラッチ回路３３の出力ノードSLL、SLRへの０.５Vの供給を遮断する。
【００４８】
次に、タイミングt１５で制御信号TRL、TRRを３.３Vにし、ビット線のデータをセンスラッチ回路３３の出力ノードに転送する。これにより、書込み選択のセンスラッチ回路３３の出力ノードSLLは０V、書込み選択のレファレンスノードSLRは０.５V、書込み非選択のノードSLLは１V、書込み非選択のレファレンスノードSLRは０.５Vとなる。次に、タイミングt１６で制御信号TRL、TRRを０Vにし、ビット線とセンスラッチ回路の出力ノードとを遮断する。
【００４９】
次に、タイミングt１７で内部電源VSLP、VSLNを各々３.３Vと０Vにすることで、センスラッチ回路３３の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のノードSLLは０V、書込み選択のレファレンスノードSLRは３.３V、書込み非選択のノードSLLは３.３V、書込み非選択のレファレンスノードSLRは０Vとなる。また、これと同時に、制御信号DDCL、DDCRを３.３Vにし、ビット線BLL、BLRを０Vにリセットする。
【００５０】
以上タイミングt９〜t１７までの動作により、センスラッチ回路３３の出力ノードSLL、SLRのデータを反転させる。次に、タイミングt１８で制御信号DDCL、DDCRを０Vにし、ビット線BLL、BLRへの０Vの供給を遮断する。
【００５１】
次に、タイミングt１９で制御信号RPCL、RPCRを各々１V＋N型MOSトランジスタのしきい値となる２Vと０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、書込み選択、非選択にかかわらず全てのビット線BLLを１V、レファレンス側のビット線BLRを０.５Vにプリチャージする。次に、タイミングt２０で制御信号RPCL、RPCRを０Vにして、プリチャージ電圧の供給を遮断する。
【００５２】
次に、タイミングt２１でメモリセルＭのワード線WLに上記書込み時の電圧１２Ｖより小さい検証電圧（ベリファイ電圧）例えば１.５V、補助ゲートAGに書込み時の電圧２Ｖよりも大きい３.３Vの電圧を印加し、メモリディスチャージ動作を行なう。この時、メモリセルＭのビット線BLLには１Vの電圧がプリチャージされているため、メモリセルＭのしきい値がベリファイ電圧の１.５Vより高く、書込みが充分の状態であればメモリセルＭには電流が流れない。このため、ビット線BLLの電圧は１Vが保持される。一方、メモリセルＭのしきい値がベリファイ電圧の１.５Vより低く、書込みが不充分の状態であればメモリセルＭには電流が流れる。このため、ビット線BLLの電圧は０Vにディスチャージされる。この時、レファレンス側のビット線BLRは書込み選択、非選択にかかわらず０.５Vが保持される。次に、タイミングt２２でメモリセルのワード線WLと補助ゲートAGを０Vにし、メモリディスチャージを終了する。
【００５３】
次に、タイミングt２３で内部電源VPCLを３.３V、制御信号PCLを１V＋N型MOSトランジスタのしきい値となる２Vにする。これにより、センスラッチ回路３３の出力ノードSLLのデータが３.３Vとなっている場合のビット線BLLだけが０Vから１Vに変化する。このため、書込み選択のビット線BLLは、前記メモリディスチャージの結果がそのまま保持され、書込み非選択のビット線BLLは前記メモリディスチャージの結果にかかわらず１Vになる。この時、レファレンス側のビット線BLRは書込み選択、非選択にかかわらず０.５Vが保持される。次に、タイミングt２４で内部電源VPCLと制御信号PCLを０Vにし、センスラッチ回路３３の出力ノードSLLとビット線BLLとを遮断する。
【００５４】
次に、タイミングt２５で内部電源VSLP、VSLNを０.５V、制御信号RSAL、RSARを０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、センスラッチ回路３３の出力ノードSLL、SLRは書込み選択、非選択にかかわらず０.５Vにセットされる。次に、タイミングt２６で制御信号RSAL、RSARを０Vにして、センスラッチ回路３３の出力ノードSLL、SLRへの０.５Vの供給を遮断する。
【００５５】
次に、タイミングt２７で制御信号TRL、TRRを３.３Vにし、ビット線のデータをセンスラッチ回路の出力ノードに転送する。これにより、書込み選択のセンスラッチ回路の出力ノードSLLは、前記メモリディスチャージ動作の結果、ビット線BLLが１Vに保持された場合、すなわち書込みが充分であった場合には１V、ビット線BLLが０Vにディスチャージされた場合、すなわち書込みが不充分であった場合には０Vとなる。また、書込み非選択のビット線BLLはメモリディスチャージの結果にかかわらず１Vとなっているため、書込み非選択のセンスラッチ回路３３の出力ノードSLLは、メモリディスチャージの結果にかかわらず１Vとなる。また、レファレンス側のセンスラッチ回路の出力ノードSLRは書込み選択、非選択にかかわらず０.５Vとなる。次に、タイミングt２８で制御信号TRL、TRRを０Vにする。これにより、ビット線とセンスラッチ回路の出力ノードとを遮断する。
【００５６】
次に、タイミングt２９で内部電源VSLP、VSLNを各々３.３Vと０Vにし、センスラッチ回路の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはSLLが３.３V、レファレンスノードSLRが０Vとなり、書込みが不充分であった場合には、SLLが０V、レファレンスノードSLRが３.３Vとなる。また、書込み非選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果にかかわらず、SLLが３.３V、レファレンスノードSLRが０Vとなる。更にこれと同時に、制御信号DDCL、DDCRを３.３Vにし、ビット線BLL、BLRを０Vにリセットする。次に、タイミングt３０で制御信号DDCL、DDCRを０Vにし、ビット線BLL、BLRへの０Vの供給を遮断する。
【００５７】
次に、タイミングt３１〜t３９までの動作により、センスラッチ回路３３の出力ノードSLLデータを反転させる。
【００５８】
まず、タイミングt３１で制御信号RPCL、RPCRを各々１V＋N型MOSトランジスタのしきい値となる２Vと０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、書込み選択、非選択にかかわらず全てのビット線BLLを１V、レファレンス側のビット線BLRを０.５Vにプリチャージする。次に、タイミングt３２で内部電源VRPCL、VRPCRと制御信号RPCL、RPCRを０Vにして、プリチャージ電圧の供給を遮断する。
【００５９】
次に、タイミングt３３で制御信号PCLを３.３Vにする。この時、内部電源VPCLは０Vである。このため、センスラッチ回路３３の出力ノードSLLが３.３Vとなっている場合のビット線BLLだけが１Vから０Vに変化する。このため、書込み選択のビット線BLLは、前記メモリディスチャージ動作の結果、書込みが充分であった場合には０V、書込みが不充分であった場合には１Vとなり、書込み非選択のビット線BLLは、前記メモリディスチャージ動作の結果にかかわらず０Vとなる。また、レファレンス側のビット線BLRは書込み選択、非選択にかかわらず０.５Vに保持される。次に、タイミングt３４で制御信号PCLを０Vにし、センスラッチ回路３３の出力ノードSLLとビット線BLLとを遮断する。
【００６０】
次に、タイミングt３５で内部電源VSLP、VSLNを０.５V、制御信号RSAL、RSARを０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、センスラッチ回路３３の出力ノードSLL、SLRは書込み選択、非選択にかかわらず０.５Vにセットされる。次に、タイミングt３６で制御信号RSAL、RSARを０Vにして、センスラッチ回路３３の出力ノードSLL、SLRへの０.５Vの供給を遮断する。
【００６１】
次に、タイミングt３７で制御信号TRL、TRRを３.３Vにし、ビット線のデータをセンスラッチ回路３３の出力ノードに転送する。これにより、書込み選択のセンスラッチ回路３３の出力ノードSLLは、前記メモリディスチャージ動作の結果、書込みが充分であった場合には０V、書込みが不充分であった場合には１Vとなる。また、書込み非選択のビット線BLLはメモリディスチャージの結果にかかわらず０Vとなっているため、書込み非選択のセンスラッチ回路３３の出力ノードSLLは、メモリディスチャージの結果にかかわらず０Vとなる。また、レファレンス側のセンスラッチ回路の出力ノードSLRは書込み選択、非選択にかかわらず０.５Vとなる。次に、タイミングt３８で制御信号TRL、TRRを０Vにする。これにより、ビット線とセンスラッチ回路３３の出力ノードとを遮断する。
【００６２】
次に、タイミングt３９で内部電源VSLP、VSLNを各々３.３Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のセンスラッチ回路の出力ノードは、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはSLLが０V、レファレンスノードSLRが３.３Vとなり、書込みが不充分であった場合には、SLLが３.３V、レファレンスノードSLRが０Vとなる。また、書込み非選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果にかかわらず、SLLが０V、レファレンスノードSLRが３.３Vとなる。更にこれと同時に、制御信号DDCL、DDCRを３.３Vにし、ビット線BLL、BLRを０Vにリセットする。
【００６３】
以上タイミングt３１〜t３９までの動作により、センスラッチ回路３３の出力ノードSLL、SLRのデータを反転させる。次に、タイミングt４０で制御信号DDCL、DDCRを０Vにし、ビット線BLL、BLRへの０Vの供給を遮断する。また、これと同時に、内部電源VSLP、VSLNを各々５Vと０Vにし、センスラッチ回路の出力ノードSLL、SLRのデータを書込み動作に備えて増幅する。これにより、書込み選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはSLLが０V、レファレンスノードSLRが５Vとなり、書込みが不充分であった場合には、SLLが５V、レファレンスノードSLRが０Vとなる。また、書込み非選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果にかかわらず、SLLが０V、レファレンスノードSLRが５Vとなる。
【００６４】
次に、タイミングt４１で補助ゲートAGに２V、ワード線WLに１２Vを印加する。この時、制御信号TRL、TRRはNMOSが充分にオンして、ビット線BLLに書込み電圧の５Vが確実に印加されるような電圧、例えば７Vにする。これにより、書込み選択のビット線は、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはBLLが０V、レファレンス側のBLRが５V、書込みが不充分であった場合にはBLLが５V、レファレンス側のビット線BLRが０Vとなる。また、書込み非選択のビット線は、前記メモリディスチャージ動作の結果にかかわらずBLLが０V、レファレンス側のビット線BLRが５Vとなる。すなわち、書込み選択のメモリセルにおいて、最初の書込み動作で書込みが不充分であったメモリセルのビット線BLLにだけ５Vの電圧が印加され、再度書込み動作が行なわれる。次に、タイミングt４２で補助ゲートAG、ワード線WL、制御信号TRL、TRRを０Vにして書込みを終了する。
【００６５】
その後、全メモリセルの書込みが完了したかを検証し、完了していれば書込み・ベリファイ動作を終了し、完了していなければ完了するまでタイミングt７〜t４３までの動作を繰り返す。
【００６６】
以上が、実施の形態１における書込み・ベリファイ動作である。本実施形態では回路変更をすることなく、図１５の（ａ）の回路構成をそのまま使用することができる。
【００６７】
本実施の形態１では、Ｎ型ＭＯＳＦＥＴ２２，２３はそれぞれセンスラッチ回路即ち、フリップフロップ型の検証回路３３の出力ノード（ＳＬＬ、ＳＬＲに相当）とビットライン（ＢＬＬ，ＢＬＲ）を直列に結合するための一種のスイッチの機能を有している。また、ソース・ドレインが直列に接続されたＮ型ＭＯＳＦＥＴ２４と３４及びＮ型ＭＯＳＦＥＴ２９と３９はビットラインＢＬＬと内部電源ＶＰＣＬとの間に，ＢＬＲと内部電源ＶＰＣＲとの間にそれぞれ接続され、またＭＯＳＦＥＴ２４と２９のゲートはそれぞれ信号線ＰＣＬ、ＰＣＲに接続され、ＭＯＳＦＥＴ３４と３９のゲートはそれぞれセンスラッチ回路（フリップフロップ型の検証回路）３３の出力ノードＳＬＬ，ＳＬＲに接続されており、これらのトランジスタ群はセンスラッチ回路３３によって検証したデータを変換してビット線ＢＬＬ，ＢＬＲに転送するために有効に機能している。
【００６８】
また、センスラッチ回路３３以外の部分を全てNMOSトランジスタで構成できるため、NMOSトランジスタとPMOSトランジスタ間のウェル分離領域を小さく抑えることができ、レイアウト面積の縮小化が図れる。
【００６９】
また、メモリセルＭの補助ゲートである第３ゲートはデータ書込み時のみでなくベリファイ時にも有効に活用され、特に、ベリファイ時の方が書き込みの時よりも大きい電圧（絶対値が大きい電圧）が印加され効率的に確実に書き込み状態を検証することができる。
【００７０】
実施形態２
次に、図１と３を用いて、本発明の第２の実施の形態を説明する。図１は前記したように書込み・ベリファイ動作に必要な回路図で、図３はベリファイ動作のタイミング波形図である。
【００７１】
本実施形態２は、メモリセルＭとして図１４で説明したホットエレクトロン注入型のセルを用い、上記第１の実施形態ではドレイン側から書込み電圧を印加していたものを、ソース側から印加する方法である。すなわち、書込み選択のメモリセルＭにはソース側に書込み電圧を印加し、ドレイン側を０Vにする。この時、書込み非選択のメモリセルにもソース側へ書込み電圧が印加されるため、ドレイン側に書込み電圧と同じ電位の書込み阻止電圧を印加し、書込みを防止する。
【００７２】
詳細動作は省略するが、まず、全メモリセルの書込みが完了したかを検証した後、以下の書込み・ベリファイ動作を行なう。
【００７３】
最初に、タイミングt０で内部電源VRSAL、VRSARを３.３V、VSLP、VSLNを０.５V、制御信号RSAL、RSARを１V＋N型MOSトランジスタのしきい値となる１.５V、DDCL、DDCRを３.３Vにする。これにより、書込み選択、非選択にかかわらずセンスラッチ回路の出力ノードSLL、SLRを０.５V、ビット線BLL、BLRを０Vにセットする。次に、タイミングt１で制御信号RSAL、RSAR、DDCL、DDCRを０Vにしてセンスラッチ回路の出力ノードSLL、SLRとビット線BLL、BLRのセットを終了する。
【００７４】
次に、タイミングt２でＭＯＳＦＥＴ３１、３２、３７、３８とを通して、即ち、Yゲート（ＹＧＬ、ＹＧＲ）、Yプリゲート（ＹＰＧＬ、ＹＰＧＲ）に電圧を印加して、I／O線（I／OLとI／OR）から各々書込み選択のノードSLLには０V、書込み選択のレファレンスノードSLRには３.３V、書込み非選択のノードSLLには３.３V、書込み非選択のレファレンスノードSLRには０Vを入力する。
【００７５】
次に、タイミングt３で内部電源VSLP、VSLNを各々３.３Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のノードSLLは０V、書込み選択のレファレンスノードSLRは３.３V、書込み非選択のノードSLLは３.３V、書込み非選択のレファレンスノードSLRは０Vとなる。
【００７６】
次に、タイミングt４で内部電源VSLP、VSLNを各々５Vと０Vにし、センスラッチ回路の出力ノードSLL、SLRのデータを書込み動作に備えて増幅する。これによって、書込み選択のノードSLLは０V、書込み選択のレファレンスノードSLRは５V、書込み非選択のノードSLLは５V、書込み非選択のレファレンスノードSLRは０Vとなる。
【００７７】
次に、タイミングt５で補助ゲートAG（即ち、図１４の第３ゲート１０）に２V、ワード線WLに１２V、ソース線SSに書込み電圧５Vを印加する。この時、制御信号TRL、TRRはNMOSが充分にオンして、ビット線BLLに書込み阻止電圧の５Vが確実に印加されるような電圧、例えば７Vにする。これにより、書込み選択のビット線BLLには０V、書込み選択のレファレンス側のビット線BLRには５V、書込み非選択のビット線BLLには５V、書込み非選択のレファレンス側のビット線BLRには０Vが印加され、書込み選択のメモリだけにデータが書込まれる。次に、タイミングt６で補助ゲートAG、ワード線WL、ソース線SS、制御信号TRL、TRRを０Vにして書込みを終了する。
【００７８】
次に、タイミングt７で制御信号DDCL、DDCRを３.３Vにしてビット線BLL、BLRを０Vにリセットする。また、これと同時に、内部電源VSLPを３.３Vにする。これにより、書込み選択のノードSLLは０V、書込み選択のレファレンスノードSLRは３.３V、書込み非選択のノードSLLは３.３V、書込み非選択のレファレンスノードSLRは０Vとなる。次に、タイミングt８で制御信号DDCL、DDCRを０Vにして、ビット線BLL、BLRへの０Vの供給を遮断する。
【００７９】
次に、タイミングt９で制御信号RPCL、RPCRを各々１V＋N型MOSトランジスタのしきい値となる２Vと０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、書込み選択、非選択にかかわらず全てのビット線BLLを１V、レファレンス側のビット線BLRを０.５Vにプリチャージする。次に、タイミングt１０で内部電源VRPCL、VRPCRと制御信号RPCL、RPCRを０Vにして、プリチャージ電圧の供給を遮断する。
【００８０】
次に、タイミングt１１でメモリセルＭのワード線WLに書込み時の電圧１２Ｖよりも小さい検証電圧（ベリファイ電圧）例えば１.５V、補助ゲートAGに書込み時の電圧２Ｖよりも大きい３.３Vの電圧を印加し、メモリディスチャージ動作を行なう。この時、メモリセルのビット線BLLには１Vの電圧がプリチャージされているため、メモリセルのしきい値がベリファイ電圧の１.５Vより高く、書込みが充分の状態であればメモリセルには電流が流れない。このため、ビット線BLLの電圧は１Vが保持される。一方、メモリセルのしきい値がベリファイ電圧の１.５Vより低く、書込みが不充分の状態であればメモリセルには電流が流れる。このため、ビット線BLLの電圧は０Vにディスチャージされる。この時、レファレンス側のビット線BLRは書込み選択、非選択にかかわらず０.５Vが保持される。次に、タイミングt１２でメモリセルのワード線WLと補助ゲートAGを０Vにし、メモリディスチャージを終了する。
【００８１】
次に、タイミングt１３で内部電源VPCLを３.３V、制御信号PCLを１V＋N型MOSトランジスタのしきい値となる２Vにする。これにより、センスラッチ回路３３の出力ノードSLLのデータが３.３Vとなっている場合のビット線BLLだけが０Vから１Vに変化する。このため、書込み選択のビット線BLLは、前記メモリディスチャージの結果がそのまま保持され、書込み非選択のビット線BLLは前記メモリディスチャージの結果にかかわらず１Vになる。この時、レファレンス側のビット線BLRは書込み選択、非選択にかかわらず０.５Vが保持される。次に、タイミングt１４で内部電源VPCLと制御信号PCLを０Vにし、センスラッチ回路３３の出力ノードSLLとビット線BLLとを遮断する。
【００８２】
次に、タイミングt１５で内部電源VSLP、VSLNを０.５V、制御信号RSAL、RSARを０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、センスラッチ回路３３の出力ノードSLL、SLRは書込み選択、非選択にかかわらず０.５Vにセットされる。次に、タイミングt１６で制御信号RSAL、RSARを０Vにして、センスラッチ回路３３の出力ノードSLL、SLRへの０.５Vの供給を遮断する。
【００８３】
次に、タイミングt１７で制御信号TRL、TRRを３.３Vにし、ビット線のデータをセンスラッチ回路３３の出力ノードに転送する。これにより、書込み選択のセンスラッチ回路３３の出力ノードSLLは、前記メモリディスチャージ動作の結果、ビット線BLLが１Vに保持された場合、すなわち書込みが充分であった場合には１V、ビット線BLLが０Vにディスチャージされた場合、すなわち書込みが不充分であった場合には０Vとなる。また、書込み非選択のビット線BLLはメモリディスチャージの結果にかかわらず１Vとなっているため、書込み非選択のセンスラッチ回路の出力ノードSLLは、メモリディスチャージの結果にかかわらず１Vとなる。また、レファレンス側のセンスラッチ回路の出力ノードSLRは書込み選択、非選択にかかわらず０.５Vとなる。次に、タイミングt１８で制御信号TRL、TRRを０Vにする。これにより、ビット線とセンスラッチ回路の出力ノードとを遮断する。
【００８４】
次に、タイミングt１９で内部電源VSLP、VSLNを各々３.３Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはSLLが３.３V、レファレンスノードSLRが０Vとなり、書込みが不充分であった場合には、SLLが０V、レファレンスノードSLRが３.３Vとなる。また、書込み非選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果にかかわらず、SLLが３.３V、レファレンスノードSLRが０Vとなる。更にこれと同時に、制御信号DDCL、DDCRを３.３Vにし、ビット線BLL、BLRを０Vにリセットする。次に、タイミングt２０で制御信号DDCL、DDCRを０Vにし、ビット線BLL、BLRへの０Vの供給を遮断する。また、これと同時に、内部電源VSLP、VSLNを各々５Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを書込み動作に備えて増幅する。これにより、書込み選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはSLLが５V、レファレンスノードSLRが０Vとなり、書込みが不充分であった場合には、SLLが０V、レファレンスノードSLRが５Vとなる。また、書込み非選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果にかかわらず、SLLが５V、レファレンスノードSLRが０Vとなる。
【００８５】
次に、タイミングt２１で補助ゲートAGに２V、ワード線WLに１２V、ソース線SSに書込み電圧５Vを印加する。この時、制御信号TRL、TRRはNMOSが充分にオンして、ビット線BLLに書込み阻止電圧の５Vが確実に印加されるような電圧、例えば７Vにする。これにより、書込み選択のビット線BLLには０V、書込み選択のレファレンス側のビット線BLRには５V、書込み非選択のビット線BLLには５V、書込み非選択のレファレンス側のビット線BLRには０Vが印加され、書込み選択のメモリだけにデータが書込まれる。すなわち、書込み選択のメモリセルＭにおいて、最初の書込み動作で書込みが不充分であったメモリセルＭのビット線BLLにだけ０Vの電圧が印加され、再度書込み動作が行なわれる。次に、タイミングt２２で補助ゲートAG、ワード線WL、ソース線SS、制御信号TRL、TRRを０Vにして書込みを終了する。
【００８６】
その後、全メモリセルＭの書込みが完了したかを検証し、完了していれば書込み・ベリファイ動作を終了し、完了していなければ完了するまでタイミングt７〜t２３までの動作を繰り返す。
【００８７】
以上が、実施の形態２における書込み・ベリファイ動作である。本実施形態では図１５の（ａ）に示した回路構成の主要部を変更することなく、そのまま使用することができる。
【００８８】
また、センスラッチ回路３３以外の部分を全てNMOSトランジスタのみで構成できるため、NMOSトランジスタとPMOSトランジスタ間のウェル分離領域を小さく抑えることができ、ＬＳＩを構成する上でレイアウト面積の縮小化が図れる。更に、実施形態１において必要であった、センスラッチ回路３３の出力ノードSLLデータを反転させる動作が不必要なため、一層の高速動作が可能となる。
【００８９】
また、実施の形態１と同様、メモリセルＭの補助ゲートである第３ゲートはデータ書込み時のみでなくベリファイ時にも有効に活用され、特に、ベリファイ時の方が書き込みの時よりも大きい電圧（絶対値が大きい電圧）が印加され効率的に確実に書き込み状態を検証することができる。
【００９０】
実施形態３
まず、図４と５とを用いて、本発明の第３の実施の形態を説明する。図４は書込み・ベリファイ動作に必要な回路図で、図５はベリファイ動作のタイミング波形図である。
【００９１】
本実施形態は、メモリセルＭとして図１４で説明したホットエレクトロン注入型のセルを用い、図１の回路構成の一部にP型MOSトランジスタ３５を使用するものである。詳細動作は省略するが、まず、全メモリセルの書込みが完了したかを検証した後、以下の書込み・ベリファイ動作を行なう。
【００９２】
最初に、タイミングt０で内部電源VRSAL、VRSARを３.３V、VSLP、VSLNを０.５V、制御信号RSAL、RSARを１V＋N型MOSトランジスタのしきい値となる１.５V、DDCL、DDCRを３.３Vにする。これにより、書込み選択、非選択にかかわらずセンスラッチ回路３３の出力ノードSLL、SLRを０.５V、ビット線BLL、BLRを０Vにセットする。次に、タイミングt１で制御信号RSAL、RSAR、DDCL、DDCRを０Vにしてセンスラッチ回路３３の出力ノードSLL、SLRとビット線BLL、BLRのセットを終了する。
【００９３】
次に、タイミングt２で、前記した実施形態と同様に、Yゲート（ＹＧＬ、ＹＧＲ）、Yプリゲート（ＹＰＧＬ、ＹＰＧＲ）を介して、I／O線（I／OLとI／OR）から各々書込み選択のノードSLLには３.３V、書込み選択のレファレンスノードSLRには０V、書込み非選択のノードSLLには０V、書込み非選択のレファレンスノードSLRには３.３Vを入力する。
【００９４】
次に、タイミングt３で内部電源VSLP、VSLNを各々３.３Vと０Vにし、センスラッチ回路の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のノードSLLは３.３V、書込み選択のレファレンスノードSLRは０V、書込み非選択のノードSLLは０V、書込み非選択のレファレンスノードSLRは３.３Vとなる。
【００９５】
次に、タイミングt４で内部電源VSLP、VSLNを各々５Vと０Vにし、センスラッチ回路の出力ノードSLL、SLRのデータを書込み動作に備えて増幅する。これによって、書込み選択のノードSLLは５V、書込み選択のレファレンスノードSLRは０V、書込み非選択のノードSLLは０V、書込み非選択のレファレンスノードSLRは５Vとなる。
【００９６】
次に、タイミングt５でメモリセルの補助ゲートAG即ち、図１４の第３ゲート１０に２V、ワード線WLに１２Vを印加する。この時、制御信号TRL、TRRはNMOSが充分にオンして、ビット線BLLに書込み電圧の５Vが確実に印加されるような電圧、例えば７Vにする。これにより、書込み選択のビット線BLLには５V、書込み選択のレファレンス側のビット線BLRには０V、書込み非選択のビット線BLLには０V、書込み非選択のレファレンス側のビット線BLRには５Vが印加され、書込み選択のメモリだけにデータが書込まれる。次に、タイミングt６で補助ゲートAG、ワード線WL、制御信号TRL、TRRを０Vにして書込みを終了する。
【００９７】
次に、タイミングt７で制御信号DDCL、DDCRを３.３Vにしてビット線BLL、BLRを０Vにリセットする。また、これと同時に、内部電源VSLPを３.３Vにする。これにより、書込み選択のノードSLLは３.３V、書込み選択のレファレンスノードSLRは０V、書込み非選択のノードSLLは０V、書込み非選択のレファレンスノードSLRは３.３Vとなる。次に、タイミングt８で制御信号DDCL、DDCRを０Vにして、ビット線BLL、BLRへの０Vの供給を遮断する。
【００９８】
次に、タイミングt９で内部電源VRPCL、VRPCRを３.３V、制御信号RPCL、RPCRを各々１V＋N型MOSトランジスタのしきい値となる２Vと０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、書込み選択、非選択にかかわらず全てのビット線BLLを１V、レファレンス側のビット線BLRを０.５Vにプリチャージする。次に、タイミングt１０で内部電源VRPCL、VRPCRと制御信号RPCL、RPCRを０Vにして、プリチャージ電圧の供給を遮断する。
【００９９】
次に、タイミングt１１でメモリセルのワード線WLに書込み時の電圧１２Ｖよりも小さい検証電圧（ベリファイ電圧）例えば１.５V、補助ゲートAGに書込み時の電圧２Ｖよりも大きい３.３Vの電圧を印加し、メモリディスチャージ動作を行なう。この時、メモリセルのビット線BLLには１Vの電圧がプリチャージされているため、メモリセルのしきい値がベリファイ電圧の１.５Vより高く、書込みが充分の状態であればメモリセルには電流が流れない。このため、ビット線BLLの電圧は１Vが保持される。一方、メモリセルのしきい値がベリファイ電圧の１.５Vより低く、書込みが不充分の状態であればメモリセルには電流が流れる。このため、ビット線BLLの電圧は０Vにディスチャージされる。この時、レファレンス側のビット線BLRは書込み選択、非選択にかかわらず０.５Vが保持される。次に、タイミングt１２でメモリセルのワード線WLと補助ゲートAGを０Vにし、メモリディスチャージを終了する。
【０１００】
次に、タイミングt１３で内部電源VPCLを３.３V、制御信号PCLを１V＋N型MOSトランジスタのしきい値となる２Vにする。これにより、センスラッチ回路３３の出力ノードSLLのデータが０Vとなっている場合のビット線BLLだけが０Vから１Vに変化する。このため、書込み選択のビット線BLLは、前記メモリディスチャージの結果がそのまま保持され、書込み非選択のビット線BLLは前記メモリディスチャージの結果にかかわらず１Vになる。この時、レファレンス側のビット線BLRは書込み選択、非選択にかかわらず０.５Vが保持される。次に、タイミングt１４で制御信号PCLを０Vにし、センスラッチ回路３３の出力ノードSLLとビット線BLLとを遮断する。
【０１０１】
次に、タイミングt１５で内部電源VSLP、VSLNを０.５V、制御信号RSAL、RSARを０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、センスラッチ回路３３の出力ノードSLL、SLRは書込み選択、非選択にかかわらず０.５Vにセットされる。次に、タイミングt１６で制御信号RSAL、RSARを０Vにして、センスラッチ回路の出力ノードSLL、SLRへの０.５Vの供給を遮断する。
【０１０２】
次に、タイミングt１７で制御信号TRL、TRRを３.３Vにし、ビット線のデータをセンスラッチ回路３３の出力ノードに転送する。これにより、書込み選択のセンスラッチ回路３３の出力ノードSLLは、前記メモリディスチャージ動作の結果、ビット線BLLが１Vに保持された場合、すなわち書込みが充分であった場合には１V、ビット線BLLが０Vにディスチャージされた場合、すなわち書込みが不充分であった場合には０Vとなる。また、書込み非選択のビット線BLLはメモリディスチャージの結果にかかわらず１Vとなっているため、書込み非選択のセンスラッチ回路３３の出力ノードSLLは、メモリディスチャージの結果にかかわらず１Vとなる。また、レファレンス側のセンスラッチ回路の出力ノードSLRは書込み選択、非選択にかかわらず０.５Vとなる。次に、タイミングt１８で制御信号TRL、TRRを０Vにする。これにより、ビット線とセンスラッチ回路の出力ノードとを遮断する。
【０１０３】
次に、タイミングt１９で内部電源VSLP、VSLNを各々３.３Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはSLLが３.３V、レファレンスノードSLRが０Vとなり、書込みが不充分であった場合には、SLLが０V、レファレンスノードSLRが３.３Vとなる。また、書込み非選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果にかかわらず、SLLが３.３V、レファレンスノードSLRが０Vとなる。更にこれと同時に、制御信号DDCLを３.３V、RPCRを０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、書込み選択、非選択にかかわらず全てのビット線BLLを０Vにリセットし、レファレンス側のビット線BLRを０.５Vにプリチャージする。次に、タイミングt２０で制御信号DDCL、RPCRを０Vにし、ビット線BLLへの０Vとレファレンス側のビット線BLRへの０.５Vの供給を遮断する。
【０１０４】
次に、タイミングt２１〜t２７までの動作により、センスラッチ回路の出力ノードSLLデータを反転させる。
【０１０５】
まず、タイミングt２１で制御信号PCLを１V＋N型MOSトランジスタのしきい値となる２Vにする。これにより、センスラッチ回路の出力ノードSLLのデータが０Vとなっている場合のビット線BLLだけが０Vから１Vに変化する。このため、書込み選択のビット線BLLは、前記メモリディスチャージ動作の結果、書込みが充分であった場合には０V、書込みが不充分であった場合には１Vとなり、書込み非選択のビット線BLLは、前記メモリディスチャージ動作の結果にかかわらず０Vとなる。また、レファレンス側のビット線BLRは書込み選択、非選択にかかわらず０.５Vに保持される。次に、タイミングt２２で内部電源VPCLと制御信号PCLを０Vにし、センスラッチ回路の出力ノードSLLとビット線BLLとを遮断する。
【０１０６】
次に、タイミングt２３で内部電源VSLP、VSLNを０.５V、制御信号RSAL、RSARを０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、センスラッチ回路３３の出力ノードSLL、SLRは書込み選択、非選択にかかわらず０.５Vにセットされる。次に、タイミングt２４で制御信号RSAL、RSARを０Vにして、センスラッチ回路の出力ノードSLL、SLRへの０.５Vの供給を遮断する。
【０１０７】
次に、タイミングt２５で制御信号TRL、TRRを３.３Vにし、ビット線のデータをセンスラッチ回路３３の出力ノードに転送する。これにより、書込み選択のセンスラッチ回路３３の出力ノードSLLは、前記メモリディスチャージ動作の結果、書込みが充分であった場合には０V、書込みが不充分であった場合には１Vとなる。また、書込み非選択のビット線BLLはメモリディスチャージの結果にかかわらず０Vとなっているため、書込み非選択のセンスラッチ回路３３の出力ノードSLLは、メモリディスチャージの結果にかかわらず０Vとなる。また、レファレンス側のセンスラッチ回路の出力ノードSLRは書込み選択、非選択にかかわらず０.５Vとなる。次に、タイミングt２６で制御信号TRL、TRRを０Vにする。これにより、ビット線とセンスラッチ回路の出力ノードとを遮断する。
【０１０８】
次に、タイミングt２７で内部電源VSLP、VSLNを各々３.３Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはSLLが０V、レファレンスノードSLRが３.３Vとなり、書込みが不充分であった場合には、SLLが３.３V、レファレンスノードSLRが０Vとなる。また、書込み非選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果にかかわらず、SLLが０V、レファレンスノードSLRが３.３Vとなる。更にこれと同時に、制御信号DDCL、DDCRを３.３Vにし、ビット線BLL、BLRを０Vにリセットする。
【０１０９】
以上タイミングt２１〜t２７までの動作により、センスラッチ回路３３の出力ノードSLL、SLRのデータを反転させる。
【０１１０】
次に、タイミングt２８で制御信号DDCL、DDCRを０Vにし、ビット線BLL、BLRへの０Vの供給を遮断する。また、これと同時に、内部電源VSLP、VSLNを各々５Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを書込み動作に備えて増幅する。これにより、書込み選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはSLLが０V、レファレンスノードSLRが５Vとなり、書込みが不充分であった場合には、SLLが５V、レファレンスノードSLRが０Vとなる。また、書込み非選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果にかかわらず、SLLが０V、レファレンスノードSLRが５Vとなる。
【０１１１】
次に、タイミングt２９で補助ゲートAGに２V、ワード線WLに１２Vを印加する。この時、制御信号TRL、TRRはNMOSが充分にオンして、ビット線BLLに書込み電圧の５Vが確実に印加されるような電圧、例えば７Vにする。これにより、書込み選択のビット線は、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはBLLが０V、レファレンス側のBLRが５V、書込みが不充分であった場合にはBLLが５V、レファレンス側のビット線BLRが０Vとなる。また、書込み非選択のビット線は、前記メモリディスチャージ動作の結果にかかわらずBLLが０V、レファレンス側のビット線BLRが５Vとなる。すなわち、書込み選択のメモリセルにおいて、最初の書込み動作で書込みが不充分であったメモリセルのビット線BLLにだけ５Vの電圧が印加され、再度書込み動作が行なわれる。次に、タイミングt３０で補助ゲートAG、ワード線WL、制御信号TRL、TRRを０Vにして書込みを終了する。
【０１１２】
その後、全メモリセルの書込みが完了したかを検証し、完了していれば書込み・ベリファイ動作を終了し、完了していなければ完了するまでタイミングt７〜t３１までの動作を繰り返す。
【０１１３】
以上が、実施の形態３における書込み・ベリファイ動作である。
【０１１４】
本実施の形態３では、Ｎ型ＭＯＳＦＥＴ２２，２３はそれぞれセンスラッチ回路即ち、フリップフロップ型の検証回路３３の出力ノード（ＳＬＬ、ＳＬＲに相当）とビットライン（ＢＬＬ，ＢＬＲ）を直列に結合するための一種のスイッチの機能を有している。また、ソース・ドレインが直列に接続されたＮ型ＭＯＳＦＥＴ２４とＰ型ＭＯＳＦＥＴ３５及びＮ型ＭＯＳＦＥＴ２９とＰ型ＭＯＳＦＥＴ３６はビットラインＢＬＬと内部電源ＶＰＣＬとの間に，ＢＬＲと内部電源ＶＰＣＲとの間にそれぞれ接続され、またＭＯＳＦＥＴ２４と２９のゲートはそれぞれ信号線ＰＣＬ、ＰＣＲに接続され、ＭＯＳＦＥＴ３５と３６のゲートはそれぞれセンスラッチ回路（フリップフロップ型の検証回路）３３の出力ノードＳＬＬ，ＳＬＲに接続されており、これらのトランジスタ群はセンスラッチ回路３３によって検証したデータを変換してビット線ＢＬＬ，ＢＬＲに転送するために有効に機能している。
【０１１５】
本実施形態では、実施形態１において２回必要であったセンスラッチ回路の出力ノードSLLデータを反転させる動作が１回で済むため、高速動作が可能となる。
【０１１６】
また、実施の形態１や２と同様、メモリセルＭの補助ゲートである第３ゲートはデータ書込み時のみでなくベリファイ時にも有効に活用され、特に、ベリファイ時の方が書き込みの時よりも大きい電圧（絶対値が大きい電圧）が印加され効率的に確実に書き込み状態を検証することができる。
【０１１７】
実施形態４
次に、図４と６を用いて、本発明の第４の実施の形態を説明する。図４は前記したように書込み・ベリファイ動作に必要な回路図で、図６はベリファイ動作のタイミング波形図である。
【０１１８】
本実施形態では、実施形態３と同様の回路を用い、書込み選択データを実施形態３とは反対の０V、書込み非選択データを３.３Vとした際の動作方法を説明する。詳細動作は省略するが、まず、全メモリセルの書込みが完了したかを検証した後、以下の書込み・ベリファイ動作を行なう。
【０１１９】
最初に、タイミングt０で内部電源VRSAL、VRSARを３.３V、VSLP、VSLNを０.５V、制御信号RSAL、RSARを１V＋N型MOSトランジスタのしきい値となる１.５V、DDCL、DDCRを３.３Vにする。これにより、書込み選択、非選択にかかわらずセンスラッチ回路３３の出力ノードSLL、SLRを０.５V、ビット線BLL、BLRを０Vにセットする。次に、タイミングt１で制御信号RSAL、RSAR、DDCL、DDCRを０Vにしてセンスラッチ回路の出力ノードSLL、SLRとビット線BLL、BLRのセットを終了する。
【０１２０】
次に、タイミングt２で前記同様Yゲート、Yプリゲートを介して、I／O線（I／OLとI／OR）から各々書込み選択のノードSLLには０V、書込み選択のレファレンスノードSLRには３.３V、書込み非選択のノードSLLには３.３V、書込み非選択のレファレンスノードSLRには０Vを入力する。
【０１２１】
次に、タイミングt３で内部電源VSLP、VSLNを各々３.３Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のノードSLLは０V、書込み選択のレファレンスノードSLRは３.３V、書込み非選択のノードSLLは３.３V、書込み非選択のレファレンスノードSLRは０Vとなる。
【０１２２】
次に、タイミングt４で内部電源VSLP、VSLNを各々５Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを書込み動作に備えて増幅する。これにより、書込み選択のノードSLLは０V、書込み選択のレファレンスノードSLRは５V、書込み非選択のノードSLLは５V、書込み非選択のレファレンスノードSLRは０Vとなる。
【０１２３】
次に、タイミングt５で補助ゲートAGに２V、ワード線WLに１２Vを印加する。この時、内部電源VPCL、VPCRを書込み電圧の５V、制御信号PCL、PCRをNMOSが充分にオンして、ビット線BLLに書込み電圧の５Vが確実に印加されるような電圧、例えば７Vにする。これにより、書込み選択のビット線BLLには５V、書込み選択のレファレンス側のビット線BLRには０V、書込み非選択のビット線BLLには０V、書込み非選択のレファレンス側のビット線BLRには５Vが印加され、書込み選択のメモリだけにデータが書込まれる。次に、タイミングt６で補助ゲートAG、ワード線WL、内部電源VPCL、VPCR、制御信号PCL、PCRを０Vにして書込みを終了する。
【０１２４】
次に、タイミングt７で内部電源VRPCRを３.３V、制御信号DDCLを３.３V、RPCRを０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、書込み選択、非選択にかかわらず全てのビット線BLLを０Vにリセットし、レファレンス側のビット線BLRを０.５Vにプリチャージする。また、これと同時に、内部電源VSLPを３.３Vにする。これにより、書込み選択のノードSLLは０V、書込み選択のレファレンスノードSLRは３.３V、書込み非選択のノードSLLは３.３V、書込み非選択のレファレンスノードSLRは０Vとなる。次に、タイミングt８で制御信号DDCL及びRPCRを０Vにし、ビット線BLLへの０Vとレファレンス側のビット線BLRへの０.５Vの供給を遮断する。
【０１２５】
次に、タイミングt９〜t１５までの動作により、センスラッチ回路３３の出力ノードSLLデータを反転させる。
【０１２６】
まず、タイミングt９で内部電源VPCLを３.３V、制御信号PCLを１V＋N型MOSトランジスタのしきい値となる２Vにする。これにより、センスラッチ回路３３の出力ノードSLLのデータが０Vとなっている場合のビット線BLLだけが０Vから１Vに変化する。このため、書込み選択のビット線BLLは１V、書込み非選択のビット線BLLは０Vとなる。また、レファレンス側のビット線BLRは書込み選択、非選択にかかわらず０.５Vに保持される。次に、タイミングt１０で制御信号PCLを０Vにし、センスラッチ回路３３の出力ノードSLLとビット線BLLとを遮断する。
【０１２７】
次に、タイミングt１１で内部電源VSLP、VSLNを０.５V、制御信号RSAL、RSARを０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、センスラッチ回路３３の出力ノードSLL、SLRは書込み選択、非選択にかかわらず０.５Vにセットされる。次に、タイミングt１２で制御信号RSAL、RSARを０Vにして、センスラッチ回路の出力ノードSLL、SLRへの０.５Vの供給を遮断する。
【０１２８】
次に、タイミングt１３で制御信号TRL、TRRを３.３Vにし、ビット線のデータをセンスラッチ回路３３の出力ノードに転送する。これにより、書込み選択のセンスラッチ回路の出力ノードSLLは１V、書込み選択のレファレンスノードSLRは０.５V、書込み非選択のノードSLLは０V、書込み非選択のレファレンスノードSLRは０.５Vとなる。次に、タイミングt１４で制御信号TRL、TRRを０Vにし、ビット線とセンスラッチ回路の出力ノードとを遮断する。
【０１２９】
次に、タイミングt１５で内部電源VSLP、VSLNを各々３.３Vと０Vにすることで、センスラッチ回路３３の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のノードSLLは３.３V、書込み選択のレファレンスノードSLRは０V、書込み非選択のノードSLLは０V、書込み非選択のレファレンスノードSLRは３.３Vとなる。また、これと同時に、制御信号DDCL、DDCRを３.３Vにし、ビット線BLL、BLRを０Vにリセットする。
【０１３０】
以上タイミングt９〜t１５までの動作により、センスラッチ回路の出力ノードSLL、SLRのデータを反転させる。次に、タイミングt１６で制御信号DDCL、DDCRを０Vにし、ビット線BLL、BLRへの０Vの供給を遮断する。
【０１３１】
次に、タイミングt１７で内部電源VRPCLを３.３V、制御信号RPCL、RPCRを各々１V＋N型MOSトランジスタのしきい値となる２Vと０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、書込み選択、非選択にかかわらず全てのビット線BLLを１V、レファレンス側のビット線BLRを０.５Vにプリチャージする。次に、タイミングt１８で内部電源VRPCL、VRPCR、制御信号RPCL、RPCRを０Vにして、プリチャージ電圧の供給を遮断する。
【０１３２】
次に、タイミングt１９でメモリセルのワード線WLに書込み時の電圧１２Ｖよりも小さい検証電圧（ベリファイ電圧）例えば１.５V、補助ゲートAGに書込み時の電圧２Ｖよりも大きい３.３Vの電圧を印加し、メモリディスチャージ動作を行なう。この時、メモリセルのビット線BLLには１Vの電圧がプリチャージされているため、メモリセルのしきい値がベリファイ電圧の１.５Vより高く、書込みが充分の状態であればメモリセルには電流が流れない。このため、ビット線BLLの電圧は１Vが保持される。一方、メモリセルのしきい値がベリファイ電圧の１.５Vより低く、書込みが不充分の状態であればメモリセルには電流が流れる。このため、ビット線BLLの電圧は０Vにディスチャージされる。この時、レファレンス側のビット線BLRは書込み選択、非選択にかかわらず０.５Vが保持される。次に、タイミングt２０でメモリセルのワード線WLと補助ゲートAGを０Vにし、メモリディスチャージを終了する。
【０１３３】
次に、タイミングt２１で制御信号PCLを１V＋N型MOSトランジスタのしきい値となる２Vにする。これにより、センスラッチ回路３３の出力ノードSLLのデータが０Vとなっている場合のビット線BLLだけが０Vから１Vに変化する。このため、書込み選択のビット線BLLは、前記メモリディスチャージ動作の結果、書込みが充分であった場合には１V、書込みが不充分であった場合には０Vとなり、書込み非選択のビット線BLLは、前記メモリディスチャージ動作の結果にかかわらず１Vとなる。また、レファレンス側のビット線BLRは書込み選択、非選択にかかわらず０.５Vに保持される。次に、タイミングt２２で内部電源VPCLと制御信号PCLを０Vにし、センスラッチ回路３３の出力ノードSLLとビット線BLLとを遮断する。
【０１３４】
次に、タイミングt２３で内部電源VSLP、VSLNを０.５V、制御信号RSAL、RSARを０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、センスラッチ回路３３の出力ノードSLL、SLRは書込み選択、非選択にかかわらず０.５Vにセットされる。次に、タイミングt２４で制御信号RSAL、RSARを０Vにして、センスラッチ回路の出力ノードSLL、SLRへの０.５Vの供給を遮断する。
【０１３５】
次に、タイミングt２５で制御信号TRL、TRRを３.３Vにし、ビット線のデータをセンスラッチ回路３３の出力ノードに転送する。これにより、書込み選択のセンスラッチ回路３３の出力ノードSLLは、前記メモリディスチャージ動作の結果、書込みが充分であった場合には１V、書込みが不充分であった場合には０Vとなる。また、書込み非選択のビット線BLLはメモリディスチャージの結果にかかわらず１Vとなっているため、書込み非選択のセンスラッチ回路３３の出力ノードSLLは、メモリディスチャージの結果にかかわらず１Vとなる。また、レファレンス側のセンスラッチ回路３３の出力ノードSLRは書込み選択、非選択にかかわらず０.５Vとなる。次に、タイミングt２６で制御信号TRL、TRRを０Vにする。これにより、ビット線とセンスラッチ回路３３の出力ノードとを遮断する。
【０１３６】
次に、タイミングt２７で内部電源VSLP、VSLNを各々３.３Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはSLLが３.３V、レファレンスノードSLRが０Vとなり、書込みが不充分であった場合には、SLLが０V、レファレンスノードSLRが３.３Vとなる。また、書込み非選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果にかかわらず、SLLが３.３V、レファレンスノードSLRが０Vとなる。更にこれと同時に、制御信号DDCL、DDCRを３.３Vにし、ビット線BLL、BLRを０Vにリセットする。次に、タイミングt２８で制御信号DDCL、DDCRを０Vにし、ビット線BLL、BLRへの０Vの供給を遮断する。
【０１３７】
また、これと同時に、内部電源VSLP、VSLNを各々５Vと０Vにし、センスラッチ回路の出力ノードSLL、SLRのデータを書込み動作に備えて増幅する。これにより、書込み選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはSLLが５V、レファレンスノードSLRが０Vとなり、書込みが不充分であった場合には、SLLが０V、レファレンスノードSLRが５Vとなる。また、書込み非選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果にかかわらず、SLLが５V、レファレンスノードSLRが０Vとなる。
【０１３８】
次に、タイミングt２９で補助ゲートAGに２V、ワード線WLに１２Vを印加する。この時、内部電源VPCL、VPCRを書込み電圧の５V、制御信号PCL、PCRをNMOSが充分にオンして、ビット線BLLに書込み電圧の５Vが確実に印加されるような電圧、例えば７Vにする。これにより、書込み選択のビット線は、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはBLLが０V、レファレンス側のBLRが５V、書込みが不充分であった場合にはBLLが５V、レファレンス側のビット線BLRが０Vとなる。また、書込み非選択のビット線は、前記メモリディスチャージ動作の結果にかかわらずBLLが０V、レファレンス側のビット線BLRが５Vとなる。すなわち、書込み選択のメモリセルにおいて、最初の書込み動作で書込みが不充分であったメモリセルのビット線BLLにだけ５Vの電圧が印加され、再度書込み動作が行なわれる。次に、タイミングt３０で補助ゲートAG、ワード線WL、内部電源VPCL、VPCR、制御信号PCL、PCRを０Vにして書込みを終了する。
【０１３９】
その後、全メモリセルの書込みが完了したかを検証し、完了していれば書込み・ベリファイ動作を終了し、完了していなければ完了するまでタイミングt７〜t３１までの動作を繰り返す。
【０１４０】
以上が、実施の形態４における書込み・ベリファイ動作である。本実施形態では、実施形態１において２回必要であった、センスラッチ回路の出力ノードSLLデータを反転させる動作が１回で済むため、高速動作が可能となる。
【０１４１】
また、前記各実施の形態と同様、メモリセルＭの補助ゲートである第３ゲートはデータ書込み時のみでなくベリファイ時にも有効に活用され、特に、ベリファイ時の方が書き込みの時よりも大きい電圧（絶対値が大きい電圧）が印加され効率的に確実に書き込み状態を検証することができる。
【０１４２】
実施形態５
図７は、実施形態５における書込み・ベリファイ動作に必要な回路図である。この回路は、実施形態３で示した図４の回路において、内部電源VPCLに接続されたP型MOSトランジスタ３５をN型MOSトランジスタ４５に変更し、センスラッチ回路３３の出力ノードSLLに接続されていた前記N型MOSトランジスタ４５のゲートをレファレンス側のノードSLRに接続した。また、同様に内部電源VPCRに接続されたP型MOSトランジスタ３６をN型MOSトランジスタ４６に変更し、センスラッチ回路３３の出力ノードSLRに接続されていた前記N型MOSトランジスタ４６のゲートをノードSLLに接続した。これにより、実施形態３で示した図５とまったく同様の書込み・ベリファイ動作が可能となる。従って、書込み・ベリファイ動作の詳細説明は省略する。
【０１４３】
本実施の形態５では、前述した通り、ソース・ドレインが直列に接続されたＮ型ＭＯＳＦＥＴ２４と４５及びＮ型ＭＯＳＦＥＴ２９と４６はビットラインＢＬＬと内部電源ＶＰＣＬとの間に，ＢＬＲと内部電源ＶＰＣＲとの間にそれぞれ接続され、またＭＯＳＦＥＴ２４と２９のゲートはそれぞれ信号線ＰＣＬ、ＰＣＲに接続されている点は図１と同様であり、ＭＯＳＦＥＴ４５と４６のゲートはそれぞれセンスラッチ回路（フリップフロップ型の検証回路）３３の出力ノードＳＬＲ，ＳＬＬに接続されている点で異なるが、これらのトランジスタ群は図１と同様にセンスラッチ回路３３によって検証したデータを変換してビット線ＢＬＬ，ＢＬＲに転送するために有効に機能している。
【０１４４】
また、本実施形態では、センスラッチ回路３３以外の部分を全てNMOSトランジスタのみで構成できるため、NMOSトランジスタとPMOSトランジスタ間のウェル分離領域を小さく抑えることができ、レイアウト面積の縮小化が図れる。
【０１４５】
また、実施形態１において２回必要であった、センスラッチ回路３３の出力ノードSLLデータを反転させる動作が１回で済むため、高速動作が可能となる。
【０１４６】
実施形態６
実施形態６は、実施形態５と同様の回路を用い、書込み選択データを実施形態５とは反対の０V、書込み非選択データを３.３Vとした際の動作方法である。動作的には、実施形態４で示した図６とまったく同様の書込み・ベリファイ動作が可能となる。従って、書込み・ベリファイ動作の詳細説明は省略する。
【０１４７】
本実施形態では、センスラッチ回路３３以外の部分を全てNMOSトランジスタのみで構成できるため、NMOSトランジスタとPMOSトランジスタ間のウェル分離領域を小さく抑えることができ、レイアウト面積の縮小化が図れる。また、実施形態１において２回必要であった、センスラッチ回路３３の出力ノードSLLデータを反転させる動作が１回で済むため、高速動作が可能となる。
【０１４８】
実施形態７
次に、図８と９を用いて、本発明の第７の実施の形態を説明する。図８は書込み・ベリファイ動作に必要な回路図で、図９はベリファイ動作のタイミング波形図である。
【０１４９】
本実施形態は、図１で説明した回路にP型MOSトランジスタ５１，５３とN型MOSトランジスタ５２，５４とを増設したものである。詳細動作は省略するが、まず、全メモリセルの書込みが完了したかを検証した後、以下の書込み・ベリファイ動作を行なう。
【０１５０】
最初に、タイミングt０で内部電源VRSAL、VRSARを３.３V、VSLP、VSLNを０.５V、制御信号RSAL、RSARを１V＋N型MOSトランジスタのしきい値となる１.５V、DDCL、DDCRを３.３Vにする。これにより、書込み選択、非選択にかかわらずセンスラッチ回路３３の出力ノードSLL、SLRを０.５V、ビット線BLL、BLRを０Vにセットする。次に、タイミングt１で制御信号RSAL、RSAR、DDCL、DDCRを０Vにしてセンスラッチ回路３３の出力ノードSLL、SLRとビット線BLL、BLRのセットを終了する。
【０１５１】
次に、タイミングt２でYゲート（ＹＧＬ、ＹＧＲ）、Yプリゲート（ＹＰＧＬ，ＹＰＧＲ）を介して、I／O線（I／OLとI／OR）から各々書込み選択のノードSLLには０V、書込み選択のレファレンスノードSLRには３.３V、書込み非選択のノードSLLには３.３V、書込み非選択のレファレンスノードSLRには０Vを入力する。
【０１５２】
次に、タイミングt３で内部電源VSLP、VSLNを各々３.３Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のノードSLLは０V、書込み選択のレファレンスノードSLRは３.３V、書込み非選択のノードSLLは３.３V、書込み非選択のレファレンスノードSLRは０Vとなる。
【０１５３】
次に、タイミングt４で内部電源VSLP、VSLNを各々５Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを書込み動作に備えて増幅する。これにより、書込み選択のノードSLLは０V、書込み選択のレファレンスノードSLRは５V、書込み非選択のノードSLLは５V、書込み非選択のレファレンスノードSLRは０Vとなる。
【０１５４】
次に、タイミングt５で補助ゲートAGに２V、ワード線WLに１２Vを印加する。この時、内部電源VPCL２、VPCR２を書込み電圧の５V、制御信号PCL２、PCR２をNMOSが充分にオンして、ビット線BLLに書込み電圧の５Vが確実に印加されるような電圧、例えば７Vにする。これにより、書込み選択のビット線BLLには５V、書込み選択のレファレンス側のビット線BLRには０V、書込み非選択のビット線BLLには０V、書込み非選択のレファレンス側のビット線BLRには５Vが印加され、書込み選択のメモリだけにデータが書込まれる。次に、タイミングt６で補助ゲートAG、ワード線WL、制御信号PCL２、PCR２を０Vにして書込みを終了する。
【０１５５】
次に、タイミングt７で制御信号DDCL、DDCRを３.３Vにしてビット線BLL、BLRを０Vにリセットする。また、これと同時に、内部電源VSLPを３.３Vにする。これにより、書込み選択のノードSLLは０V、書込み選択のレファレンスノードSLRは３.３V、書込み非選択のノードSLLは３.３V、書込み非選択のレファレンスノードSLRは０Vとなる。次に、タイミングt８で制御信号DDCL、DDCRを０Vにして、ビット線BLL、BLRへの０Vの供給を遮断する。
【０１５６】
次に、タイミングt９で内部電源VRPCL、VRPCRを３.３V、制御信号RPCL、RPCRを各々１V＋N型MOSトランジスタのしきい値となる２Vと０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、書込み選択、非選択にかかわらず全てのビット線BLLを１V、レファレンス側のビット線BLRを０.５Vにプリチャージする。次に、タイミングt１０で内部電源VRPCL、VRPCR、制御信号RPCL、RPCRを０Vにして、プリチャージ電圧の供給を遮断する。
【０１５７】
次に、タイミングt１１でメモリセルＭのワード線WLに書込み時の電圧１２Ｖよりも小さい検証電圧（ベリファイ電圧）例えば１.５V、補助ゲートAGに書込み時の電圧より大きい３.３Vの電圧を印加し、メモリディスチャージ動作を行なう。この時、メモリセルＭのビット線BLLには１Vの電圧がプリチャージされているため、メモリセルのしきい値がベリファイ電圧の１.５Vより高く、書込みが充分の状態であればメモリセルには電流が流れない。このため、ビット線BLLの電圧は１Vが保持される。一方、メモリセルのしきい値がベリファイ電圧の１.５Vより低く、書込みが不充分の状態であればメモリセルには電流が流れる。このため、ビット線BLLの電圧は０Vにディスチャージされる。この時、レファレンス側のビット線BLRは書込み選択、非選択にかかわらず０.５Vが保持される。次に、タイミングt１２でメモリセルＭのワード線WLと補助ゲートAGを０Vにし、メモリディスチャージを終了する。
【０１５８】
次に、タイミングt１３で内部電源VPCLを３.３V、制御信号PCLを１V＋N型MOSトランジスタのしきい値となる２Vにする。これにより、センスラッチ回路３３の出力ノードSLLのデータが３.３Vとなっている場合のビット線BLLだけが０Vから１Vに変化する。このため、書込み選択のビット線BLLは、前記メモリディスチャージの結果がそのまま保持され、書込み非選択のビット線BLLは前記メモリディスチャージの結果にかかわらず１Vになる。この時、レファレンス側のビット線BLRは書込み選択、非選択にかかわらず０.５Vが保持される。次に、タイミングt１４で内部電源VPCLと制御信号PCLを０Vにし、センスラッチ回路の出力ノードSLLとビット線BLLとを遮断する。
【０１５９】
次に、タイミングt１５で内部電源VSLP、VSLNを０.５V、制御信号RSAL、RSARを０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、センスラッチ回路３３の出力ノードSLL、SLRは書込み選択、非選択にかかわらず０.５Vにセットされる。次に、タイミングt１６で制御信号RSAL、RSARを０Vにして、センスラッチ回路の出力ノードSLL、SLRへの０.５Vの供給を遮断する。
【０１６０】
次に、タイミングt１７で制御信号TRL、TRRを３.３Vにし、ビット線のデータをセンスラッチ回路３３の出力ノードに転送する。これにより、書込み選択のセンスラッチ回路３３の出力ノードSLLは、前記メモリディスチャージ動作の結果、書込みが充分であった場合には１V、書込みが不充分であった場合には０Vとなる。また、書込み非選択のビット線BLLはメモリディスチャージの結果にかかわらず１Vとなっているため、書込み非選択のセンスラッチ回路３３の出力ノードSLLは、メモリディスチャージの結果にかかわらず１Vとなる。また、レファレンス側のセンスラッチ回路３３の出力ノードSLRは書込み選択、非選択にかかわらず０.５Vとなる。次に、タイミングt１８で制御信号TRL、TRRを０Vにする。これにより、ビット線とセンスラッチ回路の出力ノードとを遮断する。
【０１６１】
次に、タイミングt１９で内部電源VSLP、VSLNを各々３.３Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはSLLが３.３V、レファレンスノードSLRが０Vとなり、書込みが不充分であった場合には、SLLが０V、レファレンスノードSLRが３.３Vとなる。また、書込み非選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果にかかわらず、SLLが３.３V、レファレンスノードSLRが０Vとなる。更にこれと同時に、制御信号DDCL、DDCRを３.３Vにし、ビット線BLL、BLRを０Vにリセットする。次に、タイミングt２０で制御信号DDCL、DDCRを０Vにし、ビット線BLL、BLRへの０Vの供給を遮断する。
【０１６２】
また、これと同時に、内部電源VSLP、VSLNを各々５Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを書込み動作に備えて増幅する。これにより、書込み選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはSLLが５V、レファレンスノードSLRが０Vとなり、書込みが不充分であった場合には、SLLが０V、レファレンスノードSLRが５Vとなる。また、書込み非選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果にかかわらず、SLLが５V、レファレンスノードSLRが０Vとなる。
【０１６３】
次に、タイミングt２１で補助ゲートAGに２V、ワード線WLに１２Vを印加する。この時、制御信号PCL２、PCR２をNMOSが充分にオンして、ビット線BLLに書込み電圧の５Vが確実に印加されるような電圧、例えば７Vにする。これにより、書込み選択のビット線は、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはBLLが０V、レファレンス側のBLRが５V、書込みが不充分であった場合にはBLLが５V、レファレンス側のビット線BLRが０Vとなる。また、書込み非選択のビット線は、前記メモリディスチャージ動作の結果にかかわらずBLLが０V、レファレンス側のビット線BLRが５Vとなる。すなわち、書込み選択のメモリセルにおいて、最初の書込み動作で書込みが不充分であったメモリセルのビット線BLLにだけ５Vの電圧が印加され、再度書込み動作が行なわれる。次に、タイミングt２２で補助ゲートAG、ワード線WL、制御信号PCL２、PCR２を０Vにして書込みを終了する。
【０１６４】
その後、全メモリセルの書込みが完了したかを検証し、完了していれば書込み・ベリファイ動作を終了し、完了していなければ完了するまでタイミングt７〜t２３までの動作を繰り返す。
【０１６５】
以上が、実施の形態７における書込み・ベリファイ動作である。
【０１６６】
本実施の形態７では、図１に追加して、ソース・ドレインが直列に接続されたＮ型ＭＯＳＦＥＴ５２とＰ型ＭＯＳＦＥＴ５１及びＮ型ＭＯＳＦＥＴ５４とＰ型ＭＯＳＦＥＴ５３はビットラインＢＬＬと内部電源ＶＰＣＬ２との間に，ＢＬＲと内部電源ＶＰＣＲ２との間にそれぞれ接続され、またＭＯＳＦＥＴ５２と５４のゲートはそれぞれ信号線ＰＣＬ２、ＰＣＲ２に接続され、ＭＯＳＦＥＴ５１と５３のゲートはそれぞれセンスラッチ回路（フリップフロップ型の検証回路）３３の出力ノードＳＬＬ，ＳＬＲに接続されており、上記したようにこれらのトランジスタ群はセンスラッチ回路３３によって検証したデータを変換してビット線ＢＬＬ，ＢＬＲに転送するために有効に機能している。
【０１６７】
即ち、本実施形態では、実施形態１において必要であったセンスラッチ回路３３の出力ノードSLLデータを反転させる動作が不必要なため、高速動作が可能となる。
【０１６８】
実施形態８
次に、図１０と図１１とを用いて、本発明の第８の実施の形態を説明する。図１０は書込み・ベリファイ動作に必要な回路図で、図１１はベリファイ動作のタイミング波形図である。
【０１６９】
本実施形態は、図１の回路構成においてソースを内部電源VPCL、VPCRに接続したNMOSトランジスタ３４、３９に相当するＮＭＯＳトランジスタ６４，６９のゲートを、センスラッチ回路３３の出力ノードSLL、SLRではなくビット線BLL、BLRに接続し、上記NMOSトランジスタと直列に接続していたNMOSトランジスタ７４，７９のソースをビット線BLL、BLRではなくセンスラッチ回路の出力ノードSLL、SLRに接続するものである。
【０１７０】
詳細動作は省略するが、まず、全メモリセルＭの書込みが完了したかを検証した後、以下の書込み・ベリファイ動作を行なう。
【０１７１】
最初に、タイミングt０で内部電源VRSAL、VRSARを３.３V、VSLP、VSLNを０.５V、制御信号RSAL、RSARを１V＋N型MOSトランジスタのしきい値となる１.５V、DDCL、DDCRを３.３Vにする。これにより、書込み選択、非選択にかかわらずセンスラッチ回路の出力ノードSLL、SLRを０.５V、ビット線BLL、BLRを０Vにセットする。次に、タイミングt１で制御信号RSAL、RSAR、DDCL、DDCRを０Vにしてセンスラッチ回路の出力ノードSLL、SLRとビット線BLL、BLRのセットを終了する。
【０１７２】
次に、タイミングt２で前記同様Yゲート、Yプリゲートを介して、I／O線（I／OLとI／OR）から各々書込み選択のノードSLLには３.３V、書込み選択のレファレンスノードSLRには０V、書込み非選択のノードSLLには０V、書込み非選択のレファレンスノードSLRには３.３Vを入力する。
【０１７３】
次に、タイミングt３で内部電源VSLP、VSLNを各々３.３Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のノードSLLは３.３V、書込み選択のレファレンスノードSLRは０V、書込み非選択のノードSLLは０V、書込み非選択のレファレンスノードSLRは３.３Vとなる。
【０１７４】
次に、タイミングt４で内部電源VSLP、VSLNを各々５Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを書込み動作に備えて増幅する。これにより、書込み選択のノードSLLは５V、書込み選択のレファレンスノードSLRは０V、書込み非選択のノードSLLは０V、書込み非選択のレファレンスノードSLRは５Vとなる。
【０１７５】
次に、タイミングt５で補助ゲートAGに２V、ワード線WLに１２Vを印加する。この時、制御信号TRL、TRRはNMOSが充分にオンして、ビット線BLLに書込み電圧の５Vが確実に印加されるような電圧、例えば７Vにする。これにより、書込み選択のビット線BLLには５V、書込み選択のレファレンス側のビット線BLRには０V、書込み非選択のビット線BLLには０V、書込み非選択のレファレンス側のビット線BLRには５Vが印加され、書込み選択のメモリだけにデータが書込まれる。次に、タイミングt６で補助ゲートAG、ワード線WL、制御信号TRL、TRRを０Vにして書込みを終了する。
【０１７６】
次に、タイミングt７で制御信号DDCL、DDCRを３.３Vにしてビット線BLL、BLRを０Vにリセットする。また、これと同時に、内部電源VSLPを３.３Vにする。これにより、書込み選択のノードSLLは３.３V、書込み選択のレファレンスノードSLRは０V、書込み非選択のノードSLLは０V、書込み非選択のレファレンスノードSLRは３.３Vとなる。次に、タイミングt８で制御信号DDCL、DDCRを０Vにして、ビット線BLL、BLRへの０Vの供給を遮断する。
【０１７７】
次に、タイミングt９で制御信号TRL、TRRを１V＋N型MOSトランジスタのしきい値となる２Vにする。これにより、書込み選択、非選択にかかわらず全てのビット線BLLを１V、レファレンス側のビット線BLRを０.５Vにプリチャージする。次に、タイミングt１０で制御信号TRL、TRRを０Vにして、プリチャージ電圧の供給を遮断する。
【０１７８】
次に、タイミングt１１でメモリセルＭのワード線WLに書込み時の電圧１２Ｖよりも小さい検証電圧（ベリファイ電圧）例えば１.５V、補助ゲートAGに書込み時に印加した電圧よりも高電圧の３.３Vの電圧を印加し、メモリディスチャージ動作を行なう。この時、メモリセルの書込み選択ビット線BLLには１Vの電圧がプリチャージされているため、メモリセルＭのしきい値がベリファイ電圧の１.５Vより高く、書込みが充分の状態であればメモリセルには電流が流れない。このため、ビット線BLLの電圧は１Vが保持される。一方、メモリセルＭのしきい値がベリファイ電圧の１.５Vより低く、書込みが不充分の状態であればメモリセルには電流が流れる。このため、ビット線BLLの電圧は０Vにディスチャージされる。この時、書込み非選択ビット線BLLは０Vとなっているため、メモリディスチャージ動作は起こらず０Vが保持される。また、レファレンス側のビット線BLRは書込み選択の場合は０V、書込み非選択の場合は１Vが保持される。次に、タイミングt１２でメモリセルのワード線WLと補助ゲートAGを０Vにし、メモリディスチャージを終了する。
【０１７９】
次に、タイミングt１３で制御信号PCLを３.３Vにする。この時、内部電源VPCLは０Vである。このため、ビット線BLLが１Vとなっている場合のセンスラッチ回路の出力ノードSLLだけが３.３Vから０Vに変化する。これにより、書込み選択のセンスラッチ回路３３の出力ノードSLLは、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはSLLが０V、レファレンスノードSLRが３.３Vとなり、書込みが不充分であった場合には、SLLが３.３V、レファレンスノードSLRが０Vとなる。また、書込み非選択のセンスラッチ回路の出力ノードは、前記メモリディスチャージ動作の結果にかかわらず、SLLが０V、レファレンスノードSLRが３.３Vとなる。次に、タイミングt１４で制御信号PCLを０Vにし、センスラッチ回路３３の出力ノードSLLとビット線BLLとを遮断する。
【０１８０】
次に、タイミングt１５で制御信号DDCL、DDCRを３.３Vにし、ビット線BLL、BLRを０Vにリセットする。また、これと同時に、内部電源VSLP、VSLNを各々５Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを書込み動作に備えて増幅する。これにより、書込み選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはSLLが０V、レファレンスノードSLRが５Vとなり、書込みが不充分であった場合には、SLLが５V、レファレンスノードSLRが０Vとなる。また、書込み非選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果にかかわらず、SLLが０V、レファレンスノードSLRが５Vとなる。次に、タイミングt１６で制御信号DDCL、DDCRを０Vにし、ビット線BLL、BLRへの０Vの供給を遮断する。
【０１８１】
次に、タイミングt１７で補助ゲートAGに２V、ワード線WLに１２Vを印加する。この時、制御信号TRL、TRRはNMOSが充分にオンして、ビット線BLLに書込み電圧の５Vが確実に印加されるような電圧、例えば７Vにする。これにより、書込み選択のビット線は、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはBLLが０V、レファレンス側のBLRが５V、書込みが不充分であった場合にはBLLが５V、レファレンス側のビット線BLRが０Vとなる。また、書込み非選択のビット線は、前記メモリディスチャージ動作の結果にかかわらずBLLが０V、レファレンス側のビット線BLRが５Vとなる。すなわち、書込み選択のメモリセルにおいて、最初の書込み動作で書込みが不充分であったメモリセルのビット線BLLにだけ５Vの電圧が印加され、再度書込み動作が行なわれる。次に、タイミングt１８で補助ゲートAG、ワード線WL、制御信号TRL、TRRを０Vにして書込みを終了する。
【０１８２】
その後、全メモリセルの書込みが完了したかを検証し、完了していれば書込み・ベリファイ動作を終了し、完了していなければ完了するまでタイミングt７〜t１９までの動作を繰り返す。
【０１８３】
以上が、実施の形態８における書込み・ベリファイ動作である。
【０１８４】
本実施の形態８では、Ｎ型ＭＯＳＦＥＴ２２，２３はそれぞれセンスラッチ回路即ち、フリップフロップ型の検証回路３３の出力ノード（ＳＬＬ、ＳＬＲに相当）とビットライン（ＢＬＬ，ＢＬＲ）を直列に結合するための一種のスイッチの機能を有している。また、ソース・ドレインが直列に接続されたＮ型ＭＯＳＦＥＴ７４と６４及びＮ型ＭＯＳＦＥＴ７９と６９はセンスラッチ回路３３の出力ノードＳＬＬと内部電源ＶＰＣＬとの間に，ＳＬＲと内部電源ＶＰＣＲとの間にそれぞれ接続され、またＭＯＳＦＥＴ６４と７９のゲートはそれぞれ信号線ＰＣＬ、ＰＣＲに接続され、ＭＯＳＦＥＴ６４と６９のゲートはそれぞれビット線ＢＬＬ，ＢＬＲに接続されており、これらのトランジスタ群は上述したようにセンスラッチ回路３３によって検証したデータを変換してビット線ＢＬＬ，ＢＬＲに転送するために有効に機能している。
【０１８５】
本実施形態では、センスラッチ回路以外の部分を全てNMOSトランジスタのみで構成できるため、NMOSトランジスタとPMOSトランジスタ間のウェル分離領域を小さく抑えることができ、レイアウト面積の縮小化が図れる。また、実施形態１において必要であったセンスラッチ回路の出力ノードSLLデータを反転させる動作が不必要なため、高速動作が可能となる。
【０１８６】
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は２値メモリだけではなく、４値以上の多値メモリにも対応可能である。
【０１８７】
図１７の（ａ）に、２値メモリの場合のしきい値分布を示す。縦軸にメモリのしきい値、横軸にビット数を示す。２値メモリでは、この図１７の（ａ）に示すように、メモリセルのしきい値がある値より高いか低いかの２つの状態に分割され、２値データを持つ。従って、ベリファイを行なう場合には、前述したように、ビット線に例えば１Ｖの電圧を印加し、ワード線にＶＷＶの検証電圧を印加することで、書込みデータの状態を検出する。すなわち、メモリセルのしきい値が検証電圧ＶＷＶよりも高く、電流が流れなければビット線に印加された１Ｖは変化せずに書込み完了、メモリセルのしきい値が検証電圧ＶＷＶよりも低く、電流が流れればビット線に印加された電圧１Ｖは０Vに低下し書込み未完了と判定する。
【０１８８】
これに対し、例えば、４値メモリでは図１７の（ｂ）に示すように、メモリセルのしきい値は４つの状態に分割され、４値データを持つ。このような多値メモリのベリファイでは、検証電圧を可変して書込みデータの状態を検出する。それ以外の基本的な動作は２値メモリと同様である。すなわち、例えば最初に検証電圧ＶＷＶ１で書込みデータの状態を検出し、その後検証電圧ＶＷＶ２で書込みデータの状態を検出し、最後に検証電圧ＶＷＶ３で書込みデータの状態を検出すれば良い。以上の方法により、本発明は２値メモリだけではなく、多値メモリにも対応可能となる。
【０１８９】
次に、本発明の種々の実施の形態で用いた第３ゲート（補助ゲート）を有する半導体メモリについて説明する。詳細は先に延べたように特願平１１−２００２４２の図面及び明細書を参照されたい。
【０１９０】
図１８は、このメモリセルが複数個縦横に１枚の半導体基板表面に配置されたマット構成の部分平面図であり、図１９の（ａ）（ｂ）（ｃ）はそれぞれ図１８のＡ−Ａ，Ｂ−Ｂ，Ｃ−Ｃラインでの断面図である。なお、これらの図は特願平１１−２００２４２の図１、図１６に相当する。
【０１９１】
Ｎ型Ｓｉ半導体基板１００の主表面にＰ型のウエル１０１が形成され、そのウエル表面に一方向に沿って複数のＮ型半導体領域１０５（ソース、ドレイン領域となり、ビット線の一部を構成する）が形成され、この主表面上にＳｉＯ２等の第１の絶縁膜１０２を介して浮遊ゲート１０３ｂ及び第３のゲート（補助ゲート）１０７ａが形成され、浮遊ゲート１０３ｂ上には第２絶縁膜１１０ａを介して制御ゲート１１１ａが形成されている。複数の第３のゲート１０７ａはＮ型半導体領域１０５の上記一方向に沿って延在し、また複数の制御ゲート１１１ａはそれとは直交する方向に延在してワード線を構成している。なお、図中１０６ａ、１０８ａは絶縁膜であり，第３ゲートを浮遊ゲート１０３ｂや制御ゲート１１１ａから絶縁分離している。１０９ｂポリシリコン層であり浮遊ゲート１０３ｂの表面積を増大しメモリセルのカップリング比を増大させている。また、第３のゲート１０７ａを有効に働かせるために浮遊ゲート１０３ｂと第３ゲート１０７ａとの下部にＮ型半導体領域２０５がそれらを跨ぐように配置されている。
【０１９２】
図２０はそれによって形成されたメモリセルマトリクスアレイの構成を示した要部回路図であり、特願平１１−２００２４２の図１８に相当する。図中Ｄｎ−２〜Ｄｎ＋２はソース／ドレインとなるＮ型半導体領域でありビット線の一部を構成し、ＷＬ０〜ＷＬｍは制御ゲートに接続されたワード線であり、ソース線或いはデータ線（ビット線）を選択する選択ＭＯＳＦＥＴ（ＳＴＭＯＳ）で構成されている。なお、データ書き込み動作や消去動作については簡略化のため説明を省略する。
【０１９３】
図２１はかかるメモリアレイで集積回路を構成した不揮発性半導体記憶装置の要部回路図であり、特願平１１−２００２４２の図４７に相当する。この装置はメモリセルアレイ８０、補助ゲートデコーダ４０、ブロックデコーダ５０、サブデコーダ６０、ゲートデコーダ２０、選択トランジスタ回路７０、及びセンス回路３０を有している。ワードデコーダは高速化を図るためにブロックデコーダ５０、サブデコーダ６０及びゲートデコーダ２０というように階層化されている。この装置の動作の詳細は省略する。
【０１９４】
図２２はかかる不揮発性半導体記憶装置の大まかな全体ブロック図であり、図２１とあわせて簡単に各要素ブロックの機能を説明する。
【０１９５】
ＡＧ．ＤＥＣは第３ゲート即ち、補助ゲート（ＡＧ）のデコーダ回路で図２１の４０に相当する回路である。Ｘ．ＤＥＣはＸデコーダ回路で図２１の２０，５０，６０に相当する回路である。
【０１９６】
メモリマットは複数のブロックに分割され、ブロックデコーダ回路５０によって複数のブロックの中から一つのブロックを選択し、ゲートデコーダ回路２０によって１ブロック内の１ワード線を選択する。これは、非選択メモリセルのドレインに電圧がかかることによって起こるデイスターブを緩和するためである。非選択メモリセルにおいては、選択トランジスタがオフになりドレイン電圧が印加されない。
【０１９７】
サブデコーダ回路６０はワード線の駆動能力を上げるためのものである。メモリマットが大きくなるとワード線長が長くなり、ワード線の駆動能力が低下する。そこで、ワード線を分割し、各ワード線毎に回路規模が小さなサブデコーダ（即ち、ドライバ）回路を設置してワード線の駆動能力を上げることが好ましい。
【０１９８】
ＹＳＬは、本発明の種々の実施の形態で説明した回路図でメモリセルＭを除いた部分に全てのメモリセルが書き込まれたか否かを判定する回路（即ち、ＡＬＬ判定回路）を加えたものに相当する回路である。
【０１９９】
ＹＤＬは、書き込みデータを保持する回路であり、回路構成はほぼＹＳＬと同じである。特に、多値メモリの場合には複数個必要となり、例えば、４値メモリの場合にはＹＤＬは１ビット線に対して２つ必要になる。
【０２００】
Ｙ．ＤＥＣはＹデコーダ回路であり、このＹデコーダからの信号はＹＳＬ，ＹＤＬ内のＹゲート、Ｙプリゲート（例えば、図１のＹＧＬ，ＹＰＧＬ）に接続される。
【０２０１】
以上のことから理解されるように、本発明により高速で消費電力の少ない及び又は検証精度の高い不揮発性半導体記憶装置及びそれを含む電子回路システムが実現できる。例えば、本発明は不揮発性半導体記憶素子を有するメモリセルアレイ部を備えたワンチップマイクロコンピュータ（半導体装置）に適用してもよい。
【０２０２】
なお、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において変更可能であることは勿論である。
【０２０３】
付記 以上詳細に本発明を説明したが、下記事項も本発明に含まれる。
【０２０４】
（１）半導体基板の主面に形成された第１導電型のウェルと、前記ウェル内に第１方向に延在して形成された第２の半導体領域ソース／ドレイン拡散層領域と、前記半導体基板上に第１絶縁膜を介して形成された第１ゲートと、前記第１ゲート上に第２絶縁膜を介して形成された第２ゲートとからなるメモリセルと、前記第２ゲートに接続されたワード線を駆動するワード線制御回路と、Nビットの書込みデータを保持することが可能な書込みデータ保持回路と、前記第２の半導体領域ソース／ドレイン拡散層領域のドレインに接続されたビット線に書込み電圧を印加するための書込み電圧発生回路と、前記書込みデータを検証するための判定回路を有し、前記メモリセルへのデータの書込みは、前記第２ゲートと前記第２の半導体領域のドレインにそれぞれ独立した正の電圧を印加し、前記第１導電型のウェルと前記第２の半導体領域のソースに０Vを印加した際にドレイン近傍のチャネル部で発生したホットエレクトロンを前記第１ゲートに注入し、前記メモリセルのしきい値を高くすることで行ない、前記書込みデータの検証は、前記第２ゲートに検証電圧を印加し、前記第２の半導体領域のドレインに正の電圧を印加し、前記第１導電型のウェルと前記第２の半導体領域のソースに０Vを印加し、前記メモリセルのしきい値の高低に対応して、前記第２の半導体領域のドレインに印加した正の電圧が保持されるか０Vになるかを、前記判定回路によって検証することを特徴とする不揮発性半導体記憶装置。
【０２０５】
（２）前記判定回路は、フリップフロップ型の検証回路と、前記検証回路と前記ビット線を直列に接続するための第１のMOSトランジスタと、前記検証回路によって検証したデータを変換して前記ビット線に転送するための複数のMOSトランジスタ群１から構成され、前記書込みと前記検証の一連の動作において、検証したデータを少なくとも１回は反転させることを特徴とする上記（１）記載の不揮発性半導体記憶装置。
【０２０６】
（３）前記第１のMOSトランジスタはN型MOSトランジスタで構成され、前記MOSトランジスタ群１は、直列に接続された第２のN型MOSトランジスタと第３のN型MOSトランジスタから構成され、前記第１のMOSトランジスタのゲートは第１の信号線に接続され、前記第２のN型MOSトランジスタのソースは前記ビット線に接続され、前記第３のN型MOSトランジスタのソースは内部電源に接続され、前記第２のN型MOSトランジスタのゲートは第２の信号線に接続され、前記第３のN型MOSトランジスタのゲートは前記フリップフロップ型の検証回路の第１の出力ノードあるいは第２の出力ノードに接続されていることを特徴とする上記（２）記載の不揮発性半導体記憶装置。
【０２０７】
（４）前記第１のMOSトランジスタはN型MOSトランジスタで構成され、前記MOSトランジスタ群１は、直列に接続された第２のN型MOSトランジスタとP型MOSトランジスタから構成され、前記第１のMOSトランジスタのゲートは第１の信号線に接続され、前記第２のN型MOSトランジスタのソースは前記ビット線に接続され、前記P型MOSトランジスタのソースは内部電源に接続され、前記第２のN型MOSトランジスタのゲートは第２の信号線に接続され、前記P型MOSトランジスタのゲートは前記フリップフロップ型の検証回路の出力ノードに接続されていることを特徴とする上記（２）記載の不揮発性半導体記憶装置。
【０２０８】
（５）前記判定回路は、フリップフロップ型の検証回路と、前記検証回路と前記ビット線を直列に接続するための第１のMOSトランジスタと、前記検証回路によって検証したデータを変換して前記ビット線に転送するための複数のMOSトランジスタ群１から構成され、前記第１のMOSトランジスタはN型MOSトランジスタで構成され、前記MOSトランジスタ群１は、直列に接続された第２のN型MOSトランジスタと第３のN型MOSトランジスタからなるMOSトランジスタ群２と、直列に接続された第４のN型MOSトランジスタとP型MOSトランジスタからなるMOSトランジスタ群３から構成され、前記第１のMOSトランジスタのゲートは第１の信号線に接続され、前記第２のN型MOSトランジスタのソースと前記第４のN型MOSトランジスタのソースは前記ビット線に接続され、前記第３のN型MOSトランジスタのソースは第１の内部電源に接続され、前記P型MOSトランジスタのソースは第２の内部電源に接続され、前記第２のN型MOSトランジスタのゲートは第２の信号線に接続され、前記第４のN型MOSトランジスタのゲートは第３の信号線に接続され、前記第３のN型MOSトランジスタのゲートと前記P型MOSトランジスタのゲートは、前記フリップフロップ型の検証回路の出力ノードに接続されていることを特徴とする上記（１）記載の不揮発性半導体記憶装置。
【０２０９】
（６）前記判定回路は、フリップフロップ型の検証回路と、前記検証回路と前記ビット線を直列に接続するための第１のMOSトランジスタと、ビット線のデータを変換して前記フリップフロップ型の検証回路へ転送するための複数のMOSトランジスタ群１から構成され、前記第１のMOSトランジスタはN型MOSトランジスタで構成され、前記MOSトランジスタ群１は、直列に接続された第２のN型MOSトランジスタと第３のN型MOSトランジスタから構成され、前記第１のMOSトランジスタのゲートは第１の信号線に接続され、前記第２のN型MOSトランジスタのソースは前記フリップフロップ型の検証回路の出力ノードに接続され、前記第３のN型MOSトランジスタのソースは内部電源に接続され、前記第２のN型MOSトランジスタのゲートは前記ビット線に接続されていることを特徴とする上記（１）記載の不揮発性半導体記憶装置。
【０２１０】
（７）半導体基板の主面に形成された第１導電型のウェルと、前記ウェル内に第１方向に延在して形成された第２の半導体領域ソース／ドレイン拡散層領域と、前記半導体基板上に第１絶縁膜を介して形成された第１ゲートと、前記第１ゲート上に第２絶縁膜を介して形成された第２ゲートとからなるメモリセルと、前記第２ゲートに接続されたワード線を駆動するワード線制御回路と、Nビットの書込みデータを保持することが可能な書込みデータ保持回路と、前記第２の半導体領域ソース／ドレイン拡散層領域のドレインに接続されたビット線に書込み阻止電圧を印加するための書込み阻止電圧発生回路と、前記書込みデータを検証するための判定回路を有し、前記メモリセルへのデータの書込みは、前記第２ゲートと前記第２の半導体領域のソースにそれぞれ独立した正の電圧を印加し、前記第１導電型のウェルと前記第２の半導体領域のドレインに０Vを印加した際にソース近傍のチャネル部で発生したホットエレクトロンを前記第１ゲートに注入し、前記メモリセルのしきい値を高くすることで行ない、前記書込みデータの検証は、前記第２ゲートに検証電圧を印加し、前記第２の半導体領域のドレインに正の電圧を印加し、前記第１導電型のウェルと前記第２の半導体領域のソースに０Vを印加し、前記メモリセルのしきい値の高低に対応して、前記第２の半導体領域のドレインに印加した正の電圧が保持されるか０Vになるかを、前記判定回路によって検証することを特徴とする不揮発性半導体記憶装置。
【０２１１】
（８）前記判定回路は、フリップフロップ型の検証回路と、前記検証回路と前記ビット線を直列に接続するための第１のMOSトランジスタと、前記検証回路によって検証したデータを変換して前記ビット線に転送するための複数のMOSトランジスタ群１から構成され、前記第１のMOSトランジスタはN型MOSトランジスタで構成され、前記MOSトランジスタ群１は、直列に接続された第２のN型MOSトランジスタと第３のN型MOSトランジスタから構成され、前記第１のMOSトランジスタのゲートは第１の信号線に接続され、前記第２のN型MOSトランジスタのソースは前記ビット線に接続され、前記第３のN型MOSトランジスタのソースは内部電源に接続され、前記第２のN型MOSトランジスタのゲートは第２の信号線に接続され、前記第３のN型MOSトランジスタのゲートは前記フリップフロップ型の検証回路の出力ノードに接続されていることを特徴とする上記（７）記載の不揮発性半導体記憶装置。
【０２１２】
（９）半導体基板の主面に形成された第１導電型のウェルと、前記ウェル内に第１方向に延在して形成された第２の半導体領域ソース／ドレイン拡散層領域と、前記半導体基板上に第１絶縁膜を介して形成された第１ゲートと、前記第１ゲート上に第２絶縁膜を介して形成された第２ゲートと、前記第１ゲートと第３絶縁膜を介して形成された第３ゲートとを有し、前記第３ゲートが前記第１方向に延在して形成され、前記第１ゲートの隙間に埋め込んで形成されているメモリセルと、前記第２ゲートに接続されたワード線を駆動するワード線制御回路と、前記第３ゲートを駆動する補助ゲート制御回路と、Nビットの書込みデータを保持することが可能な書込みデータ保持回路と、前記第２の半導体領域ソース／ドレイン拡散層領域のドレインに接続されたビット線に書込み電圧を印加するための書込み電圧発生回路と、前記書込みデータを検証するための判定回路を有し、前記メモリセルへのデータの書込みは、前記第２ゲートと前記第２の半導体領域のドレインにそれぞれ独立した正の電圧を印加し、前記第１導電型のウェルと前記第２の半導体領域のソースに０Vを印加した際にドレイン近傍のチャネル部で発生したホットエレクトロンを前記第１ゲートに注入し、前記メモリセルのしきい値を高くすることで行ない、前記書込みデータの検証は、前記第２ゲートに検証電圧を印加し、前記第２の半導体領域のドレインに正の電圧を印加し、前記第１導電型のウェルと前記第２の半導体領域のソースに０Vを印加し、前記メモリセルのしきい値の高低に対応して、前記第２の半導体領域のドレインに印加した正の電圧が保持されるか０Vになるかを、前記判定回路によって検証することを特徴とする不揮発性半導体記憶装置。
【０２１３】
（１０）前記判定回路は、フリップフロップ型の検証回路と、前記検証回路と前記ビット線を直列に接続するための第１のMOSトランジスタと、前記検証回路によって検証したデータを変換して前記ビット線に転送するための複数のMOSトランジスタ群１から構成され、前記書込みと前記検証の一連の動作において、検証したデータを少なくとも１回は反転させることを特徴とする（９）記載の不揮発性半導体記憶装置。
【０２１４】
（１１）前記第１のMOSトランジスタはN型MOSトランジスタで構成され、前記MOSトランジスタ群１は、直列に接続された第２のN型MOSトランジスタと第３のN型MOSトランジスタから構成され、前記第１のMOSトランジスタのゲートは第１の信号線に接続され、前記第２のN型MOSトランジスタのソースは前記ビット線に接続され、前記第３のN型MOSトランジスタのソースは内部電源に接続され、前記第２のN型MOSトランジスタのゲートは第２の信号線に接続され、前記第３のN型MOSトランジスタのゲートは前記フリップフロップ型の検証回路の第１の出力ノードあるいは第２の出力ノードに接続されていることを特徴とする上記（１０）記載の不揮発性半導体記憶装置。
【０２１５】
（１２）前記第１のMOSトランジスタはN型MOSトランジスタで構成され、前記MOSトランジスタ群１は、直列に接続された第２のN型MOSトランジスタとP型MOSトランジスタから構成され、前記第１のMOSトランジスタのゲートは第１の信号線に接続され、前記第２のN型MOSトランジスタのソースは前記ビット線に接続され、前記P型MOSトランジスタのソースは内部電源に接続され、前記第２のN型MOSトランジスタのゲートは第２の信号線に接続され、前記P型MOSトランジスタのゲートは前記フリップフロップ型の検証回路の出力ノードに接続されていることを特徴とする上記（１０）記載の不揮発性半導体記憶装置。
【０２１６】
（１３）前記判定回路は、フリップフロップ型の検証回路と、前記検証回路と前記ビット線を直列に接続するための第１のMOSトランジスタと、前記検証回路によって検証したデータを変換して前記ビット線に転送するための複数のMOSトランジスタ群１から構成され、前記第１のMOSトランジスタはN型MOSトランジスタで構成され、前記MOSトランジスタ群１は、直列に接続された第２のN型MOSトランジスタと第３のN型MOSトランジスタからなるMOSトランジスタ群２と、直列に接続された第４のN型MOSトランジスタとP型MOSトランジスタからなるMOSトランジスタ群３から構成され、前記第１のMOSトランジスタのゲートは第１の信号線に接続され、前記第２のN型MOSトランジスタのソースと前記第４のN型MOSトランジスタのソースは前記ビット線に接続され、前記第３のN型MOSトランジスタのソースは第１の内部電源に接続され、前記P型MOSトランジスタのソースは第２の内部電源に接続され、前記第２のN型MOSトランジスタのゲートは第２の信号線に接続され、前記第４のN型MOSトランジスタのゲートは第３の信号線に接続され、前記第３のN型MOSトランジスタのゲートと前記P型MOSトランジスタのゲートは、前記フリップフロップ型の検証回路の出力ノードに接続されていることを特徴とする上記（９）記載の不揮発性半導体記憶装置。
【０２１７】
（１４）前記判定回路は、フリップフロップ型の検証回路と、前記検証回路と前記ビット線を直列に接続するための第１のMOSトランジスタと、ビット線のデータを変換して前記フリップフロップ型の検証回路へ転送するための複数のMOSトランジスタ群１から構成され、前記第１のMOSトランジスタはN型MOSトランジスタで構成され、前記MOSトランジスタ群１は、直列に接続された第２のN型MOSトランジスタと第３のN型MOSトランジスタから構成され、前記第１のMOSトランジスタのゲートは第１の信号線に接続され、前記第２のN型MOSトランジスタのソースは前記フリップフロップ型の検証回路の出力ノードに接続され、前記第３のN型MOSトランジスタのソースは内部電源に接続され、前記第２のN型MOSトランジスタのゲートは前記ビット線に接続されていることを特徴とする上記（９）記載の不揮発性半導体記憶装置。
【０２１８】
（１５）半導体基板の主面に形成された第１導電型のウェルと、前記ウェル内に第１方向に延在して形成された第２の半導体領域ソース／ドレイン拡散層領域と、前記半導体基板上に第１絶縁膜を介して形成された第１ゲートと、前記第１ゲート上に第２絶縁膜を介して形成された第２ゲートと、前記第１ゲートと第３絶縁膜を介して形成された第３ゲートとを有し、前記第３ゲートが前記第１方向に延在して形成され、前記第１ゲートの隙間に埋め込んで形成されているメモリセルと、前記第２ゲートに接続されたワード線を駆動するワード線制御回路と、前記第３ゲートを駆動する補助ゲート制御回路と、Nビットの書込みデータを保持することが可能な書込みデータ保持回路と、前記第２の半導体領域ソース／ドレイン拡散層領域のドレインに接続されたビット線に書込み阻止電圧を印加するための書込み阻止電圧発生回路と、前記書込みデータを検証するための判定回路を有し、前記メモリセルへのデータの書込みは、前記第２ゲートと前記第２の半導体領域のソースにそれぞれ独立した正の電圧を印加し、前記第１導電型のウェルと前記第２の半導体領域のドレインに０Vを印加した際にソース近傍のチャネル部で発生したホットエレクトロンを前記第１ゲートに注入し、前記メモリセルのしきい値を高くすることで行ない、前記書込みデータの検証は、前記第２ゲートに検証電圧を印加し、前記第２の半導体領域のドレインに正の電圧を印加し、前記第１導電型のウェルと前記第２の半導体領域のソースに０Vを印加し、前記メモリセルのしきい値の高低に対応して、前記第２の半導体領域のドレインに印加した正の電圧が保持されるか０Vになるかを、前記判定回路によって検証することを特徴とする不揮発性半導体記憶装置。
【０２１９】
（１６）前記判定回路は、フリップフロップ型の検証回路と、前記検証回路と前記ビット線を直列に接続するための第１のMOSトランジスタと、前記検証回路によって検証したデータを変換して前記ビット線に転送するための複数のMOSトランジスタ群１から構成され、前記第１のMOSトランジスタはN型MOSトランジスタで構成され、前記MOSトランジスタ群１は、直列に接続された第２のN型MOSトランジスタと第３のN型MOSトランジスタから構成され、前記第１のMOSトランジスタのゲートは第１の信号線に接続され、前記第２のN型MOSトランジスタのソースは前記ビット線に接続され、前記第３のN型MOSトランジスタのソースは内部電源に接続され、前記第２のN型MOSトランジスタのゲートは第２の信号線に接続され、前記第３のN型MOSトランジスタのゲートは前記フリップフロップ型の検証回路の出力ノードに接続されていることを特徴とする上記（１５）記載の不揮発性半導体記憶装置。
【０２２０】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果は以下の通りである。
【０２２１】
不揮発性半導体記憶装置の低消費電流での動作が可能である。
【０２２２】
不揮発性半導体記憶装置の高速動作が可能である。
【図面の簡単な説明】
【図１】 本発明の実施形態１及び２である書込み・ベリファイ動作の回路図。
【図２】 本発明の実施形態１であるベリファイ動作のタイミング波形図。
【図３】 本発明の実施形態２であるベリファイ動作のタイミング波形図。
【図４】 本発明の実施形態３及び４である書込み・ベリファイ動作の回路図。
【図５】 本発明の実施形態３及び５であるベリファイ動作のタイミング波形図。
【図６】 本発明の実施形態４及び６であるベリファイ動作のタイミング波形図。
【図７】 本発明の実施形態５及び６である書込み・ベリファイ動作の回路図。
【図８】 本発明の実施形態７である書込み・ベリファイ動作の回路図。
【図９】 本発明の実施形態７であるベリファイ動作のタイミング波形図。
【図１０】 本発明の実施形態８である書込み・ベリファイ動作の回路図。
【図１１】 本発明の実施形態８であるベリファイ動作のタイミング波形図。
【図１２】 ＦＮトンネルによる書込み動作を説明するためのメモリセルの要部断面図。
【図１３】 書込みデータ検証方法を説明するための概略回路図。
【図１４】 ホットエレクトロン注入による書込み動作を示したメモリセル要部断面図。
【図１５】 FNトンネルによる書込み・ベリファイ動作を説明するための回路図及びフローチャート図。
【図１６】 ホットエレクトロン注入による書込み・ベリファイ動作を説明するためのフローチャート図。
【図１７】 多値メモリの動作を説明するための概略特性図。
【図１８】 メモリマット要部の平面図。
【図１９】 メモリマット要部の断面図。
【図２０】 メモリマット要部の回路図。
【図２１】 メモリマット要部の回路図。
【図２２】 不揮発性半導体記憶装置の要部ブロック図。
【符号の説明】
１０…補助ゲート（第３ゲート）、１１…制御ゲート、１２…浮遊ゲート、１３…半導体領域（ソース領域）、１４…半導体領域（ドレイン領域）、１５…半導体ウェル、１６…半導体基板、１９…電流センス回路、２１…電圧センス回路、３３…センスラッチ回路（フリップフロップ型の検証回路）２０…ゲートデコーダ回路，３０…センス回路，４０…補助ゲートのデコーダ回路，５０…ブロックデコーダ回路，６０…サブデコーダ回路，７０…選択トランジスタ回路、AG…補助ゲート線、WL…ワード線、BLL、BLR…ビット線、SS…ソース線、VRPCL、VRPCR、VPCL、VPCR、VPCL２、VPCR２、VRSAL、VRSAR、VSLP、VSLN…内部電源、RPCL、RPCR、PCL、PCR、PCL２、PCR２、RSAL、RSAR、DDCL、DDCR、TRL、TRR…制御信号、SLL、SLR…センスラッチ回路の出力ノード、I／OL、I／OR…I／O線、YGL、YGR…Yゲート信号、YPGL、YPGR…Yプリゲート信号、t０〜t４３…タイミング。
【発明の属する技術分野】
本発明は、電気的書換え機能を備えた不揮発性半導体記憶装置に係り、特に、ホットエレクトロン注入を利用して書込んだデータ情報を、ビット線の電圧を検証することによって判定し、高速書換え動作を実現した不揮発性半導体記憶装置に関する。
【０００２】
【従来の技術】
フラッシュメモリは携帯性、耐衝撃性に優れ、電気的に一括消去が可能なことから、近年、携帯型パーソナルコンピュータやデジタルスチルカメラ等の小型携帯情報機器のファイルとして急速に需要が拡大している。その市場の拡大には、低消費電流での高速動作が必須である。
【０００３】
高速動作を実現するためには並列動作が必要となるが、低消費電流でかつ並列動作を実現するためには、各動作時の電流量を最小限に抑える必要がある。その動作方法として、Fowler-Nordheim（FN）トンネル現象を利用した書込み方法がある。
【０００４】
この方法での書込み動作を図１２のメモリセル断面図を用いて説明する。図中１１は制御ゲート、１２は浮遊ゲート、１３はソース、１４はドレイン、１５はウェル、１６は基板である。この書込み方法では、図１２の（a）に示すように、例えば書込み選択メモリセルのソース１３をOPEN、制御ゲート１１を１７V、ドレイン１４を０Vにし、FNトンネル現象を利用して、電子を浮遊ゲート１２に注入することでデータの書込みを行なう。この際、書込み非選択のメモリセルにはFNトンネル現象が起こらないように、図１２の（b）に示すような書込み非選択電圧、例えば５Vをドレイン１４に印加する。
【０００５】
このFNトンネル現象を利用した書込み方法は、書込み動作時において各メモリセルにはほとんど電流が流れないため、並列動作を行ない同時にデータを書込むメモリセル数を増やすことで、高速書込み動作を実現することが可能となる。
【０００６】
但し、書込み動作の後には必ず書込みデータの検証を行なう、いわゆるベリファイ動作が必要となるため、高速動作を実現するためにはこのベリファイ動作にも並列動作が必要となる。このベリファイ方法には、電流センス方式と電圧センス方式がある。
【０００７】
電流センス方式では、例えば図１３の（ａ）に示すように、メモリセルのソース線SSを０V、ビット線BLL、BLRに１Vを印加する。更に、ワード線WLに検証電圧を印加し、この時にメモリセルMへ流れる電流ＩｍとダミーメモリセルDMへ流れる電流Ｉｒｅｆとを電流センス回路１９で比較する。
【０００８】
一方、電圧センス方式では、例えば図１３の（b）に示すように、メモリセルのソース線SSを０V、内部電源VRPCLを３V、制御信号RPCLを１V＋N型MOSトランジスタのしきい値とし、ビット線BLLに１Vを印加する。その後、信号RPCLを０Vにし、更にワード線WLに検証電圧を印加してビット線BLLの電圧変化を電圧センス回路２１で検出する。すなわち、メモリセルＭのしきい値が検証電圧よりも高く、電流が流れなければビット線BLLに印加された電圧は変化せずに書込み完了、メモリセルＭのしきい値が検証電圧よりも低く、電流が流れればビット線BLLに印加された電圧は０Vに低下し書込み未完了と判定する。
【０００９】
いずれのベリファイ方法においても、メモリセルには電流が流れるが、電圧センス方式では内部電源VRPCLからの電圧供給を、信号RPCLを０Vにすることによって遮断するため、低消費電流での動作が可能となる。従って、並列動作による高速化を図るためには、電圧センス方式の方が有利と言える。
【００１０】
以上のことから、FNトンネル現象を利用した書込み方法を用い、電圧センス方式によるベリファイを行なうことが、低消費電流での高速動作を実現するためには、最も良い方法である考えられてきた。
【００１１】
【発明が解決しようとする課題】
しかし、FNトンネル現象を利用した書込み方法は、低消費電流での動作が可能である反面書込み動作が遅いため、並列動作を行なうにしても高速化に限界が生じてしまう。
【００１２】
そこで、本願出願人は書込み効率を改善することで低消費電流での動作が可能であり、かつ書込み動作が速い新たなメモリセルとして、平成１１年7月１４日に特許出願した特願平１１−２００２４２に記載されているセルを提案した。
【００１３】
この新しいメモリセルにおける、書込み動作の概略を図１４を用いて簡単に説明する。図中１０は第３ゲート即ち、補助ゲート（ＡＧ）、１１は制御ゲート、１２は浮遊ゲート、１３はソース、１４はドレイン、１５はウェル、１６は基板である。このメモリセルは、制御ゲート１１と浮遊ゲート１２を持つ従来のメモリセルに加え、図示したように第３の補助ゲート１０を有している。
【００１４】
書込み動作時には、図１４の（a）に示すように、例えば書込み選択メモリセルのソース１３を０V、補助ゲート１０を２V、制御ゲート１１を１２V、ドレイン１４を５Vにし、ソース１３とドレイン１４との間のチャネル領域に発生したホットエレクトロンを浮遊ゲート１２に注入することでデータの書込みを行なう。
【００１５】
この際、書込み非選択のメモリセルにはホットエレクトロンが発生しないように、図１４の（b）に示すようにドレイン１４を０Vにする。このメモリセルは、前記したように補助ゲート１０を有するため、書込み時に浮遊ゲート１２と補助ゲート１０との境界部下のチャネルに、大きな横方向及び縦方向の電界が形成される。これにより、ホットエレクトロンの発生及び注入効率が増大し、従来のメモリセルよりもチャネル電流が小さいにもかかわらず、高速の書込みが可能となる。なお、もっと詳細には図１８乃至２１を用いて後で説明する。
【００１６】
従って、この特願平１１−２００２４２に記載された注入効率の優れたメモリセルを用い、更に電圧センス方式のベリファイ方法を使用すれば、更なる高速低消費電力動作が期待できるので、本発明者はそのために有効なベリファイ方法を種々検討した。しかし、これらの方法にも種々の問題が生じた。なお、以下の問題点は本発明者によって初めて検討されたものである。
【００１７】
前記したように、従来方法であるFNトンネル現象を利用した書込み方法では、書込み選択のメモリセルのドレインに０V、書込み非選択のメモリセルのドレインに５Vを印加する。これに対し、ホットエレクトロン注入による書込み方法では、書込み選択のメモリセルのドレインに５V、書込み非選択のメモリセルのドレインに０Vを印加しなければならない。このため、ホットエレクトロン注入による書込み方法を使用する際には、ＦＮトンネル現象による書込み方法で用いる書込み・ベリファイ回路動作をそのまま適用することができない。次に、そのことを簡単に説明する。
【００１８】
図１５を用いて、本発明者が検討したFNトンネル現象を利用した書き込み及びベリファイ動作方法の概略を説明する。図１５の（a）にはその回路図、（b）にはそのフローチャートを示す。
【００１９】
初めに、データの書込みを行なう。例えば、YゲートＭＯＳＦＥＴ３１、YプリゲートＭＯＳＦＥＴ３２を介して、I／O線（I／OL）からノードSLLに書込み選択データ０V、あるいは書込み非選択データ３.３Vを入力し、センスラッチ回路３３の電源VSLPを５V、VSLNを０Vにして、書込み選択のノードSLLを０V、書込み非選択のノードSLLを５Vにする。
【００２０】
次に、内部電源VPCLを３.３V、信号PCLを３.３V＋N型MOSトランジスタのしきい値の電圧にする。この動作により、ノードSLLが０Vとなっている書込み選択の選択ビット線BLLは０V、ノードSLLが５Vとなっている書込み非選択の非選択ビット線BLLは３.３Vとなる。ここで、更に信号TRLを５V＋N型MOSトランジスタのしきい値の電圧にする。この動作により、書込み選択の選択ビット線BLLは０V、書込み非選択の非選択ビット線BLLは５Vとなる。この状態で、メモリセルＭのソース線SSをOPEN状態にすると同時にワード線WLを１７Vにする。以上の動作により、書込み選択のメモリセルにだけFNトンネル現象が起こり、データの書込みが行なわれる。
【００２１】
次に、ベリファイ動作を行なう。メモリセルＭのソース線SSを０Vにし、内部電源VRPCLを３.３V、信号RPCLを１V＋N型MOSトランジスタのしきい値にすることでメモリセルのビット線BLLに１Vを印加する。
【００２２】
その後、信号RPCLを０Vにすると同時にワード線WLに検証電圧を印加する。この動作により、もしメモリセルＭのしきい値が検証電圧よりも高く、電流が流れなければビット線BLLの電圧は１Vに保持され、メモリセルＭのしきい値が検証電圧よりも低く、電流が流れれば０Vに低下する。
【００２３】
その後、信号TRLを３.３Vにすることで、ビット線BLLのデータをセンスラッチ回路３３の出力ノードSLLに転送する。次に、センスラッチ回路３３の電源VSLPを３.３V、VSLNを０Vにして、センスラッチ回路３３の出力ノードSLLのデータを３.３Vと０Vに増幅する。次に、この状態で全メモリセルＭが書込みを完了したかを検証する。
【００２４】
もし、ノードSLLが全て３.３Vであれば書込み動作は終了する。１つでもノードSLLが０Vとなっていれば、２回目の書込み動作の準備をする。すなわち、センスラッチ回路３３の電源VSLPを５V、VSLNを０Vにすることで、前記したセンスラッチ回路３３の出力ノードSLLの電圧３.３Vと０Vを、更に５Vと０Vに増幅する。
【００２５】
この動作により、メモリセルＭのしきい値が検証電圧よりも高く、書込みが充分の場合にはノードSLLの電圧は５V、メモリセルＭのしきい値が検証電圧よりも低く、書込みが不充分の場合にはノードSLLの電圧は０Vとなる。
【００２６】
最後に、この状態で信号TRLを７Vにすれば、１回目の書込みで所望のしきい値まで書込まれたメモリセルＭのビット線BLLには書込み非選択の５Vが印加され、書込みが不充分であったメモリセルのビット線BLLには書込み選択の０Vが印加される。
【００２７】
以上が、FNトンネル現象を利用した書込み及びベリファイ動作の概略である。
【００２８】
一方、特願平１１−２００２４２で提案したようなホットエレクトロン注入による書込み及びベリファイ動作方法のフローチャートの一例を図１６に示す。
【００２９】
ホットエレクトロン注入による書込みでは、図１４で説明したように、書込み選択のメモリセルＭのドレインに５V、書込み非選択のメモリセルＭのドレインに０Vを印加しなければならない。すなわち、書込み時に印加されるビット線電圧が、上記ＦＮトンネル注入の場合とは反転するので、上記図１５の（ａ）に示した回路動作をそのまま適用することはできない。
【００３０】
本発明の目的は、ホットエレクトロン注入によって書込み動作を行いかつ電圧センス方式によるベリファイ方法を可能とし、もって低消費電流でかつ高速動作が可能な不揮発性半導体記憶装置を提供することにある。
【００３１】
【課題を解決するための手段】
本発明の不揮発性半導体記憶装置は、浮遊ゲートへのホットエレクトロン注入によってデータの書込みを行ない、かつ書込みデータの検証を行なうために、ビット線へ印加した電圧がメモリセルのしきい値によって変化するか否かを検出する電圧センス回路を備えるものである。
【００３２】
特に、特願平１１−２００２４２に記載されたような第３の補助ゲートを設けた不揮発性半導体メモリでは、浮遊ゲートへのホットエレクトロンの注入によってデータの書込み動作を行った後にそのデータの書き込み状態を検証する際に、この第３ゲートも有効に活用した電圧センス方式とすることにより効率的に確実に検証するものである。
【００３３】
例えば、書込みデータの検証時に、浮遊ゲート上部の制御ゲートには書込み時の電圧よりも小さい検証電圧を印加し、第３ゲートには書込み時の電圧よりも大きい電圧を印加することによって効率的に確実に検証することができる。
【００３４】
また、本発明の代表的な実施形態によれば、フリップフロップ型のセンスラッチ回路で構成された検証回路の出力ノードとメモリセルのビット線との間にその間を結合するＭＯＳＦＥＴと検証回路によって検証したデータを変換してビット線に転送するための複数のＭＯＳＦＥＴからなる変換回路が接続され、例えば、検証したデータが少なくとも１回反転され、書き込みが不十分なメモリセルに対して継続して書き込み動作が可能なようにされている。
【００３５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための全図において、同一の機能を有するものには同一の符号を付し、その繰り返しの説明は省略する。また、書込み及びベリファイ動作の対象ビット線はBLLとし、レファレンス側のビット線をBLRとする。なお、タイミング波形を示す図２、３、５、６、９、１１において、特に数値が記載されていない電圧に関しては、低電位側を０V高電位側を３.３Vとする。更に、N型MOSトランジスタのしきい値は１Vと仮定して説明する。なお、説明の中で使用する電圧は一例であり、これに限定する必要はない。
【００３６】
実施形態１
まず、図１と２を用いて、本発明の第１の実施の形態を説明する。図１は図１４で説明したメモリセルＭに対する書込み・ベリファイ動作に必要な回路図で、図２はベリファイ動作のタイミング波形図である。
【００３７】
まず、全メモリセルの書込みが完了したかを検証した後、以下の書込み・ベリファイ動作を行なう。
【００３８】
最初に、タイミングt０で内部電源VRSAL、VRSARを３.３V、VSLP、VSLNを０.５V、制御信号RSAL、RSARを１V＋N型MOSトランジスタのしきい値となる１.５V、DDCL、DDCRを３.３Vにする。これにより、書込み選択、非選択にかかわらずセンスラッチ回路３３の出力ノードSLL、SLRを０.５V、ビット線BLL、BLRを０Vにセットする。次に、タイミングt１で制御信号RSAL、RSAR、DDCL、DDCRを０Vにしてセンスラッチ回路３３の出力ノードSLL、SLRとビット線BLL、BLRのセットを終了する。
【００３９】
次に、タイミングt２でＭＯＳＦＥＴ３１、３２、３７，３８を通して、即ち、Yゲート（ＹＧＬ、ＹＧＲ）とYプリゲート（ＹＰＧＬ、ＹＰＧＲ）に電圧を印加して（簡略化のため図２では省略）、I／O線（I／OLとI／OR）から各々書込み選択のノードSLLには３.３V、書込み選択のレファレンスノードSLRには０V、書込み非選択のノードSLLには０V、書込み非選択のレファレンスノードSLRには３.３Vを入力する。
【００４０】
次に、タイミングt３で内部電源VSLP、VSLNを各々３.３Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のノードSLLは３.３V、書込み選択のレファレンスノードSLRは０V、書込み非選択のノードSLLは０V、書込み非選択のレファレンスノードSLRは３.３Vとなる。
【００４１】
次に、タイミングt４で内部電源VSLP、VSLNを各々５Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを書込み動作に備えて増幅する。これにより、書込み選択のノードSLLは５V、書込み選択のレファレンスノードSLRは０V、書込み非選択のノードSLLは０V、書込み非選択のレファレンスノードSLRは５Vとなる。
【００４２】
次に、タイミングt５で補助ゲートAG（即ち、図１４の第３ゲート１０に相当する）に２V、ワード線WLに１２Vを印加する。この時、制御信号TRL、TRRはNMOSが充分にオンして、ビット線BLLに書込み電圧の５Vが確実に印加されるような電圧、例えば７Vにする。これにより、書込み選択のビット線BLLには５V、書込み選択のレファレンス側のビット線BLRには０V、書込み非選択のビット線BLLには０V、書込み非選択のレファレンス側のビット線BLRには５Vが印加され、書込み選択のメモリだけにデータが書込まれる。次に、タイミングt６で補助ゲートAG、ワード線WL、制御信号TRL、TRRを０Vにして書込みを終了する。
【００４３】
次に、タイミングt７で制御信号DDCL、DDCRを３.３Vにしてビット線BLL、BLRを０Vにリセットする。また、これと同時に、内部電源VSLPを３.３Vにする。これにより、書込み選択のノードSLLは３.３V、書込み選択のレファレンスノードSLRは０V、書込み非選択のノードSLLは０V、書込み非選択のレファレンスノードSLRは３.３Vとなる。次に、タイミングt８で制御信号DDCL、DDCRを０Vにして、ビット線BLL、BLRへの０Vの供給を遮断する。
【００４４】
次に、タイミングt９〜t１７の間で、センスラッチ回路の出力ノードSLLデータを反転させる。
【００４５】
まず、タイミングt９で内部電源VRPCL、VRPCRを３.３V、制御信号RPCL、RPCRを各々１V＋N型MOSトランジスタのしきい値となる２Vと０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、書込み選択、非選択にかかわらず全てのビット線BLLを１V、レファレンス側のビット線BLRを０.５Vにプリチャージする。次に、タイミングt１０で制御信号RPCL、RPCRを０Vにして、プリチャージ電圧の供給を遮断する。
【００４６】
次に、タイミングt１１で制御信号PCLを３.３Vにする。この時、内部電源VPCLは０Vである。このため、センスラッチ回路３３の出力ノードSLLが３.３Vとなっている場合のビット線BLLだけが１Vから０Vに変化する。このため、書込み選択のビット線BLLは０V、書込み非選択のビット線BLLは１Vとなる。この時、レファレンス側のビット線BLRは書込み選択、非選択にかかわらず０.５Vが保持される。次に、タイミングt１２で制御信号PCLを０Vにし、センスラッチ回路３３の出力ノードSLLとビット線BLLとを遮断する。
【００４７】
次に、タイミングt１３で内部電源VSLP、VSLNを０.５V、制御信号RSAL、RSARを０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、センスラッチ回路３３の出力ノードSLL、SLRは書込み選択、非選択にかかわらず０.５Vにセットされる。次に、タイミングt１４で制御信号RSAL、RSARを０Vにして、センスラッチ回路３３の出力ノードSLL、SLRへの０.５Vの供給を遮断する。
【００４８】
次に、タイミングt１５で制御信号TRL、TRRを３.３Vにし、ビット線のデータをセンスラッチ回路３３の出力ノードに転送する。これにより、書込み選択のセンスラッチ回路３３の出力ノードSLLは０V、書込み選択のレファレンスノードSLRは０.５V、書込み非選択のノードSLLは１V、書込み非選択のレファレンスノードSLRは０.５Vとなる。次に、タイミングt１６で制御信号TRL、TRRを０Vにし、ビット線とセンスラッチ回路の出力ノードとを遮断する。
【００４９】
次に、タイミングt１７で内部電源VSLP、VSLNを各々３.３Vと０Vにすることで、センスラッチ回路３３の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のノードSLLは０V、書込み選択のレファレンスノードSLRは３.３V、書込み非選択のノードSLLは３.３V、書込み非選択のレファレンスノードSLRは０Vとなる。また、これと同時に、制御信号DDCL、DDCRを３.３Vにし、ビット線BLL、BLRを０Vにリセットする。
【００５０】
以上タイミングt９〜t１７までの動作により、センスラッチ回路３３の出力ノードSLL、SLRのデータを反転させる。次に、タイミングt１８で制御信号DDCL、DDCRを０Vにし、ビット線BLL、BLRへの０Vの供給を遮断する。
【００５１】
次に、タイミングt１９で制御信号RPCL、RPCRを各々１V＋N型MOSトランジスタのしきい値となる２Vと０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、書込み選択、非選択にかかわらず全てのビット線BLLを１V、レファレンス側のビット線BLRを０.５Vにプリチャージする。次に、タイミングt２０で制御信号RPCL、RPCRを０Vにして、プリチャージ電圧の供給を遮断する。
【００５２】
次に、タイミングt２１でメモリセルＭのワード線WLに上記書込み時の電圧１２Ｖより小さい検証電圧（ベリファイ電圧）例えば１.５V、補助ゲートAGに書込み時の電圧２Ｖよりも大きい３.３Vの電圧を印加し、メモリディスチャージ動作を行なう。この時、メモリセルＭのビット線BLLには１Vの電圧がプリチャージされているため、メモリセルＭのしきい値がベリファイ電圧の１.５Vより高く、書込みが充分の状態であればメモリセルＭには電流が流れない。このため、ビット線BLLの電圧は１Vが保持される。一方、メモリセルＭのしきい値がベリファイ電圧の１.５Vより低く、書込みが不充分の状態であればメモリセルＭには電流が流れる。このため、ビット線BLLの電圧は０Vにディスチャージされる。この時、レファレンス側のビット線BLRは書込み選択、非選択にかかわらず０.５Vが保持される。次に、タイミングt２２でメモリセルのワード線WLと補助ゲートAGを０Vにし、メモリディスチャージを終了する。
【００５３】
次に、タイミングt２３で内部電源VPCLを３.３V、制御信号PCLを１V＋N型MOSトランジスタのしきい値となる２Vにする。これにより、センスラッチ回路３３の出力ノードSLLのデータが３.３Vとなっている場合のビット線BLLだけが０Vから１Vに変化する。このため、書込み選択のビット線BLLは、前記メモリディスチャージの結果がそのまま保持され、書込み非選択のビット線BLLは前記メモリディスチャージの結果にかかわらず１Vになる。この時、レファレンス側のビット線BLRは書込み選択、非選択にかかわらず０.５Vが保持される。次に、タイミングt２４で内部電源VPCLと制御信号PCLを０Vにし、センスラッチ回路３３の出力ノードSLLとビット線BLLとを遮断する。
【００５４】
次に、タイミングt２５で内部電源VSLP、VSLNを０.５V、制御信号RSAL、RSARを０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、センスラッチ回路３３の出力ノードSLL、SLRは書込み選択、非選択にかかわらず０.５Vにセットされる。次に、タイミングt２６で制御信号RSAL、RSARを０Vにして、センスラッチ回路３３の出力ノードSLL、SLRへの０.５Vの供給を遮断する。
【００５５】
次に、タイミングt２７で制御信号TRL、TRRを３.３Vにし、ビット線のデータをセンスラッチ回路の出力ノードに転送する。これにより、書込み選択のセンスラッチ回路の出力ノードSLLは、前記メモリディスチャージ動作の結果、ビット線BLLが１Vに保持された場合、すなわち書込みが充分であった場合には１V、ビット線BLLが０Vにディスチャージされた場合、すなわち書込みが不充分であった場合には０Vとなる。また、書込み非選択のビット線BLLはメモリディスチャージの結果にかかわらず１Vとなっているため、書込み非選択のセンスラッチ回路３３の出力ノードSLLは、メモリディスチャージの結果にかかわらず１Vとなる。また、レファレンス側のセンスラッチ回路の出力ノードSLRは書込み選択、非選択にかかわらず０.５Vとなる。次に、タイミングt２８で制御信号TRL、TRRを０Vにする。これにより、ビット線とセンスラッチ回路の出力ノードとを遮断する。
【００５６】
次に、タイミングt２９で内部電源VSLP、VSLNを各々３.３Vと０Vにし、センスラッチ回路の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはSLLが３.３V、レファレンスノードSLRが０Vとなり、書込みが不充分であった場合には、SLLが０V、レファレンスノードSLRが３.３Vとなる。また、書込み非選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果にかかわらず、SLLが３.３V、レファレンスノードSLRが０Vとなる。更にこれと同時に、制御信号DDCL、DDCRを３.３Vにし、ビット線BLL、BLRを０Vにリセットする。次に、タイミングt３０で制御信号DDCL、DDCRを０Vにし、ビット線BLL、BLRへの０Vの供給を遮断する。
【００５７】
次に、タイミングt３１〜t３９までの動作により、センスラッチ回路３３の出力ノードSLLデータを反転させる。
【００５８】
まず、タイミングt３１で制御信号RPCL、RPCRを各々１V＋N型MOSトランジスタのしきい値となる２Vと０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、書込み選択、非選択にかかわらず全てのビット線BLLを１V、レファレンス側のビット線BLRを０.５Vにプリチャージする。次に、タイミングt３２で内部電源VRPCL、VRPCRと制御信号RPCL、RPCRを０Vにして、プリチャージ電圧の供給を遮断する。
【００５９】
次に、タイミングt３３で制御信号PCLを３.３Vにする。この時、内部電源VPCLは０Vである。このため、センスラッチ回路３３の出力ノードSLLが３.３Vとなっている場合のビット線BLLだけが１Vから０Vに変化する。このため、書込み選択のビット線BLLは、前記メモリディスチャージ動作の結果、書込みが充分であった場合には０V、書込みが不充分であった場合には１Vとなり、書込み非選択のビット線BLLは、前記メモリディスチャージ動作の結果にかかわらず０Vとなる。また、レファレンス側のビット線BLRは書込み選択、非選択にかかわらず０.５Vに保持される。次に、タイミングt３４で制御信号PCLを０Vにし、センスラッチ回路３３の出力ノードSLLとビット線BLLとを遮断する。
【００６０】
次に、タイミングt３５で内部電源VSLP、VSLNを０.５V、制御信号RSAL、RSARを０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、センスラッチ回路３３の出力ノードSLL、SLRは書込み選択、非選択にかかわらず０.５Vにセットされる。次に、タイミングt３６で制御信号RSAL、RSARを０Vにして、センスラッチ回路３３の出力ノードSLL、SLRへの０.５Vの供給を遮断する。
【００６１】
次に、タイミングt３７で制御信号TRL、TRRを３.３Vにし、ビット線のデータをセンスラッチ回路３３の出力ノードに転送する。これにより、書込み選択のセンスラッチ回路３３の出力ノードSLLは、前記メモリディスチャージ動作の結果、書込みが充分であった場合には０V、書込みが不充分であった場合には１Vとなる。また、書込み非選択のビット線BLLはメモリディスチャージの結果にかかわらず０Vとなっているため、書込み非選択のセンスラッチ回路３３の出力ノードSLLは、メモリディスチャージの結果にかかわらず０Vとなる。また、レファレンス側のセンスラッチ回路の出力ノードSLRは書込み選択、非選択にかかわらず０.５Vとなる。次に、タイミングt３８で制御信号TRL、TRRを０Vにする。これにより、ビット線とセンスラッチ回路３３の出力ノードとを遮断する。
【００６２】
次に、タイミングt３９で内部電源VSLP、VSLNを各々３.３Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のセンスラッチ回路の出力ノードは、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはSLLが０V、レファレンスノードSLRが３.３Vとなり、書込みが不充分であった場合には、SLLが３.３V、レファレンスノードSLRが０Vとなる。また、書込み非選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果にかかわらず、SLLが０V、レファレンスノードSLRが３.３Vとなる。更にこれと同時に、制御信号DDCL、DDCRを３.３Vにし、ビット線BLL、BLRを０Vにリセットする。
【００６３】
以上タイミングt３１〜t３９までの動作により、センスラッチ回路３３の出力ノードSLL、SLRのデータを反転させる。次に、タイミングt４０で制御信号DDCL、DDCRを０Vにし、ビット線BLL、BLRへの０Vの供給を遮断する。また、これと同時に、内部電源VSLP、VSLNを各々５Vと０Vにし、センスラッチ回路の出力ノードSLL、SLRのデータを書込み動作に備えて増幅する。これにより、書込み選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはSLLが０V、レファレンスノードSLRが５Vとなり、書込みが不充分であった場合には、SLLが５V、レファレンスノードSLRが０Vとなる。また、書込み非選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果にかかわらず、SLLが０V、レファレンスノードSLRが５Vとなる。
【００６４】
次に、タイミングt４１で補助ゲートAGに２V、ワード線WLに１２Vを印加する。この時、制御信号TRL、TRRはNMOSが充分にオンして、ビット線BLLに書込み電圧の５Vが確実に印加されるような電圧、例えば７Vにする。これにより、書込み選択のビット線は、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはBLLが０V、レファレンス側のBLRが５V、書込みが不充分であった場合にはBLLが５V、レファレンス側のビット線BLRが０Vとなる。また、書込み非選択のビット線は、前記メモリディスチャージ動作の結果にかかわらずBLLが０V、レファレンス側のビット線BLRが５Vとなる。すなわち、書込み選択のメモリセルにおいて、最初の書込み動作で書込みが不充分であったメモリセルのビット線BLLにだけ５Vの電圧が印加され、再度書込み動作が行なわれる。次に、タイミングt４２で補助ゲートAG、ワード線WL、制御信号TRL、TRRを０Vにして書込みを終了する。
【００６５】
その後、全メモリセルの書込みが完了したかを検証し、完了していれば書込み・ベリファイ動作を終了し、完了していなければ完了するまでタイミングt７〜t４３までの動作を繰り返す。
【００６６】
以上が、実施の形態１における書込み・ベリファイ動作である。本実施形態では回路変更をすることなく、図１５の（ａ）の回路構成をそのまま使用することができる。
【００６７】
本実施の形態１では、Ｎ型ＭＯＳＦＥＴ２２，２３はそれぞれセンスラッチ回路即ち、フリップフロップ型の検証回路３３の出力ノード（ＳＬＬ、ＳＬＲに相当）とビットライン（ＢＬＬ，ＢＬＲ）を直列に結合するための一種のスイッチの機能を有している。また、ソース・ドレインが直列に接続されたＮ型ＭＯＳＦＥＴ２４と３４及びＮ型ＭＯＳＦＥＴ２９と３９はビットラインＢＬＬと内部電源ＶＰＣＬとの間に，ＢＬＲと内部電源ＶＰＣＲとの間にそれぞれ接続され、またＭＯＳＦＥＴ２４と２９のゲートはそれぞれ信号線ＰＣＬ、ＰＣＲに接続され、ＭＯＳＦＥＴ３４と３９のゲートはそれぞれセンスラッチ回路（フリップフロップ型の検証回路）３３の出力ノードＳＬＬ，ＳＬＲに接続されており、これらのトランジスタ群はセンスラッチ回路３３によって検証したデータを変換してビット線ＢＬＬ，ＢＬＲに転送するために有効に機能している。
【００６８】
また、センスラッチ回路３３以外の部分を全てNMOSトランジスタで構成できるため、NMOSトランジスタとPMOSトランジスタ間のウェル分離領域を小さく抑えることができ、レイアウト面積の縮小化が図れる。
【００６９】
また、メモリセルＭの補助ゲートである第３ゲートはデータ書込み時のみでなくベリファイ時にも有効に活用され、特に、ベリファイ時の方が書き込みの時よりも大きい電圧（絶対値が大きい電圧）が印加され効率的に確実に書き込み状態を検証することができる。
【００７０】
実施形態２
次に、図１と３を用いて、本発明の第２の実施の形態を説明する。図１は前記したように書込み・ベリファイ動作に必要な回路図で、図３はベリファイ動作のタイミング波形図である。
【００７１】
本実施形態２は、メモリセルＭとして図１４で説明したホットエレクトロン注入型のセルを用い、上記第１の実施形態ではドレイン側から書込み電圧を印加していたものを、ソース側から印加する方法である。すなわち、書込み選択のメモリセルＭにはソース側に書込み電圧を印加し、ドレイン側を０Vにする。この時、書込み非選択のメモリセルにもソース側へ書込み電圧が印加されるため、ドレイン側に書込み電圧と同じ電位の書込み阻止電圧を印加し、書込みを防止する。
【００７２】
詳細動作は省略するが、まず、全メモリセルの書込みが完了したかを検証した後、以下の書込み・ベリファイ動作を行なう。
【００７３】
最初に、タイミングt０で内部電源VRSAL、VRSARを３.３V、VSLP、VSLNを０.５V、制御信号RSAL、RSARを１V＋N型MOSトランジスタのしきい値となる１.５V、DDCL、DDCRを３.３Vにする。これにより、書込み選択、非選択にかかわらずセンスラッチ回路の出力ノードSLL、SLRを０.５V、ビット線BLL、BLRを０Vにセットする。次に、タイミングt１で制御信号RSAL、RSAR、DDCL、DDCRを０Vにしてセンスラッチ回路の出力ノードSLL、SLRとビット線BLL、BLRのセットを終了する。
【００７４】
次に、タイミングt２でＭＯＳＦＥＴ３１、３２、３７、３８とを通して、即ち、Yゲート（ＹＧＬ、ＹＧＲ）、Yプリゲート（ＹＰＧＬ、ＹＰＧＲ）に電圧を印加して、I／O線（I／OLとI／OR）から各々書込み選択のノードSLLには０V、書込み選択のレファレンスノードSLRには３.３V、書込み非選択のノードSLLには３.３V、書込み非選択のレファレンスノードSLRには０Vを入力する。
【００７５】
次に、タイミングt３で内部電源VSLP、VSLNを各々３.３Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のノードSLLは０V、書込み選択のレファレンスノードSLRは３.３V、書込み非選択のノードSLLは３.３V、書込み非選択のレファレンスノードSLRは０Vとなる。
【００７６】
次に、タイミングt４で内部電源VSLP、VSLNを各々５Vと０Vにし、センスラッチ回路の出力ノードSLL、SLRのデータを書込み動作に備えて増幅する。これによって、書込み選択のノードSLLは０V、書込み選択のレファレンスノードSLRは５V、書込み非選択のノードSLLは５V、書込み非選択のレファレンスノードSLRは０Vとなる。
【００７７】
次に、タイミングt５で補助ゲートAG（即ち、図１４の第３ゲート１０）に２V、ワード線WLに１２V、ソース線SSに書込み電圧５Vを印加する。この時、制御信号TRL、TRRはNMOSが充分にオンして、ビット線BLLに書込み阻止電圧の５Vが確実に印加されるような電圧、例えば７Vにする。これにより、書込み選択のビット線BLLには０V、書込み選択のレファレンス側のビット線BLRには５V、書込み非選択のビット線BLLには５V、書込み非選択のレファレンス側のビット線BLRには０Vが印加され、書込み選択のメモリだけにデータが書込まれる。次に、タイミングt６で補助ゲートAG、ワード線WL、ソース線SS、制御信号TRL、TRRを０Vにして書込みを終了する。
【００７８】
次に、タイミングt７で制御信号DDCL、DDCRを３.３Vにしてビット線BLL、BLRを０Vにリセットする。また、これと同時に、内部電源VSLPを３.３Vにする。これにより、書込み選択のノードSLLは０V、書込み選択のレファレンスノードSLRは３.３V、書込み非選択のノードSLLは３.３V、書込み非選択のレファレンスノードSLRは０Vとなる。次に、タイミングt８で制御信号DDCL、DDCRを０Vにして、ビット線BLL、BLRへの０Vの供給を遮断する。
【００７９】
次に、タイミングt９で制御信号RPCL、RPCRを各々１V＋N型MOSトランジスタのしきい値となる２Vと０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、書込み選択、非選択にかかわらず全てのビット線BLLを１V、レファレンス側のビット線BLRを０.５Vにプリチャージする。次に、タイミングt１０で内部電源VRPCL、VRPCRと制御信号RPCL、RPCRを０Vにして、プリチャージ電圧の供給を遮断する。
【００８０】
次に、タイミングt１１でメモリセルＭのワード線WLに書込み時の電圧１２Ｖよりも小さい検証電圧（ベリファイ電圧）例えば１.５V、補助ゲートAGに書込み時の電圧２Ｖよりも大きい３.３Vの電圧を印加し、メモリディスチャージ動作を行なう。この時、メモリセルのビット線BLLには１Vの電圧がプリチャージされているため、メモリセルのしきい値がベリファイ電圧の１.５Vより高く、書込みが充分の状態であればメモリセルには電流が流れない。このため、ビット線BLLの電圧は１Vが保持される。一方、メモリセルのしきい値がベリファイ電圧の１.５Vより低く、書込みが不充分の状態であればメモリセルには電流が流れる。このため、ビット線BLLの電圧は０Vにディスチャージされる。この時、レファレンス側のビット線BLRは書込み選択、非選択にかかわらず０.５Vが保持される。次に、タイミングt１２でメモリセルのワード線WLと補助ゲートAGを０Vにし、メモリディスチャージを終了する。
【００８１】
次に、タイミングt１３で内部電源VPCLを３.３V、制御信号PCLを１V＋N型MOSトランジスタのしきい値となる２Vにする。これにより、センスラッチ回路３３の出力ノードSLLのデータが３.３Vとなっている場合のビット線BLLだけが０Vから１Vに変化する。このため、書込み選択のビット線BLLは、前記メモリディスチャージの結果がそのまま保持され、書込み非選択のビット線BLLは前記メモリディスチャージの結果にかかわらず１Vになる。この時、レファレンス側のビット線BLRは書込み選択、非選択にかかわらず０.５Vが保持される。次に、タイミングt１４で内部電源VPCLと制御信号PCLを０Vにし、センスラッチ回路３３の出力ノードSLLとビット線BLLとを遮断する。
【００８２】
次に、タイミングt１５で内部電源VSLP、VSLNを０.５V、制御信号RSAL、RSARを０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、センスラッチ回路３３の出力ノードSLL、SLRは書込み選択、非選択にかかわらず０.５Vにセットされる。次に、タイミングt１６で制御信号RSAL、RSARを０Vにして、センスラッチ回路３３の出力ノードSLL、SLRへの０.５Vの供給を遮断する。
【００８３】
次に、タイミングt１７で制御信号TRL、TRRを３.３Vにし、ビット線のデータをセンスラッチ回路３３の出力ノードに転送する。これにより、書込み選択のセンスラッチ回路３３の出力ノードSLLは、前記メモリディスチャージ動作の結果、ビット線BLLが１Vに保持された場合、すなわち書込みが充分であった場合には１V、ビット線BLLが０Vにディスチャージされた場合、すなわち書込みが不充分であった場合には０Vとなる。また、書込み非選択のビット線BLLはメモリディスチャージの結果にかかわらず１Vとなっているため、書込み非選択のセンスラッチ回路の出力ノードSLLは、メモリディスチャージの結果にかかわらず１Vとなる。また、レファレンス側のセンスラッチ回路の出力ノードSLRは書込み選択、非選択にかかわらず０.５Vとなる。次に、タイミングt１８で制御信号TRL、TRRを０Vにする。これにより、ビット線とセンスラッチ回路の出力ノードとを遮断する。
【００８４】
次に、タイミングt１９で内部電源VSLP、VSLNを各々３.３Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはSLLが３.３V、レファレンスノードSLRが０Vとなり、書込みが不充分であった場合には、SLLが０V、レファレンスノードSLRが３.３Vとなる。また、書込み非選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果にかかわらず、SLLが３.３V、レファレンスノードSLRが０Vとなる。更にこれと同時に、制御信号DDCL、DDCRを３.３Vにし、ビット線BLL、BLRを０Vにリセットする。次に、タイミングt２０で制御信号DDCL、DDCRを０Vにし、ビット線BLL、BLRへの０Vの供給を遮断する。また、これと同時に、内部電源VSLP、VSLNを各々５Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを書込み動作に備えて増幅する。これにより、書込み選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはSLLが５V、レファレンスノードSLRが０Vとなり、書込みが不充分であった場合には、SLLが０V、レファレンスノードSLRが５Vとなる。また、書込み非選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果にかかわらず、SLLが５V、レファレンスノードSLRが０Vとなる。
【００８５】
次に、タイミングt２１で補助ゲートAGに２V、ワード線WLに１２V、ソース線SSに書込み電圧５Vを印加する。この時、制御信号TRL、TRRはNMOSが充分にオンして、ビット線BLLに書込み阻止電圧の５Vが確実に印加されるような電圧、例えば７Vにする。これにより、書込み選択のビット線BLLには０V、書込み選択のレファレンス側のビット線BLRには５V、書込み非選択のビット線BLLには５V、書込み非選択のレファレンス側のビット線BLRには０Vが印加され、書込み選択のメモリだけにデータが書込まれる。すなわち、書込み選択のメモリセルＭにおいて、最初の書込み動作で書込みが不充分であったメモリセルＭのビット線BLLにだけ０Vの電圧が印加され、再度書込み動作が行なわれる。次に、タイミングt２２で補助ゲートAG、ワード線WL、ソース線SS、制御信号TRL、TRRを０Vにして書込みを終了する。
【００８６】
その後、全メモリセルＭの書込みが完了したかを検証し、完了していれば書込み・ベリファイ動作を終了し、完了していなければ完了するまでタイミングt７〜t２３までの動作を繰り返す。
【００８７】
以上が、実施の形態２における書込み・ベリファイ動作である。本実施形態では図１５の（ａ）に示した回路構成の主要部を変更することなく、そのまま使用することができる。
【００８８】
また、センスラッチ回路３３以外の部分を全てNMOSトランジスタのみで構成できるため、NMOSトランジスタとPMOSトランジスタ間のウェル分離領域を小さく抑えることができ、ＬＳＩを構成する上でレイアウト面積の縮小化が図れる。更に、実施形態１において必要であった、センスラッチ回路３３の出力ノードSLLデータを反転させる動作が不必要なため、一層の高速動作が可能となる。
【００８９】
また、実施の形態１と同様、メモリセルＭの補助ゲートである第３ゲートはデータ書込み時のみでなくベリファイ時にも有効に活用され、特に、ベリファイ時の方が書き込みの時よりも大きい電圧（絶対値が大きい電圧）が印加され効率的に確実に書き込み状態を検証することができる。
【００９０】
実施形態３
まず、図４と５とを用いて、本発明の第３の実施の形態を説明する。図４は書込み・ベリファイ動作に必要な回路図で、図５はベリファイ動作のタイミング波形図である。
【００９１】
本実施形態は、メモリセルＭとして図１４で説明したホットエレクトロン注入型のセルを用い、図１の回路構成の一部にP型MOSトランジスタ３５を使用するものである。詳細動作は省略するが、まず、全メモリセルの書込みが完了したかを検証した後、以下の書込み・ベリファイ動作を行なう。
【００９２】
最初に、タイミングt０で内部電源VRSAL、VRSARを３.３V、VSLP、VSLNを０.５V、制御信号RSAL、RSARを１V＋N型MOSトランジスタのしきい値となる１.５V、DDCL、DDCRを３.３Vにする。これにより、書込み選択、非選択にかかわらずセンスラッチ回路３３の出力ノードSLL、SLRを０.５V、ビット線BLL、BLRを０Vにセットする。次に、タイミングt１で制御信号RSAL、RSAR、DDCL、DDCRを０Vにしてセンスラッチ回路３３の出力ノードSLL、SLRとビット線BLL、BLRのセットを終了する。
【００９３】
次に、タイミングt２で、前記した実施形態と同様に、Yゲート（ＹＧＬ、ＹＧＲ）、Yプリゲート（ＹＰＧＬ、ＹＰＧＲ）を介して、I／O線（I／OLとI／OR）から各々書込み選択のノードSLLには３.３V、書込み選択のレファレンスノードSLRには０V、書込み非選択のノードSLLには０V、書込み非選択のレファレンスノードSLRには３.３Vを入力する。
【００９４】
次に、タイミングt３で内部電源VSLP、VSLNを各々３.３Vと０Vにし、センスラッチ回路の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のノードSLLは３.３V、書込み選択のレファレンスノードSLRは０V、書込み非選択のノードSLLは０V、書込み非選択のレファレンスノードSLRは３.３Vとなる。
【００９５】
次に、タイミングt４で内部電源VSLP、VSLNを各々５Vと０Vにし、センスラッチ回路の出力ノードSLL、SLRのデータを書込み動作に備えて増幅する。これによって、書込み選択のノードSLLは５V、書込み選択のレファレンスノードSLRは０V、書込み非選択のノードSLLは０V、書込み非選択のレファレンスノードSLRは５Vとなる。
【００９６】
次に、タイミングt５でメモリセルの補助ゲートAG即ち、図１４の第３ゲート１０に２V、ワード線WLに１２Vを印加する。この時、制御信号TRL、TRRはNMOSが充分にオンして、ビット線BLLに書込み電圧の５Vが確実に印加されるような電圧、例えば７Vにする。これにより、書込み選択のビット線BLLには５V、書込み選択のレファレンス側のビット線BLRには０V、書込み非選択のビット線BLLには０V、書込み非選択のレファレンス側のビット線BLRには５Vが印加され、書込み選択のメモリだけにデータが書込まれる。次に、タイミングt６で補助ゲートAG、ワード線WL、制御信号TRL、TRRを０Vにして書込みを終了する。
【００９７】
次に、タイミングt７で制御信号DDCL、DDCRを３.３Vにしてビット線BLL、BLRを０Vにリセットする。また、これと同時に、内部電源VSLPを３.３Vにする。これにより、書込み選択のノードSLLは３.３V、書込み選択のレファレンスノードSLRは０V、書込み非選択のノードSLLは０V、書込み非選択のレファレンスノードSLRは３.３Vとなる。次に、タイミングt８で制御信号DDCL、DDCRを０Vにして、ビット線BLL、BLRへの０Vの供給を遮断する。
【００９８】
次に、タイミングt９で内部電源VRPCL、VRPCRを３.３V、制御信号RPCL、RPCRを各々１V＋N型MOSトランジスタのしきい値となる２Vと０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、書込み選択、非選択にかかわらず全てのビット線BLLを１V、レファレンス側のビット線BLRを０.５Vにプリチャージする。次に、タイミングt１０で内部電源VRPCL、VRPCRと制御信号RPCL、RPCRを０Vにして、プリチャージ電圧の供給を遮断する。
【００９９】
次に、タイミングt１１でメモリセルのワード線WLに書込み時の電圧１２Ｖよりも小さい検証電圧（ベリファイ電圧）例えば１.５V、補助ゲートAGに書込み時の電圧２Ｖよりも大きい３.３Vの電圧を印加し、メモリディスチャージ動作を行なう。この時、メモリセルのビット線BLLには１Vの電圧がプリチャージされているため、メモリセルのしきい値がベリファイ電圧の１.５Vより高く、書込みが充分の状態であればメモリセルには電流が流れない。このため、ビット線BLLの電圧は１Vが保持される。一方、メモリセルのしきい値がベリファイ電圧の１.５Vより低く、書込みが不充分の状態であればメモリセルには電流が流れる。このため、ビット線BLLの電圧は０Vにディスチャージされる。この時、レファレンス側のビット線BLRは書込み選択、非選択にかかわらず０.５Vが保持される。次に、タイミングt１２でメモリセルのワード線WLと補助ゲートAGを０Vにし、メモリディスチャージを終了する。
【０１００】
次に、タイミングt１３で内部電源VPCLを３.３V、制御信号PCLを１V＋N型MOSトランジスタのしきい値となる２Vにする。これにより、センスラッチ回路３３の出力ノードSLLのデータが０Vとなっている場合のビット線BLLだけが０Vから１Vに変化する。このため、書込み選択のビット線BLLは、前記メモリディスチャージの結果がそのまま保持され、書込み非選択のビット線BLLは前記メモリディスチャージの結果にかかわらず１Vになる。この時、レファレンス側のビット線BLRは書込み選択、非選択にかかわらず０.５Vが保持される。次に、タイミングt１４で制御信号PCLを０Vにし、センスラッチ回路３３の出力ノードSLLとビット線BLLとを遮断する。
【０１０１】
次に、タイミングt１５で内部電源VSLP、VSLNを０.５V、制御信号RSAL、RSARを０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、センスラッチ回路３３の出力ノードSLL、SLRは書込み選択、非選択にかかわらず０.５Vにセットされる。次に、タイミングt１６で制御信号RSAL、RSARを０Vにして、センスラッチ回路の出力ノードSLL、SLRへの０.５Vの供給を遮断する。
【０１０２】
次に、タイミングt１７で制御信号TRL、TRRを３.３Vにし、ビット線のデータをセンスラッチ回路３３の出力ノードに転送する。これにより、書込み選択のセンスラッチ回路３３の出力ノードSLLは、前記メモリディスチャージ動作の結果、ビット線BLLが１Vに保持された場合、すなわち書込みが充分であった場合には１V、ビット線BLLが０Vにディスチャージされた場合、すなわち書込みが不充分であった場合には０Vとなる。また、書込み非選択のビット線BLLはメモリディスチャージの結果にかかわらず１Vとなっているため、書込み非選択のセンスラッチ回路３３の出力ノードSLLは、メモリディスチャージの結果にかかわらず１Vとなる。また、レファレンス側のセンスラッチ回路の出力ノードSLRは書込み選択、非選択にかかわらず０.５Vとなる。次に、タイミングt１８で制御信号TRL、TRRを０Vにする。これにより、ビット線とセンスラッチ回路の出力ノードとを遮断する。
【０１０３】
次に、タイミングt１９で内部電源VSLP、VSLNを各々３.３Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはSLLが３.３V、レファレンスノードSLRが０Vとなり、書込みが不充分であった場合には、SLLが０V、レファレンスノードSLRが３.３Vとなる。また、書込み非選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果にかかわらず、SLLが３.３V、レファレンスノードSLRが０Vとなる。更にこれと同時に、制御信号DDCLを３.３V、RPCRを０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、書込み選択、非選択にかかわらず全てのビット線BLLを０Vにリセットし、レファレンス側のビット線BLRを０.５Vにプリチャージする。次に、タイミングt２０で制御信号DDCL、RPCRを０Vにし、ビット線BLLへの０Vとレファレンス側のビット線BLRへの０.５Vの供給を遮断する。
【０１０４】
次に、タイミングt２１〜t２７までの動作により、センスラッチ回路の出力ノードSLLデータを反転させる。
【０１０５】
まず、タイミングt２１で制御信号PCLを１V＋N型MOSトランジスタのしきい値となる２Vにする。これにより、センスラッチ回路の出力ノードSLLのデータが０Vとなっている場合のビット線BLLだけが０Vから１Vに変化する。このため、書込み選択のビット線BLLは、前記メモリディスチャージ動作の結果、書込みが充分であった場合には０V、書込みが不充分であった場合には１Vとなり、書込み非選択のビット線BLLは、前記メモリディスチャージ動作の結果にかかわらず０Vとなる。また、レファレンス側のビット線BLRは書込み選択、非選択にかかわらず０.５Vに保持される。次に、タイミングt２２で内部電源VPCLと制御信号PCLを０Vにし、センスラッチ回路の出力ノードSLLとビット線BLLとを遮断する。
【０１０６】
次に、タイミングt２３で内部電源VSLP、VSLNを０.５V、制御信号RSAL、RSARを０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、センスラッチ回路３３の出力ノードSLL、SLRは書込み選択、非選択にかかわらず０.５Vにセットされる。次に、タイミングt２４で制御信号RSAL、RSARを０Vにして、センスラッチ回路の出力ノードSLL、SLRへの０.５Vの供給を遮断する。
【０１０７】
次に、タイミングt２５で制御信号TRL、TRRを３.３Vにし、ビット線のデータをセンスラッチ回路３３の出力ノードに転送する。これにより、書込み選択のセンスラッチ回路３３の出力ノードSLLは、前記メモリディスチャージ動作の結果、書込みが充分であった場合には０V、書込みが不充分であった場合には１Vとなる。また、書込み非選択のビット線BLLはメモリディスチャージの結果にかかわらず０Vとなっているため、書込み非選択のセンスラッチ回路３３の出力ノードSLLは、メモリディスチャージの結果にかかわらず０Vとなる。また、レファレンス側のセンスラッチ回路の出力ノードSLRは書込み選択、非選択にかかわらず０.５Vとなる。次に、タイミングt２６で制御信号TRL、TRRを０Vにする。これにより、ビット線とセンスラッチ回路の出力ノードとを遮断する。
【０１０８】
次に、タイミングt２７で内部電源VSLP、VSLNを各々３.３Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはSLLが０V、レファレンスノードSLRが３.３Vとなり、書込みが不充分であった場合には、SLLが３.３V、レファレンスノードSLRが０Vとなる。また、書込み非選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果にかかわらず、SLLが０V、レファレンスノードSLRが３.３Vとなる。更にこれと同時に、制御信号DDCL、DDCRを３.３Vにし、ビット線BLL、BLRを０Vにリセットする。
【０１０９】
以上タイミングt２１〜t２７までの動作により、センスラッチ回路３３の出力ノードSLL、SLRのデータを反転させる。
【０１１０】
次に、タイミングt２８で制御信号DDCL、DDCRを０Vにし、ビット線BLL、BLRへの０Vの供給を遮断する。また、これと同時に、内部電源VSLP、VSLNを各々５Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを書込み動作に備えて増幅する。これにより、書込み選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはSLLが０V、レファレンスノードSLRが５Vとなり、書込みが不充分であった場合には、SLLが５V、レファレンスノードSLRが０Vとなる。また、書込み非選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果にかかわらず、SLLが０V、レファレンスノードSLRが５Vとなる。
【０１１１】
次に、タイミングt２９で補助ゲートAGに２V、ワード線WLに１２Vを印加する。この時、制御信号TRL、TRRはNMOSが充分にオンして、ビット線BLLに書込み電圧の５Vが確実に印加されるような電圧、例えば７Vにする。これにより、書込み選択のビット線は、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはBLLが０V、レファレンス側のBLRが５V、書込みが不充分であった場合にはBLLが５V、レファレンス側のビット線BLRが０Vとなる。また、書込み非選択のビット線は、前記メモリディスチャージ動作の結果にかかわらずBLLが０V、レファレンス側のビット線BLRが５Vとなる。すなわち、書込み選択のメモリセルにおいて、最初の書込み動作で書込みが不充分であったメモリセルのビット線BLLにだけ５Vの電圧が印加され、再度書込み動作が行なわれる。次に、タイミングt３０で補助ゲートAG、ワード線WL、制御信号TRL、TRRを０Vにして書込みを終了する。
【０１１２】
その後、全メモリセルの書込みが完了したかを検証し、完了していれば書込み・ベリファイ動作を終了し、完了していなければ完了するまでタイミングt７〜t３１までの動作を繰り返す。
【０１１３】
以上が、実施の形態３における書込み・ベリファイ動作である。
【０１１４】
本実施の形態３では、Ｎ型ＭＯＳＦＥＴ２２，２３はそれぞれセンスラッチ回路即ち、フリップフロップ型の検証回路３３の出力ノード（ＳＬＬ、ＳＬＲに相当）とビットライン（ＢＬＬ，ＢＬＲ）を直列に結合するための一種のスイッチの機能を有している。また、ソース・ドレインが直列に接続されたＮ型ＭＯＳＦＥＴ２４とＰ型ＭＯＳＦＥＴ３５及びＮ型ＭＯＳＦＥＴ２９とＰ型ＭＯＳＦＥＴ３６はビットラインＢＬＬと内部電源ＶＰＣＬとの間に，ＢＬＲと内部電源ＶＰＣＲとの間にそれぞれ接続され、またＭＯＳＦＥＴ２４と２９のゲートはそれぞれ信号線ＰＣＬ、ＰＣＲに接続され、ＭＯＳＦＥＴ３５と３６のゲートはそれぞれセンスラッチ回路（フリップフロップ型の検証回路）３３の出力ノードＳＬＬ，ＳＬＲに接続されており、これらのトランジスタ群はセンスラッチ回路３３によって検証したデータを変換してビット線ＢＬＬ，ＢＬＲに転送するために有効に機能している。
【０１１５】
本実施形態では、実施形態１において２回必要であったセンスラッチ回路の出力ノードSLLデータを反転させる動作が１回で済むため、高速動作が可能となる。
【０１１６】
また、実施の形態１や２と同様、メモリセルＭの補助ゲートである第３ゲートはデータ書込み時のみでなくベリファイ時にも有効に活用され、特に、ベリファイ時の方が書き込みの時よりも大きい電圧（絶対値が大きい電圧）が印加され効率的に確実に書き込み状態を検証することができる。
【０１１７】
実施形態４
次に、図４と６を用いて、本発明の第４の実施の形態を説明する。図４は前記したように書込み・ベリファイ動作に必要な回路図で、図６はベリファイ動作のタイミング波形図である。
【０１１８】
本実施形態では、実施形態３と同様の回路を用い、書込み選択データを実施形態３とは反対の０V、書込み非選択データを３.３Vとした際の動作方法を説明する。詳細動作は省略するが、まず、全メモリセルの書込みが完了したかを検証した後、以下の書込み・ベリファイ動作を行なう。
【０１１９】
最初に、タイミングt０で内部電源VRSAL、VRSARを３.３V、VSLP、VSLNを０.５V、制御信号RSAL、RSARを１V＋N型MOSトランジスタのしきい値となる１.５V、DDCL、DDCRを３.３Vにする。これにより、書込み選択、非選択にかかわらずセンスラッチ回路３３の出力ノードSLL、SLRを０.５V、ビット線BLL、BLRを０Vにセットする。次に、タイミングt１で制御信号RSAL、RSAR、DDCL、DDCRを０Vにしてセンスラッチ回路の出力ノードSLL、SLRとビット線BLL、BLRのセットを終了する。
【０１２０】
次に、タイミングt２で前記同様Yゲート、Yプリゲートを介して、I／O線（I／OLとI／OR）から各々書込み選択のノードSLLには０V、書込み選択のレファレンスノードSLRには３.３V、書込み非選択のノードSLLには３.３V、書込み非選択のレファレンスノードSLRには０Vを入力する。
【０１２１】
次に、タイミングt３で内部電源VSLP、VSLNを各々３.３Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のノードSLLは０V、書込み選択のレファレンスノードSLRは３.３V、書込み非選択のノードSLLは３.３V、書込み非選択のレファレンスノードSLRは０Vとなる。
【０１２２】
次に、タイミングt４で内部電源VSLP、VSLNを各々５Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを書込み動作に備えて増幅する。これにより、書込み選択のノードSLLは０V、書込み選択のレファレンスノードSLRは５V、書込み非選択のノードSLLは５V、書込み非選択のレファレンスノードSLRは０Vとなる。
【０１２３】
次に、タイミングt５で補助ゲートAGに２V、ワード線WLに１２Vを印加する。この時、内部電源VPCL、VPCRを書込み電圧の５V、制御信号PCL、PCRをNMOSが充分にオンして、ビット線BLLに書込み電圧の５Vが確実に印加されるような電圧、例えば７Vにする。これにより、書込み選択のビット線BLLには５V、書込み選択のレファレンス側のビット線BLRには０V、書込み非選択のビット線BLLには０V、書込み非選択のレファレンス側のビット線BLRには５Vが印加され、書込み選択のメモリだけにデータが書込まれる。次に、タイミングt６で補助ゲートAG、ワード線WL、内部電源VPCL、VPCR、制御信号PCL、PCRを０Vにして書込みを終了する。
【０１２４】
次に、タイミングt７で内部電源VRPCRを３.３V、制御信号DDCLを３.３V、RPCRを０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、書込み選択、非選択にかかわらず全てのビット線BLLを０Vにリセットし、レファレンス側のビット線BLRを０.５Vにプリチャージする。また、これと同時に、内部電源VSLPを３.３Vにする。これにより、書込み選択のノードSLLは０V、書込み選択のレファレンスノードSLRは３.３V、書込み非選択のノードSLLは３.３V、書込み非選択のレファレンスノードSLRは０Vとなる。次に、タイミングt８で制御信号DDCL及びRPCRを０Vにし、ビット線BLLへの０Vとレファレンス側のビット線BLRへの０.５Vの供給を遮断する。
【０１２５】
次に、タイミングt９〜t１５までの動作により、センスラッチ回路３３の出力ノードSLLデータを反転させる。
【０１２６】
まず、タイミングt９で内部電源VPCLを３.３V、制御信号PCLを１V＋N型MOSトランジスタのしきい値となる２Vにする。これにより、センスラッチ回路３３の出力ノードSLLのデータが０Vとなっている場合のビット線BLLだけが０Vから１Vに変化する。このため、書込み選択のビット線BLLは１V、書込み非選択のビット線BLLは０Vとなる。また、レファレンス側のビット線BLRは書込み選択、非選択にかかわらず０.５Vに保持される。次に、タイミングt１０で制御信号PCLを０Vにし、センスラッチ回路３３の出力ノードSLLとビット線BLLとを遮断する。
【０１２７】
次に、タイミングt１１で内部電源VSLP、VSLNを０.５V、制御信号RSAL、RSARを０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、センスラッチ回路３３の出力ノードSLL、SLRは書込み選択、非選択にかかわらず０.５Vにセットされる。次に、タイミングt１２で制御信号RSAL、RSARを０Vにして、センスラッチ回路の出力ノードSLL、SLRへの０.５Vの供給を遮断する。
【０１２８】
次に、タイミングt１３で制御信号TRL、TRRを３.３Vにし、ビット線のデータをセンスラッチ回路３３の出力ノードに転送する。これにより、書込み選択のセンスラッチ回路の出力ノードSLLは１V、書込み選択のレファレンスノードSLRは０.５V、書込み非選択のノードSLLは０V、書込み非選択のレファレンスノードSLRは０.５Vとなる。次に、タイミングt１４で制御信号TRL、TRRを０Vにし、ビット線とセンスラッチ回路の出力ノードとを遮断する。
【０１２９】
次に、タイミングt１５で内部電源VSLP、VSLNを各々３.３Vと０Vにすることで、センスラッチ回路３３の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のノードSLLは３.３V、書込み選択のレファレンスノードSLRは０V、書込み非選択のノードSLLは０V、書込み非選択のレファレンスノードSLRは３.３Vとなる。また、これと同時に、制御信号DDCL、DDCRを３.３Vにし、ビット線BLL、BLRを０Vにリセットする。
【０１３０】
以上タイミングt９〜t１５までの動作により、センスラッチ回路の出力ノードSLL、SLRのデータを反転させる。次に、タイミングt１６で制御信号DDCL、DDCRを０Vにし、ビット線BLL、BLRへの０Vの供給を遮断する。
【０１３１】
次に、タイミングt１７で内部電源VRPCLを３.３V、制御信号RPCL、RPCRを各々１V＋N型MOSトランジスタのしきい値となる２Vと０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、書込み選択、非選択にかかわらず全てのビット線BLLを１V、レファレンス側のビット線BLRを０.５Vにプリチャージする。次に、タイミングt１８で内部電源VRPCL、VRPCR、制御信号RPCL、RPCRを０Vにして、プリチャージ電圧の供給を遮断する。
【０１３２】
次に、タイミングt１９でメモリセルのワード線WLに書込み時の電圧１２Ｖよりも小さい検証電圧（ベリファイ電圧）例えば１.５V、補助ゲートAGに書込み時の電圧２Ｖよりも大きい３.３Vの電圧を印加し、メモリディスチャージ動作を行なう。この時、メモリセルのビット線BLLには１Vの電圧がプリチャージされているため、メモリセルのしきい値がベリファイ電圧の１.５Vより高く、書込みが充分の状態であればメモリセルには電流が流れない。このため、ビット線BLLの電圧は１Vが保持される。一方、メモリセルのしきい値がベリファイ電圧の１.５Vより低く、書込みが不充分の状態であればメモリセルには電流が流れる。このため、ビット線BLLの電圧は０Vにディスチャージされる。この時、レファレンス側のビット線BLRは書込み選択、非選択にかかわらず０.５Vが保持される。次に、タイミングt２０でメモリセルのワード線WLと補助ゲートAGを０Vにし、メモリディスチャージを終了する。
【０１３３】
次に、タイミングt２１で制御信号PCLを１V＋N型MOSトランジスタのしきい値となる２Vにする。これにより、センスラッチ回路３３の出力ノードSLLのデータが０Vとなっている場合のビット線BLLだけが０Vから１Vに変化する。このため、書込み選択のビット線BLLは、前記メモリディスチャージ動作の結果、書込みが充分であった場合には１V、書込みが不充分であった場合には０Vとなり、書込み非選択のビット線BLLは、前記メモリディスチャージ動作の結果にかかわらず１Vとなる。また、レファレンス側のビット線BLRは書込み選択、非選択にかかわらず０.５Vに保持される。次に、タイミングt２２で内部電源VPCLと制御信号PCLを０Vにし、センスラッチ回路３３の出力ノードSLLとビット線BLLとを遮断する。
【０１３４】
次に、タイミングt２３で内部電源VSLP、VSLNを０.５V、制御信号RSAL、RSARを０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、センスラッチ回路３３の出力ノードSLL、SLRは書込み選択、非選択にかかわらず０.５Vにセットされる。次に、タイミングt２４で制御信号RSAL、RSARを０Vにして、センスラッチ回路の出力ノードSLL、SLRへの０.５Vの供給を遮断する。
【０１３５】
次に、タイミングt２５で制御信号TRL、TRRを３.３Vにし、ビット線のデータをセンスラッチ回路３３の出力ノードに転送する。これにより、書込み選択のセンスラッチ回路３３の出力ノードSLLは、前記メモリディスチャージ動作の結果、書込みが充分であった場合には１V、書込みが不充分であった場合には０Vとなる。また、書込み非選択のビット線BLLはメモリディスチャージの結果にかかわらず１Vとなっているため、書込み非選択のセンスラッチ回路３３の出力ノードSLLは、メモリディスチャージの結果にかかわらず１Vとなる。また、レファレンス側のセンスラッチ回路３３の出力ノードSLRは書込み選択、非選択にかかわらず０.５Vとなる。次に、タイミングt２６で制御信号TRL、TRRを０Vにする。これにより、ビット線とセンスラッチ回路３３の出力ノードとを遮断する。
【０１３６】
次に、タイミングt２７で内部電源VSLP、VSLNを各々３.３Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはSLLが３.３V、レファレンスノードSLRが０Vとなり、書込みが不充分であった場合には、SLLが０V、レファレンスノードSLRが３.３Vとなる。また、書込み非選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果にかかわらず、SLLが３.３V、レファレンスノードSLRが０Vとなる。更にこれと同時に、制御信号DDCL、DDCRを３.３Vにし、ビット線BLL、BLRを０Vにリセットする。次に、タイミングt２８で制御信号DDCL、DDCRを０Vにし、ビット線BLL、BLRへの０Vの供給を遮断する。
【０１３７】
また、これと同時に、内部電源VSLP、VSLNを各々５Vと０Vにし、センスラッチ回路の出力ノードSLL、SLRのデータを書込み動作に備えて増幅する。これにより、書込み選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはSLLが５V、レファレンスノードSLRが０Vとなり、書込みが不充分であった場合には、SLLが０V、レファレンスノードSLRが５Vとなる。また、書込み非選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果にかかわらず、SLLが５V、レファレンスノードSLRが０Vとなる。
【０１３８】
次に、タイミングt２９で補助ゲートAGに２V、ワード線WLに１２Vを印加する。この時、内部電源VPCL、VPCRを書込み電圧の５V、制御信号PCL、PCRをNMOSが充分にオンして、ビット線BLLに書込み電圧の５Vが確実に印加されるような電圧、例えば７Vにする。これにより、書込み選択のビット線は、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはBLLが０V、レファレンス側のBLRが５V、書込みが不充分であった場合にはBLLが５V、レファレンス側のビット線BLRが０Vとなる。また、書込み非選択のビット線は、前記メモリディスチャージ動作の結果にかかわらずBLLが０V、レファレンス側のビット線BLRが５Vとなる。すなわち、書込み選択のメモリセルにおいて、最初の書込み動作で書込みが不充分であったメモリセルのビット線BLLにだけ５Vの電圧が印加され、再度書込み動作が行なわれる。次に、タイミングt３０で補助ゲートAG、ワード線WL、内部電源VPCL、VPCR、制御信号PCL、PCRを０Vにして書込みを終了する。
【０１３９】
その後、全メモリセルの書込みが完了したかを検証し、完了していれば書込み・ベリファイ動作を終了し、完了していなければ完了するまでタイミングt７〜t３１までの動作を繰り返す。
【０１４０】
以上が、実施の形態４における書込み・ベリファイ動作である。本実施形態では、実施形態１において２回必要であった、センスラッチ回路の出力ノードSLLデータを反転させる動作が１回で済むため、高速動作が可能となる。
【０１４１】
また、前記各実施の形態と同様、メモリセルＭの補助ゲートである第３ゲートはデータ書込み時のみでなくベリファイ時にも有効に活用され、特に、ベリファイ時の方が書き込みの時よりも大きい電圧（絶対値が大きい電圧）が印加され効率的に確実に書き込み状態を検証することができる。
【０１４２】
実施形態５
図７は、実施形態５における書込み・ベリファイ動作に必要な回路図である。この回路は、実施形態３で示した図４の回路において、内部電源VPCLに接続されたP型MOSトランジスタ３５をN型MOSトランジスタ４５に変更し、センスラッチ回路３３の出力ノードSLLに接続されていた前記N型MOSトランジスタ４５のゲートをレファレンス側のノードSLRに接続した。また、同様に内部電源VPCRに接続されたP型MOSトランジスタ３６をN型MOSトランジスタ４６に変更し、センスラッチ回路３３の出力ノードSLRに接続されていた前記N型MOSトランジスタ４６のゲートをノードSLLに接続した。これにより、実施形態３で示した図５とまったく同様の書込み・ベリファイ動作が可能となる。従って、書込み・ベリファイ動作の詳細説明は省略する。
【０１４３】
本実施の形態５では、前述した通り、ソース・ドレインが直列に接続されたＮ型ＭＯＳＦＥＴ２４と４５及びＮ型ＭＯＳＦＥＴ２９と４６はビットラインＢＬＬと内部電源ＶＰＣＬとの間に，ＢＬＲと内部電源ＶＰＣＲとの間にそれぞれ接続され、またＭＯＳＦＥＴ２４と２９のゲートはそれぞれ信号線ＰＣＬ、ＰＣＲに接続されている点は図１と同様であり、ＭＯＳＦＥＴ４５と４６のゲートはそれぞれセンスラッチ回路（フリップフロップ型の検証回路）３３の出力ノードＳＬＲ，ＳＬＬに接続されている点で異なるが、これらのトランジスタ群は図１と同様にセンスラッチ回路３３によって検証したデータを変換してビット線ＢＬＬ，ＢＬＲに転送するために有効に機能している。
【０１４４】
また、本実施形態では、センスラッチ回路３３以外の部分を全てNMOSトランジスタのみで構成できるため、NMOSトランジスタとPMOSトランジスタ間のウェル分離領域を小さく抑えることができ、レイアウト面積の縮小化が図れる。
【０１４５】
また、実施形態１において２回必要であった、センスラッチ回路３３の出力ノードSLLデータを反転させる動作が１回で済むため、高速動作が可能となる。
【０１４６】
実施形態６
実施形態６は、実施形態５と同様の回路を用い、書込み選択データを実施形態５とは反対の０V、書込み非選択データを３.３Vとした際の動作方法である。動作的には、実施形態４で示した図６とまったく同様の書込み・ベリファイ動作が可能となる。従って、書込み・ベリファイ動作の詳細説明は省略する。
【０１４７】
本実施形態では、センスラッチ回路３３以外の部分を全てNMOSトランジスタのみで構成できるため、NMOSトランジスタとPMOSトランジスタ間のウェル分離領域を小さく抑えることができ、レイアウト面積の縮小化が図れる。また、実施形態１において２回必要であった、センスラッチ回路３３の出力ノードSLLデータを反転させる動作が１回で済むため、高速動作が可能となる。
【０１４８】
実施形態７
次に、図８と９を用いて、本発明の第７の実施の形態を説明する。図８は書込み・ベリファイ動作に必要な回路図で、図９はベリファイ動作のタイミング波形図である。
【０１４９】
本実施形態は、図１で説明した回路にP型MOSトランジスタ５１，５３とN型MOSトランジスタ５２，５４とを増設したものである。詳細動作は省略するが、まず、全メモリセルの書込みが完了したかを検証した後、以下の書込み・ベリファイ動作を行なう。
【０１５０】
最初に、タイミングt０で内部電源VRSAL、VRSARを３.３V、VSLP、VSLNを０.５V、制御信号RSAL、RSARを１V＋N型MOSトランジスタのしきい値となる１.５V、DDCL、DDCRを３.３Vにする。これにより、書込み選択、非選択にかかわらずセンスラッチ回路３３の出力ノードSLL、SLRを０.５V、ビット線BLL、BLRを０Vにセットする。次に、タイミングt１で制御信号RSAL、RSAR、DDCL、DDCRを０Vにしてセンスラッチ回路３３の出力ノードSLL、SLRとビット線BLL、BLRのセットを終了する。
【０１５１】
次に、タイミングt２でYゲート（ＹＧＬ、ＹＧＲ）、Yプリゲート（ＹＰＧＬ，ＹＰＧＲ）を介して、I／O線（I／OLとI／OR）から各々書込み選択のノードSLLには０V、書込み選択のレファレンスノードSLRには３.３V、書込み非選択のノードSLLには３.３V、書込み非選択のレファレンスノードSLRには０Vを入力する。
【０１５２】
次に、タイミングt３で内部電源VSLP、VSLNを各々３.３Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のノードSLLは０V、書込み選択のレファレンスノードSLRは３.３V、書込み非選択のノードSLLは３.３V、書込み非選択のレファレンスノードSLRは０Vとなる。
【０１５３】
次に、タイミングt４で内部電源VSLP、VSLNを各々５Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを書込み動作に備えて増幅する。これにより、書込み選択のノードSLLは０V、書込み選択のレファレンスノードSLRは５V、書込み非選択のノードSLLは５V、書込み非選択のレファレンスノードSLRは０Vとなる。
【０１５４】
次に、タイミングt５で補助ゲートAGに２V、ワード線WLに１２Vを印加する。この時、内部電源VPCL２、VPCR２を書込み電圧の５V、制御信号PCL２、PCR２をNMOSが充分にオンして、ビット線BLLに書込み電圧の５Vが確実に印加されるような電圧、例えば７Vにする。これにより、書込み選択のビット線BLLには５V、書込み選択のレファレンス側のビット線BLRには０V、書込み非選択のビット線BLLには０V、書込み非選択のレファレンス側のビット線BLRには５Vが印加され、書込み選択のメモリだけにデータが書込まれる。次に、タイミングt６で補助ゲートAG、ワード線WL、制御信号PCL２、PCR２を０Vにして書込みを終了する。
【０１５５】
次に、タイミングt７で制御信号DDCL、DDCRを３.３Vにしてビット線BLL、BLRを０Vにリセットする。また、これと同時に、内部電源VSLPを３.３Vにする。これにより、書込み選択のノードSLLは０V、書込み選択のレファレンスノードSLRは３.３V、書込み非選択のノードSLLは３.３V、書込み非選択のレファレンスノードSLRは０Vとなる。次に、タイミングt８で制御信号DDCL、DDCRを０Vにして、ビット線BLL、BLRへの０Vの供給を遮断する。
【０１５６】
次に、タイミングt９で内部電源VRPCL、VRPCRを３.３V、制御信号RPCL、RPCRを各々１V＋N型MOSトランジスタのしきい値となる２Vと０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、書込み選択、非選択にかかわらず全てのビット線BLLを１V、レファレンス側のビット線BLRを０.５Vにプリチャージする。次に、タイミングt１０で内部電源VRPCL、VRPCR、制御信号RPCL、RPCRを０Vにして、プリチャージ電圧の供給を遮断する。
【０１５７】
次に、タイミングt１１でメモリセルＭのワード線WLに書込み時の電圧１２Ｖよりも小さい検証電圧（ベリファイ電圧）例えば１.５V、補助ゲートAGに書込み時の電圧より大きい３.３Vの電圧を印加し、メモリディスチャージ動作を行なう。この時、メモリセルＭのビット線BLLには１Vの電圧がプリチャージされているため、メモリセルのしきい値がベリファイ電圧の１.５Vより高く、書込みが充分の状態であればメモリセルには電流が流れない。このため、ビット線BLLの電圧は１Vが保持される。一方、メモリセルのしきい値がベリファイ電圧の１.５Vより低く、書込みが不充分の状態であればメモリセルには電流が流れる。このため、ビット線BLLの電圧は０Vにディスチャージされる。この時、レファレンス側のビット線BLRは書込み選択、非選択にかかわらず０.５Vが保持される。次に、タイミングt１２でメモリセルＭのワード線WLと補助ゲートAGを０Vにし、メモリディスチャージを終了する。
【０１５８】
次に、タイミングt１３で内部電源VPCLを３.３V、制御信号PCLを１V＋N型MOSトランジスタのしきい値となる２Vにする。これにより、センスラッチ回路３３の出力ノードSLLのデータが３.３Vとなっている場合のビット線BLLだけが０Vから１Vに変化する。このため、書込み選択のビット線BLLは、前記メモリディスチャージの結果がそのまま保持され、書込み非選択のビット線BLLは前記メモリディスチャージの結果にかかわらず１Vになる。この時、レファレンス側のビット線BLRは書込み選択、非選択にかかわらず０.５Vが保持される。次に、タイミングt１４で内部電源VPCLと制御信号PCLを０Vにし、センスラッチ回路の出力ノードSLLとビット線BLLとを遮断する。
【０１５９】
次に、タイミングt１５で内部電源VSLP、VSLNを０.５V、制御信号RSAL、RSARを０.５V＋N型MOSトランジスタのしきい値となる１.５Vにする。これにより、センスラッチ回路３３の出力ノードSLL、SLRは書込み選択、非選択にかかわらず０.５Vにセットされる。次に、タイミングt１６で制御信号RSAL、RSARを０Vにして、センスラッチ回路の出力ノードSLL、SLRへの０.５Vの供給を遮断する。
【０１６０】
次に、タイミングt１７で制御信号TRL、TRRを３.３Vにし、ビット線のデータをセンスラッチ回路３３の出力ノードに転送する。これにより、書込み選択のセンスラッチ回路３３の出力ノードSLLは、前記メモリディスチャージ動作の結果、書込みが充分であった場合には１V、書込みが不充分であった場合には０Vとなる。また、書込み非選択のビット線BLLはメモリディスチャージの結果にかかわらず１Vとなっているため、書込み非選択のセンスラッチ回路３３の出力ノードSLLは、メモリディスチャージの結果にかかわらず１Vとなる。また、レファレンス側のセンスラッチ回路３３の出力ノードSLRは書込み選択、非選択にかかわらず０.５Vとなる。次に、タイミングt１８で制御信号TRL、TRRを０Vにする。これにより、ビット線とセンスラッチ回路の出力ノードとを遮断する。
【０１６１】
次に、タイミングt１９で内部電源VSLP、VSLNを各々３.３Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはSLLが３.３V、レファレンスノードSLRが０Vとなり、書込みが不充分であった場合には、SLLが０V、レファレンスノードSLRが３.３Vとなる。また、書込み非選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果にかかわらず、SLLが３.３V、レファレンスノードSLRが０Vとなる。更にこれと同時に、制御信号DDCL、DDCRを３.３Vにし、ビット線BLL、BLRを０Vにリセットする。次に、タイミングt２０で制御信号DDCL、DDCRを０Vにし、ビット線BLL、BLRへの０Vの供給を遮断する。
【０１６２】
また、これと同時に、内部電源VSLP、VSLNを各々５Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを書込み動作に備えて増幅する。これにより、書込み選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはSLLが５V、レファレンスノードSLRが０Vとなり、書込みが不充分であった場合には、SLLが０V、レファレンスノードSLRが５Vとなる。また、書込み非選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果にかかわらず、SLLが５V、レファレンスノードSLRが０Vとなる。
【０１６３】
次に、タイミングt２１で補助ゲートAGに２V、ワード線WLに１２Vを印加する。この時、制御信号PCL２、PCR２をNMOSが充分にオンして、ビット線BLLに書込み電圧の５Vが確実に印加されるような電圧、例えば７Vにする。これにより、書込み選択のビット線は、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはBLLが０V、レファレンス側のBLRが５V、書込みが不充分であった場合にはBLLが５V、レファレンス側のビット線BLRが０Vとなる。また、書込み非選択のビット線は、前記メモリディスチャージ動作の結果にかかわらずBLLが０V、レファレンス側のビット線BLRが５Vとなる。すなわち、書込み選択のメモリセルにおいて、最初の書込み動作で書込みが不充分であったメモリセルのビット線BLLにだけ５Vの電圧が印加され、再度書込み動作が行なわれる。次に、タイミングt２２で補助ゲートAG、ワード線WL、制御信号PCL２、PCR２を０Vにして書込みを終了する。
【０１６４】
その後、全メモリセルの書込みが完了したかを検証し、完了していれば書込み・ベリファイ動作を終了し、完了していなければ完了するまでタイミングt７〜t２３までの動作を繰り返す。
【０１６５】
以上が、実施の形態７における書込み・ベリファイ動作である。
【０１６６】
本実施の形態７では、図１に追加して、ソース・ドレインが直列に接続されたＮ型ＭＯＳＦＥＴ５２とＰ型ＭＯＳＦＥＴ５１及びＮ型ＭＯＳＦＥＴ５４とＰ型ＭＯＳＦＥＴ５３はビットラインＢＬＬと内部電源ＶＰＣＬ２との間に，ＢＬＲと内部電源ＶＰＣＲ２との間にそれぞれ接続され、またＭＯＳＦＥＴ５２と５４のゲートはそれぞれ信号線ＰＣＬ２、ＰＣＲ２に接続され、ＭＯＳＦＥＴ５１と５３のゲートはそれぞれセンスラッチ回路（フリップフロップ型の検証回路）３３の出力ノードＳＬＬ，ＳＬＲに接続されており、上記したようにこれらのトランジスタ群はセンスラッチ回路３３によって検証したデータを変換してビット線ＢＬＬ，ＢＬＲに転送するために有効に機能している。
【０１６７】
即ち、本実施形態では、実施形態１において必要であったセンスラッチ回路３３の出力ノードSLLデータを反転させる動作が不必要なため、高速動作が可能となる。
【０１６８】
実施形態８
次に、図１０と図１１とを用いて、本発明の第８の実施の形態を説明する。図１０は書込み・ベリファイ動作に必要な回路図で、図１１はベリファイ動作のタイミング波形図である。
【０１６９】
本実施形態は、図１の回路構成においてソースを内部電源VPCL、VPCRに接続したNMOSトランジスタ３４、３９に相当するＮＭＯＳトランジスタ６４，６９のゲートを、センスラッチ回路３３の出力ノードSLL、SLRではなくビット線BLL、BLRに接続し、上記NMOSトランジスタと直列に接続していたNMOSトランジスタ７４，７９のソースをビット線BLL、BLRではなくセンスラッチ回路の出力ノードSLL、SLRに接続するものである。
【０１７０】
詳細動作は省略するが、まず、全メモリセルＭの書込みが完了したかを検証した後、以下の書込み・ベリファイ動作を行なう。
【０１７１】
最初に、タイミングt０で内部電源VRSAL、VRSARを３.３V、VSLP、VSLNを０.５V、制御信号RSAL、RSARを１V＋N型MOSトランジスタのしきい値となる１.５V、DDCL、DDCRを３.３Vにする。これにより、書込み選択、非選択にかかわらずセンスラッチ回路の出力ノードSLL、SLRを０.５V、ビット線BLL、BLRを０Vにセットする。次に、タイミングt１で制御信号RSAL、RSAR、DDCL、DDCRを０Vにしてセンスラッチ回路の出力ノードSLL、SLRとビット線BLL、BLRのセットを終了する。
【０１７２】
次に、タイミングt２で前記同様Yゲート、Yプリゲートを介して、I／O線（I／OLとI／OR）から各々書込み選択のノードSLLには３.３V、書込み選択のレファレンスノードSLRには０V、書込み非選択のノードSLLには０V、書込み非選択のレファレンスノードSLRには３.３Vを入力する。
【０１７３】
次に、タイミングt３で内部電源VSLP、VSLNを各々３.３Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを増幅する。これにより、書込み選択のノードSLLは３.３V、書込み選択のレファレンスノードSLRは０V、書込み非選択のノードSLLは０V、書込み非選択のレファレンスノードSLRは３.３Vとなる。
【０１７４】
次に、タイミングt４で内部電源VSLP、VSLNを各々５Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを書込み動作に備えて増幅する。これにより、書込み選択のノードSLLは５V、書込み選択のレファレンスノードSLRは０V、書込み非選択のノードSLLは０V、書込み非選択のレファレンスノードSLRは５Vとなる。
【０１７５】
次に、タイミングt５で補助ゲートAGに２V、ワード線WLに１２Vを印加する。この時、制御信号TRL、TRRはNMOSが充分にオンして、ビット線BLLに書込み電圧の５Vが確実に印加されるような電圧、例えば７Vにする。これにより、書込み選択のビット線BLLには５V、書込み選択のレファレンス側のビット線BLRには０V、書込み非選択のビット線BLLには０V、書込み非選択のレファレンス側のビット線BLRには５Vが印加され、書込み選択のメモリだけにデータが書込まれる。次に、タイミングt６で補助ゲートAG、ワード線WL、制御信号TRL、TRRを０Vにして書込みを終了する。
【０１７６】
次に、タイミングt７で制御信号DDCL、DDCRを３.３Vにしてビット線BLL、BLRを０Vにリセットする。また、これと同時に、内部電源VSLPを３.３Vにする。これにより、書込み選択のノードSLLは３.３V、書込み選択のレファレンスノードSLRは０V、書込み非選択のノードSLLは０V、書込み非選択のレファレンスノードSLRは３.３Vとなる。次に、タイミングt８で制御信号DDCL、DDCRを０Vにして、ビット線BLL、BLRへの０Vの供給を遮断する。
【０１７７】
次に、タイミングt９で制御信号TRL、TRRを１V＋N型MOSトランジスタのしきい値となる２Vにする。これにより、書込み選択、非選択にかかわらず全てのビット線BLLを１V、レファレンス側のビット線BLRを０.５Vにプリチャージする。次に、タイミングt１０で制御信号TRL、TRRを０Vにして、プリチャージ電圧の供給を遮断する。
【０１７８】
次に、タイミングt１１でメモリセルＭのワード線WLに書込み時の電圧１２Ｖよりも小さい検証電圧（ベリファイ電圧）例えば１.５V、補助ゲートAGに書込み時に印加した電圧よりも高電圧の３.３Vの電圧を印加し、メモリディスチャージ動作を行なう。この時、メモリセルの書込み選択ビット線BLLには１Vの電圧がプリチャージされているため、メモリセルＭのしきい値がベリファイ電圧の１.５Vより高く、書込みが充分の状態であればメモリセルには電流が流れない。このため、ビット線BLLの電圧は１Vが保持される。一方、メモリセルＭのしきい値がベリファイ電圧の１.５Vより低く、書込みが不充分の状態であればメモリセルには電流が流れる。このため、ビット線BLLの電圧は０Vにディスチャージされる。この時、書込み非選択ビット線BLLは０Vとなっているため、メモリディスチャージ動作は起こらず０Vが保持される。また、レファレンス側のビット線BLRは書込み選択の場合は０V、書込み非選択の場合は１Vが保持される。次に、タイミングt１２でメモリセルのワード線WLと補助ゲートAGを０Vにし、メモリディスチャージを終了する。
【０１７９】
次に、タイミングt１３で制御信号PCLを３.３Vにする。この時、内部電源VPCLは０Vである。このため、ビット線BLLが１Vとなっている場合のセンスラッチ回路の出力ノードSLLだけが３.３Vから０Vに変化する。これにより、書込み選択のセンスラッチ回路３３の出力ノードSLLは、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはSLLが０V、レファレンスノードSLRが３.３Vとなり、書込みが不充分であった場合には、SLLが３.３V、レファレンスノードSLRが０Vとなる。また、書込み非選択のセンスラッチ回路の出力ノードは、前記メモリディスチャージ動作の結果にかかわらず、SLLが０V、レファレンスノードSLRが３.３Vとなる。次に、タイミングt１４で制御信号PCLを０Vにし、センスラッチ回路３３の出力ノードSLLとビット線BLLとを遮断する。
【０１８０】
次に、タイミングt１５で制御信号DDCL、DDCRを３.３Vにし、ビット線BLL、BLRを０Vにリセットする。また、これと同時に、内部電源VSLP、VSLNを各々５Vと０Vにし、センスラッチ回路３３の出力ノードSLL、SLRのデータを書込み動作に備えて増幅する。これにより、書込み選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはSLLが０V、レファレンスノードSLRが５Vとなり、書込みが不充分であった場合には、SLLが５V、レファレンスノードSLRが０Vとなる。また、書込み非選択のセンスラッチ回路３３の出力ノードは、前記メモリディスチャージ動作の結果にかかわらず、SLLが０V、レファレンスノードSLRが５Vとなる。次に、タイミングt１６で制御信号DDCL、DDCRを０Vにし、ビット線BLL、BLRへの０Vの供給を遮断する。
【０１８１】
次に、タイミングt１７で補助ゲートAGに２V、ワード線WLに１２Vを印加する。この時、制御信号TRL、TRRはNMOSが充分にオンして、ビット線BLLに書込み電圧の５Vが確実に印加されるような電圧、例えば７Vにする。これにより、書込み選択のビット線は、前記メモリディスチャージ動作の結果、書込みが充分であった場合にはBLLが０V、レファレンス側のBLRが５V、書込みが不充分であった場合にはBLLが５V、レファレンス側のビット線BLRが０Vとなる。また、書込み非選択のビット線は、前記メモリディスチャージ動作の結果にかかわらずBLLが０V、レファレンス側のビット線BLRが５Vとなる。すなわち、書込み選択のメモリセルにおいて、最初の書込み動作で書込みが不充分であったメモリセルのビット線BLLにだけ５Vの電圧が印加され、再度書込み動作が行なわれる。次に、タイミングt１８で補助ゲートAG、ワード線WL、制御信号TRL、TRRを０Vにして書込みを終了する。
【０１８２】
その後、全メモリセルの書込みが完了したかを検証し、完了していれば書込み・ベリファイ動作を終了し、完了していなければ完了するまでタイミングt７〜t１９までの動作を繰り返す。
【０１８３】
以上が、実施の形態８における書込み・ベリファイ動作である。
【０１８４】
本実施の形態８では、Ｎ型ＭＯＳＦＥＴ２２，２３はそれぞれセンスラッチ回路即ち、フリップフロップ型の検証回路３３の出力ノード（ＳＬＬ、ＳＬＲに相当）とビットライン（ＢＬＬ，ＢＬＲ）を直列に結合するための一種のスイッチの機能を有している。また、ソース・ドレインが直列に接続されたＮ型ＭＯＳＦＥＴ７４と６４及びＮ型ＭＯＳＦＥＴ７９と６９はセンスラッチ回路３３の出力ノードＳＬＬと内部電源ＶＰＣＬとの間に，ＳＬＲと内部電源ＶＰＣＲとの間にそれぞれ接続され、またＭＯＳＦＥＴ６４と７９のゲートはそれぞれ信号線ＰＣＬ、ＰＣＲに接続され、ＭＯＳＦＥＴ６４と６９のゲートはそれぞれビット線ＢＬＬ，ＢＬＲに接続されており、これらのトランジスタ群は上述したようにセンスラッチ回路３３によって検証したデータを変換してビット線ＢＬＬ，ＢＬＲに転送するために有効に機能している。
【０１８５】
本実施形態では、センスラッチ回路以外の部分を全てNMOSトランジスタのみで構成できるため、NMOSトランジスタとPMOSトランジスタ間のウェル分離領域を小さく抑えることができ、レイアウト面積の縮小化が図れる。また、実施形態１において必要であったセンスラッチ回路の出力ノードSLLデータを反転させる動作が不必要なため、高速動作が可能となる。
【０１８６】
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は２値メモリだけではなく、４値以上の多値メモリにも対応可能である。
【０１８７】
図１７の（ａ）に、２値メモリの場合のしきい値分布を示す。縦軸にメモリのしきい値、横軸にビット数を示す。２値メモリでは、この図１７の（ａ）に示すように、メモリセルのしきい値がある値より高いか低いかの２つの状態に分割され、２値データを持つ。従って、ベリファイを行なう場合には、前述したように、ビット線に例えば１Ｖの電圧を印加し、ワード線にＶＷＶの検証電圧を印加することで、書込みデータの状態を検出する。すなわち、メモリセルのしきい値が検証電圧ＶＷＶよりも高く、電流が流れなければビット線に印加された１Ｖは変化せずに書込み完了、メモリセルのしきい値が検証電圧ＶＷＶよりも低く、電流が流れればビット線に印加された電圧１Ｖは０Vに低下し書込み未完了と判定する。
【０１８８】
これに対し、例えば、４値メモリでは図１７の（ｂ）に示すように、メモリセルのしきい値は４つの状態に分割され、４値データを持つ。このような多値メモリのベリファイでは、検証電圧を可変して書込みデータの状態を検出する。それ以外の基本的な動作は２値メモリと同様である。すなわち、例えば最初に検証電圧ＶＷＶ１で書込みデータの状態を検出し、その後検証電圧ＶＷＶ２で書込みデータの状態を検出し、最後に検証電圧ＶＷＶ３で書込みデータの状態を検出すれば良い。以上の方法により、本発明は２値メモリだけではなく、多値メモリにも対応可能となる。
【０１８９】
次に、本発明の種々の実施の形態で用いた第３ゲート（補助ゲート）を有する半導体メモリについて説明する。詳細は先に延べたように特願平１１−２００２４２の図面及び明細書を参照されたい。
【０１９０】
図１８は、このメモリセルが複数個縦横に１枚の半導体基板表面に配置されたマット構成の部分平面図であり、図１９の（ａ）（ｂ）（ｃ）はそれぞれ図１８のＡ−Ａ，Ｂ−Ｂ，Ｃ−Ｃラインでの断面図である。なお、これらの図は特願平１１−２００２４２の図１、図１６に相当する。
【０１９１】
Ｎ型Ｓｉ半導体基板１００の主表面にＰ型のウエル１０１が形成され、そのウエル表面に一方向に沿って複数のＮ型半導体領域１０５（ソース、ドレイン領域となり、ビット線の一部を構成する）が形成され、この主表面上にＳｉＯ２等の第１の絶縁膜１０２を介して浮遊ゲート１０３ｂ及び第３のゲート（補助ゲート）１０７ａが形成され、浮遊ゲート１０３ｂ上には第２絶縁膜１１０ａを介して制御ゲート１１１ａが形成されている。複数の第３のゲート１０７ａはＮ型半導体領域１０５の上記一方向に沿って延在し、また複数の制御ゲート１１１ａはそれとは直交する方向に延在してワード線を構成している。なお、図中１０６ａ、１０８ａは絶縁膜であり，第３ゲートを浮遊ゲート１０３ｂや制御ゲート１１１ａから絶縁分離している。１０９ｂポリシリコン層であり浮遊ゲート１０３ｂの表面積を増大しメモリセルのカップリング比を増大させている。また、第３のゲート１０７ａを有効に働かせるために浮遊ゲート１０３ｂと第３ゲート１０７ａとの下部にＮ型半導体領域２０５がそれらを跨ぐように配置されている。
【０１９２】
図２０はそれによって形成されたメモリセルマトリクスアレイの構成を示した要部回路図であり、特願平１１−２００２４２の図１８に相当する。図中Ｄｎ−２〜Ｄｎ＋２はソース／ドレインとなるＮ型半導体領域でありビット線の一部を構成し、ＷＬ０〜ＷＬｍは制御ゲートに接続されたワード線であり、ソース線或いはデータ線（ビット線）を選択する選択ＭＯＳＦＥＴ（ＳＴＭＯＳ）で構成されている。なお、データ書き込み動作や消去動作については簡略化のため説明を省略する。
【０１９３】
図２１はかかるメモリアレイで集積回路を構成した不揮発性半導体記憶装置の要部回路図であり、特願平１１−２００２４２の図４７に相当する。この装置はメモリセルアレイ８０、補助ゲートデコーダ４０、ブロックデコーダ５０、サブデコーダ６０、ゲートデコーダ２０、選択トランジスタ回路７０、及びセンス回路３０を有している。ワードデコーダは高速化を図るためにブロックデコーダ５０、サブデコーダ６０及びゲートデコーダ２０というように階層化されている。この装置の動作の詳細は省略する。
【０１９４】
図２２はかかる不揮発性半導体記憶装置の大まかな全体ブロック図であり、図２１とあわせて簡単に各要素ブロックの機能を説明する。
【０１９５】
ＡＧ．ＤＥＣは第３ゲート即ち、補助ゲート（ＡＧ）のデコーダ回路で図２１の４０に相当する回路である。Ｘ．ＤＥＣはＸデコーダ回路で図２１の２０，５０，６０に相当する回路である。
【０１９６】
メモリマットは複数のブロックに分割され、ブロックデコーダ回路５０によって複数のブロックの中から一つのブロックを選択し、ゲートデコーダ回路２０によって１ブロック内の１ワード線を選択する。これは、非選択メモリセルのドレインに電圧がかかることによって起こるデイスターブを緩和するためである。非選択メモリセルにおいては、選択トランジスタがオフになりドレイン電圧が印加されない。
【０１９７】
サブデコーダ回路６０はワード線の駆動能力を上げるためのものである。メモリマットが大きくなるとワード線長が長くなり、ワード線の駆動能力が低下する。そこで、ワード線を分割し、各ワード線毎に回路規模が小さなサブデコーダ（即ち、ドライバ）回路を設置してワード線の駆動能力を上げることが好ましい。
【０１９８】
ＹＳＬは、本発明の種々の実施の形態で説明した回路図でメモリセルＭを除いた部分に全てのメモリセルが書き込まれたか否かを判定する回路（即ち、ＡＬＬ判定回路）を加えたものに相当する回路である。
【０１９９】
ＹＤＬは、書き込みデータを保持する回路であり、回路構成はほぼＹＳＬと同じである。特に、多値メモリの場合には複数個必要となり、例えば、４値メモリの場合にはＹＤＬは１ビット線に対して２つ必要になる。
【０２００】
Ｙ．ＤＥＣはＹデコーダ回路であり、このＹデコーダからの信号はＹＳＬ，ＹＤＬ内のＹゲート、Ｙプリゲート（例えば、図１のＹＧＬ，ＹＰＧＬ）に接続される。
【０２０１】
以上のことから理解されるように、本発明により高速で消費電力の少ない及び又は検証精度の高い不揮発性半導体記憶装置及びそれを含む電子回路システムが実現できる。例えば、本発明は不揮発性半導体記憶素子を有するメモリセルアレイ部を備えたワンチップマイクロコンピュータ（半導体装置）に適用してもよい。
【０２０２】
なお、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において変更可能であることは勿論である。
【０２０３】
付記 以上詳細に本発明を説明したが、下記事項も本発明に含まれる。
【０２０４】
（１）半導体基板の主面に形成された第１導電型のウェルと、前記ウェル内に第１方向に延在して形成された第２の半導体領域ソース／ドレイン拡散層領域と、前記半導体基板上に第１絶縁膜を介して形成された第１ゲートと、前記第１ゲート上に第２絶縁膜を介して形成された第２ゲートとからなるメモリセルと、前記第２ゲートに接続されたワード線を駆動するワード線制御回路と、Nビットの書込みデータを保持することが可能な書込みデータ保持回路と、前記第２の半導体領域ソース／ドレイン拡散層領域のドレインに接続されたビット線に書込み電圧を印加するための書込み電圧発生回路と、前記書込みデータを検証するための判定回路を有し、前記メモリセルへのデータの書込みは、前記第２ゲートと前記第２の半導体領域のドレインにそれぞれ独立した正の電圧を印加し、前記第１導電型のウェルと前記第２の半導体領域のソースに０Vを印加した際にドレイン近傍のチャネル部で発生したホットエレクトロンを前記第１ゲートに注入し、前記メモリセルのしきい値を高くすることで行ない、前記書込みデータの検証は、前記第２ゲートに検証電圧を印加し、前記第２の半導体領域のドレインに正の電圧を印加し、前記第１導電型のウェルと前記第２の半導体領域のソースに０Vを印加し、前記メモリセルのしきい値の高低に対応して、前記第２の半導体領域のドレインに印加した正の電圧が保持されるか０Vになるかを、前記判定回路によって検証することを特徴とする不揮発性半導体記憶装置。
【０２０５】
（２）前記判定回路は、フリップフロップ型の検証回路と、前記検証回路と前記ビット線を直列に接続するための第１のMOSトランジスタと、前記検証回路によって検証したデータを変換して前記ビット線に転送するための複数のMOSトランジスタ群１から構成され、前記書込みと前記検証の一連の動作において、検証したデータを少なくとも１回は反転させることを特徴とする上記（１）記載の不揮発性半導体記憶装置。
【０２０６】
（３）前記第１のMOSトランジスタはN型MOSトランジスタで構成され、前記MOSトランジスタ群１は、直列に接続された第２のN型MOSトランジスタと第３のN型MOSトランジスタから構成され、前記第１のMOSトランジスタのゲートは第１の信号線に接続され、前記第２のN型MOSトランジスタのソースは前記ビット線に接続され、前記第３のN型MOSトランジスタのソースは内部電源に接続され、前記第２のN型MOSトランジスタのゲートは第２の信号線に接続され、前記第３のN型MOSトランジスタのゲートは前記フリップフロップ型の検証回路の第１の出力ノードあるいは第２の出力ノードに接続されていることを特徴とする上記（２）記載の不揮発性半導体記憶装置。
【０２０７】
（４）前記第１のMOSトランジスタはN型MOSトランジスタで構成され、前記MOSトランジスタ群１は、直列に接続された第２のN型MOSトランジスタとP型MOSトランジスタから構成され、前記第１のMOSトランジスタのゲートは第１の信号線に接続され、前記第２のN型MOSトランジスタのソースは前記ビット線に接続され、前記P型MOSトランジスタのソースは内部電源に接続され、前記第２のN型MOSトランジスタのゲートは第２の信号線に接続され、前記P型MOSトランジスタのゲートは前記フリップフロップ型の検証回路の出力ノードに接続されていることを特徴とする上記（２）記載の不揮発性半導体記憶装置。
【０２０８】
（５）前記判定回路は、フリップフロップ型の検証回路と、前記検証回路と前記ビット線を直列に接続するための第１のMOSトランジスタと、前記検証回路によって検証したデータを変換して前記ビット線に転送するための複数のMOSトランジスタ群１から構成され、前記第１のMOSトランジスタはN型MOSトランジスタで構成され、前記MOSトランジスタ群１は、直列に接続された第２のN型MOSトランジスタと第３のN型MOSトランジスタからなるMOSトランジスタ群２と、直列に接続された第４のN型MOSトランジスタとP型MOSトランジスタからなるMOSトランジスタ群３から構成され、前記第１のMOSトランジスタのゲートは第１の信号線に接続され、前記第２のN型MOSトランジスタのソースと前記第４のN型MOSトランジスタのソースは前記ビット線に接続され、前記第３のN型MOSトランジスタのソースは第１の内部電源に接続され、前記P型MOSトランジスタのソースは第２の内部電源に接続され、前記第２のN型MOSトランジスタのゲートは第２の信号線に接続され、前記第４のN型MOSトランジスタのゲートは第３の信号線に接続され、前記第３のN型MOSトランジスタのゲートと前記P型MOSトランジスタのゲートは、前記フリップフロップ型の検証回路の出力ノードに接続されていることを特徴とする上記（１）記載の不揮発性半導体記憶装置。
【０２０９】
（６）前記判定回路は、フリップフロップ型の検証回路と、前記検証回路と前記ビット線を直列に接続するための第１のMOSトランジスタと、ビット線のデータを変換して前記フリップフロップ型の検証回路へ転送するための複数のMOSトランジスタ群１から構成され、前記第１のMOSトランジスタはN型MOSトランジスタで構成され、前記MOSトランジスタ群１は、直列に接続された第２のN型MOSトランジスタと第３のN型MOSトランジスタから構成され、前記第１のMOSトランジスタのゲートは第１の信号線に接続され、前記第２のN型MOSトランジスタのソースは前記フリップフロップ型の検証回路の出力ノードに接続され、前記第３のN型MOSトランジスタのソースは内部電源に接続され、前記第２のN型MOSトランジスタのゲートは前記ビット線に接続されていることを特徴とする上記（１）記載の不揮発性半導体記憶装置。
【０２１０】
（７）半導体基板の主面に形成された第１導電型のウェルと、前記ウェル内に第１方向に延在して形成された第２の半導体領域ソース／ドレイン拡散層領域と、前記半導体基板上に第１絶縁膜を介して形成された第１ゲートと、前記第１ゲート上に第２絶縁膜を介して形成された第２ゲートとからなるメモリセルと、前記第２ゲートに接続されたワード線を駆動するワード線制御回路と、Nビットの書込みデータを保持することが可能な書込みデータ保持回路と、前記第２の半導体領域ソース／ドレイン拡散層領域のドレインに接続されたビット線に書込み阻止電圧を印加するための書込み阻止電圧発生回路と、前記書込みデータを検証するための判定回路を有し、前記メモリセルへのデータの書込みは、前記第２ゲートと前記第２の半導体領域のソースにそれぞれ独立した正の電圧を印加し、前記第１導電型のウェルと前記第２の半導体領域のドレインに０Vを印加した際にソース近傍のチャネル部で発生したホットエレクトロンを前記第１ゲートに注入し、前記メモリセルのしきい値を高くすることで行ない、前記書込みデータの検証は、前記第２ゲートに検証電圧を印加し、前記第２の半導体領域のドレインに正の電圧を印加し、前記第１導電型のウェルと前記第２の半導体領域のソースに０Vを印加し、前記メモリセルのしきい値の高低に対応して、前記第２の半導体領域のドレインに印加した正の電圧が保持されるか０Vになるかを、前記判定回路によって検証することを特徴とする不揮発性半導体記憶装置。
【０２１１】
（８）前記判定回路は、フリップフロップ型の検証回路と、前記検証回路と前記ビット線を直列に接続するための第１のMOSトランジスタと、前記検証回路によって検証したデータを変換して前記ビット線に転送するための複数のMOSトランジスタ群１から構成され、前記第１のMOSトランジスタはN型MOSトランジスタで構成され、前記MOSトランジスタ群１は、直列に接続された第２のN型MOSトランジスタと第３のN型MOSトランジスタから構成され、前記第１のMOSトランジスタのゲートは第１の信号線に接続され、前記第２のN型MOSトランジスタのソースは前記ビット線に接続され、前記第３のN型MOSトランジスタのソースは内部電源に接続され、前記第２のN型MOSトランジスタのゲートは第２の信号線に接続され、前記第３のN型MOSトランジスタのゲートは前記フリップフロップ型の検証回路の出力ノードに接続されていることを特徴とする上記（７）記載の不揮発性半導体記憶装置。
【０２１２】
（９）半導体基板の主面に形成された第１導電型のウェルと、前記ウェル内に第１方向に延在して形成された第２の半導体領域ソース／ドレイン拡散層領域と、前記半導体基板上に第１絶縁膜を介して形成された第１ゲートと、前記第１ゲート上に第２絶縁膜を介して形成された第２ゲートと、前記第１ゲートと第３絶縁膜を介して形成された第３ゲートとを有し、前記第３ゲートが前記第１方向に延在して形成され、前記第１ゲートの隙間に埋め込んで形成されているメモリセルと、前記第２ゲートに接続されたワード線を駆動するワード線制御回路と、前記第３ゲートを駆動する補助ゲート制御回路と、Nビットの書込みデータを保持することが可能な書込みデータ保持回路と、前記第２の半導体領域ソース／ドレイン拡散層領域のドレインに接続されたビット線に書込み電圧を印加するための書込み電圧発生回路と、前記書込みデータを検証するための判定回路を有し、前記メモリセルへのデータの書込みは、前記第２ゲートと前記第２の半導体領域のドレインにそれぞれ独立した正の電圧を印加し、前記第１導電型のウェルと前記第２の半導体領域のソースに０Vを印加した際にドレイン近傍のチャネル部で発生したホットエレクトロンを前記第１ゲートに注入し、前記メモリセルのしきい値を高くすることで行ない、前記書込みデータの検証は、前記第２ゲートに検証電圧を印加し、前記第２の半導体領域のドレインに正の電圧を印加し、前記第１導電型のウェルと前記第２の半導体領域のソースに０Vを印加し、前記メモリセルのしきい値の高低に対応して、前記第２の半導体領域のドレインに印加した正の電圧が保持されるか０Vになるかを、前記判定回路によって検証することを特徴とする不揮発性半導体記憶装置。
【０２１３】
（１０）前記判定回路は、フリップフロップ型の検証回路と、前記検証回路と前記ビット線を直列に接続するための第１のMOSトランジスタと、前記検証回路によって検証したデータを変換して前記ビット線に転送するための複数のMOSトランジスタ群１から構成され、前記書込みと前記検証の一連の動作において、検証したデータを少なくとも１回は反転させることを特徴とする（９）記載の不揮発性半導体記憶装置。
【０２１４】
（１１）前記第１のMOSトランジスタはN型MOSトランジスタで構成され、前記MOSトランジスタ群１は、直列に接続された第２のN型MOSトランジスタと第３のN型MOSトランジスタから構成され、前記第１のMOSトランジスタのゲートは第１の信号線に接続され、前記第２のN型MOSトランジスタのソースは前記ビット線に接続され、前記第３のN型MOSトランジスタのソースは内部電源に接続され、前記第２のN型MOSトランジスタのゲートは第２の信号線に接続され、前記第３のN型MOSトランジスタのゲートは前記フリップフロップ型の検証回路の第１の出力ノードあるいは第２の出力ノードに接続されていることを特徴とする上記（１０）記載の不揮発性半導体記憶装置。
【０２１５】
（１２）前記第１のMOSトランジスタはN型MOSトランジスタで構成され、前記MOSトランジスタ群１は、直列に接続された第２のN型MOSトランジスタとP型MOSトランジスタから構成され、前記第１のMOSトランジスタのゲートは第１の信号線に接続され、前記第２のN型MOSトランジスタのソースは前記ビット線に接続され、前記P型MOSトランジスタのソースは内部電源に接続され、前記第２のN型MOSトランジスタのゲートは第２の信号線に接続され、前記P型MOSトランジスタのゲートは前記フリップフロップ型の検証回路の出力ノードに接続されていることを特徴とする上記（１０）記載の不揮発性半導体記憶装置。
【０２１６】
（１３）前記判定回路は、フリップフロップ型の検証回路と、前記検証回路と前記ビット線を直列に接続するための第１のMOSトランジスタと、前記検証回路によって検証したデータを変換して前記ビット線に転送するための複数のMOSトランジスタ群１から構成され、前記第１のMOSトランジスタはN型MOSトランジスタで構成され、前記MOSトランジスタ群１は、直列に接続された第２のN型MOSトランジスタと第３のN型MOSトランジスタからなるMOSトランジスタ群２と、直列に接続された第４のN型MOSトランジスタとP型MOSトランジスタからなるMOSトランジスタ群３から構成され、前記第１のMOSトランジスタのゲートは第１の信号線に接続され、前記第２のN型MOSトランジスタのソースと前記第４のN型MOSトランジスタのソースは前記ビット線に接続され、前記第３のN型MOSトランジスタのソースは第１の内部電源に接続され、前記P型MOSトランジスタのソースは第２の内部電源に接続され、前記第２のN型MOSトランジスタのゲートは第２の信号線に接続され、前記第４のN型MOSトランジスタのゲートは第３の信号線に接続され、前記第３のN型MOSトランジスタのゲートと前記P型MOSトランジスタのゲートは、前記フリップフロップ型の検証回路の出力ノードに接続されていることを特徴とする上記（９）記載の不揮発性半導体記憶装置。
【０２１７】
（１４）前記判定回路は、フリップフロップ型の検証回路と、前記検証回路と前記ビット線を直列に接続するための第１のMOSトランジスタと、ビット線のデータを変換して前記フリップフロップ型の検証回路へ転送するための複数のMOSトランジスタ群１から構成され、前記第１のMOSトランジスタはN型MOSトランジスタで構成され、前記MOSトランジスタ群１は、直列に接続された第２のN型MOSトランジスタと第３のN型MOSトランジスタから構成され、前記第１のMOSトランジスタのゲートは第１の信号線に接続され、前記第２のN型MOSトランジスタのソースは前記フリップフロップ型の検証回路の出力ノードに接続され、前記第３のN型MOSトランジスタのソースは内部電源に接続され、前記第２のN型MOSトランジスタのゲートは前記ビット線に接続されていることを特徴とする上記（９）記載の不揮発性半導体記憶装置。
【０２１８】
（１５）半導体基板の主面に形成された第１導電型のウェルと、前記ウェル内に第１方向に延在して形成された第２の半導体領域ソース／ドレイン拡散層領域と、前記半導体基板上に第１絶縁膜を介して形成された第１ゲートと、前記第１ゲート上に第２絶縁膜を介して形成された第２ゲートと、前記第１ゲートと第３絶縁膜を介して形成された第３ゲートとを有し、前記第３ゲートが前記第１方向に延在して形成され、前記第１ゲートの隙間に埋め込んで形成されているメモリセルと、前記第２ゲートに接続されたワード線を駆動するワード線制御回路と、前記第３ゲートを駆動する補助ゲート制御回路と、Nビットの書込みデータを保持することが可能な書込みデータ保持回路と、前記第２の半導体領域ソース／ドレイン拡散層領域のドレインに接続されたビット線に書込み阻止電圧を印加するための書込み阻止電圧発生回路と、前記書込みデータを検証するための判定回路を有し、前記メモリセルへのデータの書込みは、前記第２ゲートと前記第２の半導体領域のソースにそれぞれ独立した正の電圧を印加し、前記第１導電型のウェルと前記第２の半導体領域のドレインに０Vを印加した際にソース近傍のチャネル部で発生したホットエレクトロンを前記第１ゲートに注入し、前記メモリセルのしきい値を高くすることで行ない、前記書込みデータの検証は、前記第２ゲートに検証電圧を印加し、前記第２の半導体領域のドレインに正の電圧を印加し、前記第１導電型のウェルと前記第２の半導体領域のソースに０Vを印加し、前記メモリセルのしきい値の高低に対応して、前記第２の半導体領域のドレインに印加した正の電圧が保持されるか０Vになるかを、前記判定回路によって検証することを特徴とする不揮発性半導体記憶装置。
【０２１９】
（１６）前記判定回路は、フリップフロップ型の検証回路と、前記検証回路と前記ビット線を直列に接続するための第１のMOSトランジスタと、前記検証回路によって検証したデータを変換して前記ビット線に転送するための複数のMOSトランジスタ群１から構成され、前記第１のMOSトランジスタはN型MOSトランジスタで構成され、前記MOSトランジスタ群１は、直列に接続された第２のN型MOSトランジスタと第３のN型MOSトランジスタから構成され、前記第１のMOSトランジスタのゲートは第１の信号線に接続され、前記第２のN型MOSトランジスタのソースは前記ビット線に接続され、前記第３のN型MOSトランジスタのソースは内部電源に接続され、前記第２のN型MOSトランジスタのゲートは第２の信号線に接続され、前記第３のN型MOSトランジスタのゲートは前記フリップフロップ型の検証回路の出力ノードに接続されていることを特徴とする上記（１５）記載の不揮発性半導体記憶装置。
【０２２０】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果は以下の通りである。
【０２２１】
不揮発性半導体記憶装置の低消費電流での動作が可能である。
【０２２２】
不揮発性半導体記憶装置の高速動作が可能である。
【図面の簡単な説明】
【図１】 本発明の実施形態１及び２である書込み・ベリファイ動作の回路図。
【図２】 本発明の実施形態１であるベリファイ動作のタイミング波形図。
【図３】 本発明の実施形態２であるベリファイ動作のタイミング波形図。
【図４】 本発明の実施形態３及び４である書込み・ベリファイ動作の回路図。
【図５】 本発明の実施形態３及び５であるベリファイ動作のタイミング波形図。
【図６】 本発明の実施形態４及び６であるベリファイ動作のタイミング波形図。
【図７】 本発明の実施形態５及び６である書込み・ベリファイ動作の回路図。
【図８】 本発明の実施形態７である書込み・ベリファイ動作の回路図。
【図９】 本発明の実施形態７であるベリファイ動作のタイミング波形図。
【図１０】 本発明の実施形態８である書込み・ベリファイ動作の回路図。
【図１１】 本発明の実施形態８であるベリファイ動作のタイミング波形図。
【図１２】 ＦＮトンネルによる書込み動作を説明するためのメモリセルの要部断面図。
【図１３】 書込みデータ検証方法を説明するための概略回路図。
【図１４】 ホットエレクトロン注入による書込み動作を示したメモリセル要部断面図。
【図１５】 FNトンネルによる書込み・ベリファイ動作を説明するための回路図及びフローチャート図。
【図１６】 ホットエレクトロン注入による書込み・ベリファイ動作を説明するためのフローチャート図。
【図１７】 多値メモリの動作を説明するための概略特性図。
【図１８】 メモリマット要部の平面図。
【図１９】 メモリマット要部の断面図。
【図２０】 メモリマット要部の回路図。
【図２１】 メモリマット要部の回路図。
【図２２】 不揮発性半導体記憶装置の要部ブロック図。
【符号の説明】
１０…補助ゲート（第３ゲート）、１１…制御ゲート、１２…浮遊ゲート、１３…半導体領域（ソース領域）、１４…半導体領域（ドレイン領域）、１５…半導体ウェル、１６…半導体基板、１９…電流センス回路、２１…電圧センス回路、３３…センスラッチ回路（フリップフロップ型の検証回路）２０…ゲートデコーダ回路，３０…センス回路，４０…補助ゲートのデコーダ回路，５０…ブロックデコーダ回路，６０…サブデコーダ回路，７０…選択トランジスタ回路、AG…補助ゲート線、WL…ワード線、BLL、BLR…ビット線、SS…ソース線、VRPCL、VRPCR、VPCL、VPCR、VPCL２、VPCR２、VRSAL、VRSAR、VSLP、VSLN…内部電源、RPCL、RPCR、PCL、PCR、PCL２、PCR２、RSAL、RSAR、DDCL、DDCR、TRL、TRR…制御信号、SLL、SLR…センスラッチ回路の出力ノード、I／OL、I／OR…I／O線、YGL、YGR…Yゲート信号、YPGL、YPGR…Yプリゲート信号、t０〜t４３…タイミング。
Claims (11)
- 半導体基板の主面に形成された第１導電型のウェルと、前記ウェル内に第１方向に延在して形成されたソース/ドレイン半導体層領域と、前記半導体基板上に第１絶縁膜を介して形成された第１ゲートと、前記第１ゲート上に第２絶縁膜を介して形成された第２ゲートとからなるメモリセルと、前記第２ゲートに接続されたワード線を駆動するワード線制御回路と、Ｎビットの書込みデータを保持することが可能な書込みデータ保持回路と、前記ソース/ドレイン半導体層領域のドレインに接続されたビット線に書込み電圧を印加するための書込み電圧発生回路と、前記書込みデータを検証するための判定回路を有し、
前記判定回路は、フリップフロップ型の検証回路と、前記検証回路と前記ビット線を直列に接続するための第１のＭＯＳトランジスタと、前記検証回路によって検証したデータを変換して前記ビット線に転送するための複数のＭＯＳトランジスタ群１から構成され、
前記メモリセルへのデータの書込みは、前記第２ゲートと前記ドレインにそれぞれ独立した正の電圧を印加し、前記第１導電型のウェルと前記ソースに０Ｖを印加した際にドレイン近傍のチャネル部で発生したホットエレクトロンを前記第１ゲートに注入し、前記メモリセルのしきい値を高くすることで行ない、
前記書込みデータの検証は、前記第２ゲートに検証電圧を印加し、前記ドレインに正の電圧を印加し、前記第１導電型のウェルと前記ソースに０Ｖを印加し、前記メモリセルのしきい値の高低に対応して、前記ドレインに印加した正の電圧が保持されるか０Ｖになるかを、前記判定回路によって検証を行ない、
前記書込みと前記検証の一連の動作において、検証したデータを少なくとも１回は反転させることを特徴とする不揮発性半導体記憶装置。 - 前記第１のＭＯＳトランジスタはＮ型ＭＯＳトランジスタで構成され、前記ＭＯＳトランジスタ群１は、直列に接続された第２のＮ型ＭＯＳトランジスタと第３のＮ型ＭＯＳトランジスタから構成され、前記第１のＭＯＳトランジスタのゲートは第１の信号線に接続され、前記第２のＮ型ＭＯＳトランジスタのソースは前記ビット線に接続され、前記第３のＮ型ＭＯＳトランジスタのソースは内部電源に接続され、前記第２のＮ型ＭＯＳトランジスタのゲートは第２の信号線に接続され、前記第３のＮ型ＭＯＳトランジスタのゲートは前記フリップフロップ型の検証回路の第１の出力ノードあるいは第２の出力ノードに接続されていることを特徴とする請求項１記載の不揮発性半導体記憶装置。
- 前記第１のＭＯＳトランジスタはＮ型ＭＯＳトランジスタで構成され、前記ＭＯＳトランジスタ群１は、直列に接続された第２のＮ型ＭＯＳトランジスタとＰ型ＭＯＳトランジスタから構成され、前記第1のＭＯＳトランジスタのゲートは第１の信号線に接続され、
前記第２のＮ型ＭＯＳトランジスタのソースは前記ビット線に接続され、前記Ｐ型ＭＯＳトランジスタのソースは内部電源に接続され、前記第２のＮ型ＭＯＳトランジスタのゲートは第２の信号線に接続され、前記Ｐ型ＭＯＳトランジスタのゲートは前記フリップフロップ型の検証回路の出力ノードに接続されていることを特徴とする請求項１記載の不揮発性半導体記憶装置。 - 前記判定回路は、フリップフロップ型の検証回路と、前記検証回路と前記ビット線を直列に接続するための第１のＭＯＳトランジスタと、前記検証回路によって検証したデータを変換して前記ビット線に転送するための複数のＭＯＳトランジスタ群１から構成され、
前記第１のＭＯＳトランジスタはＮ型ＭＯＳトランジスタで構成され、
前記ＭＯＳトランジスタ群１は、直列に接続された第２のＮ型ＭＯＳトランジスタと第３のＮ型ＭＯＳトランジスタからなるＭＯＳトランジスタ群２と、直列に接続された第４のＮ型ＭＯＳトランジスタとＰ型MOSトランジスタからなるＭＯＳトランジスタ群３から構成され、
前記第１のＭＯＳトランジスタのゲートは第１の信号線に接続され、
前記第２のＮ型ＭＯＳトランジスタのソースと前記第４のＮ型ＭＯＳトランジスタのソースは前記ビット線に接続され、
前記第３のＮ型ＭＯＳトランジスタのソースは第１の内部電源に接続され、前記Ｐ型ＭＯＳトランジスタのソースは第２の内部電源に接続され、
前記第２のＮ型ＭＯＳトランジスタのゲートは第２の信号線に接続され、前記第４のＮ型ＭＯＳトランジスタのゲートは第３の信号線に接続され、
前記第３のＮ型ＭＯＳトランジスタのゲートと前記Ｐ型ＭＯＳトランジスタのゲートは、前記フリップフロップ型の検証回路の出力ノードに接続され、
前記判定回路は、前記フリップフロップ型の検証回路の出力ノードに表れた検証データに応じて、前記第２のＮ型ＭＯＳトランジスタまたは前記Ｐ型ＭＯＳトランジスタのいずれかが導通状態となり、さらに前記第３のＮ型ＭＯＳトランジスタまたは前記第４のＮ型ＭＯＳトランジスタを、前記第２の信号線または前記第３の信号線によって制御することにより、前記書込みと前記検証の一連の動作において検証データを一回は反転させることを特徴とする請求項１記載の不揮発性半導体記憶装置。 - 前記判定回路は、フリップフロップ型の検証回路と、前記検証回路と前記ビット線を直列に接続するための第１のＭＯＳトランジスタと、ビット線のデータを変換して前記フリップフロップ型の検証回路へ転送するための複数のＭＯＳトランジスタ群１から構成され、前記第１のＭＯＳトランジスタはＮ型ＭＯＳトランジスタで構成され、前記ＭＯＳトランジスタ群１は、直列に接続された第２のＮ型ＭＯＳトランジスタと第３のＮ型ＭＯＳトランジスタから構成され、前記第１のＭＯＳトランジスタのゲートは第１の信号線に接続され、前記第２のＮ型ＭＯＳトランジスタのソースは前記フリップフロップ型の検証回路の出力ノードに接続され、前記第３のＮ型ＭＯＳトランジスタのソースは内部電源に接続され、前記第３のＮ型ＭＯＳトランジスタのゲートは前記ビット線に接続され、
前記判定回路は、前記第１のＮ型ＭＯＳトランジスタを介して検証データをビット線に転送した後、ビット線の電圧レベルと前記第２の信号線に応じて、前記第２ならびに前記第３のＮ型ＭＯＳトランジスタとを導通状態とさせることで、書込みと検証の一連の動作において検証データを一回は反転させることを特徴とする請求項１記載の不揮発性半導体記憶装置。 - 半導体基板の主面に形成された第１導電型のウェルと、前記ウェル内に第１方向に延在して形成されたソース/ドレイン半導体層領域と、前記半導体基板上に第１絶縁膜を介して
形成された第１ゲートと、前記第１ゲート上に第２絶縁膜を介して形成された第２ゲートと、前記第１ゲートと第３絶縁膜を介して形成された第３ゲートとを有し、
前記第３ゲートが前記第1方向に延在して形成され、前記第1ゲートの隙間に埋め込んで形成されているメモリセルと、前記第２ゲートに接続されたワード線を駆動するワード線制御回路と、前記第３ゲートを駆動する補助ゲート制御回路と、Ｎビットの書込みデータを保持することが可能な書込みデータ保持回路と、前記ソース/ドレイン半導体層領域のドレインに接続されたビット線に書込み電圧を印加するための書込み電圧発生回路と、前記書込みデータを検証するための判定回路を有し、
前記判定回路は、フリップフロップ型の検証回路と、前記検証回路と前記ビット線を直列に接続するための第１のＭＯＳトランジスタと、前記検証回路によって検証したデータを変換して前記ビット線に転送するための複数のＭＯＳトランジスタ群１から構成され、
前記メモリセルへのデータの書込みは、前記第２ゲートとドレインにそれぞれ独立した正の電圧を印加し、前記第１導電型のウェルと前記ソースに０Ｖを印加した際にドレイン近傍のチャネル部で発生したホットエレクトロンを前記第１ゲートに注入し、前記メモリセルのしきい値を高くすることで行ない、
前記書込みデータの検証は、前記第２ゲートに検証電圧を印加し、前記ドレインに正の電圧を印加し、前記第１導電型のウェルと前記ソースに０Ｖを印加し、前記メモリセルの しきい値の高低に対応して、前記ドレインに印加した正の電圧が保持されるか０Ｖになるかを、前記判定回路によって検証を行ない、
前記書込みと前記検証の一連の動作において、検証したデータを少なくとも１回は反転させることを特徴とする不揮発性半導体記憶装置。 - 前記第１のＭＯＳトランジスタはＮ型ＭＯＳトランジスタで構成され、前記ＭＯＳトランジスタ群１は、直列に接続された第２のＮ型ＭＯＳトランジスタと第３のＮ型ＭＯＳトランジスタから構成され、前記第１のＭＯＳトランジスタのゲートは第１の信号線に接続され、前記第２のＮ型ＭＯＳトランジスタのソースは前記ビット線に接続され、前記第３のＮ型ＭＯＳトランジスタのソースは内部電源に接続され、前記第２のＮ型ＭＯＳトランジスタのゲートは第２の信号線に接続され、前記第３のＮ型ＭＯＳトランジスタのゲートは前記フリップフロップ型の検証回路の第１の出力ノードあるいは第２の出力ノードに接続されていることを特徴とする請求項６記載の不揮発性半導体記憶装置。
- 前記第１のＭＯＳトランジスタはＮ型ＭＯＳトランジスタで構成され、前記ＭＯＳトランジスタ群１は、直列に接続された第２のＮ型ＭＯＳトランジスタとＰ型ＭＯＳトランジスタから構成され、前記第１のＭＯＳトランジスタのゲートは第１の信号線に接続され、前記第２のＮ型ＭＯＳトランジスタのソースは前記ビット線に接続され、前記Ｐ型ＭＯＳトランジスタのソースは内部電源に接続され、前記第２のＮ型ＭＯＳトランジスタのゲートは第２の信号線に接続され、前記Ｐ型ＭＯＳトランジスタのゲートは前記フリップフロップ型の検証回路の出力ノードに接続されていることを特徴とする請求項６記載の不揮発性半導体記憶装置。
- 前記判定回路は、フリップフロップ型の検証回路と、前記検証回路と前記ビット線を直列に接続するための第１のＭＯＳトランジスタと、前記検証回路によって検証したデータを変換して前記ビット線に転送するための複数のＭＯＳトランジスタ群1から構成され、
前記第１のＭＯＳトランジスタはＮ型ＭＯＳトランジスタで構成され、前記ＭＯＳトランジスタ群１は、直列に接続された第２のＮ型ＭＯＳトランジスタと第３のＮ型ＭＯＳトランジスタからなるＭＯＳトランジスタ群２と、直列に接続された第４のＮ型ＭＯＳトランジスタとＰ型MOSトランジスタからなるＭＯＳトランジスタ群３から構成され、前記第１のＭＯＳトランジスタのゲートは第１の信号線に接続され、前記第２のＮ型ＭＯＳトランジスタのソースと前記第４のＮ型ＭＯＳトランジスタのソースは前記ビット線に接続され、
前記第３のＮ型ＭＯＳトランジスタのソースは第１の内部電源に接続され、前記Ｐ型ＭＯＳトランジスタのソースは第２の内部電源に接続され、前記第２のＮ型ＭＯＳトランジスタのゲートは第２の信号線に接続され、前記第４のＮ型ＭＯＳトランジスタのゲートは第３の信号線に接続され、前記第３のＮ型ＭＯＳトランジスタのゲートと前記Ｐ型ＭＯＳトランジスタのゲートは、前記フリップフロップ型の検証回路の出力ノードに接続され、
前記判定回路は、前記フリップフロップ型の検証回路の出力ノードに表れた検証データに応じて、前記第２のＮ型ＭＯＳトランジスタまたは前記Ｐ型ＭＯＳトランジスタのいずれかが導通状態となり、さらに前記第３のＮ型ＭＯＳトランジスタまたは前記第４のＮ型ＭＯＳトランジスタを、前記第２の信号線または前記第３の信号線によって制御することにより、書込みと検証の一連の動作において検証データを一回は反転させることを特徴とする請求項６記載の不揮発性半導体記憶装置。 - 前記判定回路は、フリップフロップ型の検証回路と、前記検証回路と前記ビット線を直列に接続するための第１のＭＯＳトランジスタと、ビット線のデータを変換して前記フリップフロップ型の検証回路へ転送するための複数のＭＯＳトランジスタ群１から構成され、
前記第１のＭＯＳトランジスタはＮ型ＭＯＳトランジスタで構成され、前記ＭＯＳトランジスタ群1は、直列に接続された第２のＮ型ＭＯＳトランジスタと第３のＮ型ＭＯＳトランジスタから構成され、前記第１のＭＯＳトランジスタのゲートは第１の信号線に接続され、前記第２のＮ型ＭＯＳトランジスタのソースは前記フリップフロップ型の検証回路の出力ノードに接続され、前記第３のＮ型ＭＯＳトランジスタのソースは内部電源に接続され、前記第３のＮ型ＭＯＳトランジスタのゲートは前記ビット線に接続され、
前記判定回路は、前記第１のＮ型ＭＯＳトランジスタを介して検証データをビット線に転送した後、ビット線の電圧レベルと前記第２の信号線に応じて、前記第２ならびに前記第３のＮ型ＭＯＳトランジスタとを導通状態とさせることで、書込みと検証の一連の動作において検証データを一回は反転させることを特徴とする請求項６記載の不揮発性半導体記憶装置。 - 半導体基板の主面に形成された第１導電型のウェルと、前記ウェル内に第１方向に延在して形成された第２の半導体領域ソース/ドレイン拡散層領域と、前記半導体基板上に第１絶縁膜を介して形成された第1ゲートと、前記第１ゲート上に第２絶縁膜を介して形成された第２ゲートとからなるメモリセルと、前記第２ゲートに接続されたワード線を駆動するワード線制御回路と、書込みデータを保持することが可能な書込みデータ保持回路と、前記第２の半導体領域ソース/ドレイン拡散層領域のドレインに接続されたビット線に書込み電圧を印加するための書込み電圧発生回路と、前記書込みデータを検証するための判定回路を有し、前記メモリセルへのデータの書込みは、前記第２ゲートと前記第２の半導体領域のドレインにそれぞれ独立した正の電圧を印加し、前記第１導電型のウェルと前記第２の半導体領域のソースにOVを印加した際にドレイン近傍のチャネル部で発生したホットエレクトロンを前記第1ゲートに注入し、前記メモリセルのしきい値を高くすることで行ない、前記書込みデータの検証は、前記第２ゲートに検証電圧を印加し、前記第２の半導体領域のドレインに正の電圧を印加し、前記第１導電型のウェルと前記第２の半導体領域のソースにOVを印加し、前記メモリセルのしきい値のレベルに対応して、前記第２の半導体領域のドレインに印加した正の電圧が保持されるかOVに減少するかを、前記判定回路によって検証し、
前記判定回路は、フリップフロップ型の検証回路と、前記検証回路と前記ビット線を直列に接続するための第１のＭＯＳトランジスタと、ビット線のデータを変換して前記フリップフロップ型の検証回路へ転送するための複数のＭＯＳトランジスタ群１から構成され、前記第１のＭＯＳトランジスタはＮ型ＭＯＳトランジスタで構成され、前記ＭＯＳトランジスタ群１は、直列に接続された第２のＮ型ＭＯＳトランジスタと第３のＮ型ＭＯＳトランジスタから構成され、前記第１のＭＯＳトランジスタのゲートは第１の信号線に接続され、前記第２のＮ型ＭＯＳトランジスタのソースは前記ブリップフロップ型の検証回路の出力ノードに接続され、前記第３のＮ型ＭＯＳトランジスタのソースは内部電源に接続され、前記第３のＮ型ＭＯＳトランジスタのゲートは前記ビット線に接続され、
前記判定回路は、前記第１のＮ型ＭＯＳトランジスタを介して検証データをビット線に転送した後、ビット線の電圧レベルと前記第２の信号線に応じて、前記第２ならびに前記第３のＮ型ＭＯＳトランジスタとを導通状態とさせることで、書込みと検証の一連の動作において検証データを一回は反転させることを特徴とする不揮発性半導体記憶装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000027341A JP4002710B2 (ja) | 2000-01-31 | 2000-01-31 | 不揮発性半導体記憶装置 |
| TW089126625A TW488076B (en) | 2000-01-31 | 2000-12-13 | Non-volatile semiconductor memory device |
| US09/769,358 US6414877B2 (en) | 2000-01-31 | 2001-01-26 | Nonvolatile semiconductor memory device |
| KR1020010004522A KR100750443B1 (ko) | 2000-01-31 | 2001-01-31 | 불휘발성 반도체 기억 장치 |
| US10/173,305 US6525968B2 (en) | 2000-01-31 | 2002-06-18 | Nonvolatile semiconductor memory device |
| US10/338,018 US6724659B2 (en) | 2000-01-31 | 2003-01-08 | Nonvolatile semiconductor memory device |
| US10/786,025 US6903975B2 (en) | 2000-01-31 | 2004-02-26 | Nonvolatile semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000027341A JP4002710B2 (ja) | 2000-01-31 | 2000-01-31 | 不揮発性半導体記憶装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001216790A JP2001216790A (ja) | 2001-08-10 |
| JP2001216790A5 JP2001216790A5 (ja) | 2005-02-03 |
| JP4002710B2 true JP4002710B2 (ja) | 2007-11-07 |
Family
ID=18552927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000027341A Expired - Fee Related JP4002710B2 (ja) | 2000-01-31 | 2000-01-31 | 不揮発性半導体記憶装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (4) | US6414877B2 (ja) |
| JP (1) | JP4002710B2 (ja) |
| KR (1) | KR100750443B1 (ja) |
| TW (1) | TW488076B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4002710B2 (ja) * | 2000-01-31 | 2007-11-07 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
| US7528447B2 (en) * | 2005-04-06 | 2009-05-05 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory and method for controlling a non-volatile semiconductor memory |
| US7759721B2 (en) * | 2006-05-17 | 2010-07-20 | Macronix International Co., Ltd. | Single poly non-volatile memory device with inversion diffusion regions and methods for operating the same |
| JP4958244B2 (ja) * | 2006-09-15 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8208296B2 (en) * | 2010-02-16 | 2012-06-26 | Spansion Llc | Apparatus and method for extended nitride layer in a flash memory |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0477369B1 (en) * | 1989-06-12 | 1997-08-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| US5194819A (en) * | 1990-08-10 | 1993-03-16 | Setra Systems, Inc. | Linearized capacitance sensor system |
| US5078220A (en) * | 1990-08-10 | 1992-01-07 | Setra Systems, Inc. | Multiple sensor capacitive measurement system |
| FR2683664A1 (fr) * | 1991-11-13 | 1993-05-14 | Sgs Thomson Microelectronics | Memoire integree electriquement programmable a un seuil transistor. |
| US5294889A (en) * | 1992-03-27 | 1994-03-15 | Tandy Corporation | Battery operated capacitance measurement circuit |
| KR0145382B1 (ko) * | 1995-03-21 | 1998-08-17 | 김주용 | 플래쉬 이이피롬셀의 문턱전압 자동 검증회로 |
| KR100253868B1 (ko) * | 1995-11-13 | 2000-05-01 | 니시무로 타이죠 | 불휘발성 반도체기억장치 |
| WO2004090908A1 (ja) * | 1996-06-11 | 2004-10-21 | Nobuyoshi Takeuchi | ベリファイ機能を有する不揮発性記憶装置 |
| JPH11317085A (ja) * | 1998-05-08 | 1999-11-16 | Sony Corp | プログラム・ベリファイ回路及びプログラム・ベリファイ方法 |
| JP3905990B2 (ja) * | 1998-12-25 | 2007-04-18 | 株式会社東芝 | 記憶装置とその記憶方法 |
| JP2000228094A (ja) * | 1999-02-04 | 2000-08-15 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2000339977A (ja) * | 1999-05-28 | 2000-12-08 | Nec Corp | データ設定方法および装置、データ記憶装置、情報記憶媒体 |
| DE10043397B4 (de) * | 1999-09-06 | 2007-02-08 | Samsung Electronics Co., Ltd., Suwon | Flash-Speicherbauelement mit Programmierungszustandsfeststellungsschaltung und das Verfahren dafür |
| JP4002710B2 (ja) * | 2000-01-31 | 2007-11-07 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
-
2000
- 2000-01-31 JP JP2000027341A patent/JP4002710B2/ja not_active Expired - Fee Related
- 2000-12-13 TW TW089126625A patent/TW488076B/zh not_active IP Right Cessation
-
2001
- 2001-01-26 US US09/769,358 patent/US6414877B2/en not_active Expired - Lifetime
- 2001-01-31 KR KR1020010004522A patent/KR100750443B1/ko not_active IP Right Cessation
-
2002
- 2002-06-18 US US10/173,305 patent/US6525968B2/en not_active Expired - Lifetime
-
2003
- 2003-01-08 US US10/338,018 patent/US6724659B2/en not_active Expired - Lifetime
-
2004
- 2004-02-26 US US10/786,025 patent/US6903975B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6525968B2 (en) | 2003-02-25 |
| US6724659B2 (en) | 2004-04-20 |
| US20010010646A1 (en) | 2001-08-02 |
| TW488076B (en) | 2002-05-21 |
| JP2001216790A (ja) | 2001-08-10 |
| US6903975B2 (en) | 2005-06-07 |
| US20040165429A1 (en) | 2004-08-26 |
| US20030095440A1 (en) | 2003-05-22 |
| KR20010100779A (ko) | 2001-11-14 |
| US20020159295A1 (en) | 2002-10-31 |
| US6414877B2 (en) | 2002-07-02 |
| KR100750443B1 (ko) | 2007-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100259972B1 (ko) | 메모리 셀당 2개 이상의 저장 상태들을 갖는 불휘발성 반도체 메모리 장치 | |
| JP4084922B2 (ja) | 不揮発性記憶装置の書込み方法 | |
| US5446690A (en) | Semiconductor nonvolatile memory device | |
| JP3983969B2 (ja) | 不揮発性半導体記憶装置 | |
| KR100256616B1 (ko) | 불휘발성 반도체 기억장치 | |
| JP4751039B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3940570B2 (ja) | 半導体記憶装置 | |
| JP3204119B2 (ja) | 不揮発性半導体メモリおよびそのデータ書込方法 | |
| JPH10302486A (ja) | 半導体記憶装置 | |
| US8848446B2 (en) | Nonvolatile semiconductor memory device | |
| JP3708912B2 (ja) | 半導体集積回路装置 | |
| KR19980071738A (ko) | 반도체 메모리 | |
| JPH0982097A (ja) | 半導体不揮発性記憶装置およびそれを用いたコンピュータシステム | |
| TW200411665A (en) | Method of erasing data of nonvolatile semiconductor memory unit | |
| JP4002710B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2005122841A (ja) | 不揮発性半導体記憶装置 | |
| JP2923643B2 (ja) | 多値メモリの記録方法および半導体記憶装置 | |
| JP2010218623A (ja) | 不揮発性半導体記憶装置 | |
| JP3800466B2 (ja) | 半導体記憶装置 | |
| JP4273558B2 (ja) | 不揮発性半導体記憶装置およびその消去ベリファイ方法 | |
| JP2001101879A (ja) | 半導体記憶装置 | |
| JPH10241381A (ja) | 半導体不揮発性記憶装置 | |
| KR100486444B1 (ko) | 반도체기억장치 | |
| JP2007184104A (ja) | 不揮発性半導体記憶装置 | |
| JP2007184105A (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040301 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040301 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070724 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070820 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130824 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |