KR20200032676A - 비휘발성 메모리의 리텐션 로직 - Google Patents

비휘발성 메모리의 리텐션 로직 Download PDF

Info

Publication number
KR20200032676A
KR20200032676A KR1020200030809A KR20200030809A KR20200032676A KR 20200032676 A KR20200032676 A KR 20200032676A KR 1020200030809 A KR1020200030809 A KR 1020200030809A KR 20200030809 A KR20200030809 A KR 20200030809A KR 20200032676 A KR20200032676 A KR 20200032676A
Authority
KR
South Korea
Prior art keywords
retention
memory cells
threshold voltage
write
addresses
Prior art date
Application number
KR1020200030809A
Other languages
English (en)
Other versions
KR102198436B1 (ko
Inventor
춘-시웅 훙
나이-핑 쿠오
쿠엔-롱 창
켄-후이 첸
유-첸 왕
Original Assignee
매크로닉스 인터내셔널 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매크로닉스 인터내셔널 컴퍼니 리미티드 filed Critical 매크로닉스 인터내셔널 컴퍼니 리미티드
Publication of KR20200032676A publication Critical patent/KR20200032676A/ko
Application granted granted Critical
Publication of KR102198436B1 publication Critical patent/KR102198436B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention

Abstract

집적 회로 메모리 장치는, 메모리 셀들의 어레이로서, 선택된 독출 바이어스를 초과하는 최소 문턱 전압에 의해 특징지어지는 상위 문턱 전압 상태를 포함하는 문턱 전압 상태들을 이용하여 어레이 내의 메모리 셀들에 데이터 값들을 저장하는 비휘발성 전하 트랩형 메모리 셀들의 어레이를 포함한다. 컨트롤러는 대기 모드, 기입 모드 및 독출 모드를 포함한다. 리텐션 검사 로직은 파워-업 시, 또는 대기 모드 동안 문턱 전압 리텐션 검사를 실패한 상위 문턱 전압 상태의 메모리 셀들의 확인을 실행한다. 또한, 확인된 메모리 셀들을 재프로그램하는 로직이 제공된다.

Description

비휘발성 메모리의 리텐션 로직{RETENTION LOGIC FOR NON-VOLATILE MEMORY}
본 발명은 집적 회로 메모리에 관한 것으로, 보다 구체적으로, 비휘발성 메모리에서 발생하는 데이터 리텐션(retention) 문제들에 관한 것이다.
플래시 메모리 장치들에서는 메모리 셀들에서 셀 문턱 전압을 형성하는 전하가 트랩(trap)됨으로써 데이터가 저장된다. 이러한 셀 문턱 전압을 감지함으로써, 데이터 값들이 독출될 수 있다. 그러나, 메모리 셀 사이즈가 감소됨에 따라, 전하 리텐션(전하 유지, charge retention), 및 이에 따른 데이터 리텐션(데이터 유지, data retention)이 악화될 수 있다. 장시간 동안 및 파워-온/오프 시에도 데이터를 저장하는 비휘발성 메모리 장치들에서, 데이터 리텐션은 중요한 성능 지표이다.
일반적으로, 비휘발성 메모리 장치 성능을 향상시키도록, 집적 회로 메모리의 데이터 리텐션을 향상시키는 기술을 제공하는 것이 바람직하다.
본 발명의 일 목적은 향상된 데이터 리텐션을 가지는 메모리 장치 및 메모리 장치의 구동 방법을 제공하는 것이다.
리텐션 검사 로직을 포함하는 비휘발성 메모리가 개시된다. 상기 메모리는, 선택된 독출 바이어스를 초과하는 것으로 특징지어지는 상위 문턱 전압 상태를 포함하는 문턱 전압 상태들을 이용하여 데이터 값들을 저장하는 메모리 셀들의 어레이를 가지는 집적 회로를 포함할 수 있다. 컨트롤러는 문턱 전압 리텐션 검사에 실패한 상기 상위 문턱 전압 상태의 메모리 셀들을 확인하는 리텐션 검사 로직, 및, 예를 들어 프로그래밍에 의해, 상기 확인된 메모리 셀들의 문턱 전압을 개선시키는 로직을 포함한다.
본 기술의 다른 측면들 및 장점들은 첨부된 도면, 상세한 설명 및 특허청구범위를 참조하여 이해될 수 있다.
본 발명의 실시예들에 따른 메모리 장치 및 메모리 장치의 구동 방법은 데이터 리텐션을 향상시킬 수 있다.
도 1은 리텐션 검사 로직을 구현한 플래시 메모리 집적 회로의 일 예의 개략적인 블록도이다.
도 2는 단일 비트 플래시 메모리 셀들의 하위 및 상위 문턱 전압 상태들에 대한 문턱 전압 범위를 나타내는 개략적인 그래프이다.
도 3은 집적 회로 메모리에서 파워-온 시 실행되는 리텐션 검사 로직의 개략적인 도면이다.
도 4는 집적 회로 메모리에서 구현될 수 있는 리텐션 검사 로직에 대한 개략적인 순서도이다.
도 5는 집적 회로 메모리에서의 대기 모드(stand-by mode)에서 실행되는 리텐션 검사 로직에 대한 개략적인 순서도이다.
도 6은 여기에 개시된 리텐션 검사 로직을 지원하도록 구현된 수정된 기입 처리의 개략적인 도면이다.
도 7은 여기에 개시된 리텐션 검사 로직을 실행하는 집적 회로 컨트롤러에 대한 개략적인 상태도이다.
본 발명의 실시예들에 대한 상세한 설명이 도 1 내지 도 6을 참조하여 기재된다.
도 1은 리텐션 검사 로직(retention check logic) 및 리텐션 기입 모드를 포함하는 플래시 메모리 집적 회로의 일 예의 블록도이다. 개략적으로, 상기 집적 회로는 y-패스 게이트들(11)에 연결된 비휘발성 전하 트랩형 메모리 셀들의 열들, 및 x-디코더(12)에 연결된 셀들의 행들을 가지는 메인 플래시 어레이(10)를 포함한다. y-디코더(13)는 y-패스 게이트들(11)에 연결된다. y-패스 게이트들(11)은 프로그램 데이터 고전압 회로(PGM DATA HV, 14)를 통하여 프로그램 데이터 래치들(16)에 연결되고, 이들은 다시 입출력(I/O) 버퍼(17)에 연결된다. 또한, y-패스 게이트들(11)은 감지 증폭기들(15)에 연결되고, 이들은 다시 입출력 버퍼(17)에 연결된다. 상기 집적 회로는 제어 입력 로직(30), 어드레스 래치 및 버퍼(31), 커맨드 데이터 래치(20), 커맨드 데이터 디코더(21), 상태 레지스터(22), 및 상태 머신(23)을 포함한다. 또한, 상기 집적 회로는 x-디코더(12)에 연결된 프로그램(program, PGM)/소거(erase, ER)/리텐션(retention, RTN) 고전압 회로들(25)을 더 포함한다. 상태 머신(23)은, 보다 상세히 후술될 바와 같이, 프로그램, 소거, 독출 및 리텐션 모드들로 동작하도록 구성된다. 본 예에서, 상태 머신(23)은, 리텐션 기입 처리의 대상인 어드레스들의 큐(queue)를 저장할 수 있는 리텐션 어드레스 래치들(24)의 블록에 연결된다.
제어 입력 로직(30)은 입력 핀들(CE#, OE#, WE#, RESET#, BYTE#, 및 WP#/ACC)(35)에 연결되고, 외부 어드레스 핀들(A0-AM)(36)을 래치하도록 어드레스 래치 및 버퍼(31)를 인에이블하는 내부 타이밍 제어 신호들을 생성한다. 내부 어드레스들이 어드레스 래치 및 버퍼(31)로부터, x-디코더(12), y-디코더(13), y-패스 게이트들(11), 및 플래시 어레이(10)로 구성된 상기 메인 어레이 및 디코드들에 출력된다. x-디코더(12)는 상기 플래시 어레이의 워드 라인들을 디코딩하고, y-디코더(13)는 상기 플래시 어레이의 비트 라인들을 디코딩한다. 상기 비트 라인들은 y-패스 게이트들(11)을 통하여 선택적으로 감지 증폭기들(15) 및 프로그램 데이터 고전압 회로(14)에 전기적으로 연결된다. 감지 증폭기들(15)은 상기 플래시 메모리의 내용들을 독출하도록 이용되고, 프로그램 데이터 고전압 회로 블록(14)은 프로그래밍 동안 비트 라인들에 고전력을 선택적으로 전달하도록 이용된다. I/O 버퍼(17)는 출력 패드들(Q0-Q15/A-1)(37) 상의 입력 및 출력을 제어한다. 독출 동작 동안, I/O 버퍼(17)는 감지 증폭기들(15)로부터 데이터를 수신하고, 이에 따라 출력 패드들(37)을 구동한다. 프로그램 커맨드의 마지막 사이클에서, 예를 들어, I/O 버퍼(17)는 출력 패드들(Q0-Q15/A-1)(37) 상의 데이터를 프로그램 데이터 래치(16)로 전송하고, 프로그램 데이터 래치(16)는 사용자 입력 패턴에 따라 워드(word) 또는 바이트(byte)로 비트들을 선택적으로 프로그램하도록 프로그램 데이터 고전압 회로(14) 내의 고전력 드라이버들을 제어한다.
프로그램/소거/리텐션 고전압 회로들(25)은 x-디코더(12), 플래시 어레이(10), 및 프로그램 데이터 고전압 회로(14) 블록들에 필요한 고전압을 생성 및 전달한다.
상기 집적 회로는, 상태 머신(23), 상태 레지스터(22), 커맨드 데이터 디코더(21), 및 커맨드 데이터 래치(20)로 구성된 로직 제어 모듈을 포함하는 컨트롤러 회로를 포함한다.
예를 들어, 사용자가 WE#을 토글링하여 커맨드를 전송한 경우, Q0-Q15/A-1 상의 상기 커맨드가 커맨드 데이터 래치(20)에서 래치되고, 커맨드 데이터 디코더(21)에 의해 디코딩된다. 상태 레지스터(22)는 상기 커맨드를 수신하고, 상기 장치의 현재 상태를 기록한다. 상태 머신(23)은 블록도 내의 각 블록을 제어함으로써 상기 현재 커맨드 상태에 따라 프로그램 또는 소거를 위한 내부 알고리즘들을 구현한다. 플래시 메모리 어레이는 바이트(Byte) 모드(x8) 또는 워드(Word) 모드(x16) 독출 및 기입 처리들을 수행하도록 구성될 수 있다. 다른 실시예들에서, 상기 집적 회로는 페이지 모드 기입 및 독출을 수행하도록 구성될 수 있다.
또한, 상태 머신(23)은 후술될 바와 같이 리텐션 독출 검사(retention read check) 및 리텐션 기입(retention write)을 포함하는 리텐션 검사 알고리즘들을 구현한다. 상기 리텐션 검사 알고리즘들을 지원하도록, 한 세트의 리텐션 어드레스 래치들(24)이 상기 리텐션 검사 처리들을 지원하도록 이용될 수 있는 어드레스 버퍼로서 제공된다. 다른 실시예들에서, 상기 리텐션 검사 처리들은 상태 머신(23)으로부터 이격된 상기 집적 회로 상의 로직을 이용하여 구현될 수 있다. 일 구현예에서, 상태 머신(23), 및 상기 리텐션 모드 알고리즘들을 구현하는 임의의 별도 로직은 전체 또는 일부가, 베릴로그(Verilog)와 같은 고급 기술 언어(high-level description language)를 이용하여 정의되는 전용 로직 회로를 이용하여 구현될 수 있다. 다른 구현예에서, 리텐션 검사 처리들, 프로그램 처리들 및 소거 처리들을 구현하는 상기 알고리즘들의 하나 이상이 적합한 소프트웨어를 가지는 온-칩 범용 프로세서(on-chip general purpose processor)를 이용하여 구현될 수 있다. 또한, 전용 로직 및 소프트웨어 제어 범용 프로세서들의 조합이 이러한 알고리즘들을 구현하도록 적용될 수 있다.
일 측면에서, 여기에 개시된 기술은, 복수의 워드 라인들 및 비트 라인들에 의해 접근되고, 서로 다른 문턱 전압 상태들을 이용하여 메모리 셀들에 데이터 값들을 저장하는 메모리 셀들의 어레이를 포함한다. 상기 기술의 본 측면에서, 상태 머신(23) 및 지원(supporting) 로직과 같은 컨트롤러는, 예를 들어 대기 모드(stand-by mode) 또는 파워-온 모드(power-on mode)에서 메모리 셀들의 문턱 전압 상태를 독출하도록 상기 메모리 셀들 중 하나에 연관된 워드 및 비트 라인들을 바이어스(bias)하도록 구성된다. 리텐션 검사 동작들은, 다른 메모리 관리 처리들, 또는 다른 이유들로 상기 메모리를 이용하는 처리들뿐만 아니라, 이러한 대기 모드 독출 동작을 이용할 수 있다.
도 2는 플래시 메모리 어레이에서의 메모리 셀들의 문턱 전압 분포들을 나타내는 개략적인 도면이다. 도 2에서, 수직축은 특정 문턱 전압(즉, 메모리 셀이 감지 회로들에 대하여 충분한 정도로 턴-온되는 워드 라인 전압)을 가지는 셀들의 수를 나타내고, 수평축은 상응하는 샘플에 대한 상기 워드 라인 전압을 나타낸다. 단일 비트 메모리 셀의 경우, 데이터 값들을 나타내도록 이용되는 두 개의 문턱 전압 분포들이 존재한다. 하위 문턱 전압 분포(50)는 어레이 내의 메모리 셀들에 대한 하위 문턱 전압 메모리 상태에 상응한다. 상위 문턱 전압 분포(50)는 어레이 내의 메모리 셀들에 대한 상위 문턱 전압 메모리 상태에 상응한다. 독출 모드에서, 메모리 장치는 하위 문턱 전압 분포(50)와 상위 문턱 전압 분포(51) 사이의 전압 레벨(52)을 가지는 독출 전압을 인가한다. 하위 문턱 전압(50)의 최대 문턱 전압과 상위 문턱 전압(51)의 최소 문턱 전압 사이의 범위는 상기 메모리 셀들의 성공적인 독출을 위한 마진을 나타낸다.
부유 게이트 및 전하 트랩형 플래시 메모리에서, 사이즈가 계속해서 스케일 다운됨에 따라, 전하 누설에 의해 데이터 리텐션이 악화될 수 있다. 또한, 데이터 리텐션은 다른 타입의 메모리들에 대해서도 문제될 수 있다. 데이터 리텐션은 장치의 수명 동안 어레이의 메모리 셀들의 문턱 전압들이 이동하는 경우 악화될 수 있다. 이러한 현상은 도 2에 도시된 이동된 문턱 전압 분포(53)로 표현될 수 있고, 문턱 전압을 설정하도록 트랩된 전하를 이용하는 메모리 셀들에서, 특히 이들이 상위 문턱 전압 상태일 때, 시간이 흐름에 따라 전하가 손실됨으로써 이들의 문턱 전압이 이동할 수 있다. 이러한 문턱 전압의 이동(shift)은 상기 마진을 감소시키고, 이에 따라 신뢰성 문제를 유발할 수 있다.
여기에 개시된 바와 같이, 메모리 어레이의 메모리 셀들의 리텐션 검사를 수행하는 로직이 제공된다. 상기 리텐션 검사는, 전하 손실, 또는 문턱 전압 감소를 일으키는 다른 조건을 가진 메모리 셀들을 검출하도록, 예를 들어 레벨(54)의 워드 라인 전압을 포함하는 독출 바이어스를 이용하여 테스트 독출을 수행하는 것을 포함한다. 이와 달리, 상기 리텐션 독출은, 예를 들어, 문턱 전압이 이동된 셀들을 검출하도록 감지 증폭기 또는 비트 라인 로드 회로들의 감지 바이어스들을 설정하면서, 일반 독출과 동일한 워드 라인 전압을 이용하는 독출 바이어스를 이용하는 것과 같은 다른 바이어스 기술들을 채용할 수 있다. 상기 리텐션 검사는, 이러한 메모리 셀들을 검출하는 것, 및 그 후, 화살표(55)로 표시된, 상기 검출된 셀들의 문턱 전압을 증가시킬 수 있는 리텐션 기입 처리를 수행하는 것을 수반할 수 있다. 이러한 문턱 전압의 증가는 셀 문턱 전압을 상기 독출 바이어스로부터 이격시킴으로써 이의 데이터 리텐션 조건을 향상시킬 수 있다.
상기 리텐션 기입 처리는 프로그램 커맨드에 응답하여 수행되는 일반 프로그램 시퀀스와 동일할 수 있다. 이와 달리, 상기 리텐션 기입은 상기 일반 프로그램 시퀀스와 상이할 수 있다. 예를 들어, 상기 리텐션 기입은 상기 일반 프로그램 시퀀스와 상이한 전압들 및/또는 상이한 펄스폭들을 채용할 수 있다. 또한, 상기 리텐션 기입은 일반 프로그램 시퀀스들에서 수행되는 일부 단계들을 생략할 수 있다. 리텐션 기입 시 일반 프로그램과 다른 시퀀스의 사용은 로직 설계를 복잡하게 만들 수 있으므로, 일부 프로그래밍 기술들에서는 동일한 시퀀스를 사용하는 것이 바람직할 수 있다.
데이터 리텐션을 향상시키기 위하여, 도 3에 도시된 바와 같이, 장치에 대한 파워-온 시퀀스 후 수행되는 리텐션 검사가 구현될 수 있다. 도 3에 도시된 상기 리텐션 검사에 따라, 상기 장치가 파워-온될 때(70), 상기 장치의 로직은, 리텐션 검사 문턱 전압보다 낮은 문턱 전압을 가진 상위 문턱 전압 메모리 상태의 메모리 셀들을 검출할 수 있는 리텐션 독출 검사 시퀀스(71)를 실행한다. 리텐션 독출 검사 시퀀스(71) 후, 또는 병렬 또는 파이프라인 방식으로 리텐션 기입 시퀀스(72)가 상기 리텐션 검사를 실패한 임의의 셀에 대하여 수행될 수 있다. 상기 리텐션 기입 시퀀스가 실행되기 전에 중단(interruption)이 발생한 경우, 상기 리텐션 검사를 실패한 셀들의 어드레스들이, 바람직하게는 상기 장치 상에, 저장될 수 있다. 리텐션 기입 시퀀스(72)는 리텐션 독출 검사 시퀀스(71) 동안에 확인된 셀들의 문턱 전압들을 증가시킬 수 있다. 이러한 알고리즘은 사용자 커맨드(73)에 의해 중단될 때까지 지속될 수 있다. 사용자 커맨드의 검출 시, 예를 들어 인터럽트(interrupt) 신호에 응답하여, 상기 리텐션 모드 처리가 중지되고, 상기 사용자 커맨드가 실행된다(74). 이러한 방식으로, 상기 사용자 커맨드는 상기 리텐션 검사 처리보다 높은 우선순위로 처리되고, 이에 따라 상기 장치의 임무 기능들에 대한 지연을 전혀 또는 거의 발생시키지 않는다.
도 4는 예시적인 리텐션 검사 알고리즘을 나타낸다. 상기 리텐션 검사 알고리즘은 시작 어드레스를 결정하는 처리(80)를 포함한다. 이러한 시작 어드레스는, 상기 리텐션 검사들의 랜덤한 시작 어드레스들이 메모리 어레이의 성능을 향상시키기에 충분한 범위(coverage)를 제공할 수 있는 경우, 상기 리텐션 검사의 개시 시 랜덤하게 결정될 수 있다. 다른 예들에서, 상기 시작 어드레스는, 일정한 구동 간격에 걸쳐서 전체 어레이, 또는 상기 어레이의 선택된 일부들을 커버할 수 있는 패턴을 이용함으로써 알고리즘적으로 결정될 수 있다. 상기 랜덤 시작 어드레스들을 이용하는 것은, 메모리 어레이의 모든 셀들이 적절한 시간 간격 내에 검사될 수 있는 데에 대한 합리적인 보증을 제공하면서, 이러한 처리를 지원하는 데에 필요한 로직을 단순화할 수 있다.
시작 어드레스를 결정한 후, 상기 리텐션 검사 로직은, 예를 들어 메모리 셀들의 바이트, 워드 또는 페이지를 지정할 수 있는 어드레스들의 세트 전체에 걸쳐 반복적으로 메모리 셀들을 독출하는 동작을 포함하는 시퀀스를 실행한다. 각 반복(iteration)에서, 셀들은 일반 독출 바이어스를 이용하여 독출되고, 이의 결과들은 후속 처리들을 위하여 필요한 경우 래치에 저장된다(81). 또한, 셀들은 리텐션 독출 바이어스를 이용하여 독출되고, 이의 결과들은 후속 처리들을 위하여 필요한 경우 래치에 저장된다(82). 상기 리텐션 독출 바이어스에서의 이러한 독출은, 상기 일반 독출 바이어스를 이용한 독출에 의해 상위 문턱 전압 상태를 가지는 것으로 지시된 셀들로만 한정되어 수행될 수 있다. 상기 일반 독출 바이어스 독출 및 상기 리텐션 독출 바이어스 독출의 결과들이 비교된다(83). 상기 결과들이 일치하지 않는 경우, 상기 리텐션 검사 로직은 복구 프로그램에 의해 이용되도록 이의 어드레스를 저장할 수 있다(84). 상기 복구 프로그램은 상기 리텐션 독출 검사를 실패한 메모리 셀들을 상위 문턱 전압 상태로 설정하는 일반적인 프로그램 시퀀스를 포함하는 리텐션 기입을 실행하는 것을 포함한다. 상기 복구 프로그램은 바이트, 워드 또는 페이지 레벨로 동일한 데이터 값들의 재프로그램에 뒤이은 일반적인 독출을 포함할 수 있다. 대안으로서, 상기 리텐션 독출 검사로부터 상기 일반 독출 바이어스에서 획득된 데이터가 상기 후속 복구 프로그램 동안 이용되도록 저장될 수 있다. 또 다른 실시예들에서, 상기 리텐션 독출 처리는 비트 어드레스들을 저장할 수 있고, 상기 복구 프로그램은 개별적인 비트들에 한정하여서만 수행될 수 있다.
블록(84)에서 저장된 어드레스들은, 예를 들어 온-칩 레지스터들 또는 래치들을 이용하여, 리텐션 복구 프로그램이 필요한 메모리 셀들에 대한 어드레스들의 큐(queue)에 유지될 수 있다. 이 경우, 상기 리텐션 복구 프로그램은 이후에 실행될 수 있고, 리텐션 독출 검사의 결과들은 사용자 모드 커맨드에 의해 인터럽트가 발생하더라도 유지될 수 있다.
단계(83)의 상기 테스트에서 상기 결과들이 일치하는 경우, 상기 리텐션 검사 로직은 상기 시퀀스의 마지막 어드레스에 도달하였는지를 판단한다(85). 상기 마지막 어드레스에 도달한 경우, 상기 리텐션 검사의 이 인스턴스(instance)가 완료된다(86). 상기 시퀀스의 상기 마지막 어드레스에 도달하지 못한 경우, 다음 어드레스가 설정된다(87). 이 후, 상기 리텐션 검사 로직의 다음 반복은 블록(81)에서부터 시작된다. 주어진 리텐션 검사 시퀀스에 이용되는 상기 마지막 어드레스는, 상기 장치가 리텐션 검사를 수행하는 시간을 한정하여 각 리텐션 검사 시퀀스가 어레이의 일부에만 걸쳐 실행되도록 설정될 수 있다. 대안적으로, 상기 마지막 어드레스는, 상기 리텐션 검사 시퀀스가 단계(80)에서 결정된 첫 번째 시작 어드레스에서 시작하여 메모리 어레이의 끝까지, 또는 상기 처리가 중단될 때까지 지속될 수 있도록, 상기 어레이를 접근하는 데에 사용되는 최고 또는 최저 어드레스의 고정 값일 수 있다. 또 다른 대안으로서, 상기 리텐션 검사 처리는 시작 및 종료 어드레스가 없이 상기 처리의 재시작 시 사용될 마지막 어드레스를 저장하여 루프(loop)로 동작할 수 있다. 예를 들어, 어드레스 비트들(A24:A0)이 16진수 123456인 시작 어드레스의 경우, 상기 리텐션 검사 루프는 어드레스 123456, 123457, ..., ffffff, 000000, ... 123456 등으로 진행할 수 있다. 예를 들어, 어드레스 ffffff에서 인터럽트가 발생한 경우, 상기 리텐션 검사 어드레스 ffffff가 다음 사이클의 시작 어드레스로서 이용되도록 저장될 수 있다.
도 5는 집적 회로 메모리의 대기 모드(stand-by mode) 동안 실행될 수 있는 리텐션 검사 처리를 나타낸다. 본 예에서, 파워-온(100) 이후, 랜덤 값을 이용하여 대기 리텐션 검사 어드레스가 생성된다(101). 상기 검사 어드레스는 상술한 바와 같은 다른 방식들로 생성될 수 있다. 상기 칩 상의 제어 로직은 파워-온(100) 후 상기 대기 모드에 진입할 수 있다. 이 경우, 루프에 진입하고, 상기 로직은 상기 칩의 상기 대기 모드 유지 여부를 판단할 수 있다(102). 상기 로직이 상기 대기 모드를 유지하는 경우, 리텐션 독출 검사 처리가 실행된다(103). 상기 리텐션 독출 검사 처리 동안, 상기 로직은 특정한 어드레스에 대하여 리텐션 검사가 실패하였는지를 판단한다(104). 상기 리텐션 검사가 상기 특정한 어드레스에 대하여 실패하지 않은 경우, 다음 어드레스가 제공되고(105), 상기 처리는 블록(103)에서 시작하는 다음 반복을 진행하는 루프를 수행한다. 블록(104)에서 특정한 어드레스의 메모리 셀이 상기 리텐션 검사를 실패한 경우, 상기 실패한 메모리 셀의 어드레스가 저장된다(106).
단계(107)에서, 상기 로직은 상기 칩이 리텐션 프로그램에 진입할 준비가 되었는지를 판단한다. 상기 로직에 의해 설정된 조건들을 만족하는 경우 상기 칩이 준비된 것이고, 이러한 조건들은 저장된 어드레스의 존재 여부, 상기 칩의 구동 모드, 및 상기 칩의 구동 사양(specifications) 등과 같은 요인들에 의해 결정될 수 있다. 예를 들어, 상기 칩이 대기 모드인 경우에만 상기 칩이 준비된 것일 수 있다. 상기 대기 모드에서 상기 리텐션 프로그램을 실행하는 것의 단점은 상기 칩이 대기 조건들에 적합하지 않게 일부 전류를 소모하는 것이다. 대안적으로, 또는 추가적으로, 상기 칩은 사용자 프로그램 모드인 경우에만 준비된 것일 수 있고, 상기 리텐션 처리가 상기 사용자 프로그램 동작 전에 삽입될 수 있으며, 이에 따라 레이턴시(latency)가 일부 추가된다.
단계(107)에서 상기 칩이 준비되지 않은 경우, 상기 알고리즘은 프로그램 준비 상태를 대기하도록 유휴(IDLE) 상태에 진입할 수 있다(108). 단계(107)에서 상기 칩이 준비된 경우, 버퍼에 저장되고 상기 리텐션 검사를 이용하여 생성된 어드레스들의 큐로부터의 어드레스가 로드되고(110), 리텐션 기입으로서 프로그램 동작이 실행된다(111). 단계(111)의 상기 프로그램 동작 이후, 블록(102)으로의 루프로 표시된 바와 같이, 상기 로직은 상기 컨트롤러가 다음번에 상기 대기 모드에 진입하는 것을 대기하는 대기 상태(wait state)로 되돌아 갈 수 있다.
상기 파워-온이 사용자 커맨드를 수반하는 경우, 상기 리텐션 검사 로직이 호출되지(invoked) 않고, 블록(102)에서 표시된 바와 같이, 상기 커맨드에 의해 지정된 바와 같이 상기 사용자 모드가 실행된다(121). 파워-온 시 사용자 커맨드가 없는 경우, 상기 대기 모드에 진입되고, 상기 로직은 블록(102)에서 상기 리텐션 검사를 수행하는 가지(branch)로 이동한다. 또한, 상기 리텐션 검사 도중 임의의 시점에서 사용자 커맨드가 수신되면, 상기 처리는 중단되고(120), 상기 사용자 커맨드가 실행된다(121).
도 6은 여기에 개시된 바와 같은 리텐션 검사 로직을 지원하도록 수정된 기입 처리에 대한 순서도이다. 리텐션 검사를 실패한 메모리 셀들의 어드레스들이 버퍼에 저장되고, 인터럽트에 의해 또는 다른 이유들로 재프로그램되지 않는 경우, 이러한 리텐션 복구 단계는 내장(embedded) 기입 커맨드의 일부일 수 있다. 본 예에서, 도 6에 도시된 바와 같이, 상기 장치는 특정한 프로그램 어드레스에 대한 사용자 모드 기입 커맨드의 수신 시 기입 처리를 시작하도록 구성될 수 있다(150). 상기 기입 처리 동안, 상기 로직은 상기 리텐션 검사 처리를 실패한 셀에 대한 어드레스가 재프로그램(reprogramming)의 준비가 되었는지를 판단할 수 있다(151). 리텐션 재프로그램의 준비가 된 어드레스들이 존재하는 경우, 이러한 어드레스들은 상기 프로그램 시퀀스 동안의 리텐션 기입을 위하여 상기 커맨드에 의해 제공된 상기 프로그램 어드레스와 함께 큐(queue)를 형성할 수 있다(152). 상기 프로그램 시퀀스는 상기 프로그램 커맨드에 의해 제공된 상기 프로그램 어드레스를 이용하여 사용자 기입을 실행한다(153). 또한, 상기 프로그램 시퀀스는 상기 리텐션 어드레스 큐에 저장된 상기 리텐션 어드레스를 이용하여 리텐션 기입을 더욱 실행한다(154). 모든 기입 시퀀스들이 수행된 후, 상기 프로그램 모드 커맨드가 완료된다(155).
도 7은 여기에 개시된 리텐션 로직을 구현하는 집적 회로에 대한 개략적인 상태도이다. 본 단순화된 예에서, 상기 집적 회로는 파워-온 모드(200), 대기 모드(201), 기입 모드(202), 및 독출 모드(203)를 가진다. 상기 장치에 전력이 공급될 때, 이는 파워-온 모드(200)에 진입한다. 파워-온 시퀀스 후, 독출 또는 기입 커맨드를 수신하지 않은 경우, 제어 로직은 대기 모드(201)로 천이(transition, 201)한다. 독출 또는 기입 커맨드가 수신된 경우, 상기 제어 로직은 이에 알맞게 독출 모드(203)로 천이(212)하거나, 기입 모드(202)로 천이(211)한다. 기입 모드(202)의 기입 처리가 실행된 후, 상기 로직은 대기 모드(201)로 천이(218)할 수 있다. 또한, 특정한 기입 커맨드들에 대한 기입 모드(202)로부터, 또는 기입 처리 중 독출 커맨드를 수신한 경우, 상기 로직은 독출 모드(203)로 천이(217)할 수 있다. 이와 유사하게, 독출 모드(203)의 독출 처리 후, 상기 로직은 대기 모드(201)로 천이(217)할 수 있다. 또한, 특정한 타입의 커맨드에 대한 독출 모드(203)로부터, 또는 독출 처리 중 기입 커맨드를 수신한 경우, 상기 로직은 기입 모드(202)로 천이(213)할 수 있다. 상술한 바와 같이, 대기 모드(201) 동안 상기 제어 로직은 루프(214)로 표시된 바와 같이 리텐션 검사 및 리텐션 기입 알고리즘들을 실행할 수 있다. 대안적으로, 파워-온 모드(200) 동안의 상기 칩 상의 상기 제어 로직이 루프(215)로 표시된 바와 같이 상기 리텐션 검사 및 리텐션 기입 알고리즘들을 실행할 수 있다. 일 실시예에서, 상기 제어 로직은 파워-온 모드(200) 동안 및 대기 모드(201) 동안의 모두에서 상기 리텐션 검사 및 리텐션 기입 알고리즘들을 실행하도록 구성될 수 있다. 또한, 기입 모드(202) 동안, 상기 로직은 루프(216)로 표시된 바와 같이 리텐션 기입 알고리즘들을 실행할 수 있다. 일반적으로, 상기 리텐션 검사 및 리텐션 기입 알고리즘들은, 예를 들어 비사용자(non-user) 커맨드 모드들에서, 온-칩 컨트롤러(on-chip controller)에 의해 실행될 수 있다. 비사용자 커맨드 모드는, 메모리가 사용자 커맨드의 수행으로 접근되지 않아서 상기 리텐션 검사 및 리텐션 기입 알고리즘들의 수행으로 접근 가능한 대기 모드와 같은 모드이다.
여기에 개시된 예들은 셀마다 하나의 비트를 저장하도록 구성된 메모리 셀들을 포함한다. 그러나, 본 기술은 상응하는 일련의 리텐션 독출 레벨들에서의 리텐션 검사 독출들의 시퀀스를 이용하여 멀티-레벨 셀들, 즉 셀 마다 2 이상의 비트들을 저장하는 셀들에 적용될 수 있다.
본 발명이 상술한 바람직한 실시예들 및 예시들을 참조하여 개시되어 있으나, 이러한 예시들은 한정의 의미가 아닌 예시로 의도된 것을 이해할 수 있을 것이다. 본 발명의 기술분야의 당업자들은 용이하게 변형 및 조합이 가능할 것이고, 이러한 변형 및 조합들은 본 발명의 사상 및 후술된 특허청구범위에서 정의된 범위에 의해서만 한정되어야 할 것이다.

Claims (15)

  1. 메모리 장치에 있어서,
    메모리 셀들의 어레이로서, 선택된 독출 바이어스를 초과하는 최소 문턱 전압에 의해 특징지어지는 상위 문턱 전압 상태를 포함하는 문턱 전압 상태들을 이용하여 상기 어레이 내의 상기 메모리 셀들에 데이터 값들을 저장하는 상기 메모리 셀들의 어레이; 및
    리텐션 문턱 전압 검사를 실패한 문턱 전압들을 가지는 상기 상위 문턱 전압 상태의 메모리 셀들을 확인하는 리텐션 검사 로직, 및 상기 메모리 장치의 파워-온 시, 상기 상위 문턱 전압 상태의 상기 확인된 메모리 셀들에 대한 리텐션 기입을 실행하는 로직을 구비하는 컨트롤러를 포함하고,
    상기 컨트롤러는 리텐션 검사를 실패한 메모리 셀들의 어드레스들을 저장하고, 상기 컨트롤러는, 선택된 셀들에 데이터를 기입하기 위한 사용자 커맨드에 응답하여 프로그램 모드에 진입하고, 상기 프로그램 모드에서의 상위의 문턱 전압 상태로의 프로그래밍을 위하여 상기 저장된 어드레스들을 큐잉(queuing)하는 로직을 포함하고,
    상기 컨트롤러는 특정한 프로그램 어드레스에 대한 사용자 기입 커맨드를 받으면 기입 처리를 개시하고,
    상기 기입 처리 동안, 상기 로직은 상기 리텐션 기입에 의해 수행되는 프로그램 어드레스로 상기 리텐션 문턱 전압 검사를 실패한 메모리 셀들의 어드레스들을 큐잉하고 리텐션 어드레스 큐에 어드레스들을 저장하고,
    상기 기입 처리 동안, 상기 로직은 프로그램 커맨드에 의해 수행되는 프로그램 어드레스를 이용한 사용자 기입을 실행하고 상기 리텐션 어드레스 큐에 저장된 큐잉된 리텐션 어드레스들을 이용한 상기 리텐션 기입을 실행하는 것을 특징으로 하는 메모리 장치.
  2. 제 1 항에 있어서, 상기 컨트롤러는 대기 모드(stand-by mode) 및 하나 이상의 사용자 모드들을 구현하고, 상기 리텐션 검사 로직은 상기 대기 모드에서 구동하는 것을 특징으로 하는 메모리 장치.
  3. 제 2 항에 있어서, 상기 컨트롤러는 파워-업(power-up) 시 상기 대기 모드에 진입하는 것을 특징으로 하는 메모리 장치.
  4. 제 1 항에 있어서, 상기 리텐션 검사 로직은 어드레스들 전체에 걸쳐 메모리 셀들을 반복적으로 독출하는 동작을 포함하는 시퀀스를 실행하고, 상기 반복적 독출 동작은 상기 메모리 셀들에 저장된 상기 데이터 값들을 독출하기 위한 제1 독출 바이어스를 이용하여 어드레스에서 메모리 셀을 독출하는 단계, 상기 상위 문턱 전압 상태를 가지는 메모리 셀들이 특정한 리텐션 문턱 전압보다 낮은 문턱 전압을 가지는지를 판단하기 위한 제2 독출 바이어스를 이용하여 상기 메모리 셀들로부터의 비교 값들을 결정하는 단계, 상기 데이터 값들과 상기 비교 값들을 비교하는 단계, 및 상기 비교의 결과들이 일치하지 않는 경우 상기 어드레스를 저장하는 단계를 포함하는 것을 특징으로 하는 메모리 장치.
  5. 제 1 항에 있어서, 상기 컨트롤러는, 독출 커맨드 또는 상기 프로그램 커맨드가 수신된 경우, 상기 리텐션 문턱 전압 검사에 실패한 메모리 셀들을 확인하는 상기 로직을 중단하는 것을 특징으로 하는 메모리 장치.
  6. 메모리 셀들의 어레이를 가지는 메모리 장치의 구동 방법에 있어서, 상기 메모리 셀들의 어레이는 상위 문턱 전압 상태를 포함하는 문턱 전압 상태들을 이용하여 상기 어레이 내의 상기 메모리 셀들에 데이터 값들을 저장하고,
    리텐션 문턱 전압 검사를 실패했던 문턱 전압들을 가지는 상기 상위 문턱 전압 상태의 메모리 셀들을 확인하는 단계;
    상기 확인된 메모리 셀들의 어드레스들을 저장하고, 선택된 셀들에 데이터를 기입하기 위한 사용자 커맨드에 응답하여 진입된 프로그램 모드에서의 상위의 문턱 전압 상태로의 프로그래밍을 위하여 상기 저장된 어드레스들을 큐잉(queuing)하는 단계;
    상기 메모리 장치의 파워-온 시, 상기 리텐션 문턱 전압 검사의 결과로서 확인된 상기 메모리 셀들에 대한 리텐션 기입 처리를 수행하는 단계;
    특정한 프로그램 어드레스에 대한 사용자 기입 커맨드를 받으면 기입 처리를 실행하는 단계;
    상기 기입 처리 동안, 상기 리텐션 기입 처리에 의해 수행되는 프로그램 어드레스로 상기 리텐션 문턱 전압 검사를 실패한 메모리 셀들의 어드레스들을 큐잉하고 리텐션 어드레스 큐에 어드레스들을 저장하는 단계; 및
    상기 기입 처리 동안, 프로그램 커맨드에 의해 수행되는 프로그램 어드레스를 이용한 사용자 기입을 실행하고 상기 리텐션 어드레스 큐에 저장된 큐잉된 리텐션 어드레스들을 이용한 상기 리텐션 기입 처리를 실행하는 단계를 포함하는 메모리 장치의 구동 방법.
  7. 제 6 항에 있어서, 상기 메모리 장치는 대기 모드(stand-by mode) 및 하나 이상의 사용자 모드들을 구현하고, 상기 대기 모드에서 상기 리텐션 문턱 전압 검사를 수행하는 것을 특징으로 하는 메모리 장치의 구동 방법.
  8. 제 6 항에 있어서, 상기 메모리 셀들을 확인하는 단계는 어드레스들 전체에 걸쳐 메모리 셀들을 반복적으로 독출하는 단계를 포함하고, 반복은 상기 메모리 셀들에 저장된 상기 데이터 값들을 독출하기 위한 제1 독출 바이어스를 이용하여 어드레스에서 메모리 셀을 독출하는 단계, 상기 상위 문턱 전압 상태를 가지는 메모리 셀들이 특정한 리텐션 문턱 전압보다 낮은 문턱 전압을 가지는지를 판단하기 위한 제2 독출 바이어스를 이용하여 상기 메모리 셀들로부터의 비교 값들을 결정하는 단계, 상기 데이터 값들과 상기 비교 값들을 비교하는 단계, 및 상기 비교의 결과들이 일치하지 않는 경우 상기 어드레스를 저장하는 단계를 포함하는 것을 특징으로 하는 메모리 장치의 구동 방법.
  9. 제 6 항에 있어서, 독출 커맨드 또는 상기 기입 커맨드가 수신된 경우, 상기 리텐션 문턱 전압 검사를 중단하는 단계를 더 포함하는 것을 특징으로 하는 메모리 장치의 구동 방법.
  10. 제 6 항에 있어서, 상기 메모리 셀들의 어레이의 상기 메모리 셀들은 비휘발성 전하 트랩형 메모리 셀들이고, 상기 메모리 장치는 대기 모드, 기입 모드 및 독출 모드를 포함하고, 상기 리텐션 문턱 전압 검사는 상기 대기 모드 동안 실행되고, 상기 리텐션 기입 처리는 상기 대기 모드 및 상기 기입 모드 중 하나에서 실행되는 것을 특징으로 하는 메모리 장치의 구동 방법.
  11. 제 10 항에 있어서,
    상기 사용자 커맨드가 수신된 경우, 상기 리텐션 문턱 전압 검사를 중단하는 단계를 더 포함하는 것을 특징으로 하는 메모리 장치의 구동 방법.
  12. 제 10 항에 있어서,
    상기 사용자 기입 커맨드에 응답하여 상기 리텐션 문턱 전압 검사를 중단하는 단계를 더 포함하는 것을 특징으로 하는 메모리 장치의 구동 방법.
  13. 메모리 장치에 있어서,
    메모리 셀들의 어레이로서, 복수의 워드 라인들 및 비트 라인들에 의해 접근되고, 서로 다른 문턱 전압 상태들을 이용하여 상기 메모리 셀들에 데이터 값들을 저장하는 상기 메모리 셀들의 어레이;
    어드레스들 전체에 걸쳐 상기 메모리 셀들을 반복적으로 독출하는 동작을 포함하는 시퀀스를 실행하는 리텐션 검사 로직을 포함하는 컨트롤러, - 상기 반복적 독출 동작은 상기 메모리 셀들에 저장된 상기 데이터 값들을 독출하기 위한 제1 독출 바이어스를 이용하여 어드레스에서 메모리 셀을 독출하는 단계, 특정한 문턱 전압 상태를 가지는 메모리 셀들이 특정한 리텐션 문턱 전압보다 낮은 문턱 전압을 가지는지를 판단하기 위한 제2 독출 바이어스를 이용하여 상기 메모리 셀들로부터의 비교 값들을 결정하는 단계, 및 상기 데이터 값들과 상기 비교 값들이 일치하지 않는 경우 상기 메모리 셀들의 상기 어드레스들을 저장하는 단계를 포함함 -; 및
    상기 메모리 장치의 파워-온 시 상기 저장된 어드레스들에 의해 확인되는 상기 메모리 셀들의 리텐션 기입을 실행하는 로직을 포함하고,
    상기 컨트롤러는 리텐션 검사를 실패한 메모리 셀들의 어드레스들을 저장하고, 상기 컨트롤러는, 선택된 셀들에 데이터를 기입하기 위한 사용자 커맨드에 응답하여 프로그램 모드에 진입하고, 상기 프로그램 모드에서의 상위의 문턱 전압 상태로의 프로그래밍을 위하여 상기 저장된 어드레스들을 큐잉(queuing)하는 로직을 포함하고,
    상기 컨트롤러는 특정한 프로그램 어드레스에 대한 사용자 기입 커맨드를 받으면 기입 처리를 개시하고,
    상기 기입 처리 동안, 상기 로직은 상기 리텐션 기입에 의해 수행되는 프로그램 어드레스로 상기 데이터 값들 및 상기 비교 값들이 일치하지 않는 메모리 셀들의 어드레스들을 큐잉하고 리텐션 어드레스 큐에 어드레스들을 저장하고,
    상기 기입 처리 동안, 상기 로직은 프로그램 커맨드에 의해 수행되는 프로그램 어드레스를 이용한 사용자 기입을 실행하고 상기 리텐션 어드레스 큐에 저장된 큐잉된 리텐션 어드레스들을 이용한 상기 리텐션 기입을 실행하는 것을 특징으로 하는 메모리 장치.
  14. 제 13 항에 있어서, 상기 바이어스는 상기 리텐션 검사를 위한 것이고, 상기 컨트롤러는 상기 리텐션 검사에 실패한 메모리 셀들의 문턱 전압들을 개선시키는 것을 특징으로 하는 메모리 장치.
  15. 제 14 항에 있어서, 상기 리텐션 검사는 상기 문턱 전압에 의해 특징지어지는 상위 문턱 전압 상태에 대한 것을 특징으로 하는 메모리 장치.
KR1020200030809A 2013-03-13 2020-03-12 비휘발성 메모리의 리텐션 로직 KR102198436B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361780942P 2013-03-13 2013-03-13
US61/780,942 2013-03-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130072261A Division KR20140112349A (ko) 2013-03-13 2013-06-24 비휘발성 메모리의 리텐션 로직

Publications (2)

Publication Number Publication Date
KR20200032676A true KR20200032676A (ko) 2020-03-26
KR102198436B1 KR102198436B1 (ko) 2021-01-06

Family

ID=48700438

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020130072261A KR20140112349A (ko) 2013-03-13 2013-06-24 비휘발성 메모리의 리텐션 로직
KR1020200030809A KR102198436B1 (ko) 2013-03-13 2020-03-12 비휘발성 메모리의 리텐션 로직

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020130072261A KR20140112349A (ko) 2013-03-13 2013-06-24 비휘발성 메모리의 리텐션 로직

Country Status (6)

Country Link
US (2) US9147501B2 (ko)
EP (1) EP2779175B1 (ko)
JP (1) JP6081878B2 (ko)
KR (2) KR20140112349A (ko)
CN (1) CN104051018B (ko)
TW (1) TWI498897B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147501B2 (en) 2013-03-13 2015-09-29 Macronix International Co., Ltd. Retention logic for non-volatile memory
TWI515743B (zh) 2013-11-20 2016-01-01 旺宏電子股份有限公司 復原數個記憶胞之陣列的方法、電子裝置及控制器
US9595342B2 (en) 2015-01-20 2017-03-14 Sandisk Technologies Llc Method and apparatus for refresh programming of memory cells based on amount of threshold voltage downshift
US9727261B2 (en) 2015-09-24 2017-08-08 Western Digital Technologies, Inc. Weighted programming patterns in solid-state data storage systems
KR102444604B1 (ko) 2016-02-02 2022-09-21 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10658046B2 (en) * 2017-05-26 2020-05-19 Macronix International Co., Ltd. Memory device and method for operating the same
US10459836B2 (en) 2017-06-22 2019-10-29 Macronix International Co., Ltd. Memory device and associated control method
CN108847268B (zh) * 2018-06-13 2020-10-16 上海华力微电子有限公司 一种存储单元模型的阈值电压调节方法和系统
KR102499061B1 (ko) 2018-08-22 2023-02-13 삼성전자주식회사 상 변화 메모리 장치를 포함하는 반도체 메모리 장치 및 상 변화 메모리 장치를 액세스하는 방법
JP2021044033A (ja) 2019-09-09 2021-03-18 キオクシア株式会社 半導体記憶装置
KR20210103234A (ko) 2020-02-13 2021-08-23 에스케이하이닉스 주식회사 컨트롤러 및 그 동작 방법
JP2021174564A (ja) 2020-04-24 2021-11-01 キオクシア株式会社 半導体記憶装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228094A (ja) * 1999-02-04 2000-08-15 Toshiba Corp 不揮発性半導体記憶装置
US20050270842A1 (en) * 2004-06-08 2005-12-08 Nec Electronics Corporation Nonvolatile memory
JP2006338789A (ja) * 2005-06-02 2006-12-14 Renesas Technology Corp 不揮発性半導体記憶装置
KR100794664B1 (ko) * 2006-09-01 2008-01-14 삼성전자주식회사 플래시 메모리 장치 및 그것의 리프레쉬 방법
KR100875292B1 (ko) * 2006-09-19 2008-12-23 삼성전자주식회사 플래시 메모리 장치 및 그것의 리프레쉬 방법
US20130007344A1 (en) * 2011-07-01 2013-01-03 Belgal Hanmant P Apparatus, System, and Method for Refreshing Non-volatile Memory
KR101577721B1 (ko) * 2010-07-09 2015-12-29 삼성전자주식회사 메모리 시스템 및 그것의 리프레쉬 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08190796A (ja) 1995-01-09 1996-07-23 Mitsubishi Denki Semiconductor Software Kk データリフレッシュ機能を有するフラッシュメモリ及びフラッシュメモリのデータリフレッシュ方法
US5835429A (en) * 1997-05-09 1998-11-10 Lsi Logic Corporation Data retention weak write circuit and method of using same
US6636440B2 (en) 2001-04-25 2003-10-21 Saifun Semiconductors Ltd. Method for operation of an EEPROM array, including refresh thereof
US6882567B1 (en) * 2002-12-06 2005-04-19 Multi Level Memory Technology Parallel programming of multiple-bit-per-cell memory cells on a continuous word line
JP2005078489A (ja) * 2003-09-02 2005-03-24 Toshiba Lsi System Support Kk マイクロコントローラ装置及びその制御方法
US7457163B2 (en) * 2006-06-01 2008-11-25 Sandisk Corporation System for verifying non-volatile storage using different voltages
FR2904464A1 (fr) * 2006-07-27 2008-02-01 St Microelectronics Sa Circuit eeprom de retention de charges pour mesure temporelle
KR100830580B1 (ko) * 2006-10-20 2008-05-21 삼성전자주식회사 플래시 메모리 장치를 포함한 메모리 시스템의 데이터 복원방법
US7729193B2 (en) * 2007-08-10 2010-06-01 Maxim Integrated Products, Inc. Backup for volatile state retention in the absence of primary circuit power
KR101490426B1 (ko) * 2008-11-14 2015-02-06 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
KR101026385B1 (ko) * 2009-01-06 2011-04-07 주식회사 하이닉스반도체 전하트랩형 플래시 메모리소자의 동작 방법
KR101612298B1 (ko) * 2009-03-13 2016-04-14 삼성전자주식회사 파워 게이팅 회로 및 이를 포함하는 집적 회로
US8365030B1 (en) * 2009-03-30 2013-01-29 Samsung Electronics Co., Ltd. Nonvolatile memory devices and error correction methods thereof
US8213236B1 (en) * 2009-04-21 2012-07-03 Marvell International Ltd. Flash memory
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US8456214B2 (en) * 2009-11-17 2013-06-04 Arm Limited State retention circuit and method of operation of such a circuit
JPWO2011118542A1 (ja) * 2010-03-25 2013-07-04 日本電気株式会社 ロードバランス制御ユニット、ロードバランス制御方法、および記憶媒体
US8693258B2 (en) * 2011-03-17 2014-04-08 Densbits Technologies Ltd. Obtaining soft information using a hard interface
JP2013041634A (ja) * 2011-08-11 2013-02-28 Fujitsu Ltd 不揮発性半導体記憶装置
US8838881B2 (en) * 2012-03-01 2014-09-16 Seagate Technology Llc Transfer command with specified sense threshold vector component
KR20140030569A (ko) * 2012-09-03 2014-03-12 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
US9147501B2 (en) 2013-03-13 2015-09-29 Macronix International Co., Ltd. Retention logic for non-volatile memory

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228094A (ja) * 1999-02-04 2000-08-15 Toshiba Corp 不揮発性半導体記憶装置
US6188610B1 (en) * 1999-02-04 2001-02-13 Kabushiki Kaisha Toshiba Electrically erasable and programmable nonvolatile semiconductor memory device having data holding function and data holding method
US20050270842A1 (en) * 2004-06-08 2005-12-08 Nec Electronics Corporation Nonvolatile memory
JP2006338789A (ja) * 2005-06-02 2006-12-14 Renesas Technology Corp 不揮発性半導体記憶装置
KR100794664B1 (ko) * 2006-09-01 2008-01-14 삼성전자주식회사 플래시 메모리 장치 및 그것의 리프레쉬 방법
KR100875292B1 (ko) * 2006-09-19 2008-12-23 삼성전자주식회사 플래시 메모리 장치 및 그것의 리프레쉬 방법
KR101577721B1 (ko) * 2010-07-09 2015-12-29 삼성전자주식회사 메모리 시스템 및 그것의 리프레쉬 방법
US20130007344A1 (en) * 2011-07-01 2013-01-03 Belgal Hanmant P Apparatus, System, and Method for Refreshing Non-volatile Memory

Also Published As

Publication number Publication date
KR20140112349A (ko) 2014-09-23
US9514834B2 (en) 2016-12-06
KR102198436B1 (ko) 2021-01-06
EP2779175A2 (en) 2014-09-17
JP6081878B2 (ja) 2017-02-15
CN104051018B (zh) 2018-01-30
US20160027522A1 (en) 2016-01-28
US9147501B2 (en) 2015-09-29
CN104051018A (zh) 2014-09-17
US20140281768A1 (en) 2014-09-18
TWI498897B (zh) 2015-09-01
EP2779175A3 (en) 2014-12-31
EP2779175B1 (en) 2018-11-28
JP2014179154A (ja) 2014-09-25
TW201435876A (zh) 2014-09-16

Similar Documents

Publication Publication Date Title
KR102198436B1 (ko) 비휘발성 메모리의 리텐션 로직
US7701764B2 (en) Apparatus and method for reduced peak power consumption during common operation of multi-NAND flash memory devices
US7542354B2 (en) Reprogrammable nonvolatile memory devices and methods
KR101541812B1 (ko) 비휘발성 메모리 장치
US7466600B2 (en) System and method for initiating a bad block disable process in a non-volatile memory
US7652948B2 (en) Nonvolatile memory devices and programming methods using subsets of columns
KR20120092561A (ko) 인터럽트 가능한 낸드 플래시 메모리
TWI506424B (zh) 可使用一主機以組態記憶體裝置執行一自動背景操作之方法及記憶體裝置
US8879329B2 (en) Program verify operation in a memory device
US20060146612A1 (en) Flash memory devices configured to output data without waiting for bitline and wordline recovery and methods of operating same
US8199577B2 (en) Ripple programming of memory cells in a nonvolatile memory
US20120155171A1 (en) Memory system
US20210342065A1 (en) Managing tamper detections in secure memory devices
KR102119179B1 (ko) 반도체 장치 및 그 동작 방법
US7486570B2 (en) Flash memory device having reduced program time and related programming method
JP2003007074A (ja) 不揮発性半導体メモリ

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant