CN104051018A - 非易失性存储器装置及其操作方法 - Google Patents

Abstract

本发明公开了一种非易失性存储器装置及其操作方法，该存储器装置，包含非易失性电荷陷获存储器单元的一阵列，用以使用多个临界状态来储存多个数据值于该阵列中的这些存储器单元，其中这些临界状态包含一其最低临界值超过一选定的读取偏压的一较高临界状态；一控制器，包含一待机模式、一写入模式及一读取模式；保持检查程序在电源开启时执行，或者在待机模式时执行，用以辨识未通过一保持临界检查的这些较高临界状态的存储器单元；另外，提供一程序，用以重新编程这些辨识出的存储器单元。

Description

非易失性存储器装置及其操作方法

技术领域

本发明是有关于一种存储器IC，且特别是有关于一种非易失性存储器装置及其操作方法，用以解决存储器产生的数据保持问题。

背景技术

在闪存装置中，数据是通过陷获电荷以在多个存储器单元中建立一单元临界值来进行储存。通过感应此单元临界值，多个数据值可被读取。然而，当存储器单元的尺寸缩小时，电荷保持(charge retention)会遭受损害，因此数据保持(data retention)也会遭受损害。在用以储存数据于一段长时间中且经过电源开启/关闭事件的非易失性存储器装置中，数据保持是一个重要的效能因素。

提供一个改善非易失性存储器的效能的技术(一般来说，即为改善集成电路存储器的数据保持)是需要的。

发明内容

本发明描述一种包含保持检查程序的非易失性存储器装置，此种存储器装置包含：多个存储器单元中的一阵列，用以使用多个临界状态储存多个数据值，其中该临界状态包含一超过一选定的读取偏压的一较高临界状态；一控制器，包含一保持检查程序，用以辨识未通过一保持临界检查的这些较高临界状态的存储器单元，该控制器更包含一程序，用以使用例如编程来改善这些辨识出的存储器单元的这些阈值电压。

为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1绘示依照本发明的一实施例的执行保持检查程序的闪存IC的方块图。

图2绘示依照本发明的一实施例的单位元闪存单元的阈值电压范围的较低和较高的阈值电压状态的简化图。

图3绘示依照本发明的一实施例的在存储器IC上因电源开启事件而执行的保持检查程序的简化图。

图4绘示依照本发明的一实施例的在存储器IC上执行保持检查程序的流程图。

图5绘示依照本发明的一实施例的在存储器IC上于待机模式中执行的保持检查程序的流程图。

图6绘示依照本发明的一实施例的用以支持在此所述保持检查程序的一变化型写入流程的简化图。

图7简示一依照本发明的一实施例的用以执行在此所述保持检查程序的控制器的状态图。

【符号说明】

10：主存储器阵列

11：y通道栅

12：x译码器

13：y译码器

14：编程数据高压电路

15：感应放大器

16：编程数据闩锁器

17：输入输出缓冲器

20：指令数据闩锁器

21：指令数据译码器

22：状态缓存器

23：状态控制器

24：保持地址闩锁器

25：编程/擦除/保持高压电路

30：输入控制装置

31：地址闩锁及缓冲器

35：输入接脚(CE#，OE#，WE#，RESET#，BYTE#，WP#/ACC)

36：外部地址接脚(A0-AM)

37：输出垫(Q0-Q15A-1)

50：较低临界分布

51：较高临界分布

52：读取电压的电压电平

53：位移的临界分布

54：字线电压的电压电平

55：箭头

70～74、80～86、100～108、110、111、120、121、150～155：流程步骤

200：电源开启模式

201：待机模式

202：写入模式

203：读取模式

210、211、212、213、217、218、210：过渡期

214、215、216：循环

具体实施方式

本发明详细描述的实施例搭配标号说明于图1～图7。

图1为包含保持检查程序(retention check logic)及保持写入模式(retention write mode)的闪存集成电路的一实施例的方块图。大致上，集成电路包含主快闪阵列(main flash array)10。主快闪阵列10包含多行耦接至y通道栅(y-pass gate)11的非易失性陷获电荷存储器单元及多列耦接至x译码器(x-decoder)12的单元。y译码器(y-decoder)13耦接至y通道栅11。y通道栅11经由编程数据高压电路(program data high-voltage circuit，PGMDATA HV)14耦接至编程数据闩锁器(program data latch)16。编程数据闩锁器16耦接至输入输出缓冲器(input-output I/O buffer)17。并且，y通道栅11耦接至感应放大器(sense amplifier)15。感应放大器15耦接至输入输出缓冲器17。此集成电路包含输入控制装置(control input logic)30、一地址闩锁及缓冲器(address latch and buffer)31、一指令数据闩锁器(commanddata latch)20、一指令数据译码器(command data decoder)21、一状态缓存器(state register)22及一状态控制器(state machine)23。此集成电路也包含耦接至x译码器12的编程/擦除/保持高压电路(program/erase/retentionhigh-voltage circuit)25。如以下详细描述，状态控制器23用以操作编程、擦除、读取及保持模式。在本实施例中，状态控制器23耦接至一保持地址闩锁器(retention address latch)24。保持持地址闩锁器24可储存一要进行保持写入程序的队列地址。

输入控制装置30耦接至输入接脚(input pin)35(CE#，OE#，WE#，RESET#，BYTE#及WP#/ACC)，并产生内部时序控制信号(internal timingcontrol signal)以致能地址闩锁及缓冲器31来锁住外部地址接脚(externaladdress pin)36(A0-AM)。内部地址(internal address)由地址闩锁及缓冲器31输出至由x译码器12、y译码器13、y通道栅11及主快闪阵列10所组成的主阵列及译码器(main array and decoders)。x译码器12译码快闪阵列的字线，而y译码器13译码快闪阵列的位线。位线经由y通道栅11选择性地电性连接至感应放大器15及编程数据高压电路14。感应放大器15用以读出闪存的内容，而编程数据高压电路14用以在编程时选择性地传送高功率至位线。输入输出缓冲器17控制Q0-Q15A-1输出垫(output pad)37上的输入及输出。在读取操作期间，输入输出缓冲器17接收感应放大器15的数据并据以驱动输出垫37。举例来说，在编程指令的最后一周期，输入输出缓冲器17传输输出垫37(Q0-Q15A-1)上的数据至编程数据闩锁器16。编程数据闩锁器16根据使用者输入态样控制编程数据高压电路14内的高功率驱动器选择性地编程一个字或一字节中的位。

编程/擦除/保持高压电路25包含用以产生及传送必要的高压至x译码器12、主快闪阵列10及编程数据高压电路14的电路。

集成电路包含控制器电路。控制器电路包含逻辑控制模块。逻辑控制模块包含状态控制器23、状态缓存器22、指令数据译码器21及指令数据闩锁器20。当用户发出一指令(例如通过切换WE#)，在Q0-Q15A-1的指令被锁在指令数据闩锁器20，并且被指令数据译码器21译码。状态缓存器22接收该指令并记录装置现在的状态。状态控制器23根据现在指令状态通过控制方块图中的每个方块，执行内部演算以进行编程或擦除。闪存阵列可被配置成字节模式(x8)或者字符(x16)模式的读取和写入程序。在另一实施例中，集成电路可设置成页模式的读取和写入。

并且，状态控制器23执行如下所述的包含保持读取检查(retention readcheck)及保持写入(retention write)的保持检查演算。为了支持保持检查演算，一组保持地址闩锁器24被作为可用于支持保持检查程序的地址缓冲器。在另一实施例中，可通过一与状态控制器23分开的逻辑集成电路执行该保持检查程序。在某些实作中，状态控制器23及任何执行保持检查模式演算的各别逻辑(程序)，可整体或部分地，使用高阶描述语言如Verilog定义的专门逻辑电路来执行。在其他实作中，一或多个执行保持检查程序、编程程序及擦除程序的算法可使用芯片上的通用处理器(on-chip generalpurpose processor)搭配合适的软件执行。并且，专门逻辑电路及用软件控制的通用处理器(software controlled general-purpose processor)的组合可用来实施这些算法。

在一方面，这里所述的技术包括多个存储器单元中的一个阵列，其用以被数个字线及位线存取，并使用不同的阈值电压状态将多个数据值储存在多个存储器单元。控制器(如状态控制器23及各种支持逻辑设备)，在此一方面技术中被设置为在例如待机模式或电源开启模式中，对相关于其中一个存储器单元的字线及位线进行偏压，以读出其阈值电压状态。保持检查操作可以善用此待机模式读取操作，及其他存储器管理程序，或是因其他理由而使用此存储器的程序。

图2绘示一闪存阵列的多个存储器单元的阈值电压的分布的简化图。纵轴代表具有一特定阈值电压的存储器单元的数量，该特定阈值电压亦即一种字线电压，在此电压下该存储器单元会导通而能供感应电路感应，而横轴代表相对应的字线电压。在单一位记体单元中，有两个阈值电压分布用于代表不同数据值。较低临界分布50对应于阵列中的存储器单元中较低的临界存储器状态(threshold memory state)。较高临界分布51对应于存储器单元中较高的临界存储器状态。在读取模式中，存储器装置施加一电压电平52的读取电压，电压电平52介于较低临界分布50及较高临界分部51之间。较低临界分布50的最大阈值电压，及较高临界分布51的最小阈值电压范围之间，代表着一可以成功读取存储器单元的感测范围。

在浮动栅和电荷陷获闪存中，随着尺寸的逐渐缩小，由于漏电的关系，数据保持会遭受损害。另外，对于其他型态的存储器，数据保持也可能是个问题。若阵列中存储器单元的阈值电压在装置生命期中漂移，数据保持也会遭受损害。这种现象描绘在图2所示的飘移的临界分布(shiftedthreshold distribution)53，其中使用陷获电荷以设定临界值之存储器单元可能会随着时间的过去而失去电荷，特别是在较高临界状态时导致的阈值电压的飘移。这种阈值电压的飘移减低感测范围，并且导致可靠度的问题。

如在此所述，本发明提供一种逻辑或程序以执行阵列中的存储器单元的保持检查。保持检查可包含使用一读取偏压执行一测试读取。读取偏压包含一字线电压(例如电平54)，以侦测正承受电荷损失或者其他状况导致阈值电压减低的存储器单元。或者，保持读取可使用其他偏压技术，举例来说，包含使用与字线电压相同的读取偏压作为正常读取，而设定感应大放大器或字线负载电路的感应偏压，以侦测承受临界漂移的存储器单元。保持检查包含侦测存储器单元，之后执行一保持写入程序如箭头55所示，增加所侦测的存储器单元的阈值电压。阈值电压的增加使存储器单元临界值远离该读取偏压，而改善数据保持的情况。

保持写入程序可与用于响应编程指令的一正常编程程序相同。或者，保持写入程序可与正常编程程序不相同。举例来说，保持写入可施加与正常编程程序的不同电压及/或不同脉冲宽度。并且，保持写入可跳过正常编程程序的某些步骤。然而，用于保持写入的不同程序相较于正常编程会复杂化逻辑设计，所以对于某些编程技术，比较偏好使用与正常编程相同程序的保持写入程序。

如图3所示，为了改善数据保持，一保持检查可在装置的一电源开启程序后执行。根据图3所示之保持检查，当装置在电源开启时(步骤70)，装置上的逻辑设备会执行一保持读取检查程序(步骤71)，其可用以侦测在较高临界存储器状态的存储器单元，其中较高临界存储器状态具有一低于保持检查临界的阈值电压。在保持读取检查程序(步骤71)之后，或者采用平行或管线化的方式，任何未通过保持检查的单元会执行一保持写入程序(步骤72)。若在执行保持写入程序之前，程序被中断，这些未通过保持检查的单元的地址会被储存，最好储存在装置里。保持写入程序(步骤72)可增加保持读取检查程序(步骤71)中所标识出的单元的阈值电压。此算法可持续执行直到被一用户指令所中断(步骤73)。在侦测到一用户指令时，保持模式程序会暂停，例如响应一中断讯号之后发出用户指令(步骤74)。如此，该用户指令被视为比保持检查程序有更高的优先权，而因此使装置的任务和功能能有少许延迟或者没有延迟。

一个闪存的典型模式包含一读取模式(read mode)、嵌入写入模式(embedded write mode)及一待机模式(stand-by mode)。保持模式程序可执行于任一个这几个模式。执行任务功能用户指令是需要采用较高优先权。因此，为了有利于任务功能，提供一逻辑(或程序)以暂停保持检查程序。

图4绘示一代表性的保持检查算法。此保持检查算法可包含决定起始地址的程序(步骤80)。该起始地址可在保持检查开始时随机决定，提供的保持检查的随机起始地址可提供足够的存储器阵列的覆盖率以改善效能。在另一实施例，该起始地址可以演算的方式来决定，其在一些操作间隔内，使用可能覆盖整个阵列、或者部份被选择的阵列的态样。使用随机起始地址可简化需要支持该程序的逻辑(或程序)，而提供合理的保证在适当的时间间隔内检查所有存储器阵列中的存储器单元。

在决定一起始地址后，此保持检查程序执行一程序。该程序包含重复地读取存储器单元的一组地址，举例来说，该组地址可标识出存储器单元中的一字节、一字符、或一页。对于每次的重复读取，使用一正常读取偏压读取这些存储器单元，并在之后的程序需要时，将结果储存在一闩锁器(步骤81)。并且，使用一保持读取偏压读取存储器单元，并在之后的程序需要时，将结果储存在一闩锁器(步骤82)。此保持读取偏压的读取可被限制仅在较高临界状态的存储器单元，如使用正常读取偏压的读取所指示的。这些正常读取偏压及保持读取偏压的结果进行比较(步骤83)。若结果不互相吻合，则保持检查逻辑或程序可以通过一恢复程序储存使用的地址(步骤84)。该恢复程序可以包含执行一保持写入，该保持写入包含一标准编程程序以设定未通过保持读取检查的存储器单元的一高临界状态。该恢复程序可以包含一标准读取，其依循字节、字符、或页级的同一数据值的一重新编程。在另一实施例中，以正常读取偏压从保持读取检查取得的数据可被储存，以在之后的恢复程序中使用。在又一实施例中，保持读取程序可储存位地址，且该恢复程序可被限制为个别的位。

在步骤84被储存的地址可使用例如一芯片上缓存器或闩锁器，来维持于一序列地址中，给需要使用保持恢复程序的存储器单元。在这种情况下，保持恢复程序会在稍后一段时间执行，并且甚至可在一用户模式的指令导致的中断事件之后维持保持读取检查的结果。

若在步骤83的结果为吻合，则保持检查程序判断是否遇到程序中最后一个地址(步骤85)。若有遇到，则完成此实施例的保持检查(步骤86)。若没有遇到程序中最后一个位置，则设置下一个地址(步骤87)。之后，开始执行下一个重复保持检查程序如步骤81。最后一个地址用于一特定的保持检查程序，可被设置为每一个保持检查程序只在部分的存储器阵列执行，限制此装置在保持检查的时间。或者，所使用的最后一个地址可为一定值，该定值为用于存取存储器阵列的最高或最低地址，以使该保持检查程序持续从最初由步骤80决定的第一起始地址，到存储器阵列的结束，或者直到该程序被中断。在另一实施例中，该保持检查程序在一个循环中操作，储存所使用的最后一个地址以重新开始程序，而没有起始及结束地址。举例来说，假设一起始地址是地址位A24：A0，相等于16进位的123456，则该保持检查循环可继续通过地址123456、123457、...一直到ffffff、000000、...123456等等。若出现中断，举例在地址ffffff时，储存保持检查地址ffffff以作为一下一周期的一起始地址。

图5绘示在存储器IC上于待机模式中执行的保持检查程序。在此一实施例中，电源开启(步骤100)之后，使用一随机值产生一待机保持检查地址(步骤101)。该待机保持检查地址可用上述其他方式产生。芯片上的控制逻辑可在步骤100电源开启之后进入待机模式。在这种情况下，根据控制逻辑决定芯片是否维持在待机模式而进入循环(步骤102)。若逻辑维持在待机模式，则执行一保持读取检查程序(步骤103)。在保持读取检查程序期间，该控制逻辑决定一特定地址是否未通过保持检查(步骤104)。若该特定地址通过保持检查，则提供下一地址(步骤105)，且该程序循环至从步骤103开始的下一个重复。若在步骤104时，侦测到一特定地址的存储器单元未通过保持检查，则储存该未通过的存储器单元地址(步骤106)。

在步骤107该控制逻辑决定芯片是否准备好进行一保存编程模式。若该芯片吻合该控制逻辑设定的条件，则该芯片已准备好。其中这些条件可取决于是否储存有一地址、该芯片正在操作的模式、该芯片的操作规格等因素。例如，唯有芯片在待机模式时，芯片是已准备好。在待机模式执行保持编程的缺点是芯片会抽出一些电流，可能并不适合待机模式。或者，唯有芯片在用户编程模式时，芯片是已准备好，并且在使用者编程操作之前插入保持流程，会导致增加一小段延迟。

若在步骤107时，芯片未准备好，则该算法可闲置以等待程序准备状态(步骤108)。若在步骤107时，程序已准备好，则加载一地址(步骤110)，该地址是由储存在缓冲器中并使用保持检查产生的该序列地址中产生。并且执行一编程操作作为保持写入(步骤111)。在步骤111的编程操作之后，该控制逻辑可回到一等待状态，以等待下次控制器进入待机模式(步骤102)。

若电源开启事件伴随着一用户指令，则不会实行该保持检查程序，并如方块102所示，执行该指令指示的用户模式(步骤121)。若在电源开启时没有用户指令，则进入待机模式，且该控制逻辑跟随方块102的分支以执行保持检查。并且，在保持检查的任何期间，若接收到一用户指令，则该程序中断(步骤120)且执行该用户指令(步骤121)。

图6绘示用以支持在此所述保持检查程序的一变化型写入程序的流程图。在未通过保持检查的存储器单元的地址已经被储存至一缓冲器，且因为程序中断或者其他原因还未被重新编程的情况下，保持恢复步骤可以是一嵌入写入指令的一部分。在图6所示的实施例中，该装置可用以在收到一用户模式写入指令时对一特定编程地址开始一写入程序(步骤150)。在写入程序期间，该控制逻辑可决定未通过保持检查程序的一存储器单元的一地址是否准备好重新编程(步骤151)。若这些地址准备好保持重新编程，则在编程程序期间以保持写入的指令包含的写入编程地址排列这些地址(步骤152)。编程程序使用该编程指令包含的编程地址执行一用户写入(步骤153)。该编程程序亦使用储存在保持地址序列的一保持地址执行一保持写入(步骤154)。在两个写入程序皆被执行之后，完成该编程模式指令(步骤155)。

图7绘示用以执行在此所述保持检查程序的控制器的状态图。在此一简化的实施例，控制器包含电源开启模式200、待机模式201、写入模式202、及读取模式203。当提供电源到该装置时，进入电源开启模式200。在电源开启程序之后，除非接收到一读取或写入指令，否则控制逻辑经过渡期210到待机模式201。若接收到一读取或写入指令，则控制逻辑适当地经过渡期212到读取模式203，或者经过渡期211到写入模式202。在写入模式202执行一写入程序之后，控制逻辑会经过渡期218到待机模式201。并且，从特定写入指令的写入模式202，或者在一写入程序中接收到一读取指令，控制逻辑会经过渡期213到读取模式203。同样地，在读取模式203执行一读取程序之后，控制逻辑会经过渡期217到待机模式201。并且，从特定型态的指令的读取模式203，或者在一读取程序中接收到一写入指令，控制逻辑会经过渡期213到读取模式202。如上所述，在待机模式201期间，控制逻辑可执行如循环214所示的保持检查及保持写入算法。另一方面，芯片上的控制逻辑在电源开启模式200中亦可执行如循环215所示的保持检查及保持写入算法。在某些实施例中，控制逻辑可用以在电源开启模式200及待机模式201期间皆执行保持检查及保持写入算法。并且，在写入模式202期间，控制逻辑亦可执行如循环216所示的保持写入算法。一般来说，芯片上的控制器可在例如非用户指令模式时执行保持检查及保持写入。非用户指令模式，例如为待机模式，是在执行一用户指令时未存取存储器，而因此可执行保持检查及保持写入算法来存取存储器。

此实施例所述的存储器单元用以对每个存储器单元各储存一位。此技术使用从保持读取位阶的一对应程序读出一保持检查程序，而可应用至多位阶存储器单元或者储存超过一位的存储器单元。

综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (19)

1.一种存储器装置，包含：

多个存储器单元的一阵列，用以使用多个临界状态储存多个数据值于该阵列中的这些存储器单元，这些临界状态包含一最低临界值超过一选定的读取偏压的一较高临界状态；

一控制器，包含一保持检查程序(retention check logic)，用以标识这些较高临界状态的存储器单元，这些较高临界状态的存储器单元具有包含未通过一保持临界检查(retention threshold check)的多个阈值电压，该控制器更包含一程序，用以改善这些标识出的存储器单元的这些阈值电压。

2.根据权利要求1所述的存储器装置，其中该控制器执行一待机模式(stand-by mode)及一或多个用户模式(user mode)，且该保持检查程序在该待机模式中执行。

3.根据权利要求2所述的存储器装置，其中该控制器用以在电源开启时进入该待机模式。

4.根据权利要求1所述的存储器装置，其中该保持检查程序执行一程序，该程序包含重复地读取这些存储器单元的多个地址，而该重复读取包含：使用一第一读取偏压在一个地址读取一个存储器单元，以读取储存在这些存储器单元的这些数据值；使用一第二读取偏压判断这些存储器单元的多个比较值，以指示这些存储器是否具有一阈值电压低于一保持临界的该较高临界状态；比较这些数据值与这些比较值；以及在结果吻合时储存这些地址。

5.根据权利要求1所述的存储器装置，其中该控制器用以储存未通过保持检查的这些存储器单元的多个地址，该控制器包含该程序以响应于一用户指令而进入一编程模式，用以写入数据至这些被选定的这些存储器单元，并用以在该编程模式排列这些储存的地址以编程这些高临界状态。

6.根据权利要求1所述的存储器装置，其中该控制器用以在接收到一读取或编程指令时，中断该程序以标识未通过该保持临界检查的这些存储器单元。

7.一种存储器装置的操作方法，该存储器装置包含多个存储器单元中的一阵列，用以使用多个临界状态储存多个数据值于该阵列中的这些存储器单元，该方法包含：

标识这些在一较高临界状态的存储器单元，其中这些较高临界状态的存储器单元包含未通过一保持临界检查的多个阈值电压；以及

改善这些标识出的存储器单元的这些阈值电压。

8.根据权利要求7所述的存储器装置的操作方法，其中该存储器装置包含一控制器以执行一待机模式及一或多个用户模式，且在该待机模式时执行该标识步骤。

9.根据权利要求7所述的存储器装置的操作方法，其中在该存储器装置电源开启时执行该标识步骤。

10.根据权利要求7所述的存储器装置的操作方法，其中该标识步骤包含重复地读取这些存储器单元的多个地址，而该重复读取包含使用一第一读取偏压在该一个地址读取该一个存储器单元，其中该第一读取偏压用以读取储存在这些存储器单元的这些数据值，该重复读取包含使用一第二读取偏压决定这些存储器单元的多个比较值，其中该第二读取偏压用以指示这些存储器是否具有一阈值电压低于一保持临界的较高临界状态，该重复读取包含比较这些数据值与这些比较值，并在结果吻合时储存这些地址。

11.根据权利要求7所述的存储器装置的操作方法，更包含：

储存这些被标识的存储器单元的多个地址；

响应于一用户指令进入一编程模式，用以写入数据至这些被选定的这些存储器单元；

在该编程模式排列这些储存的地址以编程这些高临界状态。

12.根据权利要求7所述的存储器装置的操作方法，更包含在接收到一读取或编程指令时，中断该标识步骤。

13.根据权利要求1所述的存储器装置，其中该阵列中的这些存储器单元为一非易失性陷获电荷存储器单元，该控制器包含一待机模式、一写入模式及一读取模式，而该保持检查程序在待机模式时执行，而该程序用以在该待机模式及写入模式其中之一，对这些标识的存储器单元执行一保持写入以改善这些阈值电压。

14.根据权利要求13所述的存储器装置，其中该控制器用以在接收到一用户指令时，中断该保持检查程序且该程序执行该保持写入。

15.根据权利要求13所述的存储器装置，其中该控制器用以在控制器响应于一用户写入指令进入写入模式时的一编程程序期间，中断该保持检查程序且该程序执行这些标识存储器单元的该保持写入。

16.根据权利要求13所述的存储器装置，其中该控制器用以在一电源开启模式时，执行该保持检查程序。

17.一种存储器装置，包含：

多个存储器单元中的一阵列，可被多个字线及多个位线存取，并使用不同的多个临界状态将多个数据值储存在这些存储器单元；

一控制器，用以对相关于该其中一个存储器单元的这些字线及这些位线进行偏压，以在一非用户指令模式读出这些临界状态。

18.根据权利要求17所述的存储器装置，其中该偏压用于一保持检查，且该控制器改善这些未通过该保持检查的这些存储器单元的多个阈值电压。

19.根据权利要求18所述的存储器装置，其中该保持检查用于含有一阈值电压的一较高临界状态，且该非用户指令模式为一待机模式。