CN109493911A - 存储器控制器的操作方法、以及存储器件及其操作方法 - Google Patents

存储器控制器的操作方法、以及存储器件及其操作方法 Download PDF

Info

Publication number
CN109493911A
CN109493911A CN201811022123.XA CN201811022123A CN109493911A CN 109493911 A CN109493911 A CN 109493911A CN 201811022123 A CN201811022123 A CN 201811022123A CN 109493911 A CN109493911 A CN 109493911A
Authority
CN
China
Prior art keywords
block
nonvolatile semiconductor
semiconductor memory
lock out
memory controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811022123.XA
Other languages
English (en)
Other versions
CN109493911B (zh
Inventor
方光奎
沈荣燮
姜熙烨
李庚德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109493911A publication Critical patent/CN109493911A/zh
Application granted granted Critical
Publication of CN109493911B publication Critical patent/CN109493911B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/006—Identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0787—Storage of error reports, e.g. persistent data storage, storage using memory protection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

一种用于控制非易失性存储器件的存储器控制器的操作方法包括：从非易失性存储器件接收关于操作失败的信息，从非易失性存储器件接收锁出状态信息，基于锁出状态信息确定是否输出了锁出信号，以及根据确定结果将与关于操作失败的信息相对应的失败块确定为正常块或坏块。

Description

存储器控制器的操作方法、以及存储器件及其操作方法
相关申请的交叉引用
本公开要求于2017年9月13日在韩国知识产权局提交的韩国专利申请No.10-2017-0117390的优先权，其全部内容通过引用并入本文中。
技术领域
本文描述的发明构思的实施例涉及半导体存储器，并且更具体地，涉及存储器控制器的操作方法、包括存储器控制器的存储器件以及存储器件的操作方法。
背景技术
半导体存储器件可以被分类为断电时丢失存储在其中的数据的易失性存储器件以及即使断电时也保留存储在其中的数据的非易失性存储器件，易失性存储器件例如是静态随机存取存储器(SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)，非易失性存储器件例如是只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存器件、相变RAM(PRAM)、磁RAM(MRAM)、电阻RAM(RRAM)和铁电RAM(FRAM)。
闪存器件被广泛用作计算系统的大容量存储器。闪存使用外部提供的外部电源电压来操作。在由于各种因素导致电源电压变得不稳定的情况下，可能无法确保存储在闪存中的数据的可靠性或要存储在闪存中的数据的可靠性。
发明内容
本发明构思的实施例提供了能够提高可靠性的存储器控制器的操作方法、包括存储器控制器的存储器件以及存储器件的操作方法。
本发明构思的实施例提供了一种控制非易失性存储器件的存储器控制器的操作方法。该操作方法包括：存储器控制器从非易失性存储器件接收关于操作失败的信息；存储器控制器将与关于操作失败的信息相对应的非易失性存储器件的存储块确定为失败块；存储器控制器从非易失性存储器件接收锁出(lock-out)状态信息；存储器控制器基于锁出状态信息来确定是否输出了锁出信号；以及存储器控制器根据所述确定是否输出了锁出信号来将失败块确定为正常块或坏块。
本发明构思的实施例还提供了一种包括控制非易失性存储器件的存储器控制器的存储器件的操作方法。该操作方法包括：存储器控制器对非易失性存储器件的存储块执行编程操作、读取操作和擦除操作中的一个操作；当操作失败时，存储器控制器将存储块确定为失败块；当操作失败时，存储器控制器确定非易失性存储器件是否输出了锁出信号；以及根据所述确定是否输出了锁出信号来将失败块确定为正常块或坏块。
本发明构思的实施例还提供了一种存储器件，包括包含多个存储块在内的非易失性存储器件；以及存储器控制器，被配置为控制非易失性存储器件。存储器控制器还被配置为：基于来自非易失性存储器件的锁出状态信息来确定非易失性存储器件是否输出了锁出信号；将多个存储块中的与从非易失性存储器件接收的关于操作失败的信息相对应的存储块确定为失败块；以及根据是否输出了锁出信号来将失败块确定为正常块或坏块。
附图说明
通过参考以下附图的以下描述，上述和其他目的和特征将变得显而易见，其中，除非另有说明，否则相似的附图标记在各个附图中指代相似的部件，并且在附图中：
图1示出了根据本发明构思的实施例的存储器件的框图；
图2示出了图1的存储器控制器的框图；
图3示出了图1的非易失性存储器件的框图；
图4示出了图3的非易失性存储器件的编程操作的示例性失败的视图；
图5示出了图1的存储器控制器的操作的流程图；
图6示出了描述根据图5所示的流程图执行的操作的视图；
图7示出了图1的存储器控制器的操作方法的流程图；
图8示出了描述根据图7的流程图的操作方法的视图；
图9示出了图1的存储器件的操作方法的流程图；
图10示出了根据本发明构思的实施例的存储器件的框图；
图11示出了图10的外部电压检测器的框图；
图12示出了其中图10的存储器件包括多个非易失性存储器件的例证的框图；
图13示出了描述图12的存储器件的复位操作的视图；
图14示出了图10的存储器件的操作方法的流程图；
图15示出了非易失性存储器件的衬垫的模式如何改变的视图；
图16示出了图10的存储器件的操作方法的流程图；
图17示出了根据本发明构思的实施例的存储器件的框图；
图18示出了根据本发明构思的实施例的存储器件的框图；
图19示出了根据本发明构思的实施例的存储器件的框图；以及
图20示出了应用根据本发明构思的存储器件的固态驱动器系统的框图。
具体实施方式
现在将参考附图来详细描述本发明构思的示例实施例。
如在发明构思领域中常见的，可以根据执行所描述的一个或多个功能的块来描述和示出实施例。在本文中可以称为单元或模块等的这些块通过诸如逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子组件、有源电子组件、光学组件、硬连线电路等的模拟和/或数字电路物理地实现，并且可以可选地由固件和/或软件驱动。例如，电路可以实现在一个或多个半导体芯片中，或者在诸如印刷电路板等的衬底支撑件上。构成块的电路可以由专用硬件或处理器(例如，一个或多个编程的微处理器和相关联的电路)来实现，或者由用来执行该块的一些功能的专用硬件和用来执行该块的其他功能的处理器的组合来实现。在不脱离本发明构思的范围的情况下，实施例的每个块可以物理地分成两个或更多个交互和分立的块。类似地，在不脱离本发明构思的范围的情况下，实施例的块可以物理地组合成更复杂的块。
图1示出了根据本发明构思的实施例的存储器件100的框图。参考图1，存储器件100包括存储器控制器110和非易失性存储器件120。
存储器控制器110可以将数据存储在非易失性存储器件120中，可以读取存储在非易失性存储器件120中的数据，或者可以擦除存储在非易失性存储器件120中的数据。例如，存储器控制器110可以向非易失性存储器件120提供非易失性存储器件120操作所需的电源电压VCC。存储器控制器110可以将命令CMD和地址ADDR发送到非易失性存储器件120以将数据(DATA)存储在非易失性存储器件120中，读取存储在非易失性存储器件120中的数据或者擦除存储在非易失性存储器件120中的数据。
存储器控制器110可以将复位命令发送到非易失性存储器件120以复位非易失性存储器件120。复位命令可以被包括在命令CMD中，或者可以通过单独的信号线被提供给非易失性存储器件120。存储器控制器110可以从非易失性存储器件120接收状态信息R/B(例如，就绪/忙碌)，该状态信息指示正在非易失性存储器件120中执行的操作的状态。在非易失性存储器件120处于忙碌状态的情况下，存储器控制器110可以不发送命令CMD或控制信号CTRL。
非易失性存储器件120可以从存储器控制器110接收电源电压VCC、命令CMD和地址ADDR。响应于接收到的信号，非易失性存储器件120可以存储来自存储器控制器110的数据，可以将存储在其中的数据提供给存储器控制器110，或者可以擦除存储在其中的数据。非易失性存储器件120可以响应于从存储器控制器110接收的复位命令执行复位操作。
在下文中，将在由存储器控制器110提供电源电压VCC的假设下给出描述。然而，本发明构思的范围和精神不限于此。例如，在一些实施例中，可以从单独的电源设备(未示出)提供电源电压VCC。
非易失性存储器件120包括电压检测器121和锁出(LKO)状态寄存器122。电压检测器121检测来自存储器控制器110的电源电压VCC是否低于参考电压。例如，从存储器控制器110提供的电源电压VCC可能由于各种因素低于参考电压，例如易出故障或故障的外部电源设备、存储器控制器110的易出故障或故障的电源电路、布线问题、非易失性存储器件120的故障的内部电路或从外部供应的电力突然中断。
在本发明构思的实施例中，电压检测器121可以是包括在非易失性存储器件120中的锁出电路。在电源电压VCC低于参考电压的情况下，电压检测器121可以输出锁出信号LKO。非易失性存储器件120可以基于是否输出了锁出信号LKO来执行恢复操作。例如，非易失性存储器件120可以基于是否输出了锁出信号LKO来停止操作(例如，编程操作、读取操作或擦除操作)并且可以进入稳定操作待机状态。
在电源电压VCC降低到特定电压或更低电压的情况下，非易失性存储器件120可能无法正常操作。因此，存储在非易失性存储器件120中的数据或要存储在其中的数据的可靠性降低。在这种情况下，非易失性存储器件120可以基于是否输出了电压检测器121的锁出信号LKO来执行恢复操作，从而确保所存储的数据或要存储的数据的可靠性。
当在非易失性存储器件120无法正常操作的情况下从存储器控制器110接收到复位命令时，非易失性存储器件120可以执行复位操作。在执行复位操作之后，非易失性存储器件120可以稳定地经历断电和通电，从而再次正常操作。
锁出状态寄存器122可以基于是否输出了锁出信号LKO来存储锁出状态信息。在一个实施例中，当电源电压VCC降低到参考电压或更低电压时，锁出状态寄存器122可以基于电压检测器121输出的锁出信号LKO来存储锁出状态信息。这可以使存储器控制器110能够根据存储在锁出状态寄存器122中的值来确定是否输出了锁出信号LKO。
在一个实施例中，存储器控制器110可以从非易失性存储器件120接收状态信息NSI。状态信息NSI可以包括表示是否正常执行了编程操作的信息(例如，编程通过或失败)。例如，非易失性存储器件120可以响应于从存储器控制器110接收到的程序命令来对数据进行编程。非易失性存储器件120可以基于是否正常执行了编程操作来将状态信息NSI发送到存储器控制器110。
非易失性存储器件120的编程操作的失败可能由于各种因素而发生。例如，在要被编程的存储单元劣化的情况下或者在没有正常提供电源电压VCC的情况下，可能不能正常执行编程操作。在这种情况下，从非易失性存储器件120提供给存储器控制器110的状态信息NSI可以包括关于编程失败的信息。在下文中，在其中发生编程失败的存储块被称为“失败块”。也就是说，失败块可以表示包括存储单元的存储块，其中由于各种因素，没有对数据进行正常编程。
在状态信息NSI包括关于编程失败的信息的情况下，存储器控制器110可以基于是否输出了非易失性存储器件120的锁出信号LKO来将失败块确定为坏块或正常块之一。例如，存储器控制器110可以将单独的请求命令发送到非易失性存储器件120以用于确定是否输出了锁出信号LKO。存储器控制器110可以接收存储在锁出状态寄存器122中的锁出状态信息以确定是否输出了锁出信号LKO。存储器控制器110可以基于是否输出了锁出信号LKO来将失败块确定为坏块或正常块之一。
在提供给非易失性存储器件120的电源电压VCC异常的情况下，可以输出锁出信号LKO。存储器控制器110可以确定是否输出了锁出信号LKO，以确定电源电压VCC是否异常。在输出了锁出信号LKO的情况下，存储器控制器110可以将失败块的原因确定为异常电源电压VCC，而不是存储单元的缺陷。因此，存储器控制器110可以重新使用失败块，从而提高非易失性存储器件120的可靠性。
上述实施例是基于编程操作进行描述的。然而，本发明构思的实施例不限于此。本发明构思的范围和精神可以应用于编程操作、读取操作或擦除操作。在下文中，为了简要描述本发明构思，将基于编程操作来描述实施例。
图2详细地示出了图1的存储器控制器110的框图。为了简要描述，图2中仅示出了存储器控制器110的一些部件。然而，本发明构思的范围和精神可以不限于此。例如，存储器控制器110还可以包括诸如纠错码(ECC)电路的其他组件。
参考图1和图2，存储器控制器110包括系统总线112、处理器113、随机存取存储器(RAM)114、只读存储器(ROM)115、主机接口116和闪存接口117。
系统总线112被配置为提供存储器控制器110的组件之间的通道。处理器113可以执行并控制存储器控制器110的整体操作。RAM 114可以用作存储器控制器110的缓冲存储器、高速缓冲存储器或工作存储器。RAM 114可以存储处理器113执行的代码和命令。RAM114可以存储由处理器113处理的数据。RAM 114可以包括例如静态RAM(SRAM)。
在一个实施例中，RAM 114可以包括闪存转换层(FTL)111。FTL 111可以是执行存储器控制器110的软件操作的软件层并且可以由处理器113驱动。FTL 111可以存储在RAM114中，并且可以在主机(未示出)和非易失性存储器件120之间执行各种维护操作，使得非易失性存储器件120被有效使用。例如，FTL 111可以执行逻辑地址和物理地址之间的转换操作。逻辑地址是指由主机的文件系统管理的信息，并且物理地址是指表示存储数据的非易失性存储器件120的物理位置的信息。FTL 111可以通过映射表(未示出)管理地址转换操作。FTL 111可以执行逻辑地址与物理地址之间的转换操作以分配将在其中执行编程操作的存储块。
在一个实施例中，FTL 111可以从包括在非易失性存储器件120中的多个存储块中分配将执行编程操作的存储块。在编程操作失败的情况下，即，在FTL 111从非易失性存储器件120接收到包括表示编程失败的信息的状态信息NSI的情况下，如果满足给定条件，则FTL 111可以将失败块作为坏块进行管理。
例如，在发生失败块并且未输出锁出信号LKO的情况下，FTL 111可以将失败块作为坏块进行管理。FTL 111可以通过使用表示多个存储块的状态的元数据(未示出)来将与失败块相对应的存储块作为坏块进行管理。FTL 111可以将与失败块相对应的存储块标记为坏块，并且可以不将该失败块分配给用于对数据进行编程的存储块。因此，FTL 111可以不将表示坏块的物理地址映射到逻辑地址。
备选地，在发生失败块并且输出了锁出信号LKO的情况下，FTL 111可以将失败块作为正常块进行管理。FTL 111可以将与失败块相对应的存储块确定为正常块，并且可以在稍后执行编程操作时重新使用该存储块。因此，FTL 111可以将表示正常块的物理地址映射到逻辑地址。
表示存储块的状态的元数据可以存储在RAM 114中，并且可以由FTL 111管理元数据。元数据可以包括包含关于坏块的信息的坏块表。ROM 115可以存储存储器控制器110以固件的形式操作所需的各种信息。
存储器控制器110可以通过主机接口116与主机通信。存储器控制器110可以通过闪存接口117与非易失性存储器件120通信。在一个实施例中，存储器控制器110可以通过闪存接口117发送复位命令，并且可以从非易失性存储器件120接收包括表示是否正常执行编程操作的信息的状态信息NSI。存储器控制器110可以通过闪存接口117请求表示是否输出了锁出信号LKO的锁出状态信息，并且可以从非易失性存储器件120接收锁出状态信息。
存储器控制器110可以通过FTL 111确定是否重新使用失败块，从而提高非易失性存储器件120的可靠性。在重新使用失败块的情况下，可以确保存储器件100的存储空间，并且因此FTL 111操作以确保存储空间的次数可以减小。因此，可以改善存储器件100的性能。
图3是示出了图1的非易失性存储器件120的框图。参考图1和图3，非易失性存储器件120包括电压检测器121、锁出状态寄存器122、存储单元阵列123、地址(ADDR)解码器124、电压产生器125、页缓冲器电路126、输入/输出(I/O)电路127以及控制逻辑电路128。
电压检测器121可以将电源电压VCC与参考电压VREF进行比较以输出锁出信号LKO。参考电压VREF可以是在电压产生器125中产生的电压，以具有提前确定的电平。例如，在电源电压VCC低于参考电压VREF的情况下，电压检测器121可以输出锁出信号LKO。电源电压VCC低于参考电压VREF意味着非易失性存储器件120无法正常操作。在这种情况下，电压检测器121可以输出锁出信号LKO以允许非易失性存储器件120执行恢复操作。
在电源电压VCC不低于参考电压VREF(换句话说，电源电压VCC高于或等于参考电压VREF)的情况下，电压检测器121可以不输出锁出信号LKO。原因在于电源电压VCC高于参考电压VREF意味着非易失性存储器件120正常操作。在一个实施例中，参考电压VREF可以被用作非易失性存储器件120的锁出电压。
锁出状态寄存器122可以存储锁出状态信息LKOS。锁出状态信息LKOS表示关于是否从电压检测器121输出锁出信号LKO的信息。例如，在从电压检测器121输出锁出信号LKO的情况下，锁出状态寄存器122可以存储高(例如“1”)值的锁出状态信息LKOS。在未从电压检测器121输出锁出信号LKO的情况下，锁出状态寄存器122可以存储低(例如，“0”)值的锁出状态信息LKOS。可以根据存储在锁出状态寄存器122中的锁出状态信息LKOS来确定电源电压VCC是否低于参考电压VREF。
锁出状态寄存器122的上述值是示例性的，并且本发明构思的范围和精神不限于此。例如，在其他实施例中，低(例如，“0”)值的锁出状态信息LKOS可以指示从电压检测器121输出了锁出信号LKO，并且高(例如，“1”)值的锁出状态信息LKOS可以指示未从电压检测器121输出锁出信号LKO。如图3所示，锁出状态寄存器122可以从控制逻辑电路128接收锁出状态信息LKOS。然而，本发明构思的范围和精神不限于此。例如，锁出状态寄存器122可以通过另一路径接收锁出状态信息LKOS。
存储单元阵列123包括多个存储块(例如，BLK1、BLK2、BLK3、BLK4、......BLKz)，每个存储块具有多个存储单元。存储单元可以与多个字线WL相连。每个存储单元可以是存储1比特数据的单层单元(SLC)或存储两比特数据或更多比特的数据的多层单元(MLC)。
地址解码器124可以经由串选择线SSL、字线WL和地选择线GSL与存储单元阵列123相连。地址解码器124可以从存储器控制器110接收地址ADDR。地址解码器124可以从电压产生器125接收各种操作电压VOP。地址解码器124可以对接收到的地址ADDR进行解码，并且可以基于经解码的地址将相应的操作电压VOP提供给串选择线SSL、字线WL和地选择线GSL。
电压产生器125可以从存储器控制器110接收电源电压VCC。电压产生器125可以通过使用接收到的电源电压VCC来产生非易失性存储器件120操作所需的各种操作电压。在一个实施例中，操作电压VOP可以包括各种电平的电压，例如编程电压、通过电压、验证电压、选择读取电压、非选择读取电压和擦除电压。电压产生器125可以产生参考电压VREF并且可以将产生的参考电压VREF提供给电压检测器121。在一个实施例中，在电压产生器125中产生的参考电压VREF可以具有预设电平。备选地，虽然图2中未示出，但是可以在单独的参考电压产生器(未示出)中产生参考电压VREF。
页缓冲器电路126可以通过位线BL与存储单元阵列123相连。页缓冲器电路126可以临时存储要在存储单元阵列123中编程或存储的数据或从存储单元阵列123读取的数据。
输入/输出电路127可以通过数据线DL与页缓冲器电路126相连，并且可以通过数据线DL与页缓冲器电路126交换数据。输入/输出电路127可以在控制逻辑电路128的控制下与存储单元阵列123交换数据。
在控制逻辑电路128的控制下，输入/输出电路127可以将状态信息NSI发送到存储器控制器110，该状态信息NSI包括表示是否正常执行编程操作的信息。输入/输出电路127可以在控制逻辑电路128的控制下将存储在锁出状态寄存器122中的锁出状态信息LKOS发送到存储器控制器110。响应于存储器控制器110的请求，可以沿数据线将锁出状态信息LKOS发送到存储器控制器110。备选地，可以在将锁出状态信息LKOS包括在状态信息NSI中之后，将锁出状态信息LKOS发送到存储器控制器110。输入/输出电路127可以将从存储单元阵列123读取的数据DATA发送到存储器控制器110，并且可以将从存储器控制器110接收的数据DATA编程到存储单元阵列123中。
控制逻辑电路128可以控制非易失性存储器件120的整体操作。例如，控制逻辑电路128可以响应于从存储控制器110接收的命令CMD和控制信号CTRL来控制地址解码器124、电压产生器125、页缓冲器电路126和输入/输出电路127。
在一个实施例中，控制逻辑电路128可以从存储器控制器110接收程序命令和地址ADDR，并且可以对与接收到的地址ADDR相对应的存储块执行编程操作。控制逻辑电路128可以通过输入/输出电路127将状态信息NSI发送到存储器控制器110，状态信息NSI包括表示编程操作通过或失败的信息。
在一个实施例中，控制逻辑电路128可以通过输入/输出电路127将存储在锁出状态寄存器122中的锁出状态信息LKOS发送到存储器控制器110。此外，当从存储器控制器110接收到复位命令时，控制逻辑电路128可以执行复位操作。
图4示出了图3的非易失性存储器件120的编程操作的示例性失败的视图。在图4中，横轴表示时间，纵轴表示电压大小。参考图3和图4，当执行编程操作时，提供给非易失性存储器件120的电源电压VCC可能变得低于参考电压VREF。例如，在特定时段Ta中，电源电压VCC可能低于参考电压VREF。在这种情况下，电压检测器121可以检测到电源电压VCC低于参考电压，以输出锁出信号LKO。当输出了锁出信号LKO时，锁出状态寄存器122可以存储锁出状态信息LKOS。这样，存储在锁出状态寄存器122中的值可以从“0”改变为“1”
在输出了锁出信号LKO的情况下，非易失性存储器件120可以停止正在执行的编程操作，并且可以将非易失性存储器件120的操作状态从忙碌状态改变为就绪状态。由于电源电压VCC低于参考电压VREF，因此在非易失性存储器件120中执行的编程操作可能失败。这样，非易失性存储器件120可以将包括表示编程失败的信息的状态信息NSI发送到存储器控制器110。
图5示出了图1的存储器控制器110的操作方法的流程图。参考图1、图2和图5，在操作S111中，存储器控制器110从非易失性存储器件120接收状态信息NSI。状态信息NSI可以包括关于编程操作通过或失败的信息。
在操作S112中，存储器控制器110确定是否出现失败块。例如，在状态信息NSI包括关于编程失败的信息的情况下，存储器控制器110确定出现失败块。备选地，在状态信息NSI包括关于编程通过的信息的情况下，存储器控制器110确定未出现失败块。
如果在操作S112中确定出现了失败块(是)，则在操作S113中，存储器控制器110将对锁出状态信息LKOS的请求发送到非易失性存储器件120，并从非易失性存储器件120接收锁出状态信息LKOS。如果在操作S112中确定未出现失败块(否)，则操作方法结束。
在操作S114中，存储器控制器110基于锁出状态信息LKOS来确定是否输出了锁出信号LKO。例如，在锁出状态信息LKOS与高值相对应的情况下，存储器控制器110确定输出了锁出信号LKO。在锁出状态信息LKOS与低值相对应的情况下，存储器控制器110确定未输出锁出信号LKO。
如果在操作S114中确定输出了锁出信号LKO(是)，则在操作S115中，存储器控制器110将失败块确定为正常块。如果失败块被确定为正常块，则存储器控制器110可以在稍后执行编程操作时重新使用该失败块(即，被确定为正常块的失败块)。正常块可以是在其中确定不存在缺陷的存储块。在非易失性存储器件120包括的存储块中的未被确定为坏块的存储块可以是正常块。
在操作S116中，存储器控制器110使在其中执行编程操作的存储块(即，被确定为正常块的失败块)的数据无效。例如，存储在失败块中的数据可能不同于正常数据(即，在编程操作未失败的情况下存储的数据)。这样，存储器控制器110可以使数据无效，从而防止错误的数据被使用。
在一个实施例中，存储器控制器110可以在映射表(未示出)中记录无效标记，使得编程的数据无效。备选地，存储器控制器110可以不更新映射表(未示出)中关于编程操作的执行的信息，使得数据无效。
在操作S117中，存储器控制器110执行复位操作。存储器控制器110可以在执行复位操作时复位非易失性存储器件120。存储器控制器110可以将复位命令(即，复位信号)发送到非易失性存储器件120以复位非易失性存储器件120。当执行存储器控制器110和非易失性存储器件120的复位操作时，可以解决电源电压VCC中的故障。在一个实施例中，可以省略操作S117以防止频繁的复位操作。如图所示，在操作S117之后，操作方法结束。
如果在操作S114中确定未输出锁出信号LKO(否)，则在操作S118中，存储器控制器110将失败块确定为坏块。在操作S119中，存储器控制器110将失败块标记为坏块。存储器控制器110可以将表示失败块与坏块相对应的信息记录在用于管理坏块的元数据中。存储器控制器110可以在稍后执行编程操作时不使用被标记为坏块的存储块。在操作S119之后，操作方法结束。
状态信息NSI可以包括表示是否输出了锁出信号LKO的锁出状态信息LKOS、以及编程操作的通过或失败信息。在状态信息NSI包括锁出状态信息LKOS的情况下，存储器控制器110将不需要随后向非易失性存储器件120请求锁出状态信息LKOS。因此，当在操作S111中接收到的状态信息NSI包括锁出状态信息LKOS的情况下，可以省略操作S113。
如上所述，根据本发明构思的实施例，即使编程操作失败，如果输出了锁出信号LKO，存储器控制器110也可能不将失败块确定为坏块。也就是说，在由于电源电压VCC或外部电源电压EVC中出现噪声而导致电源电压低于参考电压VREF的情况下，存储器控制器110不将编程操作的失败确定为由存储块的缺陷所引起。也就是说，相应的存储块不被视为有缺陷。因此，存储器件100可以防止实际无缺陷的存储器块被确定为坏块，并且可以重新使用没有缺陷的失败块。这可以提高非易失性存储器件120的存储块的可靠性。
图6示出了描述根据图5所示的流程图执行的操作的视图。将参照图6描述存储器控制器110管理失败块的示例性操作。为了便于描述，假设编程操作在非易失性存储器件120的多个存储块中的第二存储块BLK2和第四存储块BLK4中失败。
参考图6，在编程操作在第二存储块BLK2中失败并且未输出锁出信号LKO(由LKO(X)指示)的情况下，存储器控制器110将第二存储块BLK2确定为坏块。由于未输出锁出信号LKO，所以编程操作的失败不是因为电源电压VCC的故障，因此存储器控制器110将第二存储块BLK2确定为坏块。
存储器控制器110可以用“坏”值标记与第二存储块BLK2相对应的坏块表BBT的值，并且可以将第二存储块BLK2作为坏块进行管理。坏块表BBT可以被包括在存储器控制器110的元数据中。基于元数据中包括的坏块表BBT，存储器控制器110可以在执行编程操作时从存储块的分配中排除第二存储块BLK2。
在编程操作在第四存储块BLK4中失败并且输出了锁出信号LKO(由LKO(O)指示)的情况下，存储器控制器110将第四存储块BLK4确定为正常块。由于输出了锁出信号LKO，所以编程操作的失败不是因为存储块的缺陷而是因为电源电压VCC的故障，因此存储器控制器110将第四存储块BLK4确定为正常块。
存储器控制器110可以用“正常”值来维持与第四存储块BLK4相对应的坏块表BBT的值，并且可以在执行编程操作时分配第四存储块BLK4。
本发明构思的存储器控制器110管理失败块的方法不限于图6的流程图，并且通过使用如图6所示的元数据标记块信息的任何方法都可以被包括在本发明构思的范围和精神内。
图7示出了图1的存储器控制器110的操作方法的流程图。参考图1和图7，存储器控制器110执行操作S121至操作S124。操作S121至操作S124类似于图5的操作S111至操作S114，因此省略操作S121至操作S124的详细描述。
当在操作S124中输出了锁出信号LKO(是)的情况下，在操作S125中，存储器控制器110请求非易失性存储器件120发送最大循环状态信息，然后从非易失性存储器件120接收最大循环状态信息。最大循环状态信息是指表示非易失性存储器件120的编程操作的操作循环是否达到最大循环次计数的信息。
例如，在操作循环与最大循环状态相对应(即，操作循环达到最大循环计数)的情况下，最大循环状态信息可以是“1”。在操作循环与最大循环状态不相对应(即，操作循环未达到最大循环计数)的情况下，最大循环状态信息可以是“0”。
在操作S126中，存储器控制器110确定与失败块相关联的操作循环计数是否达到最大循环计数。在一个实施例中，在以增量步进程序脉冲(ISPP)方式执行编程操作时，可以重复执行操作循环(例如，编程循环)。可以提前确定在编程操作期间要执行的操作循环的数量。在编程操作失败的情况下，即使操作循环达到最大循环，包括在失败块中的存储单元也可能处于劣化状态。
如果在操作S126中发生编程失败的操作循环被确定为不是最大循环(否)，则在操作S127中，存储器控制器110将失败块确定为正常块。如果失败块被确定为正常块，则存储器控制器110可以在稍后执行编程操作时重新使用该失败块。
在操作S128中，存储器控制器110使在被确定为正常块的相应失败块中经历编程操作的数据无效。在操作S129中，存储器控制器110执行复位操作。操作S128和操作S129类似于图5的操作S116和操作S117，因此省略操作S128和S129的详细描述。
在由存储器控制器110确定在操作S124中未输出锁出信号LKO(否)或者在操作S126中在失败块中执行的操作循环是最大循环(是)的情况下，存储器控制器110执行操作S12a和操作S12b。操作S12a和操作S12b类似于图5的操作S118和操作S119，因此省略操作S12a和S12b的详细描述。
状态信息NSI可以包括最大循环状态信息。在这种情况下，存储器控制器110将不需要向非易失性存储器件120请求最大循环状态信息。即，可以省略操作S125。存储器控制器110可以根据在操作S121中接收到的状态信息NSI来确定与失败块相关联的操作循环是否是最大循环。
如上所述，在编程操作失败的情况下，存储器控制器110不立即将失败块确定为坏块。即使编程操作失败，如果输出了锁出信号LKO并且操作循环不是最大循环，存储器控制器110也不将失败块确定为坏块。在操作循环是最大循环的情况下，即使输出了锁出信号LKO，存储器控制器110也将失败块确定为坏块。也就是说，如果不管电源电压VCC是否发生失败，存储单元恶化的可能性都很高，则存储器控制器110可以确定编程操作的失败是由于存储块的缺陷引起的。因此，存储器件100可以防止将实际有缺陷的存储块确定为正常块。这可以提高非易失性存储器件120的存储块的可靠性。
图8示出了描述根据图7的流程图的操作方法的视图。将参考图8描述存储器控制器110管理失败块的示例性操作。为了便于描述，假设编程操作在非易失性存储器件120的多个存储块中的第一存储块BLK1至第三存储块BLK3中失败。
参考图8，在关于第一存储块BLK1未输出锁出信号LKO(由LKO(X)指示)的情况下，存储器控制器110将第一存储块BLK1确定为坏块。存储器控制器110可以在坏块表BBT中用“坏”值标记与第一存储块BLK1相对应的值，并可以将第一存储块BLK1作为坏块进行管理。
在关于第二存储块BLK2输出了锁出信号LKO(由LKO(O)指示)并且操作循环是最大循环(由Max loop(O)指示)的情况下，存储器控制器110将第二存储块BLK2确定为坏块。即使输出了锁出信号LKO，第二存储块BLK2也被确定为坏块，这是因为操作循环是最大循环。存储器控制器110可以在坏块表BBT中用“坏”值标记与第二存储块BLK2相对应的值，并可以将第二存储块BLK2作为坏块进行管理。
在关于第三存储块BLK3输出了锁出信号LKO(由LKO(O)指示)并且操作循环不是最大循环(由Max loop(X)指示)的情况下，存储器控制器110将第三存储块BLK3确定为正常块。存储器控制器110可以在坏块表BBT中用“正常”值维持与第三存储块BLK3相对应的值，并可以将第三存储块BLK3作为正常块进行管理。
图9示出了图1的存储器件100的操作方法的流程图。参考图1和图9，在操作S131中，存储器件100对数据执行编程操作。在一个实施例中，存储器件100可以响应于从外部接收到的编程信号来执行编程操作。存储器件100执行操作S132至操作S139。操作S132至操作S139分别类似于图7的操作S122、S124、S126、S127、S128、S129、S12a和S12b。图7的操作S122至操作S12b被描述为在存储器控制器110中执行。然而，由于存储器控制器110被包括在存储器件100中，所以存储器件100可以被表征为执行操作S122至操作S12b。因此，省略对图9的操作S132至操作S139的详细描述。
图10示出了根据本发明构思的实施例的存储器件200的框图。参考图10，存储器件200包括存储器控制器210、非易失性存储器件220和外部电压检测器230。图10中的存储器控制器210和非易失性存储器件220类似于参考图1描述的存储器控制器110和非易失性存储器件120，因此将省略类似特征和操作的详细描述，并且以下描述可以集中在图10的实施例与图1的实施例的不同之处。除了包括存储器控制器210和非易失性存储器件220之外，存储器件200还包括外部电压检测器230。外部电压检测器230检测从外部提供的外部电源电压EVC是否低于外部参考电压VREF_E。在一个实施例中，在外部电源电压EVC低于外部参考电压VREF_E的情况下，外部电压检测器230输出第一复位信号RST1和第二复位信号RST2。第一复位信号RST1被发送到存储器控制器210，并且第二复位信号RST2被发送到非易失性存储器件220。外部电压检测器230可以被包括在内部电源组件(例如，电源管理集成电路(PMIC))中。备选地，外部电压检测器230可以独立于内部电源组件而存在。
存储器控制器210响应于第一复位信号RST1执行复位操作，并且非易失性存储器件220响应于第二复位信号RST2执行复位操作。在一个实施例中，可以在相对于第一复位信号RST1的输出时间点的给定时间之后，将第二复位信号RST2从外部电压检测器230发送到非易失性存储器件220。这样，存储器控制器210可以执行复位操作，并且非易失性存储器件220可以在经过一段时间之后执行复位操作。备选地，可以同时输出第一复位信号RST1和第二复位信号RST2。
非易失性存储器件220响应于第二复位信号RST2执行复位操作，并且复位操作可以包括恢复操作。在一个实施例中，非易失性存储器件220可以停止操作并且可以进入稳定操作待机状态。在执行复位操作之后，非易失性存储器件120可以稳定地经历断电和通电操作，从而再次正常操作。
图11示出了图10的外部电压检测器230的框图。参考图10和图11，外部电压检测器230可以包括比较器231和延迟电路232。比较器231将外部电源电压EVC的大小与外部参考电压VREF_E的大小进行比较。在外部电源电压EVC低于外部参考电压VREF_E的情况下，比较器231输出第一复位信号RST1。延迟电路232将第一复位信号RST1延迟预设时间，以输出第二复位信号RST2。备选地，延迟电路232可以立即输出第二复位信号RST2而不延迟第一复位信号RST1。第一复位信号RST1被发送到存储器控制器210，并且第二复位信号RST2被发送到非易失性存储器件220。
图12示出了图10的存储器件200包括多个非易失性存储器件的例证的框图。参考图12，存储器件200包括存储器控制器210、非易失性存储器件220和外部电压检测器230。非易失性存储器件220包括多个非易失性存储器件。在一个实施例中，非易失性存储器件220可以包括第一非易失性存储器件220-1和第二非易失性存储器件220-2。例如，第一非易失性存储器件220-1和第二非易失性存储器件220-2中的每一个可以被实现为一个封装或一个芯片，或者可以用一个封装或一个芯片来实现。存储器控制器210和外部电压检测器230与图10的存储器控制器210和外部电压检测器230基本相同，因此省略其详细描述。
第一非易失性存储器件220-1和第二非易失性存储器件220-2中的每一个响应于来自外部电压检测器230的第二复位信号RST2执行复位操作。因此，第一非易失性存储器件220-1和第二非易失性存储器件220-2同时执行复位操作。
第一非易失性存储器件220-1包括第一内部电压检测器221-1，并且第二非易失性存储器件220-2包括第二内部电压检测器221-2。由于第一非易失性存储器件220-1和第二非易失性存储器件220-2执行相同的操作，因此将基于第一非易失性存储器件220-1来描述第一非易失性存储器件220-1和第二非易失性存储器件220-2的操作。
在从存储器控制器210提供的电源电压VCC低于第一内部参考电压VREF_I1的情况下，第一内部电压检测器221-1输出锁出信号LKO。在一个实施例中，在外部电源电压EVC异常的情况下，从外部电压检测器230输出第一复位信号RST1和第二复位信号RST2。此外，在电源电压VCC是由于异常的外部电源电压EVC而异常的情况下，第一内部电压检测器221-1输出锁出信号LKO。
第一内部电压检测器221-1可以独立于外部电压检测器230的操作而操作。例如，即使正常提供外部电源电压EVC，并且因此外部电压检测器230未输出第一复位信号RST1和第二复位信号RST2，如果电源电压VCC低于第一内部参考电压VREF_I1，第一内部电压检测器221-1也可以输出锁出信号LKO。
根据外部电源电压EVC的大小与电源电压VCC的大小相同的假设，外部参考电压VREF_E可以高于(即，大于)第一内部参考电压VREF_I1。这样，外部电压检测器230可以在第一内部电压检测器221-1检测到电源电压VCC异常之前检测外部电源电压EVC是否异常，并且非易失性存储器件220可以在锁出信号LKO被输出之前接收到第二复位信号RST2。非易失性存储器件220可以响应于接收到第二复位信号RST2而执行恢复操作。在这种情况下，即使输出了锁出信号LKO，非易失性存储器件220也可以不考虑锁出信号LKO的输出而单独地执行恢复操作。因此，在第二复位信号RST2和锁出信号LKO都被输出的情况下，非易失性存储器件220可以执行仅与第二复位信号RST2相对应的恢复操作而不重复执行。
第一内部电压检测器221-1基于第一内部参考电压VREF_I1输出锁出信号LKO，并且第二内部电压检测器221-2基于第二内部参考电压VREF_I2输出锁出信号LKO。即使第一内部参考电压VREF_I1和第二内部参考电压VREF_I2被设置为具有相同大小，由于构成相应电路的元件的各种物理因素，第一内部参考电压VREF_I1和第二内部参考电压VREFI2之间也可能出现差异。在第一内部参考电压VREF_I1的大小不同于第二内部参考电压VREF_I2的大小的情况下，关于相同的电源电压VCC，可以在不同的时间从第一内部电压检测器221-1和第二内部电压检测器221-2输出锁出信号LKO。在一个实施例中，来自第一内部电压检测器221-1和第二内部电压检测器221-2的锁出信号LKO的输出时间可以彼此不同。在锁出信号LKO的输出时间彼此不同并且未执行与第二复位信号RST2相对应的恢复操作的情况下，第一非易失性存储器件220-1和第二非易失性存储器件220-2可以在不同的时间执行恢复操作。
此外，由于第一内部参考电压VREF_I1的大小和第二内部参考电压VREF_I2的大小之间的差异，因此可以从第一内部电压检测器221-1和第二内部电压检测器221-2中的任一个输出锁出信号LKO。这样，第一非易失性存储器件220-1和第二非易失性存储器件220-2中的任一个可以执行恢复操作。在多个非易失性存储器件220-1和220-2不同时执行恢复操作的情况下，非易失性存储器件220的可靠性可能降低。
外部电压检测器230可以同时向第一非易失性存储器件220-1和第二非易失性存储器件220-2发送第二复位信号RST2。这样，第一非易失性存储器件220-1和第二非易失性存储器件220-2可以同时执行复位操作，并因此可以提高非易失性存储器件220的可靠性。
图13示出了描述图12的存储器件200的复位操作的视图。在图13中，横轴表示时间“t”，纵轴表示电压大小“V”。为了便于描述，假设外部电源电压EVC和电源电压VCC具有相同的大小。如图13所示，外部电源电压EVC和电源电压VCC可以维持在给定的大小，可以减小到特定电压Vd的大小，并且可以再次增加。
假设不存在外部电压检测器230，在电源电压VCC减小到第一内部参考电压VREF_I1和第二内部参考电压VREF_I2之间的特定电压Vd的情况下，第一内部电压检测器221-1不输出锁出信号LKO。在这种情况下，仅第二内部电压检测器221-2在第二时间点T2输出锁出信号LKO。这样，仅第一非易失性存储器件220-1和第二非易失性存储器件220-2中的第二非易失性存储器件220-2执行与锁出信号LKO相关联的恢复操作。由于当电源电压VCC异常时第一非易失性存储器件220-1不执行恢复操作，因此存储器件200的可靠性可能降低。
然而，外部电压检测器230将外部电源电压EVC的大小与外部参考电压VREF_E的大小进行比较。第一内部电压检测器221-1将电源电压VCC的大小与第一内部参考电压VREF_I1的大小进行比较。第二内部电压检测器221-2将电源电压VCC的大小与第二内部参考电压VREF_I2的大小进行比较。外部参考电压VREF_E的大小大于第一内部参考电压VREF_I1和第二内部参考电压VREF_12的大小，并且第一内部参考电压VREF_I1的大小可以小于第二内部参考电压VREF_I2的大小。因此，外部电压检测器230可以在第一内部电压检测器220-1和第二内部电压检测器220-2检测到异常电源电压VCC之前检测到异常外部电源电压EVC。外部电压检测器230在第一时间点T1检测到异常外部电源电压EVC，并将第二复位信号RST2发送到第一非易失性存储器件220-1和第二非易失性存储器件220-2。因此，第一非易失性存储器件220-1和第二非易失性存储器件220-2可以响应于第二复位信号RST2同时执行复位操作。因此，可以通过使用外部电压检测器230提高存储器件200的可靠性。
根据本发明构思的实施例的存储器件200不限于图12和图13所示的例证。例如，其中多个非易失性存储器件220中的每一个包括内部电压检测器221-1/221-2的存储器件200可以被包括在本发明构思的范围和精神内。
图14示出了图10的存储器件200的操作方法的流程图。参考图10和图14，在操作S211中，外部电压检测器230检测外部电源电压EVC。在操作S212中，外部电压检测器230将外部电源电压EVC与外部参考电压VREF_E进行比较。如果在操作S212中外部电源电压EVC低于外部参考电压VREF_E(是)，则在操作S213中，外部电压检测器230输出第一复位信号RST1和第二复位信号RST2，以发送到存储器控制器210和非易失性存储器件220。当在操作S212中外部电源电压EVC不低于外部参考电压VREF_E(否)的情况下，外部电压检测器230不输出第一复位信号RST1和第二复位信号RST2，并且操作方法随后结束。
图15示出了非易失性存储器件220的衬垫的模式如何改变的视图。参考图15，用于接收第二复位信号RST2的衬垫的模式可能改变。参考图10和图15，非易失性存储器件220包括多个衬垫P1至Pn，以从存储器控制器210(未示出)接收各种信号。衬垫P1、P2至Pn可以分别通过连接到衬垫P1至Pn的信号线L1、L2、...、Ln接收发送到非易失性存储器件220的信号。不同种类的信号可以通过不同的衬垫P1至Pn发送到非易失性存储器件220。非易失性存储器件220可以执行与通过衬垫P1至Pn接收的信号相对应的操作。
非易失性存储器件220可以不包括用于接收第二复位信号RST2的衬垫。这样，存储器控制器210可以改变衬垫P1至Pn中的任一个的模式，以允许非易失性存储器件220接收第二复位信号RST2。在一个实施例中，存储器控制器210可以通过模式改变电路MCC来改变多个衬垫P1至Pn中的一个衬垫的模式。经模式改变的衬垫可以是支持多模式的衬垫。
例如，存储器控制器210可以将第一衬垫P1的模式改变为用于从外部电压检测器230(未示出)接收第二复位信号RST2的模式。第二复位信号RST2可以通过与第一衬垫P1相连的第一信号线L1输入到第一衬垫P1。在通过第一衬垫P1接收到第二复位信号RST2的情况下，非易失性存储器件220可以执行复位操作。
因此，根据本发明构思的实施例的存储器件200可以响应于第二复位信号RST2执行复位操作，而不改变非易失性存储器件220的硬件。根据本发明构思的实施例改变衬垫的模式的方式不限于图15的示例。例如，本发明构思可以通过使用能够改变衬垫P1至Pn的模式的电路、配置、器件和/或软件来改变衬垫的模式。
图16示出了图10的存储器件200的操作方法的流程图。参考图10和图16，在步骤S221中，存储器控制器210改变包括在非易失性存储器件220中的一个衬垫的模式。存储器控制器210可以将非易失性存储器件220中包括的多个衬垫中的支持多模式的衬垫的模式改变为用于接收第二复位信号RST2的模式。在一个实施例中，存储器控制器210可以在存储器件200通电之后立即将衬垫的模式改变为用于接收第二复位信号RST2的模式。因此，存储器控制器210可以允许非易失性存储器件220从外部电压检测器230接收第二复位信号RST2。
外部电压检测器230可以执行操作S222至操作S224。操作S222至操作S224类似于图14的操作S211至操作S213，因此省略操作S222、S223和S224的详细描述。
图17示出了根据本发明构思的实施例的存储器件300的框图。参考图17，存储器件300包括存储器控制器310、非易失性存储器件320和外部电压检测器330。存储器控制器310、非易失性存储器件320和外部电压检测器330类似于图10的存储器控制器210、非易失性存储器件220和外部电压检测器230。因此，将省略存储器控制器310、非易失性存储器件320和外部电压检测器330的类似特征和操作的详细描述，并且以下描述可以集中在图17的实施例与图10的实施例的不同之处。
在外部电源电压EVC低于外部参考电压VREF_E的情况下，外部电压检测器330将第一复位信号RST1输出到存储器控制器310。存储器控制器310接收第一复位信号RST1并执行复位操作，并将第二复位信号RST2发送到非易失性存储器件320。非易失性存储器件320接收第二复位信号RST2并执行复位操作。这样，在存储器控制器310执行复位操作之后，非易失性存储器件320执行复位操作。
在如图17的实施例中一样由存储器控制器310直接将第二复位信号RST2发送到非易失性存储器件320，而不是如图10的实施例中一样由外部电压检测器330将第二复位信号RST2发送到非易失性存储器件320的情况下，存储器控制器310在接收到第一复位信号RST1之后，将第二复位信号RST2发送到非易失性存储器件320。在这种情况下，由于在基于存储器控制器310接收到第一复位信号RST1的时间的给定时间之后，非易失性存储器件320接收到第二复位信号RST2，因此外部电压检测器330可以不包括单独的延迟电路。
如上所述，根据关于图10和图17描述的本发明构思的实施例的存储器件200和300分别在其中包括外部电压检测器230和330。然而，根据本发明构思的实施例的存储器件不限于此。例如，外部电压检测器可以设置在存储器件的外部。此外，根据本发明构思的实施例的外部电压检测器可以作为存储器控制器被设置在内部。也即是说，根据本发明构思的实施例的外部电压检测器的位置不限于上述例证，并且外部电压检测器可以设置在能够检测外部电源电压EVC的任何位置处。
图18示出了根据本发明构思的实施例的存储器件400的框图。参考图18，存储器件400包括存储器控制器410、非易失性存储器件420和外部电压检测器430。非易失性存储器件420包括内部电压检测器421和锁出状态寄存器422。图18所示的存储器件400可以包括图1的存储器件100和图10的存储器件200的全部功能，并因此在此将不重复其详细描述。存储器控制器410和非易失性存储器件420类似于图1的存储器控制器110和非易失性存储器件120。因此，将省略存储器控制器410和非易失性存储器件420的类似特征和操作的详细描述，并且以下描述可以集中在图18的实施例与图1的实施例的不同之处。
存储器件400使用外部电压检测器430提前检测异常的外部电源电压EVC。也就是说，外部电压检测器430将外部电源电压EVC与外部参考电压VREF_E进行比较，并且当外部电源电压EVC低于外部参考电压VREF_E时，外部电压检测器430将第一复位信号RST1发送到存储器控制器410并将第二复位信号RST2发送到非易失性存储器件420。在存储器件400中，存储器控制器410和非易失性存储器件420可以响应于来自外部电压检测器430的第一复位信号RST1和第二复位信号RST2同时执行复位操作。
此外，存储器件400基于是否从内部电压检测器421输出了锁出信号LKO，来将失败块确定为坏块或正常块之一。在从存储器控制器410提供的电源电压VCC低于内部参考电压VREF_I的情况下，内部电压检测器421输出锁出信号LKO。存储器控制器410接收存储在锁出状态寄存器422中的锁出状态信息以确定是否输出了锁出信号LKO。在编程操作失败(即，出现失败块)并且非易失性存储器件420输出锁出信号LKO的情况下，存储器控制器410将失败块确定为正常块。在未输出锁出信号LKO的情况下，存储器控制器410将失败块确定为坏块。在一个实施例中，在操作循环是最大循环的情况下，即使输出了锁出信号LKO，存储器控制器410也将失败块确定为坏块。在输出了锁出信号LKO并且操作循环不是最大循环的情况下，存储器控制器410将失败块确定为正常块。
存储器件400可以提前检测异常的外部电源电压EVC，以允许存储器控制器410和非易失性存储器件420提前执行复位操作，由此防止不能及时执行恢复操作的事件。此外，存储器件400可以根据给定的条件来将失败块确定为正常块，从而防止将实际无缺陷的存储块确定为坏块。因此，可以提高存储器件400的可靠性。
图19示出了根据本发明构思的实施例的存储器件500的框图。参考图19，存储器件500包括存储器控制器510、非易失性存储器件520和外部电压检测器530。非易失性存储器件520包括第一非易失性存储器件520-1和第二非易失性存储器件520-2。例如，第一非易失性存储器件520-1和第二非易失性存储器件520-2中的每一个可以用一个封装或一个芯片来实现，或者可以被实现为一个封装或一个芯片。第一非易失性存储器件520-1包括内部电压检测器521。图19所示的存储器件500包括图1、图10、图17和图18的存储器件100、200、300和400的所有功能，并因此将省略类似特征和操作的详细描述，并且以下描述可以集中在图19的实施例与上面提到的先前实施例的不同之处。
作为参考设备的第一非易失性存储器件520-1控制第二非易失性存储器件520-2的复位操作。在一个实施例中，第一非易失性存储器件520-1将新的第二复位信号RST2’输出到第二非易失性存储器件520-2。第二非易失性存储器件520-2响应于新的第二复位信号RST2’执行复位操作。
例如，第一非易失性存储器件520-1接收第二复位信号RST2以执行复位操作。第一非易失性存储器件520-1可以从外部电压检测器530或存储器控制器510接收第二复位信号RST2。当接收到第二复位信号RST2时，第一非易失性存储器件520-1将新的第二复位信号RST2’输出到第二非易失性存储器件520-2。第二非易失性存储器件520-2接收新的第二复位信号RST2’并响应于此执行复位操作。
备选地，在内部电压检测器521输出锁出信号LKO的情况下，第一非易失性存储器件520-1将新的第二复位信号RST2’输出到第二非易失性存储器件520-2。第二非易失性存储器件520-2接收新的第二复位信号RST2’并响应于此执行复位操作。
在图19中仅示出了第一非易失性存储器件520-1和第二非易失性存储器件520-2。然而，本发明构思不限于此。例如，非易失性存储器件520还可以包括其他非易失性存储器件。因此，第一非易失性存储器件520-1可以将新的第二复位信号RST2’同时输出到多个非易失性存储器件。这样，包括在非易失性存储器件520中的多个非易失性存储器件可以同时执行复位操作。
图20示出了应用根据本发明构思的存储器件的固态驱动器(SSD)系统1000的框图。参考图20，SSD系统1000包括主机1100和SSD 1200。
SSD 1200通过信号连接器1201与主机1100交换信号SIG，并通过电源连接器1202向SSD 1200供应电力PWR。SSD 1200包括SSD控制器1210、多个闪存(NVM)1221、1222至122n、外部电压检测器1230和缓冲存储器1240。
SSD控制器1210可以响应于来自主机1100的信号SIG来控制闪存1221至122n。闪存1221至122n可以在SSD控制器1210的控制下操作。在从主机1100输入的电力PWR的大小小于参考电压的大小的情况下，外部电压检测器1230可以将第一复位信号RST1和第二复位信号RST2分别输出到SSD控制器1210和多个闪存1221至122n。SSD控制器1210和多个闪存1221至122n可以响应于第一复位信号RST1和第二复位信号RST2执行复位操作。
缓冲存储器1240用作SSD 1200的缓冲存储器。例如，缓冲存储器1240可以临时存储从主机1100或从闪存1221至122n接收的数据，或者可以临时存储闪存1221至122n的元数据(例如，映射表)。备选地，缓冲存储器1240可以临时存储SSD控制器1210操作所需的各种信息。
在一个实施例中，闪存1221至122n中的每一个可以包括参考图1至图18描述的电压检测器。电压检测器可以基于输入到闪存1221至122n的电源电压的大小来输出锁出信号。在与闪存1221至122n相关联的编程操作失败的情况下，SSD控制器1210可以基于是否输出了锁出信号来将失败块确定为坏块或正常块。此外，在与闪存1221至122n相关联的编程操作失败的情况下，SSD控制器1210可以基于是否输出了锁出信号以及操作循环是否是最大循环来将失败块确定为坏块或正常块。
根据本发明构思，可以防止无缺陷的存储块被确定为坏块，从而通过重新使用存储块来确保存储空间。此外，在检测到不稳定的外部电源电压的情况下，存储器件的操作状态可以改变为待机状态，并且因此存储器件可以稳定地断电。因此，可以提供能够提高可靠性的存储器控制器的操作方法、包括存储器控制器的存储器件以及存储器件的操作方法。
尽管已经参照各种实施例描述了本发明构思，但是对于本领域技术人员来说显而易见的是，在不脱离本发明构思的精神和范围的情况下，可以进行各种改变和修改。因此，应当理解的是，上述实施例不是限制性的而是说明性的。

Claims (20)

1.一种控制非易失性存储器件的存储器控制器的操作方法，所述操作方法包括：
所述存储器控制器从所述非易失性存储器件接收关于操作失败的信息；
所述存储器控制器将非易失性存储器件的与所述关于操作失败的信息相对应的存储块确定为失败块；
所述存储器控制器从所述非易失性存储器件接收锁出状态信息；
所述存储器控制器基于所述锁出状态信息来确定所述非易失性存储器件是否输出了锁出信号；以及
所述存储器控制器根据所述确定是否输出了锁出信号来将所述失败块确定为正常块或坏块。
2.根据权利要求1所述的操作方法，其中，所述操作失败包括编程操作失败、擦除操作失败或读取操作失败之一，并且所述失败块来自所述非易失性存储器件中包括的多个存储块。
3.根据权利要求1所述的操作方法，其中，当输出了所述锁出信号时，所述失败块被确定为正常块。
4.根据权利要求3所述的操作方法，还包括：当所述失败块被确定为正常块时，所述存储器控制器使所述失败块的数据无效。
5.根据权利要求3所述的操作方法，还包括：
当所述失败块被确定为正常块时，所述存储器控制器执行复位操作，
其中，执行所述复位操作包括：将复位信号发送到所述非易失性存储器件。
6.根据权利要求1所述的操作方法，其中，当未输出所述锁出信号时，所述失败块被确定为坏块。
7.根据权利要求6所述的操作方法，还包括：当所述失败块被确定为坏块时，将与所述失败块相对应的块信息标记为坏块，并将所述块信息存储为元数据。
8.根据权利要求1所述的操作方法，还包括：
所述存储器控制器从所述非易失性存储器件接收最大循环状态信息，所述最大循环状态信息表示发生操作失败的操作循环是否是最大循环；以及
所述存储器控制器基于所述最大循环状态信息确定所述操作循环是否是所述最大循环，
其中，所述将所述失败块确定为正常块或坏块包括：基于是否输出了锁出信号以及所述操作循环是否是所述最大循环来将失败块确定为正常块或坏块之一。
9.根据权利要求8所述的操作方法，其中，当输出了所述锁出信号并且所述操作循环不是所述最大循环时，将所述失败块确定为正常块。
10.一种包括控制非易失性存储器件的存储器控制器在内的存储器件的操作方法，所述操作方法包括：
所述存储器控制器对所述非易失性存储器件的存储块执行编程操作、读取操作和擦除操作中的一个操作；
当所述操作失败时，所述存储器控制器将所述存储块确定为失败块；
当所述操作失败时，所述存储器控制器确定所述非易失性存储器件是否输出了锁出信号；以及
所述存储器控制器根据所述确定是否输出了锁出信号来将所述失败块确定为正常块或坏块。
11.根据权利要求10所述的操作方法，其中，当输出所述锁出信号时，将所述失败块确定为正常块，并且当未输出所述锁出信号时，将所述失败块确定为坏块。
12.根据权利要求10所述的操作方法，还包括：
所述非易失性存储器件将电源电压与参考电压进行比较；
当所述电源电压低于所述参考电压时，所述非易失性存储器件输出所述锁出信号；以及
所述非易失性存储器件基于是否输出了所述锁出信号来存储锁出状态信息。
13.根据权利要求12所述的操作方法，其中，所述确定是否输出了所述锁出信号包括：
检查所述锁出状态信息；以及
基于对锁出状态信息的检查来确定是否输出了所述锁出信号。
14.根据权利要求10所述的操作方法，还包括：确定操作失败的操作循环是否是最大循环，以及
其中，所述将失败块确定为正常块或坏块包括：基于是否输出了所述锁出信号以及所述操作循环是否是最大循环来将所述失败块确定为正常块或坏块之一。
15.根据权利要求14所述的操作方法，其中，当输出了所述锁出信号并且所述操作循环不是所述最大循环时，将所述失败块确定为正常块。
16.一种存储器件，包括：
非易失性存储器件，包括多个存储块；以及
存储器控制器，被配置为控制所述非易失性存储器件，
其中，所述存储器控制器还被配置为：
基于来自所述非易失性存储器件的锁出状态信息来确定所述非易失性存储器件是否输出了锁出信号，
将所述多个存储块中的与从所述非易失性存储器件接收的关于操作失败的信息相对应的存储块确定为失败块，以及
根据是否输出了所述锁出信号来将所述失败块确定为正常块或坏块。
17.根据权利要求16所述的存储器件，其中，所述存储器控制器被配置为：当输出了所述锁出信号时，将所述失败块确定为正常块，并且当未输出所述锁出信号时，将所述失败块确定为坏块。
18.根据权利要求16所述的存储器件，其中，所述非易失性存储器件包括：
电压检测器，被配置为检测提供给所述非易失性存储器件的电源电压是否低于参考电压，并且当所述电源电压低于所述参考电压时，输出所述锁出信号；以及
锁出状态寄存器，被配置为基于是否输出了所述锁出信号来存储所述锁出状态信息。
19.根据权利要求16所述的存储器件，其中，所述非易失性存储器件被配置为向所述存储器控制器发送最大循环状态信息，所述最大循环状态信息表示发生操作失败的操作循环是否是最大循环，以及
其中，所述存储器控制器被配置为：基于所述最大循环状态信息来确定所述操作循环是否是所述最大循环，并且基于是否输出了所述锁出信号以及所述操作循环是否是所述最大循环来将所述失败块确定为正常块或坏块之一。
20.根据权利要求19所述的存储器件，其中，所述存储器控制器被配置为：当输出了所述锁出信号并且所述操作循环不是所述最大循环时，将所述失败块确定为正常块。
CN201811022123.XA 2017-09-13 2018-09-03 存储器控制器的操作方法、以及存储器件及其操作方法 Active CN109493911B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170117390A KR102299682B1 (ko) 2017-09-13 2017-09-13 메모리 컨트롤러의 동작 방법 및 그것을 포함하는 저장 장치 및 저장 장치의 동작 방법
KR10-2017-0117390 2017-09-13

Publications (2)

Publication Number Publication Date
CN109493911A true CN109493911A (zh) 2019-03-19
CN109493911B CN109493911B (zh) 2023-09-29

Family

ID=65632198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811022123.XA Active CN109493911B (zh) 2017-09-13 2018-09-03 存储器控制器的操作方法、以及存储器件及其操作方法

Country Status (3)

Country Link
US (1) US10713105B2 (zh)
KR (1) KR102299682B1 (zh)
CN (1) CN109493911B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102504180B1 (ko) * 2018-03-22 2023-02-28 에스케이하이닉스 주식회사 리셋동작을 수행하는 반도체패키지 및 반도체시스템
CN113986120B (zh) * 2021-10-09 2024-02-09 至誉科技（武汉）有限公司 存储设备的坏块管理方法、系统及计算机可读存储介质

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6035401A (en) * 1997-02-03 2000-03-07 Intel Corporation Block locking apparatus for flash memory
US20060103480A1 (en) * 2004-11-17 2006-05-18 Seung-Hyun Moon Method and apparatus for selectively performing lock-out function in integrated circuit device
US20080172584A1 (en) * 2007-01-11 2008-07-17 Red Bend Ltd. Method and system for in-place updating content stored in a storage device
CN101369464A (zh) * 2007-05-17 2009-02-18 三星电子株式会社 非易失性存储器件、系统及其操作方法
US20090222617A1 (en) * 2008-03-01 2009-09-03 Kabushiki Kaisha Toshiba Memory system
US20090310408A1 (en) * 2008-06-13 2009-12-17 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
CN103578552A (zh) * 2012-08-10 2014-02-12 三星电子株式会社 用可变存储单元状态定义的非易失性存储器件和操作方法
CN104733046A (zh) * 2013-12-19 2015-06-24 三星电子株式会社 非易失性存储装置的擦除方法及应用该方法的存储装置
US20150186042A1 (en) * 2014-01-02 2015-07-02 Samsung Electronics Co., Ltd. Nonvolatile memory device, nonvolatile memory system including the same, and method of operating the same
US20160259674A1 (en) * 2015-03-04 2016-09-08 SK Hynix Inc. Method of operating semiconductor memory device and memory system including semiconductor memory device
US20160357665A1 (en) * 2015-06-08 2016-12-08 Samsung Electronics Co., Ltd. Nonvolatile memory module and operation method thereof
KR20170036583A (ko) * 2015-09-24 2017-04-03 삼성전자주식회사 비휘발성 메모리 장치의 동작 방법, 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0822422A (ja) 1994-07-07 1996-01-23 Hitachi Ltd メモリ装置
US20010011318A1 (en) * 1997-02-27 2001-08-02 Vishram P. Dalvi Status indicators for flash memory
JP4031190B2 (ja) 2000-09-29 2008-01-09 株式会社東芝 メモリカード、不揮発性メモリ、不揮発性メモリのデータ書き込み方法及びデータ書き込み装置
JP2004178782A (ja) 2002-10-04 2004-06-24 Sharp Corp 半導体記憶装置およびその制御方法および携帯電子機器
JP4842563B2 (ja) 2005-05-16 2011-12-21 パナソニック株式会社 メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びデータ書き込み方法
US20070083697A1 (en) 2005-10-07 2007-04-12 Microsoft Corporation Flash memory management
US7899987B2 (en) 2007-05-15 2011-03-01 Sandisk Il Ltd. File storage in a computer system with diverse storage media
US7599241B2 (en) 2007-08-06 2009-10-06 Sandisk Corporation Enhanced write abort mechanism for non-volatile memory
KR100904491B1 (ko) 2007-09-11 2009-06-23 주식회사 케이엔월덱스 슬라이딩 시스템-창호용 자연환기 장치
KR20100035327A (ko) 2008-09-26 2010-04-05 주식회사 엠트론스토리지테크놀로지 동기화장치가 구비된 에스에스디와 이를 이용한 비휘발성 메모리의 데이터 안정화 방법
US8605533B2 (en) 2009-11-27 2013-12-10 Samsung Electronics Co., Ltd. Apparatus and method for protecting data in flash memory
KR101780422B1 (ko) 2010-11-15 2017-09-22 삼성전자주식회사 불휘발성 메모리 장치, 그것의 읽기 방법, 그리고 그것을 포함하는 메모리 시스템
JP5085744B2 (ja) 2011-01-05 2012-11-28 株式会社東芝 半導体記憶装置
TWI473099B (zh) 2011-12-23 2015-02-11 Phison Electronics Corp 記憶體儲存裝置、記憶體控制器與控制方法
KR20130092110A (ko) 2012-02-10 2013-08-20 삼성전자주식회사 임베디드 솔리드 스테이트 디스크 및 솔리드 스테이트 디스크
US8661301B1 (en) 2012-09-07 2014-02-25 Storart Technology Co. Ltd. Method for dodging bad page and bad block caused by suddenly power off
US9317212B2 (en) 2012-12-18 2016-04-19 Intel Corporation Method and apparatus for controlling a storage device
KR20140079914A (ko) 2012-12-20 2014-06-30 에스케이하이닉스 주식회사 동작회로 제어장치, 반도체 메모리 장치 및 이의 동작 방법
KR102081923B1 (ko) * 2013-02-04 2020-02-26 삼성전자주식회사 메모리 시스템 및 메모리 컨트롤러의 동작 방법
KR102083547B1 (ko) * 2013-04-12 2020-03-02 삼성전자주식회사 플래시 메모리와 메모리 컨트롤러를 포함하는 데이터 저장 장치 및 그것의 배드 페이지 관리 방법
KR20160054238A (ko) 2014-11-06 2016-05-16 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그의 구동 방법
KR102480015B1 (ko) * 2015-12-11 2022-12-21 삼성전자 주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작 방법

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6035401A (en) * 1997-02-03 2000-03-07 Intel Corporation Block locking apparatus for flash memory
US20060103480A1 (en) * 2004-11-17 2006-05-18 Seung-Hyun Moon Method and apparatus for selectively performing lock-out function in integrated circuit device
US20080172584A1 (en) * 2007-01-11 2008-07-17 Red Bend Ltd. Method and system for in-place updating content stored in a storage device
CN101369464A (zh) * 2007-05-17 2009-02-18 三星电子株式会社 非易失性存储器件、系统及其操作方法
US20090222617A1 (en) * 2008-03-01 2009-09-03 Kabushiki Kaisha Toshiba Memory system
US20090310408A1 (en) * 2008-06-13 2009-12-17 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
CN101673581A (zh) * 2008-06-13 2010-03-17 三星电子株式会社 存取半导体存储设备的存储系统和方法
CN103578552A (zh) * 2012-08-10 2014-02-12 三星电子株式会社 用可变存储单元状态定义的非易失性存储器件和操作方法
CN104733046A (zh) * 2013-12-19 2015-06-24 三星电子株式会社 非易失性存储装置的擦除方法及应用该方法的存储装置
US20150186042A1 (en) * 2014-01-02 2015-07-02 Samsung Electronics Co., Ltd. Nonvolatile memory device, nonvolatile memory system including the same, and method of operating the same
US20160259674A1 (en) * 2015-03-04 2016-09-08 SK Hynix Inc. Method of operating semiconductor memory device and memory system including semiconductor memory device
US20160357665A1 (en) * 2015-06-08 2016-12-08 Samsung Electronics Co., Ltd. Nonvolatile memory module and operation method thereof
KR20170036583A (ko) * 2015-09-24 2017-04-03 삼성전자주식회사 비휘발성 메모리 장치의 동작 방법, 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템

Also Published As

Publication number Publication date
CN109493911B (zh) 2023-09-29
KR102299682B1 (ko) 2021-09-09
US10713105B2 (en) 2020-07-14
KR20190030269A (ko) 2019-03-22
US20190079816A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
JP4105819B2 (ja) 記憶装置およびメモリカード
KR101075091B1 (ko) 반도체 메모리 장치 및 그 테스트 방법
US6216251B1 (en) On-chip error detection and correction system for an embedded non-volatile memory array and method of operation
US9146821B2 (en) Methods and systems for monitoring write operations of non-volatile memory
CN102132354B (zh) 闪存中的数据的快速低功率读取
US10482986B2 (en) Adaptive erase fail bit criteria
KR101022882B1 (ko) 불휘발성 메모리 장치의 동작 방법
US10282251B2 (en) System and method for protecting firmware integrity in a multi-processor non-volatile memory system
US20060233032A1 (en) Non-volatile semiconductor memory device
US11288011B2 (en) Non-volatile memory array with write failure protection for multi-level cell (MLC) storage elements using coupled writes
CN109686391B (zh) 非易失性存储器装置及其操作方法及非易失性存储器封装
TW201435876A (zh) 非揮發性記憶體的保持方法與裝置
US11984181B2 (en) Systems and methods for evaluating integrity of adjacent sub blocks of data storage apparatuses
US20080072119A1 (en) Allowable bit errors per sector in memory devices
US9146824B1 (en) Management of bit line errors based on a stored set of data
US9507710B2 (en) Command execution using existing address information
CN109493911A (zh) 存储器控制器的操作方法、以及存储器件及其操作方法
US10936456B1 (en) Handling malfunction in a memory system comprising a nonvolatile memory by monitoring bad-block patterns
US10073741B2 (en) Memory system with reduced program time and method of operating the same
US10599562B2 (en) Nonvolatile memory device configured to be accessed without block address and method of operating the same
CN113906511A (zh) 非易失性存储器装置中的数据读取与编程的安全性及正确性的改进
CN110299181A (zh) 非易失性存储器装置、其操作方法及数据存储装置
US11048440B2 (en) Memory system, memory device and operating method thereof
US11646091B2 (en) System for outputting test data from multiple cores and method thereof
US20240036753A1 (en) Wordline leakage test management

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant