CN104733046A - 非易失性存储装置的擦除方法及应用该方法的存储装置 - Google Patents
非易失性存储装置的擦除方法及应用该方法的存储装置 Download PDFInfo
- Publication number
- CN104733046A CN104733046A CN201410717769.5A CN201410717769A CN104733046A CN 104733046 A CN104733046 A CN 104733046A CN 201410717769 A CN201410717769 A CN 201410717769A CN 104733046 A CN104733046 A CN 104733046A
- Authority
- CN
- China
- Prior art keywords
- erase
- storage block
- selection
- line
- string
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003860 storage Methods 0.000 title claims abstract description 119
- 238000000034 method Methods 0.000 title claims abstract description 69
- 230000004044 response Effects 0.000 claims abstract description 6
- 230000008569 process Effects 0.000 claims description 35
- 230000005055 memory storage Effects 0.000 claims description 30
- 230000008859 change Effects 0.000 claims description 29
- 238000001514 detection method Methods 0.000 claims description 11
- 238000012790 confirmation Methods 0.000 claims description 5
- 238000011008 operational qualification Methods 0.000 claims description 3
- 238000009826 distribution Methods 0.000 claims description 2
- 238000012795 verification Methods 0.000 abstract description 6
- 238000013461 design Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 21
- 101100481702 Arabidopsis thaliana TMK1 gene Proteins 0.000 description 11
- 230000006866 deterioration Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 230000000875 corresponding effect Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 5
- 238000006731 degradation reaction Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 241001269238 Data Species 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 101150068863 ispE gene Proteins 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 101100049574 Human herpesvirus 6A (strain Uganda-1102) U5 gene Proteins 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 101150064834 ssl1 gene Proteins 0.000 description 1
- 101150062870 ssl3 gene Proteins 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
- G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Computer Hardware Design (AREA)
Abstract
本发明涉及一种非易失性存储装置的擦除方法及应用该方法的存储装置。一种擦除包括多个存储块的非易失性存储装置的方法包括下述步骤：接收擦除命令；响应于擦除命令，擦除所述多个存储块中的选择的存储块；在执行用于检测选择的存储块是否被正常擦除的擦除确认操作的同时，执行检测连接到用于选择包括在选择的存储块中的串的至少一条选择线的选择晶体管的阈值电压是否改变的操作。
Description
本专利申请要求于2013年12月19日提交的第10-2013-0159559号韩国专利申请的优先权，该韩国专利申请的主题通过引用包含于此。
技术领域
本发明构思大体上涉及一种非易失性存储装置的擦除方法和一种包括该擦除方法的存储装置。
背景技术
半导体存储装置可以被分为易失性半导体存储装置或非易失性半导体存储装置。非易失性半导体存储装置即使在断电时也可以保留存储在其中的数据。根据使用的制造技术，存储在非易失性半导体存储装置中的数据可以是永久的或者可再编程的。非易失性半导体存储装置可以用于存储在计算机、航空电子设备、电信以及消费电子行业中的多种多样的应用中的用户数据、程序和微代码。
发明内容
本发明构思的实施例的一方面致力于提供一种擦除包括多个存储块的非易失性存储装置的方法。该方法包括下述步骤：接收擦除命令；响应于擦除命令，擦除存储块中的选择的存储块；在执行用于检测选择的存储块是否被正常擦除的擦除确认操作的同时，执行检测连接到用于选择包括在选择的存储块中的串的至少一条选择线的选择晶体管的阈值电压是否改变的操作。
本发明构思的实施例的另一方面致力于提供一种存储装置，所述存储装置包括：至少一个非易失性存储装置，包括多个存储块，每个存储块具有连接到位线的多个串，每个串具有至少一条串选择线、多个存储单元以及串选择晶体管和接地选择晶体管中的至少一个；存储器控制器，被构造为控制所述至少一个非易失性存储装置，其中，存储器控制器包括坏标管理单元，所述坏标管理单元被构造为控制所述至少一个非易失性存储装置，以在执行对存储块中的选择的存储块的擦除过程的同时，检测在多个存储块中的选择的存储块的串选择晶体管和一个接地选择晶体管中的至少一个的阈值电压是否改变，来根据检测的结果对选择的存储块分配坏标，并且在所述至少一个非易失性存储装置的分配区域中存储坏标。
本发明构思的实施例的又一方面致力于提供一种操作包括多个存储块的非易失性存储装置的方法。该方法包括下述步骤：在非易失性存储装置中接收用于非易失性存储装置的命令，以对多个存储块中的选择的存储块执行操作；响应于所述命令，执行检测连接到包括在选择的存储块中的用于选择串的至少一条选择线的选择晶体管的阈值电压是否改变的操作。
利用本发明构思的实施例，能够通过在擦除操作时执行检测连接到选择线的选择晶体管的阈值电压的操作来改善数据的可靠性。
附图说明
在附图中示出了本发明构思的特定实施例的示例。
图1示出了存储装置。
图2是示意性地示出图1中示出的非易失性存储装置的框图。
图3是图1中示出的存储块BLK的透视图。
图4是示意性地示出存储块的透视图。
图5是示意性地示出图4中示出的存储块的等效电路的电路图。
图6是用于描述在擦除验证操作的同时检测连接到选择线的选择晶体管的阈值电压的图。
图7是示意性地示出用于在擦除验证操作中检测连接到选择线的选择晶体管的阈值电压的偏置窗口的图。
图8是示意性地示出根据第一实施例的擦除过程的流程图。
图9是示意性地示出在擦除验证操作之前检测连接到选择线的选择晶体管的阈值电压的操作的图。
图10是示意性地示出根据第二实施例的擦除过程的流程图。
图11是示意性地示出在擦除操作之前检测连接到选择线的选择晶体管的阈值电压的操作以及在擦除验证操作的同时检测连接到选择线的选择晶体管的阈值电压的操作的图。
图12是示意性地示出根据第三实施例的擦除过程的流程图。
图13是示意性地示出驱动存储装置的方法的流程图。
图14是示意性地示出固态驱动器的框图。
图15是示意性地示出eMMC的框图。
图16是示意性地示出UFS系统的框图。
图17是示意性地示出移动装置的框图。
具体实施方式
将参照附图详细地描述实施例。然而，本发明构思可以以各种不同的形式实施，而不应被解释为仅局限于示出的实施例。相反，提供这些实施例作为示例，使得本公开将是彻底的和完整的，这些实施例将把本发明构思充分地传达给本领域技术人员。因此，未参照本发明构思的一些实施例描述已知的工艺、元件和技术。除非另外指出，否则相同的标号在附图和说明书中始终表示相同的元件，因此将不会重复说明。在附图中，为了清楚起见，可以夸大层和区域的尺寸和相对尺寸。
将理解的是，虽然在这里可以使用术语“第一”、“第二”、“第三”等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应被这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一区域、层或部分区分开来。因此，在不脱离本发明构思的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可以被命名为第二元件、组件、区域、层或部分。
为了方便描述，在这里可使用空间相对术语，如“在…之下”、“在…下方”、“下面的”、“在……下”、“在…上方”、“上面的”等，来描述在附图中所示的一个元件或特征与其它元件或特征的关系。应该理解的是，空间相对术语意在包含除了在附图中描绘的方位之外的装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则描述为“在”其它元件或特征“下方”或“之下”或“下”的元件随后将被定位为“在”所述其它元件或特征“上方”。因而，示例性术语“在…下方”和“在……下”可包括“在…上方”和“在…下方”两种方位。所述装置可被另外定位(旋转90度或者在其它方位)，并对在这里使用的空间相对描述符做出相应的解释。另外，还将理解的是，当层被称作“在”两个层“之间”时，该层可以是所述两个层之间的唯一层，或者也可以存在一个或更多个中间层。
这里使用的术语仅为了描述特定实施例的目的，而不意图限制本发明构思。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还应理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。如在这里使用的，术语“和/或”包括一个或更多个相关所列项的任意组合和全部组合。另外，术语“示例性”意图表示示例或说明。
应该理解的是，当元件或层被称作“在”另一元件或层“上”、“连接到”“结合到”或“邻近于”另一元件或层时，该元件或层可以直接在所述另一元件或层上、直接连接或直接结合到另一元件或层、或直接邻近于另一元件或层，或者可以存在中间元件或中间层。相反，当元件被称作“直接在”另一元件或层“上”、“直接连接到”、“直接结合到”或“直接邻近于”另一元件或层时，不存在中间元件或中间层。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本发明构思所属领域的普通技术人员所通常理解的意思相同的意思。还将理解的是，除非这里明确这样定义，否则术语(例如在通用的字典中定义的术语)应该被解释为具有与相关领域和/或本说明书的环境中它们的意思一致的意思，而不将理想的或者过于正式的含义解释它们的意思。
图1示出了存储装置10。存储装置10包括至少一个非易失性存储装置100和存储器控制器200，以控制所述至少一个非易失性存储装置100。
非易失性存储装置100可以是NAND闪存、垂直NAND闪存(VNAND)、NOR闪存、电阻RAM(RRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、STT-RAM(旋转转换力矩随机存取存储器)等。另外，非易失性存储装置100可以被实现为具有三维阵列结构。本发明构思不仅可以应用于由浮置栅极形成电荷存储层的闪存装置，也可应用于电荷存储层由绝缘膜形成的电荷捕获闪速(CTF)存储器。下面，假设非易失性存储装置100是垂直NAND闪存装置。
非易失性存储装置100包括多个存储块BLK1至BLKz(z是2或更大的整数)。
存储器控制器200包括坏标(bad mark)管理单元220，坏标管理单元220可以检测连接到每个存储块的至少一条选择线GSL和/或SSL(参见图2)的选择晶体管的阈值电压是否改变，并且根据检测结果为对应的存储块分配(设置/决定/指导)坏标或好标(clean mark)。这里，好标/坏标信息可以被存储在非易失性存储装置100的预定区域中。
在示例性实施例中，在非易失性存储装置100的编程操作、读取操作和擦除操作中的一个操作期间来检测连接到选择线GSL/SSL的选择晶体管的阈值电压。
在示例性实施例中，当检测结果指出连接到选择线GSL/SSL的选择晶体管的阈值电压改变时，在调整选择晶体管的阈值电压之后执行编程、读取或擦除操作。
在示例性实施例中，当检测结果指出连接到选择线GSL/SSL的选择晶体管的阈值电压改变时，立即将坏标分配给对应的存储块。
在其它示例性实施例中，当检测结果指示连接到选择线GSL/SSL的选择晶体管的阈值电压改变时，在调整选择晶体管的阈值电压之后，执行一次编程、读取或擦除操作。然后，将坏标分配给对应的存储块。
在其它示例性实施例中，基于根据与存储装置10相关的环境信息产生的存储器控制器200的请求，选择性地执行检测连接到选择线GSL/SSL的选择晶体管的阈值电压的操作。这里，与存储装置10相关的环境信息可以是存储装置10的温度、数据输入/输出错误率、与编程、擦除或读取相关的操作数等。例如，存储器控制器200基于环境信息产生选择线检测信息，非易失性存储装置100可以基于选择线检测信息来检测连接到选择线GSL/SSL的选择晶体管的阈值电压。利用固件来处理检测连接到选择线GSL/SSL的选择晶体管的阈值电压的操作的时序。
通过检测并管理连接到选择线GSL/SSL的选择晶体管的阈值电压是否改变，存储装置10可以在产生劣化之前防止数据被损坏。
图2是示意性地示出图1中示出的非易失性存储装置100的框图。参照图2，非易失性存储装置100包括存储单元阵列110、地址解码器120、输入/输出电路130和控制逻辑器140。
存储单元阵列110通过字线WL、至少一条串选择线SSL和至少一条接地选择线GSL连接到地址解码器120。存储单元阵列110通过位线BL连接到输入/输出电路130。存储单元阵列110包括多个存储块BLK1至BLKz(z是2或更大的整数)。
存储块BLK1至BLKz中的每个包括沿第一方向和第二方向(与第一方向不同)以及沿第三方向(垂直于在第一方向和第二方向中形成的平面的方向)布置的多个串，以具有三维结构。这里，每个串可以包括堆叠在基底上的至少一个串选择晶体管、多个存储单元和至少一个接地选择晶体管。每个存储单元可以储存至少一个数据位。在示例性实施例中，在至少一个串选择晶体管和存储单元之间可以包括至少一个虚设单元。在其它示例性实施例中，在存储单元和至少一个接地选择晶体管之间可以包括至少一个虚设单元。
地址解码器120根据输入地址来选择存储块BLK1至BKLz中的一个。地址解码器120通过字线WL、至少一个串选择线SSL和至少一个接地选择线GSL连接到选择的存储块。地址解码器120利用解码后的行地址来选择字线WL、串选择线SSL和接地选择线GSL。
另外，地址解码器120解码输入地址ADDR的列地址。解码后的列地址DCA被供应至输入/输出电路130。在示例性实施例中，地址解码器120可以包括行解码器、列解码器、地址缓冲器等。
输入/输出电路130通过位线BL连接到存储单元阵列110。输入/输出电路130被构造为从地址解码器120接收解码后的列地址DCA。输入/输出电路130利用解码后的列地址DCA来选择位线BL。
输入/输出电路130从外部装置(例如，存储器控制器200)接收数据并将接收到的数据存储在存储单元阵列110中。输入/输出电路130从存储单元阵列110读取数据以将数据输出至外部装置。同时，输入/输出电路130可以从存储单元阵列110的第一区域读取数据，以将数据存储在存储单元阵列110的第二区域中。例如，输入/输出电路130可以被构造为执行反向拷贝(copy-back)操作。
控制逻辑器140控制非易失性存储装置100的整体操作，整体操作包括编程操作、读取操作、擦除操作等。控制逻辑器140响应于从外部装置提供的控制信号或命令来操作。
控制逻辑器140控制内部组件(例如，地址解码器120、输入/输出电路130等)，以检测连接到选择线GSL/SSL的选择晶体管GST/SST的阈值电压是否改变。
在示例性实施例中，在擦除过程期间，控制逻辑器140可以检测连接到选择线GSL/SSL的选择晶体管的阈值电压是否改变。
在示例性实施例中，在接收擦除命令之后并且在执行擦除操作之前，控制逻辑器140可以检测连接到选择线GSL/SSL的选择晶体管的阈值电压是否改变。即，确认选择晶体管的阈值电压，而不是确认存储单元的阈值电压。
在其它示例性实施例中，当在根据擦除命令执行擦除操作之后执行擦除确认操作时，控制逻辑器140可以检测连接到选择线GSL/SSL的选择晶体管的阈值电压是否改变。换言之，同时确认选择晶体管和存储单元。
通过在擦除过程期间检测连接到选择线GSL/SSL的选择晶体管的阈值电压是否改变，可以改善非易失性存储装置100的可靠性。检测连接到选择线GSL/SSL的选择晶体管的阈值电压是否改变的操作不限于擦除过程。例如，检测连接到选择线GSL/SSL的选择晶体管的阈值电压是否改变的操作可应用于包括编程操作、读取操作等的其它过程和操作。
图3是图1和图2中示出的存储块BLK的透视图。参照图3，在基底上形成有四个子块。通过在基底上并且在字线切割道(WL Cut)之间以平板形状堆叠至少一条接地选择线GSL、多条字线WL和至少一条串选择线SSL来形成每个子块。这里，在每个子块中的至少一条串选择线SSL通过串选择线切割道(SSL Cut)分离或分开。
在示例性实施例中，在接地选择线GSL和字线WL之间堆叠有至少一条平板形状的虚设线。或者，在字线WL和串选择线SSL之间堆叠有至少一条平板形状的虚设线。
虽然未在图3中示出，但是每个字线切割道WL Cut可以包括共源极线CSL。在示例性实施例中，包括在字线切割道WL Cut中的共源极线CSL可以互连。可以通过使连接到位线的柱穿过至少一条串选择线SSL、字线和至少一条接地选择线GSL来形成串。
在图3中，示出了在字线切割道WL Cut之间的结构是子块的实施例。然而，本发明构思不限于此。例如，在字线切割道WL Cut与串选择线切割道SSL Cut之间的结构可以被定义为子块。
存储块BLK可以被实施为具有将两条字线合并为一条的合并字线结构。
图4是示意性地示出存储块BLK1的透视图。参照图4，存储块BLK1沿垂直于基底SUB的方向形成。n+掺杂区形成在基底SUB中。
栅极层和绝缘层顺序地沉积在基底SUB上。信息存储层形成在栅极层和绝缘层之间。
如果栅极层和绝缘层沿垂直方向图案化，则形成V形柱。柱穿过栅极层和绝缘层连接到基底SUB。柱的外部可以由沟道半导体形成，以作为垂直有源图案，柱的内部可以由诸如氧化硅的绝缘材料形成，以作为填充介电图案。
存储块BLK1的栅极层连接到接地选择线GSL、多条字线WL1至WL8以及串选择线SSL。存储块BLK1的柱连接到多条位线BL1至BL3。在图4中，示出了一个存储块BLK1具有两条选择线SSL和GSL、八条字线WL1至WL8以及三条位线BL1至BL3的示例。然而，本发明构思不限于此。
图5是示意性地示出图4中示出的存储块BLK1的等效电路的电路图。参照图5，单元串CS11至CS33可以连接在位线BL1至BL3与共源极线CSL之间。每个单元串(例如，CS11)包括串选择晶体管SST、多个存储单元MC1至MC8以及接地选择晶体管GST。
串选择晶体管SST连接到串选择线SSL。串选择线SSL被分为第一串选择线SSL1至第三串选择线SSL3。接地选择晶体管GST连接到接地选择线GSL。在每个单元串中，串选择晶体管SST连接到位线，接地选择晶体管GST连接到共源极线CSL。
在每个串中，存储单元MC1至MC8连接到字线WL1至WL8。连接到字线并且被同时编程的一组存储单元被称作一页(page)。存储块BLK1包括多个页。另外，字线连接到多个页。参照图5，距离共源极线CSL同样高度的字线(例如，WL4)共同连接到三个页。
每个存储单元可以存储1位数据或者两位或更多位数据。存储1位数据的存储单元可以被称作单级单元(SLC)或单位单元。存储两位或更多位数据的存储单元可以被称作多级单元(MLC)或多位单元。在2位MLC中，在一个物理页中可以存储两页数据。因此，在连接到字线WL4的存储单元可以存储六页数据。
非易失性存储装置可以以电荷捕获闪存(CTF)来实现。在这种情况下，可能产生这样的初始确认切换(initial verify shift(IVS))现象，即，在已编程的CTF中捕获的电荷随着时间流逝而被再分布和泄漏。可以执行再编程来克服这样的分布劣化。
图6是用于描述在擦除确认操作的同时检测连接到选择线的选择晶体管的阈值电压的图。为了便于描述，在图6中，示出了存在与选择的串相关的接地选择线GSL、第一虚设字线DMY1、字线WL1至WL24、第二虚设字线DMY2以及串选择线SSL的示例。同时，字线的数量、虚设字线的数量、是否存在虚设字线、接地选择线GSL的数量以及串选择线SSL的数量不限于图6中示出的示例。
参照图6，在擦除确认操作的同时，执行通过将擦除确认合格电压(eraseverification pass voltage)Vread_e施加到接地选择线GSL和串选择线SSL来检测连接到选择线的选择晶体管的阈值电压的操作。这时，将字线擦除电压Vers_w施加到虚设字线DMY1和DMY2以及字线WL1至WL24。这里，字线擦除电压Vers_w等于或大于0V并且小于擦除确认合格电压Vread_e。
在示例性实施例中，擦除确认合格电压Vread_e小于在读取操作中施加的读取合格电压Vread。如从图6理解的，对擦除确认操作的偏压与读取操作的偏压不同。
图6中示出的根据本发明构思的实施例的擦除确认操作不使用在读取操作中使用的读取合格电压Vread。擦除确认操作能够使用小于读取合格电压Vread的擦除确认合格电压Vread_e来检测连接到选择线的选择晶体管的阈值电压是否改变。因此，能够在擦除确认操作的同时确认连接到选择线GSL/SSL的选择晶体管的劣化或变差程度，而不消耗额外的时间。
图7是示意性地示出用于在擦除验证操作中检测连接到选择线的选择晶体管的阈值电压的偏置窗口的图。参照图7，用于检测连接到选择线的选择晶体管的阈值电压的偏置窗口由最小值Vers_w(例如，字线擦除电压)和最大值Vread(例如，读取合格电压)来界定。在图7中，第一区间或期间(①)是其中擦除单元E劣化的区间或期间，第二区间或期间(②)指示能够劣化接地选择线GSL的检测容差，第三区间或期间(③)指示接地选择线GSL的劣化容差。这里，第二区间或期间(②)大于第一期间(①)。
同时，存储单元的劣化程度与接地选择晶体管的劣化程度不同。例如，如图7中所示，存储单元的劣化程度(①)小于接地选择晶体管的劣化程度(②)。其原因在于，存储单元的劣化与对多个存储单元的中心线的偏移相关，而接地选择线的劣化与末端相关。因此，可以将不同的劣化补偿(例如，温度等)应用到存储单元和接地选择线。
图8是示意性地示出根据第一实施例的擦除过程的流程图。将参照图6至图8更充分地描述擦除过程。
在步骤S110中，向非易失性存储装置100(参见图1)提供对存储块的擦除命令。在步骤S130中，基于擦除命令擦除存储块。在示例性实施例中，利用ISPE(增步脉冲擦除(incremental step pulse erase))过程来执行擦除操作。当在步骤S130执行擦除操作之后，执行用于确认擦除操作是否正常地执行的擦除确认操作。在步骤S140中，在擦除确认操作的同时，执行检测连接到选择线GSL/SSL的选择晶体管的阈值电压的操作。这里，与参照图6所描述的基本相同地执行擦除确认操作。由于利用ISPE过程来执行擦除操作，所以虽然擦除确认操作可能失败，但是当擦除循环的数量小于限定的最大值时，擦除操作被重复。
如果擦除确认操作在步骤S140中合格，那么在步骤S150中，向被擦除的存储块分配好标。在其它示例性实施例中，虽然擦除确认操作合格，但是可以不分配好标。
相反，如果擦除确认操作失败，则在步骤S155中，向被擦除的存储块分配坏标。例如，当擦除循环的数量超过最大值并且擦除确认操作失败时，向存储块分配坏标。同时，如果擦除确认操作失败，则立即分配坏标。然而，本发明构思不限于此。如果擦除确认操作失败，则可以调节选择晶体管的阈值电压以再次执行擦除操作。如果在调节选择晶体管的阈值电压之后再次执行擦除操作之后的擦除确认操作失败，则分配坏标。因此而分配的坏标被存储在非易失性存储装置100的预定区域中。然后，擦除过程结束。
因此，在一些实施例中，擦除过程可以执行擦除确认操作，并且同时执行检测连接到选择线GSL/SSL的选择晶体管的阈值电压是否改变的操作。
在一些实施例中，可以在执行擦除操作之前执行检测连接到选择线GSL/SSL的选择晶体管的阈值电压是否改变的操作。
图9是示意性地示出在擦除确认操作之前检测连接到选择线的选择晶体管的阈值电压的操作的图。下面，将在擦除操作之前执行的阈值电压检测操作称作初始确认操作。参照图9，在擦除操作之前，通过将擦除确认合格电压Vread_e施加到接地选择线GSL和串选择线SSL并将读取合格电压Vread施加到虚设字线DMY1和DMY2以及字线WL1至WL24来执行初始确认操作。初始确认操作用于检测连接到选择线GSL/SSL的选择晶体管的阈值电压是否改变。然后，执行擦除操作。
在执行擦除操作之后，通过将读取合格电压Vread施加到接地选择线GSL和串选择线SSL并将字线擦除电压Vers_w施加到虚设字线DMY1和DMY2以及字线WL1至WL24来执行擦除确认操作。
根据图9中示出的本发明构思的实施例的擦除过程可以执行检测连接到选择线GSL/SSL的选择晶体管的阈值电压的初始确认操作。
图10是示意性地示出根据第二实施例的擦除过程的流程图。将参照图9至图10更充分地描述擦除过程。
在步骤S210中，向非易失性存储装置100(参见图1)提供对存储块的擦除命令。在步骤S220中，执行检测连接到选择线GSL/SSL的选择晶体管的阈值电压的操作。这里，与参照图9描述的初始确认操作相同地执行检测连接到选择线GSL/SSL的选择晶体管的阈值电压的操作。如果在步骤220中的检测连接到选择线GSL/SSL的选择晶体管的阈值电压的操作的结果指示确认失败，则在步骤S255中，对应的存储块被分配坏标。如果结果指示确认成功，则在步骤S230中，基于擦除命令擦除存储块。然后，执行用于确认擦除操作是否正常地执行的擦除确认操作。如果擦除确认操作在步骤S240中合格，那么在步骤S250中，向存储块分配好标。相反，如果擦除确认操作失败，则在步骤S255中，向存储块分配坏标。然后，结束擦除过程。
因此，在一些实施例中，可以在执行擦除操作之前执行检测连接到选择线GSL/SSL的选择晶体管的阈值电压是否改变的操作。
在一些实施例中，可以在擦除操作之前执行检测连接到选择线GSL/SSL的选择晶体管的阈值电压的操作，并且也可以在与擦除确认操作的同时执行该操作。
图11是示意性地示出在擦除操作之前检测连接到选择线的选择晶体管的阈值电压的操作以及在擦除确认操作的同时执行的检测连接到选择线的选择晶体管的阈值电压的操作的图。参照图11，除了在擦除确认操作期间将擦除确认合格电压Vread_e施加到接地选择线GSL和串选择线SSL之外，擦除操作的偏置条件与参照图9描述的擦除操作的偏置条件相同。
因此，在一些实施例中，检测连接到选择线GSL/SSL的选择晶体管的阈值电压的操作可以在擦除操作之前执行，并且也可以在与擦除确认操作的同时执行。
图12是示意性地示出根据第三实施例的擦除过程的流程图。将参照图11至图12更充分地描述擦除过程。
在步骤S310中，向非易失性存储装置100(参见图1)提供对存储块的擦除命令。在步骤S320中，执行检测连接到选择线GSL/SSL的选择晶体管的阈值电压的操作。这里，与参照图9和图10描述的初始确认操作相同地执行检测连接到选择线GSL/SSL的选择晶体管的阈值电压的操作。如果在步骤S320中的检测连接到选择线GSL/SSL的选择晶体管的阈值电压的操作的结果指示确认失败，那么在步骤S355中对应的存储块被分配坏标。如果在步骤S320中的结果指示确认成功，那么在步骤S330中基于擦除命令擦除存储块。然后，执行擦除确认操作，以确定擦除操作是否正常地执行，同时，执行检测连接到选择线GSL/SSL的选择晶体管的阈值电压的操作。这里，与参照图6和图8所描述的相同地执行擦除确认操作。如果在步骤S340中的擦除确认操作合格，那么在步骤S350中，将好标分配给存储块。相反，如果在步骤S340中，擦除确认操作失败，那么在步骤S355中，将坏标分配给存储块。然后，擦除过程结束。
图12中示出的擦除操作可以在擦除操作之前和之后检测连接到选择线GSL/SSL的选择晶体管的阈值电压是否改变。
同时，存储装置10可以被构造为不使用具有坏标的存储块。然而，本发明构思不限于此。例如，存储装置10可以通过改变存储块的偏置条件来使用具有坏标的存储块。
图13是示意性地示出驱动存储装置的方法的流程图。参照图1至图13，在步骤S410中，存储器控制器200可以检测将要使用的存储块的块信息。在步骤S420中，可以基于块信息来确定或确认存储块是否具有坏标。如果存储块具有坏标，那么在步骤S430中，改变用于驱动存储块的元件的偏置条件。存储器控制器200向非易失性存储装置100提供指示驱动条件的变化的偏置变化信息。在步骤S440中，非易失性存储装置100根据改变后的偏置条件来驱动存储块。如果存储块不具有坏标，则在步骤S445中，非易失性存储装置100根据缺省偏置条件来驱动存储块。
存储装置10可以基于坏标/好标信息(具体地说，对于存储块的坏标/好标信息)来改变存储块的偏置条件。
本发明构思可以应用于固态驱动器(SSD)。
图14是示意性地示出固态驱动器的框图。参照图14，固态驱动器(在下文中，称作SSD)1000包括一个或更多个非易失性存储装置1100和SSD控制器1200。
非易失性存储装置1100被构造为被选择性提供有外部高电压VPPx。如上面参照图1至图13所描述的，每个非易失性存储装置1100可以被构造为检测连接到选择线的选择晶体管的阈值电压是否改变。SSD控制器1200可以通过多个通道CH1至CHi(i是2或更大的整数)连接到非易失性存储装置1100。SSD控制器1200可以包括一个或更多个处理器1210、缓冲存储器1220、ECC块1230、主机接口1250和非易失性存储器(NVM)接口1260。
缓冲存储器1220可以存储驱动SSD控制器1200所需的数据。在示例性实施例中，缓冲存储器1220可以包括均存储数据或命令的多条存储线。这里，可以根据不同的方法将所述多条存储线布局到高速缓存线上。
ECC块1230可以在写操作中计算将要被编程的数据的误差校正码值，并且可以在读取操作中利用误差校正码值来校正读取的数据的误差。在数据恢复操作中，ECC块1230可以校正从非易失性存储装置1100恢复的数据的误差。虽然未在图14中示出，但是SSD控制器1200中还可以包括代码存储器，以存储驱动SSD控制器1200所需的代码数据。代码存储器可以被实现为非易失性存储装置。
主机接口1250可以提供与外部装置的接口。非易失性存储器接口1260提供与非易失性存储装置1100的接口。
通过执行检测连接到选择线的选择晶体管的阈值电压的操作，可以改善SSD 1000的可靠性。
本发明构思可以应用于eMMC(例如，埋置多媒体卡、moviNAND、iNAND等)。
图15是示意性地示出eMMC的框图。参照图15，eMMC 2000包括一个或更多个NAND闪存装置2100和控制器2200。
NAND闪存装置2100可以是单倍数据率(SDR)NAND闪存装置或者双倍数据率(DDR)NAND闪存装置。或者，如上面参照图1至图13所描述的，NAND闪存装置2100可以是垂直NAND闪存装置，NAND闪存装置2100可以被构造为检测连接到选择线的选择晶体管的阈值电压是否改变。控制器2200通过一个或更多个通道连接到NAND闪存装置2100。控制器2200可以包括一个或更多个控制器核心2210、主机接口2250和NAND接口2260。控制器核心2210可以控制eMMC 2000的整体操作。主机接口2250被构造为执行控制器2210与主机之间的接口。NAND接口2260被构造为提供NAND闪存装置2100与控制器2200之间的接口。在示例实施例中，主机接口2250可以是并行接口(例如，MMC接口)。在其它示例实施例中，eMMC 2000的主机接口2250可以是串行接口(例如，UHS-II、UFS等)。
eMMC 2000从主机接收电源电压Vcc和Vccq。这里，电源电压Vcc(例如，大约3.3V)可以被供应到NAND闪存装置2100和NAND接口2260，电源电压Vccq(例如，大约1.8V/3.3V)可以被供应到控制器2200。在示例性实施例中，eMMC 2000可以被选择性地供应有外部高电压。
通过如上面参照图1至图13所描述地在擦除操作之前/之后检测连接到选择线的选择晶体管的阈值电压，可以改善eMMC 2000的可靠性。
本发明构思可以应用于通用闪存(UFS)。
图16是示意性地示出UFS系统的框图。参照图16，UFS系统3000包括UFS主机3100、UFS装置3200和3300、埋置UFS装置3400和可去除UFS卡3500。UFS主机3100可以是移动装置的应用处理器。UFS主机3100、UFS装置3200和3300、埋置UFS装置3400以及可去除UFS卡3500中的每个可以通过UFS协议与外部装置通信。UFS装置3200和3300、埋置UFS装置3400以及可去除UFS卡3500中的至少一个可以由如图1中示出的存储装置10来实现。
同时，埋置UFS装置3400和可去除UFS卡3500可以利用与UFS协议不同的协议来执行通信。UFS主机3100和可去除UFS卡3500可以通过各种卡协议(例如，UFD、MMC、SD(安全数字)、mini SD、micro SD等)来通信。
本发明构思可以应用于移动装置。
图17是示意性地示出移动装置4000的框图。参照图17，移动装置4000包括一个或更多个应用处理器4100、通信模块4200、显示/触摸模块4300、存储装置4400和缓冲RAM 4500。
应用处理器4100控制移动装置4000的整体操作。通信模块4200可以被实现为执行与外部装置的有线或无线通信。显示/触摸模块4300被实现为显示经应用处理器4100处理的数据或者通过触摸面板接收数据。存储装置4400被实现为存储用户数据。存储装置4400可以是被构造为如上参照图1至图13所描述地检测连接到选择线的选择晶体管的阈值电压是否改变的非易失性存储装置。缓冲RAM 4500被构造为临时存储移动装置4000的处理操作所需的数据。
通过包括能够改善数据可靠性的存储装置4400，可以改善移动装置4000的性能。
根据本发明构思的存储系统和/或存储装置可以根据各种不同的封装技术中的任何一种来封装。这样的封装技术的示例可以包括PoP(封装件上封装件)、球栅阵列(BGA)、芯片级封装(CSP)、塑封有引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、叠片封装中芯片、叠片形式芯片、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑封四方扁平封装(MQFP)、小外型集成电路(SOIC)、收缩型小外型封装(SSOP)、薄型小外型封装(TSOP)、薄型四方扁平封装(TQFP)、系统级封装件(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)、晶片级处理堆叠封装(WSP)等。
虽然已经参照示例性实施例描述了本发明构思，但是本领域技术人员将清楚的是，在不脱离本发明的精神和范围的情况下，可以进行各种改变和修改。因此，应当理解的是，上述实施例不是限制性的，而是说明性的。
Claims (20)
1.一种擦除包括多个存储块的非易失性存储装置的方法，该方法包括下述步骤：
在非易失性存储装置中接收擦除命令；
响应于擦除命令，擦除所述多个存储块中的选择的存储块；
在执行用于检测选择的存储块是否被正常擦除的擦除确认操作的同时，执行检测连接到用于选择包括在选择的存储块中的串的至少一条选择线的选择晶体管的阈值电压是否改变的操作。
2.如权利要求1所述的方法，其中，利用增步脉冲擦除过程来擦除选择的存储块。
3.如权利要求1所述的方法，其中，每个串包括串联连接的至少一个串选择晶体管、多个存储单元和至少一个接地选择晶体管，
其中，所述至少一条选择线是连接到所述至少一个串选择晶体管或所述至少一个接地选择晶体管的选择线。
4.如权利要求1所述的方法，其中，在擦除确认操作期间施加到选择晶体管的擦除确认读取合格电压小于在读取操作期间施加到选择晶体管的读取合格电压。
5.如权利要求1所述的方法，其中，在擦除的操作期间，将字线擦除电压施加到连接到选择的存储块的串的字线，
其中，在擦除确认操作期间，将字线擦除电压施加到连接到选择的存储块的串的字线，
其中，字线擦除电压大于接地电压并且小于擦除确认合格电压。
6.如权利要求1所述的方法，所述方法还包括下述步骤：
在执行擦除操作之前，执行用于检测选择晶体管的阈值电压是否改变的初始确认操作。
7.如权利要求6所述的方法，其中，在初始确认操作期间，将读取合格电压施加到连接到选择的存储块的串的字线，并且将小于读取合格电压的擦除确认读取合格电压施加到所述至少一条选择线。
8.如权利要求1所述的方法，所述方法还包括下述步骤：
当擦除确认操作失败时，向选择的存储块分配坏标。
9.如权利要求8所述的方法，所述方法还包括下述步骤：
当擦除确认操作合格时，向选择的存储块分配好标。
10.一种存储装置，所述存储装置包括：
至少一个非易失性存储装置，包括多个存储块，每个存储块具有连接到位线的多个串，每个串具有至少一条串选择线、多个存储单元以及串选择晶体管和接地选择晶体管中的至少一个；
存储器控制器，被构造为控制所述至少一个非易失性存储装置，
其中，存储器控制器包括坏标管理单元，所述坏标管理单元被构造为控制所述至少一个非易失性存储装置，以在执行对选择的存储块的擦除过程的同时，检测在所述多个存储块中的选择的存储块的串选择晶体管和接地选择晶体管中的至少一个的阈值电压是否改变，来根据检测的结果对选择的存储块分配坏标，并且在所述至少一个非易失性存储装置的分配区域中存储坏标。
11.如权利要求10所述的存储装置，其中，所述至少一个非易失性存储装置被构造为在执行擦除操作之前执行初始确认操作，在初始确认操作中，将大于擦除确认读取合格电压的读取合格电压施加到选择的存储块，并且将擦除确认读取合格电压施加到连接到所述至少一个串选择晶体管的串选择线和连接到所述至少一个接地选择晶体管的接地选择线中的至少一个。
12.如权利要求11所述的存储装置，其中，基于从存储器控制器传输到所述至少一个非易失性存储装置的选择线检测信息来执行初始确认操作。
13.如权利要求10所述的存储装置，其中，与擦除确认操作一起执行检测阈值电压是否改变的操作，其中，擦除确认操作与擦除过程相关。
14.如权利要求10所述的存储装置，其中，基于坏标信息来调节用于操作选择的存储块的偏置。
15.如权利要求10所述的存储装置，其中，在擦除操作期间施加到串选择线和接地选择线的擦除确认读取合格电压与在读取操作期间施加到串选择线和接地选择线的读取合格电压不同，其中，串选择线连接到所述至少一个串选择晶体管，接地选择线连接到所述至少一个接地选择晶体管。
16.一种操作包括多个存储块的非易失性存储装置的方法，该方法包括下述步骤：
在非易失性存储装置中接收用于非易失性存储装置的命令，以对多个存储块中的选择的存储块执行操作；
响应于所述命令，执行检测选择晶体管的阈值电压是否改变的操作，其中，所述选择晶体管连接到用于选择包括在选择的存储块中的串的至少一条选择线。
17.如权利要求16所述的方法，其中，在非易失性存储装置中接收用于非易失性存储装置的命令，以对多个存储块中的选择的存储块执行操作的步骤包括接收用于非易失性存储装置的命令以执行擦除操作。
18.如权利要求17所述的方法，其中，执行检测连接到用于选择包括在选择的存储块中的串的至少一条选择线的选择晶体管的阈值电压是否改变的操作包括在执行擦除操作之前执行初始确认操作，以检测选择晶体管的阈值电压是否改变。
19.如权利要求18所述的方法，所述方法还包括在执行擦除操作之后的擦除确认操作期间，执行检测连接到用于选择包括在选择的存储块中的串的至少一条选择线的选择晶体管的阈值电压是否改变的额外的操作。
20.如权利要求17所述的方法，其中，在执行擦除操作之后的擦除确认操作期间，执行检测连接到用于选择包括在选择的存储块中的串的至少一条选择线的选择晶体管的阈值电压是否改变的操作。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130159559A KR102154620B1 (ko) | 2013-12-19 | 2013-12-19 | 비휘발성 메모리 장치의 소거 방법 및 그것을 포함하는 저장 장치 |
| KR10-2013-0159559 | 2013-12-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104733046A true CN104733046A (zh) | 2015-06-24 |
| CN104733046B CN104733046B (zh) | 2019-12-06 |
Family
ID=53400728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410717769.5A Active CN104733046B (zh) | 2013-12-19 | 2014-12-01 | 非易失性存储装置的擦除方法及应用该方法的存储装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9478296B2 (zh) |
| KR (1) | KR102154620B1 (zh) |
| CN (1) | CN104733046B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106997778A (zh) * | 2015-11-12 | 2017-08-01 | 三星电子株式会社 | 非易失性存储器设备和操作其的方法 |
| CN109388594A (zh) * | 2017-08-11 | 2019-02-26 | 爱思开海力士有限公司 | 存储器系统及其操作方法 |
| CN109493911A (zh) * | 2017-09-13 | 2019-03-19 | 三星电子株式会社 | 存储器控制器的操作方法、以及存储器件及其操作方法 |
| CN109727627A (zh) * | 2017-10-31 | 2019-05-07 | 闪迪技术有限公司 | 组读取刷新 |
| CN109960467A (zh) * | 2017-12-26 | 2019-07-02 | 三星电子株式会社 | 非易失性存储器装置及其操作方法以及包括其的存储装置 |
| CN110197692A (zh) * | 2018-02-26 | 2019-09-03 | 爱思开海力士有限公司 | 存储器系统及其操作方法 |
| CN111736780A (zh) * | 2020-08-07 | 2020-10-02 | 苏州浪潮智能科技有限公司 | 一种固态硬盘的擦除方法、装置、设备及存储介质 |
| CN113268784A (zh) * | 2021-05-21 | 2021-08-17 | 瑞芯微电子股份有限公司 | 一种嵌入式设备的自毁方法和存储设备 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102294848B1 (ko) * | 2015-06-30 | 2021-08-31 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치 |
| KR102377469B1 (ko) * | 2015-11-02 | 2022-03-23 | 삼성전자주식회사 | 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 불휘발성 메모리 장치의 동작 방법 |
| KR102480015B1 (ko) * | 2015-12-11 | 2022-12-21 | 삼성전자 주식회사 | 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작 방법 |
| KR102288138B1 (ko) | 2018-01-08 | 2021-08-10 | 삼성전자주식회사 | 메모리 장치 |
| KR102424372B1 (ko) * | 2018-03-30 | 2022-07-25 | 에스케이하이닉스 주식회사 | 메모리 장치 및 그것의 동작 방법 |
| US10839108B2 (en) | 2018-05-29 | 2020-11-17 | Seagate Technology Llc | Storage device and verification thereof |
| US10942668B2 (en) | 2018-05-29 | 2021-03-09 | Seagate Technology Llc | Storage device and verification thereof |
| US11289170B2 (en) | 2018-06-01 | 2022-03-29 | Samsung Electronics Co., Ltd. | Nonvolatile memory device with capability of determing degradation of data erase characteristics |
| KR102545044B1 (ko) * | 2018-06-01 | 2023-06-19 | 삼성전자주식회사 | 비휘발성 메모리 장치의 데이터 소거 방법 및 이를 수행하는 비휘발성 메모리 장치 |
| US10776327B2 (en) | 2018-08-29 | 2020-09-15 | Seagate Technology Llc | Storage device manufacturing and associated block chain generation thereof |
| KR20210094741A (ko) | 2020-01-22 | 2021-07-30 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 동작 방법 |
| WO2021232223A1 (en) * | 2020-05-19 | 2021-11-25 | Yangtze Memory Technologies Co., Ltd. | 3d nand flash and operation method thereof |
| KR20220026411A (ko) * | 2020-08-25 | 2022-03-04 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이의 동작 방법 |
| CN112464499B (zh) * | 2020-12-24 | 2023-05-26 | 芯天下技术股份有限公司 | 非易失芯片擦写数据检查方法、装置、存储介质和终端 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110131444A1 (en) * | 2009-12-02 | 2011-06-02 | Seagate Technology Llc | Systems and methods for low wear operation of solid state memory |
| KR20120005836A (ko) * | 2010-07-09 | 2012-01-17 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 소거 방법 |
| US20120327713A1 (en) * | 2011-06-21 | 2012-12-27 | Micron Technology, Inc. | In-field block retiring |
| CN103578552A (zh) * | 2012-08-10 | 2014-02-12 | 三星电子株式会社 | 用可变存储单元状态定义的非易失性存储器件和操作方法 |
| CN103839586A (zh) * | 2014-03-17 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 非易失性存储器擦除电压的调整方法 |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3886673B2 (ja) * | 1999-08-06 | 2007-02-28 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2005056394A (ja) * | 2003-07-18 | 2005-03-03 | Toshiba Corp | 記憶装置及びメモリカード |
| KR20060120889A (ko) | 2005-05-23 | 2006-11-28 | 삼성전자주식회사 | 차지 트랩형 낸드 플래시 메모리의 초기 문턱전압 설정방법 |
| JP2007250133A (ja) | 2006-03-17 | 2007-09-27 | Sharp Corp | 不揮発性半導体記憶装置のテスト方法 |
| KR100715151B1 (ko) * | 2006-05-23 | 2007-05-10 | 삼성전자주식회사 | 메모리 섹터별로 소거 패스 전압을 가지는 불휘발성 반도체메모리 장치 및 이에 대한 소거 방법 |
| KR100811274B1 (ko) | 2006-12-28 | 2008-03-07 | 주식회사 하이닉스반도체 | 낸드형 플래쉬 메모리소자의 데이터 소거방법 |
| US7804718B2 (en) | 2007-03-07 | 2010-09-28 | Mosaid Technologies Incorporated | Partial block erase architecture for flash memory |
| KR100826653B1 (ko) | 2007-04-06 | 2008-05-06 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리소자의 소거검증 방법 |
| KR20090002636A (ko) | 2007-07-02 | 2009-01-09 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것의 소거 방법 |
| KR20090120205A (ko) * | 2008-05-19 | 2009-11-24 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 동작 방법 |
| JP2009301599A (ja) * | 2008-06-10 | 2009-12-24 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP4856138B2 (ja) * | 2008-09-12 | 2012-01-18 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| KR101691092B1 (ko) | 2010-08-26 | 2016-12-30 | 삼성전자주식회사 | 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템 |
| US9324440B2 (en) * | 2010-02-09 | 2016-04-26 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices, operating methods thereof and memory systems including the same |
| KR101710089B1 (ko) | 2010-08-26 | 2017-02-24 | 삼성전자주식회사 | 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템 |
| KR101155249B1 (ko) * | 2010-11-10 | 2012-06-13 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 소거 방법 |
| JP2012133833A (ja) | 2010-12-20 | 2012-07-12 | Samsung Yokohama Research Institute Co Ltd | 不揮発性半導体記憶装置 |
| DE102011056141A1 (de) * | 2010-12-20 | 2012-06-21 | Samsung Electronics Co., Ltd. | Negativspannungsgenerator, Dekoder, nicht-flüchtige Speichervorrichtung und Speichersystem, das eine negative Spannung verwendet |
| KR20120092911A (ko) * | 2011-02-14 | 2012-08-22 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 데이터 소거 방법 |
| KR101762828B1 (ko) | 2011-04-05 | 2017-07-31 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법 |
| KR101736457B1 (ko) * | 2011-07-12 | 2017-05-17 | 삼성전자주식회사 | 불휘발성 메모리 장치, 불휘발성 메모리 장치의 소거 방법, 불휘발성 메모리 장치의 동작 방법, 불휘발성 메모리 장치를 포함하는 메모리 시스템, 메모리 시스템의 동작 방법, 불휘발성 메모리 장치를 포함하는 메모리 카드 및 솔리드 스테이트 드라이브 |
| KR101842507B1 (ko) | 2011-10-06 | 2018-03-28 | 삼성전자주식회사 | 불휘발성 메모리의 동작 방법 및 불휘발성 메모리를 제어하는 방법 |
| US8665646B2 (en) * | 2011-11-04 | 2014-03-04 | Macronix International Co., Ltd. | Method and apparatus for indicating bad memory areas |
| KR101857529B1 (ko) * | 2011-11-08 | 2018-05-15 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것의 구동 방법 |
| US8867271B2 (en) | 2012-05-30 | 2014-10-21 | Sandisk Technologies Inc. | Threshold voltage adjustment for a select gate transistor in a stacked non-volatile memory device |
| JP2014063551A (ja) * | 2012-09-21 | 2014-04-10 | Toshiba Corp | 半導体記憶装置 |
| US9070474B2 (en) * | 2013-02-14 | 2015-06-30 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| US9032264B2 (en) * | 2013-03-21 | 2015-05-12 | Kabushiki Kaisha Toshiba | Test method for nonvolatile memory |
| US9142324B2 (en) * | 2013-09-03 | 2015-09-22 | Sandisk Technologies Inc. | Bad block reconfiguration in nonvolatile memory |
| KR102154499B1 (ko) * | 2013-12-23 | 2020-09-10 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 동작 방법 |
| US9423970B2 (en) * | 2013-12-30 | 2016-08-23 | Sandisk Technologies Llc | Method and system for predicting block failure in a non-volatile memory |
| JP6042363B2 (ja) * | 2014-03-06 | 2016-12-14 | 株式会社東芝 | 不揮発性半導体記憶装置 |
-
2013
- 2013-12-19 KR KR1020130159559A patent/KR102154620B1/ko active IP Right Grant
-
2014
- 2014-09-30 US US14/501,361 patent/US9478296B2/en active Active
- 2014-12-01 CN CN201410717769.5A patent/CN104733046B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110131444A1 (en) * | 2009-12-02 | 2011-06-02 | Seagate Technology Llc | Systems and methods for low wear operation of solid state memory |
| KR20120005836A (ko) * | 2010-07-09 | 2012-01-17 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 소거 방법 |
| US20120327713A1 (en) * | 2011-06-21 | 2012-12-27 | Micron Technology, Inc. | In-field block retiring |
| CN103578552A (zh) * | 2012-08-10 | 2014-02-12 | 三星电子株式会社 | 用可变存储单元状态定义的非易失性存储器件和操作方法 |
| CN103839586A (zh) * | 2014-03-17 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 非易失性存储器擦除电压的调整方法 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106997778B (zh) * | 2015-11-12 | 2021-12-14 | 三星电子株式会社 | 非易失性存储器设备和操作其的方法 |
| CN106997778A (zh) * | 2015-11-12 | 2017-08-01 | 三星电子株式会社 | 非易失性存储器设备和操作其的方法 |
| CN109388594A (zh) * | 2017-08-11 | 2019-02-26 | 爱思开海力士有限公司 | 存储器系统及其操作方法 |
| CN109388594B (zh) * | 2017-08-11 | 2022-04-12 | 爱思开海力士有限公司 | 存储器系统及其操作方法 |
| CN109493911A (zh) * | 2017-09-13 | 2019-03-19 | 三星电子株式会社 | 存储器控制器的操作方法、以及存储器件及其操作方法 |
| CN109493911B (zh) * | 2017-09-13 | 2023-09-29 | 三星电子株式会社 | 存储器控制器的操作方法、以及存储器件及其操作方法 |
| CN109727627A (zh) * | 2017-10-31 | 2019-05-07 | 闪迪技术有限公司 | 组读取刷新 |
| CN109727627B (zh) * | 2017-10-31 | 2023-06-30 | 闪迪技术有限公司 | 组读取刷新 |
| CN109960467A (zh) * | 2017-12-26 | 2019-07-02 | 三星电子株式会社 | 非易失性存储器装置及其操作方法以及包括其的存储装置 |
| CN109960467B (zh) * | 2017-12-26 | 2024-04-26 | 三星电子株式会社 | 非易失性存储器装置及其操作方法以及包括其的存储装置 |
| CN110197692A (zh) * | 2018-02-26 | 2019-09-03 | 爱思开海力士有限公司 | 存储器系统及其操作方法 |
| CN111736780A (zh) * | 2020-08-07 | 2020-10-02 | 苏州浪潮智能科技有限公司 | 一种固态硬盘的擦除方法、装置、设备及存储介质 |
| US11880222B2 (en) | 2020-08-07 | 2024-01-23 | Inspur Suzhou Intelligent Technology Co., Ltd. | Method, apparatus, and device for erasing solid state disk, and storage medium |
| CN113268784A (zh) * | 2021-05-21 | 2021-08-17 | 瑞芯微电子股份有限公司 | 一种嵌入式设备的自毁方法和存储设备 |
| CN113268784B (zh) * | 2021-05-21 | 2022-06-21 | 瑞芯微电子股份有限公司 | 一种嵌入式设备的自毁方法和存储设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150179235A1 (en) | 2015-06-25 |
| US9478296B2 (en) | 2016-10-25 |
| CN104733046B (zh) | 2019-12-06 |
| KR20150072185A (ko) | 2015-06-29 |
| KR102154620B1 (ko) | 2020-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104733046A (zh) | 非易失性存储装置的擦除方法及应用该方法的存储装置 | |
| US9837164B2 (en) | Nonvolatile memory device, storage device having the same, and operation and read methods thereof | |
| KR102355580B1 (ko) | 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법 | |
| US9570176B2 (en) | Nonvolatile memory device, storage device having the same, operating method thereof | |
| US9431062B2 (en) | Nonvolatile memory device and method of driving word line of the nonvolatile memory | |
| CN109427400B (zh) | 存储器装置及其操作方法 | |
| CN107808682B (zh) | 控制电路、外围电路、半导体存储器件及其操作方法 | |
| CN104733041A (zh) | 非易失性存储装置和擦除非易失性存储装置的方法 | |
| US9691487B2 (en) | Storage device and table management method thereof | |
| CN108694977B (zh) | 储存装置及其操作方法 | |
| KR102248835B1 (ko) | 불 휘발성 메모리 장치 및 그것의 동작 방법 | |
| KR102277652B1 (ko) | 워드 라인 불량 검출 회로를 포함하는 메모리 장치 및 그 구동 방법 | |
| CN104934067B (zh) | 非易失性存储器装置和存储装置及其操作方法 | |
| US9424932B2 (en) | Nonvolatile memory device and programming method thereof | |
| CN104282337A (zh) | 存储设备及其写方法 | |
| CN107871515B (zh) | 半导体存储器装置及其操作方法 | |
| KR20130013574A (ko) | 메모리 컨트롤러 구동방법, 및 메모리 컨트롤러를 포함하는 메모리 시스템, 메모리 카드 및 휴대용 전자장치 | |
| KR20160102740A (ko) | 컨트롤러, 반도체 메모리 시스템 및 그것의 동작 방법 | |
| KR20150130636A (ko) | 3차원 메모리 장치 및 그것을 포함하는 저장 장치 | |
| CN104916326A (zh) | 存储装置和使用定时器设置的相关方法 | |
| CN106653083B (zh) | 半导体存储器件及其操作方法 | |
| CN110970065A (zh) | 存储器装置 | |
| KR20110099883A (ko) | 홀수의 매트들을 갖는 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 배속 동작 방법 | |
| CN104103318A (zh) | 操作存储控制器的方法和包括存储控制器的数据存储设备 | |
| CN111309517A (zh) | 操作存储设备的方法和存储设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |