CN109388594A - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN109388594A
CN109388594A CN201810598944.1A CN201810598944A CN109388594A CN 109388594 A CN109388594 A CN 109388594A CN 201810598944 A CN201810598944 A CN 201810598944A CN 109388594 A CN109388594 A CN 109388594A
Authority
CN
China
Prior art keywords
memory block
parameter
memory
controller
multiple memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810598944.1A
Other languages
English (en)
Other versions
CN109388594B (zh
Inventor
朴炳奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109388594A publication Critical patent/CN109388594A/zh
Application granted granted Critical
Publication of CN109388594B publication Critical patent/CN109388594B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明涉及一种存储器系统，其包括：包括多个存储块的存储器装置，每个存储块包括适于存储数据的多个页面；以及控制器，适于从主机接收多个命令、响应于多个命令对多个存储块执行多个命令执行、根据对多个存储块执行的多个命令执行来检查多个存储块的参数、根据参数，在多个存储块之中选择第一存储块、以及将存储在第一存储块中的数据复制到多个存储块之中的第二存储块。

Description

存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2017年8月11日提交的申请号为10-2017-0102554的韩国专利申请的优先权，其公开通过引用整体并入本文。
技术领域
各个示例性实施例涉及一种存储器系统。特别地，示例性实施例涉及一种利用存储器装置处理数据的存储器系统及其操作方法。
背景技术
计算机环境范例已经转变至可随时随地使用的普适计算系统。由于这种转变，诸如移动电话、数码相机和笔记本电脑的便携式电子装置的使用已经迅速增加。这些便携式电子装置通常使用具有一个或多个存储器装置的存储器系统来存储数据。存储器系统可用作便携式电子装置的主存储装置或辅助存储装置。
由于存储器系统没有移动部件，所以它们提供优良的稳定性、耐用性、高的信息存取速度以及低功耗。具有这种优点的存储器系统的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡以及固态驱动器(SSD)。
发明内容
各个实施例涉及一种存储器系统及其操作方法，其能够最小化存储器系统的复杂性和性能劣化并最大化存储器装置的使用效率，从而利用存储器装置快速且稳定地处理数据。
在实施例中，一种存储器系统，其可包括：包括多个存储块的存储器装置，每一个存储块包括适于存储数据的多个页面；以及控制器，适于从主机接收多个命令、响应于多个命令对多个存储块执行多个命令执行、根据对多个存储块执行的多个命令执行来检查多个存储块的参数、根据参数，在多个存储块之中选择第一存储块、以及将存储在第一存储块中的数据复制到多个存储块之中的第二存储块。
控制器可通过检查多个存储块中的每一个存储块的第一参数和第二参数来检查多个存储块的参数。控制器可通过以下步骤来选择第一存储块：通过向第一参数给予对应于第二参数的权重来计算多个存储块中的每一个存储块的加权的第一参数，并且根据多个存储块中的每一个存储块的加权的第一参数来选择第一存储块。
控制器可通过检查多个存储块中的每一个存储块的温度来检查多个存储块的参数。控制器可通过以下步骤来选择第一存储块：通过利用该温度的温度偏移补偿加权的第一参数来计算多个存储块中的每一个存储块的补偿的第一参数，并且根据多个存储块中的每一个存储块的补偿的第一参数来选择第一存储块。
控制器可进一步计算对应于补偿的第一参数的多个存储块中的每一个存储块的电压偏移，可利用电压偏移对待对多个存储块执行的多个读取操作中的每一个的读取电压进行补偿，并且可通过利用电压偏移补偿的读取电压来对多个存储块执行多个读取操作。
控制器可进一步计算对应于加权的第一参数的多个存储块中的每一个存储块的电压偏移，可利用电压偏移对待对多个存储块执行的多个读取操作中的每一个的读取电压进行补偿，并且可通过利用电压偏移补偿的读取电压来对多个存储块执行多个读取操作。
控制器可通过检查多个存储块中的每一个存储块的第一参数和第二参数来检查多个存储块的参数。控制器可通过以下步骤来选择第一存储块：通过第二参数来计算多个存储块中的每一个存储块的归一化的第一参数，并且根据多个存储块中的每一个存储块的归一化的第一参数来选择第一存储块。
控制器可通过检查多个存储块中的每一个存储块的温度来检查多个存储块的参数。控制器可通过以下步骤来选择第一存储块：通过利用该温度的温度偏移补偿归一化的第一参数来计算多个存储块中的每一个存储块的补偿的第一参数，并且根据多个存储块中的每一个存储块的补偿的第一参数来选择第一存储块。
控制器可进一步计算对应于补偿的第一参数的多个存储块中的每一个的电压偏移、可利用电压偏移对待对多个存储块执行的多个读取操作中的每一个的读取电压进行补偿、并且可通过利用电压偏移补偿的读取电压来对多个存储块执行多个读取操作。
控制器可进一步计算对应于归一化的第一参数的多个存储块中的每一个存储块的电压偏移、可利用电压偏移对待对多个存储块执行的多个读取操作中的每一个的读取电压进行补偿，并且可通过利用电压偏移补偿的读取电压来对多个存储块执行多个读取操作。
控制器可通过以下步骤来检查多个存储块的参数：检查包括在多个存储块中的每一个存储块中的多个页面中的每一个页面的最小参数、最大参数和平均参数，并且选择最小参数、最大参数和平均参数中的一个作为多个存储块中的每一个存储块的代表参数。控制器可根据多个存储块中的每一个存储块的代表参数来选择第一存储块。
在实施例中，一种存储器系统的操作方法，其可包括：从主机接收用于存储器装置的多个命令，该存储器装置包括多个存储块，每一个存储块包括适于存储数据的多个页面；响应于多个命令，对多个存储块执行多个命令执行；根据对多个存储块执行的多个命令执行来检查多个存储块的参数；根据参数，在多个存储块之中选择第一存储块；以及将存储在第一存储块中的数据复制到多个存储块之中的第二存储块。
可通过检查多个存储块中的每一个存储块的第一参数和第二参数来执行对多个存储块的参数的检查。对第一存储块的选择可包括：通过向第一参数给予对应于第二参数的权重来计算多个存储块中的每一个存储块的加权的第一参数；并且根据多个存储块中的每一个存储块的加权的第一参数来选择第一存储块。
可通过检查多个存储块中的每一个存储块的温度来执行检查多个存储块的参数。选择第一存储块可包括：通过用该温度的温度偏移补偿加权的第一参数，来计算多个存储块中的每一个存储块的补偿的第一参数；并且根据多个存储块中的每一个的补偿的第一参数来选择第一存储块。
操作方法可进一步包括：计算对应于补偿的第一参数的多个存储块中的每一个存储块的电压偏移；利用电压偏移，对待对多个存储块执行的多个读取操作中的每一个的读取电压进行补偿；并且通过利用电压偏移补偿的读取电压，来对多个存储块执行多个读取操作。
操作方法可进一步包括：计算对应于加权的第一参数的多个存储块中的每一个存储块的电压偏移；利用电压偏移，对待对多个存储块执行的多个读取操作中的每一个存储块的读取电压进行补偿；并且通过利用电压偏移补偿的读取电压，来对多个存储块执行多个读取操作。
可通过检查多个存储块中的每一个存储块的第一参数和第二参数来执行检查多个存储块的参数。选择第一存储块可包括：通过第二参数来计算多个存储块中的每一个存储块的归一化的第一参数；并且根据多个存储块中的每一个存储块的归一化的第一参数来选择第一存储块。
可通过检查多个存储块中的每一个存储块的温度来执行检查多个存储块的参数。对第一存储块的选择可包括：通过用该温度的温度偏移补偿归一化的第一参数，来计算多个存储块中的每一个存储块的补偿的第一参数；并且根据多个存储块中的每一个存储块的补偿的第一参数来选择第一存储块。
操作方法可进一步包括：计算对应于补偿的第一参数的多个存储块中的每一个存储块的电压偏移；利用电压偏移，对用于对多个存储块执行的多个读取操作中的每一个的读取电压进行补偿；并且通过利用电压偏移补偿的读取电压，来对多个存储块执行多个读取操作。
操作方法可进一步包括：计算对应于归一化的第一参数的多个存储块中的每一个存储块的电压偏移；利用电压偏移，对用于对多个存储块执行的多个读取操作中的每一个的读取电压进行补偿；并且通过利用电压偏移补偿的读取电压，来对多个存储块执行多个读取操作。
检查多个存储块的参数可包括：检查包括在多个存储块中的每一个存储块中的多个页面中的每一个页面的最小参数、最大参数和平均参数；并且选择最小参数、最大参数和平均参数中的一个作为多个存储块中的每一个存储块的代表参数。可根据多个存储块中的每一个存储块的代表参数来执行选择第一存储块。
附图说明
从以下参照附图的详细描述中，本发明的这些和其它特征和优点对于本发明所属领域的技术人员将变得显而易见，其中：
图1是示出根据本发明的实施例的包括存储器系统的数据处理系统的框图；
图2是示出在图1所示的存储器系统中采用的存储器装置的示例性配置的示意图；
图3是示出图1所示的存储器装置中的存储块的存储器单元阵列的示例性配置的电路图；
图4是示出图2所示的存储器装置的示例性三维结构的示意图；
图5至图8是示出在根据本发明的实施例的存储器系统中的对应于多个命令的示例性数据处理操作的示意图；
图9是示出在根据本发明的实施例的存储器系统中的数据处理操作的流程图；并且
图10至图18是示出包括根据本发明的实施例的存储器系统的数据处理系统的各种应用示例的示图。
具体实施方式
以下参照附图更详细地描述本发明的各个实施例。然而，注意到的是，本发明可以不同的其它实施例、形式及其变型实施，且不应被解释为限于本文所阐述的实施例。相反地，提供所述实施例以使本公开彻底且充分，并且将本发明的范围全面地传达给本领域的技术人员。在整个本公开中，相同的附图标记在本发明的各个附图和实施例中表示相同的部件。
将理解的是，虽然可在本文中使用术语“第一”、“第二”、“第三”等来描述各个元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与另一个元件区分开。因此，在不脱离本发明的精神和范围的情况下，以下描述的第一元件也可被称为第二元件或第三元件。
附图不一定按比例绘制，并且在一些情况下，为了清楚地说明实施例的特征，比例可能已经被夸大。
将进一步理解的是，当元件被称为“连接至”或“联接到”另一元件时，它可直接在其它元件上、连接至或联接到其它元件，或者可存在一个或多个中间元件。另外，还将理解的是，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的唯一元件，或者也可存在一个或多个中间元件。
本文使用的术语仅是为了描述特定实施例的目的，并不旨在限制本发明。如本文所使用的，除非上下文另有明确说明，否则单数形式也旨在包括复数形式。将进一步理解的是，当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，其说明所陈述元件的存在，并不排除一个或多个其它元件的存在或添加。如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任何和全部组合。
除非另有定义，否则本文使用的包括技术术语和科学术语的所有术语具有与本发明所属领域的普通技术人员基于本公开所通常理解的含义相同的含义。将进一步理解的是，诸如在常用字典中定义的那些术语的术语应当被解释为具有与其在本公开和相关技术语境中的含义一致的含义，并且将不以理想化或过于正式的意义来解释，除非本文中明确地这样定义。
在下面的描述中，为了提供对本发明的全面理解，描述了大量具体细节。本发明可在没有一些或全部这些具体细节的情况下被实施。在其它情况下，为了不使本发明不必要模糊，未详细地描述公知的进程结构和/或进程。
还注意的是，在一些情况下，如对于相关领域的技术人员显而易见的是，除非另有明确说明，否则结合一个实施例所描述的特征或元件可单独使用或与另一个实施例的其它特征或元件组合使用。
图1是示出根据本发明的实施例的包括有存储器系统110的数据处理系统100的框图。
参照图1，数据处理系统100可包括被可操作地联接至存储器系统110的主机102。
主机102可包括，例如，诸如移动电话、MP3播放器和膝上型计算机的便携式电子装置或诸如台式计算机、游戏机、TV和投影仪的非便携式电子装置。
存储器系统110可响应于来自主机102的请求进行操作，并且特别地，可存储待由主机102访问的数据。存储器系统110可用作主机102的主存储器系统或辅助存储器系统。存储器系统110可利用各种类型的存储装置中的任何一种来实施，存储装置可根据主机接口的协议与主机102电联接。适当的存储装置的示例包括固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、缩小尺寸的MMC(RS-MMC)和微型MMC、安全数字(SD)卡、迷你SD和微型SD、通用串行总线(USB)存储装置、通用闪存(UFS)装置、标准闪存(CF)卡、智能媒体(SM)卡、个人计算机存储卡国际协会(PCMCIA)卡、记忆棒等。
存储器系统110可包括各种类型的存储装置。包含在存储器系统110中的存储装置的非限制性示例可包括诸如动态随机存取存储器(DRAM)和静态RAM(SRAM)的易失性存储器装置和诸如只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻式RAM(MRAM)、电阻式RAM(RRAM)和闪速存储器的非易失性存储器装置。
存储器系统110可包括存储待由主机102访问的数据的存储器装置150，以及可控制数据在存储器装置150中的存储的控制器130。
控制器130和存储器装置150可被集成到单个半导体装置中，单个半导体装置可被包括在如上所例示的各种类型的存储器系统中。例如，控制器130和存储器装置150可集成为一个半导体装置来配置SSD。当存储器系统110用作SSD时，可提高连接到存储器系统110的主机102的操作速度。在另一示例中，控制器130和存储器装置150可集成为一个半导体装置来配置存储卡。例如，控制器130和存储器装置150可构成诸如以下的存储卡：PCMCIA(个人计算机存储卡国际协会)卡，CF卡，SMC(智能媒体卡)，记忆棒，包括RS-MMC和微型-MMC的MMC，包括迷你-SD、微型-SD和SDHC的SD卡，或UFS装置。
存储器系统110的非限制性应用示例可包括计算机、超级移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑盒、数字照相机、数字多媒体广播(DMB)播放器、三维电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、配置数据中心的存储装置、能够在无线环境下传输/接收信息的装置、配置家庭网络的各种电子装置之一、配置计算机网络的各种电子装置之一、配置远程信息处理网络的各种电子装置之一、无线射频识别(RFID)装置或配置计算系统的各种部件元件之一。
存储器装置150可以是非易失性存储器装置，并且即使不供应电力，其也可保留其中存储的数据。存储器装置150可通过写入操作来存储从主机102提供的数据，并且通过读取操作将存储在其中的数据提供给主机102。在实施例中，存储器装置150可包括多个存储器管芯(未示出)，每个存储器管芯可包括多个平面(未示出)，每个平面可包括多个存储块152至156，存储块152至156中的每一个可包括多个页面，并且每个页面可包括多个字线联接到其的多个存储器单元。
控制器130可以响应于来自主机102的请求来控制存储器装置150的全部操作。更具体地，控制器可控制存储器装置150的读取操作、写入操作(也称为编程操作)和擦除操作。例如，控制器130可将从存储器装置150读取的数据提供给主机102，并且/或可将从主机102提供的数据存储到存储器装置150中。
控制器130可包括主机接口(I/F)单元132、处理器134、错误校正码(ECC)单元138、电源管理单元(PMU)140、诸如NAND闪速控制器(NFC)的存储器接口单元142以及存储器144，其全部通过内部总线可操作地联接。
主机接口单元132可处理从主机102提供的命令和数据，并可通过诸如以下的各种接口协议中的至少一种或多种与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速外围组件互连(PCI-E)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)以及电子集成驱动器(IDE)。主机接口单元132可经由固件来驱动，即经由用于与主机102交换数据的主机接口层(HIL)来驱动。
此外，ECC单元138可校正待由存储器装置150处理的数据的错误位，并且可包括ECC编码器和ECC解码器。ECC编码器可对待被编程到存储器装置150中的数据执行错误校正编码以生成添加了奇偶校验位的数据。包括奇偶校验位的数据可存储在存储器装置150中。ECC解码器可检测并且校正从存储器装置150读取的数据中包含的错误。换言之，ECC单元138可通过在ECC编码进程期间使用的ECC代码对从存储器装置150读取的数据执行错误校正解码进程。根据错误校正解码进程的结果，ECC单元138可输出信号，例如错误校正成功/失效信号。当错误位的数量大于可校正错误位的阈值时，ECC单元138可以不校正错误位，并且可输出错误校正失败信号。
ECC单元138可基于诸如以下的编码调制执行错误校正操作：低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(Bose-Chaudhri-Hocquenghem，BCH)码、turbo码、里德-所罗门(Reed-Solomon，RS)码、卷积码、递归系统码(RSC)、网格编码调制(TCM)以及分组编码调制(BCM)等。然而，ECC单元138不限于此。ECC单元138可包括用于错误校正操作的所有电路、模块、系统或装置。
PMU 140可提供和管理控制器130的电力。
存储器接口单元142可用作控制器130和存储器装置150之间的存储器/存储接口，以使控制器130响应于来自主机102的请求来控制存储器装置150。当存储器装置150是闪速存储器或具体地是NAND闪速存储器时，存储器接口单元142可以是NAND闪速控制器(NFC)，并且在处理器134的控制下，可生成用于存储器装置150的控制信号并处理待被提供给存储器装置150的数据。存储器接口单元142可用作处理控制器130和存储器装置150之间的命令和数据的接口(例如，NAND闪存接口)。具体地，存储器接口单元142可支持控制器130和存储器装置150之间的数据传输。存储器接口单元142可经由固件来驱动，即经由用于与存储器装置150交换数据的闪存接口层(FIL)来驱动。
存储器144可用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。控制器130可以响应于来自主机102的请求来控制存储器装置150执行读取操作、编程操作和擦除操作。控制器130可将从存储器装置150读取的数据提供给主机102和/或可将从主机102提供的数据存储到存储器装置150中。存储器144可存储控制器130和存储器装置150执行这些操作所需的数据。
存储器144可利用易失性存储器来实施。例如，存储器144可利用静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实施。虽然图1例示了设置在控制器130内的存储器144，但本公开不限于此，并且存储器144可被设置在控制器130的内部或外部。也就是说，在实施例中，存储器144可以是具有在存储器144和控制器130之间传输数据的存储器接口的外部易失性存储器。
如上所述，存储器144可包括程序存储器、数据存储器、写入缓冲器/高速缓冲器、读取缓冲器/高速缓冲器、数据缓冲器/高速缓冲器以及映射缓冲器/高速缓冲器，以存储在主机102和存储器装置150之间执行数据写入和读取操作所需的数据以及存储控制器130和存储器装置150执行这些操作所需的数据。
处理器134可控制存储器系统110的全部操作。处理器134可驱动固件以控制存储器系统110的总体操作。固件可被称为闪存转换层(FTL)。
例如，控制器130可通过被实现为微处理器或CPU的处理器134，在存储器装置150中执行主机102请求的操作。换言之，控制器130可执行与从主机102接收到的命令相对应的命令操作。此处，控制器130可执行前台操作以作为与从主机102接收到的命令相对应的命令操作。例如，控制器130可执行对应于写入命令的编程操作、对应于读取命令的读取操作、对应于擦除命令的擦除操作以及对应于作为设置命令的设置参数命令或设置特征命令的参数设置操作。
而且，控制器130可通过被实现为微处理器或CPU的处理器134对存储器装置150执行后台操作。此处，对存储器装置150执行的后台操作可包括：将存储在存储器装置150的存储块152、154和156之中的一些存储块中的数据复制到其它存储块并进行处理的操作，例如垃圾收集(GC)操作；在存储器装置150的存储块152、154和156之间或存储块152、154和156的数据之间执行交换的操作，例如损耗均衡(WL)操作；将存储在控制器130中的映射数据存储在存储器装置150的存储块152、154和156中的操作，例如映射清除(flush)操作；或者管理存储器装置150的坏块的操作，例如检测并处理包括在存储器装置150中的存储块152、154和156之中的坏块的坏块管理操作。
而且，在根据本发明的实施例的存储器系统中，例如，控制器130可在存储器装置150中执行与从主机102接收到的多个命令相对应的多个命令执行，例如对应于多个写入命令的多个编程操作、对应于多个读取命令的多个读取操作以及对应于多个擦除命令的多个擦除操作。而且，控制器130可根据命令执行来更新元数据(特别是映射数据)。具体地，根据本发明的实施例，当存储器系统110的控制器130对包括在存储器装置150中的多个存储块执行与从主机102接收的多个命令相对应的多个命令执行时，例如编程操作、读取操作和擦除操作，可能由于多个命令执行而在多个存储块中发生特性劣化，并因此可能使存储器装置150的操作可靠性降低。因此，存储器装置150可根据存储器装置150的对应于多个命令执行的参数，来执行复制操作或交换操作。
例如，根据本发明的实施例，当存储器系统110的控制器130响应于从主机102接收的多个读取命令而对多个存储块，特别是对包括在存储器装置150中的特定存储块重复执行读取操作时，可能由于重复的读取操作而导致在特定存储块中发生读取干扰。因此，控制器130可对特定存储块执行读取回收操作，以防止由于读取干扰而导致的特定存储块的数据丢失。也就是说，根据本发明的实施例，存储器系统110的控制器130可执行如读取回收操作的复制操作，其复制存储在特定存储块中的数据并且将复制的数据存储到存储器装置150中的另一存储块中。
此处，根据本发明的实施例，存储器系统110的控制器130可根据第一参数(例如，读取计数)对多个存储块执行读取回收操作，其中第一参数对应于响应于从主机102接收的多个读取命令而对存储器装置150的多个存储块执行的读取操作。特别地，控制器130可根据第二参数(例如，编程计数或擦除计数)对第一参数进行加权，或者可使用第二参数对第一参数进行归一化，其中第二参数对应于响应于从主机102接收的多个写入命令和擦除命令而对存储器装置150的多个存储块执行的编程操作和擦除操作。而且，控制器130可根据加权的第一参数或归一化的第一参数，对存储器装置150的多个存储块的特定存储块执行如读取回收操作的复制操作。进一步地，控制器130可利用存储器系统110或存储器装置150的环境参数(例如，温度偏移)来对加权的第一参数或归一化的第一参数进行补偿，然后可触发对存储器装置150的多个存储块的如读取回收操作的复制操作。也就是说，控制器130可根据环境参数以及第一参数和第二参数，对存储器装置150的多个存储块的特定存储块执行如读取回收操作的复制操作。
而且，控制器130可针对与加权的第一参数或归一化的第一参数相对应的每个级别扇区(level sector)，通过电压偏移来对待对存储器装置150的多个存储块执行的读取操作的读取电压进行补偿，然后可对存储器装置150的多个存储块执行读取操作。也就是说，控制器130可根据第一参数和第二参数来对存储器装置150的多个存储块执行自适应读取操作。进一步地，如上所述，控制器130可通过温度偏移来对加权的第一参数或归一化的第一参数进行补偿，可针对与通过温度偏移补偿的加权的第一参数或归一化的第一参数相对应的每一个级别扇区，通过电压偏移来对待对存储器装置150的多个存储块执行的读取操作的读取电压进行补偿，然后可对存储器装置150的多个存储块执行读取操作。也就是说，控制器130可根据环境参数、第一参数和第二参数来对存储器装置150的多个存储块执行自适应读取操作。本文中，将参照图5至图9描述，响应于从主机102接收的多个命令而待被执行的多个命令执行，以及根据参数而待对存储器装置150执行的复制操作和读取操作，即，根据在根据本发明实施例的存储器系统110中的存储器装置150的多个存储块的参数而待对存储器装置150执行的校准操作(remedial operation)，其中参数对应于多个命令执行的执行，因此此处将省略对其的进一步描述。
控制器130的处理器134可包括用于执行存储器装置150的坏块管理操作的管理单元(未示出)。管理单元可以对包括在存储器装置150中的多个存储块152至156中的且在编程操作期间由于NAND闪速存储器的特征而发生编程失败的坏块进行检查的坏块管理操作。管理单元可将坏块的编程失败的数据写入新存储块。在具有3D堆叠结构的存储器装置150中，坏块管理操作可降低存储器装置150的使用效率和存储器系统110的可靠性。因此，坏块管理操作需要被更可靠性地执行。
图2是示出存储器装置150的示意图。
参照图2，存储器装置150可包括多个存储块BLOCK0至BLOCKN-1，并且块BLOCK0至BLOCKN-1中的每一个可包括多个页面，例如2M个页面，其数量可根据电路设计而变化。包括在各个存储块BLOCK0至BLOCKN-1中的存储器单元可以是存储1位数据的单层单元(SLC)或存储2位或多位数据的多层单元(MLC)。因此，根据在存储块中的存储器单元的每一个中可以表示或存储的位的数量，存储器装置150可包括SLC存储块或MLC存储块。SLC存储块可包括由每一个存储1位数据的存储器单元实现的多个页面，并且通常可具有高数据计算性能和高耐用性。MLC存储块可包括由每一个存储多位(例如，2位或更多位)数据的存储器单元实现的多个页面，并且通常可具有比SLC存储块更大的数据存储空间，即，更高的集成密度。在实施例中，存储器装置150可包括多个三层单元(TLC)存储块。在另一个实施例中，存储器装置150可包括多个四层单元(QLC)存储块。TLC存储块可包括由每个能存储3位数据的存储器单元实现的多个页面，QLC存储块可包括由每个能存储4位数据的存储器单元实现的多个页面。虽然为便于描述，本发明的实施例示例性地描述了存储器装置150可以是非易失性存储器，诸如包括NAND闪速存储器的闪速存储器，但是其可由以下中的任何一种实施：相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM(ReRAM))、铁电随机存取存储器(FRAM)和自旋转移扭矩磁性随机存取存储器(STT-RAM(STT-MRAM))。
图3是示出图1所示的存储器装置中的存储块的存储器单元阵列的示例性配置的电路图。
参照图3，可以对应于包括在存储器系统110的存储器装置150中的多个存储块152至156中的任意一个的存储块330可包括电联接到多个相应位线BL0至BLm-1的多个单元串340。每列单元串340可包括至少一个漏极选择晶体管DST和至少一个源极选择晶体管SST。在漏极选择晶体管DST和源极选择晶体管SST之间，可串联联接多个存储器单元或多个存储器单元晶体管MC0至MCn-1。在实施例中，存储器单元晶体管MC0至MCn-1中的每一个可以由能够存储多个位的数据信息的MLC来实施。单元串340中的每一个可电联接到多个位线BL0至BLm-1中的相应位线。例如，如图3所示，第一单元串联接到第一位线BL0，并且最后单元串联接到最后位线BLm-1。作为参考，在图3中，“DSL”表示漏极选择线，“SSL”表示源极选择线，“CSL”表示公源线。
虽然图3仅作为示例示出了通过NAND闪速存储器单元配置的存储块330，但注意的是，根据实施例的存储器装置150的存储块330不限于NAND闪速存储器，并且可通过NOR闪速存储器、其中组合了至少两种存储器单元的混合闪速存储器、或其中控制器被内置在存储器芯片中的1-NAND闪速存储器实现。半导体装置的操作特性不仅可被应用于其中电荷存储层由导电浮栅配置的闪速存储器装置，而且可被应用于其中电荷存储层由电介质层配置的电荷撷取闪存(CTF)。
存储器装置150可进一步包括电压供应单元310，其提供待根据操作模式而被提供给各个字线的例如编程电压、读取电压和通过电压的字线电压以及待提供给例如其中形成有存储器单元的阱区的体材料(bulk)的电压。电压供应单元310可在控制电路(未示出)的控制下执行电压生成操作。电压供应单元310可生成多个可变读取电压以生成多个读取数据，可选择存储器单元阵列的存储块(或扇区)中的一个，选择所选择的存储块的字线中的一个，并按需要将字线电压提供给所选择的字线和未选择的字线。
存储器装置150的读取/写入电路320可由控制电路控制，并且可根据操作模式用作读出放大器或写入驱动器。在验证/正常读取操作期间，读取/写入电路320可用作用于从存储器单元阵列读取数据的读出放大器。在编程操作期间，读取/写入电路320可用作根据待被存储在存储器单元阵列中的数据驱动位线的写入驱动器。在编程操作期间，读取/写入电路320可从缓冲器(未示出)接收待被存储到存储器单元阵列中的数据，并根据接收的数据驱动位线。读取/写入电路320可包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器322至326，并且页面缓冲器322至326中的每一个可包括多个锁存器(未示出)。
图4是说明存储器装置150的示例性三维(3D)结构的示意图。
存储器150可以由二维(2D)或三维(3D)存储器装置来实施。具体地，如图4所示，存储器装置150可通过具有3D堆叠结构的非易失性存储器装置来实施。当存储器装置150具有3D结构时，存储器装置150可包括多个存储块BLK0至BLKN-1，其每一个具有3D结构(或垂直结构)。
在下文中，将参照图5至图9详细描述关于根据实施例的存储器系统中的存储器装置150的数据处理，特别是当从主机102接收到多个命令并执行与多个命令相对应的多个命令执行时的数据处理操作。
图5至图8是示出可在根据实施例的存储器系统中执行与多个命令相对应的多个命令执行的数据处理操作的示意图。在本公开的实施例中，图1所示的存储器系统110可从主机102接收多个命令并执行对应于多个命令的多个命令执行。特别地，存储器系统110可从主机102接收多个写入命令以执行对应于写入命令的多个编程操作，可从主机102接收多个读取命令以执行对应于读取命令的多个读取操作，可从主机102接收多个擦除命令以执行对应于擦除命令的多个擦除操作，或者可从主机102一起接收多个写入命令和多个读取命令以执行与写入命令和读取命令相对应的多个编程操作和读取操作。
根据本公开的实施例，在将与从主机102接收的多个写入命令相对应的写入数据存储在包括在控制器130的存储器144中的缓冲器/高速缓冲器中之后，存储在缓冲器/高速缓冲器中的数据可被编程并存储在包括在存储器装置150中的多个存储块中以执行编程操作，并且在根据对存储器装置150的编程操作生成并更新映射数据之后，更新的映射数据可被存储在包括在存储器装置150中的多个存储块中。也就是说，可执行与从主机102接收的多个写入命令相对应的编程操作。此外，在本公开的实施例中，当针对存储在存储器装置150中的数据，从主机102接收的多个读取命令时，通过检查对应于读取命令的数据的映射数据，可从存储器装置150中读取对应于读取命令的数据，并且在将读取数据存储在包括在控制器130的存储器144中的缓冲器/高速缓冲器中之后，可将存储在缓冲器/高速缓冲器中的数据提供至主机102。也就是说，可执行与从主机102接收的多个读取命令相对应的读取操作。另外，在本公开的实施例中，当针对包括在存储器装置150中的存储块，从主机102接收多个擦除命令时，可检查对应于擦除命令的存储块，可擦除存储在检查到的存储块中的数据，可对应于擦除的数据来更新映射数据，并且可将更新的映射数据存储在包括在存储器装置150中的多个存储块中。也就是说，可执行与从主机102接收的多个擦除命令相对应的擦除操作。
进一步地，虽然在本实施例中，控制器130可在存储器系统110中执行多个命令执行，但应当注意的是，如上所述，包括在控制器130中的处理器134可通过例如闪存转换层(FTL)来执行数据处理操作。例如，在本公开的实施例中，控制器130可将与从主机102接收的写入命令相对应的用户数据和元数据编程并存储在从包括在存储器装置150中的多个存储块中选择的特定存储块中，可从包括在存储器装置150中的多个存储块中选择的特定存储块中读取与从主机102接收的读取命令相对应的用户数据和元数据，并且可将读取数据提供至主机102，或者可从包括在存储器装置150中的多个存储块中选择的特定存储块中擦除与从主机102接收的擦除命令相对应的用户数据和元数据。
元数据可包括关于对应于编程操作而存储在存储块中的数据的第一映射数据和第二映射数据，第一映射数据包括逻辑到物理(L2P)信息(在下文中，称为“逻辑信息”)，第二映射数据包括物理到逻辑(P2L)信息(在下文中，称为“物理信息”)。而且，元数据可以包括：关于与从主机102接收的命令相对应的命令数据的信息；关于与命令相对应的命令执行的信息；关于待被执行命令执行的存储器装置150的存储块的信息；以及关于与命令执行相对应的映射数据的信息。换言之，元数据可包括与从主机102接收的命令相对应的、除用户数据以外的所有剩余信息和数据。
也就是说，在本公开的实施例中，控制器130可执行与从主机接收的多个命令相对应的命令执行。例如，当从主机102接收写入命令时，控制器130可执行对应于多个写入命令的编程操作。此时，对应于写入命令的用户数据可被写入并存储在存储器装置150的存储块中，例如，存储块之中的空存储块、开放存储块或经历擦除操作的空闲存储块。进一步地，可将包括L2P映射表或L2P映射列表的第一映射数据和包括P2L映射表或P2L映射列表的第二映射数据写入并存储在存储器装置150的存储块之中的空存储块、开放存储块或空闲存储块中。表示存储在存储块中的用户数据的逻辑地址和物理地址之间的映射信息的逻辑信息可被记录在L2P映射表或L2P映射列表中。表示存储用户数据的存储块的物理地址和逻辑地址之间的映射信息的物理信息可被记录在P2L映射表或P2L映射列表中。
此处，当从主机102接收写入命令时，控制器130可将与写入命令相对应的用户数据写入并存储在存储块中，并且可将与存储在存储块中的用户数据有关的、包括第一映射数据和第二映射数据的元数据存储在存储块中。具体地，当用户数据的数据段被存储在存储器装置150的存储块中时，控制器130可生成并更新元数据的元段，其中元数据的元段包括作为映射数据的映射段的第一映射数据的L2P段和第二映射数据的P2L段，并且可将映射段存储在存储器装置150的存储块中。此时，控制器130可通过将存储在存储器装置150的存储块中的映射段加载到控制器130的存储器144中来更新存储在存储器装置150的存储块中的映射段。
进一步地，当从主机102接收多个读取命令时，控制器130可读取对应于读取命令的读取数据，可将读取数据存储在包括在控制器130的存储器144中的缓冲器/高速缓冲器中，然后可将存储在缓冲器/高速缓冲器中的数据提供至主机102，以执行与多个读取命令相对应的读取操作。
另外，当从主机102接收多个擦除命令时，控制器130可检查对应于擦除命令的存储器装置150的存储块，然后可对存储块执行擦除操作。
在下文中，将参照图5至图8对根据本实施例的存储器系统中的数据处理操作进行详细描述。
首先，参照图5，控制器130可执行与从主机102接收的多个命令相对应的命令执行，例如，与从主机102接收的多个写入命令相对应的编程操作。此时，控制器130可将对应于写入命令的用户数据编程并存储在存储器装置150的存储块552、554、562、564、572、574、582和584(在下文中，称为“存储块552至584”)中。而且，通过对存储块552至584的编程操作，控制器130可生成并更新与用户数据相关联的元数据，并且可将元数据存储在存储块552至584中。
控制器130可以对应于表示用户数据已被存储在包括在存储块552至584中的多个页面中的信息，生成并更新第一映射数据和第二映射数据。例如，控制器130可生成并更新表示第一映射数据的逻辑段的L2P段和表示第二映射数据的物理段的P2L段，然后可将L2P段和P2L段存储在存储块中552至584中。
例如，控制器130可将与从主机102接收的写入命令相对应的用户数据高速缓冲和缓冲在包括在控制器130的存储器144中的第一缓冲器510中。例如，控制器130可将用户数据的数据段512存储在用于缓冲/高速缓冲数据的第一缓冲器510中。然后，控制器130可将存储在第一缓冲器510中的数据段512存储在包括在存储块552至584中的页面中。当与从主机102接收的写入命令相对应的用户数据的数据段512被编程并存储在包括在存储块552至584中的页面中时，控制器130可生成并更新第一映射数据和第二映射数据，并且可将第一映射数据和第二映射数据存储在包括在存储器144中的第二缓冲器520中。即，控制器130可将与用户数据相关联的第一映射数据的L2P段522和与用户数据相关联的第二映射数据的P2L段524存储在用于映射缓冲/高速缓冲的第二缓冲器520中。第一映射数据的L2P段522和第二映射数据的P2L段524或者第一映射数据的L2P段522的映射列表和第二映射数据的P2L段524的映射列表可被存储在存储器144中的第二缓冲器520中。控制器130可将第二缓冲器520的第一映射数据的L2P段522和第二映射数据的P2L段524存储在包括在存储块552至584中的页面中。
而且，控制器130可执行与从主机102接收的多个命令相对应的命令执行，例如，与从主机102接收的多个读取命令相对应的读取操作。此时，控制器130可将与对应于读取命令的用户数据相关联的映射数据的映射段加载到第二缓冲器520上。例如，控制器130可将第一映射数据的L2P段522和第二映射数据的P2L段524加载到第二缓冲器520上，并且可检查L2P段522和P2L段524。之后，控制器130可从存储块552至584的页面中读取与第一映射数据和第二映射数据相关联的用户数据，可将读取的用户数据的数据段512存储在第一缓冲区510中，并且可将数据段512提供至主机102。
此外，控制器130可执行与从主机102接收的多个命令相对应的命令执行，例如，与从主机102接收的多个擦除命令相对应的擦除操作。此时，控制器130可检查存储块552至584之中的、对应于擦除命令的存储块，并且可对检查到的存储块执行擦除操作。
进一步地，当执行对存储在存储器装置150的多个存储块中的数据进行复制或交换的后台操作，例如垃圾收集操作或损耗均衡操作时，控制器130可将用户数据的数据段512存储到第一缓冲器510中，可将与用户数据相关联的映射数据的映射段522和524加载到第二缓冲器520上，并且可对存储器装置150的多个存储块执行垃圾收集操作或损耗均衡操作。
参照图6，存储器装置150可包括多个存储器管芯，例如存储器管芯0 610、存储器管芯1 630、存储器管芯2 650和存储器管芯3 670。存储器管芯610、630、650和670(在下文中，称为“存储器管芯610至670”)中的每一个可包括多个平面。例如，存储器管芯0 610可包括平面0 612、平面1 616、平面2 620和平面3 624。存储器管芯1 630可包括平面0 632、平面1 636、平面2 640和平面3 644。存储器管芯2 650可包括平面0 652、平面1 656、平面2660和平面3 664。存储器管芯3 670可包括平面0 672、平面1 676、平面2 680和平面3 684。存储器管芯610至670中的各个平面612、616、620、624、632、636、640、644、652、656、660、664、672、676、680和684(在下文中，称为“平面612至684”)可包括多个存储块614、618、622、626、634、638、642、646、654、658、662、666、674、678、682和686(在下文中，称为“存储块614至686”)，例如，多个存储块为如以上参照图2所述的N个块Block0、Block1…和BlockN-1，其中每一个块包括多个页面，例如，2M个页面。此外，存储器装置150可包括与各个存储器管芯610至670相对应的多个缓冲器。例如，缓冲器0 628可对应于存储器管芯0 610，缓冲器1648可对应于存储器管芯1 630、缓冲器2 668可对应于存储器管芯2 650，并且缓冲器3 688可对应于存储器管芯3 670。
在执行与从主机102接收的多个命令相对应的命令执行的情况下，对应于命令执行的数据可被存储在缓冲器628、648、668和688中(在下文中，称为“缓冲器628至688”)。例如，在执行编程操作的情况下，对应于编程操作的数据可被存储在缓冲器628至688中，然后可被存储在包括在存储器管芯610至670的存储块中的页面中。在执行读取操作的情况下，通过控制器130，对应于读取操作的数据可被从包括在存储器管芯610至670的存储块中的页面中读取，可被存储在缓冲器628至688中，然后可被提供至主机102。
在本公开的实施例中，缓冲器628至688可与各个相应存储器管芯610至670分开。在本公开的另一实施例中，缓冲器628至688中的每一个可被并入到各个相应存储器管芯610至670中。在本公开的另一实施例中，缓冲器628至688可对应于各个存储器管芯610至670中的各个平面612至684或各个存储块614至686。进一步地，在本公开的实施例中，包括在存储器装置150中的缓冲器628至688可对应于如以上参照图3所述的、包括在存储器装置150中的多个页面缓冲器322、324和326。然而，本公开不限于此。也就是说，在本公开的另一实施例中，缓冲器628至688可对应于包括在存储器装置150中的多个高速缓冲器或多个寄存器。
进一步地，存储器装置150的多个存储块可被分组为多个超级存储块，并且可对多个超级存储块执行多个命令执行。此处，多个超级存储块中的每一个可包括多个存储块。例如，多个超级存储块中的每一个可包括被包括在第一组存储块和第二组存储块两者中的多个存储块。当第一组存储块被包括在第一存储器管芯的第一平面中时，第二组存储块可被包括在第一存储器管芯的第一平面中、可被包括在第一存储器管芯的第二平面中、或者可被包括在第二存储器管芯的平面中。
参照图7和图8，当控制器130从主机102接收多个命令(例如，多个写入命令、多个读取命令和多个擦除命令)时，控制器130可响应于多个命令而对存储器装置150的多个存储块执行多个命令执行(例如，多个编程操作、多个读取操作和多个擦除操作)。进一步地，控制器130可根据对存储器装置150的多个存储块执行的多个命令执行来检查存储器装置150的多个存储块的参数，然后可管理这些参数。而且，控制器130可基于这些参数对存储器装置150的多个存储块执行复制操作，如读取回收操作。而且，控制器130可基于存储器装置150的多个存储块的参数来对存储器装置150的多个存储块执行自适应读取操作。
具体地，控制器130可响应从主机102接收的多个命令，对存储器装置150的多个存储块，例如，存储块10 750、存储块11 752、存储块12 754、存储块13 756、存储块14 758、存储块15 760、存储块16 762、存储块17 764和存储块18 766(在下文中，称为“存储块750至766”)执行多个命令执行。进一步地，控制器130可根据对多个存储块750至766执行的多个命令执行来检查多个存储块750至766的参数，然后可管理这些参数。具体地，控制器130可根据多个存储块750至766的索引705，来将多个存储块750至766的参数存储在参数表700中，然后可管理这些参数。此处，参数表700可以是存储器装置150的元数据。因此，参数表700可被存储在包括在控制器130的存储器144中的第二缓冲器520中并且还可被存储在存储器装置150中。
例如，如上所述，当控制器130从主机102接收到多个读取命令时，其可响应于来自主机102的多个读取命令，执行从包括在多个存储块750至766中的多个页面中读取对应于多个读取命令的数据并且将读取数据提供至主机102的多个读取操作。此处，控制器130可根据对多个存储块750至766执行的多个读取操作，将第一参数，例如多个存储块750至766中的每一个的读取计数710，列入参数表700中。具体地，控制器130可通过对包括在多个存储块750至766中的每一个中的多个页面之中的、存储与多个读取命令中的每一个相对应的数据的多个存储块750至766的存储器单元或页面执行多个读取操作，来检查多个存储块750至766中的每一个中的存储器单元或页面中的每一个储器单元或每一个页面的读取计数710。也就是说，当控制器130对多个存储块750至766中的每一个存储块中的多个页面执行多个读取操作时，控制器130可检查多个存储块750至766中的每一个存储块中的每个存储器单元或每个页面的读取计数710。而且，控制器130可根据多个存储块750至766的索引705，将多个存储块750至766中的每一个的读取计数710列入参数表700中。特别地，控制器130可根据多个存储块750至766的索引705，将多个存储块750至766中的每一个存储块的最小读取计数712、最大读取计数716和平均读取计数714列入参数表700中。进一步地，控制器130可根据索引705，将最小读取计数712、最大读取计数716和平均读取计数714中的一个作为代表读取计数718列入参数表700中。
此处，多个存储块750至766中的每一个存储块的最小读取计数712可表示包括在多个存储块750至766中的每一个存储块中的存储器单元或页面之中的、具有最小读取计数的页面或存储器单元的读取计数。而且，多个存储块750至766中的每一个存储块的最大读取计数716可表示包括在多个存储块750至766中的每一个存储块中的存储器单元或页面之中的、具有最大读取计数的页面或存储器单元的读取计数。进一步地，多个存储块750至766中的每一个的平均读取计数714可表示包括在多个存储块750至766中的每一个存储块中的存储器单元或页面的全部读取计数的平均值。进一步地，如上所述，多个存储块750至766中的每一个存储块的代表读取计数718可以是多个存储块750至766中的每一个存储块的第一参数。因此，控制器130可根据第一参数或代表读取计数718，来对多个存储块750至766执行如读取回收操作的复制操作和自适应读取操作或校准操作。
进一步地，如上所述，当控制器130从主机102接收多个写入命令时，控制器130可响应于多个写入命令，执行将对应于写入命令的数据存储到包括在多个存储块750至766中的多个页面中的多个编程操作。此处，控制器130可根据对多个存储块750至766执行的多个编程操作，将第二参数，例如多个存储块750至766中的每一个存储块的编程计数725，列入参数表700中。具体地，控制器130可响应于多个写入命令，根据对存储器装置150的多个存储块750至766执行的多个编程操作来检查多个存储块750至766中的每一个存储块的编程计数725。而且，控制器130可根据多个存储块750至766的索引705，将编程计数725列入参数表700中。进一步地，控制器130可对多个存储块750至766之中的、经历了多个编程操作的存储块的列入在参数表700中的读取计数710进行初始化。特别地，控制器130可对包括在多个存储块750至766中的每一个存储块中的存储器单元或页面之中的、经历了多个编程操作的存储块中包括的每一个存储器单元或每一个页面的列入在参数表700中的读取计数710进行初始化。例如，当对存储块11 752执行编程操作时，控制器130可对存储块11 752的、如参数表700中所列出的读取计数710进行初始化。也就是说，当对存储块11 752执行编程操作时，控制器130可对存储块11 752的、均被列入在参数表700中的最小读取计数Rmin11、平均读取计数Ravg11、最大读取计数Rmax11和代表读取计数Rrep11进行初始化。
进一步地，如上所述，当控制器130从主机102接收多个擦除命令时，控制器130可响应于多个擦除命令而执行从存储器装置150的多个存储块750至766中擦除对应于擦除命令的数据的多个擦除操作。此处，控制器130可根据对多个存储块750至766执行的多个擦除操作，将第二参数，例如，多个存储块750至766中的每一个存储块的擦除计数720列入参数表700中。具体地，控制器130可响应于多个擦除命令，根据对多个存储块750至766执行的多个擦除操作来检查多个存储块750至766中的每一个存储块的擦除计数720。而且，控制器130可根据多个存储块750至766的索引705，将多个存储块750至766中的每一个存储块的擦除计数720列入参数表700中。进一步地，控制器130可对多个存储块750至766之中的、经历了多个擦除操作的存储块的列入在参数表700中的读取计数710进行初始化。例如，当对存储块14 758执行擦除操作时，控制器130可对存储块14 758的、如参数表700中所列出的读取计数710进行初始化。也就是说，当对存储块14 758执行擦除操作时，控制器130可对存储块14 758的、均被列入在参数表700中的最小读取计数Rmin14、平均读取计数Ravg14、最大读取计数Rmax14和代表读取计数Rrep14进行初始化。
进一步地，如上所述，当控制器130响应于从主机102接收的多个命令而对存储器装置150的多个存储块750至766执行多个命令执行时，控制器130可根据响应于多个命令而对多个存储块750至766执行的多个命令执行来检查环境参数，例如存储器系统110或存储器装置150的温度。而且，控制器130可根据多个存储块750至766的索引705，将与存储器系统110或存储器装置150的温度相对应的温度偏移730列入参数表700中。也就是说，当控制器130响应于从主机102接收的多个命令而对存储器装置150的多个存储块750至766执行多个命令执行时，控制器130可使用包括在存储器系统110中的温度传感器来检查存储器系统110或存储器装置150的温度。特别地，温度传感器可包括在控制器130或存储器装置150中。而且，当对存储器装置150的多个存储块750至766执行多个命令执行时，控制器130可根据多个存储块750至766的索引705，将与多个存储块750至766中的每一个存储块的温度相对应的温度偏移730列入参数表700中。
进一步地，控制器130可对第一参数进行加权，其中第一参数表示列入在参数表700中的读取计数710的代表读取计数718，权重对应于表示编程计数725或擦除计数720的第二参数。也就是说，控制器130可将对应于第二参数的权重给予第一参数。而且，控制器130可将加权的第一参数735列入参数表700中，其中加权的第一参数735表示具有对应于第二参数的权重的第一参数。例如，控制器130可将权重W10、W13和W16分别给予代表计数Rep10、ReP13和Rep16。权重W10、W13和W16可分别对应于存储块10 750、存储块13 756和存储块16 762的编程计数P10、P13和P16或擦除计数E10、E13和E16。而且，控制器130可分别计算存储块10 750、存储块13 756和存储块16 762的加权的第一参数Rw10(例如，Rw10＝Rep10*W10(W10＝0.7))、Rw13(例如，Rw13＝Rep13*W13(W13＝1.0))和Rw16(例如，Rw16＝Rep16*W16(W16＝1.2))。然后，控制器130可分别将存储块10 750、存储块13 756和存储块16 762的加权的第一参数Rw10、Rw13和Rw16列入参数表700中。
进一步地，控制器130可通过表示编程计数725或擦除计数720的第二参数，来使表示读取计数710的代表读取计数718的第一参数归一化。而且，控制器130可将归一化的第一参数740列入参数表700中。例如，控制器130可通过存储块12 754、存储块15 760和存储块18 766的编程计数P12、P15和P18或擦除计数E12、E15和E18，来使代表读取计数Rep12、ReP15和Rep18归一化。控制器130可分别计算归一化的第一参数Rn12(例如，Rn12＝Rep12*P12/E12)、Rn15(例如，Rn15＝Rep15*P15/E15)、Rn18(例如，Rn18＝Rep18*P18/E18)。然后，控制器130可分别将存储块12 754、存储块15 760和存储块18766的归一化的第一参数Rn12、Rn15和Rn18列入参数表700中。
进一步地，控制器130可通过环境参数，对应于温度的温度偏移730，来补偿被列入在参数表700中的加权的第一参数735或归一化的第一参数740。而且，控制器130可将补偿的第一参数745列入参数表700中，其中补偿的第一参数745表示通过温度偏移730补偿的加权的第一参数735或归一化的第一参数740。例如，控制器130可通过温度偏移T11、T14和T17来分别补偿存储块11 752、存储块14 758和存储块17 764的加权的第一参数Rw11、Rw14和Rw17或归一化的第一参数Rn11、Rn14和Rn17。控制器130可分别计算存储块11 752、存储块14 758和存储块17 764的补偿的第一参数Rt11(例如Rt11＝Rw11+T11或Rt11＝Rn11+T11)、Rt14(例如Rt14＝Rw14+T14或Rt14＝Rn14+T14)和Rt17(例如Rt17＝Rw17+T17或Rt17＝Rn17+T17)。然后，控制器130可将补偿的第一参数Rt11、Rt14和Rt17列入参数表700中。
进一步地，控制器130可针对每一个级别扇区计算与列入在参数表700中的加权的第一参数735相对应的电压偏移，并且可将表示与加权的第一参数735相对应的电压偏移的加权的第一电压偏移805列入参数表700中。例如，对于每一个级别扇区V10、V13和V16，控制器130可分别计算存储块10 750、存储块13 756和存储块16 762的、与加权的第一参数Rw10、Rw13和Rw16相对应的加权的第一电压偏移RwV10、RwV13和RwV16。然后，控制器130可分别将加权的第一电压偏移RwV10、RwV13和RwV16列入参数表700中。
进一步地，控制器130可针对每一个级别扇区计算与列入在参数表700中的归一化的第一参数740相对应的电压偏移，并且可将表示与归一化的第一参数740相对应的电压偏移的归一化的第一电压偏移810列入参数表700中。例如，对于每一个级别扇区V12、V15和V18，控制器130可分别计算存储块12 754、存储块15 760和存储块18 766的、与归一化的第一参数Rn12、Rn15和Rn18相对应的归一化的第一电压偏移RnV12、RnV15和RnV18。然后，控制器130可分别将归一化的第一电压偏移RnV12、RnV15和RnV18列入参数表700中。
进一步地，控制器130可针对每一个级别扇区计算与列入在参数表700中的补偿的第一参数745相对应的电压偏移，并且可将表示与补偿的第一参数745相对应的电压偏移的补偿的第一电压偏移815列入参数表700中。例如，对于每一个级别扇区V11、V14和V17，控制器130可分别计算与存储块11 752、存储块14 758和存储块17 764的补偿的第一参数Rt11、Rt14和Rt17相对应的补偿的第一电压偏移RtV11、RtV14和RtV17。然后，控制器130可分别将补偿的第一电压偏移RtV11、RtV14和RtV17列入参数表700中。
如上所述，控制器130可根据响应于从主机102接收的多个命令而对存储器装置150的多个存储块750至766执行的多个命令执行，来检查表示存储器装置150的多个存储块750至766中的每一个存储块的读取计数710的第一参数；检查表示存储器装置150的多个存储块750至766中的每一个存储块的编程计数725或擦除计数720的第二参数；以及检查与存储器系统110或存储器装置150的温度相对应的温度偏移730。而且，控制器130可通过第二参数来计算加权的第一参数735和归一化的第一参数740，并且可针对加权的第一参数735和归一化的第一参数740，通过温度偏移730来计算补偿的第一参数745。
进一步地，控制器130可检查作为存储器装置150的多个存储块750至766中的每一个存储块的第一参数的读取计数710，特别是代表读取计数718。然后，控制器130可根据代表读取计数718，对多个存储块750至766执行如读取回收操作的复制操作。例如，控制器130可在多个存储块750至766之中，选择每一个都具有大于阈值计数的代表读取计数718的多个存储块作为源存储块。然后，控制器130可复制存储在源存储块中的数据，特别是有效数据，并且可将复制的数据存储到目标存储块中，例如存储到存储块“i-1”768、存储块“i”770和存储块“i+1”772中。此处，存储块“i-1”768、存储块“i”770和存储块“i+1”772可以是作为目标存储块的空存储块、开放存储块或空闲存储块。因此，存储在源存储块中的数据可被复制并存储到空存储块、开放存储块或空闲存储块中。
此外，控制器130可根据第一参数，特别是读取计数710的代表读取计数718、第二参数，例如编程计数725或擦除计数720、以及与存储器装置150的多个存储块750至766中的每一个存储块的温度相对应的温度偏移730，来对存储器装置150的多个存储块750至766执行如读取回收操作的复制操作。例如，控制器130可在存储器装置150的多个存储块750至766之中，选择具有大于阈值的加权的第一参数735、归一化的第一参数740或补偿的第一参数745的多个存储块作为源存储块。然后，控制器130可复制存储在源存储块中的数据，特别是有效数据，并且可将复制的数据存储到目标存储块中，例如存储到存储块“i-1”768、存储块“i”770和存储块“i+1”772中。
此外，控制器130可根据第一参数，特别是读取计数710的代表读取计数718、第二参数，例如编程计数725或擦除计数720、以及与存储器装置150的多个存储块750至766中的每一个存储块的温度相对应的温度偏移730，来对存储器装置150的多个存储块750至766执行自适应读取操作。例如，当控制器130分别对存储器装置150的多个存储块750至766执行多个读取操作时，控制器130可通过加权的第一电压偏移、归一化的第一电压偏移或补偿的第一电压偏移来分别对待对存储器装置150的多个存储块750至766执行的多个读取操作的读取电压进行补偿，然后可分别对存储器装置150的多个存储块750至766执行多个读取操作。
如上所述，根据本发明的实施例，当存储器系统110的控制器130响应于从主机102接收的多个命令而执行多个命令执行时，控制器130可检查存储器装置150的多个存储块750至766中的每一个存储块的参数，可对参数进行加权或可使参数归一化，可利用温度偏移来补偿参数，并且可根据加权的参数或归一化的参数以及利用温度偏移补偿的参数来对存储器装置150的多个存储块750至766中的每一个存储块执行如读取回收操作的复制操作。此外，根据本发明的实施例，存储器系统110的控制器130可利用与加权的参数或归一化的参数以及利用温度偏移补偿的参数相对应的电压偏移，来对存储器装置150的多个存储块750至766中的每一个存储块的读取操作的读取电压进行补偿，并且可对存储器装置150的多个存储块750至766执行读取操作。
参照图9，在步骤910中，存储器系统110可从主机102接收多个命令，并且可响应于从主机102接收的多个命令来执行多个命令执行。
在步骤920中，存储器系统110可根据对多个存储块750至766执行的多个命令执行来检查存储器装置150的多个存储块750至766的参数。也就是说，存储器系统110可根据响应于从主机102接收的多个命令而对存储器装置150的多个存储块750至766执行的多个命令执行来检查第一参数，例如与对多个存储块750至766中的每一个存储块执行的读取操作相对应的读取计数710；检查第二参数，例如分别与对多个存储块750至766中的每一个存储块执行的编程操作或擦除操作相对应的编程计数725或擦除计数720；以及检查环境参数，例如与存储器系统110或存储器装置150的温度相对应的温度偏移730。
在步骤930中，存储器系统110可将对应于第二参数的权重给予第一参数，或者可通过第二参数使第一参数归一化。此处，加权的第一参数735或归一化的第一参数740可通过温度偏移730而被补偿。
在步骤940中，存储器系统110可根据多个存储块750至766的参数，来对存储器装置150的多个存储块750至766执行读取回收操作和自适应读取操作或校准操作。此处，可根据存储器装置150的多个存储块750至766的第一参数、加权的第一参数735或归一化的第一参数740以及利用温度偏移730补偿的第一参数来执行如读取回收操作的复制操作。而且，存储器系统110可利用加权的第一参数735或归一化的第一参数740以及利用温度偏移730补偿的第一参数，分别对用于待对存储器装置150的多个存储块750至766执行的多个读取操作的读取电压进行补偿，然后可对存储器装置150的多个存储块750至766执行多个读取操作。
因为以上参照图5至图8对以下内容进行了详细描述，所以此处将省略对其的重复描述：检查存储器装置150的多个存储块750至766的参数；将对应于第二参数的权重给予第一参数或者通过第二参数使第一参数归一化；利用温度偏移730补偿加权的第一参数735或归一化的第一参数740；并且根据第一参数、加权的第一参数735或归一化的第一参数740、利用温度偏移730补偿的第一参数以及与存储器装置150的多个存储块750至766的参数相对应的电压偏移来对存储器装置150的多个存储块750至766执行读取回收操作和自适应读取操作或校准操作。
图10至图18是示意性示出图1的数据处理系统的应用示例的示图。
图10是示意性示出包括根据本实施例的存储器系统的数据处理系统的另一示例的示图。图10示意性示出了应用根据本实施例的存储器系统的存储卡系统。
参照图10，存储卡系统6100可包括存储器控制器6120、存储器装置6130和连接器6110。
更具体地，存储器控制器6120可被连接至通过非易失性存储器实施的存储器装置6130，并被配置成访问存储器装置6130。例如，存储器控制器6120可被配置成控制存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可被配置成提供存储器装置6130和主机之间的接口并驱动固件以控制存储器装置6130。也就是说，存储器控制器6120可对应于参照图1至图8描述的存储器系统110的控制器130，并且存储器装置6130可对应于参照图1至图8描述的存储器系统110的存储器装置150。
因此，存储器控制器6120可包括RAM、处理单元、主机接口、存储器接口和错误校正单元。存储器控制器6120可进一步包括图5、图7或图8中所示的元件。
存储器控制器6120可通过连接器6110与例如图1的主机102的外部装置通信。例如，如参照图1所述，存储器控制器6120可被配置成通过诸如以下的各种通信协议中的一种或多种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(EDSI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、WIFI以及蓝牙。因此，根据本实施例的存储器系统和数据处理系统可应用于有线/无线电子装置，或者特别是移动电子装置。
存储器装置6130可通过非易失性存储器来实施。例如，存储器装置6130可通过诸如以下的各种非易失性存储器装置来实施：可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)以及自旋转移力矩磁性RAM(STT-MRAM)。存储器装置6130可包括如图5、图7和图8中的存储器装置150中的多个管芯。
存储器控制器6120和存储器装置6130可被集成至单个半导体装置中。例如，存储器控制器6120和存储器装置6130可通过集成至单个半导体装置中构成固态驱动器(SSD)。并且，存储器控制器6120和存储器装置6130可以构造成诸如以下的存储卡：PC卡(PCMCIA：个人计算机存储卡国际协会)、标准闪存(CF)卡、智能媒体卡(例如，SM和SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC、微型MMC和eMMC)、SD卡(例如，SD、迷你SD、微型SD和SDHC)以及通用闪存(UFS)。
图11是示意性示出包括根据本实施例的存储器系统的数据处理系统的另一示例的示图。
参照图11，数据处理系统6200可包括具有一个或多个非易失性存储器的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。图11所示的数据处理系统6200可作为如参照图1所描述的诸如存储卡(CF、SD、微型SD等)或USB装置的存储介质。存储器装置6230可以对应于图1和图5所示的存储器系统110中的存储器装置150，并且存储器控制器6220可以对应于图1和图5所示的存储器系统110中的控制器130。
存储器控制器6220可响应于主机6210的请求控制对存储器装置6230的读取操作、写入操作或擦除操作，并且存储器控制器6220可包括一个或多个CPU 6221、诸如RAM 6222的缓冲存储器、ECC电路6223、主机接口6224以及诸如NVM接口6225的存储器接口。
CPU 6221可控制对存储器装置6230的全部操作，例如读取操作、写入操作、文件系统管理操作和坏页面管理操作。RAM 6222可根据CPU 6221的控制来操作且用作工作存储器、缓冲存储器或高速缓冲存储器。当RAM 6222用作工作存储器时，通过CPU 6221处理的数据可被临时存储在RAM 6222中。当RAM 6222用作缓冲存储器时，RAM 6222可用于缓冲从主机6210传输到存储器装置6230的数据或从存储器装置6230传输到主机6210的数据。当RAM6222用作高速缓冲存储器时，RAM 6222可辅助低速存储器装置6230以高速运行。
ECC电路6223可对应于图1所示的控制器130的ECC单元138。如参照图1所述，ECC电路6223可生成用于校正从存储器装置6230提供的数据的失效位或错误位的ECC(错误校正码)。ECC电路6223可对提供给存储器装置6230的数据执行错误校正编码，从而形成具有奇偶校验位的数据。奇偶校验位可被存储在存储器装置6230中。ECC电路6223可对从存储器装置6230输出的数据执行错误校正解码。此时，ECC电路6223可使用奇偶校验位来校正错误。例如，如参照图1所述，ECC电路6223可使用LDPC码、BCH码、turbo码、里德-所罗门码、卷积码、RSC或诸如TCM或BCM的编码调制来校正错误。
存储器控制器6220可通过主机接口6224向主机6210传输数据/接收来自主机6210的数据，并通过NVM接口6225向存储器装置6230传输数据/接收来自存储器装置6230的数据。主机接口6224可通过PATA总线、SATA总线、SCSI、USB、PCIe或NAND接口连接至主机6210。存储器控制器6220可利用诸如WiFi或长期演进(LTE)的移动通信协议具有无线通信功能。存储器控制器6220可连接至外部装置，例如主机6210或另一个外部装置，然后向外部装置传输数据/接收来自外部装置的数据。特别地，由于存储器控制器6220被配置成通过各种通信协议中的一种或多种与外部装置通信，因此根据本实施例的存储器系统和数据处理系统可被应用于有线/无线电子装置或特别是移动电子装置。
图12是示意性示出包括根据本实施例的存储器系统的数据处理系统的另一示例的示图。图12示意性示出应用根据本实施例的存储器系统的SSD。
参照图12，SSD 6300可包括控制器6320和包括多个非易失性存储器的存储器装置6340。控制器6320可对应于图1至图8的存储器系统110中的控制器130，并且存储器装置6340可对应于图1至图8的存储器系统中的存储器装置150。
更具体地，控制器6320可通过多个通道CH1至CHi连接至存储器装置6340。控制器6320可包括一个或多个处理器6321、缓冲存储器6325、ECC电路6322、主机接口6324以及诸如非易失性存储器接口6326的存储器接口。
缓冲存储器6325可临时存储从主机6310提供的数据或从包括在存储器装置6340中的多个闪速存储器NVM提供的数据，或者临时存储多个闪速存储器NVM的元数据，例如，包括映射表的映射数据。缓冲存储器6325可通过诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器或诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器来实施。为便于描述，图11说明缓冲存储器6325存在于控制器6320中。然而，缓冲存储器6325可存在于控制器6320的外部。
ECC电路6322可在编程操作期间计算待被编程到存储器装置6340的数据的ECC值，在读取操作期间基于ECC值对从存储器装置6340读取的数据执行错误校正操作，并在失效数据恢复操作期间对从存储器装置6340恢复的数据执行错误校正操作。
主机接口6324可提供与诸如主机6310的外部装置的接口功能，并且非易失性存储器接口6326可提供与通过多个通道连接的存储器装置6340的接口功能。
此外，可提供应用了图1至图8的存储器系统110的多个SSD 6300来实施数据处理系统，例如，RAID(独立磁盘冗余阵列)系统。此时，RAID系统可包括多个SSD 6300和用于控制多个SSD 6300的RAID控制器。当RAID控制器响应于从主机6310提供的写入命令执行编程操作时，RAID控制器可根据多个RAID级别，即，从主机6310提供的写入命令的RAID级别信息，在SSD 6300中选择一个或多个存储器系统或SSD 6300，并将对应于写入命令的数据输出到选择的SSD 6300。此外，当RAID控制器响应于从主机6310提供的读取命令执行读取操作时，RAID控制器可根据多个RAID级别，即，从主机6310提供的读取命令的RAID级别信息，在SSD 6300中选择一个或多个存储器系统或SSD 6300，并将从所选择的SSD 6300读取的数据提供给主机6310。
图13是示意性示出包括根据本实施例的存储器系统的数据处理系统的另一示例的示图。图13示意性示出应用了根据本实施例的存储器系统的嵌入式多媒体卡(eMMC)。
参照图13，eMMC 6400可包括控制器6430和通过一个或多个NAND闪速存储器实施的存储器装置6440。控制器6430可对应于图1至图8的存储器系统110中的控制器130，并且存储器装置6440可对应于图1至图8的存储器系统110中的存储器装置150。
更具体地，控制器6430可通过多个通道连接至存储器装置6440。控制器6430可包括一个或多个内核6432、主机接口6431和诸如NAND接口6433的存储器接口。
内核6432可控制eMMC 6400的全部操作，主机接口6431可提供控制器6430和主机6410之间的接口功能，并且NAND接口6433可提供存储器装置6440和控制器6430之间的接口功能。例如，主机接口6431可用作并行接口，例如参照图1所描述的MMC接口。此外，主机接口6431可用作串行接口，例如UHS((超高速)-I/UHS-II)接口。
图14至图17是示意性示出包括根据本实施例的存储器系统的数据处理系统的其它示例的示图。图14至图17示意性示出应用根据本实施例的存储器系统的UFS(通用闪存)系统。
参照图14至图17，UFS系统6500、6600、6700和6800可分别包括主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830。主机6510、6610、6710和6810可用作有线/无线电子装置或特别是移动电子装置的应用处理器，UFS装置6520、6620、6720和6820可用作嵌入式UFS装置，并且UFS卡6530、6630、6730和6830可用作外部嵌入式UFS装置或可移除UFS卡。
各个UFS系统6500、6600、6700和6800中的主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过UFS协议与诸如有线/无线电子装置或特别是移动电子装置的外部装置通信，并且UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过图1至图8所示的存储器系统110来实施。例如，在UFS系统6500、6600、6700和6800中，UFS装置6520、6620、6720和6820可以参照图11至图13描述的数据处理系统6200、SSD 6300或eMMC 6400的形式来实施，并且UFS卡6530、6630、6730和6830可以参照图10描述的存储卡系统6100的形式来实施。
此外，在UFS系统6500、6600、6700和6800中，主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过UFS接口，例如，MIPI(移动行业处理器接口)中的MIPI M-PHY和MIPI UniPro(统一协议)彼此通信。此外，UFS装置6520、6620、6720和6820与UFS卡6530、6630、6730和6830可通过除UFS协议以外的各种协议，例如，UFD、MMC、SD、迷你SD和微型SD彼此通信。
在图14所示的UFS系统6500中，主机6510、UFS装置6520以及UFS卡6530中的每一个可包括UniPro。主机6510可执行交换操作，以便与UFS装置6520和UFS卡6530通信。特别地，主机6510可通过例如UniPro处的L3交换的链路层交换与UFS装置6520或UFS卡6530通信。此时，UFS装置6520和UFS卡6530可通过主机6510的UniPro处的链路层交换来彼此通信。在本实施例中，为便于描述，已经例示了其中一个UFS装置6520和一个UFS卡6530连接至主机6510的配置。然而，多个UFS装置和UFS卡可并联或以星型形式连接至主机6510，并且多个UFS卡可并联或以星型形式连接至UFS装置6520，或者串联或以链型形式连接至UFS装置6520。
在图15所示的UFS系统6600中，主机6610、UFS装置6620和UFS卡6630中的每一个可包括UniPro，并且主机6610可通过执行交换操作的交换模块6640，例如，通过在UniPro处执行链路层交换例如L3交换的交换模块6640，与UFS装置6620或UFS卡6630通信。UFS装置6620和UFS卡6630可通过UniPro处的交换模块6640的链路层交换来彼此通信。在本实施例中，为便于描述，已经例示了其中一个UFS装置6620和一个UFS卡6630连接至交换模块6640的配置。然而，多个UFS装置和UFS卡可并联或以星型形式连接至交换模块6640，并且多个UFS卡可串联或以链型形式连接至UFS装置6620。
在图16所示的UFS系统6700中，主机6710、UFS装置6720和UFS卡6730中的每一个可包括UniPro，并且主机6710可通过执行交换操作的交换模块6740，例如，通过在UniPro处执行链路层交换例如L3交换的交换模块6740，与UFS装置6720或UFS卡6730通信。此时，UFS装置6720和UFS卡6730可通过UniPro处的交换模块6740的链路层交换来彼此通信，并且交换模块6740可在UFS装置6720内部或外部与UFS装置6720集成为一个模块。在本实施例中，为便于描述，已经例示了其中一个UFS装置6720和一个UFS卡6730连接至交换模块6740的配置。然而，每个都包括交换模块6740和UFS装置6720的多个模块可并联或以星型形式连接至主机6710，或者串联或以链型形式彼此连接。此外，多个UFS卡可并联或以星型形式连接至UFS装置6720。
在图17所示的UFS系统6800中，主机6810、UFS装置6820和UFS卡6830中的每一个可包括M-PHY和UniPro。UFS装置6820可执行交换操作，以便与主机6810和UFS卡6830通信。特别地，UFS装置6820可通过用于与主机6810通信的M-PHY和UniPro模块和用于与UFS卡6830通信的M-PHY和UniPro模块之间的交换操作，例如通过目标ID(标识符)交换操作，来与主机6810或UFS卡6830通信。此时，主机6810和UFS卡6830可通过UFS装置6820的M-PHY和UniPro模块之间的目标ID交换来彼此通信。在本实施例中，为便于描述，已经例示了其中一个UFS装置6820连接至主机6810且一个UFS卡6830连接至UFS装置6820的配置。然而，多个UFS装置可并联或以星型形式连接至主机6810，或串联或以链型形式连接至主机6810，并且多个UFS卡可并联或以星型形式连接至UFS装置6820，或串联或以链型形式连接至UFS装置6820。
图18是示意性示出包括根据本发明的实施例的存储器系统的数据处理系统的另一示例的示图。图18是示意性示出应用了根据本实施例的存储器系统的用户系统的示图。
参照图18，用户系统6900可包括应用处理器6930、存储器模块6920、网络模块6940、存储模块6950和用户接口6910。
更具体地，应用处理器6930可驱动包括在诸如OS的用户系统6900中的组件，并且包括控制包括在用户系统6900中的组件的控制器、接口和图形引擎。应用处理器6930可作为片上系统(SoC)被提供。
存储器模块6920可用作用户系统6900的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块6920可包括诸如DRAM、SDRAM、DDR SDRAM、DDR2SDRAM、DDR3SDRAM、LPDDRSDARM、LPDDR2SDRAM或LPDDR3SDRAM的易失性RAM，或诸如PRAM、ReRAM、MRAM或FRAM的非易失性RAM。例如，可基于POP(堆叠式封装)封装和安装应用处理器6930和存储器模块6920。
网络模块6940可与外部装置通信。例如，网络模块6940不仅可支持有线通信，而且可支持各种无线通信协议，诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、全球微波接入互操作性(WiMAX)、无线局域网(WLAN)、超宽带(UWB)、蓝牙、无线显示(WI-DI)，从而与有线/无线电子装置或特别是移动电子装置通信。因此，根据本发明的实施例的存储器系统和数据处理系统可应用于有线/无线电子装置。网络模块6940可被包括在应用处理器6930中。
存储模块6950可存储数据，例如从应用处理器6930接收的数据，然后可将所存储的数据传输到应用处理器6930。存储模块6950可通过诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(ReRAM)、NAND闪存、NOR闪存和3D NAND闪存的非易失性半导体存储器装置来实施，并且可被提供为诸如用户系统6900的存储卡或外部驱动器的可移除存储介质。存储模块6950可对应于参照图1至图8描述的存储器系统110。此外，存储模块6950可被实施为如上参照图12至图17所述的SSD、eMMC和UFS。
用户接口6910可包括用于向应用处理器6930输入数据或命令或者用于将数据输出到外部装置的接口。例如，用户接口6910可包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口，以及诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和电动机的用户输出接口。
此外，当图1至图8的存储器系统110应用于用户系统6900的移动电子装置时，应用处理器6930可控制移动电子装置的全部操作，并且网络模块6940可用作用于控制与外部装置的有线/无线通信的通信模块。用户接口6910可在移动电子装置的显示/触摸模块上显示通过处理器6930处理的数据或支持从触摸面板接收数据的功能。
根据本实施例的存储器系统及其操作方法可最小化存储器系统的复杂度和性能劣化，并且最大化存储器装置的使用效率，从而快速且稳定地处理关于存储器装置的数据。
虽然出于说明的目的描述了各个实施例，但是对于本领域技术人员显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可进行各种改变和修改。

Claims (20)

1.一种存储器系统，其包括：
存储器装置，其包括多个存储块，所述多个存储块中的每一个存储块包括适于存储数据的多个页面；以及
控制器，其适于从主机接收多个命令、响应于所述多个命令对所述多个存储块执行多个命令执行、根据对所述多个存储块执行的多个命令执行来检查所述多个存储块的参数、根据所述参数，在所述多个存储块之中选择第一存储块、以及将存储在所述第一存储块中的数据复制到所述多个存储块之中的第二存储块。
2.根据权利要求1所述的存储器系统，其中所述控制器通过检查所述多个存储块中的每一个存储块的第一参数和第二参数来检查所述多个存储块的参数，并且
其中所述控制器通过以下步骤来选择所述第一存储块：通过将对应于所述第二参数的权重给予所述第一参数来计算所述多个存储块中的每一个存储块的加权的第一参数，并且根据所述多个存储块中的每一个存储块的加权的第一参数来选择所述第一存储块。
3.根据权利要求2所述的存储器系统，其中所述控制器通过检查所述多个存储块中的每一个存储块的温度来检查所述多个存储块的参数，并且
其中所述控制器通过以下步骤来选择所述第一存储块：通过利用所述温度的温度偏移补偿所述加权的第一参数来计算所述多个存储块中的每一个存储块的补偿的第一参数，并且根据所述多个存储块中的每一个存储块的补偿的第一参数来选择所述第一存储块。
4.根据权利要求3所述的存储器系统，其中所述控制器进一步计算与所述补偿的第一参数相对应的多个存储块中的每一个存储块的电压偏移、利用所述电压偏移对待对所述多个存储块执行的多个读取操作中的每一个的读取电压进行补偿、并且通过利用所述电压偏移补偿的读取电压来对所述多个存储块执行多个读取操作。
5.根据权利要求2所述的存储器系统，其中所述控制器进一步计算与所述加权的第一参数相对应的多个存储块中的每一个存储块的电压偏移、利用所述电压偏移对待对所述多个存储块执行的多个读取操作中的每一个的读取电压进行补偿、并且通过利用所述电压偏移补偿的读取电压来对所述多个存储块执行多个读取操作。
6.根据权利要求1所述的存储器系统，
其中所述控制器通过检查所述多个存储块中的每一个存储块的第一参数和第二参数来检查所述多个存储块的参数，并且
其中所述控制器通过以下步骤来选择所述第一存储块：通过所述第二参数来计算所述多个存储块中的每一个存储块的归一化的第一参数，并且根据所述多个存储块中的每一个存储块的归一化的第一参数来选择所述第一存储块。
7.根据权利要求6所述的存储器系统，
其中所述控制器通过检查所述多个存储块中的每一个存储块的温度来检查所述多个存储块的参数，并且
其中所述控制器通过以下步骤来选择所述第一存储块：通过利用所述温度的温度偏移补偿所述归一化的第一参数来计算所述多个存储块中的每一个存储块的补偿的第一参数，并且根据所述多个存储块中的每一个存储块的补偿的第一参数来选择所述第一存储块。
8.根据权利要求7所述的存储器系统，其中所述控制器进一步计算与所述补偿的第一参数相对应的多个存储块中的每一个存储块的电压偏移、利用所述电压偏移对待对所述多个存储块执行的多个读取操作中的每一个的读取电压进行补偿、并且通过利用所述电压偏移补偿的读取电压来对所述多个存储块执行多个读取操作。
9.根据权利要求6所述的存储器系统，其中所述控制器进一步计算与所述归一化的第一参数相对应的多个存储块中的每一个存储块的电压偏移、利用所述电压偏移对待对所述多个存储块执行的多个读取操作中的每一个的读取电压进行补偿、并且通过利用所述电压偏移补偿的读取电压来对所述多个存储块执行多个读取操作。
10.根据权利要求1所述的存储器系统，
其中所述控制器通过以下步骤来检查所述多个存储块的参数：检查包括在所述多个存储块中的每一个存储块中的多个页面中的每一个页面的最小参数、最大参数和平均参数，并且选择所述最小参数、所述最大参数和所述平均参数中的一个作为所述多个存储块中的每一个存储块的代表参数，并且
其中所述控制器根据所述多个存储块中的每一个存储块的代表参数来选择所述第一存储块。
11.一种存储器系统的操作方法，其包括：
从主机接收用于存储器装置的多个命令，所述存储器装置包括多个存储块，所述多个存储块中的每一个存储块包括适于存储数据的多个页面；
响应于所述多个命令，对所述多个存储块执行多个命令执行；
根据对所述多个存储块执行的多个命令执行来检查所述多个存储块的参数；
根据所述参数，在所述多个存储块之中选择第一存储块；以及
将存储在所述第一存储块中的数据复制到所述多个存储块之中的第二存储块。
12.根据权利要求11所述的操作方法，
其中通过检查所述多个存储块中的每一个存储块的第一参数和第二参数来执行检查所述多个存储块的参数，并且
其中选择所述第一存储块包括：
通过将对应于所述第二参数的权重给予所述第一参数来计算所述多个存储块中的每一个存储块的加权的第一参数；以及
根据所述多个存储块中的每一个存储块的加权的第一参数来选择所述第一存储块。
13.根据权利要求12所述的操作方法，
其中通过检查所述多个存储块中的每一个存储块的温度来执行检查所述多个存储块的参数，并且
其中选择所述第一存储块包括：
通过利用所述温度的温度偏移补偿所述加权的第一参数，来计算所述多个存储块中的每一个存储块的补偿的第一参数；以及
根据所述多个存储块中的每一个存储块的补偿的第一参数来选择所述第一存储块。
14.根据权利要求13所述的操作方法，其进一步包括：
计算与所述补偿的第一参数相对应的多个存储块中的每一个存储块的电压偏移；
利用所述电压偏移，对待对所述多个存储块执行的多个读取操作中的每一个的读取电压进行补偿；以及
通过利用所述电压偏移补偿的读取电压，对所述多个存储块执行多个读取操作。
15.根据权利要求12所述的操作方法，其进一步包括：
计算与所述加权的第一参数相对应的多个存储块中的每一个存储块的电压偏移；
利用所述电压偏移，对待对所述多个存储块执行的多个读取操作中的每一个的读取电压进行补偿；以及
通过利用所述电压偏移补偿的读取电压，对所述多个存储块执行多个读取操作。
16.根据权利要求11所述的操作方法，
其中通过检查所述多个存储块中的每一个存储块的第一参数和第二参数来执行检查所述多个存储块的参数，并且
其中选择所述第一存储块包括：
通过所述第二参数计算所述多个存储块中的每一个存储块的归一化的第一参数；以及
根据所述多个存储块中的每一个存储块的归一化的第一参数来选择所述第一存储块。
17.根据权利要求11所述的操作方法，
其中通过检查所述多个存储块中的每一个存储块的温度来执行检查所述多个存储块的参数，并且
其中选择所述第一存储块包括：
通过利用所述温度的温度偏移补偿所述归一化的第一参数，来计算所述多个存储块中的每一个存储块的补偿的第一参数；以及
根据所述多个存储块中的每一个存储块的补偿的第一参数来选择所述第一存储块。
18.根据权利要求17所述的操作方法，其进一步包括：
计算与所述补偿的第一参数相对应的多个存储块中的每一个存储块的电压偏移；
利用所述电压偏移，对待对所述多个存储块执行的多个读取操作中的每一个的读取电压进行补偿；以及
通过利用所述电压偏移补偿的读取电压，对所述多个存储块执行多个读取操作。
19.根据权利要求16所述的操作方法，其进一步包括：
计算与所述归一化的第一参数相对应的多个存储块中的每一个存储块的电压偏移；
利用所述电压偏移，对待对所述多个存储块执行的多个读取操作中的每一个的读取电压进行补偿；以及
通过利用所述电压偏移补偿的读取电压，对所述多个存储块执行多个读取操作。
20.根据权利要求11所述的操作方法，
其中检查所述多个存储块的参数包括：
检查包括在所述多个存储块中的每一个存储块中的多个页面中的每一个页面的最小参数、最大参数和平均参数；并且
选择所述最小参数、所述最大参数和所述平均参数中的一个作为所述多个存储块中的每一个存储块的代表参数，并且
其中根据所述多个存储块中的每一个存储块的代表参数来执行选择所述第一存储块。
CN201810598944.1A 2017-08-11 2018-06-12 存储器系统及其操作方法 Active CN109388594B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170102554A KR20190017550A (ko) 2017-08-11 2017-08-11 메모리 시스템 및 메모리 시스템의 동작 방법
KR10-2017-0102554 2017-08-11

Publications (2)

Publication Number Publication Date
CN109388594A true CN109388594A (zh) 2019-02-26
CN109388594B CN109388594B (zh) 2022-04-12

Family

ID=65275582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810598944.1A Active CN109388594B (zh) 2017-08-11 2018-06-12 存储器系统及其操作方法

Country Status (4)

Country Link
US (1) US10388387B2 (zh)
KR (1) KR20190017550A (zh)
CN (1) CN109388594B (zh)
TW (1) TWI796333B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112241379A (zh) * 2019-07-17 2021-01-19 爱思开海力士有限公司 存储控制器、存储器装置和存储器系统
CN114415940A (zh) * 2021-12-16 2022-04-29 航天信息股份有限公司 减少嵌入式系统存储介质读取干扰的方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190102105A1 (en) * 2017-09-29 2019-04-04 Burlywood, LLC Variable configuration media controller
KR20200122875A (ko) 2019-04-19 2020-10-28 에스케이하이닉스 주식회사 컨트롤러 및 그 동작 방법
TWI710905B (zh) 2019-05-06 2020-11-21 慧榮科技股份有限公司 資料儲存裝置及邏輯至物理位址映射表之載入方法
US11354123B2 (en) 2019-10-18 2022-06-07 Macronix International Co., Ltd. Memory device and computing in memory method thereof
US11163453B2 (en) 2019-11-01 2021-11-02 Samsung Electronics Co., Ltd. Memory device, memory system including memory device and vehicle-based system including memory system
KR20210053390A (ko) 2019-11-01 2021-05-12 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US11226761B2 (en) * 2020-04-24 2022-01-18 Western Digital Technologies, Inc. Weighted read commands and open block timer for storage devices
JP2022047393A (ja) * 2020-09-11 2022-03-24 キオクシア株式会社 メモリシステム、半導体記憶装置及びデータ読み出し方法
CN114461542A (zh) * 2021-12-23 2022-05-10 合肥沛睿微电子股份有限公司 一种数据存取管理方法和存储装置
TWI787116B (zh) * 2022-01-11 2022-12-11 慧榮科技股份有限公司 動態更新最佳化讀取電壓表的方法及電腦程式產品及裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733046A (zh) * 2013-12-19 2015-06-24 三星电子株式会社 非易失性存储装置的擦除方法及应用该方法的存储装置
US20160180946A1 (en) * 2014-12-17 2016-06-23 SK Hynix Inc. Memory system and method of operating the same
CN106710615A (zh) * 2015-11-17 2017-05-24 爱思开海力士有限公司 存储器系统和存储器系统的操作方法
CN106909521A (zh) * 2015-12-23 2017-06-30 爱思开海力士有限公司 存储器系统及其操作方法
CN106910521A (zh) * 2015-12-18 2017-06-30 爱思开海力士有限公司 存储器系统及其操作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090014036A (ko) 2007-08-03 2009-02-06 삼성전자주식회사 읽기 디스터번스로 인한 에러를 방지하는 메모리 시스템 및그 방법
KR100974954B1 (ko) 2008-06-26 2010-08-10 에스디씨마이크로 주식회사 플래시 메모리를 이용한 저장장치에서의 읽기 웨어 레벨링방법
TW201608475A (zh) * 2014-08-26 2016-03-01 Innodisk Corp 非揮發性記憶體裝置之損耗平均管理方法
KR20170131796A (ko) * 2016-05-20 2017-11-30 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102553170B1 (ko) * 2016-06-08 2023-07-10 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180005858A (ko) * 2016-07-07 2018-01-17 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180031858A (ko) * 2016-09-19 2018-03-29 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180135188A (ko) * 2017-06-12 2018-12-20 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733046A (zh) * 2013-12-19 2015-06-24 三星电子株式会社 非易失性存储装置的擦除方法及应用该方法的存储装置
US20150179235A1 (en) * 2013-12-19 2015-06-25 Sang-Wan Nam Erase method of nonvolatile memory device and storage device employing the same
US20160180946A1 (en) * 2014-12-17 2016-06-23 SK Hynix Inc. Memory system and method of operating the same
CN106710615A (zh) * 2015-11-17 2017-05-24 爱思开海力士有限公司 存储器系统和存储器系统的操作方法
CN106910521A (zh) * 2015-12-18 2017-06-30 爱思开海力士有限公司 存储器系统及其操作方法
CN106909521A (zh) * 2015-12-23 2017-06-30 爱思开海力士有限公司 存储器系统及其操作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112241379A (zh) * 2019-07-17 2021-01-19 爱思开海力士有限公司 存储控制器、存储器装置和存储器系统
CN114415940A (zh) * 2021-12-16 2022-04-29 航天信息股份有限公司 减少嵌入式系统存储介质读取干扰的方法
CN114415940B (zh) * 2021-12-16 2023-08-29 航天信息股份有限公司 减少嵌入式系统存储介质读取干扰的方法

Also Published As

Publication number Publication date
CN109388594B (zh) 2022-04-12
US20190051361A1 (en) 2019-02-14
KR20190017550A (ko) 2019-02-20
TWI796333B (zh) 2023-03-21
TW201911057A (zh) 2019-03-16
US10388387B2 (en) 2019-08-20

Similar Documents

Publication Publication Date Title
CN109388594A (zh) 存储器系统及其操作方法
CN108572927A (zh) 存储器系统及其操作方法
CN108255739A (zh) 存储器系统及其操作方法
CN110244907A (zh) 存储器系统及该存储器系统的操作方法
CN109426449A (zh) 存储器系统及其操作方法
CN109947358A (zh) 存储器系统及其操作方法
CN107818057A (zh) 存储器系统及其操作方法
CN109656472A (zh) 存储器系统及其操作方法
CN109284202A (zh) 控制器及其操作方法
CN107450845A (zh) 存储器系统及其操作方法
CN107591182A (zh) 存储器系统及其操作方法
CN110473582A (zh) 存储器系统及其操作方法
CN108268212A (zh) 控制器及操作方法
CN110347330A (zh) 存储器系统及其操作方法
CN109521947A (zh) 存储器系统以及存储器系统的操作方法
CN108932203A (zh) 数据处理系统和数据处理方法
CN110321069A (zh) 存储器系统及其操作方法
CN109032501A (zh) 存储器系统及其操作方法
CN110531922A (zh) 存储器系统、控制器及其操作方法
CN110096385A (zh) 存储器系统及其操作方法
CN110457230A (zh) 存储器系统及其操作方法
CN109271328A (zh) 存储器系统及其操作方法
CN109656749A (zh) 存储器系统及其操作方法
CN109933468A (zh) 存储器系统及其操作方法
CN108932202A (zh) 存储器系统及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant