CN109521947A - 存储器系统以及存储器系统的操作方法 - Google Patents

存储器系统以及存储器系统的操作方法 Download PDF

Info

Publication number
CN109521947A
CN109521947A CN201810639876.9A CN201810639876A CN109521947A CN 109521947 A CN109521947 A CN 109521947A CN 201810639876 A CN201810639876 A CN 201810639876A CN 109521947 A CN109521947 A CN 109521947A
Authority
CN
China
Prior art keywords
reading
memory
reading order
random
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810639876.9A
Other languages
English (en)
Inventor
千东烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109521947A publication Critical patent/CN109521947A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种存储器系统，其包括：一个或多个存储器装置，其各自包括各自具有多个平面的多个存储器管芯；以及控制器，其包括：随机命令队列，其适于对多个随机读取命令进行排队；多读取命令队列，其适于对至少合并的随机读取命令进行排队；读取规则检查器，其适于存储多读取规则，多读取规则表示用于在平面中选择两个或更多个平面的指示；命令仲裁器，其适于合并在随机命令队列中排队的随机读取命令中满足多读取规则的两个或更多个随机读取命令，并且在多读取命令队列中对至少合并的随机读取命令进行排队；以及处理器，其适于根据多读取命令队列中合并的随机读取命令控制存储器装置执行多平面读取操作。

Description

存储器系统以及存储器系统的操作方法
相关申请的交叉引用
本申请要求于2017年9月18日提交的申请号为10-2017-0119414的韩国专利申请的优先权，其公开整体通过引用并入本文。
技术领域
本发明的各个实施例总体涉及一种存储器系统。特别地，实施例涉及可以对存储器装置执行多读取操作的存储器系统以及该存储器系统的操作方法。
背景技术
计算机环境范例最近已经转变至使得计算系统可随时随地使用的普适计算。因此，诸如移动电话、数码相机和膝上型计算机的便携式电子装置的使用已经增长。这些便携式电子装置通常使用具有用于存储数据的一个或多个存储器装置的存储器系统。存储器系统可以用作便携式电子装置的主存储器装置或辅助存储器装置。
由于存储器系统没有移动部件，因此存储器系统具有优异的稳定性、耐用性、高信息访问速度和低功耗。具有这种优点的存储器系统的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡和固态驱动器(SSD)。
发明内容
各个实施例涉及一种用于处理随机读取命令的存储器系统。本发明提供一种通过根据多读取规则合并随机读取命令来对存储器装置执行多读取操作的存储器系统以及存储器系统的操作方法。
根据本发明的实施例，一种存储器系统可以包括：一个或多个存储器装置，其各自多个存储器管芯，多个存储器管芯各自具有多个平面；以及控制器，其包括：随机命令队列，其适于对多个随机读取命令进行排队；多读取命令队列，其适于对至少合并的随机读取命令进行排队；读取规则检查器，其适于存储多读取规则，多读取规则表示用于在平面中选择两个或更多个的指示；命令仲裁器，其适于合并在随机命令队列中排队的随机读取命令中满足多读取规则的两个或更多个随机读取命令，并且在多读取命令队列中对至少合并的随机读取命令进行排队；以及处理器，其适于根据多读取命令队列中合并的随机读取命令控制存储器装置执行多平面读取操作。
多读取规则可以是用于对第一存储器装置中包括的多个读取单元中彼此靠近的读取单元执行多读取操作的读取规则。
多读取规则可以是用于对第一存储器装置中包括的多个读取单元中彼此不靠近的读取单元执行多读取操作的读取规则。
多读取规则单元可以是用于对包括在不同存储器装置中并且彼此对应的读取单元执行多读取操作的读取规则。
处理器可以根据被输入到多读取命令队列并且除了合并的随机读取命令的随机读取命令来控制存储器装置执行单个读取操作。
根据本发明的实施例，一种存储器系统的操作方法，该存储器系统包括各自包括多个存储器管芯的一个或多个存储器装置，多个存储器管芯各自具有多个平面，该方法包括：将多个随机读取命令排队到随机命令队列中；合并在随机命令队列中排队的随机读取命令中满足多读取规则的两个或更多个随机读取命令，该多读取规则表示在平面中选择两个或更多个平面的指示；在多读取命令队列中对至少合并的随机读取命令进行排队；以及根据多读取命令队列中合并的随机读取命令来控制存储器装置执行多平面读取操作。
多读取规则可以是用于对第一存储器装置中包括的多个读取单元中彼此靠近的读取单元执行多读取操作的读取规则。
多读取规则可以是用于对第一存储器装置中包括的多个读取单元中彼此不靠近的读取单元执行多读取操作的读取规则。
多读取规则单元可以是用于对包括在不同存储器装置中并且彼此对应的读取单元执行多读取操作的读取规则。
存储器系统可以包括根据被输入到多读取命令队列并且除了合并的随机读取命令的随机读取命令来控制存储器装置执行单个读取操作。
根据本发明的实施例，一种存储器系统可以包括：一个或多个存储器装置，其各自包括各自具有多个平面的多个存储器管芯；以及控制器，其适于：在多个平面中选择两个或更多个平面；合并对应于选择的平面的随机读取命令；以及根据合并的随机读取命令控制存储器装置执行多平面读取操作。
控制器可以在各个存储器装置中的各个存储器管芯的多个平面中选择两个或更多个相邻平面。
控制器可以在各个存储器装置中的各个存储器管芯的多个平面中选择两个或更多个非相邻平面。
控制器可以在存储器装置中的存储器管芯的多个平面中分别选择不同存储器装置的两个或更多个相同平面。
根据本发明的实施例，一种存储器系统的操作方法，存储器系统包括各自包括多个存储器管芯的一个或多个存储器装置，多个存储器管芯各自具有多个平面，方法包括：在多个平面中选择两个或更多个平面；合并与选择的平面对应的随机读取命令；以及根据合并的随机读取命令控制存储器装置执行多平面读取操作。
选择可以包括在各个存储器装置中的各个存储器管芯的多个平面中选择两个或更多个相邻平面。
选择可以包括在各个存储器装置中的各个存储器管芯的多个平面中选择两个或更多个非相邻平面。
选择可以包括在存储器装置中的存储器管芯的多个平面中分别选择不同存储器装置的两个或更多个相同平面。
根据本发明的各个实施例，存储器系统可以通过合并随机读取命令来执行多读取操作，由此减少单个读取命令传输操作之间的不必要的延迟。因此，整个读取操作可以被简化，并且执行读取操作所需的时间可以缩短。
附图说明
图1是示出根据本发明的实施例的数据处理系统的框图。
图2是示出图1所示的存储器装置的示意图。
图3是示出图1所示的存储器装置中的存储块的电路图。
图4是示出图1所示的存储器装置的3D结构的示意图。
图5至图8是描述根据本发明的实施例的存储器系统中的控制器的存储器装置的多读取操作的示意图。
图9是描述根据本发明的实施例的存储器系统中的控制器的存储器装置的多读取操作的流程图。
图10至图18是示出包括根据本发明的实施例的存储器系统的数据处理系统的各种示例的示意图。
具体实施方式
以下参照附图更详细地描述本发明的各个实施例。然而，应注意的是，本发明可以以不同的其它实施例、形式和变化来实施，并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例使得本公开将是彻底且完整的，并且将向本发明所属领域的技术人员完全传达本发明。在整个公开中，相同的附图标记在整个本发明的各个附图和实施例中表示相同的部件。
将理解的是，虽然术语“第一”、“第二”、“第三”等可在本文使用以描述各种元件，但是这些元件不受这些术语限制。这些术语被用于区分一个元件与另一元件。因此，在不脱离本发明的实质和范围的情况下，以下描述的第一元件也可被称为第二元件或第三元件。
附图不一定按比例绘制，在一些情况下，为了清楚地示出实施例的特征，可能已经夸大了比例。
将进一步理解的是，当一个元件被称为“连接至”或“联接至”另一元件时，它可以直接在其它元件上、连接至或联接至其它元件，或可存在一个或多个中间元件。另外，也将理解的是，当元件被称为在两个元件“之间”时，两个元件之间可以仅有一个元件或也可存在一个或多个中间元件。
本文使用的术语的目的仅是描述特定实施例而不旨在限制本发明。
如本文使用的，单数形式也旨在包括复数形式，除非上下文另有清楚地说明。
将进一步理解的是，当在该说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，它们指定阐述的元件的存在而不排除一个或多个其它元件的存在或增加。如本文使用的，术语“和/或”包括一个或多个相关的所列项目的任何一个和所有组合。
除非另有限定，否则本文所使用的包括技术术语和科学术语的所有术语具有与本发明所属领域中普通技术人员通常理解的含义相同的含义。将进一步理解的是，诸如在常用词典中限定的那些术语的术语应被理解为具有与它们在本公开的上下文和相关领域中的含义一致的含义并且将不以理想化或过于正式的意义来解释，除非本文如此明确地限定。
在以下描述中，为了提供本发明的全面理解，阐述了许多具体细节。本发明可在没有一些或全部这些具体细节的情况下被实施。在其它情况下，为了避免不必要地模糊本发明，未详细地描述公知的进程结构和/或进程。
也应注意的是，在一些情况下，对相关领域的技术人员显而易见的是，结合一个实施例描述的特征或元件可单独使用或与另一实施例的其它特征或元件结合使用，除非另有明确说明。
图1是示出根据本发明的实施例的数据处理系统100的框图。
参照图1，数据处理系统100可以包括被操作地联接到存储器系统110的主机102。
主机102可包括诸如移动电话、MP3播放器和膝上型计算机的便携式电子装置或诸如台式计算机、游戏机、TV和投影仪等的非便携式电子装置。
存储器系统110可响应于主机102的请求来为主机102存储数据。存储器系统110的非限制示例可包括固态硬盘(SSD)、多媒体卡(MMC)、安全数字(SD)卡、通用存储总线(USB)装置、通用闪存(UFS)装置、标准闪存(CF)卡、智能媒体卡(SMC)、个人计算机存储卡国际协会(PCMCIA)卡和记忆棒。MMC可包括嵌入式MMC(eMMC)、缩小尺寸的MMC(RS-MMC)和微型-MMC。SD卡可包括迷你-SD卡和微型-SD卡。
存储器系统110可由各种类型的存储装置实施。包括在存储器系统110中的非限制性存储装置的示例可包括诸如动态随机存取存储器(DRAM)和静态RAM(SRAM)的易失性存储器装置和诸如只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM)和闪速存储器的非易失性存储器装置。闪速存储器可具有三维(3D)堆叠结构。
存储器系统110可以包括存储器装置150和控制器130。存储器装置150可以存储用于主机120的数据，并且控制器130可以控制将数据存储到存储器装置150中。
控制器130和存储器装置150可集成到单个半导体装置中，单个半导体装置可被包括在如上所例示的各种类型的存储器系统中。
存储器系统110的非限制性应用示例可包括计算机、超级移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑盒、数码照相机、数字多媒体广播(DMB)播放器、3D电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、配置数据中心的存储器、能够在无线环境下传输和接收信息的装置、配置家庭网络的各种电子装置之一、配置计算机网络的各种电子装置之一、配置远程信息处理网络的各种电子装置之一、无线射频识别(RFID)装置或配置计算系统的各种组成元件之一。
存储器装置150可以是非易失性存储器装置，并且即使不供给电力，也可以保留其中存储的数据。存储器装置150可以通过写入操作来存储从主机102提供的数据，并且通过读取操作将存储在其中的数据提供给主机102。存储器装置150可以包括多个存储器管芯(未示出)，每个存储器管芯包括多个平面(未示出)，每个平面包括多个存储块152至156，存储块152至156的每一个可以包括多个页面，并且页面的每一个可以包括联接到字线的多个存储器单元。
控制器130可以响应于来自主机102的请求来控制存储器装置150。例如，控制器130可以将从存储器装置150读取的数据提供给主机102，并且将从主机102提供的数据存储到存储器装置150中。控制器130可以控制存储器装置150的读取操作、写入操作、编程操作和擦除操作。
控制器130可包括主机接口(I/F)单元132、处理器134、错误校正码(ECC)单元138、电源管理单元(PMU)140、存储器I/F 142以及存储器144，其全部通过内部总线可操作地联接。
主机接口单元132可处理主机102的命令和数据，并可通过诸如以下的各种接口协议中的一种或多种与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速外围组件互连(PCI-E)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小型磁盘接口(ESDI)以及电子集成驱动器(IDE)。
ECC单元138可以校正待由存储器装置150处理的数据的错误位，并且可以包括ECC编码器和ECC解码器。ECC编码器可对待编程到存储器装置150中的数据执行错误校正编码以生成添加有奇偶校验位的数据。包括奇偶校验位的数据可以被存储在存储器装置150中。ECC解码器可检测并校正包括在从存储器装置150读取的数据中的错误。换言之，ECC单元138可通过在ECC编码处理期间使用的ECC代码对从存储器装置150读取的数据执行错误校正解码处理。根据错误校正解码处理的结果，ECC单元138可输出信号，例如错误校正成功/失败信号。当错误位的数量大于可校正错误位的阈值时，ECC单元138不会校正错误位，并且可输出错误校正失败信号。
ECC单元138可通过诸如以下的编码调制执行错误校正：低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(BCH)码、turbo码、里德-所罗门(RS)码、卷积码、递归系统码(RSC)、网格编码调制(TCM)以及分组编码调制(BCM)。然而，本公开的ECC单元138不限于此。即，ECC单元138可包括用于错误校正的所有的电路、模块、系统或装置。
PMU 140可提供和管理控制器130的电力。
存储器I/F 142可用作用于接口连接控制器130和存储器装置150使得控制器130响应于来自主机102的请求来控制存储器装置150的存储器/存储接口。当存储器装置150是诸如NAND闪速存储器的闪速存储器时，存储器I/F 142可在处理器134的控制下生成用于存储器装置150的控制信号并处理待被提供给存储器装置150的数据。存储器I/F 142可用作处理控制器130和存储器装置150之间的命令和数据的接口(例如，NAND闪存接口)。具体地，存储器I/F 142可支持控制器130和存储器装置150之间的数据传输。
存储器144可用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。控制器130可响应于来自主机102的请求控制存储器装置150执行读取操作、写入操作、编程操作和擦除操作。控制器130可将从存储器装置150读取的数据提供给主机102并可将从主机102提供的数据存储到存储器装置150中。存储器144可存储控制器130和存储器装置150执行这些操作所需的数据。
存储器144可通过易失性存储器来实施。例如，存储器144可通过静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实施。存储器144可设置在控制器130内部或外部。虽然图1例示了设置在控制器130内部的存储器144，但是本公开不限于此。即，在实施例中，存储器144可通过具有在存储器144和控制器130之间传输数据的存储器接口的外部易失性存储器实施。
处理器134可控制存储器系统110的全部操作。处理器134可驱动固件来控制存储器系统110的全部操作。固件可被称为闪存转换层(FTL)。
控制器130的处理器134可以包括用于执行存储器装置150的坏块管理操作的管理单元(未示出)。管理单元可以执行坏块管理操作，即在多个存储块152至156之中，检测由于NAND闪速存储器的特性而在编程操作期间发生编程失败的坏块。管理单元还可以将坏块的编程失败的数据写入到新存储块中。在具有3D堆叠结构的存储器装置150中，坏块管理操作可以增加存储器装置150的使用效率和存储器系统110的可靠性。
图2是示出图1所示的存储器装置150的示意图。
参照图2，存储器装置150可以包括多个存储块BLOCK0至BLOCKN-1，并且块BLOCK0至BLOCKN-1中的每一个可以包括例如2M个页面的多个页面，其数量可以根据电路设计而变化。包括在各个存储块BLOCK0至BLOCKN-1中的存储器单元可以是存储1位数据的单层单元(SLC)、存储2位数据的多层单元(MLC)、存储3位数据的三层单元(TLC)、存储4位数据的四层单元(QLC)、存储5位或更多位数据的多层(multiple level)单元等。
图3是示出图1所示的存储器装置150中的存储块330的电路图。具体地，图3的存储块330可以对应于图1所示的多个存储块152至156中的任何一个。
参照图3，存储器装置150的存储块330可包括分别电联接到位线BL0至BLm-1的多个单元串340。每列的单元串340可包括一个或多个漏极选择晶体管DST和一个或多个源极选择晶体管SST。多个存储器单元MC0至MCn-1可串联地被联接在漏极选择晶体管DST和源极选择晶体管SST之间。在实施例中，存储器单元晶体管MC0至MCn-1的每一个可通过能够存储多个位的数据信息的MLC来实施。单元串340中的每一个可被电联接到位线BL0至BLm-1中的相应一个。例如，如图3所示，第一单元串被联接到第一位线BL0，最后一个单元串被联接到最后一个位线BLm-1。
虽然图3示出了NAND闪速存储器单元，但是本发明不限于此。应注意的是，存储器单元可以是NOR闪速存储器单元或者包括在其中组合的两种或更多种存储器单元的混合闪速存储器单元。另外，应注意的是，存储器装置150可以是包括作为电荷存储层的导电浮栅的闪速存储器装置，或是包括作为电荷存储层的绝缘层的电荷撷取闪存(CTF)存储器装置。
存储器装置150可进一步包括电压供应单元310，其根据操作模式提供包括编程电压、读取电压和通过电压的字线电压以供应给字线。电压供应单元310的电压生成操作可通过控制电路(未示出)控制。在控制电路的控制下，电压供应单元310可选择存储器单元阵列的存储块(或扇区)中的一个，选择被选择的存储块的字线中的一个，并根据需要将字线电压提供给被选择的字线和未被选择的字线。
存储器装置150可包括通过控制电路控制的读取/写入电路320。在验证/正常读取操作期间，读取/写入电路320可用作读出放大器，其用于从存储器单元阵列读取数据。在编程操作期间，读取/写入电路320可用作根据待被存储在存储器单元阵列中的数据驱动位线的写入驱动器。在编程操作期间，读取/写入电路320可从缓冲器(未示出)接收待被存储到存储器单元阵列中的数据，并根据所接收的数据驱动位线。读取/写入电路320可包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器322至326，并且页面缓冲器322至326中的每一个可包括多个锁存器(未示出)。
图4是示出图1所示的存储器装置150的3D结构的示意图。
存储器装置150可通过2D或3D存储器装置来实施。具体地，如图4所示，存储器装置150可以由具有3D堆叠结构的非易失性存储器装置来实施。当存储器装置150具有3D结构时，存储器装置150可以包括每个具有3D结构(或竖直结构)的多个存储块BLK0至BLKN-1。
在下文中，将参照图5至图8更详细地描述根据本发明的实施例的存储器装置150的多读取操作。
图5示出存储器系统110的配置图。
如参照图1所描述的，控制器130可以控制存储器装置150执行读取操作。
存储器装置150可以包括多个存储器管芯。例如，存储器装置150可以包括第一存储器管芯520和第二存储器管芯530。
第一存储器管芯520和第二存储器管芯530中的每一个包括多个平面。例如，第一存储器管芯520可以包括平面A 521、平面B 522、平面C 523和平面D 524，并且第二存储器管芯530可以包括平面E 531、平面F 532、平面G 533和平面H 534。
在本发明的实施例中，为了便于解释，控制器130可以控制存储器装置150以页面为单位或以存储块为单位执行读取操作。
处理器134可以通过被称为FTL(闪存转换层)的固件来处理从主机102接收的读取命令，并且对存储器装置150执行读取操作。读取操作可以是顺序读取操作和随机读取操作中的一个。
当处理器134从主机102接收顺序读取命令时，处理器134可以通过单个读取命令传输或多个读取命令传输来控制存储器装置150执行顺序读取操作。
当处理器134控制存储器装置150执行顺序读取操作时，由于顺序读取命令被顺序地输入到处理器134，因此处理器134可以容易地执行多读取命令传输。具体地，作为顺序读取操作的一个示例，当处理器134从主机102顺序地接收针对第一存储器管芯520中包括的平面A 521、平面B 522、平面C 523和平面D 524的读取命令时，处理器134可以合并读取命令并且执行多读取命令传输。与多个单个读取命令传输操作的情况相比，当执行多读取命令传输时，多个单个读取命令传输操作之间的不必要延迟减少，并且整个读取操作被简化。因此，优点在于，执行顺序读取操作所需的时间可以缩短。
当处理器134从主机102接收随机读取命令时，处理器134可以通过单个读取命令传输操作控制存储器装置150来执行随机读取操作。具体地，作为随机读取操作的一个示例，当处理器134从主机102随机地接收针对第一存储器管芯520中包括的平面A 521、平面B522、平面C 523、平面D 524中的每一个以及第二存储器管芯520中包括的平面E 531、平面F532、平面G 533、平面H 534中的每一个的读取命令时，由于处理器134不能合并随机接收的读取命令，因此处理器必须执行多个单个读取命令传输操作。为了对随机接收的读取命令执行多读取命令传输，在处理器134根据多读取规则顺序地排列随机接收的读取命令之后，处理器134合并排列后的随机读取命令并执行多读取命令传输。
图6A和图6B是示意性示出根据本发明的实施例的控制器130和存储器装置150有效地执行随机读取操作的示图。
控制器130可以进一步包括多命令读取单元146。多命令读取单元146可以包括随机命令队列600、命令仲裁器(command arbitrator)610、读取规则检查器613和多读取命令队列615。
参照图6A，处理器134可以将从主机102接收到的随机读取命令传输到多命令读取单元146。
传输到多命令读取单元146的随机读取命令可以被排队到随机命令队列600。诸如读取命令A 601、读取命令C 602、读取命令E 603、读取命令F 604、读取命令D 605和读取命令B 606的多个随机读取命令可以按照接收的顺序被排队到随机命令队列600。
命令仲裁器610可以根据存储在读取规则检查器613中的多平面读取规则合并在随机命令队列600中排队的多个随机读取命令，并且可以将合并的随机读取命令输入到多读取命令队列615。
在从存储器装置150中包括的多个平面读取数据的多平面读取操作中，读取规则检查器613可以存储多平面读取规则，多平面读取规则表示用于在多个平面中选择两个或更多个平面作为多平面读取操作的目标的指示为。
在实施例中，多读取规则可以表示用于在第一存储器管芯620和第二存储器管芯630的每一个中的多个平面中选择两个或更多个相邻平面作为多平面读取操作的目标的指示。
因此，命令仲裁器610可以合并根据多读取规则选择的针对第一存储器管芯620的平面A 621和平面B 622的随机读取命令，并且可以将合并的读取命令输入到多读取命令队列615。
此外，命令仲裁器610可以合并根据多读取规则选择的针对第一存储器管芯620的平面C 623和平面D 624的随机读取命令，并且可以将合并的读取命令输入到多读取命令队列615。
此外，命令仲裁器610可以合并根据多读取规则选择的针对第二存储器管芯630的平面E 631和平面F 632的读取命令，并且可以将合并的读取命令输入到多读取命令队列615。
这样，命令仲裁器610可以根据多读取规则合并被排队到随机命令队列600的多个随机读取命令(例如，读取命令A 601、读取命令C 602、读取命令E 603、读取命令F 604、读取命令D 605和读取命令B 606)并且可以将合并的读取命令输入到多读取命令队列615。
多读取命令队列615中合并的读取命令的排队顺序可以根据系统设计而变化。
由于读取命令A601和读取命令B 606是符合多读取规则的读取命令，因此命令仲裁器610可以合并读取命令A 601和读取命令B 606，并且可以将合并的读取命令输入到多读取命令队列615。
由于读取命令C 602和读取命令D 605是符合多读取规则的读取命令，因此命令仲裁器610可以合并读取命令C 602和读取命令D 605，并且可以将合并的读取命令输入到多读取命令队列615。
由于读取命令E 603和读取命令F 604是符合多读取规则的读取命令，因此命令仲裁器610可以合并读取命令E 603和读取命令F 604，并且可以将合并的读取命令输入到多读取命令队列615。
根据被合并并且被输入到多读取命令队列615的读取命令A 601和读取命令B606，控制器130可以通过处理器134控制存储器装置150对第一存储器管芯620中包括的平面A 621和平面B 622执行多读取操作。
根据被合并并且被输入到多读取命令队列615的读取命令C 602和读取命令D605，控制器130可以通过处理器134控制存储器装置150对第一存储器管芯620中包括的平面C 623和平面D 624执行多读取操作。
根据被合并并且被输入到多读取命令队列615的读取命令E 603和读取命令F605，控制器130可以通过处理器134控制存储器装置150对第二存储器管芯630中包括的平面E 631和平面F 632执行多读取操作。
参照图6B，传输到多命令读取单元146的随机读取命令可以被排队到随机命令队列600。诸如读取命令A 601、读取命令C 602、读取命令E 603、读取命令G 604、读取命令D605和读取命令B 606的多个随机读取命令可以按照接收的顺序被排队到随机命令队列600。
如上所述，在第一存储器管芯620和第二存储器管芯630中的每一个中，由读取规则检查器613确定的多读取规则可以表示用于在第一存储器管芯620和第二存储器管芯630的每一个中的多个平面中选择两个或更多个相邻平面作为多平面读取操作的目标的指示。
因此，命令仲裁器610可以合并根据多读取规则选择的针对第一存储器管芯620的平面A 621和平面B 622的随机读取命令，并且可以将合并的读取命令输入到多读取命令队列615。
此外，命令仲裁器610可以合并根据多读取规则选择的针对第一存储器管芯620的平面C 623和平面D 624的随机读取命令，并且可以将合并的读取命令输入到多读取命令队列615。
由于对应于读取命令E 603和读取命令G 604的平面E 631和平面G 633不满足多读取规则，因此命令仲裁器610可以在不合并读取命令E 603和读取命令G 604的情况下将读取命令E 603和读取命令G 604输入到多读取命令队列615。
根据被合并并且被输入到多读取命令队列615的读取命令A 601和读取命令B606，控制器130可以通过处理器134控制存储器装置150对第一存储器管芯620中包括的平面A 621和平面B 622执行多读取操作。
根据被合并并且被输入到多读取命令队列615的读取命令C 602和读取命令D605，控制器130可以通过处理器134控制存储器装置150对包括在第一存储器管芯620中的平面C 623和平面D 624执行多读取操作。
根据未被合并并且被输入到多读取命令队列615的读取命令E 603和读取命令G604，控制器130可以通过处理器134控制存储器装置150对第二存储器管芯630中包括的平面E 631和平面G 633中的每一个执行单个读取操作。
因此，根据多读取规则和排队到随机命令队列600的多个随机读取命令，可以执行单个读取操作或多个读取操作。
多读取命令队列615中的合并的读取命令和未合并的读取命令的排队顺序可以根据系统设计而变化。
图7A和图7B是示意性示出根据本发明的实施例的控制器130和存储器装置150有效地执行随机读取操作的示图。
参照图7A，处理器134可以将从主机102接收到的随机读取命令传输到多命令读取单元146。
多命令读取单元146可以包括随机命令队列700、命令仲裁器710、读取规则检查器713和多读取命令队列715。
传输到多命令读取单元146的随机读取命令可以被排队到随机命令队列700。诸如读取命令A 701、读取命令B 702、读取命令E 703、读取命令G 704、读取命令D 705和读取命令C 706的多个随机读取命令可以按照接收的顺序被排队到随机命令队列700。
根据读取规则检查器713中存储的读取规则，命令仲裁器710可以合并被排队到随机命令队列700的多个随机读取命令，并可以将合并的读取命令输入到多读取命令队列715。
在从存储器装置150中包括的多个平面中读取数据的多平面读取操作中，读取规则检查器713可以将存储多平面读取规则，多平面读取规则表示用于在多个平面中选择两个或更多个平面作为多平面读取操作的目标的指示。
在实施例中，多读取规则可以表示用于在第一存储器管芯720和第二存储器管芯730中的每一个中的多个平面中选择两个或更多个非相邻平面作为多平面读取操作的目标的指示。
根据多读取规则，命令仲裁器710可以合并根据多读取规则选择的针对第一存储器管芯720的平面A 721和平面C 723的随机读取命令，并且可以将合并的读取命令输入到多读取命令队列715。
根据多读取规则，命令仲裁器710可以合并根据多读取规则选择的针对第一存储器管芯720的平面B 722和平面D 724的随机读取命令，并且可以将合并的读取命令输入到多读取命令队列715。
根据多读取规则，命令仲裁器710可以合并根据多读取规则选择的针对第二存储器管芯730的平面E 731和平面G 733的随机读取命令，并且可以将合并的读取命令输入到多读取命令队列715。
命令仲裁器710可以根据多读取规则合并被排队到随机命令队列700的多个随机读取命令(例如，读取命令A 701、读取命令B 702、读取命令E 703、读取命令G 704、读取命令D 705和读取命令C 706)并且可以将合并的读取命令输入到多读取命令队列715。
多读取命令队列715中的合并的读取命令的排队顺序可以根据系统设计而变化。
由于读取命令A 701和读取命令C 706是符合多读取规则的读取命令，因此命令仲裁器710可以合并读取命令A 701和读取命令C 706，并且可以将合并的读取命令输入到多读取命令队列715。
由于读取命令B 702和读取命令D 705是符合多读取规则的读取命令，因此命令仲裁器710可以合并读取命令B 702和读取命令D 705，并且可以将合并的读取命令输入到多读取命令队列715。
由于读取命令E 703和读取命令G 704是符合多读取规则的读取命令，因此命令仲裁器710可以合并读取命令E 703和读取命令G 704，并且可以将合并的读取命令输入到多读取命令队列715。
根据被合并并且被输入到多读取命令队列715的读取命令A 701和读取命令C706，控制器130可以通过处理器134控制存储器装置150对第一存储器管芯720中包括的平面A 721和平面C 723执行多读取操作。
根据被合并并且被输入到多读取命令队列715的读取命令B 702和读取命令D705，控制器130可以通过处理器134控制存储器装置150对第一存储器管芯720中包括的平面B 722和平面D 724执行多读取操作。
根据被合并并且被输入到多读取命令队列715的读取命令E 703和读取命令G704，控制器130可以通过处理器134控制存储器装置150对第二存储器管芯730中包括的平面E 731和平面G 733执行多读取操作。
参照图7B，传输到多命令读取单元146的随机读取命令可以被排队到随机命令队列700。诸如读取命令A 701、读取命令B 702、读取命令E 703、读取命令F 704、读取命令D705和读取命令C 706的多个随机读取命令可以按照接收的顺序被排队到随机命令队列700。
如上所述，在第一存储器管芯720和第二存储器管芯730中的每一个中，存储在读取规则检查器713中的多读取规则可以表示用于在第一存储器管芯720和第二存储器管芯730的每一个中的多个平面中选择两个或更多个非相邻平面作为多平面读取操作的目标的指示。
根据多读取规则，命令仲裁器710可以合并根据多读取规则选择的针对第一存储器管芯720的平面A 721和平面C 723的随机读取命令，并且可以将合并的读取命令输入到多读取命令队列715。
根据多读取规则，命令仲裁器710可以合并根据多读取规则选择的针对第一存储器管芯720的平面B 722和平面D 724的随机读取命令，并且可以将合并的读取命令输入到多读取命令队列715。
由于对应于读取命令E 703和读取命令F 704的平面E 731和平面F 732不满足多读取规则，因此命令仲裁器710可以在不合并读取命令E 703和读取命令F 704的情况下将读取命令E 703和读取命令F 704输入到多读取命令队列715。
根据被合并并且被输入到多读取命令队列715的读取命令A 701和读取命令C706，控制器130可以通过处理器134控制存储器装置150对第一存储器管芯720中包括的平面A 721和平面C 723执行多读取操作。
根据被合并并且被输入到多读取命令队列715的读取命令B 702和读取命令D705，控制器130可以通过处理器134控制存储器装置150对第一存储器管芯720中包括的平面B 722和平面D 724执行多读取操作。
根据未被合并并且被输入到多读取命令队列715的读取命令E 703和读取命令F704，控制器130可以通过处理器134控制存储器装置150对第二存储器管芯730中包括的平面E 731和平面F 732中的每一个执行单个读取操作。
因此，可以根据多读取规则和排队到随机命令队列700的多个随机读命令来执行单个读取操作或多个读取操作。
多读取命令队列615中的被合并的读取命令和未合并的读取命令的排队顺序可以根据系统设计而变化。
图8A和图8B是示意性示出根据本发明的实施例的控制器130和存储器装置150有效地执行随机读取操作的示图。
参照图8A，控制器130可以通过处理器134控制多个存储器装置150A和150B执行读取操作。
处理器134可以将从主机102接收到的随机读取命令传输到多命令读取单元146。
多命令读取单元146可以由随机命令队列800、命令仲裁器810、读取规则检查器813和多读取命令队列815组成。
传输到多命令读取单元146的随机读取命令可以被排队到随机命令队列800。诸如读取命令A 801、读取命令B 802、读取命令C 803、读取命令C'804、读取命令B'805和读取命令A'806的多个随机读取命令可以按照接收的顺序被排队到随机命令队列800。
根据读取规则检查器813的读取规则，命令仲裁器810可以合并被排队到随机命令队列800的多个随机读取命令，并可以将合并的读取命令输入到多读取命令队列815。
在从多个存储器装置150A和150B中包括的多个平面中读取数据的多平面读取操作中，读取规则检查器813可以存储多平面读取规则，多平面读取规则表示用于在多个平面中选择两个或更多个平面作为多平面读取操作的目标的指示。
在实施例中，多读取规则可以表示用于在多个存储器装置150A和150B的多个平面中分别选择不同的存储器装置的两个或更多个相同平面作为多平面读取操作的目标的指示。
根据多读取规则，命令仲裁器810可以合并根据多读取规则选择的、针对第一存储器装置150A中包括的第一存储器管芯820的平面A 821和第二存储器装置150B中包括的第一存储器管芯840的平面A'841的随机读取命令，并且可以将合并的读取命令输入到多读取命令队列815。
根据多读取规则，命令仲裁器810可以合并根据多读取规则选择的针对第一存储器装置150A中包括的第一存储器管芯820的平面B 822和第二存储器装置150B中包括的第一存储器管芯840的平面B'842的随机读取命令，并且可以将合并的读取命令输入到多读取命令队列815。
根据多读取规则，命令仲裁器810可以合并根据多读取规则选择的针对第一存储器装置150A中包括的第一存储器管芯820的平面C 823和第二存储器装置150B中包括的第一存储器管芯840的平面C'843的随机读取命令，并且可以将合并的读取命令输入到多读取命令队列815。
命令仲裁器810可以根据多读取规则合并被排队到随机命令队列800的多个随机读取命令(例如，读取命令A 801、读取命令B 802、读取命令C 803、读取命令C'804、读取命令B'805和读取命令A'806)并且可以将合并的读取命令输入到多读取命令队列815。
多读取命令队列615中的被合并的读取命令的排队顺序可以根据系统设计而变化。
由于读取命令A 801和读取命令A'806是符合多读取规则的读取命令，因此命令仲裁器810可以合并读取命令A 801和读取命令A'806，并且可以将合并的读取命令输入到多读取命令队列815。
由于读取命令B 802和读取命令B'805是符合多读取规则的读取命令，因此命令仲裁器810可以合并读取命令B 802和读取命令B'805，并且可以将合并的读取命令输入到多读取命令队列815。
由于读取命令C 803和读取命令C'804是符合多读取规则的读取命令，因此命令仲裁器810可以合并读取命令C 803和读取命令C'804，并且可以将合并的读取命令输入到多读取命令队列815。
根据被合并并且被输入到多读取命令队列815的读取命令A 801和读取命令A'806，控制器130可以通过处理器134控制存储器装置150对第一存储器装置150A的第一存储器管芯820中包括的平面A 821和第二存储器装置150B的第一存储器管芯840中包括的平面A'841执行多读取操作。
根据被合并并输入到多读取命令队列815的读取命令B 802和读取命令B'805，控制器130可以通过处理器134控制存储器装置150对第一存储器装置150A的第一存储器管芯840中包括的平面B 822和第二存储器装置150B的第一存储器管芯840中包括的平面B'842执行多读取操作。
根据被合并并且被输入到多读取命令队列815的读取命令C 803和读取命令C'804，控制器130可以通过处理器134控制存储器装置150对第一存储器装置150A的第一存储器管芯820中包括的平面C 823和第二存储器装置150B的第一存储器管芯840中包括的平面C'843执行多读取操作。
参照图8B，传输到多命令读取单元146的随机读取命令可以被排队到随机命令队列800。诸如读取命令A 801、读取命令B 802、读取命令C 803、读取命令D'804、读取命令B'805和读取命令A'806的多个随机读取命令可以按照接收的顺序被排队到随机命令队列800。
如上所述，在第一存储器装置150A中包括的第一存储器管芯820和第二存储器管芯830中的每一个中以及在第二存储器装置150B中包括的第一存储器管芯840和第二存储器管芯850中的每一个中，多读取规则可以表示用于在多个存储器装置150A和150B的多个平面中分别选择不同存储器装置的两个或更多个相同平面作为多平面读取操作的目标的指示。
根据多读取规则，命令仲裁器810可以合并根据多读取规则选择的针对第一存储器装置150A中包括的第一存储器管芯820的平面A 821和第二存储器装置150B中包括的第一存储器管芯840的平面A'841的随机读取命令，并且可以将合并的读取命令输入到多读取命令队列815。
根据多读取规则，命令仲裁器810可以合并根据多读取规则选择的针对第一存储器装置150A中包括的第一存储器管芯820的平面B 822和第二存储器装置150B中包括的第一存储器管芯840的平面B'842的随机读取命令，并且可以将合并的读取命令输入到多读取命令队列815。
由于对应于读取命令C 803和读取命令D 804'的平面C 823和平面D'844不满足多读取规则，因此命令仲裁器810可以在不合并读取命令C 703和读取命令D'804的情况下将读取命令C 803和读取命令D'804输入到多读取命令队列815，以执行单个读取操作。
根据被合并并且被输入到多读取命令队列815的读取命令A 801和读取命令A'806，控制器130可以通过处理器134控制存储器装置150对包括在第一存储器装置150A的第一存储器管芯820中的平面A 821和包括在第二存储器装置150B的第一存储器管芯840中的平面A'841执行多读取操作。
根据被合并并且被输入到多读取命令队列815的读取命令B 802和读取命令B'805，控制器130可以通过处理器134控制存储器装置150对包括在第一存储器装置150A的第一存储器管芯820中的平面B 822和包括在第二存储器装置150B的第一存储器管芯840中的平面B'842执行多读取操作。
根据未被合并并且被输入到多读取命令队列715的读取命令C 803和读取命令D'804，控制器130可以通过处理器134控制存储器装置150对包括在第一存储器装置150A的第一存储器管芯820中的平面C 823和包括在第二存储器装置150B的第一存储器管芯840中的平面D'844执行单读取操作。
因此，可以根据多读取规则和排队到随机命令队列800的多个随机读命令执行单个读取操作或多个读取操作。
多读取命令队列615中的被合并的读取命令和未合并的读取命令的排队顺序可以根据系统设计而变化。
图9是示出在根据本发明的实施例的存储器系统中执行的多平面读取操作的流程图。在描述根据本发明的实施例的多平面读取操作时，图9中的“随机命令队列”可以分别对应于图6至图8的随机命令队列600、700或800。进一步地，图9中的“命令仲裁器”可以分别对应于图6至图8的命令仲裁器610、710或810。进一步地，图9中的“读取规则检查器”可以分别对应于图6至图8的读取规则检查器613、713或813。进一步地，图9中的“多读取命令队列”可以分别对应于图6至图8的多读取命令队列615、715或815。
在步骤S901处，处理器134可以将从主机102接收到的随机读取命令传输到多命令读取单元146。多命令读取单元146可以在随机命令队列中排队随机读取命令。多个随机读取命令可以按照接收的顺序在随机命令队列中排队。
在步骤S902处，命令仲裁器可以检查存储在读取规则检查器中的多读取规则。
在实施例中，如以上参照图6A和图6B所描述的，多读取规则可以表示用于在第一存储器管芯620和第二存储器管芯630中的每一个中的多个平面中选择两个或更多个相邻平面作为多平面读取操作的目标的指示。
在实施例中，如以上参照图7A和图7B所描述的，多读取规则可以表示用于在第一存储器管芯720和第二存储器管芯730中的每一个中的多个平面中选择两个或更多个非相邻平面作为多平面读取操作的目标的指示。
在实施例中，如以上参照图8A和图8B所描述的，多读取规则可以表示用于在多个存储器装置150A和150B的多个平面中分别选择不同的存储器装置的两个或更多个相同平面作为多平面读取操作的目标的指示。
除了上述多读取规则之外，多读取规则可以以各种方式被限定用于多读取操作。
在步骤S903处，命令仲裁器可以检测在随机命令队列中排队的随机读取命令中满足多读取规则的随机读取命令。
在步骤S904处，命令仲裁器可以合并检测到的、满足多读取规则的随机读取命令(即，在步骤S903处为“是”)。
在步骤S905处，命令仲裁器可以将随机命令队列的被合并的读取命令和剩余的随机读取命令输入到多读取命令队列中。
在步骤S906处，根据输入到多读取命令队列的多读取命令，控制器130可以通过处理器134控制存储器装置150和150A以及150B对存储器装置150和150A和150B的存储器管芯中包括的平面执行多读取操作。此外，根据输入到多读取命令队列的未合并的随机读取命令，控制器130可以通过处理器134控制存储器装置150和150A以及150B对存储器装置150和150A和150B的存储器管芯中包括的平面执行单个读取操作。
图10至图18是示意性示出根据各个实施例的图1至图9的数据处理系统的应用示例的示图。
图10是示意性示出包括根据本实施例的存储器系统的数据处理系统的另一示例的示图。图10示意性示出应用了根据本实施例的存储器系统的存储卡系统。
参照图10，存储卡系统6100可包括存储器控制器6120、存储器装置6130和连接器6110。
更具体地，存储器控制器6120可被连接到通过非易失性存储器实施的存储器装置6130，并被配置为访问存储器装置6130。例如，存储器控制器6120可被配置为控制存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可被配置为提供存储器装置6130和主机之间的接口并驱动用于控制存储器装置6130的固件。也就是说，存储器控制器6120可对应于参照图1至图9描述的存储器系统110的控制器130，并且存储器装置6130可对应于参照图1至图9描述的存储器系统110的存储器装置150。
因此，存储器控制器6120可包括RAM、处理单元、主机接口、存储器接口和错误校正单元。存储器控制器6120可进一步包括图1中所描述的元件。
存储器控制器6120可通过连接器6110与例如图1的主机102的外部装置通信。例如，如参照图1所述，存储器控制器6120可被配置为通过诸如以下的各种通信协议中的一种或多种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA，并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(EDSI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、WI-FI以及蓝牙等。因此，根据本实施例的存储器系统和数据处理系统可应用于有线/无线电子装置，或者特别是应用于移动电子装置。
存储器装置6130可通过非易失性存储器来实施。例如，存储器装置6130可通过诸如以下的各种非易失性存储器装置来实施：可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)以及自旋转移力矩磁性RAM(STT-MRAM)。存储器装置6130可包括如图1的存储器装置150中的多个管芯。
存储器控制器6120和存储器装置6130可集成到单个半导体装置中。例如，存储器控制器6120和存储器装置6130可通过集成到单个半导体装置中来构造固态硬盘(SSD)。此外，存储器控制器6120和存储器装置6130可构成存储卡，诸如PC卡(PCMCIA：个人计算机存储卡国际协会)、标准闪存(CF)卡、智能媒体卡(例如，SM和SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC、微型MMC和eMMC)、SD卡(例如，SD、迷你SD、微型SD和SDHC)以及通用闪速存储(UFS)。
图11是示意性示出包括根据本实施例的存储器系统的数据处理系统的另一示例的示图。
参照图11，数据处理系统6200可包括具有一个或多个非易失性存储器的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。如图12所示的数据处理系统6200可作为如参照图1所描述的诸如存储卡(CF、SD、微型-SD等)或USB装置的存储介质。存储器装置6230可对应于图1至图9所描述的存储器系统110中的存储器装置150，并且存储器控制器6220可对应于图1至图9所描述的存储器系统110中的控制器130。
存储器控制器6220可响应于主机6210的请求来控制对存储器装置6230的读取操作、写入操作或擦除操作，并且存储器控制器6220可包括一个或多个CPU 6221、诸如RAM6222的缓冲存储器、ECC电路6223、主机接口6224以及诸如NVM接口6225的存储器接口。
CPU 6221可控制对存储器装置6230的操作，例如读取操作、写入操作、文件系统管理和坏页面管理操作。RAM 6222可根据CPU 6221的控制来操作且用作工作存储器、缓冲存储器或高速缓冲存储器。当RAM 6222用作工作存储器时，通过CPU 6221处理的数据可被临时存储在RAM 6222中。当RAM 6222用作缓冲存储器时，RAM 6222可用于缓冲从主机6210传输到存储器装置6230的数据或从存储器装置6230传输到主机6210的数据。当RAM 6222用作高速缓冲存储器时，RAM 6222可辅助低速存储器装置6230以高速运行。
ECC电路6223可对应于图1所示的控制器130的ECC单元138。如参照图1所述，ECC电路6223可生成用于校正从存储器装置6230提供的数据的失效位或错误位的ECC(错误校正码)。ECC电路6223可对提供给存储器装置6230的数据执行错误校正编码，从而形成具有奇偶校验位的数据。奇偶校验位可被存储在存储器装置6230中。ECC电路6223可对从存储器装置6230输出的数据执行错误校正解码。此时，ECC电路6223可使用奇偶校验位来校正错误。例如，如参照图1所述，ECC电路6223可使用LDPC码、BCH码、turbo码、里德-所罗门(RS)码、卷积码、RSC或诸如TCM或BCM的编码调制来校正错误。
存储器控制器6220可通过主机接口6224向主机6210传输数据/从主机6210接收数据，并通过NVM接口6225向存储器装置6230传输数据/从存储器装置6230接收数据。主机接口6224可通过PATA总线、SATA总线、SCSI、USB、PCIe或NAND接口连接到主机6210。存储器控制器6220可具有使用诸如WiFi或长期演进(LTE)的移动通信协议的无线通信功能。存储器控制器6220可连接到外部装置，例如主机6210或另一个外部装置，然后向外部装置传输数据/从外部装置接收数据。特别地，由于存储器控制器6220被配置为通过各种通信协议中的一种或多种与外部装置进行通信，因此根据本实施例的存储器系统和数据处理系统可应用于有线/无线电子装置或特别是移动电子装置。
图12是示意性示出包括根据本实施例的存储器系统的数据处理系统的另一示例的示图。图12示意性示出应用了根据本实施例的存储器系统的SSD。
参照图12，SSD 6300可包括控制器6320和包括多个非易失性存储器的存储器装置6340。控制器6320可对应于图1的存储器系统110中的控制器130，并且存储器装置6340可对应于图1的存储器系统中的存储器装置150。
更具体地，控制器6320可通过多个通道CH1至CHi连接到存储器装置6340。控制器6320可包括一个或多个处理器6321、缓冲存储器6325、ECC电路6322、主机接口6324以及例如非易失性存储器接口6326的存储器接口。
缓冲存储器6325可临时存储从主机6310提供的数据或从包括在存储器装置6340中的多个闪速存储器NVM提供的数据，或者临时存储多个闪速存储器NVM的元数据，例如，包括映射表的映射数据。缓冲存储器6325可通过诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器或诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器来实施。为便于描述，图12示出了缓冲存储器6325存在于控制器6320内部。然而，缓冲存储器6325可存在于控制器6320外部。
ECC电路6322可在编程操作期间计算待被编程到存储器装置6340的数据的ECC值，在读取操作期间基于ECC值对从存储器装置6340读取的数据执行错误校正操作，并在失效数据恢复操作期间对从存储器装置6340恢复的数据执行错误校正操作。
主机接口6324可提供与诸如主机6310的外部装置的接口功能，并且非易失性存储器接口6326可提供与通过多个通道连接的存储器装置6340的接口功能。
此外，可提供应用了图1的存储器系统110的多个SSD 6300来实施数据处理系统，例如，RAID(独立磁盘冗余阵列)系统。此时，RAID系统可包括多个SSD 6300和用于控制多个SSD 6300的RAID控制器。当RAID控制器响应于从主机6310提供的写入命令执行编程操作时，RAID控制器可根据多个RAID级别，即，从SSD 6300中的主机6310提供的写入命令的RAID级别信息，来选择一个或多个存储器系统或SSD6300，并将对应于写入命令的数据输出到选择的SSD 6300。此外，当RAID控制器响应于从主机6310提供的读取命令执行读取命令时，RAID控制器可根据多个RAID级别，即，从SSD 6300中的主机6310提供的读取命令的RAID级别信息，来选择一个或多个存储器系统或SSD 6300，并将从所选择的SSD 6300读取的数据提供给主机6310。
图13是示意性示出包括根据实施例的存储器系统的数据处理系统的另一示例的示图。图13示意性示出应用根据实施例的存储器系统的嵌入式多媒体卡(eMMC)。
参照图13，eMMC 6400可包括控制器6430和通过一个或多个NAND闪速存储器实施的存储器装置6440。控制器6430可对应于图1的存储器系统110中的控制器130，并且存储器装置6440可对应于图1的存储器系统110中的存储器装置150。
更具体地，控制器6430可通过多个通道连接到存储器装置6440。控制器6430可包括一个或多个内核6432、主机接口6431和诸如NAND接口6433的存储器接口。
内核6432可控制eMMC6400的操作，主机接口6431可提供控制器6430和主机6410之间的接口功能，并且NAND接口6433可提供存储器装置6440和控制器6430之间的接口功能。例如，主机接口6431可作为并行接口，例如参照图1所描述的MMC接口。此外，主机接口6431可作为串行接口，例如UHS((超高速)-I/UHS-II)接口。
图14至图17是示意性示出包括根据本实施例的存储器系统的数据处理系统的其它示例的示图。图14至图17示意性示出应用根据本实施例的存储器系统的UFS(通用闪速存储)系统。
参照图14至图17，UFS系统6500、6600、6700和6800可分别包括主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830。主机6510、6610、6710和6810可用作有线/无线电子装置或特别是移动电子装置的应用处理器，UFS装置6520、6620、6720和6820可用作嵌入式UFS装置，并且UFS卡6530、6630、6730和6830可用作外部嵌入式UFS装置或可移动UFS卡。
在各个UFS系统6500、6600、6700和6800中的主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过UFS协议与例如有线/无线电子装置或特别是移动电子装置的外部装置通信，并且UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过图1所示的存储器系统110实施。例如，在UFS系统6500、6600、6700和6800中，UFS装置6520、6620、6720和6820可以参照图11至图13描述的数据处理系统6200、SSD 6300或eMMC 6400的形式来实施，并且UFS卡6530、6630、6730和6830可以参照图8描述的存储卡系统6100的形式来实施。
而且，在UFS系统6500、6600、6700和6800中，主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过UFS接口，例如，MIPI(移动工业处理器接口)中的MIPI M-PHY和MIPI UniPro(统一协议)来彼此通信。此外，UFS装置6520、6620、6720和6820与UFS卡6530、6630、6730和6830可通过UFS协议以外的各种协议，例如，UFD、MMC、SD、迷你-SD和微型-SD彼此通信。
在图14所示的UFS系统6500中，主机6510、UFS装置6520以及UFS卡6530中的每一个可包括UniPro。主机6510可执行交换操作，以便与UFS装置6520和UFS卡6530通信。特别地，主机6510可通过诸如UniPro处的L3交换的链路层交换与UFS装置6520或UFS卡6530通信。此时，UFS装置6520和UFS卡6530可通过主机6510的UniPro处的链路层交换来彼此通信。在本实施例中，为便于描述，已经例示了其中一个UFS装置6520和一个UFS卡6530连接到主机6510的配置。然而，多个UFS装置和UFS卡可并联或以星型形式连接到主机6410，并且多个UFS卡可并联或以星型形式连接到UFS装置6520，或者串联或以链型形式连接到UFS装置6520。
在图15所示的UFS系统6600中，主机6610、UFS装置6620和UFS卡6630中的每一个可包括UniPro，并且主机6610可通过执行交换操作的交换模块6640，例如，通过在UniPro处执行链路层交换(例如L3交换)的交换模块6640，来与UFS装置6620或UFS卡6630通信。UFS装置6620和UFS卡6630可通过在UniPro处的交换模块6640的链路层交换来彼此通信。在本实施例中，为便于描述，已经例示了其中一个UFS装置6620和一个UFS卡6630连接到交换模块6640的配置。然而，多个UFS装置和UFS卡可并联或以星型形式连接到交换模块6640，并且多个UFS卡可串联或以链型形式连接到UFS装置6620。
在图16所示的UFS系统6700中，主机6710、UFS装置6720和UFS卡6730中的每一个可包括UniPro，并且主机6710可通过执行交换操作的交换模块6740，例如，通过在UniPro处执行链路层交换(例如L3交换)的交换模块6740，来与UFS装置6720或UFS卡6730通信。此时，UFS装置6720和UFS卡6730可通过在UniPro处的交换模块6740的链路层交换来彼此通信，并且交换模块6740可在UFS装置6720内部或外部与UFS装置6720集成为一个模块。在本实施例中，为便于描述，已经例示了其中一个UFS装置6720和一个UFS卡6730连接到交换模块6740的配置。然而，每一个包括交换模块6740和UFS装置6720的多个模块可并联或以星型形式连接到主机6710，或者串联或以链型形式彼此连接。此外，多个UFS卡可并联或以星型形式连接到UFS装置6720。
在图17所示的UFS系统6800中，主机6810、UFS装置6820和UFS卡6830中的每一个可包括M-PHY和UniPro。UFS装置6820可执行交换操作以便与主机6810和UFS卡6830通信。特别地，UFS装置6820可通过用于与主机6810通信的M-PHY和UniPro模块之间的交换操作和用于与UFS卡6830通信的M-PHY和UniPro模块之间的交换操作，例如通过目标ID(标识符)交换操作，来与主机6810或UFS卡6830通信。此时，主机6810和UFS卡6830可通过UFS装置6820的M-PHY和UniPro模块之中的目标ID交换来彼此通信。在本实施例中，为便于描述，已经例示了其中一个UFS装置6820连接到主机6810，一个UFS卡6830连接到UFS装置6820的配置。然而，多个UFS装置可并联或以星型形式连接到主机6810或串联或以链型形式连接到主机6810，并且多个UFS卡可并联或以星型形式连接到UFS装置6820或串联或以链型形式连接到UFS装置6820。
图18是示意性示出包括根据实施例的存储器系统的数据处理系统的另一示例的示图。图18是示意性示出应用根据实施例的存储器系统的用户系统的示图。
参照图18，用户系统6900可包括应用处理器6930、存储器模块6920、网络模块6940、存储模块6950和用户接口6910。
更具体地，应用处理器6930可驱动包括在用户系统6900中的诸如OS的部件，并且包括控制包括在用户系统6900中的部件的控制器、接口和图形引擎。应用处理器6930可作为片上系统(SoC)被提供。
存储器模块6920可用作用户系统6900的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块6920可包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3SDRAM、LPDDR SDARM、LPDDR3 SDRAM或LPDDR3 SDRAM的易失性RAM，或诸如PRAM、ReRAM、MRAM或FRAM的非易失性RAM。例如，可基于POP(堆叠封装)来封装并安装应用处理器6930和存储器模块6920。
网络模块6940可与外部装置通信。例如，网络模块6940不仅可支持有线通信，而且可支持各种无线通信协议，诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、全球微波接入互操作性(WiMAX)、无线局域网(WLAN)、超宽带(UWB)、蓝牙、无线显示器(WI-DI)等，因此与有线/无线电子装置或特别是移动电子装置通信。因此，根据本发明的实施例的存储器系统和数据处理系统可应用于有线/无线电子装置。网络模块6940可被包括在应用处理器6930中。
存储模块6950可存储数据，例如从应用处理器6930接收的数据，然后可将所存储的数据传输到应用处理器6930。存储模块6950可通过诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(ReRAM)、NAND闪存、NOR闪存和3D NAND闪存的非易失性半导体存储器装置来实施，并且可被提供为诸如用户系统6900的存储卡或外部驱动器的可移动存储介质。存储模块6950可对应于参照图1描述的存储器系统110。此外，存储模块6950可被实施为如上参照图10至图17所述的SSD、eMMC和UFS。
用户接口6910可包括用于向应用处理器6930输入数据或命令或者用于将数据输出到外部装置的接口。例如，用户接口6910可包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口，以及诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和马达的用户输出接口。
此外，当图1的存储器系统110被应用于用户系统6900的移动电子装置时，应用处理器6930可控制移动电子装置的操作，并且网络模块6940可用作用于控制与外部装置的有线/无线通信的通信模块。用户接口6910可在移动电子装置的显示/触摸模块上显示通过处理器6930处理的数据，或支持从触摸面板接收数据的功能。
虽然已经针对具体实施例描述本发明，但是对于本领域技术人员显而易见的是，在不脱离如权利要求中限定的本发明的精神和范围的情况下，可以进行各种改变和变型。

Claims (18)

1.一种存储器系统，其包括：
一个或多个存储器装置，其各自包括多个存储器管芯，所述多个存储器管芯各自具有多个平面；以及
控制器，其包括：
随机命令队列，其适于对多个随机读取命令进行排队；
多读取命令队列，其适于对至少合并的随机读取命令进行排队；
读取规则检查器，其适于存储多读取规则，所述多读取规则表示用于在所述平面中选择两个或更多个平面的指示；
命令仲裁器，其适于合并在随机读取命令队列中排队的所述随机读取命令中满足所述多读取规则的两个或更多个随机读取命令，并且对所述多读取命令队列中至少所述合并的随机读取命令进行排队；以及
处理器，其适于根据所述多读取命令队列中所述合并的随机读取命令控制存储器装置来执行多平面读取操作。
2.根据权利要求1所述的存储器系统，其中所述多读取规则是用于对第一存储器装置中包括的多个读取单元中彼此靠近的读取单元执行多读取操作的读取规则。
3.根据权利要求1所述的存储器系统，其中所述多读取规则是用于对第一存储器装置中包括的多个读取单元中彼此不靠近的读取单元执行多读取操作的读取规则。
4.根据权利要求1所述的存储器系统，其中所述多读取规则单元是用于对包括在不同存储器装置中并且彼此对应的读取单元执行多读取操作的读取规则。
5.根据权利要求1所述的存储器系统，其中所述处理器控制所述存储器装置根据被输入到所述多读取命令队列并且除了所述合并的随机读取命令的随机读取命令来进一步执行单个读取操作。
6.一种存储器系统的操作方法，所述存储器系统包括各自包括多个存储器管芯的一个或多个存储器装置，其中所述多个存储器管芯各自具有多个平面，所述方法包括：
将多个随机读取命令排队到随机命令队列中；
合并在所述随机读取命令队列中排队的所述随机读取命令中满足多读取规则的两个或更多个随机读取命令，所述多读取规则表示在所述平面中选择两个或更多个平面的指示；
在多读取命令队列中对至少合并的随机读取命令进行排队；以及
根据所述多读取命令队列中所述合并的随机读取命令，控制所述存储器装置执行多平面读取操作。
7.根据权利要求6所述的操作方法，其中所述多读取规则是用于对第一存储器装置中包括的多个读取单元中彼此靠近的读取单元执行多读取操作的读取规则。
8.根据权利要求6所述的操作方法，其中所述多读取规则是用于对所述第一存储器装置中包括的多个读取单元中彼此不靠近的读取单元执行多读取操作的读取规则。
9.根据权利要求6所述的操作方法，其中所述多读取规则单元是用于对包括在不同存储器装置中并且彼此对应的读取单元执行多读取操作的读取规则。
10.根据权利要求6所述的操作方法，其进一步包括根据被输入到所述多读取命令队列并且除了所述合并的随机读取命令的随机读取命令，控制所述存储器装置执行单个读取操作。
11.一种存储器系统，其包括：
一个或多个存储器装置，其各自包括多个存储器管芯，所述多个存储器管各自具有多个平面；以及
控制器，其适于：
在所述多个平面中选择两个或更多个平面；
合并对应于所选择的平面的随机读取命令；以及
控制所述存储器装置根据合并的随机读取命令执行多平面读取操作。
12.根据权利要求11所述的存储器系统，其中所述控制器在各个存储器装置中的各个存储器管芯的所述多个平面中选择两个或更多个相邻平面。
13.根据权利要求11所述的存储器系统，其中所述控制器在各个存储器装置中的各个存储器管芯的所述多个平面中选择两个或更多个非相邻平面。
14.根据权利要求11所述的存储器系统，其中所述控制器在所述存储器装置中的所述存储器管芯的所述多个平面中分别选择不同存储器装置的两个或更多个相同平面。
15.一种存储器系统的操作方法，所述存储器系统包括各自包括多个存储器管芯的一个或多个存储器装置，其中所述存储器管芯各自具有多个平面，所述方法包括：
在所述多个平面中选择两个或更多个平面；
合并与所选择的平面对应的随机读取命令；以及
根据合并的随机读取命令，控制所述存储器装置执行多平面读取操作。
16.根据权利要求15所述的存储器系统的操作方法，其中所述选择包括在各个存储器装置中的各个存储器管芯的所述多个平面中选择两个或更多个相邻平面。
17.根据权利要求15所述的存储器系统的操作方法，其中所述选择包括在各个存储器装置中的各个存储器管芯的所述多个平面中选择两个或更多个非相邻平面。
18.根据权利要求15所述的存储器系统的操作方法，其中所述选择包括在所述存储器装置中的所述存储器管芯的所述多个平面中分别选择不同存储器装置的两个或更多个相同平面。
CN201810639876.9A 2017-09-18 2018-06-20 存储器系统以及存储器系统的操作方法 Pending CN109521947A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170119414A KR20190031683A (ko) 2017-09-18 2017-09-18 메모리 시스템 및 메모리 시스템의 동작 방법
KR10-2017-0119414 2017-09-18

Publications (1)

Publication Number Publication Date
CN109521947A true CN109521947A (zh) 2019-03-26

Family

ID=65720201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810639876.9A Pending CN109521947A (zh) 2017-09-18 2018-06-20 存储器系统以及存储器系统的操作方法

Country Status (3)

Country Link
US (1) US20190087126A1 (zh)
KR (1) KR20190031683A (zh)
CN (1) CN109521947A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10761778B2 (en) * 2018-10-31 2020-09-01 International Business Machines Corporation Aggregation of read requests requesting common data objects into a common read operation in a data storage system for improving throughput
US11262947B2 (en) * 2019-11-27 2022-03-01 Western Digital Technologies, Inc. Non-volatile storage system with adaptive command processing
US20210272619A1 (en) * 2020-02-28 2021-09-02 Western Digital Technologies, Inc. Data Storage With Improved Read Performance By Avoiding Line Discharge
US11568921B2 (en) * 2021-05-12 2023-01-31 Micron Technology, Inc. Read-time overhead and power optimizations with command queues in memory device
WO2023173361A1 (en) * 2022-03-17 2023-09-21 Micron Technology, Inc. Techniques for efficiently handling misaligned sequential reads
US12045481B2 (en) 2022-03-30 2024-07-23 Netapp, Inc. Read amplification reduction in a virtual storage system when compression is enabled for a zoned checksum scheme
US12073117B2 (en) * 2022-04-08 2024-08-27 Netapp, Inc. Accumulating I/O operations into a single combined I/O operation for implementation by an underlying storage device layer
US11954348B2 (en) 2022-04-08 2024-04-09 Netapp, Inc. Combining data block I/O and checksum block I/O into a single I/O operation during processing by a storage stack
KR102617678B1 (ko) * 2022-12-30 2023-12-27 고려대학교 산학협력단 메모리 읽기 명령어 분류에 따른 선별적 메모리 접합 장치 및 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1918552A (zh) * 2003-12-30 2007-02-21 桑迪士克股份有限公司 基于主机使用特性的快闪存储器地址映射的适应性模式切换
US20080126641A1 (en) * 2006-08-31 2008-05-29 Irish John D Methods and Apparatus for Combining Commands Prior to Issuing the Commands on a Bus
CN104641418A (zh) * 2013-08-19 2015-05-20 株式会社东芝 存储系统
US20160283111A1 (en) * 2015-03-26 2016-09-29 Intel Corporation Read operations in memory devices
CN106030521A (zh) * 2014-02-14 2016-10-12 美光科技公司 命令排队

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100524266C (zh) * 2005-07-11 2009-08-05 辉达公司 在总线上以包的形式传输数据传输请求的方法及设备
US8456905B2 (en) * 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1918552A (zh) * 2003-12-30 2007-02-21 桑迪士克股份有限公司 基于主机使用特性的快闪存储器地址映射的适应性模式切换
US20080126641A1 (en) * 2006-08-31 2008-05-29 Irish John D Methods and Apparatus for Combining Commands Prior to Issuing the Commands on a Bus
CN104641418A (zh) * 2013-08-19 2015-05-20 株式会社东芝 存储系统
CN106030521A (zh) * 2014-02-14 2016-10-12 美光科技公司 命令排队
US20160283111A1 (en) * 2015-03-26 2016-09-29 Intel Corporation Read operations in memory devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
胡洋: ""高性能固态盘的多级并行性及算法研究"", 《中国博士学位论文全文数据库(信息科技辑)》 *

Also Published As

Publication number Publication date
US20190087126A1 (en) 2019-03-21
KR20190031683A (ko) 2019-03-27

Similar Documents

Publication Publication Date Title
CN110399311A (zh) 存储器系统及该存储器系统的操作方法
CN109521947A (zh) 存储器系统以及存储器系统的操作方法
CN108572927A (zh) 存储器系统及其操作方法
CN108304141A (zh) 存储器系统及其操作方法
CN109947358A (zh) 存储器系统及其操作方法
CN108733595A (zh) 存储器系统、包括其的数据处理系统及其操作方法
CN109388594A (zh) 存储器系统及其操作方法
CN109656472A (zh) 存储器系统及其操作方法
CN109935251A (zh) 存储器系统、其操作方法以及包括其的数据处理系统
CN110347330A (zh) 存储器系统及其操作方法
CN108388525A (zh) 存储器系统及其操作方法
CN107591182A (zh) 存储器系统及其操作方法
CN110473582A (zh) 存储器系统及其操作方法
CN110058797A (zh) 存储器系统及其操作方法
CN110362270A (zh) 存储器系统及其操作方法
CN109390003A (zh) 存储器系统及其操作方法
CN108932203A (zh) 数据处理系统和数据处理方法
CN110457230A (zh) 存储器系统及其操作方法
CN109271328A (zh) 存储器系统及其操作方法
CN109656469A (zh) 用于控制一个或多个存储器装置的控制器及其操作方法
CN110531922A (zh) 存储器系统、控制器及其操作方法
CN110532194A (zh) 存储器系统及其操作方法
CN110032471A (zh) 存储器系统及其操作方法
CN107807887A (zh) 存储器系统及其操作方法
CN110197692A (zh) 存储器系统及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190326