CN108304141A - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN108304141A
CN108304141A CN201710818782.3A CN201710818782A CN108304141A CN 108304141 A CN108304141 A CN 108304141A CN 201710818782 A CN201710818782 A CN 201710818782A CN 108304141 A CN108304141 A CN 108304141A
Authority
CN
China
Prior art keywords
data
memory
memory block
memory device
super
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710818782.3A
Other languages
English (en)
Other versions
CN108304141B (zh
Inventor
具德会
辛崇善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN108304141A publication Critical patent/CN108304141A/zh
Application granted granted Critical
Publication of CN108304141B publication Critical patent/CN108304141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0667—Virtualisation aspects at data level, e.g. file, record or object virtualisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2245—Memory devices with an internal cache buffer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种存储器系统，其包括：存储器装置，其包括第一存储块和具有同时可控制的第二存储块的超级存储块；以及控制器，其包括存储器，并且适于将对应于命令的数据存储在存储器中，判定命令的类型和数据的类型，并且基于命令的类型和数据的类型控制存储器装置以将数据写入第一存储块或超级存储块中。

Description

存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2017年1月12日向韩国知识产权局(KIPO)提交的申请号为10-2017-0005057的韩国专利申请的优先权，其全部公开内容通过引用并入本文。
技术领域
本发明的示例性实施例涉及一种存储器系统，且更特别地，涉及一种包括用于处理数据的存储器装置的存储器系统以及该存储器系统的操作方法。
背景技术
计算机环境范例已经变为可在任何时间和任何地点使用的普适计算系统。由于这个事实，诸如移动电话、数码相机和笔记本计算机的便携式电子装置的使用已经迅速增加。这些便携式电子装置通常使用具有一个或多个存储器装置的存储器系统来存储数据。存储器系统可用作便携式电子装置的主存储器装置或辅助存储器装置。
由于存储器系统没有移动部件，所以它们提供优良的稳定性、耐用性、高的信息存取速度以及低功耗。具有这种优点的存储器系统的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡以及固态驱动器(SSD)。
发明内容
各个实施例涉及一种控制器及其操作方法，其能够最小化存储器系统的复杂性和性能劣化并最大化存储器装置的使用效率，从而快速且稳定地针对存储器装置处理数据。
根据本发明的实施例，存储器系统包括：存储器装置，其包括第一存储块和具有同时可控制的第二存储块的超级存储块；以及控制器，其包括存储器，并且适于将对应于命令的数据存储在存储器中，判定命令的类型和数据的类型，并且基于命令的类型和数据的类型控制存储器装置以将数据写入第一存储块或超级存储块中。
当命令的类型是高速缓存flush命令时，控制器可以控制存储器装置以将数据写入超级存储块中。
当命令的类型是写入命令和强制单元访问(FUA)命令时，控制器可以控制存储器装置以将数据写入第一存储块中。
当命令的类型是写入命令且数据的类型是随机数据时，控制器可以控制存储器装置以将数据写入第一存储块中。
当命令的类型是写入命令且数据的类型是序列数据时，控制器可以控制存储器装置以将数据写入超级存储块中。
控制器可以通过以交错方法控制存储器装置来控制存储器装置以将数据同时写入超级存储块中。
控制器可以控制存储器装置以利用数据执行单触发编程操作，使得数据被编程在第二存储块中。
当数据的大小小于超级存储块的存储容量时，控制器可以控制存储器装置以将具有虚拟数据的数据写入超级存储块中。
当数据的大小小于超级存储块的存储容量时，控制器可以控制存储器装置以将具有存储器的另一数据的数据写入超级存储块中。
包括在第一存储块和超级存储块中的每一个存储器单元可以存储2位或更多位。
根据本发明的另一实施例，提供一种存储器和存储器装置的操作方法，该存储器装置包括第一存储块和具有同时可控制的第二存储块的超级存储块，该方法可以包括：将对应于命令的数据存储在存储器中；判定命令的类型和数据的类型；并基于命令的类型和数据的类型控制存储器装置以将数据写入第一存储块或超级存储块中。
在控制器控制存储器装置中，当命令的类型是高速缓存flush命令时，可以执行对存储器装置的控制以将数据写入超级存储块中。
在控制器控制存储器装置中，当命令的类型是写入命令和强制单元访问(FUA)命令时，可以执行对存储器装置的控制以将数据写入第一存储块中。
在控制器控制存储器装置中，当命令的类型是写入命令且数据的类型是随机数据时，可以执行对存储器装置的控制以将数据写入第一存储块中。
在控制器控制存储器装置中，当命令的类型是写入命令且数据的类型是序列数据时，可以执行对存储器装置的控制以将数据写入超级存储块中。
在控制器控制存储器装置中，可以通过交错方法执行对存储器装置的控制以将数据同时写入超级存储块中。
在控制器控制存储器装置中，可以执行对存储器装置的控制以利用数据执行单触发编程操作，使得数据被编程在第二存储块中。
在控制器控制存储器装置中，当数据的大小小于超级存储块的存储容量时，可以执行对存储器装置的控制以将具有虚拟数据的数据写入超级存储块中。
在控制器控制存储器装置中，当数据的大小小于超级存储块的存储容量时，可以执行对存储器装置的控制以将具有存储器的另一数据的数据写入超级存储块中。
包括在第一存储块和超级存储块中的每一个存储器单元可以存储2位或更多位。
附图说明
图1是说明根据本发明的实施例的数据处理系统的框图。
图2是说明在图1所示的存储器系统中采用的存储器装置的示意图。
图3是说明图2所示的存储器装置中的存储块的存储器单元阵列的示例性配置的电路图。
图4是说明出图2的存储器装置的示例性3-D结构的示意图。
图5说明图1的存储器系统。
图6是说明根据本发明的实施例的存储器系统的处理器单元的操作方法的流程图。
图7说明根据本发明的实施例的对存储块的编程操作。
图8说明根据本发明的实施例的对超级存储块的编程操作。
图9至图17是说明根据本发明的各个实施例的图1的数据处理系统的应用示例的简图。
具体实施方式
以下参照附图更详细地描述本发明的各个实施例。然而，注意到的是，本发明可以不同的其他实施例、形式及其变型实施，且不应被解释为限于本文所阐述的实施例。相反，提供所描述的实施例使得本公开将完整和全面并将本发明充分地传达给本发明所属领域的技术人员。在整个本公开中，相同的附图标记在本发明的各个附图和实施例中表示相同的部件。
将理解的是，虽然可在本文中使用术语“第一”、“第二”、“第三”等来描述各个元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与另一个元件区分开。因此，在不脱离本发明的精神和范围的情况下，以下描述的第一元件也可被称为第二元件或第三元件。
附图不一定按比例绘制，并且在一些情况下，为了清楚地说明实施例的特征，比例可能已经被夸大。
将进一步理解的是，当元件被称为“连接至”或“联接到”另一元件时，它可直接在其它元件上、连接至或联接到其它元件，或者可存在一个或多个中间元件。此外，还将理解的是，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的唯一元件，或者也可存在一个或多个中间元件。
本文使用的术语仅是为了描述特定实施例的目的，并不旨在限制本发明。
如本文所使用的，除非上下文另有明确说明，否则单数形式也旨在包括复数形式。
将进一步理解的是，当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，其说明所陈述元件的存在，并不排除一个或多个其它元件的存在或添加。如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任何和全部组合。
除非另有定义，否则本文使用的包括技术术语和科学术语的所有术语具有与本发明所属领域的普通技术人员基于本公开所通常理解的含义相同的含义。将进一步理解的是，诸如在常用字典中定义的那些术语的术语应当被解释为具有与其在本公开和相关技术语境中的含义一致的含义，并且将不以理想化或过于正式的意义来解释，除非本文中明确地这样定义。
在下面的描述中，为了提供对本发明的全面理解，描述了大量具体细节。本发明可在没有一些或全部这些具体细节的情况下被实施。在其它情况下，为了避免不必要地模糊本发明，未详细地描述公知的进程结构和/或进程。
还注意的是，在一些情况下，如对于相关领域的技术人员显而易见的是，除非另有明确说明，否则结合一个实施例所描述的特征或元件可单独使用或与另一个实施例的其它特征或元件组合使用。
图1是说明根据本发明的实施例的数据处理系统100的框图。
参照图1，数据处理系统100可包括被可操作地联接至存储器系统110的主机102。
主机102可包括诸如移动电话、MP3播放器和膝上型计算机的便携式电子装置或诸如台式电脑、游戏机、TV和投影仪的非便携式电子装置。
存储器系统110可响应于主机102的请求操作以为主机102存储数据。存储器系统110的非限制性示例可包括固态驱动器(SSD)、多媒体卡(MMC)、安全数字(SD)卡、通用存储总线(USB)装置、通用闪存(UFS)装置、标准闪存(CF)卡、智能媒体卡(SMC)、个人计算机存储卡国际协会(PCMCIA)卡和记忆棒。MMC可包括嵌入式MMC(eMMC)、缩小尺寸的MMC(RS-MMC)和微型MMC，SD卡可包括迷你-SD卡和微型-SD卡。
存储器系统110可通过各种类型的存储装置实施。包括在存储器系统110中的存储装置的非限制性示例可包括诸如DRAM动态随机存取存储器(DRAM)和静态RAM(SRAM)的易失性存储器装置和诸如以下的非易失性存储器装置：只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM)和闪速存储器。闪速存储器可具有三维(3D)堆叠结构。
存储器系统110可包括存储器装置150和控制器130。存储器装置150可为主机120存储数据，并且控制器130可控制将数据存储到存储器装置150中。
控制器130和存储器装置150可被集成到单个半导体装置中，单个半导体装置可被包括在如上所例示的各种类型的存储器系统中。
存储器系统110的非限制性应用示例可包括计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑盒、数码相机、数字多媒体广播(DMB)播放器、三维电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、构成数据中心的存储装置、能够在无线环境下传输/接收信息的装置、构成家庭网络的各种电子装置之一、构成计算机网络的各种电子装置之一、构成远程信息处理网络的各种电子装置之一、射频识别(RFID)装置或构成计算系统的各种部件之一。
存储器装置150可以是非易失性存储器装置，并且即使不供应电力，其也可保留其中存储的数据。存储器装置150可通过写入操作来存储从主机102提供的数据，并且通过读取操作将存储在其中的数据提供给主机102。存储器装置150可包括多个存储器管芯(未示出)，每个存储器管芯包括多个平面(未示出)，每个平面包括多个存储块152至156，存储块152至156中的每一个可包括多个页面，并且每个页面可包括联接到字线的多个存储器单元。
控制器130可响应于来自主机102的请求控制存储器装置150。例如，控制器130可将从存储器装置150读取的数据提供给主机102，并将从主机102提供的数据存储至存储器装置150中。对于该操作，控制器130可控制存储器装置150的读取操作、写入操作、编程操作和擦除操作。
控制器130可包括主机接口(I/F)单元132、处理器134、错误校正码(ECC)单元138、电源管理单元(PMU)140、NAND闪速控制器(NFC)142以及存储器144，其全部通过内部总线可操作地联接。
主机接口单元132可被配置成处理主机102的命令和数据，并可通过诸如以下的各种接口协议中的一种或多种与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速外围组件互连(PCI-E)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小型磁盘接口(ESDI)以及电子集成驱动器(IDE)。
ECC单元138可检测并校正包括在从存储器装置150读取的数据中的错误。换言之，ECC单元138可通过在ECC编码进程期间使用的ECC代码对从存储器装置150读取的数据执行错误校正解码进程。根据错误校正解码进程的结果，ECC单元138可输出信号，例如错误校正成功/失败信号。当错误位的数量大于可校正错误位的阈值时，ECC单元138不校正错误位，并且可输出错误校正失败信号。
ECC单元138可通过诸如以下的编码调制执行错误校正：低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(Bose-Chaudhri-Hocquenghem，BCH)码、turbo码、里德-所罗门(Reed-Solomon)码、卷积码、递归系统码(RSC)、网格编码调制(TCM)以及分组编码调制(BCM)。然而，ECC单元138不限于此。ECC单元138可包括用于错误校正的所有电路、模块、系统或装置。
PMU 140可提供和管理控制器130的电力。
NFC 142可用作存储器/存储接口，其用于接口连接控制器130和存储器装置150使得控制器130响应于来自主机102的请求来控制存储器装置150。当存储器装置150是闪速存储器或具体地是NAND闪速存储器时，NFC 142可在处理器134的控制下生成用于存储器装置150的控制信号并处理待被提供给存储器装置150的数据。NFC 142可用作处理控制器130和存储器装置150之间的命令和数据的接口(例如，NAND闪存接口)。具体地，NFC 142可支持控制器130和存储器装置150之间的数据传输。
存储器144可用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。控制器130可响应于来自主机102的请求控制存储器装置150执行读取操作、写入操作、编程操作和擦除操作。控制器130可将从存储器装置150读取的数据提供给主机102并可将从主机102提供的数据存储到存储器装置150中。存储器144可存储控制器130和存储器装置150执行这些操作所需的数据。
存储器144可通过易失性存储器来实施。例如，存储器144可通过静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实施。存储器144可设置在控制器130内部或外部。图1例示了设置在控制器130内部的存储器144。在实施例中，存储器144可通过具有在存储器144和控制器130之间传输数据的存储器接口的外部易失性存储器来实施。
处理器134可控制存储器系统110的全部操作。处理器134可驱动固件来控制存储器系统110的全部操作。固件可被称为闪存转换层(FTL)。
控制器130的处理器134可包括用于执行存储器装置150的坏块管理操作的管理单元(未示出)。管理单元可执行坏块管理操作，其用于检查被包括在存储器装置150中的多个存储块152至156中在编程操作期间由于NAND闪速存储器的特性发生编程失败的坏块。管理单元可将坏块的编程失败数据写入到新的存储块。在具有3D堆叠结构的存储器装置150中，坏块管理操作可能降低存储器装置150的使用效率和存储器系统110的可靠性。因此，需要更可靠地执行坏块管理操作。
图2是说明存储器装置150的示意图。
参照图2，存储器装置150可包括多个存储块0至N-1，并且块0至N-1中的每一个可包括多个页面，例如2M个页面，页面的数量可根据电路设计而变化。包括在各个存储块0至N-1中的存储器单元可以是下列中的一个或多个：存储1位数据的单层单元(SLC)、存储2位数据的多层单元(MLC)、存储3位数据的三层单元(TLC)、存储4位数据的四层单元(QLC)、存储5位或更多位数据的多层单元等。
图3是说明存储器装置150中的存储块的存储器单元阵列的示例性配置的电路图。
参照图3，可对应于存储器系统110的存储器装置150中包括的多个存储块152至156中的任一个的存储块330可包括联接到多个相应位线BL0至BLm-1的多个单元串340。每列单元串340可包括一个或多个漏极选择晶体管DST和一个或多个源极选择晶体管SST。多个存储器单元MC0至MCn-1可以串联地联接在选择晶体管DST和SST之间。在实施例中，存储器单元晶体管MC0至MCn-1中的每一个可通过能够存储多位数据信息的MLC来实施。单元串340中的每一个可被电联接到多个位线BL0至BLm-1中的对应位线。例如，如图3所示，第一单元串被联接到第一位线BL0，最后的单元串被联接到最后的位线BLm-1。
虽然图3示出了NAND闪速存储器单元，但是本发明不限于此。应注意的是，存储器单元可以是NOR闪速存储器单元，或包括组合在其中的两种或更多种存储器单元的混合闪速存储器单元。还应注意的是，存储器装置150可以是包括作为电荷存储层的导电浮栅的闪速存储器装置，或者包括作为电荷存储层的绝缘层的电荷撷取闪速(CTF)存储器装置。
存储器装置150可进一步包括提供字线电压的电压供应单元310，字线电压包括根据操作模式供应至字线的编程电压、读取电压和通过电压。电压供应单元310的电压生成操作可通过控制电路(未示出)来控制。在控制电路的控制下，电压供应单元310可选择存储器单元阵列的存储块(或扇区)中的一个、选择被选择的存储块的字线中的一个以及将字线电压提供给被选择的字线和未选择的字线。
存储器装置150可包括由控制电路控制的读取/写入电路320。在验证/正常读取操作期间，读取/写入电路320可用作读出放大器，其用于从存储器单元阵列读取数据。在编程操作期间，读取/写入电路320可用作根据待被存储在存储器单元阵列中的数据驱动位线的写入驱动器。在编程操作期间，读取/写入电路320可从缓冲器(未示出)接收待被存储到存储器单元阵列中的数据，并根据接收的数据驱动位线。读取/写入电路320可包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器322至326，并且页面缓冲器322至326中的每一个可包括多个锁存器(未示出)。
图4是说明存储器装置150的示例性3D结构的示意图。
存储器装置150可通过2D或3D存储器装置来实施。具体地，如图4所示，存储器装置150可通过具有3D堆叠结构的非易失性存储器装置来实施。当存储器装置150具有3D结构时，存储器装置150可包括多个存储块BLK0至BLKN-1，存储块中的每一个具有3D结构(或垂直结构)。
图5说明存储器系统110。
存储器系统110可以包括控制器130和存储器装置150。控制器130可以包括处理器单元134和存储器单元144。
处理器单元134可以单独地控制或同时控制存储器装置150的存储块。另外，处理器单元134可以通过将存储器装置150的存储块分组成存储块组来管理它们，每个存储块组包括被同时控制的超级存储块。图5示例性地示出存储器系统，其中处理器单元134单独控制存储器装置150的存储器管芯511至514的第一存储块BLK0至BLK3，并且同时控制作为单个超级存储块520的存储器装置150的存储器管芯511至514的第二存储块BLK4至BLK7。
当数据被写入第二存储块BLK4至BLK7或超级存储块520中时，处理器单元134可以通过诸如下列的交错方法同时控制第二存储块BLK4至BLK7：通道交错方法、存储器管芯交错方法，存储器芯片交错方法和路径(way)交错方法。
处理器单元134可以通过使用控制器130的存储器单元144来处理主机102的命令。具体来说，当从主机102提供命令时，处理器单元134可将对应于命令的数据存储在存储器单元144中，并将数据写入存储器装置150的存储器芯片511至514的第一存储块BLK0至BLK3或超级存储块520中。
处理器单元134可以能够通过单触发编程操作将对应于命令的数据共同写入第一存储块BLK0至BLK3或超级存储块520中。具体地说，例如，处理器单元134可以将对应于被接收的命令的数据同时写入第一存储块BLK0的3个页面中。另外，处理器单元134可以将对应于被接收的命令的数据同时写入超级存储块520的12个页面中。虽然图5说明一个存储块包括3个页面且一个超级存储块包括4个存储块，但是这只是一个实施例，并且包括在一个存储块中的页面的数量和包括在一个超级存储块中的存储块的数量并不限于此。
另外，当对应于被接收的命令的数据的大小小于第一参考大小(例如，等于或小于第一存储块BLK0的三个页面的存储容量的数据大小)时，处理器单元134可以向对应于命令的数据添加根据需要的数量的虚拟数据以补偿被接收的命令的数据的大小与第一参考大小之差，然后处理器单元134可在第一存储块BLK0中利用添加虚拟的数据执行单触发编程操作。例如，当对应于被接收的命令的数据可被存储在2个页面中时，处理器单元134可以向数据添加对应于1个页面的大小的虚拟数据，然后在第一存储块BLK0中利用添加虚拟的数据执行单触发编程操作。
当对应于被接收的命令的数据的大小大于第一参考大小(例如，等于或小于第一存储块BLK0的3个页面的存储容量的数据大小)但小于对应于超级存储块的大小的第二参考大小时，处理器单元134可以向对应于命令的数据添加根据需要的数量的虚拟数据以补偿被接收的命令的数据的大小与第二参考大小之差。然后处理器134可在超级存储块520中利用添加虚拟的数据执行单触发编程操作。例如，当对应于命令的数据可被存储在8个页面中时，处理器单元134可以向数据添加对应于4个页面的大小的虚拟数据，然后在超级存储块520中利用添加虚拟的数据执行单触发编程操作。
可选地，在对超级存储块520的写入操作期间，处理器单元134可以等待直到第二参考大小的数据被存储在存储器单元144中，然后利用第二参考大小的数据对超级存储块520执行单触发编程操作，使得存储在存储器单元144中的第二参考大小的数据被编程在超级存储块520中。
如上所述，本发明提供了与现有系统相关联的问题的简洁的解决方案，但是当处理器单元将大小较小的数据写入超级存储块中时，该解决方案存在可能浪费地使用存储器装置的存储空间的问题。另外，由于数据必须被存储在控制器的存储器单元中很长时间以便处理器单元将存储器单元的存储数据写入到超级存储块中，所以处理器单元可能不能充分利用存储器单元。由于该原因，现有存储器系统的性能可能会劣化。另外，当本发明的处理器单元134将数据写入第一存储块BLK0至BLK3中时，因为存储在第一存储块BLK0至BLK3中的数据可通过交错方法被读取，所以存储器系统110的读取操作性能得到改善。因此，根据本发明，需要在第一存储块BLK0至BLK3和超级存储块520之间选择待用于存储数据的存储块，并将数据写入选择的存储块中。
根据本发明的实施例，存储器系统110的处理器单元134可以基于从主机102提供的命令的类型以及对应于该命令的数据的类型在第一存储块BLK0至BLK3和超级存储块520之间选择至少一个，并将数据写入选择的存储块中。
例如，命令可以是强制单元访问(FUA)命令，并且处理器单元134可以将对应于FUA命令的数据写入第一存储块BLK0至BLK3中。FUA命令可以是用于将数据立即写入存储器装置150中的命令。
在另一示例中，当从主机102传输的命令是高速缓存flush命令时，处理器单元134可以将对应于高速缓存flush命令的数据写入超级存储块520中。此处，高速缓存flush命令可以是用于将存储器单元144的数据写入存储器装置150中的命令。
随后，关于与命令对应的数据的类型，当与命令对应的数据是随机数据时，处理器单元134可将数据写入第一存储块BLK0至BLK3中。此处，随机数据可以是其逻辑块地址不连续的数据。
另外，关于与命令对应的数据的类型，当数据是序列数据时，处理器单元134可以将与命令对应的数据写入超级存储块520中。此处，序列数据可以是其逻辑块地址连续的数据。
在下文中，假设该命令是写入命令而不是FUA命令。
图6是说明根据本发明的实施例的存储器系统110的处理器单元134的操作方法的流程图。
图7说明根据本发明的实施例的对存储器系统110中的第一存储块BLOCK0的编程操作。
图8说明根据本发明的实施例的对存储器系统110中的超级存储块520的编程操作。
参照图6，例如，处理器单元134可以在步骤S610中判定从主机102接收的命令是否是写入命令(“数据命令”)。当命令是写入命令(步骤S610中为“是”)时，处理器单元134可以进行步骤S620。当命令不是写入命令(步骤S610中为“否”)时，处理器单元134可以进行步骤S660。
例如，参照图7，因为对应于命令的数据是对应于逻辑块地址17、57和77的数据LBA17、LBA 57和LBA 77(下文中，对应于逻辑块地址的数据被称为“逻辑块数据”)，所以处理器单元134可以判定该命令为写入命令，并且进行步骤S620。
另外，例如，参照图8，因为对应于命令的数据是逻辑块数据LBA 0至LBA 11，所以处理器单元134可以判定该命令为写入命令，并进行步骤S620。
然而，例如，当命令是高速缓存flush命令时，处理器单元134可以判定该命令不是写入命令，并且进行步骤S660。
在步骤S620中，判定该命令是否为FUA命令。当命令是FUA命令(步骤S620中为“是”)时，处理器单元134可以进行步骤S630。当命令不是FUA命令(步骤S620中为“否”)时，处理器单元134可以进行步骤S640。简而言之，处理器单元134可以在步骤S620中判定对应于从主机102传输的命令的数据是否为将被立即写入存储器装置150中的数据。
在步骤S630中，处理器单元134可以将对应于命令的数据写入存储器装置150的第一存储块BLK0至BLK3中。
参照图7，处理器单元134可以将存储在存储器单元144中的对应于命令的逻辑块数据LBA 17、LBA 57和LBA 77写入第一存储块BLK0中。
在步骤S640中，判定对应于命令的数据是否是序列数据。当对应于命令的数据是序列数据(步骤S640中为“是”)时，处理器单元134可以进行步骤650。当对应于命令的数据不是序列数据(步骤S640中为“否”)时，处理器单元134可以进行步骤630。
参照图8，因为存储在存储器单元144中的对应于命令的逻辑块数据LBA 0至LBA11是序列数据，所以处理器单元134可以进行步骤S650。然而，如图7所示，因为存储在存储器单元144中的对应于命令的逻辑块数据LBA 17、LBA 57和LBA 77是随机数据，所以处理器单元134可以进行步骤S630并且逻辑块数据LBA 17、LBA 57和LBA 77可被写入第一存储块BLK0中。
在步骤S650中，处理器单元134可以将对应于命令的数据写入存储器装置150的超级存储块520中。
如图8所示，处理器单元134可以将存储在存储器单元144中的对应于命令的逻辑块数据LBA 0至LBA 11写入超级存储块BLK4至BLK7中。
在步骤S660中，判定该命令是否是高速缓存flush命令。当命令是高速缓存flush命令(步骤S660中为“是”)时，处理器单元134可以进行步骤S650。否则，当命令不是高速缓存flush命令(步骤S660中为“否”)时，处理器单元134可以进行步骤S670。
在步骤S670中，处理器单元134可以向存储器装置150发出命令。换句话说，由于在步骤S670中判定该命令既不是写入命令也不是高速缓存flush命令，所以处理器单元134可以向存储器装置150发出从主机102提供的命令以便控制存储器装置150响应于发出的命令执行操作。
由于根据本发明的实施例的存储器系统110基于预定的条件在第一存储块BLK0至BLK3和超级存储块520之间选择存储块，并将数据写入选择的存储器单元中，所以可以增加存储器装置150的效率。简而言之，可以减小存储在存储器装置150中的虚拟数据的大小。
此外，因为根据本发明的实施例的存储器系统110将序列数据存储在超级存储块520中，所以可以提高存储器装置150的读取操作性能。
图9至图17是说明数据处理系统100的应用示例的示意图。
图9是示意性说明包括根据本实施例的存储器系统的数据处理系统的另一示例的简图。图9示意性说明了应用根据本实施例的存储器系统的存储卡系统。
参照图9，存储卡系统6100可包括存储器控制器6120、存储器装置6130和连接器6110。
更具体地，存储器控制器6120可被连接至通过非易失性存储器实施的存储器装置6130，并被配置成访问存储器装置6130。例如，存储器控制器6120可被配置成控制存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可被配置成提供存储器装置6130和主机之间的接口并驱动固件以控制存储器装置6130。也就是说，存储器控制器6120可对应于参照图1和图5描述的存储器系统110的控制器130，并且存储器装置6130可对应于参照图1和图5描述的存储器系统110的存储器装置150。
因此，存储器控制器6120可包括RAM、处理单元、主机接口、存储器接口和错误校正单元。存储器控制器6120可进一步包括图5所示的元件。
存储器控制器6120可通过连接器6110与例如图1的主机102的外部装置通信。例如，如参照图1所述，存储器控制器6120可被配置成通过诸如以下的各种通信协议中的一种或多种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(EDSI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、WIFI以及蓝牙。因此，根据本实施例的存储器系统和数据处理系统可应用于有线/无线电子装置，或者特别是移动电子装置。
存储器装置6130可通过非易失性存储器来实施。例如，存储器装置6130可通过诸如以下的各种非易失性存储器装置来实施：可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)以及自旋转移力矩磁性RAM(STT-MRAM)。存储器装置6130可包括如图5的存储器装置150中的多个管芯。
存储器控制器6120和存储器装置6130可被集成至单个半导体装置中。例如，存储器控制器6120和存储器装置6130可通过集成至单个半导体装置中构成固态驱动器(SSD)。另外，存储器控制器6120以及存储器装置6130可构成诸如以下的存储卡：PC卡(PCMCIA：个人计算机存储卡国际协会)、标准闪存(CF)卡、智能媒体卡(例如，SM和SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC、微型MMC和eMMC)、SD卡(例如，SD、迷你SD、微型SD和SDHC)以及通用闪存(UFS)。
图10是示意性说明包括根据本实施例的存储器系统的数据处理系统的另一示例的简图。
参照图10，数据处理系统6200可包括具有一个或多个非易失性存储器的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。图10所示的数据处理系统6200可作为如参照图1所描述的诸如存储卡(CF、SD、微型SD等)或USB装置的存储介质。存储器装置6230可对应于图1和图5所示的存储器系统110中的存储器装置150，并且存储器控制器6220可对应于图1和图5所示的存储器系统110中的控制器130。
存储器控制器6220可响应于主机6210的请求控制对存储器装置6230的读取操作、写入操作或擦除操作，并且存储器控制器6220可包括一个或多个CPU 6221、诸如RAM 6222的缓冲存储器、ECC电路6223、主机接口6224以及诸如NVM接口6225的存储器接口。
CPU 6221可控制对存储器装置6230的全部操作，例如读取操作、写入操作、文件系统管理操作和坏页面管理操作。RAM 6222可根据CPU6221的控制来操作且用作工作存储器、缓冲存储器或高速缓冲存储器。当RAM 6222用作工作存储器时，通过CPU 6221处理的数据可被临时存储在RAM 6222中。当RAM 6222用作缓冲存储器时，RAM 6222可用于缓冲从主机6210传输到存储器装置6230的数据或从存储器装置6230传输到主机6210的数据。当RAM6222用作高速缓冲存储器时，RAM 6222可辅助低速存储器装置6230以高速运行。
ECC电路6223可对应于图1所示的控制器130的ECC单元138。如参照图1所述，ECC电路6223可生成用于校正从存储器装置6230提供的数据的失效位或错误位的ECC(错误校正码)。ECC电路6223可对提供给存储器装置6230的数据执行错误校正编码，从而形成具有奇偶校验位的数据。奇偶校验位可被存储在存储器装置6230中。ECC电路6223可对从存储器装置6230输出的数据执行错误校正解码。此时，ECC电路6223可使用奇偶校验位来校正错误。例如，如参照图1所述，ECC电路6223可使用LDPC码、BCH码、turbo码、里德-所罗门码、卷积码、RSC或诸如TCM或BCM的编码调制来校正错误。
存储器控制器6220可通过主机接口6224向主机6210传输数据/接收来自主机6210的数据，并通过NVM接口6225向存储器装置6230传输数据/接收来自存储器装置6230的数据。主机接口6224可通过PATA总线、SATA总线、SCSI、USB、PCIe或NAND接口连接至主机6210。存储器控制器6220可利用诸如WiFi或长期演进(LTE)的移动通信协议具有无线通信功能。存储器控制器6220可连接至外部装置，例如主机6210或另一个外部装置，然后向外部装置传输数据/接收来自外部装置的数据。特别地，由于存储器控制器6220被配置成通过各种通信协议中的一种或多种与外部装置通信，因此根据本实施例的存储器系统和数据处理系统可被应用于有线/无线电子装置或特别是移动电子装置。
图11是示意性说明包括根据本实施例的存储器系统的数据处理系统的框图。图11示意性示出应用根据本实施例的存储器系统的SSD。
参照图11，SSD 6300可包括控制器6320和包括多个非易失性存储器的存储器装置6340。控制器6320可对应于图1和图5的存储器系统110中的控制器130，并且存储器装置6340可对应于图1和图5的存储器系统中的存储器装置150。
更具体地，控制器6320可通过多个通道CH1至CHi连接至存储器装置6340。控制器6320可包括一个或多个处理器6321、缓冲存储器6325、ECC电路6322、主机接口6324以及诸如非易失性存储器接口6326的存储器接口。
缓冲存储器6325可临时存储从主机6310提供的数据或从包括在存储器装置6340中的多个闪速存储器NVM提供的数据，或者临时存储多个闪速存储器NVM的元数据，例如，包括映射表的映射数据。缓冲存储器6325可通过诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器或诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器来实施。为便于描述，图11说明缓冲存储器6325存在于控制器6320中。然而，缓冲存储器6325可存在于控制器6320的外部。
ECC电路6322可在编程操作期间计算待被编程到存储器装置6340的数据的ECC值，在读取操作期间基于ECC值对从存储器装置6340读取的数据执行错误校正操作，并在失效数据恢复操作期间对从存储器装置6340恢复的数据执行错误校正操作。
主机接口6324可提供与诸如主机6310的外部装置的接口功能，并且非易失性存储器接口6326可提供与通过多个通道连接的存储器装置6340的接口功能。
此外，可提供应用了图1和图5的存储器系统110的多个SSD 6300来实施数据处理系统，例如，RAID(独立磁盘冗余阵列)系统。此时，RAID系统可包括多个SSD 6300和用于控制多个SSD 6300的RAID控制器。当RAID控制器响应于从主机6310提供的写入命令执行编程操作时，RAID控制器可根据多个RAID级别，即，从主机6310提供的写入命令的RAID级别信息，在SSD 6300中选择一个或多个存储器系统或SSD 6300，并将对应于写入命令的数据输出到选择的SSD 6300。此外，当RAID控制器响应于从主机6310提供的读取命令执行读取操作时，RAID控制器可根据多个RAID级别，即，从主机6310提供的读取命令的RAID级别信息，在SSD6300中选择一个或多个存储器系统或SSD 6300，并将从所选择的SSD6300读取的数据提供给主机6310。
图12是示意性说明包括根据本实施例的存储器系统的数据处理系统的另一示例的简图。图12示意性说明应用了根据本实施例的存储器系统的嵌入式多媒体卡(eMMC)。
参照图12，eMMC 6400可包括控制器6430和通过一个或多个NAND闪速存储器实施的存储器装置6440。控制器6430可对应于图1至图8的存储器系统110中的控制器130，并且存储器装置6440可对应于图1和图8的存储器系统110中的存储器装置150。
更具体地，控制器6430可通过多个通道连接至存储器装置6440。控制器6430可包括一个或多个内核6432、主机接口6431和诸如NAND接口6433的存储器接口。
内核6432可控制eMMC 6400的全部操作，主机接口6431可提供控制器6430和主机6410之间的接口功能，并且NAND接口6433可提供存储器装置6440和控制器6430之间的接口功能。例如，主机接口6431可用作并行接口，例如参照图1所描述的MMC接口。此外，主机接口6431可用作串行接口，例如UHS((超高速)-I/UHS-II)接口。
图13至图16是示意性说明包括根据本实施例的存储器系统的数据处理系统的简图。图13至图16示意性说明应用根据本实施例的存储器系统的UFS(通用闪存)系统。
参照图13至图16，UFS系统6500、6600、6700和6800可分别包括主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830。主机6510、6610、6710和6810可用作有线/无线电子装置或特别是移动电子装置的应用处理器，UFS装置6520、6620、6720和6820可用作嵌入式UFS装置，并且UFS卡6530、6630、6730和6830可用作外部嵌入式UFS装置或可移除UFS卡。
各个UFS系统6500、6600、6700和6800中的主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过UFS协议与诸如有线/无线电子装置或特别是移动电子装置的外部装置通信，并且UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过图1至图5所示的存储器系统110来实施。例如，在UFS系统6500、6600、6700和6800中，UFS装置6520、6620、6720和6820可以参照图10至图12描述的数据处理系统6200、SSD 6300或eMMC 6400的形式来实施，并且UFS卡6530、6630、6730和6830可以参照图9描述的存储卡系统6100的形式来实施。
此外，在UFS系统6500、6600、6700和6800中，主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过UFS接口，例如，MIPI(移动行业处理器接口)中的MIPI M-PHY和MIPI统一协议(UniPro)彼此通信。此外，UFS装置6520、6620、6720和6820与UFS卡6530、6630、6730和6830可通过除UFS协议以外的各种协议，例如，UFD、MMC、SD、迷你SD和微型SD彼此通信。
在图13所示的UFS系统6500中，主机6510、UFS装置6520以及UFS卡6530中的每一个可包括UniPro。主机6510可执行交换操作，以便与UFS装置6520和UFS卡6530通信。特别地，主机6510可通过例如UniPro处的L3交换的链路层交换与UFS装置6520或UFS卡6530通信。此时，UFS装置6520和UFS卡6530可通过主机6510的UniPro处的链路层交换来彼此通信。在本实施例中，为便于描述，已经例示了其中一个UFS装置6520和一个UFS卡6530连接至主机6510的配置。然而，多个UFS装置和UFS卡可并联或以星型形式连接至主机6510，并且多个UFS卡可并联或以星型形式连接至UFS装置6520，或者串联或以链型形式连接至UFS装置6520。
在图14所示的UFS系统6600中，主机6610、UFS装置6620和UFS卡6630中的每一个可包括UniPro，并且主机6610可通过执行交换操作的交换模块6640，例如，通过在UniPro处执行链路层交换例如L3交换的交换模块6640，与UFS装置6620或UFS卡6630通信。UFS装置6620和UFS卡6630可通过UniPro处的交换模块6640的链路层交换来彼此通信。在本实施例中，为便于描述，已经例示了其中一个UFS装置6620和一个UFS卡6630连接至交换模块6640的配置。然而，多个UFS装置和UFS卡可并联或以星型形式连接至交换模块6640，并且多个UFS卡可串联或以链型形式连接至UFS装置6620。
在图15所示的UFS系统6700中，主机6710、UFS装置6720和UFS卡6730中的每一个可包括UniPro，并且主机6710可通过执行交换操作的交换模块6740，例如通过在UniPro处执行链路层交换例如L3交换的交换模块6740，与UFS装置6720或UFS卡6730通信。此时，UFS装置6720和UFS卡6730可通过UniPro处的交换模块6740的链路层交换来彼此通信，并且交换模块6740可在UFS装置6720内部或外部与UFS装置6720集成为一个模块。在本实施例中，为便于描述，已经例示了其中一个UFS装置6720和一个UFS卡6730连接至交换模块6740的配置。然而，每个都包括交换模块6740和UFS装置6720的多个模块可并联或以星型形式连接至主机6710，或者串联或以链型形式彼此连接。此外，多个UFS卡可并联或以星型形式连接至UFS装置6720。
在图16所示的UFS系统6800中，主机6810、UFS装置6820和UFS卡6830中的每一个可包括M-PHY和UniPro。UFS装置6820可执行交换操作，以便与主机6810和UFS卡6830通信。特别地，UFS装置6820可通过用于与主机6810通信的M-PHY和UniPro模块和用于与UFS卡6830通信的M-PHY和UniPro模块之间的交换操作，例如通过目标ID(标识符)交换操作，来与主机6810或UFS卡6830通信。此时，主机6810和UFS卡6830可通过UFS装置6820的M-PHY和UniPro模块之间的目标ID交换来彼此通信。在本实施例中，为便于描述，已经例示了其中一个UFS装置6820连接至主机6810且一个UFS卡6830连接至UFS装置6820的配置。然而，多个UFS装置可并联或以星型形式连接至主机6810，或串联或以链型形式连接至主机6810，并且多个UFS卡可并联或以星型形式连接至UFS装置6820，或串联或以链型形式连接至UFS装置6820。
图17是示意性说明包括根据实施例的存储器系统的数据处理系统的另一示例的简图。图17是示意性说明应用了根据本实施例的存储器系统的用户系统的简图。
参照图17，用户系统6900可包括应用处理器6930、存储器模块6920、网络模块6940、存储模块6950和用户接口6910。
更具体地，应用处理器6930可驱动包括在诸如OS的用户系统6900中的组件，并且包括控制包括在用户系统6900中的组件的控制器、接口和图形引擎。应用处理器6930可作为片上系统(SoC)被提供。
存储器模块6920可用作用户系统6900的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块6920可包括诸如DRAM、SDRAM、DDR SDRAM、DDR2SDRAM、DDR3SDRAM、LPDDR SDARM、LPDDR2SDRAM或LPDDR3SDRAM的易失性RAM，或诸如PRAM、ReRAM、MRAM或FRAM的非易失性RAM。例如，可基于堆叠式封装(POP)封装和安装应用处理器6930和存储器模块6920。
网络模块6940可与外部装置通信。例如，网络模块6940不仅可支持有线通信，而且可支持各种无线通信协议，诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、全球微波接入互操作性(WiMAX)、无线局域网(WLAN)、超宽带(UWB)、蓝牙、无线显示(WI-DI)，从而与有线/无线电子装置或特别是移动电子装置通信。因此，根据本发明的实施例的存储器系统和数据处理系统可应用于有线/无线电子装置。网络模块6940可被包括在应用处理器6930中。
存储模块6950可存储数据，例如从应用处理器6930提供的数据，然后可将所存储的数据传输到应用处理器6930。存储模块6950可通过诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(ReRAM)、NAND闪存、NOR闪存和3D NAND闪存的非易失性半导体存储器装置来实施，并且可被提供为诸如用户系统6900的存储卡或外部驱动器的可移除存储介质。存储模块6950可对应于参照图1至图8描述的存储器系统110。此外，存储模块6950可被实施为如上参照图11至图16所述的SSD、eMMC和UFS。
用户接口6910可包括用于向应用处理器6930输入数据或命令或者用于将数据输出到外部装置的接口。例如，用户接口6910可包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口，以及诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和电动机的用户输出接口。
此外，当图1至图8的存储器系统110应用于用户系统6900的移动电子装置时，应用处理器6930可控制移动电子装置的全部操作，并且网络模块6940可用作用于控制与外部装置的有线/无线通信的通信模块。用户接口6910可在移动电子装置的显示/触摸模块上显示通过处理器6930处理的数据或支持从触摸面板接收数据的功能。
根据本发明的实施例，存储器系统和存储器系统的操作方法能够通过使用存储器装置快速且稳定地处理数据同时最小化存储器系统的复杂性和性能劣化并最大化使用存储器装置的效率。
虽然已经针对具体实施例描述了本发明，但是对于本领域技术人员显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可进行各种改变和修改。

Claims (20)

1.一种存储器系统，其包括：
存储器装置，其包括第一存储块和具有同时可控制的第二存储块的超级存储块；以及
控制器，其包括存储器，并且适于将对应于命令的数据存储在所述存储器中，判定所述命令的类型和所述数据的类型，并且基于所述命令的类型和所述数据的类型控制所述存储器装置以将所述数据写入所述第一存储块或所述超级存储块中。
2.根据权利要求1所述的存储器系统，其中当所述命令的类型是高速缓存flush命令时，所述控制器控制所述存储器装置以将所述数据写入所述超级存储块中。
3.根据权利要求1所述的存储器系统，其中当所述命令的类型是写入命令和强制单元访问命令即FUA命令时，所述控制器控制所述存储器装置以将所述数据写入所述第一存储块中。
4.根据权利要求3所述的存储器系统，其中当所述命令的类型是写入命令并且所述数据的类型是随机数据时，所述控制器控制所述存储器装置以将所述数据写入所述第一存储块中。
5.根据权利要求3所述的存储器系统，其中当所述命令的类型是写入命令并且所述数据的类型是序列数据时，所述控制器控制所述存储器装置以将所述数据写入所述超级存储块中。
6.根据权利要求5所述的存储器系统，其中所述控制器通过以交错方法控制所述存储器装置来控制所述存储器装置以将所述数据同时写入所述超级存储块中。
7.根据权利要求6所述的存储器系统，其中所述控制器控制所述存储器装置以利用所述数据执行单触发编程操作，使得所述数据被编程在所述第二存储块中。
8.根据权利要求5所述的存储器系统，其中当所述数据的大小小于所述超级存储块的存储容量时，所述控制器控制所述存储器装置以将具有虚拟数据的所述数据写入所述超级存储块中。
9.根据权利要求5所述的存储器系统，其中当所述数据的大小小于所述超级存储块的存储容量时，所述控制器控制所述存储器装置以将具有所述存储器的另一数据的所述数据写入所述超级存储块中。
10.根据权利要求5所述的存储器系统，其中包括在所述第一存储块和所述超级存储块中的每个存储器单元存储2位或更多位。
11.一种存储器和存储器装置的操作方法，所述存储器装置包括第一存储块和具有同时可控制的第二存储块的超级存储块，所述方法包括：
将对应于命令的数据存储在所述存储器中；
判定所述命令的类型和所述数据的类型；以及
基于所述命令的类型和所述数据的类型，控制所述存储器装置以将所述数据写入所述第一存储块或所述超级存储块中。
12.根据权利要求11所述的方法，其中当所述命令的类型是高速缓存flush命令时，执行对所述存储器装置的控制以将所述数据写入所述超级存储块中。
13.根据权利要求11所述的方法，其中当所述命令的类型是写入命令和强制单元访问命令即FUA命令时，执行对所述存储器装置的控制以将所述数据写入所述第一存储块中。
14.根据权利要求13所述的方法，其中当所述命令的类型是写入命令并且所述数据的类型是随机数据时，执行对所述存储器装置的控制以将所述数据写入所述第一存储块中。
15.根据权利要求13所述的方法，其中当所述命令的类型是写入命令并且所述数据的类型是序列数据时，执行对所述存储器装置的控制以将所述数据写入所述超级存储块中。
16.根据权利要求15所述的方法，其中通过交错方法执行对所述存储器装置的控制以将所述数据同时写入所述超级存储块中。
17.根据权利要求15所述的方法，其中执行对所述存储器装置的控制以利用所述数据执行单触发编程操作，使得所述数据被编程在所述第二存储块中。
18.根据权利要求15所述的方法，其中当所述数据的大小小于所述超级存储块的存储容量时，执行对所述存储器装置的控制以将具有虚拟数据的所述数据写入所述超级存储块中。
19.根据权利要求15所述的方法，其中当所述数据的大小小于所述超级存储块的存储容量时，执行对所述存储器装置的控制以将具有所述存储器的另一数据的所述数据写入所述超级存储块中。
20.根据权利要求15所述的方法，其中包括在所述第一存储块和所述超级存储块中的每个存储器单元存储2位或更多位。
CN201710818782.3A 2017-01-12 2017-09-12 存储器系统及其操作方法 Active CN108304141B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170005057A KR102681659B1 (ko) 2017-01-12 2017-01-12 메모리 시스템 및 메모리 시스템의 동작 방법
KR10-2017-0005057 2017-01-12

Publications (2)

Publication Number Publication Date
CN108304141A true CN108304141A (zh) 2018-07-20
CN108304141B CN108304141B (zh) 2021-03-30

Family

ID=62782416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710818782.3A Active CN108304141B (zh) 2017-01-12 2017-09-12 存储器系统及其操作方法

Country Status (4)

Country Link
US (1) US10528469B2 (zh)
KR (1) KR102681659B1 (zh)
CN (1) CN108304141B (zh)
TW (1) TWI757371B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110874188A (zh) * 2018-08-30 2020-03-10 爱思开海力士有限公司 数据存储装置、其操作方法以及具有其的存储系统
CN111176554A (zh) * 2018-11-13 2020-05-19 爱思开海力士有限公司 存储器系统及其操作方法
CN112925476A (zh) * 2019-12-06 2021-06-08 爱思开海力士有限公司 存储器系统、存储器控制器及其操作方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102420025B1 (ko) * 2017-06-19 2022-07-13 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
TWI684862B (zh) * 2018-08-14 2020-02-11 旺宏電子股份有限公司 多重狀態憶體元件及其記憶狀態值的調整方法
TWI666647B (zh) * 2018-09-03 2019-07-21 瑞昱半導體股份有限公司 記憶體裝置
KR102704708B1 (ko) * 2018-11-09 2024-09-10 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
CN111651371B (zh) 2019-03-04 2023-06-16 慧荣科技股份有限公司 非对称型平面管理方法以及数据存储装置及其控制器
TWI718635B (zh) * 2019-03-04 2021-02-11 慧榮科技股份有限公司 非對稱型平面管理方法以及資料儲存裝置及其控制器
KR20200123898A (ko) 2019-04-22 2020-11-02 삼성전자주식회사 상이한 동작 모드들에서 동작하는 뱅크들을 포함하는 불휘발성 메모리 장치, 메모리 컨트롤러의 동작 방법, 및 불휘발성 메모리 장치 및 메모리 컨트롤러를 포함하는 저장 장치
KR20200134784A (ko) 2019-05-23 2020-12-02 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US10872035B1 (en) * 2019-05-29 2020-12-22 Apple Inc. Systems and methods for managing an artificially limited logical space of non-volatile memory
TWI765282B (zh) * 2020-06-19 2022-05-21 大陸商北京集創北方科技股份有限公司 觸控顯示晶片及資訊處理裝置
KR20220021796A (ko) * 2020-08-14 2022-02-22 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
US11263134B1 (en) * 2020-08-31 2022-03-01 Micron Technology, Inc. Block family combination and voltage bin selection
US11442641B2 (en) * 2020-11-16 2022-09-13 Micron Technology, Inc. Voltage based combining of block families for memory devices
JP2022143632A (ja) 2021-03-18 2022-10-03 キオクシア株式会社 メモリシステム
TW202314510A (zh) 2021-05-25 2023-04-01 韓商愛思開海力士有限公司 儲存裝置及其操作方法
US11954350B2 (en) 2021-05-25 2024-04-09 SK Hynix Inc. Storage device and method of operating the same
TW202246985A (zh) 2021-05-25 2022-12-01 韓商愛思開海力士有限公司 主機裝置、儲存裝置以及電子裝置
CN114238158A (zh) * 2021-12-17 2022-03-25 合肥沛睿微电子股份有限公司 数据存储管理方法和存储装置
US20230214157A1 (en) * 2021-12-30 2023-07-06 Micron Technology, Inc. NVMe COMMAND COMPLETION MANAGEMENT FOR HOST SYSTEM MEMORY

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090222617A1 (en) * 2008-03-01 2009-09-03 Kabushiki Kaisha Toshiba Memory system
US20100174853A1 (en) * 2009-01-08 2010-07-08 Samsung Electronics Co., Ltd. User device including flash and random write cache and method writing data
CN103117850A (zh) * 2011-11-16 2013-05-22 中国科学院华南植物园 一种基于随机序列数据库的密码系统
US20130282955A1 (en) * 2012-04-19 2013-10-24 Liam M. Parker System and method for limiting fragmentation
CN103488578A (zh) * 2012-12-28 2014-01-01 晶天电子（深圳）有限公司 虚拟存储设备（vmd）应用/驱动器
US20150248938A1 (en) * 2014-02-28 2015-09-03 SK hynix, Inc. Data storage device
CN104969168A (zh) * 2012-12-26 2015-10-07 桑迪士克企业知识产权有限责任公司 具有用于分级写入的nvram的持久性存储装置
CN104978282A (zh) * 2014-04-04 2015-10-14 上海芯豪微电子有限公司 一种缓存系统和方法
US20150309827A1 (en) * 2014-04-23 2015-10-29 Vmware, Inc. Converting virtual machine i/o requests
CN105069002A (zh) * 2014-03-21 2015-11-18 Aupera技术有限公司 采用不同类型的存储介质的闪存文件系统及其数据存储方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4643671B2 (ja) * 2008-03-11 2011-03-02 株式会社東芝 メモリシステム
KR101662827B1 (ko) 2010-07-02 2016-10-06 삼성전자주식회사 쓰기 패턴에 따라 데이터 블록의 쓰기 모드를 선택하는 메모리 시스템 및 그것의 데이터 쓰기 방법
KR101739556B1 (ko) * 2010-11-15 2017-05-24 삼성전자주식회사 데이터 저장 장치, 사용자 장치 및 그것의 주소 맵핑 방법
US20120221767A1 (en) * 2011-02-28 2012-08-30 Apple Inc. Efficient buffering for a system having non-volatile memory
KR20130123955A (ko) 2012-05-04 2013-11-13 삼성전자주식회사 3차원 불휘발성 메모리 및 랜덤 액세스 메모리를 포함하는 메모리 시스템 및 그것의 프로그램 방법
KR102053953B1 (ko) * 2013-02-04 2019-12-11 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 프로그램 방법
TWI526838B (zh) * 2013-02-27 2016-03-21 東芝股份有限公司 記憶體裝置
KR102102171B1 (ko) 2013-04-05 2020-05-29 삼성전자 주식회사 멀티 레벨 셀 메모리 시스템
KR20160112135A (ko) * 2015-03-18 2016-09-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090222617A1 (en) * 2008-03-01 2009-09-03 Kabushiki Kaisha Toshiba Memory system
US20100174853A1 (en) * 2009-01-08 2010-07-08 Samsung Electronics Co., Ltd. User device including flash and random write cache and method writing data
CN103117850A (zh) * 2011-11-16 2013-05-22 中国科学院华南植物园 一种基于随机序列数据库的密码系统
US20130282955A1 (en) * 2012-04-19 2013-10-24 Liam M. Parker System and method for limiting fragmentation
CN104969168A (zh) * 2012-12-26 2015-10-07 桑迪士克企业知识产权有限责任公司 具有用于分级写入的nvram的持久性存储装置
CN103488578A (zh) * 2012-12-28 2014-01-01 晶天电子（深圳）有限公司 虚拟存储设备（vmd）应用/驱动器
US20150248938A1 (en) * 2014-02-28 2015-09-03 SK hynix, Inc. Data storage device
CN105069002A (zh) * 2014-03-21 2015-11-18 Aupera技术有限公司 采用不同类型的存储介质的闪存文件系统及其数据存储方法
CN104978282A (zh) * 2014-04-04 2015-10-14 上海芯豪微电子有限公司 一种缓存系统和方法
US20150309827A1 (en) * 2014-04-23 2015-10-29 Vmware, Inc. Converting virtual machine i/o requests

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
余丽丽: "超级电容器的现状及发展趋势", 《自然杂志》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110874188A (zh) * 2018-08-30 2020-03-10 爱思开海力士有限公司 数据存储装置、其操作方法以及具有其的存储系统
CN110874188B (zh) * 2018-08-30 2023-02-28 爱思开海力士有限公司 数据存储装置、其操作方法以及具有其的存储系统
CN111176554A (zh) * 2018-11-13 2020-05-19 爱思开海力士有限公司 存储器系统及其操作方法
CN112925476A (zh) * 2019-12-06 2021-06-08 爱思开海力士有限公司 存储器系统、存储器控制器及其操作方法
CN112925476B (zh) * 2019-12-06 2024-01-30 爱思开海力士有限公司 存储器系统、存储器控制器及其操作方法

Also Published As

Publication number Publication date
CN108304141B (zh) 2021-03-30
KR102681659B1 (ko) 2024-07-05
TW201826133A (zh) 2018-07-16
KR20180083093A (ko) 2018-07-20
US20180196749A1 (en) 2018-07-12
TWI757371B (zh) 2022-03-11
US10528469B2 (en) 2020-01-07

Similar Documents

Publication Publication Date Title
CN108304141A (zh) 存储器系统及其操作方法
CN108572927A (zh) 存储器系统及其操作方法
CN107562649A (zh) 存储器系统及其操作方法
CN107918566A (zh) 存储器系统及其操作方法
CN109388594A (zh) 存储器系统及其操作方法
CN109284202A (zh) 控制器及其操作方法
CN109935251A (zh) 存储器系统、其操作方法以及包括其的数据处理系统
CN109521947A (zh) 存储器系统以及存储器系统的操作方法
CN108694138A (zh) 控制器及其操作方法
CN109656837A (zh) 存储器系统及其操作方法
CN110473582A (zh) 存储器系统及其操作方法
CN108388525A (zh) 存储器系统及其操作方法
CN108108308A (zh) 存储器系统及其操作方法
CN108257637A (zh) 存储器系统及其操作方法
CN108932203A (zh) 数据处理系统和数据处理方法
CN109390003A (zh) 存储器系统及其操作方法
CN110322920A (zh) 控制器及控制器的操作方法
CN110457230A (zh) 存储器系统及其操作方法
CN108363547A (zh) 控制器及其操作方法
CN109271328A (zh) 存储器系统及其操作方法
CN107807887A (zh) 存储器系统及其操作方法
CN108932202A (zh) 存储器系统及其操作方法
CN109656469A (zh) 用于控制一个或多个存储器装置的控制器及其操作方法
CN108694970A (zh) 控制器及其操作方法
CN108733616A (zh) 包括多处理器的控制器及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant