JP2022143632A - メモリシステム - Google Patents

Abstract

【課題】信頼性の向上を図ることができるメモリシステムを提供することである。【解決手段】実施形態のメモリシステムは、不揮発性メモリと、揮発性メモリと、メモリコントローラとを持つ。前記揮発性メモリは、ライトバッファを含む。前記メモリコントローラは、ホスト機器によってキューに格納されたコマンドを前記キューから受け取り可能である。前記メモリコントローラは、書き込み単位を満たさない第１データが前記ライトバッファに格納された状態で、前記第１データを前記不揮発性メモリに書き込ませる第１コマンドを前記キューから受け取る場合、前記第１データと、前記ホスト機器または前記ライトバッファとは異なる前記揮発性メモリの所定領域から取得される第２データとを同時に前記不揮発性メモリに書き込む。【選択図】図６

Description

本発明の実施形態は、メモリシステムに関する。

ホスト機器から所定コマンドを受信した場合に、揮発性メモリに格納されているデータを不揮発性メモリに書き込むメモリシステムが知られている。

米国特許第１０５７３３９１号明細書

本発明が解決しようとする課題は、信頼性の向上を図ることができるメモリシステムを提供することである。

実施形態のメモリシステムは、不揮発性メモリと、揮発性メモリと、メモリコントローラとを持つ。前記揮発性メモリは、ライトバッファを含む。前記メモリコントローラは、前記ホスト機器によって前記メモリシステムのキューに格納されたコマンドを前記キューから受け取り可能である。前記メモリコントローラは、書き込み単位を満たさない第１データが前記ライトバッファに格納された状態で、前記第１データを前記不揮発性メモリに書き込ませる第１コマンドを前記キューから受け取る場合、前記第１データと、前記ホスト機器または前記ライトバッファとは異なる前記揮発性メモリの所定領域から取得される第２データとを同時に前記不揮発性メモリに書き込む。

第１実施形態のメモリシステムの全体構成を示すブロック図。 第１実施形態のＮＡＮＤ装置の構成を示すブロック図。 第１実施形態のメモリセルアレイに含まれる回路構成を示す図。 第１実施形態のサブミッションキューのアドレスマップの一例を示す図。 第１実施形態のサブミッションキューのコマンドの格納状態の一例を示す図。 第１実施形態のメモリシステムの一部の構成を示すブロック図。 第１実施形態のメモリコントローラの動作の流れを示すフローチャート。 第１実施形態のメモリコントローラの動作の流れの一例を示すシーケンス図。 第１実施形態の変形例のメモリシステムの一部の構成を示すブロック図。 第２実施形態のメモリシステムの一部の構成を示すブロック図。 第３実施形態のメモリシステムの一部の構成を示すブロック図。 第４実施形態のメモリシステムの一部の構成を示すブロック図。 第５実施形態のメモリシステムの一部の構成を示すブロック図。 第６実施形態のメモリシステムの一部の構成を示すブロック図。

以下、実施形態のメモリシステムを、図面を参照して説明する。以下の説明では、同一または類似の機能を有する構成に同一の符号を付す。そして、それら構成の重複する説明は省略する場合がある。「ＸＸに基づく」とは、「少なくともＸＸに基づく」ことを意味し、ＸＸに加えて別の要素に基づく場合も含み得る。さらに、「ＸＸに基づく」とは、ＸＸを直接に用いる場合に限定されず、ＸＸに対して演算や加工が行われたものに基づく場合も含み得る。「ＸＸ」は、任意の要素（例えば任意の情報）である。「接続」とは、機械的な接続に限定されず、電気的な接続も含み得る。すなわち「接続」とは、対象物と直接に接続される場合に限定されず、別の要素を間に介在させて接続される場合も含み得る。

（第１実施形態）
＜１．メモリシステムの全体構成＞
図１は、第１実施形態のメモリシステム１の全体構成を示すブロック図である。メモリシステム１は、例えばＳＳＤ（Solid State Drive）のようなストレージデバイスである。メモリシステム１は、外部のホスト機器２と通信を行い、ホスト機器２からの命令に応じて各種動作を実行する。メモリシステム１は、例えば、１つ以上のＮＡＮＤ装置１０、ＤＲＡＭ（Dynamic Random Access Memory）２０、およびメモリコントローラ３０を含む。

ＮＡＮＤ装置１０は、データを不揮発に保持する不揮発性の半導体記憶装置であり、例えばＮＡＮＤ型フラッシュメモリである。本実施形態では、複数のＮＡＮＤ装置１０によって「不揮発性メモリＭ」の一例が構成されている。ただし、メモリシステム１に含まれるＮＡＮＤ装置１０の個数は１つでもよい。この場合は、１つのＮＡＮＤ装置１０によって「不揮発性メモリＭ」の一例が構成される。ＮＡＮＤ装置１０については、詳しく後述する。

ＤＲＡＭ２０は、メモリコントローラ３０の記憶領域として使用される揮発性の半導体記憶装置である。ＤＲＡＭ２０は、「揮発性メモリ」の一例である。ＤＲＡＭ２０は、ホスト機器２とＮＡＮＤ装置１０との間のデータ転送のためのバッファとして機能する。ＤＲＡＭ２０は、例えば、ライトバッファ２１と、リードバッファ２２とを含む。ライトバッファ２１は、ホスト機器２から受け取る書き込み対象データ（以下「ライトデータ」と称する）を一時的に保持するデータバッファである。リードバッファ２２は、ＮＡＮＤ装置１０から読み出された読み出し対象データ（以下「リードデータ」と称する）を一時的に保持するデータバッファである。ＤＲＡＭ２０は、メモリコントローラ３０に内蔵されていてもよい。

メモリコントローラ３０は、ホスト機器２からの命令に応じてＮＡＮＤ装置１０に対するデータの書き込み、読み出し、および消去などを実行する。メモリコントローラ３０は、例えば、ＣＰＵ（Central Processing Unit）３１、ＲＡＭ（Random Access Memory）３２、ホストインターフェイス回路（ホストＩ／Ｆ）３３、ＮＡＮＤインターフェイス回路（ＮＡＮＤＩ／Ｆ）３４、およびＤＲＡＭインターフェイス回路（ＤＲＡＭＩ／Ｆ）３５を有する。例えば、メモリコントローラ３０は、これら構成が１つのチップに纏められたＳｏＣ（System on a Chip）である。

ＣＰＵ３１は、ハードウェアプロセッサの一例である。ＣＰＵ３１は、例えばＲＡＭ３２にロードされたファームウェアを実行することで、メモリコントローラ３０の動作を制御する。ＲＡＭ３２は、ＣＰＵ３１の作業領域として使用され、ＮＡＮＤ装置１０を管理するためのファームウェアや各種管理テーブルなどを保持する。

メモリコントローラ３０は、ＮＡＮＤ装置１０のデータ管理を実行する。このデータ管理には、論理アドレスそれぞれとＮＡＮＤ装置１０の物理アドレスそれぞれとの間の対応関係を示すマッピング情報の管理等が含まれる。論理アドレスは、メモリシステム１をアドレス指定するためにホスト機器２によって使用されるアドレスである。この論理アドレスとしては、例えば、論理ブロックアドレス（ＬＢＡ）が使用される。

論理ブロックアドレス（ＬＢＡ）それぞれと物理アドレスそれぞれとの間のマッピングの管理は、アドレス変換テーブル（論理物理アドレス変換テーブル）として機能するルックアップテーブルを用いて実行される。メモリコントローラ３０は、上記ルックアップテーブルを使用して、ＬＢＡそれぞれと物理アドレスそれぞれとの間のマッピングを所定の管理サイズ単位で管理する。あるＬＢＡに対応する物理アドレスは、このＬＢＡのデータが書き込まれたＮＡＮＤ装置１０の物理記憶位置を示す。上記ルックアップテーブルは、メモリシステム１の電源オン時にＮＡＮＤ装置１０からＤＲＡＭ２０にロードされてもよい。

メモリコントローラ３０は、ＬＢＡに対応する上記ルックアップテーブルのエントリに基づいて、ＬＢＡに対応する物理アドレスを求め、ＮＡＮＤ装置１０からリードコマンドに応じたデータを読み出す。メモリコントローラ３０は、読み出したデータに基づくデータをリードコマンドに対する応答として、読み出し処理が完了したことを示す通知とともにホスト機器２へ返す。

ホストＩ／Ｆ３３は、ホストバスを介してホスト機器２と接続され、メモリコントローラ３０とホスト機器２との間で、データ、コマンド、およびアドレスを送受信する。ホストＩ／Ｆ３３は、例えば、ＮＶＭｅ（NVM Express）（登録商標）、ＳＡＴＡ（Serial Advanced Technology Attachment）、ＳＡＳ（Serial Attached SCSI）、またはＰＣＩｅ（PCI Express）（登録商標）などの通信インターフェイス規格に適合している。

ＮＡＮＤＩ／Ｆ３４は、メモリコントローラ３０とＮＡＮＤ装置１０との間で、データ、コマンド、およびアドレスを送受信する。ＮＡＮＤＩ／Ｆ３４は、ＮＡＮＤインターフェイス規格に適合している。ＤＲＡＭＩ／Ｆ３５は、ＤＲＡＭ２０に接続され、メモリコントローラ３０とＤＲＡＭ２０との間で通信を行う。ＤＲＡＭＩ／Ｆ３５は、ＤＲＡＭインターフェイス規格に適合している。

図２は、ＮＡＮＤ装置１０の構成を示すブロック図である。ＮＡＮＤ装置１０は、例えば、メモリセルアレイ１１、コマンドレジスタ１２、アドレスレジスタ１３、シーケンサ１４、ドライバモジュール１５、ロウデコーダモジュール１６、およびセンスアンプモジュール１７を有する。

メモリセルアレイ１１は、複数のブロックＢＬＫ０～ＢＬＫ（ｋ－１）（ｋは１以上の整数）を含む。ブロックＢＬＫは、データを不揮発に記憶する複数のメモリセルの集合である。ブロックＢＬＫは、データの消去単位として使用される。メモリセルアレイ１１には、複数のビット線および複数のワード線が設けられている。各メモリセルは、１本のビット線と１本のワード線とに関連付けられている。

コマンドレジスタ１２は、ＮＡＮＤ装置１０がメモリコントローラ３０から受信したコマンドＣＭＤを保持する。コマンドＣＭＤは、例えば、書き込み動作、読み出し動作、または消去動作などをシーケンサ１４に実行させる命令を含む。

アドレスレジスタ１３は、ＮＡＮＤ装置１０がメモリコントローラ３０から受信したアドレス情報ＡＤＤを保持する。アドレス情報ＡＤＤは、例えば、ブロックアドレスＢＡ、ページアドレスＰＡ、およびカラムアドレスＣＡを含む。ブロックアドレスＢＡ、ページアドレスＰＡ、およびカラムアドレスＣＡは、それぞれブロックＢＬＫ、ワード線、およびビット線の選択に使用される。

シーケンサ１４は、ＮＡＮＤ装置１０の動作を制御する制御回路である。例えば、シーケンサ１４は、コマンドレジスタ１２に保持されたコマンドＣＭＤに基づいて、ドライバモジュール１５、ロウデコーダモジュール１６、およびセンスアンプモジュール１７などを制御して、書き込み動作、読み出し動作、および消去動作などを実行する。

ドライバモジュール１５は、書き込み動作、読み出し動作、または消去動作などで使用される電圧を生成する。ドライバモジュール１５は、例えば、アドレスレジスタ１３に保持されたページアドレスＰＡに基づいて、選択されたワード線に対応する信号線に、生成した電圧を印加する。

ロウデコーダモジュール１６は、アドレスレジスタ１３に保持されたブロックアドレスＢＡに基づいて、対応するメモリセルアレイ１１内の１つのブロックＢＬＫを選択する。ロウデコーダモジュール１６は、例えば、選択されたワード線に対応する信号線に印加された電圧を、選択されたブロックＢＬＫ内の選択されたワード線に転送する。

センスアンプモジュール１７は、書き込み動作において、メモリコントローラ３０から受信した書き込みデータＤＡＴに応じて、各ビット線に所望の電圧を印加する。センスアンプモジュール１７は、読み出し動作において、ビット線の電圧に基づいてメモリセルに記憶されたデータを判定し、判定結果を読み出しデータＤＡＴとしてメモリコントローラ３０に転送する。

図３は、メモリセルアレイ１１に含まれる回路構成を示す図であり、メモリセルアレイ１１に含まれる複数のブロックＢＬＫのうち１つのブロックＢＬＫを抽出して示している。ブロックＢＬＫは、例えば４つのストリングユニットＳＵ０～ＳＵ３を含む。

各ストリングユニットＳＵは、ビット線ＢＬ０～ＢＬ（Ｌ－１）（Ｌは１以上の整数）にそれぞれ関連付けられた複数のＮＡＮＤストリングＮＳを含んでいる。以下ではビット線ＢＬ０～ＢＬ（Ｌ－１）を互いに区別しない場合は、「ビット線ＢＬ」と称する。各ＮＡＮＤストリングＮＳは、例えば、メモリセルトランジスタＭＴ０～ＭＴ７、第１選択トランジスタＳＴ１、および第２選択トランジスタＳＴ２を含む。各メモリセルトランジスタＭＴは、制御ゲートおよび電荷蓄積層を含み、データを不揮発に保持する。第１選択トランジスタＳＴ１および第２選択トランジスタＳＴ２は、各種動作時におけるＮＡＮＤストリングＮＳの選択に使用される。

各ＮＡＮＤストリングＮＳにおいて、メモリセルトランジスタＭＴ０～ＭＴ７は、直列接続されている。第１選択トランジスタＳＴ１のドレインは、当該ＮＡＮＤストリングＮＳに対応するビット線ＢＬに接続されている。選択トランジスタＳＴ１のソースは、直列接続されたメモリセルトランジスタＭＴ０～ＭＴ７の一端に接続されている。第２選択トランジスタＳＴ２のドレインは、直列接続されたメモリセルトランジスタＭＴ０～ＭＴ７の他端に接続されている。選択トランジスタＳＴ２のソースは、ソース線ＳＬに接続されている。

同一のブロックＢＬＫにおいて、メモリセルトランジスタＭＴ０～ＭＴ７の制御ゲートは、それぞれワード線ＷＬ０～ＷＬ７に共通接続されている。ストリングユニットＳＵ０～ＳＵ３内の第１選択トランジスタＳＴ１のゲートは、それぞれ選択ゲート線ＳＧＤ０～ＳＧＤ３に共通接続されている。ストリングユニットＳＵ０～ＳＵ３内の第２選択トランジスタＳＴ２のゲートは、それぞれ選択ゲート線ＳＧＳ０～ＳＧＳ３に共通接続されている。

メモリセルアレイ１１の回路構成において、ビット線ＢＬは、各ストリングユニットＳＵで同一のカラムアドレスが割り当てられたＮＡＮＤストリングＮＳによって共有されている。ソース線ＳＬは、例えば複数のブロックＢＬＫ間で共有されている。

１つのストリングユニットＳＵ内で共通のワード線ＷＬに接続された複数のメモリセルトランジスタＭＴの集合は、セルユニットＣＵと称される。例えば、それぞれが１ビットデータを記憶するメモリセルトランジスタＭＴを含むセルユニットＣＵの記憶容量が、「１ページデータ」として定義される。セルユニットＣＵは、メモリセルトランジスタＭＴが記憶するデータのビット数に応じて、２ページデータ以上の記憶容量を有し得る。

以上のような構成を持つＮＡＮＤ装置１０に対して、メモリコントローラ３０は、所定の書き込み単位でライトデータを書き込む。所定の書き込み単位は、例えば、１ページデータ、または複数のページデータである。言い換えると、所定の書き込み単位は、例えば、１つのワード線ＷＬに接続される複数のメモリセルに対応するサイズである。ただし、所定の書き込み単位は、上記例とは異なるサイズに設定されてもよい。

＜２．ホスト機器２の構成＞
次に、図１に戻り、ホスト機器２の構成について説明する。ホスト機器２は、例えば、ホストコントローラ４０と、ホストメモリ５０とを有する。

ホストコントローラ４０は、ＣＰＵのようなハードウェアプロセッサがオペレーティングシステムを実行することにより実現される。ただし、ホストコントローラ４０の一部または全部は、回路により実現されてもよい。ホストコントローラ４０は、例えば、コマンド発行部４１と、通知部４２とを有する。

コマンド発行部４１は、メモリシステム１に対するコマンドを発行する。コマンド発行部４１は、発行したコマンドを、メモリシステム１に直接に送信するのではなく、ホストメモリ５０内のサブミッションキュー５１（後述）に投入する。メモリシステム１に対するコマンドは、ライトコマンド、リードコマンド、およびフラッシュコマンドなどを含む。

ライトコマンドは、メモリシステム１に対してライトデータの書き込みを要求するコマンドである。ライトコマンドは、例えば、ライトデータが格納されたホストデータバッファ５３（後述）の領域の先頭アドレスおよびデータ長を示すサイズ情報を含む。リードコマンドは、メモリシステム１からリードデータの読み出しを要求するコマンドである。

フラッシュコマンドは、ライトバッファ２１に格納されているデータがある場合、ライトバッファ２１に格納されているデータをＮＡＮＤ装置１０に書き込ませる不揮発化コマンドである。メモリコントローラ３０は、通常の処理において、フラッシュコマンドを受信しない場合であっても、ライトバッファ２１に蓄積されたデータの量が所定の書き込み単位に達した場合に、それらデータを一括してＮＡＮＤ装置１０に書き込む。本実施形態で「通常の処理」とは、後述するサブミッションキュー５１に関する先読みが行われない場合の処理を意味する。一方で、フラッシュコマンドは、所定の書き込み単位のデータがライトバッファ２１に蓄積されていない場合でも、ライトバッファ２１に蓄積されたデータをＮＡＮＤ装置１０に書き込ませるコマンドである。フラッシュコマンドは、予め設定された所定のタイミングでコマンド発行部４１により発行される。

通知部４２は、コマンド発行部４１により発行されたコマンドがサブミッションキュー５１に投入される場合、サブミッションキュー５１に新しいコマンドが投入されたことを示す通知をメモリコントローラ３０に送信する。この通知については、詳しく後述する。

ホストメモリ５０は、例えばホスト機器２に設けられたＤＲＡＭにより構成される。ホストメモリ５０は、例えば、サブミッションキュー５１、コンプリーションキュー５２、およびホストデータバッファ５３を有する。

サブミッションキュー５１は、ホスト機器２がメモリシステム１に実行させる動作を、いわゆる待ち行列の形式で保持するコマンドキューである。サブミッションキュー５１は、特定のスロットサイズを有し、コマンド発行部４１により発行されたコマンドが、コマンドの発行順に格納される。サブミッションキュー５１は、メモリシステム１の外部に設けられたキューの一例である。サブミッションキュー５１は、メモリコントローラ３０がアクセス可能である。サブミッションキュー５１に格納されたコマンドは、メモリコントローラ３０によって順番にフェッチされる。サブミッションキュー５１については、詳しく後述する。

コンプリーションキュー５２は、完了したコマンドに関するステータスの通知をホスト機器２が受け取るための応答キューである。コンプリーションキュー５２は、特定のスロットサイズを有し、メモリコントローラ３０により発行された通知が格納される。

ホストデータバッファ５３は、ホストコントローラ４０とメモリシステム１との間のデータの転送に用いられる記憶領域である。ホストデータバッファ５３には、コマンド発行部４１により発行されたライトコマンドに対応するライトデータなどが一時的に保持される。

図４は、サブミッションキュー５１のアドレスマップの一例を示す図である。例えば、サブミッションキュー５１は、それぞれコマンドを格納可能な領域である８つのエントリ（ＳＱ＃０～ＳＱ＃７）を含む。この場合、サブミッションキュー５１は、最大で８つのコマンドを同時に格納可能である。サブミッションキュー５１内の８つのエントリには、それぞれ固有のアドレスが割り当てられている。サブミッションキュー５１内のエントリに割り当てられたアドレスは、メモリコントローラ３０に通知されている。このため、メモリコントローラ３０は、上記アドレスを指定することで、サブミッションキュー５１内の特定のエントリに格納されたコマンドを任意のタイミングで読み出すことができる。サブミッションキュー５１の一例は、ＮＶＭｅ規格に適合したサブミッションキューである。

図５は、サブミッションキュー５１のコマンドの格納状態の一例を示す図である。図５に示す例では、サブミッションキュー５１に４つのコマンドが蓄積されており、サブミッションキュー５１内の４つのエントリ（ＳＱ＃０～ＳＱ＃３）が埋まっている状態を示す。この場合、ホストコントローラ４０の通知部４２は、空のエントリ（ＳＱ＃４～ＳＱ＃７）のうち最も番号が小さいエントリ（ＳＱ＃４）を示す情報（“Tail”の位置を示す情報）を、メモリコントローラ３０に通知する。これにより、メモリコントローラ３０は、サブミッションキュー５１内に格納されているコマンドの数を認識することができる。

＜３．メモリコントローラの構成＞
次に、メモリコントローラ３０の構成について説明する。
図６は、メモリシステム１の一部の構成を示すブロック図である。図６は、説明の便宜上、４単位のデータによって、ＮＡＮＤ装置１０に対する１つの書き込み単位が構成される例を示す。また図６は、ライトコマンドＡ（Write-A）、ライトコマンドＢ（Write-B）、フラッシュコマンド（Flush）、リードコマンド（Read）、ライトコマンドＣ（Write-C）が順にサブミッションキュー５１に格納され、その後、ライトコマンドＡ（Write-A）およびライトコマンドＢ（Write-B）がフェッチされ、フラッシュコマンド（Flush）、リードコマンド（Read）、およびライトコマンドＣ（Write-C）がサブミッションキュー５１からフェッチされていない状態を示す。

メモリコントローラ３０は、例えば、コマンド解釈部６１、フラッシュ状況管理部６２、ライトデータ管理部６３、書き込み管理部６４、およびコマンド応答部６５を有する。本実施形態では、コマンド解釈部６１、フラッシュ状況管理部６２、ライトデータ管理部６３、および書き込み管理部６４は、メモリコントローラ３０のフロントエンドに含まれる。フロントエンドは、例えば、ホストＩ／Ｆ３３、またはホストＩ／Ｆ３３とＣＰＵ３１との組み合わせにより実現される。一方で、コマンド応答部６５は、ＦＴＬ（Flash Translation Layer）に含まれる。ＦＴＬは、例えば、ＣＰＵ３１、またはＣＰＵ３１とメモリコントローラ３０内の回路との組み合わせにより実現される。

コマンド解釈部６１は、サブミッションキュー５１に格納されたコマンドをフェッチすることで、サブミッションキュー５１に格納されたコマンドを取得する（図６中の矢印Ａ参照）。コマンド解釈部６１は、サブミッションキュー５１から取得したコマンドをデコードすることで、取得したコマンドの内容を解釈する。コマンドの解釈は、コマンドの種類の判定を含む。また、コマンドの解釈は、取得したコマンドがライトコマンドである場合、当該ライトコマンドと対応するライトデータの容量（サイズ）を検出することを含む。上述したように、ライトコマンドには、ライトデータのデータ長を示すサイズ情報が含まれる。コマンド解釈部６１は、例えばライトコマンドに含まれるサイズ情報に基づき、ライトデータの容量を検出する。コマンド解釈部６１は、コマンドを解釈することで得られた情報を、フラッシュ状況管理部６２およびライトデータ管理部６３に出力する（図６中の矢印Ｂ参照）。

コマンド解釈部６１は、通常の処理では、サブミッションキュー５１に格納されたコマンドを、サブミッションキュー５１に格納された順番でフェッチする。これにより通常の処理では、メモリコントローラ３０は、サブミッションキュー５１に格納されたコマンドを、サブミッションキュー５１に格納された順番で実行する。図６に示す例では、コマンド解釈部６１は、サブミッションキュー５１に格納されたライトコマンドＡ、ライトコマンドＢ、フラッシュコマンドを、この順番でフェッチする。

本実施形態では、コマンド解釈部６１は、サブミッションキュー５１を走査することで、サブミッションキュー５１の先読みを行う。「先読み」とは、サブミッションキュー５１に格納されている未処理のコマンドよりも後にサブミッションキュー５１に格納された１つ以上のコマンド（後続コマンド）を検出することを意味する。ここで、未処理のコマンドは、メモリコントローラ３０が実行していないコマンドを指す。例えば、コマンド解釈部６１がサブミッションキュー５１からフェッチしたコマンドがフラッシュコマンドであって、メモリコントローラ３０がライトバッファ２１に格納されているデータをＮＡＮＤ装置１０に書き込む処理を実行していない場合は、フェッチしたフラッシュコマンドは未処理のコマンドである。また、「先読み」は、サブミッションキュー５１に格納されている未処理のコマンドよりも後にサブミッションキュー５１に格納された１つ以上のコマンド（後続コマンド）をフェッチして取得する処理であってもよい。図６に示す例では、サブミッションキュー５１の先読みにより、フラッシュコマンドに続く後続コマンドとしてリードコマンドおよびライトコマンドＣが検出される。

本実施形態では、コマンド解釈部６１は、所定の書き込み単位を満たさないライトデータがライトバッファ２１に格納された状態で、サブミッションキュー５１から受け取るコマンド（例えばフェッチしたコマンド）がフラッシュコマンドである場合、フラッシュコマンドよりも後にサブミッションキュー５１に格納された１つ以上の後続コマンドを先読みする。

そして、コマンド解釈部６１は、先読みすることで検出されたコマンドをデコードすることで、先読みしたコマンドの内容を解釈する。すなわち、コマンド解釈部６１は、先読みしたコマンドの種類を判定する。さらに、コマンド解釈部６１は、先読みした１つ以上のコマンドにライトコマンドが含まれる場合、先読みしたライトコマンドに対応するライトデータの容量を検出する。コマンド解釈部６１は、サブミッションキュー５１を先読みすることで得られた情報を、フラッシュ状況管理部６２およびライトデータ管理部６３に出力する。

フラッシュ状況管理部６２は、メモリシステム１のフラッシュコマンドに関する処理を管理する。本実施形態では、フラッシュ状況管理部６２は、コマンド解釈部６１がサブミッションキュー５１から受け取るコマンドがフラッシュコマンドである場合、ライトバッファ２１に格納されているライトデータの量を検出する（図６中の矢印Ｃ参照）。すなわち、フラッシュ状況管理部６２は、ライトバッファ２１に格納されたライトデータのサイズが所定の書き込み単位に到達しているか否かを判定する。図６に示す例では、ライトバッファ２１には、２単位のデータＡ、１単位のデータＢが格納されており、所定の書き込み単位まで１単位のデータが足りていない状況である。２単位のデータＡおよび１単位のデータＢの合計は、「第１データ」の一例である。以下では説明の便宜上、ライトバッファ２１に格納されたライトデータのサイズが所定の書き込み単位よりも小さいことを「ライトデータが所定の書き込み単位を満たさない」と称し、「ライトバッファ２１に格納されたライトデータのサイズが所定の書き込み単位に到達していることを「ライトデータが所定の書き込み単位を満たす」と称することがある。

フラッシュ状況管理部６２は、所定の書き込み単位を満たさないライトデータがライトバッファ２１に格納された状態で、コマンド解釈部６１がサブミッションキュー５１から受け取るコマンドがフラッシュコマンドである場合、フラッシュ状況管理部６２内のＲＡＭ６２ａに、フラッシュコマンドと、ライトバッファ２１に格納されているライトデータの量を示す情報を保持させる。加えて、フラッシュ状況管理部６２は、サブミッションキュー５１の先読みを指示する先読み要求（以下「ＳＱ先読み要求」と称する）をコマンド解釈部６１に出力する（図６中の矢印Ｄ参照）。これにより、コマンド解釈部６１は、上述したサブミッションキュー５１の先読みを行う（図６中の矢印Ｅ参照）。

ライトデータ管理部６３は、ライトコマンドに応じてホスト機器２から受け取るライトデータを、ＤＲＡＭ２０内のライトバッファ２１に格納する。本実施形態では、ライトデータ管理部６３は、コマンド解釈部６１により先読みされた後続コマンドにライトコマンドが含まれる場合、当該ライトコマンド（以下「先読みされたライトコマンド」と称する）に対応してホストデータバッファ５３に格納されているライトデータを、メモリシステム１のライトバッファ２１へ転送させる要求をホストコントローラ４０に出力する。

これにより、ライトデータ管理部６３は、先読みされたライトコマンドに対応するライトデータを、ライトバッファ２１に格納する（図６中の矢印Ｆ参照）。図６に示す例では、先読みされたライトコマンドＣに対応するライトデータである１単位のデータＣがライトバッファ２１に格納される。これにより、ライトバッファ２１に格納されたライトデータのサイズが所定の書き込み単位に到達する。データＣは、「第２データ」の一例である。ライトデータ管理部６３は、ライトバッファ２１に格納されたライトデータのサイズが所定の書き込み単位に到達した場合、ライトバッファ２１に格納されたライトデータのサイズが所定の書き込み単位に到達したことを示す通知（以下「バッファフル通知」と称する）を書き込み管理部６４に出力する（図６中の矢印Ｇ参照）。

書き込み管理部６４は、バッファフル通知を受け取る場合、ライトバッファ２１に格納された所定の書き込み単位を満たすデータを、ＮＡＮＤＩ／Ｆ３４を介して一括してＮＡＮＤ装置１０に書き込む。図６に示す例では、書き込み管理部６４は、２単位のデータＡ、１単位のデータＢ、および１単位のデータＣを所定の書き込み単位を満たすデータとしてＮＡＮＤ装置１０に書き込む（図６中の矢印Ｈ参照）。すなわち、図６に示す例では、書き込み管理部６４は、２単位のデータＡ、１単位のデータＢ、および１単位のデータＣを同時にＮＡＮＤ装置１０に書き込む。

書き込み管理部６４は、所定の書き込み単位を満たすデータを一括してＮＡＮＤ装置１０に書き込む書き込み動作を行った後、その結果を示す通知をフラッシュ状況管理部６２に出力する（図６中の矢印Ｉ参照）。フラッシュ状況管理部６２は、書き込み管理部６４から書き込み動作の適切な結果を示す通知を受け取る場合、ライドコマンドＡ，Ｂ，Ｃの処理が完了したこと、およびフラッシュコマンドの処理が完了したことを示す通知を、コマンド応答部６５に出力する（図６中の矢印Ｊ参照）。

一方で、書き込み管理部６４は、サブミッションキュー５１を先読みした場合でもライトバッファ２１に格納されたライトデータのサイズが所定の書き込み単位に到達しない場合、フラッシュコマンドに応じた処理を実行する。すなわち、書き込み管理部６４は、ライトバッファ２１に格納されているデータのみを、ＮＡＮＤＩ／Ｆ３４を介してＮＡＮＤ装置１０に書き込む。この場合、ＮＡＮＤ装置１０に対してパディングデータをパディングすることを含む書き込み処理が行われる。「パディングデータ」とは、ライトデータのサイズが所定の書き込み単位に到達しない場合に、不足するサイズ分に対応して書き込まれる意味をもたないデータである。

コマンド応答部６５は、コマンドの処理が完了したことを示す通知をフラッシュ状況管理部６２から受け取る場合、完了したコマンドに関するステータスの通知をコンプリーションキュー５２に投入する（図６中の矢印Ｋ参照）。図６に示す例では、コマンド応答部６５は、ライドコマンドＣの処理が完了したこと、およびフラッシュコマンドの処理が完了したことを示す通知をコンプリーションキュー５２に投入する。これにより、ホスト機器２は、コマンドの処理が完了したことを認識可能になる。

＜４．動作＞
図７は、第１実施形態のメモリコントローラ３０の動作の流れを示すフローチャートである。まず、コマンド解釈部６１は、サブミッションキュー５１からコマンドをフェッチすることでサブミッションキュー５１からコマンドを受け取る（Ｓ１０１）。そして、コマンド解釈部６１は、サブミッションキュー５１から受け取るコマンドがフラッシュコマンドであるか否かを判定する（Ｓ１０２）。サブミッションキュー５１から受け取るコマンドがフラッシュコマンドでない場合（Ｓ１０２：ＮＯ）、メモリコントローラ３０は通常の作理を続ける。すなわち、メモリコントローラ３０は、サブミッションキュー５１に格納されたコマンドをその格納順に受け取り、受け取ったコマンドに応じた処理を順番に実行する。

一方で、サブミッションキュー５１から受け取るコマンドがフラッシュコマンドである場合（Ｓ１０２：ＹＥＳ）、コマンド解釈部６１は、サブミッションキュー５１から受け取ったフラッシュコマンドを示す情報をフラッシュ状況管理部６２に通知する（Ｓ１０３）。この場合、フラッシュ状況管理部６２は、ライトバッファ２１に格納されているライトデータの量を検出する（Ｓ１０４）。

Ｓ１０４の処理による検出の結果、ライトバッファ２１が空である、または所定の書き込み単位を満たすライトデータがライトバッファ２１に格納されている場合（Ｓ１０５：ＹＥＳ）、本フローの対象外である。この場合は、メモリコントローラ３０は、通常の処理の一環として、サブミッションキュー５１に格納されたコマンドをその格納順に受け取り、受け取ったコマンドに応じた処理を順番に実行する。

一方で、フラッシュ状況管理部６２は、ライトバッファ２１が空でなく、且つ、所定の書き込み単位を満たさないデータがライトバッファ２１に格納されている場合（Ｓ１０５：ＮＯ）、ＳＱ先読み要求をコマンド解釈部６１に通知する（Ｓ１０６）。さらに、フラッシュ状況管理部６２は、処理対象となるフラッシュコマンドを保持する（Ｓ１０７）。

コマンド解釈部６１は、フラッシュ状況管理部６２からＳＱ先読み要求を受け取る場合、サブミッションキュー５１の先読みを行う（Ｓ１０８）。すなわち、コマンド解釈部６１は、サブミッションキュー５１において、フラッシュコマンドに続く１つ以上の後続コマンドにライトコマンドが含まれるか否かを検出する。コマンド解釈部６１は、サブミッションキュー５１の先読みの結果、ライトコマンドの存在が検出された場合、先読みされたライトコマンドに対応するライトデータの容量（サイズ）を検出し、先読みされたライトコマンドを処理対象のコマンドとしてライトデータ管理部６３に通知する（Ｓ１０９）。この通知に応じて、ライトデータ管理部６３は、先読みされたライトコマンドに対応するライトデータを、ライトバッファ２１に格納する。

次に、フラッシュ状況管理部６２は、ライトバッファ２１に格納されたデータの量が所定の書き込み単位まで蓄積されたか、およびサブミッションキュー５１において先読みすべきエントリがもう存在しないかを検出する（Ｓ１１０）。フラッシュ状況管理部６２は、ライトバッファ２１に格納されたデータの量が所定の書き込み単位までまだ蓄積されておらず、且つ、サブミッションキュー５１において先読みすべきエントリがまだ存在する場合（Ｓ１１０：ＮＯ）、Ｓ１０８からＳ１１０の処理を繰り返す。一方で、フラッシュ状況管理部６２は、ライトバッファ２１のデータ量が所定の書き込み単位まで蓄積された、または、サブミッションキュー５１において先読みすべきエントリがもう存在しない場合（Ｓ１１０：ＹＥＳ）、Ｓ１１１の処理に進む。

フラッシュ状況管理部６２は、Ｓ１１０の処理が完了した後、ライトバッファ２１のデータの量が所定の書き込み単位まで蓄積されたか否かを判定する（Ｓ１１１）。フラッシュ状況管理部６２は、ライトバッファ２１のデータの量が所定の書き込み単位まで蓄積されていない場合（Ｓ１１１：ＮＯ）、フラッシュコマンドの処理を実行する（Ｓ１１２）。すなわち、ＮＡＮＤ装置１０に対してパディングデータをパディングすることを含む書き込み処理が行われる。

一方で、書き込み管理部６４は、ライトバッファ２１のデータの量が所定の書き込み単位まで蓄積された場合（Ｓ１１１：ＹＥＳ）、書き込み単位のデータをＮＡＮＤ装置に一括して書き込む処理を実行する（Ｓ１１３）。次に、書き込み管理部６４は、書き込みが完了したことを示す通知をフラッシュ状況管理部６２に出力する（Ｓ１１４）。次に、コマンド応答部６５は、先読みしたライトコマンドの処理の完了通知と同時にフラッシュコマンドの処理の完了通知をホスト機器２のコンプリーションキュー５２に投入する（Ｓ１１５）。これにより、一連の処理が終了する。

図８は、第１実施形態のメモリコントローラ３０の動作の流れの一例を示すシーケンス図である。図８は、サブミッションキュー５１に、ライトコマンドＡ（Write-A）、ライトコマンドＢ（Write-B）フラッシュコマンド（Flush）、リードコマンド（Read）、ライトコマンドＣ（Write-C）、およびライトコマンドＤ（Write-D）が、この順番に格納されている場合の例を示す。ライトコマンドＡ，Ｂ，Ｃ，Ｄに対応するライトデータは、それぞれ１単位のデータである。ライトコマンドＣは、「第１ライトコマンド」の一例である。ライトコマンドＤは、「第２ライトコマンド」の一例である。ライトコマンドＣに対応するデータＣは、「第１ライトデータ」の一例であり、「第２データ」の一例である。ライトコマンドＤに対応するデータＤは、「第２ライトデータ」の一例であり、「第３データ」の一例である。

まず、コマンド解釈部６１は、サブミッションキュー５１からライトコマンドＡをフェッチする（Ｓ２０１）。この場合、ライトデータ管理部６３は、ライトコマンドＡに対応するデータＡをライトバッファ２１に格納する（Ｓ２０２）。コマンド応答部６５は、ライトコマンドＡの処理が完了したことを示す応答をコンプリーションキュー５２に投入する（Ｓ２０３）。

次に、コマンド解釈部６１は、サブミッションキュー５１からライトコマンドＢをフェッチする（Ｓ２１１）。この場合、ライトデータ管理部６３は、ライトコマンドＢに対応するデータＢをライトバッファ２１に格納する（Ｓ２１２）。コマンド応答部６５は、ライトコマンドＢの処理が完了したことを示す応答をコンプリーションキュー５２に投入する（Ｓ２１３）。

次に、コマンド解釈部６１は、サブミッションキュー５１からフラッシュコマンドをフェッチする（Ｓ２２１）。この場合、フラッシュ状況管理部６２は、ライトバッファ２１に格納されている現在のデータの量を検出する（Ｓ２２２）。図７に示す例では、フラッシュ状況管理部６２は、ライトバッファ２１に格納されている現在のデータの量が所定の書き込み単位を満たさないため、フラッシュコマンドを保持する（Ｓ２２３）。

次に、コマンド解釈部６１は、サブミッションキュー５１に対して先読みを行う。この例では、サブミッションキュー５１には、次のコマンドとして、リードコマンドが格納されている。コマンド解釈部６１は、先読みにより検出されたコマンドがリードコマンドである場合、リードコマンドを処理せずにスキップする（Ｓ２３１）。なお、コマンド解釈部６１は、先読みにより検出されたコマンドがリードコマンドである場合、リードコマンドをスキップせずにリードコマンドに対応する読み出し処理を実行し、その後にＳ２４１以降の処理を行ってもよい。

次に、コマンド解釈部６１は、サブミッションキュー５１に対して再び先読みを行う。この例では、サブミッションキュー５１には、次のコマンドとして、ライトコマンドＣが格納されている。この場合、コマンド解釈部６１は、先読みにより検出されたライトコマンドＣをフェッチする（Ｓ２４１）。この場合、ライトデータ管理部６３は、ライトコマンドＣに対応するデータＣをライトバッファ２１に格納するとともに、ライトコマンドＣをフラッシュ状況管理部６２で保持する（Ｓ２４２）。

次に、コマンド解釈部６１は、サブミッションキュー５１に対して再び先読みを行う。この例では、サブミッションキュー５１には、次のコマンドとして、ライトコマンドＤが格納されている。この場合、コマンド解釈部６１は、先読みにより検出されたライトコマンドＤをフェッチする（Ｓ２５１）。この場合、ライトデータ管理部６３は、ライトコマンドＤに対応するデータＤをライトバッファ２１に格納するとともに、ライトコマンドＤをフラッシュ状況管理部６２で保持する（Ｓ２５２）。以上の処理により、ライトバッファ２１に格納されたライトデータのサイズが所定の書き込み単位に到達する。

書き込み管理部６４は、ライトバッファ２１に格納されたデータＡ，Ｂ，Ｃ，ＤをＮＡＮＤ装置１０へ転送し（Ｓ２６１）、ＮＡＮＤ装置１０に同時に書き込む（Ｓ２６２）。正常な処理が完了すると、ＮＡＮＤ装置１０は、書き込み完了を示す通知を書き込み管理部６４に通知する（Ｓ２６３）。この場合、コマンド応答部６５は、フラッシュコマンドの処理、およびライトコマンドＣ，Ｄの処理が完了したことを示す応答をコンプリーションキュー５２に投入する（Ｓ２６４）。これにより、有効データ率が１００％であるフラッシュコマンドの処理が行われる。

＜５．利点＞
メモリコントローラは、書き込み単位を満たさない第１データがライトバッファに格納された状態で、第１データをＮＡＮＡ装置に書き込ませる所定コマンド（例えばフラッシュコマンド）を受け取る場合がある。書き込み単位を満たさない状態で第１データが不揮発性メモリに書き込むためには、パディングデータを同時に書き込む処理が発生する。その結果、書き込み効率（Write Application Factor : WAF）が低下し、長期的にはメモリシステムの信頼性が低下する場合がある。

一方で、本実施形態では、メモリコントローラ３０は、書き込み単位を満たさない第１データがライトバッファに格納された状態で、第１データをＮＡＮＤ装置１０に書き込ませる所定コマンドを受け取る場合、第１データと、ホスト機器２から取得された第２データとを同時にＮＡＮＤ装置１０に書き込む。これにより、書き込み効率の低下を抑制し、メモリシステムの信頼性を向上させることができる。

本実施形態では、メモリコントローラ３０は、所定コマンドをサブミッションキュー５１から受け取る場合、所定コマンドよりも後にサブミッションキュー５１に格納された１つ以上の後続コマンドを先読みし、１つ以上の後続コマンドにライトコマンドが含まれる場合、当該ライトコマンドに対応するライトデータを第２データとしてＮＡＮＤ装置１０に書き込む。このような構成によれば、後続のライトコマンドに対応するライトデータを利用して、書き込み効率の低下を抑制することができる。加えて、後続のライトコマンドに対応するライトデータもＮＡＮＤ装置１０に書き込まれるため、処理速度の向上にも寄与する。

本実施形態では、メモリコントローラ３０は、後続のライトコマンドに対応するライトデータを第２データとしてＮＡＮＤ装置１０に書き込むことに応じて、所定コマンドおよびライトコマンドの処理が完了したことを示す応答をホスト機器２に出力する。このような構成によれば、ホスト機器２は、所定コマンドおよびライトコマンドの処理が完了したことを適切に認識することができる。

＜６．変形例＞
図９は、第１実施形態の変形例のメモリシステム１Ａの一部を示すブロック図である。本変形例では、ホストメモリ５０は、例えば、並列動作可能な複数のコアに対応する複数のサブミッションキューとして、第１サブミッションキュー５１Ａと、第２サブミッションキュー５１Ｂとを有する。同様に、ホストメモリ５０は、並列動作可能な複数のコアに対応する複数のコンプリーションキューとして、第１コンプリーションキュー５２Ａと、第２コンプリーションキュー５２Ｂとを有する。

第１サブミッションキュー５１Ａには、第１コアに含まれるプロセッサにより発行されたコマンドが順番に投入される。第２サブミッションキュー５１Ｂには、第２コアに含まれるプロセッサにより発行されたコマンドが順番に投入される。第１サブミッションキュー５１Ａは、「第１キュー」の一例である。第２サブミッションキュー５１Ｂは、「第２キュー」の一例である。

本変形例では、メモリコントローラ３０Ａのコマンド解釈部６１Ａは、第１サブミッションキュー５１Ａおよび第２サブミッションキュー５１Ｂのいずれかから受け取るコマンドがフラッシュコマンドである場合、第１サブミッションキュー５１Ａおよび第２サブミッションキュー５１Ｂの両方に対して先読みを行う。そして、書き込み管理部６４は、第１サブミッションキュー５１Ａおよび第２サブミッションキュー５１Ｂのいずれかに後続または未処理のライトコマンドがある場合、当該ライトコマンドに対応するライトデータと、ライトバッファ２１に格納されているライトデータとを同時にＮＡＮＤ装置１０に書き込む。また、本変形例では、コマンド応答部６５Ａは、コマンドの処理が完了した場合、第１サブミッションキュー５１Ａから受け取るコマンドに対する応答を第１コンプリーションキュー５２Ａに投入し、第２サブミッションキュー５１Ｂから受け取るコマンドに対する応答を第２コンプリーションキュー５２Ｂに投入する。

このような構成によれば、複数のサブミッションキュー５１を先読みすることで、ライトコマンドを発見できる確率を高めることができる。これにより、書き込み効率の低下をさらに抑制し、メモリシステム１Ａの信頼性をさらに向上させることができる。

（第２実施形態）
次に、第２実施形態について説明する。第２実施形態は、サブミッションキュー５１からフラッシュコマンドを受け取る場合に、ライトデータと、メモリシステム１Ｂの内部処理に伴うデータ（以下「内部データ」と称する）とが同時にＮＡＮＤ装置１０に書き込まれる点で、第１実施形態とは異なる。以下に説明する以外の構成は、第１実施形態の構成と同様である。

図１０は、第２実施形態のメモリシステム１Ｂの一部を示すブロック図である。本実施形態では、ＤＲＡＭ２０は、ライトバッファ２１およびリードバッファ２２（図１参照）に加えて、内部処理バッファ２３を有する。内部処理バッファ２３には、メモリシステム１Ｂの内部処理に伴いメモリシステム１Ｂ内を移動される内部データが一時的に格納される。内部処理は、例えば、ＣＰＵ３１、またはＣＰＵ３１とメモリコントローラ３０内の回路との組み合わせにより実行される。例えば、内部データは、不揮発性メモリＭに書き込まれたことがあるデータであって、不揮発性メモリＭから読み出され、不揮発性メモリＭに再度書き込み予定のデータである。内部処理バッファ２３は、「ライトバッファとは異なる揮発性メモリの所定領域」の一例である。内部データは、「書き込み対象データ」の一例である。メモリシステム１Ｂの内部処理は、例えば、ガベージコレクション、コンパクション、リフレッシュ、またはウェアレベリングなどである。

ガベージコレクションは、ＮＡＮＤ装置１０のフリーブロック数を増加させる処理である。「フリーブロック」は、有効データが格納されておらず、消去動作を経ることで新たなデータが書き込み可能なブロックである。例えば、ガベージコレクションは、有効データおよび無効データが記憶された複数のブロックＢＬＫ（移動元ブロックＢＬＫ）から、少なくとも有効データを、移動元ブロックＢＬＫの数よりも少ない数の別のブロックＢＬＫ（移動先ブロックＢＬＫ）にコピーし、複数の移動元ブロックＢＬＫのデータを無効化する処理である。ガベージコレクションが実行される場合、移動元ブロックＢＬＫから読み出された有効データが内部データの一例として内部処理バッファ２３に格納される。ここで、「有効データ」とは、上記ルックアップテーブルから参照されているデータ（すなわち論理アドレスと紐付けられているデータ）である。有効データは、後にホスト機器２によって読み出される可能性があるデータである。一方で、「無効データ」とは、どの論理アドレスとも紐付けられていないデータである。無効データは、もはやホスト機器２から読み出される可能性が無いデータである。また、ガベージコレクションが実行される場合、パディングデータも無効データと同様のデータとして扱われる。

コンパクションは、ＮＡＮＤ装置１０において、連続する空き領域を増加させる処理である。例えば、コンパクションは、連続しない複数のブロックＢＬＫ（移動元ブロックＢＬＫ）から読み出されたデータを、連続する複数のブロックＢＬＫ（移動先ブロックＢＬＫ）にコピーし、複数の移動元ブロックＢＬＫのデータを空き領域とする処理である。コンパクションが実行さえる場合、移動元ブロックＢＬＫから読み出されたデータが内部データの一例として内部処理バッファ２３に格納される。なお、コンパクションは、ガベージコレクションの一部として実行されてもよい。

リフレッシュは、ＮＡＮＤ装置１０に記憶されたデータの劣化を抑制するために、ＮＡＮＤ装置１０から一度データを読み出し、読み出したデータをＮＡＮＤ装置１０に書き直す処理である。リフレッシュが実行さえる場合、ＮＡＮＤ装置１０から読み出されたリフレッシュ対象のデータが内部データの一例として内部処理バッファ２３に格納される。

ウェアレベリングは、ＮＡＮＤ装置１０の使用寿命を延ばすために、データを記憶したブロックＢＬＫ（移動元ブロックＢＬＫ）からデータを読み出し、読み出したデータを同じＮＡＮＤ装置１０内の別のブロックＢＬＫまたは別のＮＡＮＤ装置１０に書き直す処理である。ウェアレベリングが実行される場合、移動元ブロックＢＬＫから読み出されたデータが内部データの一例として内部処理バッファ２３に格納される。

図１０に示すように、本実施形態のメモリコントローラ３０ＢのＦＴＬは、書き込み管理部６４Ｂに加え、内部処理管理部７１を有する。内部処理管理部７１は、メモリシステム１Ｂの内部処理を管理する。例えば、内部処理管理部７１は、上述したガベージコレクション、コンパクション、リフレッシュ、およびウェアレベリングなどの処理を管理する。

本実施形態では、フラッシュ状況管理部６２Ｂは、第１実施形態と同様に、コマンド解釈部６１がサブミッションキュー５１から受け取るコマンドがフラッシュコマンドである場合、ライトバッファ２１に格納されているライトデータの量を検出する（図１０中の矢印Ｃ参照）。すなわち、フラッシュ状況管理部６２Ｂは、所定の書き込み単位を満たすライトデータがライトバッファ２１に格納されているか否かを判定する。図１０に示す例では、ライトバッファ２１には、２単位のデータＡ、１単位のデータＢが所定の書き込み単位まで１単位のデータが足りていない状況である。

フラッシュ状況管理部６２Ｂは、所定の書き込み単位を満たさないライトデータがライトバッファ２１に格納された状態で、コマンド解釈部６１がサブミッションキュー５１からフラッシュコマンドを受け取る場合、フラッシュ状況管理部６２Ｂ内のＲＡＭ６２ａ内に、フラッシュコマンドと、ライトバッファ２１に格納されているライトデータの量を示す情報を保持させる。加えて、フラッシュ状況管理部６２Ｂは、書き込み管理部６４Ｂに対して、ライトバッファ２１に格納されているライトデータ（所定の書き込み単位を満たさないライトデータ）と、内部処理バッファ２３に格納されている内部データの少なくとも一部とを同時にＮＡＮＤ装置１０に書き込ませる要求（以下「データ補填付き書き込み要求」と称する）を通知する（図１０中の矢印Ｄ´参照）。

書き込み管理部６４Ｂは、データ補填付き書き込み要求を受け取る場合、内部処理管理部７１に対して、内部処理バッファ２３に格納されている内部データの量を検出させる要求（以下「内部処理バッファ確認要求」と称する）を通知する（図１０中の矢印Ｅ´参照）。

内部処理管理部７１は、内部処理バッファ確認要求を受け取る場合、内部処理バッファ２３に格納されている内部データの量を検出する。そして、内部処理管理部７１は、検出された内部データの量を示す情報を書き込み管理部６４Ｂに通知する。

書き込み管理部６４Ｂは、内部処理バッファ２３に内部データが格納されている場合、ライトバッファ２１に格納されているライトデータと、内部処理バッファ２３に格納されている内部データのなかで、所定の書き込み単位に対してライトデータが不足する分に相当する量の内部データとを、同時にＮＡＮＤ装置１０に書き込む（図１０中の矢印Ｆ´参照）。図１０に示す例では、書き込み管理部６４Ｂは、ライトバッファ２１に格納されている２単位のデータＡおよび１単位のデータＢと、内部処理バッファ２３に格納されている１単位のデータＸとを、同時にＮＡＮＤ装置１０に書き込む。

書き込み管理部６４Ｂは、所定の書き込み単位を満たすデータを一括してＮＡＮＤ装置１０に書き込む書き込み動作を行った後、その結果を示す通知をフラッシュ状況管理部６２Ｂに出力する（図１０中の矢印Ｇ´参照）。フラッシュ状況管理部６２Ｂは、書き込み管理部６４Ｂから書き込み動作の適切な結果を示す通知を受け取る場合、フラッシュコマンドの処理が完了したことを示す通知を、コマンド応答部６５に出力する（図１０中の矢印Ｈ´参照）。

コマンド応答部６５は、コマンドの処理が完了したことを示す通知をフラッシュ状況管理部６２Ｂから受け取る場合、完了したコマンドに関するステータスの通知をコンプリーションキュー５２に投入する（図１０中の矢印Ｉ´参照）。これにより、ホスト機器２は、コマンドの処理が完了したことを認識可能になる。

以上説明した構成によれば、第１実施形態と同様に、信頼性の向上を図ることができる。例えば、本実施形態では、メモリコントローラ３０Ｂは、所定コマンドをサブミッションキュー５１から受け取る場合、ＤＲＡＭ２０の所定領域に書き込み対象データがあるか否かを判定し、ＤＲＡＭ２０の所定領域に書き込み対象データがある場合、当該書き込み対象データをライトバッファ２１に格納されたライトデータと同時にＮＡＮＤ装置１０に書き込む。これにより、書き込み効率の低下を抑制し、メモリシステム１Ｂの信頼性を向上させることができる。

なお、第２実施形態は、第１実施形態と組み合わされて実現されてもよい。すなわち、書き込み管理部６４Ｂは、コマンド解釈部６１がフラッシュコマンドを受け取る場合、ライトバッファ２１に書き込まれているライトデータ（書き込み単位を満たさないライトデータ）と、サブミッションキュー５１を先読みすることで得られるライトデータと、内部処理バッファ２３から得られる内部データとを、同時にＮＡＮＤ装置１０に書き込んでもよい。

（第３実施形態）
次に、第３実施形態について説明する。第３実施形態は、サブミッションキュー５１からフラッシュコマンドを受け取る場合に、ライトバッファ２１に書き込まれているライトデータと、当該ライトデータと属性が近いデータとが同時にＮＡＮＤ装置１０に書き込まれる点で、第１実施形態とは異なる。以下に説明する以外の構成は、第１実施形態または第２実施形態の構成と同様である。

図１１は、第３実施形態のメモリシステム１Ｃの一部を示すブロック図である。本実施形態では、メモリコントローラ３０Ｃは、データの属性を管理するデータ属性管理部８１を有する。データ属性管理部８１は、フラッシュ状況管理部６２Ｃの一部として設けられてもよいし、フラッシュ状況管理部６２Ｃとは別に設けられてもよい。

データ属性管理部８１は、各データと、各データの属性を示す属性情報と対応付けて管理する。このような属性情報は、例えば、各データに対するアクセス頻度（コールドデータであるかホットデータであるかなど、いわゆるデータの温度）によって分類された属性情報でもよく、各データに対して設定されたグループごとに付与された属性情報でもよく、各データを過去に書き込んだコマンドの種類に応じて付与された属性情報でもよい。

「各データに対して設定されたグループごとに付与された属性情報」は、例えば、同じ特徴を持つデータに対して纏めて付与される識別子（ＩＤ）である。「各データに対して設定されたグループごとに付与された属性情報」は、例えば、ＮＶＭｅ規格で定義されたストリームＩＤである。「各データを過去に書き込んだコマンドの種類に応じて付与された属性情報」は、例えば、過去にフラッシュコマンドの処理により書き込まれたデータであるか否かを示す識別子である。また、ライトデータに関しては、ＮＶＭｅ規格のＤＳＭ（Dataset Management）が属性情報として利用されてもよい。

実施形態では、データ属性管理部８１は、上述した属性情報に基づき、２つのデータの属性情報が所定の条件を満たすか否かを判定する。例えば、データ属性管理部８１は、２つのデータのアクセス頻度の違いが所定の範囲内である場合、当該２つのデータの属性情報が所定の条件を満たすと判定する。同様に、データ属性管理部８１は、２つのデータに対して付与されている識別子の違いが所定の範囲内である場合、当該２つのデータの属性情報が所定の条件を満たすと判定する。さらに、データ属性管理部８１は、２つのデータの過去の書き込み過程（フラッシュコマンドの処理に基づくものであるか否か）が同じである場合、当該２つのデータの属性情報が所定の条件を満たすと判定する。

本実施形態では、フラッシュ状況管理部６２Ｃは、ライトバッファ２１に書き込まれているライトデータ（書き込み単位を満たさないライトデータ）に対応付けられた属性情報と、サブミッションキュー５１を先読みすることで得られるライトデータに対応付けられた属性情報とが所定の条件を満たすと判定された場合に限り、それらデータを同時にＮＡＮＤ装置１０に書き込む。同様に、書き込み管理部６４は、ライトバッファ２１に書き込まれているライトデータ（書き込み単位を満たさないライトデータ）に対応付けられた属性情報と、内部処理バッファ２３から得られる内部データに対応付けられた属性情報とが所定の条件を満たすと判定された場合に限り、それらデータを同時にＮＡＮＤ装置１０に書き込む。

このような構成によれば、第１実施形態と同様に、信頼性の向上を図ることができる。ここで、特性が異なる複数のデータを纏めてＮＡＮＤ装置１０に書き込むと、書き込み効率（ＷＡＦ）が逆に低下する場合がある。

そこで本実施形態では、メモリコントローラ３０Ｃは、ライトバッファ２１に格納されている第１データに対応付けられた属性情報と、メモリシステム１Ｃの外部または内部から取得される第２データに対応付けられた属性情報とが所定の関係を満たす場合に限り、第１データと第２データとを同時にＮＡＮＤ装置１０に書き込む。このような構成によれば、特性が異なる複数のデータを纏めてＮＡＮＤ装置１０に書き込むことを抑制することができる。これにより、書き込み効率の低下をさらに抑制し、メモリシステム１Ｃの信頼性をさらに向上させることができる。

本実施形態によれば、例えば、ホットデータとコールドデータとを纏めてＮＡＮＤ装置１０に書き込むことを抑制することができる。また、以前もフラッシュコマンドにより書き込まれたデータは、ログやジャーナルである可能性が高い。これらデータは、メモリシステム１Ｃの内部処理（例えばコンパクション）の対象であったとしても、ライトデータと混ぜて書き込んでも書き込み効率の大きな低下に結びつきにくい。このため本実施形態では、以前もフラッシュコマンドにより書き込まれたデータは、ライトデータと同時にＮＡＮＤ装置１０に書き込む処理が行われる。

なお上記例に代えて／加えて、フラッシュ状況管理部６２Ｃは、ライトバッファ２１に書き込まれているライトデータと同時に書き込むデータとして、サブミッションキュー５１を先読みすることで得られるライトデータと、内部処理バッファ２３から得られる内部データとのうち、ライトバッファ２１に書き込まれているライトデータと属性情報の類似度が高いほうのデータを選択するようにしてもよい。

（第４実施形態）
次に、第４実施形態について説明する。第４実施形態は、未処理のコマンドの後に格納されたフラッシュコマンドが存在しないかを検出するためサブミッションキュー５１を先読みし、サブミッションキュー５１を先読みすることでフラッシュコマンドが発見された場合、メモリシステム１Ｄの内部処理を事前に促進して内部処理バッファ２３に内部データを格納させる点で、第２実施形態とは異なる。以下に説明する以外の構成は、第１実施形態または第２実施形態の構成と同様である。

図１２は、第４実施形態のメモリシステム１Ｄの一部を示すブロック図である。本実施形態では、メモリコントローラ３０Ｄのコマンド解釈部６１Ｄは、所定のタイミング（例えば一定の周期）で、サブミッションキュー５１にフラッシュコマンドに存在しないか否かを判定するために、サブミッションキュー５１を先読みする。図１２に示す例では、サブミッションキュー５１が先読みされることで、サブミッションキュー５１に先に格納された先行コマンドであるライトコマンドＡ，Ｂがフェッチされる前に、フラッシュコマンドが発見される場合を示す。コマンド解釈部６１Ｄは、サブミッションキュー５１を先読みすることでフラッシュコマンドを発見した場合、フラッシュコマンドが存在することを示す通知（以下「フラッシュコマンド検出通知」と称する）をフラッシュ状況管理部６２Ｄに出力する。

本実施形態では、フラッシュ状況管理部６２Ｄは、フラッシュコマンド検出通知を受け取る場合、ライトバッファ２１に格納されているライトデータの量、および内部処理バッファ２３に格納されている内部データの量を検出する。さらに、フラッシュ状況管理部６２Ｄは、サブミッションキュー５１を先読みすることで検出された１つ以上のライトコマンドがある場合、当該１つ以上のライトコマンドに対応するライトデータの量を検出する。そして、フラッシュ状況管理部６２Ｄは、これらを合わせたデータの合計量が所定の書き込み単位を満たすか否かを判定する。フラッシュ状況管理部６２Ｄは、上記データの合計量が所定の書き込み単位を満たさない場合、内部処理管理部７１Ｄに対して、メモリシステム１Ｄの内部処理を促進させる要求（以下「内部処理促進要求」と称する）を通知する。

内部処理管理部７１Ｄは、内部処理促進要求を受け取る場合、内部処理の実行に関する閾値を変更し、内部処理の実行を促進する。内部処理管理部７１Ｄは、例えば、ガベージコレクション、コンパクション、リフレッシュ、またはウェアレベリングなどの処理を増加させるまたは前倒しで行うことで、内部処理バッファ２３に格納される内部データの量を増加させる。すなわち、内部処理管理部７１Ｄは、フラッシュコマンドよりも先にサブミッションキューに格納された先行コマンド（図１２中に示す例ではライトコマンドＡ，Ｂ）の実行前または実行中に、内部データをＮＡＮＤ装置１０から読み出して内部処理バッファ２３に移動させておく処理を開始する。「内部処理の実行に関する閾値」は、例えば、ガベージコレクションにおいて内部処理バッファ２３にデータをコピーする際のデータ量を調整する指標である。

このような構成によれば、コマンド解釈部６１Ｄが実際にフラッシュコマンドをフェッチする前に、メモリシステム１Ｄの内部処理が促進され、より多くの量の内部データが内部処理バッファ２３に格納されやすくなる。これにより、コマンド解釈部６１Ｄが実際にフラッシュコマンドをフェッチする前に、所定の書き込み単位を満たすデータが揃いやすくする。これにより、書き込み効率の低下をさらに抑制し、メモリシステム１Ｄの信頼性をさらに向上させることができる。

（第５実施形態）
次に、第５実施形態について説明する。第５実施形態は、サブミッションキュー５１を先読みすることで複数のフラッシュコマンドが発見された場合、それらを纏めて処理する点で、第１実施形態とは異なる。以下に説明する以外の構成は、第１実施形態または第２実施形態の構成と同様である。

図１３は、第５実施形態のメモリシステム１Ｅの一部を示すブロック図である。図１３に示す例では、サブミッションキュー５１には、複数のフラッシュコマンドＸ，Ｙ，Ｚ（Flush-X, Flush-Y, Flush-Z）が格納されている場合を示す。複数のフラッシュコマンドＸ，Ｙ，Ｚは、互いに同種のコマンドである。フラッシュコマンドＸは、「第１コマンド」の一例である。フラッシュコマンドＹは、「第２コマンド」の一例である。

本実施形態では、コマンド解釈部６１は、書き込み単位を満たすライトデータがライトバッファ２１に格納されていない場合、書き込み単位が満たされるまで後続のライトコマンドが存在しないかサブミッションキュー５１を先読みする。コマンド解釈部６１は、サブミッションキュー５１を先読みすることで複数のフラッシュコマンドＸ，Ｙ，Ｚを検出する場合、検出したフラッシュコマンドＸ，Ｙ，Ｚを示す情報をフラッシュ状況管理部６２Ｅに通知する。

フラッシュ状況管理部６２Ｅは、サブミッションキュー５１を先読みすることで複数のフラッシュコマンドＸ，Ｙ，Ｚが検出された場合、これら複数のフラッシュコマンドＸ，Ｙ，Ｚを纏めて保持する。この場合、フラッシュ状況管理部６２Ｅは、書き込み単位に満たない間に検出される複数のフラッシュコマンドＸ，Ｙ，Ｚを、ホスト機器２に１つのフラッシュコマンドとしてまとめて応答を返すためにリスト化して管理する。そして、コマンド応答部６５は、書き込み単位を満たすように集められたデータＡ，Ｂ，Ｃ，ＤのＮＡＮＤ装置１０への書き込みが完了した場合、データＡ，Ｂ，Ｃ，Ｄに対応するライトコマンドＡ，Ｂ，Ｃ，Ｄの処理が完了したことと、フラッシュコマンドの処理が完了したことを示す応答をコンプリーションキュー５２に投入する。

このような構成によれば、複数のフラッシュコマンドＸ，Ｙ，Ｚを纏めて処理することができる。これにより、複数のフラッシュコマンドＸ，Ｙ，Ｚによって大量のパディングデータがＮＡＮＤ装置１０に書き込まれることを避けることができる。

（第６実施形態）
次に、第６実施形態について説明する。第６実施形態は、ホスト機器２から通知される命令に動作モードの指定が含まれ、指定された動作モードに応じてメモリシステム１Ｆが異なる処理を行う点で、第１実施形態とは異なる。以下に説明する以外の構成は、第１実施形態または第２実施形態の構成と同様である。

図１４は、第６実施形態のメモリシステム１Ｆの一部を示すブロック図である。本実施形態では、ホスト機器２は、動作モードの指定を含む命令を発行する。動作モードは、例えば、（１）最速動作モード、（２）通常モード、（３）寿命優先モードのうちいずれか１つが指定される。「命令」とは、コマンドであってもよいし、コマンドとは別の命令であってもよい。本実施形態では、ホスト機器２は、動作モードの指定を含むフラッシュコマンドを発行する。メモリコントローラ３０Ｆは、ホスト機器２から受け取る動作モードの指定を含む命令に基づき、選択的に動作を切り替える。

最速動作モードは、フラッシュコマンドを受け取る場合に、パディングデータのパディングを含む処理（通常のフラッシュコマンドの処理）を行う動作モードである。すなわち、最速動作モードでは、ライトバッファ２１に格納されているライトデータが所定の書き込み単位を満たさない場合でも、サブミッションキュー５１の先読みによる追加のライトデータの取得や、内部処理バッファ２３からの内部データの取得などは行わない動作モードである。言い換えると、最速動作モードは、後述する通常モードと比べて多くのパディングデータと、ライトデータとを同時にＮＡＮＤ装置１０に書き込む動作モードである。最速動作モードは、「第２動作モード」の一例である。

通常モードは、第１実施形態または第２実施形態で説明したように、ライトバッファ２１に格納されているライトデータが所定の書き込み単位を満たさない場合、サブミッションキュー５１の先読みによる追加のライトデータの取得、および／または内部処理バッファ２３からの内部データの取得などが行われ、それらデータが同時にＮＡＮＤ装置１０に書き込まれる動作モードである。通常モードは、「第１動作モード」の一例である。

寿命優先モードは、ホスト機器２がフラッシュコマンドの発行と同時に、フラッシュコマンドの処理が完了するまでの許容可能なレイテンシを指定する動作モードである。レイテンシの値は、例えば、ホスト機器２またはメモリシステム１Ｆが置かれている状況において異なる値が指定され得る。

メモリコントローラ３０Ｆのコマンド解釈部６１Ｆは、寿命優先モードが指定された場合、指定されたレイテンシの値に応じて、サブミッションキュー５１に格納された後続コマンドに対する先読みの量を変更する。例えば、コマンド解釈部６１Ｆは、先読みするサブミッションキュー５１の深さ（先読みするエントリの数）、および／または複数のサブミッションキュー５１が存在する場合は、先読みするサブミッションキュー５１の数を変更する。許容可能なレイテンシの値が大きいほど、先読みするサブミッションキュー５１の深さは深くなり、先読みするサブミッションキュー５１の数は多くなる。

本実施形態では、フラッシュ状況管理部６２Ｆは、寿命優先モードが指定された場合、指定されたレイテンシで許容される時間の間に、メモリシステム１Ｆの内部処理（ガベージコレクション、コンパクション、リフレッシュ、またはウェアレベリングなど）により、ＮＡＮＤ装置２０から内部データを読み出して内部処理バッファ２３に移動させておく。

本実施形態では、フラッシュ状況管理部６２Ｆは、寿命優先モードが指定された場合、指定されたレイテンシで許容される範囲で、サブミッションキュー５１に後続のライトコマンドが投入され、当該ライトコマンドに対応するライトデータが取得されるまで、フラッシュコマンドの実行を待機してもよい。

このような構成によれば、ホスト機器２またはメモリシステム１Ｆが置かれている状況に応じて柔軟な処理を実行することができる。

以上、いくつかの実施形態について説明したが、実施形態は上述した例に限定されない。上述した実施形態では、「ライトデータを不揮発性メモリに書き込ませるコマンド」がフラッシュコマンドである例について説明した。ただし、「ライトデータを不揮発性メモリに書き込ませるコマンド」は、フラッシュコマンドに限定されず、「ＦＵＡ（Force Unit Access）＝１ Ｗｒｉｔｅ」コマンドでもよい。「ＦＵＡ＝１ Ｗｒｉｔｅ」は、ライトデータの不揮発化を必須とするライトコマンドである。

フラッシュコマンドを受け取る場合にライトデータと同時に書き込まれるデータは、上述した先読みにより得られるライトデータや内部データに限らず、フラッシュコマンドの後にサブミッションキュー５１に格納されたコマンドが保持するデータでもよいし、ホストデータバッファ５３上のデータでもよい。「不揮発性の半導体記憶装置」および「不揮発メモリ」は、ＮＡＮＤ装置１０に限定されず、ＭＲＡＭ（Magnetoresistive Random Access Memory）やその他のタイプの記憶装置でもよい。

以上説明した少なくともひとつの実施形態によれば、メモリシステムは、書き込み単位を満たさない第１データがライトバッファに格納された状態で、第１データを不揮発性メモリに書き込ませるコマンドをキューから受け取る場合、第１データと、別の第２データとを同時に不揮発性メモリに書き込む。これにより、信頼性の向上を図ることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ…メモリシステム、１０…ＮＡＮＤ装置、２０…ＤＲＡＭ（揮発性メモリ）、２１…ライトバッファ、２３…内部処理バッファ、３０，３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ，３０Ｅ，３０Ｆ…メモリコントローラ、Ｍ…不揮発性メモリ。

Claims (17)

1. 不揮発性メモリと、
   ライトバッファを含む揮発性メモリと、
   ホスト機器によってキューに格納されたコマンドを前記キューから受け取り可能であり、書き込み単位を満たさない第１データが前記ライトバッファに格納された状態で、前記第１データを前記不揮発性メモリに書き込ませる第１コマンドを前記キューから受け取る場合、前記第１データと、前記ホスト機器または前記ライトバッファとは異なる前記揮発性メモリの所定領域から取得される第２データとを同時に前記不揮発性メモリに書き込むメモリコントローラと、
   を備えたメモリシステム。
2. 前記メモリコントローラは、前記第１コマンドを前記キューから受け取る場合、前記第１コマンドよりも後に前記キューに格納された１つ以上の後続コマンドを先読みし、前記１つ以上の後続コマンドに第１ライトコマンドが含まれる場合、前記第１ライトコマンドに対応する第１ライトデータを前記第２データとして前記不揮発性メモリに書き込む、
   請求項１に記載のメモリシステム。
3. 前記メモリコントローラは、前記第１ライトデータを前記第２データとして前記不揮発性メモリに書き込むことに応じて、前記第１コマンドおよび前記第１ライトコマンドの処理が完了したことを示す応答を前記ホスト機器に出力する、
   請求項２に記載のメモリシステム。
4. 前記メモリコントローラは、前記第１データと前記第２データとの合計が前記書き込み単位を満たさない場合、前記第１ライトコマンドよりも後に前記キューに格納された第２ライトコマンドがあるか否かを判定し、前記第２ライトコマンドがある場合、前記第２ライトコマンドに対応する第２ライトデータを第３データとして前記第１データおよび前記第２データと同時に前記不揮発性メモリに書き込む、
   請求項２または請求項３に記載のメモリシステム。
5. 前記メモリコントローラは、前記１つ以上の後続コマンドにライトコマンドが存在しない場合、前記第１コマンドに応じて前記第１データを前記不揮発性メモリに書き込む、
   請求項２から請求項４のうちいずれか１項に記載のメモリシステム。
6. 前記キューは、第１キューと、前記第１キューとは異なる第２キューとを含み、
   前記メモリコントローラは、前記第１コマンドを前記第１キューから受け取る場合、前記第１キューおよび前記第２キューに格納されたコマンドを先読みし、前記第１キューおよび前記第２キューのいずれかにライトコマンドがある場合、当該ライトコマンドに対応するライトデータを前記第２データとして前記不揮発性メモリに書き込む、
   請求項１から請求項５のうちいずれか１項に記載のメモリシステム。
7. 前記メモリコントローラは、前記第１コマンドを前記キューから受け取る場合、前記揮発性メモリの前記所定領域に書き込み対象データがあるか否かを判定し、前記揮発性メモリの前記所定領域に前記書き込み対象データがある場合、前記書き込み対象データを前記第２データとして前記第１データと同時に前記不揮発性メモリに書き込む、
   請求項１に記載のメモリシステム。
8. 前記書き込み対象データは、前記不揮発性メモリから読み出されて前記揮発性メモリの前記所定領域に格納された後、前記不揮発性メモリに再度書き込まれるデータである、
   請求項７に記載のメモリシステム。
9. 前記書き込み対象データは、ガベージコレクション、コンパクション、リフレッシュ、またはウェアレベリングにより前記メモリシステム内を移動するデータである、
   請求項７または請求項８に記載のメモリシステム。
10. 前記メモリコントローラは、各データと、各データの属性を示す属性情報とを対応付けて管理し、前記第１データに対応付けられた前記属性情報と前記第２データに対応付けられた前記属性情報とが所定の関係を満たす場合に、前記第１データと前記第２データとを同時に前記不揮発性メモリに書き込む、
    請求項１から請求項９のうちいずれか１項に記載のメモリシステム。
11. 前記属性情報は、各データに対するアクセス頻度、各データに対して設定されたグループ、または各データを過去に書き込んだコマンドの種類のうち１つ以上に基づいて設定される、
    請求項１０に記載のメモリシステム。
12. 前記メモリコントローラは、前記キューを先読みすることで前記第１コマンドが検出された場合、前記第１コマンドよりも先に前記キューに格納された先行コマンドの実行前または実行中に、前記第２データとなる書き込み対象データを前記不揮発性メモリから読み出して前記揮発性メモリの前記所定領域に移動させておく処理を開始する、
    請求項１から請求項１１のうちいずれか１項に記載のメモリシステム。
13. 前記メモリコントローラは、前記キューに、前記第１コマンドよりも後にライトコマンドが格納され、前記ライトコマンドよりも後に前記第１コマンドと同種の第２コマンドが格納された場合、前記ライトコマンドに対応するライトデータを前記第２データとして前記第１データと同時に前記不揮発性メモリに書き込むことに応じて、前記第１コマンドおよび前記第２コマンドの処理が完了したことを示す応答を前記ホスト機器に出力する、
    請求項１から請求項１２のうちいずれか１項に記載のメモリシステム。
14. 前記メモリコントローラは、前記ホスト機器から通知される命令に基づき、前記第１コマンドを受け取る場合に前記第１データと前記第２データとを同時に前記不揮発性メモリに書き込む第１動作モードと、前記第１コマンドを受け取る場合に前記第１動作モードと比べて多いパディングデータと前記第１データとを前記不揮発性メモリに書き込む第２動作モードとを選択的に切り替える、
    請求項１から請求項１３のうちいずれか１項に記載のメモリシステム。
15. 前記メモリコントローラは、前記ホスト機器から通知される命令に基づき、前記第１コマンドよりも後に前記キューに格納された後続コマンドに対する先読みの量を変更する、
    請求項１から請求項１４のうちいずれか１項に記載のメモリシステム。
16. 前記メモリコントローラは、前記ホスト機器により指定されるレイテンシにより許容される時間の間に前記第２データとなる書き込み対象データを前記不揮発性メモリから読み出して前記揮発性メモリの前記所定領域に移動させ、前記第１データと前記第２データとを同時に前記不揮発性メモリに書き込む、
    請求項１から請求項１５のうちいずれか１項に記載のメモリシステム。
17. サブミッションキューにコマンドを投入するように構成されるホスト機器に接続可能であって、
    不揮発性メモリと、
    前記不揮発性メモリへ書き込むためのデータが保存されるライトバッファを含む揮発性メモリと、
    前記不揮発性メモリと前記揮発性メモリとを制御し、前記サブミッションキューに投入されたコマンドを受け取り、前記受け取ったコマンドを実行するコントローラと、
    を備え、
    前記コントローラは、前記受け取ったコマンドが前記ライトバッファに保存されているデータを前記不揮発性メモリへ書き込ませるための第１コマンドであって、前記ライトバッファに保存されている第１データが書き込み単位を満たさない場合、前記サブミッションキューに前記第１コマンドよりも後に投入された１つ以上のコマンドを先読みし、前記先読みした１つ以上のコマンドに第１ライトコマンドが含まれる場合、前記第１ライトコマンドに対応する第２データを前記第１データとともに前記不揮発性メモリへ書き込む、
    メモリシステム。

Images