CN106997778A - 非易失性存储器设备和操作其的方法 - Google Patents

非易失性存储器设备和操作其的方法 Download PDF

Info

Publication number
CN106997778A
CN106997778A CN201610998616.1A CN201610998616A CN106997778A CN 106997778 A CN106997778 A CN 106997778A CN 201610998616 A CN201610998616 A CN 201610998616A CN 106997778 A CN106997778 A CN 106997778A
Authority
CN
China
Prior art keywords
memory block
string
read operation
read
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610998616.1A
Other languages
English (en)
Other versions
CN106997778B (zh
Inventor
郑基镐
朱相炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106997778A publication Critical patent/CN106997778A/zh
Application granted granted Critical
Publication of CN106997778B publication Critical patent/CN106997778B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种非易失性存储器设备包括每个均包括在基板上垂直地形成的单元串的存储块。单元串耦合到多个位线。单元串每个均包括连接到串选择晶体管的存储单元。一种操作非易失性存储器设备的方法包括：响应于擦除命令来对存储块中的第一存储块执行擦除操作，对第一存储块的存储单元执行擦除验证操作，对耦合到第一存储块的至少一些位线的单元串中的每个的串选择晶体管执行第一读出操作，以及至少基于第一读出操作的结果来确定第一存储块是否是故障块。第一读出操作基于从多个读出方案当中选择的第一读出方案。

Description

非易失性存储器设备和操作其的方法
对相关申请的交叉引用
本申请要求于2015年11月12日在韩国知识产权局(KIPO)提交的第10-2015-0159225号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用整体并入于此。
技术领域
示例实施例总体上涉及半导体集成电路，并且更具体地涉及非易失性存储器设备和/或操作非易失性存储器设备的方法。
背景技术
可以将半导体存储器设备分类为易失性半导体存储器设备和非易失性半导体存储器设备。易失性半导体存储器设备可以以高速执行读取和写入操作。当易失性存储器设备断电时，存储在该设备中的内容可能丢失。即使当非易失性半导体存储器设备断电时，其也可以保留存储于其中的内容。由于这个原因，不管非易失性半导体存储器设备是上电还是断电，该设备都可以用于存储将被保留的内容。
非易失性半导体存储器设备可以包括掩模只读存储器(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)，等等。
闪速存储器设备是非易失性存储器设备的示例。闪速存储器设备可以广泛地用作电子装置的语音和图像存储介质，电子装置诸如计算机、蜂窝电话、PDA、数字相机、摄录机、录音机、MP3播放机、手持式PC、游戏机、传真机、扫描仪、打印机，等等。
随着最近已经越来越多地使用高集成度存储器设备，在存储单元中存储多位数据的多位存储器设备也已经变得更常见。
发明内容
示例实施例涉及提供一种操作非易失性存储器设备的方法，其能够减少用于擦除操作的时间。
示例实施例涉及提供一种执行该方法的非易失性存储器设备。
根据示例实施例，提供了一种操作非易失性存储器设备的方法。非易失性存储器设备包括多个存储块。存储块中的每个包括在基板上垂直地形成的单元串。单元串耦合到多个位线。单元串每个均包括连接到串选择晶体管的存储单元。该方法包括：响应于擦除命令来对存储块中的第一存储块执行擦除操作，对第一存储块的存储单元执行擦除验证操作，对耦合到第一存储块的至少一些位线的单元串中的每个的串选择晶体管执行第一读出(sense)操作，以及至少基于第一读出操作的结果来确定第一存储块是否是故障块。第一读出操作基于从多个读出方案当中选择的第一读出方案。
根据示例实施例，一种非易失性存储器设备包括存储单元阵列、电压生成器、地址译码器、页面缓冲电路和控制电路。存储单元阵列包括多个存储块。存储块中的每个包括在基板上垂直地形成的多个单元串。单元串耦合到多个位线。单元串每个均包括连接到串选择晶体管和接地选择晶体管的存储单元。电压生成器被配置为响应于控制信号来生成字线电压。地址译码器被配置为响应于地址信号来向存储单元阵列施加字线电压。页面缓冲电路通过位线耦合到存储单元阵列。控制电路被配置为控制电压生成器和页面缓冲电路。控制电路被配置为响应于擦除命令来对存储块中的第一存储块执行擦除操作和擦除验证操作。控制电路被配置为控制电压生成器和页面缓冲电路，使得电压生成器和页面缓冲电路对耦合到第一存储块的至少一些位线的单元串中的每个的串选择晶体管执行第一读出操作。第一读出操作基于从多个读出方案当中选择的第一读出方案。控制电路被配置为基于第一读出操作的结果来对耦合到第一存储块的至少一些位线的单元串中的每个的接地选择晶体管选择性地执行第二读出操作。第二读出操作基于从多个读出方案当中选择的第二读出方案。
根据示例实施例，提供了一种操作非易失性存储器设备的方法。非易失性存储器设备包括基板上的多个存储块。存储块中的每个包括耦合到多个位线的多个单元串。单元串中的每个包括在基板上的串选择晶体管和接地选择晶体管之间连接到彼此的多个存储单元。该方法包括：对存储块中的第一存储块执行擦除操作，对第一存储块执行擦除验证操作，对第一存储块的至少两个单元串的串选择晶体管执行第一读出操作，以及使用第一读出操作的结果来确定第一存储块是否是故障块。第一读出操作包括：使用从多个读出方案当中选择的第一读出方案来确定第一存储块的至少两个单元串的串选择晶体管中的至少一个处于截止状态还是导通状态中。
根据操作非易失性存储器设备的方法，通过对存储单元的擦除验证操作之后同时地或顺序地对至少一个串选择晶体管或至少一个接地选择晶体管执行读出操作来确定存储块是否是故障块，可以减少用于擦除循环的时间。
附图说明
将根据结合附图的以下详细描述更清楚地理解说明性的、非限制性的示例实施例。
图1是图示出根据示例实施例的存储器系统的框图。
图2是图示出根据示例实施例的图1的存储器系统中的非易失性存储器设备的框图。
图3是图示出图2中的存储单元阵列的框图。
图4是图示出图3的存储块之一的透视图。
图5是沿图4的存储块的线V-V'所取的截面图。
图6是图示出参考图4和图5所描述的存储块的等效电路的电路图。
图7是图示出根据示例实施例的图2的非易失性存储器设备中的控制电路的框图。
图8是图示出根据示例实施例的图2的非易失性存储器设备中的电压生成器的框图。
图9是图示出根据示例实施例的图2的非易失性存储器设备中的页面缓冲电路中的页面缓冲器之一的电路图。
图10是图示出根据示例实施例的、操作非易失性存储器设备的方法的流程图。
图11图示出图6的存储块中的单元串中的每个的串选择晶体管或接地选择晶体管的阈值电压分布。
图12图示出图10的方法所应用至其的存储块的一部分。
图13图示出图10的第一读出操作的示例。
图14图示出图10的第二读出操作的示例。
图15在概念上图示出图10的方法。
图16是图示出图15中的第一读出操作和第二读出操作的时序图。
图17图示出图10的第一读出操作的示例。
图18图示出图10的第二读出操作的示例。
图19在概念上图示出图10的方法。
图20图示出图10的方法所应用至其的存储块的一部分。
图21图示出当向图20的存储块的一部分应用操作非易失性存储器设备的方法时对图10中的选择晶体管所执行的第一读出操作的示例。
图22是图示出根据示例实施例的、操作非易失性存储器设备的方法的流程图。
图23在概念上图示出图22的方法。
图24A是图示出根据示例实施例的操作非易失性存储器设备的方法的流程图。
图24B是图示出在图24A中的第一读出操作和第二读出操作时所采用的读出方案的各种组合的表格。
图25是图示出参考图2所描述的非易失性存储器设备的结构的透视图。
图26是图示出根据示例实施例的固态盘或固态驱动器(SSD)的框图。
图27是图示出根据示例实施例的嵌入式多媒体卡(eMMC)的框图。
图28是图示出根据示例实施例的通用闪速存储(UFS)的框图。
图29是图示出根据示例实施例的移动设备的框图。
具体实施方式
将理解的是，当要素被称为“连接到”或“耦合到”另一个要素时，其能够直接地连接或耦合到其他要素，或者中间的要素可以存在。相比之下，当要素被称为“直接地连接到”另一个要素或“直接地耦合到”另一个要素时，则没有中间的要素存在。应当以相同的方式来解释用于描述要素之间的关系的其他词语(例如，“在……之间”相对于“直接地在……之间”、“相邻”相对于“直接地相邻”等等)。
图1是图示出根据示例实施例的存储器系统的框图。
参考图1，存储器系统(或非易失性存储器系统)10可以包括存储器控制器20和至少一个非易失性存储器设备30。
存储器系统10可以包括诸如存储卡的基于闪速存储器的数据存储介质、通用串行总线(USB)存储器和固态驱动器(SSD)。
非易失性存储器设备30可以在存储器控制器20的控制之下执行擦除操作、编程操作和/或写入操作。非易失性存储器设备30通过输入/输出线路从存储器控制器20接收命令CMD、地址ADDR和数据DATA，用于执行此类操作。另外，非易失性存储器设备30通过电力线从存储器控制器20接收电力PWR。命令CMD可以包括命令锁存使能(CLE)、地址锁存使能(ALE)、芯片使能(CE/)、写入使能(WE/)和读取使能(RE/)。
非易失性存储器设备30可以包括其中包括有多个存储块的存储单元阵列，并且可以向存储器控制器20提供关于包括性能劣化的至少一个单元串的故障块的故障块信息FBI。存储器控制器20可以包括接收故障块信息FBI的块管理模块(BMM)25。当主机要访问故障块时，块管理模块25可以利用正常块的地址来替换故障块的地址。
图2是图示出根据示例实施例的图1的存储器系统中的非易失性存储器设备的框图。
参考图2，非易失性存储器设备30包括存储单元阵列100、地址译码器430、页面缓冲电路410、数据输入/输出电路420、控制电路500和电压生成器600。
存储单元阵列100可以通过至少一个串选择线SSL、多个字线WL以及至少一个接地选择线GSL耦合到地址译码器430。另外，存储单元阵列100可以通过多个位线BL耦合到页面缓冲电路410。
存储单元阵列100可以包括耦合到多个字线WL和多个位线BL的多个存储单元。
在示例实施例中，存储单元阵列100可以是以三维结构(或垂直结构)形成在基板上的三维存储单元阵列。在该情况下，存储单元阵列100可以包括被垂直地定向使得至少一个存储单元位于另一个存储单元上的垂直单元串。通过引用被合并于本文的以下专利文献描述用于三维存储单元阵列适当的配置：美国专利第7,679,133号；第8,553,466号；第8,654,587号；第8,559,235号；以及美国专利公开第2011/0233648号。
可替换地，在示例实施例中，存储单元阵列100可以是以二维结构(或水平结构)形成在基板上的二维存储单元阵列。
图3是图示出图2中的存储单元阵列的框图。
参考图3，存储单元阵列100可以包括多个存储块BLK1至BLKz。通过图2中的地址译码器430来选择存储块BLK1至BLKz。例如，地址译码器430可以在存储块BLK1至BLKz当中选择与块地址相对应的存储块BLK。
图4是图示出图3的存储块之一的透视图。图5是沿图4的存储块的线V-V'所取的截面图。
参考图4和图5，存储块BLKb包括沿着第一方向D1至第三方向D3扩展的结构。
提供了一种基板111。例如，基板111可以具有第一类型(例如，第一导电类型)的阱。例如，基板111可以具有通过注入诸如硼(B)的III族元素所形成的p阱。例如，基板111可以具有提供在n阱中的口袋型p阱。基板111可以具有p型阱(或p型口袋型阱)。然而，基板111的导电类型不限于p型。
可以在基板111中提供沿着第一方向D1扩展的多个掺杂区域311至314。例如，多个掺杂区域311至314可以具有与基板111的第一类型不同的第二类型(例如，第二导电类型)。第一掺杂区域311至第四掺杂区域314可以具有n型。然而，第一掺杂区域311至第四掺杂区域314的导电类型不限于n型。
在第一掺杂区域311和第二掺杂区域312之间、在基板111的区域上沿着第二方向顺序地提供沿着第一方向D1扩展的多个绝缘材料112。例如，多个绝缘材料可以沿着第二方向D2与彼此间隔开特定距离。可替换地，至少一些绝缘材料112可以与彼此间隔开不同的距离。绝缘材料112可以包括诸如氧化层之类的绝缘材料。
多个柱体113可以沿着第二方向D2穿透绝缘材料，并且可以在第一掺杂区域311和第二掺杂区域312之间、在基板111的区域上沿着第一方向被顺序地布置。例如，多个柱体113穿透绝缘材料112以接触基板111。
例如，每个柱体113可以包括多个材料，诸如沟道层114和内部材料115。沟道层114可以是半导体。例如，每个柱体113的沟道层114可以包括具有第一类型的硅材料。例如，每个柱体113的沟道层114可以包括具有与基板111相同类型的硅材料。每个柱体113的沟道层114可以包括p型硅。然而，每个柱体113的沟道层114不限于p型硅。
每个柱体113的内部材料115包括绝缘材料。例如，每个柱体113的内部材料115可以包括诸如氧化硅的绝缘材料。例如，每个柱体113的内部材料115可以包括空气间隙。可以省略内部材料115，在这种情况下柱体113可以具有棒形状。
在第一掺杂区域311和第二掺杂区域312之间的区域上、沿着绝缘材料112、柱体113和基板111的暴露表面提供绝缘层116。例如，可以移除在最后一个绝缘材料112的第二方向D2上在暴露表面上提供的绝缘层116。
例如，绝缘层116的厚度可以小于绝缘材料112当中的相邻的绝缘材料112之间的距离的一半。可以在绝缘层116和绝缘材料112之间提供绝缘材料112和绝缘层116之外的材料。材料可以处于绝缘材料112当中的第一绝缘材料上，并且可以在第一绝缘材料的底部处的第二绝缘材料112之上提供绝缘层116。在第一掺杂区域311和第二掺杂区域312之间的区域中在绝缘层116的暴露表面上提供第一导电材料211至291。例如，在与基板111相邻的绝缘材料112和基板111之间提供沿着第一方向D1扩展的第一导电材料211。更详细地，在与基板111相邻的绝缘材料112的底部处的绝缘层116与基板111之间提供沿着第一方向D1扩展的第一导电材料211。换句话说，可以将绝缘材料112和导电材料211至291交替地堆叠在彼此之上。绝缘层116可以在绝缘材料112和导电材料211至291之间扩展。
在处于绝缘材料112当中的特定绝缘材料之上处的绝缘层116与被布置在特定绝缘材料之上的绝缘材料的底部处的绝缘层之间提供沿着第一方向D1扩展的第一导电材料。也就是说，在绝缘材料112之间提供沿着第一方向D1扩展的多个第一导电材料221至281，并且可以理解的是，在绝缘材料112和第一导电材料221至281之间提供绝缘层116。第一导电材料211至291可以包括金属材料。第一导电材料211至291可以包括诸如多晶硅之类的导电材料。
可以在第二掺杂区域312和第三掺杂区域313之间的区域中提供与第一掺杂区域311和第二掺杂区域312上的那些结构相同的结构。在第二掺杂区域312和第三掺杂区域313之间的区域中，提供了沿着第一方向D1扩展的多个绝缘材料112、沿着第一方向D1顺序地布置的并且沿着第三方向D3穿透多个绝缘材料112的多个柱体113、在多个绝缘材料112和多个柱体113的暴露表面上提供的绝缘层116以及沿着第一方向扩展的多个导电材料212至292。
在第三掺杂区域313和第四掺杂区域314之间的区域中，可以提供与第一掺杂区域311和第二掺杂区域312上的那些结构相同的结构。在第三掺杂区域313和第四掺杂区域314之间的区域中，提供了沿着第一方向D1扩展的多个绝缘材料112、沿着第一方向顺序地布置的并且沿着第三方向D3穿透多个绝缘材料112的多个柱体113、在多个绝缘材料112和多个柱体113的暴露表面上提供的绝缘层116以及沿着第一方向D1扩展的多个第一导电材料213至293。
在多个柱体113上分别地提供漏极320。漏极320可以包括利用第二类型掺杂的硅材料。例如，漏极320可以包括利用n型掺杂的硅材料。在实施例中，漏极320包括n型硅材料。然而，漏极320不限于n型硅材料。
每个漏极320的宽度可以大于柱体113的宽度。例如，可以在对应的柱体113之上以焊盘形式提供每个漏极320。每个漏极320可以扩展到对应的柱体113的沟道层114的一部分。
在漏极上，提供沿着第三方向D3扩展的第二导电材料331至333。沿着第一方向D1布置第二导电材料331至333，其隔开特定距离。第二导电材料331至333分别地连接到对应的区域中的漏极320。可以通过每个接触插头来连接沿着第三方向D3扩展的漏极320和第二导电材料333。第二导电材料331至333可以包括金属材料。第二导电材料331至333可以包括诸如多晶硅的导电材料。
在下文中，对第一导电材料211至291、212至292以及213至293的高度进行描述。第一导电材料211至291、212至292以及213至293可以顺序地具有自基板111起的第一高度至第九高度。也就是说，与基板111相邻的第一导电材料211至213具有第一高度。与第二导电材料331至333相邻的第一导电材料291至293具有第九高度。随着从第一导电材料211至291、212至292以及213至293当中的特定导电材料的基板111起的次序增加，第一导电材料的高度增加。
参考图4和图5，柱体113、绝缘层116和多个第一导电材料211至291、212至292以及213至293形成单元串。例如，每个柱体113、绝缘层116的相邻区域，以及第一导电材料211至291、212至292和213至293的相邻区域形成单元串。单元串包括多个晶体管结构TS。
图6是图示出参考图4和图5所描述的存储块的等效电路的电路图。
可以以三维结构(或垂直结构)在基板上形成图6的存储块BLKa。例如，可以在垂直于基板的方向上形成存储块BLKa中所包括的多个单元串。
参考图6，存储块BLKa可以包括在位线BL1、BL2和BL3与公共源极线CSL之间耦合的存储单元串NS11至NS33。存储单元串NS11至NS33中的每个可以包括串选择晶体管SST、多个存储单元MC1至MC8以及接地选择晶体管GST。在图6中，存储单元串NS11至NS33中的每个被图示出包括八个存储单元MC1至MC8。然而，示例实施例不限于此。在示例实施例中，存储单元串NS11至NS33中的每个可以包括任何数量的存储单元。
串选择晶体管SST可以连接到对应的串选择线SSL1至SSL3。多个存储单元MC1至MC8可以分别地连接到对应的字线WL1至WL8。接地选择晶体管GST可以连接到对应的接地选择线GSL1至GSL3。串选择晶体管SST可以连接到对应的位线BL1、BL2和BL3，并且接地选择晶体管GST可以连接到公共源极线CSL。位线BL1、BL2和BL3可以耦合到对应的页面缓冲器PB1、PB2和PB3。
在图6中，存储单元串NS11至NS33中的每个被图示出包括一个串选择晶体管SST和一个接地选择晶体管GST。然而，示例实施例不限于此。在示例实施例中，存储单元串NS11至NS33中的每个可以包括两个或更多个串选择晶体管和两个或更多个接地选择晶体管。
可以将具有相同的高度的字线(例如，WL1)共同地连接，并且可以将接地选择线GSL1至GSL3和串选择线SSL1至SSL3分离。在图8中，存储块BLKa被图示出耦合到八个字线WL1至WL8和三个位线BL1至BL3。然而，示例实施例不限于此。在示例实施例中，存储单元阵列100可以耦合到任何数量的字线和位线。
再次参考图2，控制电路500可以从外部设备(例如，存储器控制器20)接收命令信号CMD和地址信号ADDR，并且基于命令信号CMD和地址信号ADDR来控制非易失性存储器设备30的擦除循环、编程循环和读取操作。编程循环可以包括编程操作和编程验证操作。擦除循环可以包括擦除操作、擦除验证操作和至少一个读出操作。
例如，控制电路500可以基于命令信号CMD来生成用于控制电压生成器600的控制信号CTL，并且基于地址信号ADDR来生成行地址R_ADDR和列地址C_ADDR。控制电路500可以向地址译码器430提供行地址R_ADDR并且向数据输入/输出电路420提供列地址C_ADDR。
地址译码器430可以通过至少一个串选择线SSL、多个字线WL和至少一个接地选择线GSL耦合到存储单元阵列100。在编程操作或读取操作期间，地址译码器430可以基于行地址R_ADDR确定多个字线WL之一作为第一字线(例如，所选择的字线)，并且确定多个字线WL的除第一字线之外的其余字线作为未被选择的字线。
电压生成器600可以基于控制信号CTL来生成被用于非易失性存储器设备30的操作的字线电压VWL。字线电压VWL可以通过地址译码器430被施加到多个字线WL。
例如，在擦除操作期间，电压生成器600可以向存储块的阱施加擦除电压，并且可以向存储块的全部字线施加接地电压。在擦除验证操作期间，电压生成器600可以向存储块的全部字线施加擦除验证电压，或逐字线地顺序地向字线施加擦除验证电压。在至少一个读出操作期间，电压生成器600可以向耦合到存储块的一些位线的至少一个串选择晶体管和至少一个接地选择晶体管施加读出电压。
例如，在编程操作期间，电压生成器600可以向第一字线施加编程电压，并且可以向未被选择的字线施加编程通过电压。此外，在编程验证操作期间，电压生成器600可以向第一字线施加编程验证电压，并且可以向未被选择的字线施加验证通过电压。
例如，在读取操作期间，电压生成器600可以向第一字线施加读取电压，并且可以向未被选择的字线施加读取通过电压。
页面缓冲电路410可以通过多个位线BL耦合到存储单元阵列100。页面缓冲电路410可以包括多个页面缓冲器。在示例实施例中，一个页面缓冲器可以连接到一个位线。可替换地，一个页面缓冲器可以连接到两个或更多位线。
页面缓冲电路410可以暂时地存储将在所选择的页面中被编程的数据或从所选择的页面中被读取的数据。
数据输入/输出电路420可以通过数据线DL耦合到页面缓冲电路410。在编程操作期间，数据输入/输出电路410可以基于从控制电路500接收的列地址C_ADDR来从外部设备(例如，存储器控制器20)接收程序数据DATA，并且向页面缓冲电路410提供程序数据DATA。在读取操作期间，数据输入/输出电路420可以基于从控制电路500接收的列地址C_ADDR向外部设备提供存储在页面缓冲电路410中的读取数据DATA。
另外，页面缓冲电路410和数据输入/输出电路420从存储单元阵列100的第一区域读取数据并且向存储单元阵列100的第二区域写入所读取的数据。也就是说，页面缓冲电路410和数据输入/输出电路420可以执行回写操作。
图7是图示出根据示例实施例的图2的非易失性存储器设备中的控制电路的框图。
参考图7，控制电路500包括命令译码器510、地址缓冲器520和控制信号生成器530。控制电路500可以进一步包括编程/擦除循环计数器540。可替换地，可以省略编程/擦除循环计数器540。
命令译码器510对命令CMD进行译码并且向控制信号生成器530提供译码的命令D_CMD。当译码的命令D_CMD是编程命令或擦除命令时，命令译码器510向编程/擦除循环计数器540提供译码的命令D_CMD。
地址缓冲器520接收地址信号ADDR、向地址译码器430和编程/擦除循环计数器540提供行地址R_ADDR，并且向数据输入/输出电路420提供列地址C_ADDR。
编程/擦除循环计数器540基于译码的命令D_CMD和行地址R_ADDR来计数对所选择的存储单元进行的编程/擦除循环的数量，并且为比较单元560提供计数值CV。计数值CV指示对所选择的存储单元进行的编程/擦除循环的计数数量。计数值CV可以指示在存储块被擦除之后特定存储块的存储单元的编程的数量。
控制信号生成器530接收译码的命令D_CMD，基于由译码的命令D_CMD所指向的操作和编程/擦除循环的数量来生成控制信号CTL，以及向电压生成器600提供控制信号CTL。控制信号生成器530可以进一步接收计数值CV并且基于对所选择的存储单元进行的编程/擦除循环的计数数量来生成控制信号CTL。
图8是图示出根据示例实施例的图2的非易失性存储器设备中的电压生成器的框图。
参考图8，电压生成器600包括高电压生成器610和低电压生成器630。电压生成器600可以进一步包括负电压生成器650。
高电压生成器610可以响应于第一控制信号CTL1、根据由译码的命令D_CMD所指向的操作来生成编程电压PGM、编程通过电压VPPASS、验证通过电压VVPASS、读取通过电压VRPASS和擦除电压VERS。编程电压PGM可以被施加到第一字线。编程通过电压VPPASS、验证通过电压VVPASS、读取通过电压VRPASS可以被施加到未被选择的字线，并且擦除电压VERS可以被施加到存储块的阱。第一控制信号CTL1可以包括多个位，其指示由译码的命令D_CMD指向的操作和通过比较信号CS所指示的编程/擦除循环的数量。
低电压生成器630可以响应于第二控制信号CTL2、根据由译码的命令D_CMD所指向的操作来生成编程验证电压VPV、读取电压VRD、擦除验证电压VER、第一读出电压VS1和第二读出电压VS2。编程验证电压VPV、读取电压VRD和擦除验证电压VER可以根据非易失性存储器设备100的操作被施加到第一字线。第一读出电压VS1和第二读出电压VS2可以被施加到至少一个串选择线和至少一个接地选择线。第二控制信号CTL2可以包括多个位，其指示由译码的命令D_CMD所指向的操作。
负电压生成器650可以响应于第三控制信号CTL3、根据由译码的命令D_CMD所指向的操作来生成具有负电平的编程验证电压VPV’、读取电压VRD’和擦除验证电压VER’。第三控制信号CTL3可以包括多个位，其指示由译码的命令D_CMD所指示的操作和通过比较信号CS所指示的编程/擦除循环的数量。
图9是图示出根据示例实施例的图2的非易失性存储器设备中的页面缓冲电路中的页面缓冲器之一的电路图。
在图9中，图示出耦合到图6中的位线BL1的页面缓冲器PB1。
参考图9，页面缓冲器PB1包括预充电电路411、开关电路412以及读出和锁存电路413。
页面缓冲器PB1的预充电电路411、开关电路412以及读出和锁存电路413可以响应于控制电路500的控制信号PBC进行操作。控制信号PBC可以包括加载信号LOAD、位线电压控制信号BLSHF、位线选择信号BLSLT、屏蔽信号SHLD，等等。
预充电电路411可以向读出节点SO提供预充电电压Vdd。预充电电路411可以包括根据加载信号LOAD被导通或截止的预充电晶体管TPR。
开关电路412可以包括晶体管M1、M2以及M3。晶体管M1可以响应于位线电压控制信号BLSHF来将位线BL1预充电至期望的(和/或可替换地，预先确定的)电压电平。晶体管M2可以响应于位线选择信号BLSLT来选择位线BL1。晶体管M3可以响应于屏蔽信号SHLD来将位线BL1放电。
读出和锁存电路413可以检测读出节点SO的电压电平。可以根据读出节点SO的所检测的电压电平对数据进行锁存。读出和锁存电路413可以包括锁存电路414和晶体管T1至T4。锁存电路414包括反相器INV1和INV2。晶体管T1包括接收设置信号SET的栅极，晶体管T2包括接收复位信号RST的栅极，晶体管T3包括接收刷新信号REF的栅极，并且晶体管T4包括耦合到读出节点SO的栅极。读出和锁存电路413可以响应于控制信号PBC中所包括的控制信号SET、RST和REF来进行操作。
图10是图示出根据示例实施例的、操作非易失性存储器设备的方法的流程图。
可以通过图2的非易失性存储器设备30来执行图10的操作非易失性存储器设备的方法。
参考图1至图10，当非易失性存储器设备30从存储器控制器20接收擦除命令时，电压生成器600在控制电路500的控制之下向从存储块BLK1～BLKz中选择的第一存储块施加擦除电压VERS以对第一存储块执行擦除操作第一存储块(S100)。非易失性存储器设备30通过向耦合到第一存储块的存储单元的字线施加擦除验证电压来对第一存储块执行擦除验证操作(S200)。
非易失性存储器设备30使用至少一个读出电压同时地对与耦合到第一存储块的一些位线的每个单元串的存储单元耦合的至少一个串选择晶体管执行第一读出操作(S300)。非易失性存储器设备30基于第一读出操作的结果来确定至少一个串选择晶体管是否是截止状态(S400)。当至少一个串选择晶体管是截止状态(S400中的“是”)时，非易失性存储器设备30使用至少一个读出电压同时地对与耦合到第一存储块的一些位线的每个单元串的存储单元耦合的至少一个接地选择晶体管执行第二读出操作(S500)。非易失性存储器设备30基于第一读出操作的结果和第二读出操作的结果来确定第一存储块是否是故障块(S600)。
当至少一个串选择晶体管中的至少一个未处于截止状态(S400中的“否”)时，非易失性存储器设备30基于第一读出操作的结果确定第一块为故障块(S600)。
在图10中，步骤S300、S400和S500可以构成对选择晶体管执行读出操作的步骤(S250)。
非易失性存储器设备30至少基于第一读出操作的结果来确定第一存储块是否是故障块，并且当第一存储块是故障块时，可以向存储器控制器20的块管理模块25提供指示第一存储块是故障块的故障块信息FBI。
可以对耦合到一个存储块的全部位线的单元串执行图10的方法，或可以对耦合到一个存储块的位线中的被选择性地预充电的一些位线的单元串执行图10的方法。
图11图示出图6的存储块中的单元串中的每个中的串选择晶体管或接地选择晶体管的阈值电压分布。
参考图11，串选择晶体管SST或接地选择晶体管GST可以具有由附图标记711所表示的阈值电压分布。当编程/擦除循环增加并且单元串劣化时，串选择晶体管SST或接地选择晶体管GST可以具有由附图标记712所表示的阈值电压分布。当串选择晶体管SST或接地选择晶体管GST被过度编程时，串选择晶体管SST或接地选择晶体管GST可以具有由附图标记713所表示的阈值电压分布。
图12图示出图10的方法所应用至其的存储块的一部分、图13图示出图10的第一读出操作的示例，以及图14图示出图10的第二读出操作的示例。
图15在概念上图示出图10的方法。
在图12至图15中，假定耦合到位线BL1的单元串NS11～NS31中的每个包括一个串选择晶体管和一个接地选择晶体管。
参考图6以及图11至图15，为了执行第一读出操作(S300a)，非易失性存储器设备30对第一存储块的全部位线BL1～BL3进行预充电(S311)。非易失性存储器设备30执行粗略读出C以向耦合到被预充电的位线BL1～BL3的单元串NS11～NS33的串选择晶体管SST1～SST3同时地施加第一读出电压VS1(S313)，并且然后执行精细读出F以向串选择晶体管SST1～SST3同时地施加与第一读出电压VS1不同的第二读出电压VS2(S315，721)。第一读出电压VS1具有比用于在正常状态中读出串选择晶体管SST1～SST3的阈值电压分布的下部范围的目标电平TL低的电压电平，并且第二读出电压VS2具有目标电平TL。
对具有截止状态的串选择晶体管SST1～SST3中的至少一个执行使用第一读出电压VS1的粗略读出C，并且对具有截止状态的串选择晶体管执行使用第二读出电压VS2的精细读出F。在粗略读出C和精细读出F期间，电压生成器600可以向字线WL1～WL8和接地选择线GSL1～GSL3施加读取通过电压VRPASS。
当串选择晶体管SST1～SST3中的至少一个未通过第一读出操作时，第一存储块被确定为故障块，因为读出节点SO的电压电平被改变。
当串选择晶体管SST1～SST3通过第一读出操作时，为了执行第二读出操作(S500a)，非易失性存储器设备30再次对全部位线BL1～BL3进行预充电(S511)。非易失性存储器设备30执行粗略读出C以同时地向单元串NS11～NS33的接地选择晶体管GST1～GST3施加第一读出电压VS1(S513)，并且然后执行精细读出F以同时地向接地选择晶体管GST1～GST3施加第二读出电压VS2(S515，723)。在粗略读出C和精细读出F期间，电压生成器600可以向字线WL1～WL8和串选择线SSL1～SSL3施加读取通过电压VRPASS。可以基于对串选择晶体管SST1～SST3的第一读出操作的结果来选择性地执行对接地选择晶体管GST1～GST3的第二读出操作。
例如，当单元串NS31的串选择晶体管SST3和接地选择晶体管GST3随着编程/擦除循环增加而具有阈值电压分布721时，电流通过单元串NS31从页面缓冲器PB1流动至公共源极线CSL，这是因为在位线被预充电之后执行粗略C-精细F读出。因此，因为读出节点SO的电压电平被改变，页面缓冲器PB1可以基于读出节点SO的电压电平的改变来确定单元串NS11～NS31中的至少一个的串选择晶体管和接地选择晶体管是否改变。
图16是图示出图15中的第一读出操作和第二读出操作的时序图。
参考图16，使用不同于彼此的第一读出电压VS1和第二读出电压VS2的粗略-精细读出包括粗略读出和精细读出。
粗略读出和精细读出中的每个包括位线预充电时段BLs_PRCH、发展时段DEVELOP和锁存时段LATCH。在粗略读出，在预充电时间t11期间对所有位线进行预充电。在发展时间t12期间，预充电的位线的电流根据串选择晶体管或接地选择晶体管的阈值电压而改变。在锁存时间t13期间，在页面缓冲器PB1中读出和锁存位线电流的变化。基于经由粗略读出锁存的数据来选择具有截止状态的选择晶体管。执行对于具有截止状态的选择晶体管的精细读出。
对于精细读出，选择经由粗略读出所选择的选择晶体管的位线。在预充电时间t21期间对所选择的位线进行预充电。在发展时间t22期间，预充电位线的电流根据串选择晶体管或接地选择晶体管的阈值电压而变化。在锁存时间t23期间，在页面缓冲器PB1中读出和锁存位线电流的变化。基于经由精细读出锁存的数据来确定选择晶体管是否具有导通状态。
在图14中，在对接地选择晶体管GST1～GST3执行第二读出操作之前，对存储单元MC11～MC18、MC21～MC28和MC31～MC38执行使用至少一个单元读出电压进行的单元读出操作。逐字线地向字线同时地施加其电平低于目标电平的第三读出电压，并且然后逐字线地同时地向字线施加具有目标电平的第四读出电压用于验证存储单元MC11～MC18、MC21～MC28和MC31～MC38的每个阈值电压(S480)。
可以基于单元读出操作的结果来确定存储单元MC11～MC18、MC21～MC28和MC31～MC38中的每个是否具有截止状态(S490)。当存储单元MC11～MC18、MC21～MC28和MC31～MC38中的每个具有截止状态(S490中的“是”)时，执行第二读出操作(S500a)。当存储单元MC11～MC18、MC21～MC28和MC31～MC38中的至少一个具有导通状态(S490中的“否”)时，第一存储块被确定为故障块。
另外，可以在第二读出操作而不是第一读出操作之后执行单元读出操作(S480和S490)。当更具第一读出操作串选择晶体管SST1～SST3中的每个具有截止状态时，可以执行单元读出操作(S480和S490)。
图17图示出图10的第一读出操作的示例，图18图示出图10的第二读出操作的示例以及图19在概念上图示出图10的方法。
参考图6、图11、图12至图17以及图19，为了执行第一读出操作(S300b)，非易失性存储器设备30对第一存储块的全部位线BL1～BL3进行预充电(S321)。非易失性存储器设备30执行精细读出F以同时地向耦合到被预充电的位线BL1～BL3的单元串NS11～NS33的串选择晶体管SST1～SST3 731施加读出电压VS2(S323)。
当串选择晶体管SST1～SST3中的至少一个未通过第一读出操作时，第一存储块被确定为故障块，因为读出节点SO的电压电平被改变。
当串选择晶体管SST1～SST3通过第一读出操作时，为了执行第二读出操作(S500b)，非易失性存储器设备30再次对全部位线BL1～BL3进行预充电(S521)。非易失性存储器设备30执行精细读出F以同时地向单元串NS11～NS33的接地选择晶体管GST1～GST3733施加读出电压VS2(S523)。可以基于对串选择晶体管SST1～SST3的第一读出操作的结果来选择性地执行对接地选择晶体管GST1～GST3的第二读出操作。
图20图示出图10的方法所应用至其的存储块的一部分。
图21图示出当向图20的存储块的一部分应用操作非易失性存储器设备的方法时，对图10中的选择晶体管所执行的第一读出操作的示例。
在图20和图21中，假定耦合到位线BL1的单元串NS11’～NS31’中的每个包括两个串选择晶体管和两个接地选择晶体管。
参考图6、图11、图20和图21，为了对选择晶体管执行读出操作(S250a)，非易失性存储器设备30同时地对单元串NS11’～NS31’的第一串选择晶体管SST11～SST31执行第一读出操作(S300)。第一读出操作可以是使用第一读出电压VS1和第二读出操作VS2的粗略-精细读出操作，如参考图15所描述地。可替换地，第一读出操作可以是使用第二读出操作VS2的精细读出操作，如参考图19所描述地。
基于第一读出操作来确定第一串选择晶体管SST11～SST31中的每个是否具有截止状态(S400)。当第一串选择晶体管SST11～SST31中的至少一个不具有截止状态(S400中的“否”)时，第一存储块被确定为故障块(S600)。
当根据第一读出操作第一串选择晶体管SST11～SST31中的每个具有截止状态(S400中的“是”)时，非易失性存储器设备30使用至少一个读出电压对单元串NS11’～NS31’的第二串选择晶体管SST12～SST32同时地执行第三读出操作(S420)。基于第三读出操作来确定第二串选择晶体管SST12～SST32中的每个是否具有截止状态(S440)。当第二串选择晶体管SST12～SST32中的至少一个不具有截止状态(S440中的“否”)时，第一存储块被确定为故障块(S600)。
当根据第三读出操作第二串选择晶体管SST12～SST32中的每个具有截止状态(S440中的“是”)时，非易失性存储器设备30同时地对第一接地选择晶体管GST11～GST31执行第二读出操作(S500)。基于第二读出操作来确定第一接地选择晶体管GST11～GST31中的每个是否具有截止状态(S550)。当第一接地选择晶体管GST11～GST31中的至少一个不具有截止状态(S550中的“否”)时，第一存储块被确定为故障块(S600)。
当根据第一读出操作第一接地选择晶体管GST11～GST31中的每个具有截止状态(S550中的“是”)时，非易失性存储器设备30使用至少一个读出电压对单元串NS11’～NS31’的第二接地选择晶体管GST12～GST32同时地执行第四读出操作(S570)。可以依赖于第二接地选择晶体管GST12～GST32中的每个是否具有截止状态来选择性地将第一存储块确定为故障块(S600)。
图22是图示出根据示例实施例的、操作非易失性存储器设备的方法的流程图。图23在概念上图示出图22的方法。
可以通过图2的非易失性存储器设备30来执行图22的操作非易失性存储器设备的方法。在图23中，假定耦合到位线BL1的单元串NS11～NS31中的每个包括一个串选择晶体管和一个接地选择晶体管，如图12中那样。
参考图2、图6、图11、图12、图22和图23，当非易失性存储器设备30从存储器控制器20接收擦除命令时，电压生成器600在控制电路500的控制之下向从存储块BLK1～BLKz中选择的第一存储块施加擦除电压VERS，以对第一存储块执行擦除操作(S100)。非易失性存储器设备30通过向耦合到第一存储块的存储单元的字线施加擦除验证电压来对第一存储块执行擦除验证操作(S200)。
非易失性存储器设备30使用至少一个读出电压对与耦合到第一存储块的一些位线的每个单元串的存储单元耦合的至少一个串选择晶体管顺序地执行741第一读出操作(S300’)。非易失性存储器设备30基于第一读出操作的结果来确定至少一个串选择晶体管是否是截止状态(S400’)。当至少一个串选择晶体管是截止状态(S400中的“是”)时，非易失性存储器设备30使用至少一个读出电压对与耦合到第一存储块的一些位线的每个单元串的存储单元耦合的至少一个接地选择晶体管顺序地执行743第二读出操作(S500’)。非易失性存储器设备30基于第一读出操作的结果和第二读出操作的结果来确定第一存储块是否是故障块(S600’)。
非易失性存储器设备30至少基于第一读出操作的结果来确定第一存储块是否是故障块，并且当第一存储块是故障块时，可以向存储器控制器20的块管理模块25提供指示第一存储块是故障块的故障块信息FBI。
可以对耦合到一个存储块的全部位线的单元串执行图22的方法，或可以对耦合到一个存储块的位线中的被选择性地预充电的一些位线的单元串执行图22的方法。
参考图1至图23进行的对非易失性存储器设备和操作非易失性存储器设备的方法的描述可以类似地适用于检查(下检查(under-check))具有阈值电压分布712的选择晶体管或用于检查(上检查(upper-check))具有阈值电压分布713的选择晶体管。
图24A是图示出根据示例实施例的操作非易失性存储器设备的方法的流程图。图24B是图示出在图24A中的第一读出操作和第二读出操作时所采用的读出方案的各种组合的表格。
参考图1至图24B，当非易失性存储器设备30从存储器控制器20接收擦除命令时，电压生成器600在控制电路500的控制之下向从存储块BLK1～BLKz中选择的第一存储块施加擦除电压VERS，以对第一存储块执行擦除操作(S710)。非易失性存储器设备30通过向耦合到第一存储块的存储单元的字线施加擦除验证电压来对第一存储块执行擦除验证操作(S720)。
非易失性存储器设备30基于从多个读出方案中选择的第一读出方案对与耦合到第一存储块的一些位线的每个单元串的存储单元耦合的至少一个串选择晶体管执行第一读出操作(S730)。非易失性存储器设备30基于第一读出操作的结果来确定至少一个串选择晶体管是否是截止状态(S740)。当至少一个串选择晶体管是截止状态(S740中的“是”)时，非易失性存储器设备30基于从读出方案中选择的第二读出方案，对与耦合到第一存储块的一些位线的每个单元串的存储单元耦合的至少一个接地选择晶体管执行第二读出操作(S750)。
非易失性存储器设备30基于第一读出操作的结果和第二读出操作的结果来确定第一存储块是否是故障块(S600’)。至少一个串选择晶体管中的至少一个未处于截止状态中(S740中的“否”)时，非易失性存储器设备30基于第一读出操作的结果来确定第一存储器块为故障块(S760)。
参考图24B，其中图示出分别地选择为对至少一个串选择晶体管的第一读出操作750和选择为对至少一个接地选择晶体管的第二读出操作760的各种读出方案P、Q和R的组合。
读出方案P表示参考图15和图16所描述的、使用第一读出电压和第二读出电压同时地执行的粗略-精细读出的读出操作。读出方案Q表示参考图19所描述的、使用一个读出电压同时地执行的精细读出的读出操作。读出方案R表示参考图23所描述的、使用一个读出电压顺序地执行的精细读出的读出操作。读出方案P、Q和R之一根据至少一个串选择晶体管的特性被选择，并且被用作第一读出操作。读出方案P、Q和R之一根据至少一个接地选择晶体管的特性被选择，并且被用作第二读出操作。
例如，读出方案P可以被选择为第一读出方案，并且读出方案P可以被选择为第二读出方案。第一读出操作750和第二读出操作760的组合的数量可以是九，如图24B中所图示。
图25是图示出参考图2所描述的非易失性存储器设备的结构的透视图。
参考图25，非易失性存储器设备30包括三维存储单元阵列100以及平面外围电路410、420、430、500和600。
如参考图4至图6所描述地，存储单元阵列100包括在与基板111交叉的方向上堆叠的存储单元。也就是说，存储单元阵列100具有其中三维地布置存储单元的三维结构。外围电路410、420、430、500和600包括在单层中在基板111上提供的设备。也就是说，外围电路410、420、430、500和600包括具有平面结构的设备。
例如，图示出在三维存储单元阵列100的一侧处提供外围电路410、420、430、500和600。然而，外围电路410、420、430、500和600的位置关系和它们的数量不限于此。
例如，可以在三维存储单元阵列100的至少两侧上提供外围电路410、420、430、500和600。另外地，提供至少两个三维存储单元阵列100，并且可以在至少两个三维存储单元阵列100的每个的至少一侧上提供平面外围电路410、420、430、500和600。
图26是图示出根据示例实施例的固态盘或固态驱动器(SSD)的框图。
参考图26，SSD 1000包括多个非易失性存储器设备1100和SSD控制器1200。
可以可选地向非易失性存储器设备1100提供外部高电压VPP。非易失性存储器设备1100中的每个可以包括图2的非易失性存储器设备30。通过对存储单元的擦除验证操作之后同时地或顺序地对至少一个串选择晶体管或至少一个接地选择晶体管执行读出操作来确定存储块是否是故障块，非易失性存储器设备1100中的每个可以减少用于擦除循环的时间。
SSD控制器1200通过多个通道CH1至CHi而连接到非易失性存储器设备1100。SSD控制器1200包括一个或多个处理器1210、缓冲存储器1220、ECC块1230、主机接口1250和非易失性存储器接口1260。
缓冲存储器1220存储用于驱动SSD控制器1200的数据。缓冲存储器1220包括每个均存储数据或命令的多个存储器线。尽管图19图示出缓冲存储器1220被包括在SSD控制器1200中的实施例，但本发明构思不限于此。可替换地，例如，缓冲存储器1220可以被放置在SSD控制器1200外部。
ECC块1230计算将在写入操作被编程的数据的纠错码值并且在读取操作使用纠错码值来校正所读取的数据的错误。在数据恢复操作中，ECC块1230校正从非易失性存储器设备1100恢复的数据的错误。尽管在图19中未示出，可以另外包括代码存储器以存储驱动SSD控制器1200所需要的代码数据。可以通过非易失性存储器设备来实施代码存储器。
主机接口1250提供与外部设备的接口。非易失性存储器接口1260提供与非易失性存储器设备1100的接口。
图27是图示出根据示例实施例的嵌入式多媒体卡(eMMC)的框图。
参考图27，eMMC 2000包括一个或多个NAND闪速存储器设备2100和控制器2200。
NAND闪速存储器设备2100可以包括图2的非易失性存储器设备30。通过在对存储单元的擦除验证操作之后同时地或顺序地对至少一个串选择晶体管或至少一个接地选择晶体管执行读出操作来确定存储块是否是故障块，NAND闪速存储器设备2100可以减少用于擦除循环的时间。
控制器2200经由多个通道与NAND闪速存储器设备2100相连接。控制器2200包括一个或多个控制器核心2210、主机接口2250和NAND接口2260。控制器核心2210控制eMMC 2000的总体操作。主机接口2250被配置为执行在控制器2210和主机HOST之间的接口。NAND接口2260被配置为提供在NAND闪速存储器设备2100和控制器2200之间的接口。在示例实施例中，主机接口2250可以是并行接口(例如，MMC接口)。在示例实施例中，eMMC 2000的主机接口2250可以是串行接口(例如，UHS-II、UFS，等等)。
eMMC 2000从主机接收电源电压Vcc和Vccq。例如，向NAND闪速存储器设备2100和NAND接口2260提供电源电压Vcc(例如，大约3.3V)，并且向控制器2200提供电源电压Vccq(例如，大约1.8V/3.3V)。在一些实施例中，可以可选地向eMMC 2000提供外部高电压VPPx。
图28是图示出根据示例实施例的通用闪速存储(UFS)的框图。
参考图28，UFS系统3000可以包括UFS主机3100、UFS设备3200和3300、嵌入式UFS设备3400和可移除的UFS卡3500。UFS主机3100是移动设备的应用处理器。UFS主机3100、UFS设备3200和3300、嵌入式UFS设备3400和可移除的UFS卡3500中的每个通过UFS协议与外部设备进行通信。通过图2的非易失性存储器设备30来实施UFS设备3200和3300、嵌入式UFS设备3400和可移除的UFS卡3500中的至少一个。因此，通过对存储单元的擦除验证操作之后同时地或顺序地对至少一个串选择晶体管或至少一个接地选择晶体管执行读出操作来确定存储块是否是故障块，UFS设备3200和3300、嵌入UFS设备3400和可移除的UFS卡3500中的至少一个可以减少用于擦除循环的时间。
同时，嵌入式UFS设备3400和可移除的UFS卡3500可以使用与UFS协议不同的协议来执行通信。UFS主机3100和可移除的UFS卡3500可以通过各种卡协议(例如，UFD、MMC、SD(安全数字)、迷你SD、微型SD，等等)来进行通信。
图29是图示出根据示例实施例的移动设备的框图。
参考图29，移动设备4000可以包括应用处理器4100、通信模块4200、显示器/触摸模块4300、存储设备4400和移动RAM 4500。
应用处理器4100控制移动设备4000的操作。通信模块4200被实施为执行与外部设备的无线或有线通信。显示/触摸模块4300被实施为显示通过应用处理器4100处理的数据，或通过触摸面板接收数据。存储设备4400被实施为存储用户数据。存储设备4400可以是eMMC、SSD、UFS设备，等等。存储设备4400可以包括图2的非易失性存储器设备30。通过在对存储单元的擦除验证操作之后同时地或顺序地对至少一个串选择晶体管或至少一个接地选择晶体管执行读出操作来确定存储块是否是故障块，存储设备4400可以减少用于擦除循环的时间。
移动RAM 4500暂时地存储用于处理移动设备4000的操作的数据。
通过提高布线自由度改进布局，可以有利于实施小尺寸移动设备4000。
可以使用诸如以下的各种封装类型或封装配置来封装根据本发明构思的实施例的存储器设备或存储设备：诸如层叠式封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑性引线芯片载体(PLCC)、塑造双列直插式封装(PDIP)、窝伏尔(Waffle)组件中的管芯、晶圆形式中的管芯、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑性公制四方扁平封装(MQFP)、薄方型扁平式封装(TQFP)、小型轮廓(SOIC)、收缩型小型轮廓封装(SSOP)、薄型小型轮廓(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)、晶圆级处理的堆栈封装(WSP)，等等。
本公开可以被应用于各种设备和系统。例如，本公开可以被应用于诸如移动式电话、智能电话、个人数字助理(PDA)、便携式多媒体播放机(PMP)、数字相机、摄录机、个人计算机(PC)、服务器计算机、工作站、膝上型计算机、数字TV、机顶盒、便携式游戏控制台、导航系统等等的系统。
上文是示例实施例的例示并且将不被解释为对其进行限制。尽管已经描述了一些示例实施例，但是本领域技术人员将容易地理解，在没有实质上背离本公开的新颖的教导和优点的情况下，在示例实施例中，许多修改是可能的。因此，所有此类修改意图被包括在权利要求中所限定的本公开的范围内。因此应当理解，上文是各种示例实施例的例示并且将不被看作受限于所公开的特定示例实施例，并且对所公开的示例实施例以及其他示例实施例的修改意图被包括在所附权利要求的范围内。

Claims (20)

1.一种操作包括多个存储块的非易失性存储器设备的方法，存储块中的每个包括在基板上垂直地形成的多个单元串，单元串耦合到多个位线，单元串每个均包括连接到串选择晶体管的存储单元，该方法包括：
响应于擦除命令对存储块中的第一存储块执行擦除操作；
对第一存储块的存储单元执行擦除验证操作；
对耦合到第一存储块的至少一些位线的单元串中的每个的串选择晶体管执行第一读出操作，第一读出操作基于从多个读出方案当中选择的第一读出方案；以及
至少基于第一读出操作的结果来确定第一存储块是否是故障块。
2.根据权利要求1所述的方法，其中
单元串中的每个包括连接到存储单元的接地选择晶体管，
该方法进一步包括：基于第一读出操作的结果来对耦合到第一存储块的至少一些位线的单元串中的每个中所包括的接地选择晶体管选择性地执行第二读出操作，
第二读出操作基于从多个读出方案中选择的第二读出方案，以及
确定第一存储块是否是故障块包括：基于第二读出操作的结果来确定第一存储块是否是故障块。
3.根据权利要求2所述的方法，其中
执行第一读出方案包括：基于耦合到第一存储块的至少一些位线的单元串中所包括的串选择晶体管中的至少一个的特性来选择第一读出方案，并且
使用至少一个读出电压同时地对耦合到第一存储块的至少一些位线的单元串中所包括的串选择晶体管执行第一读出操作。
4.根据权利要求3所述的方法，其中
执行第一读出操作包括：向第一存储块的单元串中的每个中所包括的串选择晶体管同时地施加第一读出电压，并且向第一存储块的单元串中的每个中所包括的串选择晶体管同时地施加与第一读出电压不同的第二读出电压，以及
第一读出电压的电平低于第一存储块的单元串中的每个中所包括的串选择晶体管的目标电平，以及
第二读出电压与目标电平相对应。
5.根据权利要求4所述的方法，其中，通过第二读出电压来读出根据第一读出电压被确定为截止状态的串选择晶体管。
6.根据权利要求3所述的方法，其中
基于第一存储块的单元串中所包括的接地选择晶体管中的至少一个的特性来选择第二读出方案，
使用至少一个读出电压同时地对第一存储块的单元串中的至少两个中所包括的接地选择晶体管执行第二读出操作，
第二读出操作包括：向第一存储块的单元串中的至少两个中所包括的接地选择晶体管同时地施加第一读出电压；并且向第一存储块的单元串中的至少两个中所包括的接地选择晶体管同时地施加与第一读出电压不同的第二读出电压，以及
当根据第一读出操作耦合到至少一些位线的单元串中所包括的串选择晶体管被确定为截止状态时，选择性地执行第二读出操作。
7.根据权利要求3所述的方法，其中
执行第一读出操作包括：向第一存储块的单元串中的至少两个中的串选择晶体管同时地施加具有目标电平的第一读出电压，以及
选择性地执行第二读出操作包括：基于第一存储块的单元串中所包括的接地选择晶体管中的至少一个的特性来选择第二读出方案，以及
选择性地执行第二读出操作包括：使用至少一个读出电压同时地对第一存储块的单元串中的至少两个中的接地选择晶体管执行第二读出操作。
8.根据权利要求3所述的方法，其中，执行第一读出操作包括：对耦合到第一存储块的所有位线的所有单元串执行第一读出操作。
9.根据权利要求3所述的方法，其中，执行第一读出操作包括：对耦合到第一存储块的位线的一部分的单元串的一部分执行第一读出操作并且对所述位线的所述一部分进行预充电。
10.根据权利要求3所述的方法，进一步包括：
基于第二读出操作的结果、以字线为基础，使用至少一个单元读出电压对单元串中的每个的存储单元选择性地执行单元读出操作，
其中，确定第一存储块是否是故障块进一步包括：基于单元读出操作的结果来确定第一存储块是否是故障块。
11.根据权利要求2所述的方法，其中，执行第一读出操作包括：基于第一存储块中的串选择晶体管中的至少一个的特性来选择第一读出方案，以及
使用至少一个读出电压对耦合到第一存储块的至少一些位线的单元串中的每个的串选择晶体管顺序地执行第一读出操作。
12.根据权利要求11所述的方法，其中
基于第一存储块的接地选择晶体管中的至少一个的特性来选择第二读出方案，
使用至少一个读出电压对耦合到第一存储块的至少一些位线的单元串中的每个中所包括的接地选择晶体管顺序地执行第二读出操作，以及
基于第二读出操作的结果来确定对于第一存储块是否是故障块的确定。
13.根据权利要求2所述的方法，其中
基于第一存储块的单元串中所包括的串选择晶体管中的至少一个的特性来选择第一读出方案，
使用至少一个读出电压同时地对耦合到第一存储块的至少一些位线的单元串中的每个的串选择晶体管执行第一读出操作，
基于第一存储块的接地选择晶体管中的至少一个的特性来选择第二读出方案，以及
使用至少一个读出电压对耦合到第一存储块的至少一些位线的单元串中的每个的接地选择晶体管顺序地执行第二读出操作。
14.一种非易失性存储器设备，包括：
包括多个存储块的存储单元阵列，存储块中的每个包括在基板上垂直地形成的多个单元串，单元串耦合到多个位线，单元串每个均包括连接到串选择晶体管和接地选择晶体管的存储单元；
电压生成器，被配置为响应于控制信号来生成字线电压；
地址译码器，被配置为响应于地址信号来向存储单元阵列施加字线电压；
通过位线耦合到存储单元阵列的页面缓冲电路；以及
控制电路，其中
控制电路被配置为控制电压生成器和页面缓冲电路，
控制电路被配置为响应于擦除命令来对存储块中的第一存储块执行擦除操作和擦除验证操作，以及
控制电路被配置为控制电压生成器和页面缓冲电路，使得电压生成器和页面缓冲电路对耦合到第一存储块的至少一些位线的单元串中的每个的串选择晶体管执行第一读出操作，
第一读出操作基于从多个读出方案当中选择的第一读出方案，
控制电路被配置为基于第一读出操作的结果来对耦合到第一存储块的至少一些位线的单元串中的每个的接地选择晶体管选择性地执行第二读出操作，以及
第二读出操作基于从多个读出方案当中选择的第二读出方案。
15.根据权利要求14所述的方法，其中
控制电路被配置为基于单元串中的至少一个的串选择晶体管的特性来选择第一读出方案，控制电路被配置为控制第一读出操作，使得使用至少一个读出电压同时地对单元串中的至少一个的串选择晶体管执行第一读出操作，
控制电路被配置为基于单元串中的至少一些的接地选择晶体管的特性来选择第二读出方案，以及
控制电路被配置为控制第二读出操作，使得使用至少一个读出电压同时地对单元串中的至少一个的接地选择晶体管执行第二读出操作。
16.一种操作在基板上包括多个存储块的非易失性存储器设备的方法，存储块中的每个包括耦合到多个位线的多个单元串，单元串中的每个包括在基板上的串选择晶体管和接地选择晶体管之间连接到彼此的多个存储单元，该方法包括：
对存储块中的第一存储块执行擦除操作；
对第一存储块执行擦除验证操作；
对第一存储块的单元串中的至少两个的串选择晶体管执行第一读出操作，
第一读出操作包括：使用从多个读出方案当中选择的第一读出方案来确定第一存储块的至少两个单元串的串选择晶体管中的至少一个处于截止状态还是导通状态中；以及
使用第一读出操作的结果来确定第一存储块是否是故障块。
17.根据权利要求16所述的方法，其中，确定第一存储块是否是故障块包括：如果第一读出操作的结果与第一存储块的至少两个单元串的串选择晶体管中的至少一个处于导通状态中相对应，则确定第一存储块是故障块。
18.根据权利要求16所述的方法，其中，
执行第一读出操作包括：
对连接到第一存储块的位线进行预充电，
在位线被预充电之后，同时地向第一存储块的至少两个单元串的串选择晶体管施加第一读出电压，
在位线被预充电之后，同时地向第一存储块的至少两个单元串的串选择晶体管施加第二读出电压，以及
如果响应于同时地向第一存储块的至少两个单元串的串选择晶体管施加第一读出电压或同时地向第一存储块的至少两个单元串的串选择晶体管施加第二读出电压中的任一者，与连接到第一存储块的至少两个单元串的位线中的一个相连接的读出节点的电压电平改变，则确定第一存储块是故障块，以及
第一读出电压低于第二读出电压，
第二读出电压与第一存储块的单元串中的串选择晶体管的目标电平相对应。
19.根据权利要求16所述的方法，进一步包括：
如果第一读出操作的结果与第一存储块的至少两个单元串的串选择晶体管处于截止状态中相对应，则对第一存储块的至少两个单元串的接地选择晶体管执行第二读出操作，其中
第二读出操作包括：使用从多个读出方案当中选择的第二读出方案来确定第一存储块的至少两个单元串的接地选择晶体管中的至少一个是处于截止状态还是导通状态中，并且
确定第一存储块是否是故障块包括：使用第二读出操作的结果。
20.根据权利要求16所述的方法，其中，执行第一读出操作包括：基于第一存储块的至少两个单元串的串选择晶体管中的至少一个的特性来选择第一读出方案。
CN201610998616.1A 2015-11-12 2016-11-11 非易失性存储器设备和操作其的方法 Active CN106997778B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0159225 2015-11-12
KR1020150159225A KR102401254B1 (ko) 2015-11-12 2015-11-12 비휘발성 메모리 장치 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
CN106997778A true CN106997778A (zh) 2017-08-01
CN106997778B CN106997778B (zh) 2021-12-14

Family

ID=58691974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610998616.1A Active CN106997778B (zh) 2015-11-12 2016-11-11 非易失性存储器设备和操作其的方法

Country Status (3)

Country Link
US (1) US9852796B2 (zh)
KR (1) KR102401254B1 (zh)
CN (1) CN106997778B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021311A (zh) * 2018-01-10 2019-07-16 三星电子株式会社 非易失性存储设备以及操作其的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10339989B2 (en) * 2016-11-17 2019-07-02 Samsung Electronics Co., Ltd. Page buffer, a memory device including the same and a read operation method thereof
KR20210111390A (ko) * 2020-03-02 2021-09-13 삼성전자주식회사 배드 블록 검출 시간을 단축하기 위한 메모리 장치 및 방법
KR20220059039A (ko) * 2020-11-02 2022-05-10 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101165807A (zh) * 2006-10-20 2008-04-23 三星电子株式会社 闪速存储器件及其操作方法
CN104733046A (zh) * 2013-12-19 2015-06-24 三星电子株式会社 非易失性存储装置的擦除方法及应用该方法的存储装置
US20150200012A1 (en) * 2011-01-13 2015-07-16 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
CN104821182A (zh) * 2014-02-04 2015-08-05 爱思开海力士有限公司 半导体存储器件及包括其的系统

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7272050B2 (en) 2004-08-10 2007-09-18 Samsung Electronics Co., Ltd. Non-volatile memory device and erase method of the same
US7430138B2 (en) 2005-03-31 2008-09-30 Sandisk Corporation Erasing non-volatile memory utilizing changing word line conditions to compensate for slower erasing memory cells
US7733706B2 (en) 2006-09-29 2010-06-08 Hynix Semiconductor Inc. Flash memory device and erase method thereof
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
JP2011258260A (ja) 2010-06-07 2011-12-22 Toshiba Corp 不揮発性半導体記憶装置
KR101702356B1 (ko) 2010-08-09 2017-02-03 삼성전자주식회사 전하 트랩형 플래시 메모리 장치 및 그것의 소거 방법
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
DE102011056141A1 (de) * 2010-12-20 2012-06-21 Samsung Electronics Co., Ltd. Negativspannungsgenerator, Dekoder, nicht-flüchtige Speichervorrichtung und Speichersystem, das eine negative Spannung verwendet
KR101844963B1 (ko) * 2011-03-07 2018-04-04 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 동작 방법
US8514624B2 (en) * 2011-06-21 2013-08-20 Micron Technology, Inc. In-field block retiring
KR101811035B1 (ko) 2011-09-30 2017-12-21 삼성전자주식회사 불휘발성 메모리 및 그것의 소거 방법
US8867271B2 (en) * 2012-05-30 2014-10-21 Sandisk Technologies Inc. Threshold voltage adjustment for a select gate transistor in a stacked non-volatile memory device
US8861282B2 (en) 2013-01-11 2014-10-14 Sandisk Technologies Inc. Method and apparatus for program and erase of select gate transistors
KR20150002000A (ko) * 2013-06-28 2015-01-07 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR20150002002A (ko) * 2013-06-28 2015-01-07 에스케이하이닉스 주식회사 반도체 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101165807A (zh) * 2006-10-20 2008-04-23 三星电子株式会社 闪速存储器件及其操作方法
US20150200012A1 (en) * 2011-01-13 2015-07-16 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
CN104733046A (zh) * 2013-12-19 2015-06-24 三星电子株式会社 非易失性存储装置的擦除方法及应用该方法的存储装置
CN104821182A (zh) * 2014-02-04 2015-08-05 爱思开海力士有限公司 半导体存储器件及包括其的系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021311A (zh) * 2018-01-10 2019-07-16 三星电子株式会社 非易失性存储设备以及操作其的方法

Also Published As

Publication number Publication date
US20170140828A1 (en) 2017-05-18
US9852796B2 (en) 2017-12-26
KR20170055889A (ko) 2017-05-22
KR102401254B1 (ko) 2022-05-24
CN106997778B (zh) 2021-12-14

Similar Documents

Publication Publication Date Title
KR102024850B1 (ko) 3차원 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 프로그램 방법
US9053794B2 (en) Nonvolatile memory device and related method of operation
CN104252880B (zh) 非易失性存储器设备、具有其的存储器系统及其读取方法
CN106169304B (zh) 擦除和刷新非易失性存储器件的方法
KR101692520B1 (ko) 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
CN107068186A (zh) 操作存储装置的方法
CN109979511A (zh) 操作非易失性存储器装置的方法以及擦除数据的方法
CN107689236A (zh) 非易失性存储器件和存储系统
CN108089992A (zh) 操作非易失性存储器装置的方法
CN103219040A (zh) 非易失性存储器件和存储器系统及其编程方法和控制方法
CN102385919A (zh) 非易失性存储器件、其操作方法以及包括其的存储系统
KR20120042415A (ko) 불휘발성 메모리 장치, 그것의 읽기 방법, 그리고 그것을 포함하는 메모리 시스템
US11222697B2 (en) Three-dimensional nonvolatile memory and method of performing read operation in the nonvolatile memory
CN104347636A (zh) 半导体存储器件
CN107017021A (zh) 非易失性存储器设备以及操作其的方法
US11238933B2 (en) Non-volatile memory device including a verify circuit to control word and bit line voltages and method of operating the same
CN106558343A (zh) 操作非易失性存储装置的方法和非易失性存储装置
CN107871522A (zh) 在存储设备中读取数据的方法及非易失性存储设备
CN108122566A (zh) 用于执行部分读操作的非易失性存储器件及其读取方法
CN106997778A (zh) 非易失性存储器设备和操作其的方法
KR20140075949A (ko) 불휘발성 메모리 장치 및 메모리 시스템
CN108345808A (zh) 非易失性存储器件和包括非易失性存储器件的固态驱动器
US20220075565A1 (en) Nonvolatile memory device
CN110197691A (zh) 非易失性存储器设备及其操作方法
KR20140006283A (ko) 3차원 불휘발성 메모리 및 3차원 불휘발성 메모리를 포함하는 메모리 시스템 및의 프로그램 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant