CN107068186A - 操作存储装置的方法 - Google Patents

操作存储装置的方法 Download PDF

Info

Publication number
CN107068186A
CN107068186A CN201611160159.5A CN201611160159A CN107068186A CN 107068186 A CN107068186 A CN 107068186A CN 201611160159 A CN201611160159 A CN 201611160159A CN 107068186 A CN107068186 A CN 107068186A
Authority
CN
China
Prior art keywords
page
memory
wordline
pseudo
border
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611160159.5A
Other languages
English (en)
Other versions
CN107068186B (zh
Inventor
权俊秀
韩承澈
黄相元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107068186A publication Critical patent/CN107068186A/zh
Application granted granted Critical
Publication of CN107068186B publication Critical patent/CN107068186B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Abstract

本公开提供了存储装置和操作存储装置的方法。在操作包括至少一个非易失性存储器装置以及被配置为控制所述至少一个非易失性存储器装置的存储装置的方法中，搜索包括在所述至少一个非易失性存储器装置中的多个存储器块中的第一存储器块的边界页，搜索第一存储器块的未写入数据的至少一个空白页，对边界页和所述至少一个空白页的一部分执行伪程序操作，对第一存储器块执行擦除操作。

Description

操作存储装置的方法
本申请要求于2015年12月15日在韩国知识产权局提交的第10-2015-0179099号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
发明构思的示例性实施例涉及存储装置，更具体地，涉及操作存储装置的方法。
背景技术
半导体存储器装置可以分类为易失性半导体存储器装置或非易失性半导体存储器装置。易失性半导体存储器装置可以高速执行读写操作。然而，易失性半导体存储器装置在没有电力的情况下丢失其中存储的数据。另一方面，非易失性半导体存储器装置在没有电力的情况下保留存储在其中的数据。
非易失性半导体存储器装置的示例可以包括掩模只读存储器(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)等。
发明内容
根据发明构思的示例性实施例，提供了一种操作存储装置的方法，所述存储装置包括至少一个非易失性存储器装置以及被配置为控制所述至少一个非易失性存储器装置的存储器控制器。搜索包括在所述至少一个非易失性存储器装置中的多个存储器块中的第一存储器块的边界页。搜索第一存储器块的未写入数据的至少一个空白页。对边界页和所述至少一个空白页的一部分执行伪程序操作。对第一存储器块执行擦除操作。
根据发明构思的示例性实施例，提供了一种操作存储装置的方法，所述存储装置包括至少一个非易失性存储器装置以及被配置为控制所述至少一个非易失性存储器装置的存储器控制器。在突然断电后搜索所述至少一个非易失性存储器装置的多个存储器块中的第一存储器块中的未写入数据的初始空白字线。突然断电是一种事件，在该事件期间供应到所述至少一个非易失性存储器装置的电力停止。对空白页选择性地执行伪程序操作。空白页是结合到初始空白字线的页。
根据发明构思的示例性实施例，存储装置包括存储器控制器，存储器控制器包括伪程序确定器和非易失性存储器装置，非易性存储器装置包括存储器单元阵列。存储器控制器被配置为控制非易失性存储器装置。存储器单元阵列包括多个存储器块。伪程序确定器搜索在所述多个存储器块中的第一存储器块的多个页中的边界页并确定是否对边界页和至少一个空白页的一部分执行伪程序操作。
附图说明
通过参照附图详细地描述发明构思的示例性实施例，发明构思的以上和其他特征将被更清楚地理解。
图1是示出根据发明构思的示例性实施例的存储装置的框图。
图2是示出根据发明构思的示例性实施例的图1的存储装置中的非易失性存储器装置的框图。
图3是示出根据发明构思的示例性实施例的图2中存储器单元阵列的框图。
图4是示出根据发明构思的示例性实施例的图3的存储器块中的一个存储块的透视图。
图5是沿着根据发明构思的示例性实施例的图4的存储器块的线I-I'截取的剖视图。
图6是示出根据发明构思的示例性实施例的参照图4和图5描述的存储器块的等效电路图的电路图。
图7是示出根据发明构思的示例性实施例的图2的非易失性存储器装置中的控制电路的框图。
图8是示出根据发明构思的示例性实施例的图2的非易失性存储器装置中的电压产生器的框图。
图9是示出对根据发明构思的示例性实施例的存储器块的程序操作的图。
图10是用于描述根据发明构思的示例性实施例的边界页搜索操作和空白页搜索操作的图。
图11A至图11C示出根据发明构思的示例性实施例的操作存储装置的方法。
图12示出根据发明构思的示例性实施例的在伪程序操作之后边界页和空白页中的存储器单元的阈值电压分布。
图13是示出了根据发明构思的示例性实施例的操作存储装置的方法的流程图。
图14是示出根据发明构思的示例性实施例的图13的方法中的边界页搜索操作的流程图。
图15是示出根据发明构思的示例性实施例的操作存储装置的方法的流程图。
图16是示出根据发明构思的示例性实施例的图15的方法中的初始空白页搜索操作的流程图。
图17是示出根据发明构思的示例性实施例的操作图1的存储装置的方法的流程图。
图18是示出根据发明构思的示例性实施例的固态磁盘或固态驱动器(SSD)的框图。
图19是示出根据发明构思的示例性实施例的嵌入式多媒体卡(eMMC)的框图。
图20是示出根据发明构思的示例性实施例的通用闪存存储(UFS)的框图。
图21是示出根据发明构思的示例性实施例的移动装置的框图。
具体实施方式
根据发明构思的示例性实施例的包括非易失性存储器装置的存储装置可以通过在对存储器块的一部分执行伪程序操作之后对存储器块执行擦除操作来防止对存储器块进行连续地擦除的深擦除。
根据发明构思的示例性实施例的非易失性存储器装置可以是NAND闪存、垂直NAND闪存(VNAND)、NOR闪存、电阻式随机存取存储器(RRAM)、相变RAM(PRAM)、磁阻式RAM(MRAM)或自旋转移矩RAM(STT-RAM)等。另外，非易失性存储器装置可以具有三维阵列结构。发明构思的示例性实施例不仅适用于电荷存储层由浮栅形成的闪存装置，还适用于电荷存储层由绝缘膜形成的电荷捕获闪存(CTF)存储器。下面，假定非易失性存储器装置是NAND闪存装置。
图1是示出根据发明构思的示例性实施例的存储装置的框图。
参照图1，存储装置10可以包括存储器控制器20和至少一个非易失性存储器装置(NVM)30。
存储装置10可以包括诸如存储卡、通用串行总线(USB)存储器或固态驱动器(SSD)的基于闪存的数据存储介质。
非易失性存储器装置30可以在存储器控制器20的控制下执行擦除操作、程序操作或写操作。非易失性存储器装置30可以通过输入/输出线从存储器控制器20接收命令CMD信号、地址ADDR信号和数据DATA信号，用于执行这样的操作。另外，非易失性存储器装置30可以通过电力线从存储器控制器20接收电力PWR信号。命令CMD可以包括命令锁存使能(CLE)、地址锁存使能(ALE)、芯片使能(CE/)、写入使能(WE/)或读取使能(RE/)。
非易失性存储器装置30可以包括存储器单元阵列100。存储器单元阵列100可以包括存储用于管理非易失性存储器装置30的管理信息的元区80以及存储用户数据的用户数据区90。用户数据区90可以包括多个存储器块。
元区80可以由具有与用户数据区90中的每个存储器块的结构相同的结构的至少一个存储器块形成。然而，发明构思不限于此，元区80的存储器块可以与用户数据区90的存储器块不同。元区80可以存储表示正常断电NPO的电力信息。这里，电力信息可以响应于从主机发出的断电通知，存储在元区80的特定位置中。
根据发明构思的示例性实施例，非易失性存储器装置30可以基于存储的电力信息而启动。
根据发明构思的示例性实施例，在元区80中可以基于存储的电力信息获得突然断电信息SPO_INF。例如，假定非易失性存储器装置30断电。在这种情况下，如果存储的电力信息没有表示正常断电NPO，那么如突然断电信息SPO_INF表示的，非易失性存储器装置30可以被视为突然断电。
存储器控制器20可以基于电力信息确定是否执行伪程序操作，并且可以对非易失性存储器装置30中的至少一页执行伪程序操作。存储器控制器20可以包括伪程序确定器25。
基于从元区80读取的突然断电信息SPO_INF，伪程序确定器25可以确定非易失性存储器装置30是否为突然断电。作为确定非易失性存储器装置30为突然断电的后续，伪程序确定器25可以搜索突然断电时正在执行正常程序操作的边界页。如果找到边界页，则伪程序确定器25可以确定是否需要对边界页执行伪程序操作。
当确定将要执行伪程序操作时，存储器控制器20可以将与边界页对应的地址发送到非易失性存储器装置30。存储器控制器20也可以将伪程序数据与地址一起发送到非易失性存储器装置30。
在突然断电时，一般的存储装置立即对正在被编程的存储器块执行擦除操作。因此，即使存储器块有许多未写入数据的空白页，所述存储器块也仍然被擦除。结果，减少了存储器块的寿命。
然而，根据发明构思的示例性实施例的存储装置10在突然断电时搜索存储器块的边界页、检查空白页、选择性地对边界页和空白页执行伪程序操作以及对存储器块执行擦除操作。因此，防止对存储器块的深擦除，因此可以延长存储器块的寿命。
图2是示出根据发明构思的示例性实施例的图1的存储装置中的非易失性存储器装置的框图。
参照图2，非易失性存储器装置30包括存储器单元阵列100、地址解码器430、页缓冲器电路410、数据输入/输出电路420、控制电路500和电压生成器600。
存储器单元阵列100可以通过至少一条串选择线SSL、多条字线WL和至少一条地选择线GSL结合到地址解码器430。另外，存储器单元阵列100可以通过多条位线BL结合到页缓冲器电路410。
存储器单元阵列100可以包括结合到所述多条字线WL和所述多条位线BL的多个存储器单元。
根据发明构思的示例性实施例，存储器单元阵列100可以是三维存储器单元阵列，以三维结构(或垂直结构)形成在基底上。在这种情况下，存储器单元阵列100可以包括垂直单元串，所述垂直单元串垂直取向，使得至少一个存储器单元位于另一存储器单元上。下面的专利文件描述了三维存储器阵列的合适的构造：美国专利号7,679,133；8,553,466；8,654,587；8,559,235；以及美国专利公开号2011/0233648，将这些文件通过引用全部包含于此。
根据发明构思的示例性实施例，存储器单元阵列100可以是以二维结构(或水平结构)形成在基底上的二维存储器单元阵列。
图3是示出根据发明构思的示例性实施例的图2中的存储器单元阵列的框图。
参照图3，存储器单元阵列100可以包括多个存储器块BLK1至BLKz。根据发明构思的示例性实施例，通过图2中的地址解码器430选择存储器块BLK1至BLKz。例如，地址解码器430可以在存储器块BLK1至BLKz中选择对应于块地址的存储器块BLK。
图4是示出根据发明构思的示例性实施例的图3的存储器块中的一个存储块的透视图。图5是沿着根据发明构思的示例性实施例的图4的存储器块的线I-I'截取的剖视图。
参照图4和图5，存储器块BLKa包括沿着第一方向D1至第三方向D3延伸的结构。
设置基底111。例如，基底111可以具有第一类型(例如，第一导电类型)的阱。基底111可以具有通过注入诸如硼(B)的III族元素形成的p阱。基底111可以具有设置在n阱中的p包阱。在发明构思的示例性实施例中，基底111具有p型阱(或者p型包阱(packet well))。然而，基底111的导电类型不限于p型。
沿着第一方向D1延伸的多个掺杂区域311至314设置在基底111上。所述多个掺杂区域311至314可以具有与基底111的第一类型不同的第二类型(例如，第二导电类型)。在发明构思的示例性实施例中，第一掺杂区域311至第四掺杂区域314具有n型。然而，第一掺杂区域311至第四掺杂区域314的导电类型不限于n型。
沿第一方向D1延伸的多个绝缘材料112沿着第二方向D2顺序地设置在基底111的在掺杂区域(例如，第一掺杂区域311和第二掺杂区域312)之间的区域上。例如，所述多个绝缘材料112沿着第二方向D2设置，间隔开特定的距离。绝缘材料112可以包括诸如氧化层的绝缘材料。
在第三方向D3上穿过绝缘材料112的多个柱113沿着第一方向D1顺序地设置在基底111的在掺杂区域(例如，第一掺杂区域311和第二掺杂区域312)之间的区域上。例如，所述多个柱113穿过绝缘材料112以与基底111接触。
每个柱113可以包括多种材料。例如，每个柱113的沟道层114可以包括具有第一类型或者与基底111的类型相同的类型的硅材料。在发明构思的示例性实施例中，每个柱113的沟道层114包括p型硅。然而，每个柱113的沟道层114不限于p型硅。
每个柱113的内材料115包括绝缘材料。例如，每个柱113的内材料115可以包括诸如氧化硅或气隙的绝缘材料。
绝缘层116沿着绝缘材料112、柱113和基底111的暴露的表面设置在掺杂区域(例如，第一掺杂区域311和第二掺杂区域312)之间的区域上。根据发明构思的示例性实施例，设置在绝缘材料112的在第三方向D3上离基底111最远的暴露的表面上的绝缘层116可以被去除。
绝缘层116的厚度可以比相邻的绝缘材料112之间的距离的一半小。换句话说，绝缘层116可以是一对绝缘材料112之间的区域的厚度的一半。第一导电材料211至291设置在绝缘层116的在掺杂区域(例如，第一掺杂区域311和第二掺杂区域312)之间的区域中的暴露的表面上。例如，沿着第一方向D1延伸的第一导电材料211设置在基底111和与基底111相邻的绝缘材料112之间。更详细地，沿第一方向D1延伸的第一导电材料211设置在绝缘层116之间，其中，所述绝缘层116为设置在基底111上的绝缘层116与设置在与基底111相邻的绝缘材料112的底部处的绝缘层116。
第一导电材料212至292和213至293(如图4和图5中所示)与第一导电材料211至291基本相同，并以相似的方式布置。对第一导电材料211至291的描述也适用于第一导电材料212至292和213至293。
沿第一方向D1延伸的第一导电材料211至291设置在绝缘材料112之间，可以理解的是，绝缘层116设置在绝缘材料112与第一导电材料221至291之间。第一导电材料211至291可以包括金属材料和/或诸如多晶硅的导电材料。
与第一掺杂区域311和第二掺杂区域312之间的结构相似的结构可以设置在第二掺杂区域312和第三掺杂区域313之间的区域。在第二掺杂区域312和第三掺杂区域313之间的区域中，多个绝缘材料112沿第一方向D1延伸，多个柱113沿着第一方向D1顺序地设置，并沿着第三方向D3穿过所述多个绝缘材料112，绝缘层116设置在所述多个绝缘材料112和所述多个柱113的暴露的表面上，多个第一导电材料212至292沿第一方向D1延伸。
在第三掺杂区域313和第四掺杂区域314之间的区域中，可以设置与第一掺杂区域311和第二掺杂区域312之间的结构相似的结构。在第三掺杂区域313和第四掺杂区域314之间的区域中，多个绝缘材料112沿第一方向D1延伸，多个柱113沿着第一方向D1顺序地设置，并沿着第三方向D3穿过所述多个绝缘材料112，绝缘层116设置在所述多个绝缘材料112和所述多个柱113的暴露的表面上，多个第一导电材料213至293沿第一方向D1延伸。
漏件320设置在多个柱113上。漏件320可以包括掺杂第二类型杂质的硅材料。例如，漏件320可以包括掺杂n型杂质的硅材料。在发明构思的示例性实施例中，漏件320包括n型硅材料。然而，漏件320不限于n型硅材料。
每个漏件320的宽可以大于每个柱113的宽。例如，每个漏件320可以以焊盘的形式设置在对应的柱113的顶部上。每个漏件320可以延伸到对应的柱113的沟道层114的一部分。
沿第二方向D2延伸的第二导电材料331至333设置在漏件320上。第二导电材料331至333沿着第一方向D1设置，并间隔开特定的距离。第二导电材料331至333连接到对应的区域中的漏件320。漏件320与第二导电材料331至333可以通过接触塞沿着第三方向D3连接。第二导电材料331至333可以包括金属材料和/或诸如多晶硅的导电材料。
第一导电材料211至291可以分别具有第一至第九高度。换句话说，与基底111相邻的第一导电材料211具有第一高度。与第二导电材料331至333相邻的第一导电材料291具有第九高度。对应的第一导电材料离基底111越远，第一导电材料211至291的高度可以增加，例如，第二高度大于第一高度，第三高度大于第二高度等。
参照图4和图5，柱113、绝缘层116、第一导电材料211至291、第一导电材料212至292以及第一导电材料213至293可以形成单元串。例如，每个柱113、相邻区域的绝缘层116以及第一导电材料211至291、第一导电材料212至292或第一导电材料213至293的相邻区域形成一个单元串。单元串包括多个晶体管结构TS。
图6是示出根据发明构思的示例性实施例的参照图4和图5描述的存储器块的等效电路的电路图。
图6的存储器块BLKa可以以三维结构(或垂直结构)形成在基底上。例如，包括在存储器块BLKa中的多个单元串可以形成在垂直于基底的方向上。
参照图6，存储器块BLKa可以包括结合在位线BL1、BL2和BL3与共源线CSL之间的存储器单元串NS11至NS33。存储器单元串NS11至NS33中的每个可以包括串选择晶体管SST、多个存储器单元MC1至MC8和地选择晶体管GST。在图6中，存储器单元串NS11至NS33中的每个存储器单元串被示出为包括八个存储器单元MC1至MC8、一个串选择晶体管SST和一个地选择晶体管GST。然而，示例性实施例不限于此。例如，存储器单元串NS11至NS33中的每个存储器单元串可以包括任何数量的存储器单元以及两个或更多个串选择晶体管和/或两个或更多个地选择晶体管。
存储器单元串NS11至NS13、存储器单元串NS21至NS23和存储器单元串NS31至NS33的串选择晶体管SST可以分别连接到对应的串选择线SSL1、串选择线SSL2和串选择线SSL3。存储器单元串NS11至NS33中的每个存储器单元串的所述多个存储器单元MC1至MC8可以分别连接到对应的字线WL1至WL8。存储器单元串NS11至NS13、存储器单元串NS21至NS23和存储器单元串NS31至NS33的地选择晶体管GST可以分别连接到对应的地选择线GSL1、地选择线GSL2和地选择线GSL3。存储器单元串NS11至NS31、存储器单元串NS12至NS32和存储器单元串NS13至NS33的串选择晶体管SST可以分别连接到对应的位线BL1、位线BL2和位线BL3，地选择晶体管GST可以连接到共源线CSL。位线BL1、BL2和BL3可以分别结合到对应的页缓冲器PB1、PB2和PB3。
具有相同高度的字线(例如，WL1)可以公共地连接，地选择线GSL1至GSL3和串选择线SSL1至SSL3可以是分开的。在图6中，存储器块BLKa包括八条字线WL1至WL8和三条位线BL1至BL3。然而，示例性实施例不限于此。例如，存储器块BLKa可以包括任何数量的字线和位线。
再次参照图2，控制电路500可以从外部装置(例如，图1的存储器控制器20)接收命令信号CMD和地址信号ADDR，并且基于命令信号CMD和地址信号ADDR来控制非易失性存储器装置30的擦除循环、程序循环、伪程序操作和读操作。程序循环可以包括程序操作和程序验证操作。擦除循环可以包括擦除操作、擦除验证操作和至少一个感测操作。
例如，控制电路500可以基于命令信号CMD产生控制信号CTL(用于控制电压产生器600)、控制信号PBC(用于控制页缓冲器电路410)，并且可以基于地址信号ADDR产生行地址R_ADDR和列地址C_ADDR。控制电路500可以将行地址R_ADDR提供到地址解码器430，将列地址C_ADDR提供到数据输入/输出电路420。
地址解码器430可以通过至少一条串选择线SSL、所述多条字线WL和至少一条地选择线GSL结合到存储器单元阵列100。在程序操作或读操作期间，地址解码器430可以基于行地址R_ADDR来将所述多条字线WL中的一条字线确定为选择的字线，并且将所述多条字线WL中的其余字线确定为未选择的字线。
电压产生器600可以基于控制信号CTL产生操作非易失性存储器装置30所需要的字线电压VWL。字线电压VWL可以通过地址解码器430施加到所述多条字线WL。
根据发明构思的示例性实施例，在擦除操作期间，电压产生器600可以将擦除电压施加到存储器块的阱，并且可以将地电压施加到存储器块的全部字线。在擦除验证期间，电压产生器600可以将擦除验证电压施加到存储器块的全部字线，或者基于逐字线的方式将擦除验证电压顺序地施加到字线。
根据发明构思的示例性实施例，在程序操作期间，电压产生器600可以将程序电压施加到选择的字线，并将程序通过电压(program pass voltage)施加到未选择的字线。另外，在程序验证操作期间，电压产生器600可以将程序验证电压施加到选择的字线并将验证通过电压施加到未选择的字线。
根据发明构思的示例性实施例，在伪程序操作期间，电压产生器600可以将伪程序电压施加到与边界页和空白页结合的字线。
根据发明构思的示例性实施例，在读操作期间，电压产生器600可以将读取电压施加到选择的字线，并且将读取通过电压施加到未选择的字线。
页缓冲器电路410可以通过所述多条位线BL结合到存储器单元阵列100。页缓冲器电路410可以包括多个页缓冲器。根据发明构思的示例性实施例，一个页缓冲器可以连接到一条位线。根据发明构思的示例性实施例，一个页缓冲器可以连接到两条或更多条位线。
页缓冲器电路410可以暂时地存储将在选择的页中编程的数据或从选择的页读取的数据。
数据输入/输出电路420可以通过数据线DL结合到页缓冲器电路410。在程序操作期间，数据输入/输出电路420可以从外部装置(例如，图1的存储器控制器20)接收程序数据DATA并基于从控制电路500接收的列地址C_ADDR将程序数据DATA提供到页缓冲器电路410。在读操作期间，数据输入/输出电路420可以基于从控制电路500接收的列地址C_ADDR将存储在页缓冲器电路410中的读取数据DATA提供到外部装置。
另外，页缓冲器电路410和数据输入/输出电路420从存储器单元阵列100的第一区域读取数据，并将读取的数据写入到存储器单元阵列100的第二区域。换句话说，页缓冲器电路410和数据输入/输出电路420可以执行回写(copy-back)操作。
图7是示出根据发明构思的示例性实施例的图2的非易失性存储器装置中的控制电路的框图。
参照图7，控制电路500包括命令解码器510、地址缓冲器520和控制信号产生器530。
命令解码器510对命令CMD进行解码，并将解码后的命令D_CMD提供到控制信号产生器530。
地址缓冲器520接收地址信号ADDR，将行地址R_ADDR提供到地址解码器430(如图2中所示)并将列地址C_ADDR提供到数据输入/输出电路420(如图2中所示)。
控制信号产生器530接收解码的命令D_CMD，基于由解码的命令D_CMD指示的操作产生控制信号CTL，并将控制信号CTL提供到电压产生器600(如图2中所示)。
图8是示出根据发明构思的示例性实施例的图2的非易失性存储器装置中的电压产生器的框图。
参照图8，电压产生器600包括高电压产生器610和低电压产生器630。电压产生器600还可以包括负电压产生器650。
高电压产生器610可以响应于第一控制信号CTL1根据由解码的命令D_CMD指示的操作产生程序电压VPGM、程序通过电压VPPASS、验证通过电压VVPASS、读取通过电压VRPASS、伪程序电压VDPGM和擦除电压VERS。程序电压VPGM可以施加到选择的字线。程序通过电压VPPASS、验证通过电压VVPASS和读取通过电压VRPASS可以施加到未选择的字线。擦除电压VERS可以施加到存储器块的所述阱。伪程序电压VDPGM可以施加到与边界页和空白页结合的字线。第一控制信号CTL1可以包括表示由解码的命令D_CMD指示的操作的多个位。
低电压产生器630可以响应于第二控制信号CTL2根据由解码的命令D_CMD指示的操作产生程序验证电压VPV、读取电压VRD、擦除验证电压VEV、空白页读取电压VR_CP和边界页读取电压VR_BP。程序验证电压VPV、读取电压VRD和擦除验证电压VEV可以根据非易失性存储器装置100的操作施加到选择的字线。空白页读取电压VR_CP和边界页读取电压VR_BP可以在突然断电时施加到第一存储器块的字线。第二控制信号CTL2可以包括表示解码的命令D_CMD指示的操作的多个位。
负电压产生器650可以响应于第三控制信号CTL3根据由解码的命令D_CMD指示的操作产生具有负电平的程序验证电压VPV'、读取电压VRD'和擦除验证电压VEV'。第三控制信号CTL3可以包括表示由解码的命令D_CMD指示的操作的多个位。
图9是示出对根据发明构思的示例性实施例的存储器块的程序操作的图。假定由于突然断电产生边界页。
参照图9，对其执行正常程序操作的正常页直接设置在边界页的下方。未写入数据的(例如，未对其执行正常程序操作的)空白页直接设置在边界页的上方。对边界页和空白页执行伪程序操作，使得边界页和空白页的存储器单元的阈值电压移位，然后对边界页和空白页执行擦除操作。因此，可以防止对边界页和空白页的深擦除。
可以通过将单触发脉冲施加到与边界页和空白页结合的字线来对边界页和空白页执行伪程序操作。伪程序操作所需的时间可以短于正常程序操作所需的时间。
在图9中，假定可以由于突然断电SPO产生边界页；然而，可能由于来自主机的请求而产生边界页。换句话说，当存储器控制器20检测到第一事件时，存储器控制器20控制非易失性存储器装置30对边界页和空白页的一部分执行伪程序操作。第一事件可以是突然断电SPO或来自主机的请求。
图10是用于描述根据发明构思的示例性实施例的边界页搜索操作和空白页搜索操作的图。为了易于描述，在图10中示出的示例中，假定在每个存储器单元中存储3位数据(3-bit data)。例如，如图10中所示，因为执行程序操作，所以存储器单元的阈值电压Vth可以改变为具有擦除状态E和程序状态P1至P7中的一种。
可以利用边界页读取电压VR_BP来搜索存储器块的边缘页。可以通过用施加到存储器块的字线的边界页读取电压VR_BP顺序地执行读操作来搜索边界页。例如，如果连接到特定字线并具有比边界页读取电压VR_BP高的阈值电压的存储器单元(或者，通过边界页读取电压VR_BP而处于关闭状态的存储器单元)的数量大于参考值时，则可以确定与特定字线对应的页为边界页。
可以利用空白页读取电压VR_CP来搜索存储器块的空白页。例如，可以通过用施加到存储器块的一些字线的空白页读取电压VR_CP顺序地执行读操作来搜索空白页。例如，根据发明构思的示例性实施例，如果连接到特定字线并具有比空白页读取电压VR_CP高的阈值电压的存储器单元(或者，通过空白页读取电压VR_CP而处于关闭状态的存储器单元)的数量小于参考值时，则可以确定与特定字线对应的页为边界页。
根据发明构思的示例性实施例，空白页读取电压VR_CP可以低于边界页读取电压VR_BP。
根据发明构思的示例性实施例，边界页读取电压VR_BP可以根据存储在每个存储器单元中的数据位的个数来变化。边界页读取电压VR_BP可以根据每个存储器单元是否存储单个位数据(single bit data)或两位数据(two-bit data)来变化。
图11A至图11C示出根据发明构思的示例性实施例的操作存储装置的方法。
具体来说，图11A至图11C示出操作第一存储器块BLK的方法。
在图11A至图11C中，假定第一存储器块BLK包括结合到伪字线DWL1和DWL2、多条字线WL1～WL8以及串选择线SSL1～SSL3的多个存储器单元。
在图11A至图11C中，附图标记710表示执行正常程序操作的存储器单元，附图标记720表示具有擦除状态的存储器单元，附图标记730表示执行伪程序操作的存储器单元。
参照图11A，沿着方向PD对结合到字线WL1～WL4的存储器单元执行正常程序操作。假定在对结合到第五字线WL5的存储器单元执行正常程序操作时发生突然断电SPO。换句话说，假定在对结合到第五字线WL5和串选择线SSL2的存储器单元执行正常程序操作时发生突然断电SPO。因而，对结合到字线WL1～WL4的存储器单元执行正常程序操作，因此正常程序数据存储在结合到字线WL1～WL4的存储器单元中。结合到第五字线WL5的页成为边界页，因为还未对结合到字线WL6～WL8的存储器单元执行正常程序操作，所以结合到直接在第五字线WL5的上方的字线WL6～WL8的页会是空白页。
参照图11B，存储器控制器20中的伪程序确定器25基于突然断电信息SPO_INF搜索结合到字线WL5的边界页和结合到字线WL6～WL8的空白页，并对结合到字线WL5的边界页和结合到字线WL6～WL8的空白页执行伪程序操作。也可以对结合到伪字线DWL1和DWL2的伪存储器单元执行伪程序操作。
参照图11C，当完成对结合到字线WL5的边界页和结合到字线WL6～WL8的空白页的伪程序操作时，存储器控制器20对第一存储器块BLK执行擦除操作。如上所述，当发生突然断电时，可以通过仅对边界页和空白页执行伪程序操作来防止深擦除。
图12示出根据发明构思的示例性实施例的在伪程序操作之后边界页和空白页中的存储器单元的阈值电压分布。
参照图12，当对边界页和空白页执行伪程序操作且将伪程序脉冲施加到结合到边界页和空白页的字线时，边界页和空白页中的存储器单元的阈值电压Vth大于空白页读取电压VR_CP。
图13是示出了根据发明构思的示例性实施例的操作存储装置的方法的流程图。
参照图1至图13，在操作包括至少一个非易失性存储器装置30和控制所述至少一个非易失性存储器装置30的存储器控制器20的存储装置10的方法中，如果在通电时，存储装置10识别到发生突然断电，则可以在正常操作期间执行边界页搜索操作以搜索第一存储器块的产生的突然断电信息的边界页(S110)。这里，可以如参照图10描述地执行边界页搜索操作。可以在对第一存储器块执行正常程序操作之前擦除第一存储器块。
在找到边界页之后，可以执行空白页搜索操作以检查在边界页上方的至少一个空白页的状态(S120)。这里，可以如参照图10描述地执行空白页搜索操作。
可以对边界页和空白页的至少一部分选择性地执行伪程序操作(S130)。可以将单触发脉冲施加到与边界页和空白页结合的字线，因此可以改变结合到边界页和空白页的所述至少一部分的存储器单元的阈值电压。
在对边界页和空白页的所述至少一部分选择性地执行伪程序操作之后，对第一存储器块执行擦除操作(S140)。因此，可以防止对第一存储器块的深擦除(连续地擦除第一存储器块)。
图14是示出根据发明构思的示例性实施例的图13的方法中的边界页搜索操作的流程图。
参照图9至图11A和图14，为了搜索边界页(S110)，将边界页读取电压VR_BP施加到第一存储器块BLK的字线WL1～WLm并顺序地对字线WL1～WLm执行读操作(S111、S113和S115)。如果一页与其中处于关闭状态的存储器单元的数量大于参考值REF1的字线对应，则可以确定该页为边界页(S117)。
在图13中，在执行伪程序操作之前搜索边界页。然而，根据发明构思的示例性实施例，可以在搜索并找到初始空白页之后而不是搜索边界页之后执行伪程序操作。可以将初始空白页的前页确定为边界页。
图15是示出根据发明构思的示例性实施例的操作存储装置的方法的流程图。
参照图1至图12和图15，在操作包括至少一个非易失性存储器装置30和控制所述至少一个非易失性存储器装置30的存储器控制器20的存储装置10的方法中，如果在通电时，存储装置10识别到发生突然断电，则可以通过对第一存储器块进行二进制搜索来搜索初始空白字线(S210)。例如，可以如参照图10所描述地通过对字线进行空白页搜索操作来确定初始空白字线。在这种情况下，与直接在初始空白字线下方的字线对应的页是边界页的可能性可以是高的。
确定初始空白字线是否是与第一存储器块的最下面的字线对应的第一字线(S220)。
当初始空白字线是第一存储器块的第一字线时(S220中的“是”)，因为第一存储器块中不存在边界页，所以基于逐字线的方式对结合到所有串选择线的存储器单元顺序地执行伪程序操作(S230、S240和S250)。
当初始空白字线不是第一存储器块的第一字线时(S220中的“否”)，因为第一存储器块中存在边界页，所以从边界页到结合到最高的字线的页顺序地对结合到每条串选择线的存储器单元执行伪程序操作(S260、S270和S280)。
图16是示出根据发明构思的示例性实施例的图15的方法中的初始空白页搜索操作的流程图。
参照图9至图11A和图16，为了搜索初始空白字线(S210)，将空白页读取电压VR_CP施加到第一存储器块BLK的字线WL1～WLm，并对字线WL1～WLm顺序地执行读操作(S211、S213和S215)。如果字线与其中处于关闭状态的存储器单元的数量小于参考值REF2的字线对应，则可以将该字线确定为初始空白字线(S217)。
图17是示出根据发明构思的示例性实施例的操作图1的存储装置的方法的流程图。
参照图1至图12和图17，在通电时，如果存储装置10识别到发生突然断电，则存储器控制器20可以在搜索边界页和至少一个空白页之后将伪程序命令发到非易失性存储器装置30(S310)。响应于伪程序命令，非易失性存储器装置30可以对边界页和空白页的至少一部分选择性地执行伪程序操作(S320)。在完成伪程序操作之后，存储器控制器20可以对第一存储器块发出擦除命令(S330)。非易失性存储器装置30可以对第一存储器块执行擦除操作(S340)。
如上所述，当发生突然断电时，存储装置10可以通过在对存储器块执行擦除操作之前对边界页和空白页的至少一部分执行伪程序操作来防止深擦除。
图18是示出根据发明构思的示例性实施例的固态盘或固态驱动器(SSD)的框图。
参照图18，SSD 1000包括多个非易失性存储器装置1100和SSD控制器1200。
可以用外部高电压VPP选择性地供应非易失性存储器装置1100。每个非易失性存储器装置1100可以包括图2的非易失性存储器装置30。如上所述，在正常程序操作期间，当第一存储器块中发生突然断电时，在对第一存储器块执行擦除操作之前，每个非易失性存储器装置1100可以对边界页和空白页的至少一部分执行伪程序操作。如此，可以防止深擦除并且可以提高性能。
SSD控制器1200通过多条信道CH1至Chi连接到非易失性存储器装置1100。SSD控制器1200包括一个或更多个处理器1210、缓冲存储器1220、ECC块1230、主机接口1250和非易失性存储器接口1260。
缓冲存储器1220存储用于驱动SSD控制器1200的数据。缓冲存储器1220包括均存储数据或命令的多条存储器线。虽然图18示出缓冲存储器1220包括在SSD控制器1200中的示例性实施例，但是本发明构思不限于此。例如，缓冲存储器1220可以置于SSD控制器1200的外部。
ECC块1230在写操作期间计算将要被编程的数据的纠错码值，在读操作期间利用纠错码值纠正读取的数据中的错误。在数据恢复操作中，ECC块1230纠正从非易失性存储器装置1100恢复的数据中的错误。虽然未在图18中示出，但是也可以包括代码存储器来存储驱动SSD控制器1200所需的代码数据。代码存储器可以通过至少一个非易失性存储器装置1100来实现。
主机接口1250提供与外部装置的接口。非易失性存储器接口1260提供与非易失性存储器装置1100的接口。
图19是示出根据发明构思的示例性实施例的嵌入式多媒体卡(eMMC)的框图。
参照图19，eMMC 2000包括一个或更多个NAND闪存装置2100和控制器2200。
NAND闪存装置2100可以包括图2的非易失性存储器装置30。如上所述，在正常程序操作期间，当第一存储器块中发生突然断电时，在对第一存储器块执行擦除操作之前，NAND闪存装置2100可以对边界页和空白页的至少一部分执行伪程序操作。如此，可以防止深擦除并且可以提高性能。
控制器2200经由多条信道与NAND闪存装置2100连接。控制器2200包括一个或更多个控制器核心2210、主机接口2250和NAND接口2260。控制器核心2210控制eMMC 2000的所有操作。主机接口2250是控制器2200与主机HOST之间的接口。NAND接口2260是NAND闪存装置2100与控制器2200之间的接口。根据发明构思的示例性实施例，主机接口2250可以是并行接口(例如，多媒体卡(MMC)接口)或串行接口(例如，超高速II(UHS-II)、通用闪存存储(UFS)等)。
eMMC 2000接收来自主机HOST的电源电压VCC和VCCq。例如，电源电压VCC(例如，大约3.3V)被供应到NAND闪存装置2100和NAND接口2260，电源电压VCCq(例如，大约1.8V/3.3V)被供应到控制器2200。根据发明构思的示例性实施例，可以用外部高电压VPPx选择性地供应NAND闪存装置2100。
图20是示出根据发明构思的示例性实施例的通用闪存存储(UFS)的框图。
参照图20，UFS系统3000可以包括UFS主机3100、UFS装置3200和3300、嵌入式UFS装置3400和可移动UFS卡3500。UFS主机3100是移动装置的应用处理器。UFS主机3100、UFS装置3200和3300、嵌入式UFS装置3400和可移动UFS卡3500中的每个通过UFS协议与外部装置通信。UFS装置3200和3300、嵌入式UFS装置3400和可移动UFS卡3500中的至少一个通过图2的非易失性存储器装置30来实现。因此，如上所述，在正常程序操作期间，当第一存储器块中发生突然断电时，在对第一存储器块执行擦除操作之前，UFS装置3200和3300、嵌入式UFS装置3400和可移动UFS卡3500中的至少一个可以对边界页和空白页的至少一部分执行伪程序操作。如此，可以防止深擦除并且可以提高性能。
嵌入式UFS装置3400和可移动UFS卡3500可以利用除了UFS协议之外的协议来通信。另外，UFS主机3100和可移动UFS卡3500可以通过各种卡协议(例如，USB闪存储器(UFD)、MMC、安全数字(SD)、迷你型SD(mini SD)、微型SD(micro SD)等)来通信。
图21是示出根据发明构思的示例性实施例的移动装置的框图。
参照图21，移动装置4000可以包括应用处理器4100、通信模块4200、显示/触摸模块4300、存储装置4400和移动RAM4500。
应用处理器4100控制移动装置4000的操作。通信模块4200与外部装置执行无线或有线通信。显示/触摸模块4300显示被应用处理器4100处理的数据或通过触摸面板接收数据。存储装置4400存储用户数据。存储装置4400可以是eMMC、SSD、UFS装置等。存储装置4400可以包括图2的非易失性存储器装置30。如上所述，在正常程序操作期间，当第一存储器块中发生突然断电时，在对第一存储器块执行擦除操作之前，存储装置4400可以对边界页和空白页的至少一部分执行伪程序操作。如此，可以防止深擦除并且可以提高性能。
移动RAM 4500暂时性地存储用于移动装置4000的处理操作的数据。
根据发明构思的示例性实施例的存储器装置或存储装置可以使用各种封装类型或封装构造来封装，诸如层叠封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、裸片格栅封装、晶片形式裸片(Die in WaferForm)、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料方形扁平封装(公制)(MQFP)、薄型方形扁平封装(TQFP)、小外形集成电路(SOIC)、窄间距小外形封装(SSOP)、薄型小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)、晶片级加工的堆叠式封装(WSP)等。
本发明构思可以应用于各种装置和系统。例如，本发明构思可以应用于系统，诸如移动电话、智能电话、个人数字助理(PDA)、移动多媒体播放器(PMP)、数码相机、摄像机、个人计算机(PC)、服务器计算机、工作站、膝上型计算机、数字TV、机顶盒、便携式游戏控制器、导航系统等。
虽然已经参照发明构思的示例性实施例示出并描述了该发明构思，但是对本领域的普通技术人员将清楚的是，在实质上不脱离本发明构思如权利要求所限定的精神和范围的情况下，可对示例性实施例做出形式和细节上的各种改变。

Claims (20)

1.一种操作存储装置的方法，所述存储装置包括至少一个非易失性存储器装置和被配置为控制所述至少一个非易失性存储器装置的存储器控制器，所述方法包括：
搜索第一存储器块的边界页，第一存储器块位于包括在所述至少一个非易失性存储器装置中的多个存储器块中；
搜索第一存储器块的未写入数据的至少一个空白页；
对边界页和所述至少一个空白页的一部分执行伪程序操作；以及
对第一存储器块执行擦除操作。
2.根据权利要求1所述的方法，其中，响应于突然断电信息执行伪程序操作，突然断电信息响应于突然断电而产生，
其中，突然断电是一种事件，在该事件期间供应到所述至少一个非易失性存储器装置的电力停止。
3.根据权利要求1所述的方法，其中，边界页是在突然断电发生时正在执行正常程序操作的页而所述至少一个空白页是在突然断电发生时未在执行正常程序操作的页，
其中，突然断电是一种事件，在该事件期间供应到所述至少一个非易失性存储器装置的电力停止。
4.根据权利要求3所述的方法，其中，执行伪程序操作的时间短于执行正常程序操作的时间。
5.根据权利要求1所述的方法，其中，所述至少一个空白页是沿程序操作方向设置在边界页上方的页，其中，程序操作方向是执行程序操作所沿的方向。
6.根据权利要求1所述的方法，其中，搜索边界页的步骤包括：
将边界页读取电压顺序地施加到第一存储器块的字线；以及
将第一存储器块的第一页确定为边界页，
其中，第一页具有有着比边界页读取电压高的阈值电压的存储器单元，其中，所述存储器单元的数量大于参考值。
7.根据权利要求6所述的方法，其中，
边界页和所述至少一个空白页包括在第一存储器块中的多个页中，
所述多个页具有与其对应的多个存储器单元，
所述多个存储器单元中的每个存储器单元存储单位数据或多位数据，
参考值根据存储在所述多个存储器单元中的每个中的数据位的个数而变化。
8.根据权利要求1所述的方法，其中，搜索所述至少一个空白页的步骤包括：
将空白页读取电压顺序地施加到第一存储器块的字线；以及
将第一存储器块的第一页确定为空白页，
其中，第一页具有有着比空白页读取电压高的阈值电压的存储器单元，其中，所述存储器单元的数量小于参考值。
9.根据权利要求1所述的方法，其中，通过将单触发脉冲施加到与边界页和所述至少一个空白页的所述部分结合的字线来执行伪程序操作。
10.一种操作存储装置的方法，所述存储装置包括至少一个非易失性存储器装置和被配置为控制所述至少一个非易失性存储器装置的存储器控制器，所述方法包括：
在突然断电之后，在所述至少一个非易失性存储器装置中的多个存储器块中的第一存储器块中搜索未写入数据的初始空白字线，其中，突然断电是一种事件，在该事件期间供应到所述至少一个非易失性存储器装置的电力停止；以及
对空白页选择性地执行伪程序操作，
其中，空白页是结合到初始空白字线的页。
11.根据权利要求10所述的方法，其中，第一存储器块包括结合到多条串选择线的多个单元串，所述方法还包括：
确定空白页是否是结合到第一存储器块的最下面的字线的页，
其中，最下面的字线是存储器块中的第一字线。
12.根据权利要求11所述的方法，其中，当空白页是结合到第一存储器块的最下面的字线的页时，从最下面的字线开始，基于逐字线的方式对结合到串选择线的存储器单元顺序地执行伪程序操作。
13.根据权利要求11所述的方法，其中，当空白页不是结合到第一存储器块的最下面的字线的页时，基于逐串选择线的方式对结合到串选择线的存储器单元顺序地执行伪程序操作。
14.根据权利要求10所述的方法，其中，搜索初始空白字线的步骤包括：
将空白页读取电压顺序地施加到第一存储器块的字线；以及
将第一存储器块的第一字线确定为初始空白字线，
其中，第一字线结合到具有处于断电状态的存储器单元的页，其中，所述存储器单元的数量小于参考值。
15.根据权利要求10所述的方法，所述方法还包括：
在完成伪程序操作之后对第一存储器块执行擦除操作。
16.一种存储装置，所述存储装置包括：
存储器控制器，包括伪程序确定器；以及
非易失性存储器装置，包括存储器单元阵列，
其中，存储器控制器被构造为控制非易失性存储器装置，
存储器单元阵列包括多个存储器块，
伪程序确定器在所述多个存储器块中的第一存储器块的多个页中搜索边界页并且确定是否对边界页和至少一个空白页的一部分执行伪程序操作。
17.根据权利要求16所述的存储装置，其中，
伪程序确定器响应于由非易失性存储器装置产生的突然断电信息来确定非易失性存储器装置是否突然地断电，
伪程序确定器从非易失性存储器装置读取突然断电信息，
伪程序确定器响应于突然断电信息搜索边界页。
18.根据权利要求16所述的存储装置，其中，当确定将要执行伪程序操作时，存储器控制器将与边界页对应的地址以及伪程序数据发送到非易失性存储器装置。
19.根据权利要求16所述的存储装置，其中，
第一存储器块的所述多个页对应于结合到第一字线至第M字线和第一串选择线至第N串选择线的多个存储器单元，其中，M是大于2的整数，N是大于或等于1的整数，
第一字线和第M字线是伪字线，
所述多个存储器单元包括突然断电的存储器单元，该存储器单元是在非易失性存储器装置突然断电时执行正常程序操作的存储器单元，
边界页，至少对应于所述突然断电的存储器单元，边界页结合到第K字线，K是大于1且小于M的整数，
所述突然断电的存储器单元结合到第K字线和第L串选择线，L是1与N之间的整数，
对结合到伪字线的存储器单元、结合到第K字线和第L串选择线至第N串选择线的存储器单元、以及结合到第K+1字线至第M-1字线和第一串选择线至第N串选择线的存储器单元执行伪程序操作。
20.根据权利要求16所述的存储装置，其中，非易失性存储器装置还包括：
电压产生器，包括高电压产生器和低电压产生器，
其中，高电压产生器产生用于执行伪程序操作的伪程序电压，
低电压产生器产生用于搜索边界页的边界页读取电压。
CN201611160159.5A 2015-12-15 2016-12-15 操作存储装置的方法 Active CN107068186B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0179099 2015-12-15
KR1020150179099A KR102435026B1 (ko) 2015-12-15 2015-12-15 저장 장치의 동작 방법

Publications (2)

Publication Number Publication Date
CN107068186A true CN107068186A (zh) 2017-08-18
CN107068186B CN107068186B (zh) 2022-03-25

Family

ID=59020760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611160159.5A Active CN107068186B (zh) 2015-12-15 2016-12-15 操作存储装置的方法

Country Status (3)

Country Link
US (1) US9928902B2 (zh)
KR (1) KR102435026B1 (zh)
CN (1) CN107068186B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI655576B (zh) * 2018-06-20 2019-04-01 深圳大心電子科技有限公司 記憶體管理方法以及儲存控制器
CN110489053A (zh) * 2018-05-14 2019-11-22 慧荣科技股份有限公司 管理闪存模块的方法、相关的闪存控制器和电子装置
CN110853686A (zh) * 2019-10-22 2020-02-28 长江存储科技有限责任公司 适用于闪存设备的掉电处理方法、装置、介质、及终端
CN111124035A (zh) * 2018-10-30 2020-05-08 爱思开海力士有限公司 基于实时时钟管理空闲页面的存储器系统及其操作方法
CN111341370A (zh) * 2018-12-19 2020-06-26 爱思开海力士有限公司 半导体存储器装置、控制器、存储装置及其操作方法
CN111725228A (zh) * 2019-03-18 2020-09-29 东芝存储器株式会社 半导体存储装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325657B2 (en) * 2017-01-25 2019-06-18 Samsung Electronics Co., Ltd. Non-volatile memory devices and methods of programming the same
KR102400098B1 (ko) 2017-01-25 2022-05-23 삼성전자주식회사 비휘발성 메모리 장치 및 상기 비휘발성 메모리 장치의 프로그램 방법
KR20190001387A (ko) * 2017-06-27 2019-01-04 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20190019675A (ko) * 2017-08-18 2019-02-27 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
TWI668700B (zh) * 2017-12-22 2019-08-11 慧榮科技股份有限公司 資料儲存裝置與記憶體裝置之資料處理方法
TWI649755B (zh) * 2017-12-22 2019-02-01 慧榮科技股份有限公司 資料儲存裝置與記憶體裝置之資料處理方法
KR20190100782A (ko) * 2018-02-21 2019-08-29 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
KR102583810B1 (ko) * 2018-05-15 2023-10-05 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102565913B1 (ko) 2018-06-12 2023-08-11 에스케이하이닉스 주식회사 저장 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템 및 이의 동작 방법
KR102626054B1 (ko) * 2018-11-05 2024-01-18 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR102610395B1 (ko) * 2019-01-22 2023-12-05 삼성전자주식회사 비휘발성 메모리 장치를 포함하는 메모리 시스템
KR20200113047A (ko) * 2019-03-20 2020-10-06 삼성전자주식회사 오픈 채널 스토리지 장치의 동작 방법
KR20200113992A (ko) 2019-03-27 2020-10-07 에스케이하이닉스 주식회사 메모리 시스템의 복구 동작 중 비휘발성 메모리 오픈 블록의 셀 디스터브를 줄이는 방법 및 장치
KR20200122522A (ko) * 2019-04-18 2020-10-28 에스케이하이닉스 주식회사 컨트롤러 및 그 동작 방법
KR20220010212A (ko) 2020-07-17 2022-01-25 삼성전자주식회사 비휘발성 메모리 장치 및 그 동작 방법
KR20220020636A (ko) 2020-08-12 2022-02-21 삼성전자주식회사 메모리 컨트롤러, 상기 메모리 컨트롤러를 포함하는 메모리 장치 및 상기 메모리 컨트롤러의 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4707809A (en) * 1984-07-12 1987-11-17 Nec Corporation Semiconductor memory device with shortened time period of word line selection
CN1402873A (zh) * 1999-12-03 2003-03-12 日本电气株式会社 半导体存储装置及其测试方法
CN104428838A (zh) * 2012-07-09 2015-03-18 英赛瑟库尔公司 针对检测保护的虚拟存储器擦除或编程方法
US20150095558A1 (en) * 2013-10-01 2015-04-02 Kyungryun Kim Storage and programming method thereof
US20150332770A1 (en) * 2014-05-13 2015-11-19 Dae Han Kim Nonvolatile memory device, storage device including the nonvolatile memory device, and operating method of the storage device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5822252A (en) 1996-03-29 1998-10-13 Aplus Integrated Circuits, Inc. Flash memory wordline decoder with overerase repair
US5930174A (en) 1997-12-11 1999-07-27 Amic Technology, Inc. Circuit and method for erasing flash memory array
KR100357693B1 (ko) 1999-12-06 2002-10-25 삼성전자 주식회사 향상된 소거 알고리즘이 내장된 불휘발성 반도체 메모리장치
US6452836B1 (en) 2001-03-09 2002-09-17 Micron Technology, Inc. Non-volatile memory device with erase cycle register
US7324386B2 (en) 2006-04-20 2008-01-29 Elite Semiconductor Memory Technology Inc. Reliable method for erasing a flash memory
US8533562B2 (en) 2007-09-12 2013-09-10 Sandisk Technologies Inc. Data protection after possible write abort or erase abort
US7924610B2 (en) 2009-01-08 2011-04-12 Elite Semiconductor Memory Technology Inc. Method for conducting over-erase correction
KR101996004B1 (ko) 2012-05-29 2019-07-03 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법 및 그것의 메모리 시스템
KR20140137177A (ko) 2013-05-22 2014-12-02 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR102116983B1 (ko) * 2013-08-14 2020-05-29 삼성전자 주식회사 메모리 장치 및 메모리 시스템의 동작 방법.
KR102170857B1 (ko) 2013-08-19 2020-10-29 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치의 구동 방법
KR102090677B1 (ko) 2013-09-16 2020-03-18 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 동작 방법
KR102190399B1 (ko) * 2013-10-11 2020-12-11 삼성전자주식회사 신뢰성을 보장할 수 있는 불휘발성 메모리 장치의 동작 방법 및 상기 방법을 수행하는 메모리 시스템
KR102065665B1 (ko) * 2013-10-17 2020-01-13 삼성전자 주식회사 더미 워드라인을 포함하는 불휘발성 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법
KR102117919B1 (ko) * 2013-10-24 2020-06-02 삼성전자주식회사 저장 장치 및 그것의 프로그램 방법
KR102292183B1 (ko) * 2014-11-07 2021-08-25 삼성전자주식회사 불휘발성 메모리의 동작 방법 및 불휘발성 메모리를 포함하는 스토리지 장치의 동작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4707809A (en) * 1984-07-12 1987-11-17 Nec Corporation Semiconductor memory device with shortened time period of word line selection
CN1402873A (zh) * 1999-12-03 2003-03-12 日本电气株式会社 半导体存储装置及其测试方法
CN104428838A (zh) * 2012-07-09 2015-03-18 英赛瑟库尔公司 针对检测保护的虚拟存储器擦除或编程方法
US20150095558A1 (en) * 2013-10-01 2015-04-02 Kyungryun Kim Storage and programming method thereof
US20150332770A1 (en) * 2014-05-13 2015-11-19 Dae Han Kim Nonvolatile memory device, storage device including the nonvolatile memory device, and operating method of the storage device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110489053A (zh) * 2018-05-14 2019-11-22 慧荣科技股份有限公司 管理闪存模块的方法、相关的闪存控制器和电子装置
CN110489053B (zh) * 2018-05-14 2022-09-23 慧荣科技股份有限公司 管理闪存模块的方法、相关的闪存控制器和电子装置
TWI655576B (zh) * 2018-06-20 2019-04-01 深圳大心電子科技有限公司 記憶體管理方法以及儲存控制器
CN111124035A (zh) * 2018-10-30 2020-05-08 爱思开海力士有限公司 基于实时时钟管理空闲页面的存储器系统及其操作方法
CN111124035B (zh) * 2018-10-30 2023-03-10 爱思开海力士有限公司 基于实时时钟管理空闲页面的存储器系统及其操作方法
CN111341370A (zh) * 2018-12-19 2020-06-26 爱思开海力士有限公司 半导体存储器装置、控制器、存储装置及其操作方法
CN111341370B (zh) * 2018-12-19 2023-10-10 爱思开海力士有限公司 半导体存储器装置、控制器、存储装置及其操作方法
CN111725228A (zh) * 2019-03-18 2020-09-29 东芝存储器株式会社 半导体存储装置
CN111725228B (zh) * 2019-03-18 2024-04-16 铠侠股份有限公司 半导体存储装置
CN110853686A (zh) * 2019-10-22 2020-02-28 长江存储科技有限责任公司 适用于闪存设备的掉电处理方法、装置、介质、及终端
CN110853686B (zh) * 2019-10-22 2021-12-07 长江存储科技有限责任公司 适用于闪存设备的掉电处理方法、装置、介质、及终端

Also Published As

Publication number Publication date
CN107068186B (zh) 2022-03-25
US20170169883A1 (en) 2017-06-15
US9928902B2 (en) 2018-03-27
KR20170071126A (ko) 2017-06-23
KR102435026B1 (ko) 2022-08-22

Similar Documents

Publication Publication Date Title
CN107068186A (zh) 操作存储装置的方法
US10061647B2 (en) Nonvolatile memory devices, methods of operating the same and solid state drives including the same
US9183939B2 (en) Nonvolatile memory device, a memory system having the same, and a read method thereof, the read method applying a read pass voltage to a selected wordline after a sensing
KR102248267B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 및 읽기 방법들
US8837224B2 (en) Nonvolatile memory device, operating method thereof and memory system including the same
US9842658B2 (en) Methods of operating nonvolatile memory devices including variable verification voltages based on program/erase cycle information
JP5350713B2 (ja) 不揮発性メモリのためのプログラム方法
CN101847438A (zh) 闪存器件、编程方法和存储器系统
CN108089992A (zh) 操作非易失性存储器装置的方法
KR102324797B1 (ko) 비휘발성 메모리 장치 및 이의 동작 방법
CN102194523A (zh) 非易失性存储器件、其擦除方法以及包括其的存储系统
CN106558343B (zh) 操作非易失性存储装置的方法和非易失性存储装置
CN104733041A (zh) 非易失性存储装置和擦除非易失性存储装置的方法
CN106531215A (zh) 半导体存储器件及其操作方法
CN108345808B (zh) 非易失性存储器件和包括非易失性存储器件的固态驱动器
US11238933B2 (en) Non-volatile memory device including a verify circuit to control word and bit line voltages and method of operating the same
CN107230497A (zh) 半导体器件及其操作方法
US9852796B2 (en) Nonvolatile memory devices and methods of operating the same
KR102316279B1 (ko) 비휘발성 메모리 장치 및 이를 포함하는 에스에스디
US20190267107A1 (en) Nonvolatile memory device and method of operating the same
CN109524045B (zh) 非易失性存储器器件及其操作方法
KR102434986B1 (ko) 데이터 신뢰성이 개선된 메모리 장치 및 이의 동작방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant