KR20190001387A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20190001387A
KR20190001387A KR1020170081301A KR20170081301A KR20190001387A KR 20190001387 A KR20190001387 A KR 20190001387A KR 1020170081301 A KR1020170081301 A KR 1020170081301A KR 20170081301 A KR20170081301 A KR 20170081301A KR 20190001387 A KR20190001387 A KR 20190001387A
Authority
KR
South Korea
Prior art keywords
page
search
erase
memory device
nonvolatile memory
Prior art date
Application number
KR1020170081301A
Other languages
English (en)
Inventor
홍지만
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170081301A priority Critical patent/KR20190001387A/ko
Priority to US15/895,539 priority patent/US10403376B2/en
Priority to CN201810299568.6A priority patent/CN109147854B/zh
Publication of KR20190001387A publication Critical patent/KR20190001387A/ko
Priority to US16/521,313 priority patent/US10748626B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/345—Circuits or methods to detect overerased nonvolatile memory cells, usually during erasure verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3472—Circuits or methods to verify correct erasure of nonvolatile memory cells whilst erasing is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 불휘발성 메모리 장치를 저장 매체로 사용하는 데이터 저장 장치에 관한 것이다. 본 발명의 실시 예에 따른 데이터 저장 장치는, 서치 커맨드를 전송하는 컨트롤러; 및 상기 서치 커맨드에 따라서 페이지들 중에서 이레이즈된 페이지를 서치하는 이레이즈 페이지 서치 동작을 수행하고, 이레이즈 페이지로 서치된 페이지의 어드레스를 상기 컨트롤러로 전송하는 불휘발성 메모리 장치를 포함한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 불휘발성 메모리 장치를 저장 매체로 사용하는 데이터 저장 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는, 이레이즈 페이지를 자체적으로 서치할 수 있는 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 및 데이터 저장 장치의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 서치 커맨드를 전송하는 컨트롤러; 및 상기 서치 커맨드에 따라서 페이지들 중에서 이레이즈된 페이지를 서치하는 이레이즈 페이지 서치 동작을 수행하고, 이레이즈 페이지로 서치된 페이지의 어드레스를 상기 컨트롤러로 전송하는 불휘발성 메모리 장치를 포함한다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 서치 커맨드를 전송하는 컨트롤러; 및 상기 서치 커맨드에 따라서 상기 이레이즈 페이지 서치 동작을 수행하는 불휘발성 메모리 장치를 포함하되, 상기 불휘발성 메모리 장치는, 상기 페이지들로 구성된 메모리 셀들을 포함하는 메모리 셀 영역; 선택된 페이지에 서치 전압을 인가하고, 비선택된 페이지들에 패스 전압을 인가하는 전압 발생기; 상기 선택된 페이지의 데이터를 센싱하는 데이터 읽기 블럭; 및 상기 서치 커맨드에 따라서 페이지들 중에서 이레이즈된 페이지를 서치하는 이레이즈 페이지 서치 동작을 수행하고, 이레이즈 페이지로 서치된 페이지의 어드레스를 상기 컨트롤러로 전송하는 제어 로직을 포함한다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법은, 서치 커맨드를 상기 불휘발성 메모리 장치로 전송하고, 상기 서치 커맨드에 따라서 상기 불휘발성 메모리 장치의 페이지들 중에서 이레이즈된 페이지를 서치하고, 그리고 이레이즈 페이지로 서치된 페이지의 어드레스를 상기 컨트롤러로 전송하는 것을 포함한다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치는 이레이즈 페이지를 자체적으로 서치할 수 있기 때문에, 불휘발성 메모리 장치를 제어하는 컨트롤러의 리소스 사용이 감소될 수 있다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 메모리 셀 영역을 구성하는 메모리 블럭을 예시적으로 보여주는 회로도이다.
도 3 및 도 4는 본 발명의 실시 예에 따른 메모리 셀의 문턱 전압 분포를 예시적으로 보여주는 도면들이다.
도 5는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 이레이즈 페이지 서치 동작을 설명하기 위한 순서도이다.
도 6 내지 도 8은 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 이레이즈 페이지 서치 방법을 설명하기 위한 도면들이다.
도 9는 도 5의 이레이즈 페이지 서치 동작을 수행하는 단계를 설명하기 위한 순서도이다.
도 10은 본 발명의 실시 예에 따른 이레이즈 페이지 서치 동작의 바이어스 조건을 설명하기 위한 도면이다.
도 11은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 포함하는 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작을 예시적으로 보여주는 순서도이다.
도 13은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 14는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 15는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 16은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다. 도 1을 참조하면, 불휘발성 메모리 장치(300)는 메모리 셀 영역(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 영역(310)은 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 영역(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작(또는 프로그램 동작) 시 외부 장치로부터 제공된 데이터를 메모리 셀 영역(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 영역(310)으로부터 데이터를 센싱하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 제어 로직(360)의 제어에 따라서 불휘발성 메모리 장치(300)의 내부 동작에 사용되는 전압들을 생성할 수 있다. 전압 발생기(350)는 생성한 전압들은 메모리 셀 영역(310)의 메모리 셀들의 워드 라인, 비트 라인 및 웰-영역에 인가할 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 커맨드, 어드레스, 제어 신호에 근거하여 불휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 불휘발성 메모리 장치(300)의 읽기 동작, 쓰기 동작(또는 프로그램 동작), 소거 동작 및 이레이즈 페이지 서치 동작을 제어할 수 있다. 이레이즈 페이지 서치 동작은 이하 상세히 설명될 것이다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 메모리 셀 영역을 구성하는 메모리 블럭을 예시적으로 보여주는 회로도이다. 도 1의 메모리 셀 영역(310)의 메모리 셀들은, 동작의 관점에서 또는 물리적(또는 구조적) 관점에서, 메모리 블럭(BLK), 페이지(PG)와 같은 계층적인 메모리 셀 집합 또는 메모리 셀 단위로 구성될 수 있다. 예를 들면, 동일한 워드 라인에 연결되며, 동시에 읽혀지고 쓰여지는(또는 프로그램되는) 메모리 셀들은 페이지(PG)로 구성될 수 있다. 다른 예로서, 동시에 소거되는 메모리 셀들은 메모리 블럭(BLK)으로 구성될 수 있다. 메모리 셀 영역(310)을 구성하는 메모리 블럭(BLK)의 수 및 메모리 블럭(BLK)당 페이지(PG)의 수는 다양하게 변경될 수 있다.
도 2를 참조하면, 메모리 블럭(BLK)은 복수의 비트 라인들(BL1~BLn)에 연결된 복수의 셀 스트링들(ST1~STn)을 포함할 수 있다. 셀 스트링들(ST1~STn)은 동일한 회로 구성을 가지며, 설명의 편의를 위해서 하나의 셀 스트링(ST1)이 대표적으로 설명될 것이다.
셀 스트링(ST1)은 비트 라인(BL1)과 공통 소스 라인(common source line)(CSL) 사이에 연결되어 있는 복수의 메모리 셀들(MC11~MC1m) 및 선택 트랜지스터들(DST 및 SST)을 포함할 수 있다. 보다 구체적으로, 셀 스트링(ST1)은 드레인 선택 라인(drain select line)(DSL)에 연결되는 드레인 선택 트랜지스터(drain select transistor)(DST), 복수의 워드 라인들(WL1~WLm)에 각각 연결되는 복수의 메모리 셀 들(MC11~MC1m) 및 소스 선택 라인(source select line)(SSL)에 연결되는 소스 선택 트랜지스터(source select transistor)(SST)를 포함할 수 있다.
메모리 셀들(MC1m~MCnm)이 싱글 레벨 셀인 경우, 동일한 워드 라인(WLm)에 연결된 메모리 셀들(MC1m~MCnm)은 하나의 페이지(PGm)로 구성될 수 있다. 메모리 셀들(MC1m~MCnm)이 2-비트 멀티 레벨 셀인 경우, 동일한 워드 라인(WLm)에 연결된 메모리 셀들(MC1m~MCnm)은 2개의 논리 페이지들(LPGm 및 MPGm)로 구성될 수 있다. 이하에서, 설명의 편의를 위해서, 페이지(PG)로 구성되는 메모리 셀들을 "페이지"라고 칭할 것이다.
도 3 및 도 4는 본 발명의 실시 예에 따른 메모리 셀의 문턱 전압 분포를 예시적으로 보여주는 도면들이다. 도 3은 싱글 레벨 셀의 문턱 전압 분포를, 도 4는 2-비트 멀티 레벨 셀의 문턱 전압 분포를 예시적으로 보여준다.
도 3을 참조하면, 메모리 셀당 단일 데이터 비트를 저장할 수 있는 싱글 레벨 셀은 이레이즈 상태(E)의 문턱 전압을 갖도록 이레이즈되고, 프로그램 상태(P)의 문턱 전압을 갖도록 프로그램될 수 있다.
읽기 동작 시, 이레이즈 상태(E)와 프로그램 상태(P) 사이의 전압 레벨을 갖는 읽기 전압(Vrd_P)이 선택된 메모리 셀의 워드 라인에 인가될 수 있다. 읽기 전압(Vrd_P)이 인가되면, 이레이즈 상태(E)의 문턱 전압을 갖는 메모리 셀은 턴-온되고, 데이터 "1"을 저장하는 메모리 셀로 판별될 수 있다. 또한, 읽기 전압(Vrd_P)이 인가되면, 프로그램 상태(P)의 문턱 전압을 갖는 메모리 셀은 턴-오프되고, 데이터 "0"을 저장하는 메모리 셀로 판별될 수 있다. 이하에서, 메모리 셀의 워드 라인에 인가된 전압에 의해서 턴-온되는 메모리 셀은 온 셀이라 정의되고, 턴-오프되는 메모리 셀은 오프 셀이라 정의될 것이다.
프로그램 동작 시, 프로그램이 완료되었는지를 판단하기 위해서, 프로그램 검증 전압(Vvf_P)이 선택된 메모리 셀의 워드 라인에 인가될 수 있다. 프로그램 검증 전압(Vvf_P)이 인가되면, 프로그램 검증 전압(Vvf_P)보다 낮은 문턱 전압을 갖는 메모리 셀은 온 셀, 즉, 프로그램이 완료되지 않은 메모리 셀로 판별되고, 프로그램 검증 전압(Vvf_P)보다 높은 문턱 전압을 갖는 메모리 셀은 오프 셀, 즉, 프로그램이 완료된 메모리 셀로 판별될 수 있다.
이레이즈 페이지 서치 동작 시, 프로그램 상태(P)의 메모리 셀이 가질 수 있는 문턱 전압보다 높은 전압 레벨을 갖는 패스 전압(Vpass_S)이 비선택된 메모리 셀의 워드 라인에 인가될 수 있다. 패스 전압(Vpass_S)이 인가되면, 비선택된 메모리 셀은 온 셀로 판별될 수 있다. 즉, 패스 전압(Vpass_S)이 인가되면, 비선택된 메모리 셀이 이레이즈 상태(E)의 문턱 전압을 가지던 프로그램 상태(P)의 문턱 전압을 가지던, 셀 스트링을 통해서 흐르는 셀 전류가 통과되도록 비선택된 메모리 셀은 턴-온될 수 있다.
이레이즈 페이지 서치 동작 시, 이레이즈 상태(E)와 프로그램 상태(P) 사이의 전압 레벨을 갖는 서치 전압(Vsrch_S)이 선택된 메모리 셀의 워드 라인에 인가될 수 있다. 서치 전압(Vsrch_S)이 인가되면, 이레이즈 상태(E)의 문턱 전압을 갖는 메모리 셀은 데이터 "1"을 저장하는 온 셀로 판별되고, 프로그램 상태(P)의 문턱 전압을 갖는 메모리 셀은 데이터 "0"을 저장하는 오프 셀로 판별될 수 있다.
서치 전압(Vsrch_S)은 이레이즈 상태(E)의 메모리 셀이 가질 수 있는 가장 높은 문턱 전압, 즉, 이레이즈 상태 한계 전압(Vlm_E)보다 높고, 프로그램 상태(P)의 메모리 셀이 가질 수 있는 가장 낮은 문턱 전압, 즉, 프로그램 검증 전압(Vvf_P)보다 낮은 전압 레벨을 갖도록 설정될 수 있다.
도 4를 참조하면, 메모리 셀당 2-비트의 데이터 비트를 저장할 수 있는 멀티 레벨 셀은 이레이즈 상태(E)의 문턱 전압을 갖도록 이레이즈되고, 복수의 프로그램 상태들(P1, P2 및 P3) 중 어느 하나의 문턱 전압을 갖도록 프로그램될 수 있다.
읽기 동작 시, 이레이즈 상태(E)와 제1 프로그램 상태(P1) 사이의 전압 레벨을 갖는 제1 읽기 전압(Vrd_P1), 제1 프로그램 상태(P1)와 제2 프로그램 상태(P2) 사이의 전압 레벨을 갖는 제2 읽기 전압(Vrd_P2) 및 제2 프로그램 상태(P2)와 제3 프로그램 상태(P3) 사이의 전압 레벨을 갖는 제3 읽기 전압(Vrd_P3) 중 어느 하나가 선택된 메모리 셀에 인가될 수 있다.
제2 읽기 전압(Vrd_P2)이 인가되면, 이레이즈 상태(E)와 제1 프로그램 상태(P1)의 문턱 전압을 갖는 메모리 셀은 LSB 데이터 "1"을 저장하는 온 셀로 판별되고, 제2 프로그램 상태(P2)와 제3 프로그램 상태(P3)의 문턱 전압을 갖는 메모리 셀은 LSB 데이터 "0"을 저장하는 오프 셀로 판별될 수 있다.
제1 읽기 전압(Vrd_P1)이 인가되면, 이레이즈 상태(E)의 문턱 전압을 갖는 메모리 셀은 MSB 데이터 "1"을 저장하는 온 셀로 판별되고, 제1 프로그램 상태(P1)의 문턱 전압을 갖는 메모리 셀은 MSB 데이터 "0"을 저장하는 오프 셀로 판별될 수 있다.
제3 읽기 전압(Vrd_P3)이 인가되면, 제2 프로그램 상태(P2)의 문턱 전압을 갖는 메모리 셀은 MSB 데이터 "0"을 저장하는 온 셀로 판별되고, 제3 프로그램 상태(P3)의 문턱 전압을 갖는 메모리 셀은 MSB 데이터 "1"을 저장하는 오프 셀로 판별될 수 있다.
프로그램 동작 시, 프로그램이 완료되었는지를 판단하기 위해서, 프로그램 검증 전압들(Vvf_P1, Vvf_P2 및 Vvf_P3) 중 어느 하나가 선택된 메모리 셀에 인가될 수 있다.
제1 프로그램 상태(P1)로 프로그램되어야 할 메모리 셀에 제1 프로그램 검증 전압(Vvf_P1)이 인가되면, 제1 프로그램 검증 전압(Vvf_P1)보다 낮은 문턱 전압을 갖는 메모리 셀은 온 셀, 즉, 프로그램이 완료되지 않은 메모리 셀로 판별되고, 제1 프로그램 검증 전압(Vvf_P1)보다 높은 문턱 전압을 갖는 메모리 셀은 오프 셀, 즉, 프로그램이 완료된 메모리 셀로 판별될 수 있다.
제2 프로그램 상태(P2)로 프로그램되어야 할 메모리 셀에 제2 프로그램 검증 전압(Vvf_P2)이 인가되면, 제2 프로그램 검증 전압(Vvf_P2)보다 낮은 문턱 전압을 갖는 메모리 셀은 온 셀, 즉, 프로그램이 완료되지 않은 메모리 셀로 판별되고, 제2 프로그램 검증 전압(Vvf_P2)보다 높은 문턱 전압을 갖는 메모리 셀은 오프 셀, 즉, 프로그램이 완료된 메모리 셀로 판별될 수 있다.
제3 프로그램 상태(P3)로 프로그램되어야 할 메모리 셀에 제3 프로그램 검증 전압(Vvf_P3)이 인가되면, 제3 프로그램 검증 전압(Vvf_P3)보다 낮은 문턱 전압을 갖는 메모리 셀은 온 셀, 즉, 프로그램 완료되지 않은 메모리 셀로 판별되고, 제3 프로그램 검증 전압(Vvf_P3)보다 높은 문턱 전압을 갖는 메모리 셀은 오프 셀, 즉, 프로그램 완료된 메모리 셀로 판별될 수 있다.
이레이즈 페이지 서치 동작 시, 제3 프로그램 상태(P3)의 메모리 셀이 가질 수 있는 문턱 전압보다 높은 전압 레벨을 갖는 패스 전압(Vpass_M)이 비선택된 메모리 셀의 워드 라인에 인가될 수 있다. 패스 전압(Vpass_M)이 인가되면, 비선택된 메모리 셀은 온 셀로 판별될 수 있다. 즉, 패스 전압(Vpass_M)이 인가되면, 비선택된 메모리 셀이 이레이즈 상태(E)의 문턱 전압을 가지던 프로그램 상태들(P1, P2 및 P3)의 문턱 전압을 가지던, 셀 스트링을 통해서 흐르는 셀 전류가 통과되도록 비선택된 메모리 셀은 턴-온될 수 있다. 패스 전압(Vpass_M)은 제3 프로그램 상태(P3)의 가장 높은 문턱 전압, 즉, 제3 프로그램 상태 한계 전압(Vlm_P3)보다 높은 전압 레벨을 갖도록 설정될 수 있다. 즉, 패스 전압(Vpass_M)은 메모리 셀이 가질 수 있는 프로그램 상태들 중에서 문턱 전압 분포가 가장 높은 프로그램 상태(예를 들면, P3)의 한계 전압보다 높은 전압 레벨을 갖도록 설정될 수 있다.
이레이즈 페이지 서치 동작 시, 이레이즈 상태(E)와 제1 프로그램 상태(P1) 사이의 전압 레벨을 갖는 서치 전압(Vsrch_M)이 선택된 메모리 셀의 워드 라인에 인가될 수 있다. 서치 전압(Vsrch_M)이 인가되면, 이레이즈 상태(E)의 문턱 전압을 갖는 메모리 셀은 데이터 "1"을 저장하는 온 셀로 판별되고, 프로그램 상태(P)의 문턱 전압을 갖는 메모리 셀은 데이터 "0"을 저장하는 오프 셀로 판별될 수 있다.
서치 전압(Vsrch_M)은 이레이즈 상태(E)의 메모리 셀이 가질 수 있는 가장 높은 문턱 전압, 즉, 이레이즈 상태 한계 전압(Vlm_E)보다 높고, 이레이즈 상태(E)에 가장 인접한 프로그램 상태(예를 들면, P1)의 메모리 셀이 가질 수 있는 가장 낮은 문턱 전압, 즉, 제1 프로그램 검증 전압(Vvf_P1)보다 낮은 전압 레벨을 갖도록 설정될 수 있다.
도 5는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 이레이즈 페이지 서치 동작을 설명하기 위한 순서도이다. 그리고 도 6 내지 도 8은 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 이레이즈 페이지 서치 순서를 설명하기 위한 도면들이다. 설명의 편의를 위해서, 8개의 페이지들(P1~P8)에 대한 서치 순서가 도 6 내지 도 8에 예시될 것이다.
S110 단계에서, 불휘발성 메모리 장치(도 1의 300)는 외부 장치, 예를 들면, 컨트롤러로부터 이레이즈 페이지 서치 커맨드를 수신했는지를 판단할 수 있다. 이레이즈 페이지 서치 커맨드가 수신되지 않은 경우, 절차는 종료될 수 있다. 이레이즈 페이지 서치 커맨드가 수신된 경우, 절차는 S120 단계로 진행될 수 있다.
S120 단계에서, 불휘발성 메모리 장치(300)는 컨트롤러로부터 어드레스를 수신했는지를 판단할 수 있다. 다양한 알고리즘에 의해서 이레이즈 페이지를 예측한 컨트롤러는 이레이즈 페이지라고 예측한 페이지의 어드레스를 이레이즈 페이지 서치 커맨드와 함께 전송할 수 있다. 어드레스를 수신한 불휘발성 메모리 장치(300)는 S130 단계를 수행할 수 있다. 이레이즈 페이지를 예측하지 못한 컨트롤러는 이레이즈 페이지 서치 커맨드만을 전송할 수 있다. 어드레스를 수신하지 못한 불휘발성 메모리 장치(300)는 S140 단계를 수행할 수 있다.
S130 단계에서, 불휘발성 메모리 장치(300)는 수신된 어드레스에 대응하는 페이지부터 이레이즈 페이지 서치 동작을 수행할 수 있다. 예시적으로, 도 6에 도시된 바와 같이, 불휘발성 메모리 장치(300)는 수신된 어드레스(ADD)에 대응하는 제3 페이지(P3)를 최초 서치 페이지(SP)로 설정하고, 이레이즈 상태인지를 판단할 수 있다. 제3 페이지(P3)가 이레이즈 페이지가 아니라고 판단되면, 불휘발성 메모리 장치(300)는 페이지 순서에 따라서 서치 페이지(SP)를 변경하고, 이레이즈 페이지가 발견될 때까지 이레이즈 페이지 서치 동작을 반복적으로 수행할 수 있다.
S140 단계에서, 불휘발성 메모리 장치(300)는 미리 정해진 서치 순서에 따라서 이레이즈 페이지 서치 동작을 수행할 수 있다.
예시적으로, 불휘발성 메모리 장치(300)는 페이지 순서가 가장 빠른 페이지부터 이레이즈 페이지 서치 동작을 수행할 수 있다. 도 7을 참조하여 예를 들면, 불휘발성 메모리 장치(300)는 페이지 순서가 가장 빠른 제1 페이지(P1)를 최초 서치 페이지(SP)로 설정하고, 이레이즈 상태인지를 판단할 수 있다. 제1 페이지(P1)가 이레이즈 페이지가 아니라고 판단되면, 불휘발성 메모리 장치(300)는 페이지 순서에 따라서 서치 페이지(SP)를 변경하고, 이레이즈 페이지가 발견될 때까지 이레이즈 페이지 서치 동작을 반복적으로 수행할 수 있다.
다른 예로서, 불휘발성 메모리 장치(300)는 모든 페이지들을 2개 이상의 그룹들로 나누고, 어느 하나의 그룹을 우선적으로 서치하고, 우선적으로 서치된 그룹에서 이레이즈 페이지가 서치되지 않으면 나머지 그룹들을 서치할 수 있다. 도 8을 참조하여 예를 들면, 불휘발성 메모리 장치(300)는 모든 페이지들(P1~P8)을 2개의 그룹들(G1 및 G2)로 나누고, 제2 그룹(G2)의 페이지들부터 이레이즈 페이지 서치 동작을 수행할 수 있다. 불휘발성 메모리 장치(300)는 제2 그룹(G2)의 페이지 순서가 가장 빠른 제5 페이지(P5)를 최초 서치 페이지(SP)로 설정하고, 이레이즈 상태인지를 판단할 수 있다. 제5 페이지(P5)가 이레이즈 페이지가 아니라고 판단되면, 불휘발성 메모리 장치(300)는 제2 그룹(G2)내의 페이지 순서에 따라서 서치 페이지(SP)를 변경하고, 이레이즈 페이지가 발견될 때까지 이레이즈 페이지 서치 동작을 반복적으로 수행할 수 있다. 제2 그룹(G2)에서 이레이즈 페이지가 서치되지 않으면, 불휘발성 메모리 장치(300)는 남은 제1 그룹(G1)에 대한 이레이즈 페이지 서치 동작을 수행할 수 있다.
다시 도 5를 참조하면, S150 단계에서, 불휘발성 메모리 장치(300)는 이레이즈 페이지 서치 동작에 의해서 서치된 이레이즈 페이지의 어드레스를 컨트롤러로 전송할 수 있다. 예시적으로, 불휘발성 메모리 장치(300)는 컨트롤러로부터 스테이터스 커맨드가 전송되면, 서치된 이레이즈 페이지의 어드레스를 컨트롤러로 전송할 수 있다.
도 9는 도 5의 이레이즈 페이지 서치 동작을 수행하는 단계를 설명하기 위한 순서도이다. 그리고 도 10은 본 발명의 실시 예에 따른 이레이즈 페이지 서치 동작의 바이어스 조건을 설명하기 위한 도면이다.
S210 단계에서, 메모리 셀 영역(310)에 바이어스가 인가되고 서치 페이지가 센싱될 수 있다. 예시적으로, 도 10에 도시된 바와 같이, 서치 전압(Vsrch)은 선택된 페이지(즉, 서치 페이지(SP))의 워드 라인(WL3)에 인가되고, 패스 전압(Vpass)은 비선택된 페이지의 워드 라인들(WL1~WL2 및 WL4~WLm)에 인가될 수 있다. 서치 페이지(SP)에 대한 센싱 동작은 데이터 읽기/쓰기 블럭(도 1의 330)에 의해서 수행되며, 일반적인 읽기 동작 동안 수행되는 센싱 동작과 동일한 방식으로 수행될 수 있다.
S220 단계에서, 서치 페이지(SP)의 이레이즈 셀의 개수가 기준 개수 이상인지가 판단될 수 있다. 이레이즈 셀은 서치 전압(Vsrch)이 인가되어 온 셀로 판별된 메모리 셀을 의미할 수 있다. 예시적으로, 이레이즈 셀의 개수를 카운트하고, 이레이즈 셀의 개수와 기준 개수를 비교하는 동작은 제어 로직(도 1의 360)에 의해서 수행될 수 있다.
이레이즈 셀의 개수가 기준 개수 이상인 경우, S230 단계와 같이, 현재의 서치 페이지가 이레이즈 페이지로 판정될 수 있다.
반면, 이레이즈 셀의 개수가 기준 개수 미만인 경우, S240 단계와 같이, 서치 페이지가 변경될 수 있다. 즉, 이레이즈 셀의 개수가 기준 개수 미만인 경우, 현재의 서치 페이지를 제외한 나머지 페이지들 중 어느 하나를 서치 페이지(SP)로 다시 선택하고, 이레이즈 페이지가 발견될 때까지, S210 단계 및 S220 단계가 반복적으로 수행될 수 있다.
도 11은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 포함하는 데이터 저장 장치를 예시적으로 보여주는 블럭도이다. 데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고 불릴 수 있다.
데이터 저장 장치(100)는 호스트 장치와의 전송 프로토콜을 의미하는 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(100)는 컨트롤러(200)를 포함할 수 있다. 컨트롤러(200)는 호스트 인터페이스 유닛(210), 컨트롤 유닛(220), 랜덤 액세스 메모리(230) 및 메모리 컨트롤 유닛(250)을 포함할 수 있다.
호스트 인터페이스 유닛(210)은 호스트 장치와 데이터 저장 장치(100)를 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스 유닛(210)은 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI expresss)와 같은 표준 전송 프로토콜들 중 어느 하나를 이용해서 호스트 장치와 통신할 수 있다.
컨트롤 유닛(220)은 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 컨트롤 유닛(220)은 호스트 장치로부터 전송된 리퀘스트를 처리할 수 있다. 컨트롤 유닛(220)은, 리퀘스트를 처리하기 위해서, 랜덤 액세스 메모리(230)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 펌웨어(FW)를 구동하고, 내부의 기능 블럭들(210, 230 및 250) 및 불휘발성 메모리 장치(300)를 제어할 수 있다.
랜덤 액세스 메모리(220)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다. 랜덤 액세스 메모리(220)는 컨트롤 유닛(210)에 의해서 구동되는 펌웨어(FW)를 저장할 수 있다. 또한, 랜덤 액세스 메모리(220)는 펌웨어(FW)의 구동에 필요한 데이터, 예를 들면, 메타 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(220)는 컨트롤 유닛(210)의 동작 메모리(working memory)로서 동작할 수 있다.
메모리 컨트롤 유닛(250)은 컨트롤 유닛(220)의 제어에 따라서 불휘발성 메모리 장치(300)를 제어할 수 있다. 메모리 컨트롤 유닛(250)은 메모리 인터페이스 유닛으로도 불릴 수 있다. 메모리 컨트롤 유닛(250)은 제어 신호들을 불휘발성 메모리 장치(100)로 제공할 수 있다. 제어 신호들은 불휘발성 메모리 장치(100)를 제어하기 위한 커맨드, 어드레스, 제어 신호 등을 포함할 수 있다. 메모리 컨트롤 유닛(250)은 데이터를 불휘발성 메모리 장치(300)로 제공하거나, 불휘발성 메모리 장치(300)로부터 독출된 데이터를 제공 받을 수 있다.
데이터 저장 장치(100)는 도 1의 불휘발성 메모리 장치(300)를 포함할 수 있다. 불휘발성 메모리 장치(300)는 커맨드, 어드레스, 제어 신호들과 데이터를 전송할 수 있는 하나 이상의 신호 라인을 포함하는 채널(CH)을 통해서 컨트롤러(200)와 연결될 수 있다. 불휘발성 메모리 장치(300)는 데이터 저장 장치(100)의 저장 매체로 사용될 수 있다.
불휘발성 메모리 장치(300)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PCRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작을 예시적으로 보여주는 순서도이다. 도 12를 참조하여, 컨트롤러로부터 전송된 이레이즈 페이지 서치 커맨드에 따라서 이레이즈 페이지를 자체적으로 서치하는 불휘발성 메모리 장치의 동작이 설명될 것이다.
S310 단계에서, 컨트롤러(200)는 이레이즈 페이지 서치 커맨드와 어드레스를함께, 또는 이레이즈 페이지 서치 커맨드만을 불휘발성 메모리 장치(300)로 전송할 수 있다.
S320 단계에서, 불휘발성 메모리 장치(300)는 이레이즈 페이지 서치 커맨드에 따라서 이레이즈 페이지 서치 동작을 수행할 수 있다. 즉, 불휘발성 메모리 장치(300)는 메모리 셀 영역(310)의 페이지들 중에서 이레이즈된 페이지를 서치할 수 있다. 예시적으로, 이레이즈 페이지 서치 커맨드와 어드레스가 함께 수신된 경우, 불휘발성 메모리 장치(300)는, 도 6에서 설명된 바와 같이, 수신된 어드레스에 대응하는 페이지부터 이레이즈 페이지 서치 동작을 수행할 수 있다. 다른 예로서, 이레이즈 페이지 서치 커맨드만 수신된 경우, 불휘발성 메모리 장치(300)는, 도 7 및 도 8에서 설명된 바와 같이, 미리 정해진 서치 순서에 따라서 이레이즈 페이지 서치 동작을 수행할 수 있다.
S330 단계에서, 컨트롤러(200)는 스테이터스 커맨드를 불휘발성 메모리 장치(300)로 전송할 수 있다. 예시적으로, 컨트롤러(200)는 이레이즈 페이지 서치 동작
S340 단계에서, 불휘발성 메모리 장치(340)는 스테이터스 커맨드에 따라서 서치된 이레이즈 페이지의 어드레스를 컨트롤러(200)로 전송할 수 있다.
S350 단계에서, 컨트롤러(200)는 이레이즈 페이지 어드레스를 참조하여 후속 동작을 수행할 수 있다. 예를 들면, 갑작스런 전원 중단 상태로부터 정상 상태로 복귀된 경우, 컨트롤러(200)는 이레이즈 페이지 어드레스를 참조하여 불휘발성 메모리 장치(300)가 마지막으로 수행한 프로그램 동작에 대한 에러 핸들링 동작을 수행할 수 있다.
도 13은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 13을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 불휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 불휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 불휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 불휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 불휘발성 메모리 장치들(1231~123n)로 제공하거나, 불휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
버퍼 메모리 장치(1220)는 불휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 불휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 불휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
불휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 내부에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
도 14는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 14를 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 데이터 저장 장치(2200)를 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 데이터 저장 장치(2200)는 접속 터미널(2110)에 마운트(mount)될 수 있다.
데이터 저장 장치(2200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(2200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 데이터 저장 장치(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 13에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~2232)은 데이터 저장 장치(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 데이터 저장 장치(2200) 내부에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 데이터 저장 장치(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 데이터 저장 장치(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 데이터 저장 장치(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 데이터 저장 장치(2200)의 어느 한 변에 배치될 수 있다.
도 15는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 15를 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(3200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 불휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 13에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치(3230)로 전송될 수 있다.
불휘발성 메모리 장치(3230)는 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
도 16은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다. 도 16을 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 데이터 저장 장치(4200)를 포함할 수 있다. 데이터 저장 장치(4200)는 도 11의 데이터 저장 장치(100), 도 13의 SSD(1200), 도 14의 데이터 저장 장치(2200), 도 15의 데이터 저장 장치(3200)로 구성될 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 저장 장치
200 : 컨트롤러
300 : 불휘발성 메모리 장치

Claims (23)

  1. 서치 커맨드를 전송하는 컨트롤러; 및
    상기 서치 커맨드에 따라서 페이지들 중에서 이레이즈된 페이지를 서치하는 이레이즈 페이지 서치 동작을 수행하고, 이레이즈 페이지로 서치된 페이지의 어드레스를 상기 컨트롤러로 전송하는 불휘발성 메모리 장치를 포함하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 컨트롤러는 상기 서치 커맨드와 함께 어드레스를 전송하는 데이터 저장 장치.
  3. 제2항에 있어서,
    상기 불휘발성 메모리 장치는 상기 어드레스에 대응하는 페이지를 최초 서치 페이지로 선정하고, 상기 최초 서치 페이지에 대한 상기 이레이즈 페이지 서치 동작을 수행하고,
    상기 불휘발성 메모리 장치는 상기 최초 서치 페이지가 이레이즈 페이지가 아니라고 판단되면, 페이지 순서에 따라서 서치 페이지를 변경하고, 변경된 서치 페이지에 대한 상기 이레이즈 페이지 서치 동작을 수행하는 데이터 저장 장치.
  4. 제1항에 있어서,
    상기 불휘발성 메모리 장치는, 페이지 순서가 가장 빠른 페이지를 최초 서치 페이지로 선정하고, 상기 최초 서치 페이지에 대한 상기 이레이즈 페이지 서치 동작을 수행하는 데이터 저장 장치.
  5. 제4항에 있어서,
    상기 불휘발성 메모리 장치는, 상기 최초 서치 페이지가 이레이즈 페이지가 아니라고 판단되면, 페이지 순서에 따라서 서치 페이지를 변경하고, 변경된 서치 페이지에 대한 상기 이레이즈 페이지 서치 동작을 수행하는 데이터 저장 장치.
  6. 제1항에 있어서,
    상기 불휘발성 메모리 장치는, 상기 페이지들을 2개 이상의 그룹들로 나누고, 어느 하나의 그룹의 페이지들에 대한 상기 이레이즈 페이지 서치 동작을 우선적으로 수행하는 데이터 저장 장치.
  7. 제6항에 있어서,
    상기 불휘발성 메모리 장치는, 상기 어느 하나의 그룹 내에서 페이지 순서가 가장 빠른 페이지를 최초 서치 페이지로 선정하고, 상기 최초 서치 페이지에 대한 상기 이레이즈 페이지 서치 동작을 수행하는 데이터 저장 장치.
  8. 제7항에 있어서,
    상기 불휘발성 메모리 장치는, 상기 최초 서치 페이지가 이레이즈 페이지가 아니라고 판단되면, 상기 그룹 내의 페이지 순서에 따라서 서치 페이지를 변경하고, 변경된 서치 페이지에 대한 상기 이레이즈 페이지 서치 동작을 수행하는 데이터 저장 장치.
  9. 제1항에 있어서,
    상기 컨트롤러는 상기 이레이즈 페이지로 판정된 페이지의 어드레스를 전송하도록 스테이터스 커맨드를 더 전송하는 데이터 저장 장치.
  10. 서치 커맨드를 전송하는 컨트롤러; 및
    상기 서치 커맨드에 따라서 상기 이레이즈 페이지 서치 동작을 수행하는 불휘발성 메모리 장치를 포함하되,
    상기 불휘발성 메모리 장치는,
    상기 페이지들로 구성된 메모리 셀들을 포함하는 메모리 셀 영역;
    선택된 페이지에 서치 전압을 인가하고, 비선택된 페이지들에 패스 전압을 인가하는 전압 발생기;
    상기 선택된 페이지의 데이터를 센싱하는 데이터 읽기 블럭; 및
    상기 서치 커맨드에 따라서 페이지들 중에서 이레이즈된 페이지를 서치하는 이레이즈 페이지 서치 동작을 수행하고, 이레이즈 페이지로 서치된 페이지의 어드레스를 상기 컨트롤러로 전송하는 제어 로직을 포함하는 데이터 저장 장치.
  11. 제10항에 있어서,
    상기 제어 로직은, 상기 선택된 페이지의 이레이즈 셀의 개수가 기준 개수 이상인 경우, 상기 선택된 페이지를 이레이즈 페이지로 판정하는 데이터 저장 장치.
  12. 제10항에 있어서,
    상기 제어 로직은, 상기 선택된 페이지의 이레이즈 셀의 개수가 기준 개수 미만 인 경우, 비선택된 페이지들 중 어느 하나에 대해서 상기 이레이즈 페이지 서치 동작을 다시 수행하는 데이터 저장 장치.
  13. 제10항에 있어서,
    상기 서치 전압은 이레이즈 상태의 메모리 셀이 가질 수 있는 가장 높은 문턱 전압보다 높고, 상기 이레이즈 상태에 가장 인접한 프로그램 상태의 메모리 셀이 가질 수 있는 가장 낮은 문턱 전압보다 낮은 전압 레벨인 데이터 저장 장치.
  14. 제10항에 있어서,
    상기 패스 전압은 메모리 셀이 가질 수 있는 프로그램 상태들 중에서 문턱 전압 분포가 가장 높은 프로그램 상태의 문턱 전압보다 높은 전압 레벨인 데이터 저장 장치.
  15. 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법에 있어서:
    서치 커맨드를 상기 불휘발성 메모리 장치로 전송하고,
    상기 서치 커맨드에 따라서 상기 불휘발성 메모리 장치의 페이지들 중에서 이레이즈된 페이지를 서치하고, 그리고
    이레이즈 페이지로 서치된 페이지의 어드레스를 상기 컨트롤러로 전송하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  16. 제15항에 있어서,
    어드레스를 상기 불휘발성 메모리 장치로 전송하는 것을 더 포함하는 데이터 저장 장치의 동작 방법.
  17. 제16항에 있어서,
    상기 이레이즈된 페이지를 서치하는 것은,
    상기 어드레스에 대응하는 페이지를 최초 서치 페이지로 선정하고, 그리고
    상기 최초 서치 페이지가 이레이즈 상태인지 판단하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  18. 제17항에 있어서,
    상기 이레이즈된 페이지를 서치하는 것은,
    상기 최초 서치 페이지가 이레이즈 상태가 아니라고 판단되면, 페이지 순서에 따라서 서치 페이지를 변경하고, 그리고
    변경된 서치 페이지가 이레이즈 상태인지 판단하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  19. 제15항에 있어서,
    상기 이레이즈된 페이지를 서치하는 것은,
    상기 페이지들 중에서 페이지 순서가 가장 빠른 페이지를 최초 서치 페이지로 선정하고,
    상기 최초 서치 페이지가 이레이즈 상태인지 판단하고,
    상기 최초 서치 페이지가 이레이즈 상태가 아니라고 판단되면, 페이지 순서에 따라서 서치 페이지를 변경하고, 그리고
    변경된 서치 페이지가 이레이즈 상태인지 판단하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  20. 제15항에 있어서,
    상기 이레이즈된 페이지를 서치하는 것은,
    상기 페이지들을 제1 그룹과 제2 그룹으로 나누고, 그리고
    상기 제1 그룹의 페이지들이 이레이즈 상태인지 우선적으로 판단하고, 상기 제1 그룹의 페이지들이 이레이즈 상태가 아닌 경우 상기 제2 그룹의 페이지들이 이레이즈 상태인지는 판단하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  21. 제20항에 있어서,
    상기 이레이즈된 페이지를 서치하는 것은,
    상기 제1 그룹 내에서 페이지 순서가 가장 빠른 페이지를 최초 서치 페이지로 선정하고, 그리고
    상기 최초 서치 페이지가 이레이즈 상태인지 판단하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  22. 제21항에 있어서,
    상기 이레이즈된 페이지를 서치하는 것은,
    상기 최초 서치 페이지가 이레이즈 상태가 아니라고 판단되면, 상기 제1 그룹 내의 페이지 순서에 따라서 서치 페이지를 변경하고, 그리고
    변경된 서치 페이지가 이레이즈 상태인지 판단하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  23. 제15항에 있어서,
    상기 이레이즈 페이지로 서치된 페이지의 어드레스를 전송하도록 스테이터스 커맨드를 상기 불휘발성 메모리 장치로 전송하는 것을 더 포함하는 데이터 저장 장치의 동작 방법.
KR1020170081301A 2017-06-27 2017-06-27 데이터 저장 장치 및 그것의 동작 방법 KR20190001387A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170081301A KR20190001387A (ko) 2017-06-27 2017-06-27 데이터 저장 장치 및 그것의 동작 방법
US15/895,539 US10403376B2 (en) 2017-06-27 2018-02-13 Data storage device and operating method thereof
CN201810299568.6A CN109147854B (zh) 2017-06-27 2018-04-04 数据存储装置及其操作方法
US16/521,313 US10748626B2 (en) 2017-06-27 2019-07-24 Data storage device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170081301A KR20190001387A (ko) 2017-06-27 2017-06-27 데이터 저장 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20190001387A true KR20190001387A (ko) 2019-01-04

Family

ID=64692758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170081301A KR20190001387A (ko) 2017-06-27 2017-06-27 데이터 저장 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (2) US10403376B2 (ko)
KR (1) KR20190001387A (ko)
CN (1) CN109147854B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190001387A (ko) * 2017-06-27 2019-01-04 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US11004524B2 (en) * 2019-10-03 2021-05-11 Intel Corporation SSD having a parallelized, multi-level program voltage verification
CN111785317A (zh) * 2020-07-30 2020-10-16 上海华力集成电路制造有限公司 闪存卡耐久性测试中测试参数设置方法及系统
TWI761245B (zh) * 2021-07-02 2022-04-11 瑞昱半導體股份有限公司 可存取記憶卡之電子裝置
CN113986126B (zh) * 2021-10-26 2023-07-04 深圳忆联信息系统有限公司 基于固态硬盘的tcg数据删除方法、装置及计算机设备
TWI833579B (zh) * 2023-02-10 2024-02-21 旺宏電子股份有限公司 用於執行記憶體內搜尋的記憶裝置及其操作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7415646B1 (en) * 2004-09-22 2008-08-19 Spansion Llc Page—EXE erase algorithm for flash memory
US7551492B2 (en) * 2006-03-29 2009-06-23 Mosaid Technologies, Inc. Non-volatile semiconductor memory with page erase
US8122319B2 (en) * 2007-01-24 2012-02-21 Charles I. Peddle Page-based failure management for flash memory
US7729165B2 (en) * 2007-03-29 2010-06-01 Flashsilicon, Incorporation Self-adaptive and self-calibrated multiple-level non-volatile memories
US7949851B2 (en) * 2007-12-28 2011-05-24 Spansion Llc Translation management of logical block addresses and physical block addresses
US7969782B2 (en) * 2008-09-26 2011-06-28 Micron Technology, Inc. Determining memory page status
KR20100087806A (ko) 2009-01-29 2010-08-06 주식회사 하이닉스반도체 플래시 메모리 소자의 데이터 독출방법
US8493781B1 (en) * 2010-08-12 2013-07-23 Apple Inc. Interference mitigation using individual word line erasure operations
US8364888B2 (en) * 2011-02-03 2013-01-29 Stec, Inc. Erase-suspend system and method
US9116793B2 (en) * 2012-06-12 2015-08-25 International Business Machines Corporation Maintaining versions of data in solid state memory
TWI470431B (zh) * 2013-06-14 2015-01-21 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置
KR20150082904A (ko) * 2014-01-08 2015-07-16 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 메모리 시스템
KR20170026831A (ko) * 2015-08-28 2017-03-09 에스케이하이닉스 주식회사 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 그리고 데이터 저장 장치의 동작 방법.
US10108355B2 (en) * 2015-09-01 2018-10-23 Pure Storage, Inc. Erase block state detection
KR102435026B1 (ko) * 2015-12-15 2022-08-22 삼성전자주식회사 저장 장치의 동작 방법
US10282110B2 (en) * 2016-04-08 2019-05-07 SK Hynix Inc. Last written page indicator
KR102547642B1 (ko) * 2016-05-18 2023-06-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102593178B1 (ko) * 2016-08-19 2023-10-25 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR20190001387A (ko) * 2017-06-27 2019-01-04 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
US10748626B2 (en) 2020-08-18
US20190348136A1 (en) 2019-11-14
CN109147854A (zh) 2019-01-04
CN109147854B (zh) 2022-11-22
US10403376B2 (en) 2019-09-03
US20180374545A1 (en) 2018-12-27

Similar Documents

Publication Publication Date Title
CN107799149B (zh) 数据存储装置及其操作方法
KR102456118B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US10748626B2 (en) Data storage device and operating method thereof
KR102465321B1 (ko) 데이터 저장 장치
US8705276B2 (en) Semiconductor memory device, reading method thereof, and data storage device having the same
CN106486163B (zh) 非易失性存储器件、包括其的数据储存设备及其操作方法
US10902924B2 (en) Memory system varying pass voltage based on erase count of target memory block and operating method thereof
US9524791B1 (en) Data storage device and operating method thereof
US10902928B2 (en) Memory system, operation method thereof, and nonvolatile memory device
KR102592796B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180113230A (ko) 데이터 저장 장치 및 그것의 동작 방법
US9728264B2 (en) Nonvolatile memory device, operating method thereof, and data storage device including the same
KR102469174B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102375060B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170109344A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN112084118A (zh) 数据存储装置及其操作方法
US20230031193A1 (en) Memory system and operating method thereof
KR20190037659A (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 포함하는 데이터 저장 장치
KR20190006680A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10719270B2 (en) Raising usage rates of memory blocks with a free MSB page list