KR102547642B1 - 메모리 시스템 및 메모리 시스템의 동작방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작방법 Download PDF

Info

Publication number
KR102547642B1
KR102547642B1 KR1020160060782A KR20160060782A KR102547642B1 KR 102547642 B1 KR102547642 B1 KR 102547642B1 KR 1020160060782 A KR1020160060782 A KR 1020160060782A KR 20160060782 A KR20160060782 A KR 20160060782A KR 102547642 B1 KR102547642 B1 KR 102547642B1
Authority
KR
South Korea
Prior art keywords
page
pages
block
memory
program
Prior art date
Application number
KR1020160060782A
Other languages
English (en)
Other versions
KR20170130657A (ko
Inventor
이종민
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160060782A priority Critical patent/KR102547642B1/ko
Priority to US15/407,027 priority patent/US10020061B2/en
Publication of KR20170130657A publication Critical patent/KR20170130657A/ko
Application granted granted Critical
Publication of KR102547642B1 publication Critical patent/KR102547642B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on

Abstract

본 기술은 서든 파워 오프(sudden power off : SPO) 이후 복구 동작을 지원하는 메모리 시스템 및 메모리 시스템의 동작방법에 관한 것으로서, 다수의 페이지를 각각 포함하는 다수의 블록을 포함하는 메모리 장치, 및 스캔 모드에서 다수의 블록 중 오픈(open) 블록에 포함된 다수의 페이지 중 일부 페이지들을 비순차적으로 선택하여 프로그램(program)/소거(erase) 상태를 확인한 뒤, 확인결과를 기준으로 오픈 블록에 포함된 다수의 페이지 중 프로그램/소거 상태의 경계가 되는 소거 상태 페이지를 검색하는 컨트롤러를 포함한다.

Description

메모리 시스템 및 메모리 시스템의 동작방법{MEMORY SYSTEM AND OPERATING METHOD FOR THE SAME}
본 발명은 반도체 설계 기술에 관한 것으로서, 구체적으로 서든 파워 오프(sudden power off : SPO) 이후 복구 동작을 지원하는 메모리 시스템 및 메모리 시스템의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시예는 서든 파워 오프(sudden power off : SPO) 이후 오픈(open) 메모리 블록에서 최소한의 확인 동작을 통해 소거(erase) 페이지를 검색할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법을 제공한다.
본 발명의 실시예에 따른 메모리 시스템은, 다수의 페이지를 각각 포함하는 다수의 블록을 포함하는 메모리 장치; 및 스캔 모드에서 상기 다수의 블록 중 오픈(open) 블록에 포함된 다수의 페이지 중 일부 페이지들을 비순차적으로 선택하여 프로그램(program)/소거(erase) 상태를 확인한 뒤, 확인결과를 기준으로 상기 오픈 블록에 포함된 다수의 페이지 중 프로그램/소거 상태의 경계가 되는 소거 상태 페이지를 검색하는 컨트롤러를 포함할 수 있다.
또한, 상기 컨트롤러는, 상기 오픈 블록에 포함된 다수의 페이지 중 시작 페이지와 끝 페이지 사이에서, 바이너리 서치(binary search) 방식을 통해 비순차적으로 페이지들을 선택하고, 선택된 페이지들의 상태를 각각 확인할 수 있다.
또한, 상기 컨트롤러는, 상기 바이너리 서치 방식을 통해 설정된 개수의 페이지 간격 이내에서 연속으로 선택된 두 개의 페이지 중 앞서 선택된 페이지와 뒤서 선택된 페이지가 서로 반대 상태이고 물리적으로 서로 연속된 페이지인 경우, 상기 앞서 선택된 페이지와 상기 뒤서 선택된 페이지 중 소거 상태인 페이지를 상기 오픈 블록에서 프로그램/소거 상태의 경계가 되는 소거 상태 페이지로서 선택할 수 있다.
또한, 상기 컨트롤러는, 상기 앞서 선택된 페이지와 상기 뒤서 선택된 페이지가 서로 반대 상태이고 물리적으로 서로 연속되지 않은 페이지인 경우, 상기 앞서 선택된 페이지와 상기 뒤서 선택된 페이지 사이에 포함된 페이지들을 리니어 서치(linear search) 방식을 통해 순차적으로 선택하고, 선택된 페이지들의 상태를 각각 확인할 수 있다.
또한, 상기 컨트롤러는, 검색범위에 포함된 전체 페이지를 1/N로 분할한 K개 페이지 간격마다 한 개의 페이지씩 선택하여 그 상태를 확인하고, 확인결과에 따라 K-1개의 페이지를 포함하도록 상기 검색범위를 다시 설정하는 범위설정동작을 K-1의 개수가 설정된 개수보다 작아질 때까지 반복하며, 초기에 상기 오픈 블록에 포함된 다수의 페이지 전체를 상기 검색범위로 설정할 수 있다.
또한, 상기 범위설정동작은, 상기 검색범위에 포함된 전체 페이지를 1/N로 분할한 K개 페이지 간격마다 한 개의 페이지씩 선택하여 선택된 페이지들 각각의 프로그램/소거 상태를 확인하되, 서로 반대 상태인 두 개의 페이지 사이에 포함된 K-1개 페이지들을 상기 검색범위로 다시 설정할 수 있다.
또한, 상기 컨트롤러는, 상기 범위설정동작을 통해 K-1의 개수가 설정된 개수보다 작아진 뒤, 상기 검색범위에 포함된 K-1개의 페이지를 리니어 서치(linear search) 방식을 통해 순차적으로 선택하고, 선택된 페이지들의 상태를 각각 확인할 수 있다.
또한, 상기 컨트롤러는, 상기 범위설정동작을 통해 K-1의 개수가 설정된 개수보다 작아진 뒤, 상기 검색범위에 포함된 K-1개의 페이지를 바이너리 서치(binary search) 방식을 통해 비순차적으로 선택하고, 선택된 페이지들의 상태를 각각 확인할 수 있다.
또한, 상기 컨트롤러는, 상기 오픈 블록에 포함된 다수의 페이지 중 시작 페이지부터 M개의 페이지 간격마다 한 개의 페이지씩 순차적으로 선택하여 그 상태를 확인하되, 연속으로 선택된 두 개의 페이지 중 앞서 선택된 페이지의 상태와 뒤서 선택된 페이지의 상태가 서로 반대일 때, 상기 앞서 선택된 페이지와 상기 뒤서 선택된 페이지 사이에 포함된 페이지들을 리니어 서치(linear search) 방식으로 선택하고, 선택된 페이지의 상태를 각각 확인할 수 있다.
또한, 상기 컨트롤러는, 상기 다수의 블록에 대한 프로그램 동작 중 서든 파워 오프(sudden power off)가 발생한 후, 파워 온 되면 상기 스캔 모드에 진입할 수 있다.
본 발명의 또 다른 실시예에 따른 메모리 시스템의 동작방법은, 다수의 페이지를 각각 포함하는 다수의 블록을 포함하는 메모리 장치를 포함하는 메모리 시스템의 동작방법에 있어서, 스캔 모드에 진입하는 것에 응답하여 상기 다수의 블록을 클로즈(close) 블록과 오픈(open) 블록 및 프리(free) 블록으로 구분하는 단계; 및 상기 구분하는 단계이후 상기 오픈 블록에 포함된 다수의 페이지 중 일부 페이지들을 비순차적으로 선택하여 프로그램(program)/소거(erase) 상태를 확인한 뒤, 확인결과를 기준으로 상기 오픈 블록에 포함된 다수의 페이지 중 프로그램/소거 상태의 경계가 되는 소거 상태 페이지를 검색하는 단계를 포함할 수 있다.
또한, 상기 검색하는 단계는, 상기 오픈 블록에 포함된 다수의 페이지 중 시작 페이지와 끝 페이지 사이에서, 바이너리 서치(binary search) 방식을 통해 비순차적으로 페이지들을 선택하는 선택단계; 및 상기 선택단계에서 선택된 페이지들의 상태를 각각 확인하는 단계를 포함할 수 있다.
또한, 상기 선택단계는, 상기 바이너리 서치 방식을 통해 설정된 개수의 페이지 간격 이내에서 연속으로 선택된 두 개의 페이지 중 앞서 선택된 페이지와 뒤서 선택된 페이지가 서로 반대 상태이고 물리적으로 서로 연속된 페이지인 경우, 상기 앞서 선택된 페이지와 상기 뒤서 선택된 페이지 중 소거 상태인 페이지를 상기 오픈 블록에서 프로그램/소거 상태의 경계가 되는 소거 상태 페이지로서 선택하는 단계를 포함할 수 있다.
또한, 상기 선택단계는, 상기 앞서 선택된 페이지와 상기 뒤서 선택된 페이지가 서로 반대 상태이고 물리적으로 서로 연속되지 않은 페이지인 경우, 상기 앞서 선택된 페이지와 상기 뒤서 선택된 페이지 사이에 포함된 페이지들을 리니어 서치(linear search) 방식을 통해 순차적으로 선택하는 단계를 더 포함할 수 있다.
또한, 상기 검색하는 단계는, 검색범위에 포함된 전체 페이지를 1/N로 분할한 K개 페이지 간격마다 한 개의 페이지씩 선택하여 그 상태를 확인하고, 확인결과에 따라 K-1개의 페이지를 포함하도록 상기 검색범위를 다시 설정하는 범위설정단계; 및 초기에 상기 오픈 블록에 포함된 다수의 페이지 전체를 상기 검색범위로 설정한 뒤, K-1개의 개수가 설정된 개수보다 작아질 때까지 상기 범위설정단계를 반복하는 단계를 포함할 수 있다.
또한, 상기 범위설정단계는, 상기 검색범위에 포함된 전체 페이지를 1/N로 분할한 K개 페이지 간격마다 한 개의 페이지씩 선택하여 선택된 페이지들 각각의 프로그램/소거 상태를 확인하는 단계; 및 상기 확인하는 단계에서 서로 반대 상태로 확인된 두 개의 페이지 사이에 포함된 K-1개 페이지들을 상기 검색범위로 다시 설정하는 단계를 포함할 수 있다.
또한, 상기 검색하는 단계는, 상기 반복하는 단계를 통해 K-1의 개수가 설정된 개수보다 작아진 뒤, 상기 검색범위에 포함된 K-1개의 페이지를 리니어 서치(linear search) 방식을 통해 순차적으로 선택하고, 선택된 페이지들의 상태를 각각 확인하는 단계를 더 포함할 수 있다.
또한, 상기 검색하는 단계는, 상기 반복하는 단계를 통해 K의 개수가 설정된 개수보다 작아진 뒤, 상기 검색범위에 포함된 K-1개의 페이지를 바이너리 서치(binary search) 방식을 통해 비순차적으로 선택하고, 선택된 페이지들의 상태를 각각 확인하는 단계를 더 포함할 수 있다.
또한, 상기 검색하는 단계는, 상기 오픈 블록에 포함된 다수의 페이지 중 시작 페이지부터 M개의 페이지 간격마다 한 개의 페이지씩 순차적으로 선택하는 제1 선택단계; 상기 제1 선택단계에서 연속으로 선택된 두 개의 페이지 중 앞서 선택된 페이지의 상태와 뒤서 선택된 페이지의 상태가 서로 반대일 때, 상기 앞서 선택된 페이지와 상기 뒤서 선택된 페이지 사이에 포함된 페이지들을 리니어 서치(linear search) 방식으로 선택하는 제2 선택단계; 및 상기 제2 선택단계에서 선택된 페이지들의 상태를 각각 확인하는 단계를 포함할 수 있다.
또한, 상기 다수의 블록에 대한 프로그램 동작 중 서든 파워 오프(sudden power off)가 발생한 후, 파워 온 되면 상기 스캔 모드에 진입하는 단계를 더 포함할 수 있다.
본 기술은 서든 파워 오프(sudden power off : SPO) 이후 오픈(open) 메모리 블록에 포함된 다수의 페이지 중 비순차적으로 선택되는 일부 페이지들의 상태만을 확인하는 동작을 통해 소거(erase) 페이지를 검색하기 때문에, 확인 대상이 되는 페이지의 개수를 최소화한 상태에서도 소거(erase) 페이지를 검색할 수 있는 효과가 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면.
도 4 내지 도 11은 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면.
도 12는 본 발명의 실시예에 따른 메모리 시스템의 동작을 설명하기 위해 도시한 블록 다이어그램.
도 13a 내지 도 13f는 도 12에 도시된 본 발명의 실시예에 따른 메모리 시스템에 포함된 컨트롤러에서 수행되는 스캔 동작을 설명하기 위해 도시한 도면.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 예컨대, 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 획기적으로 개선될 수 있다.
컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어, PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB (Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 그리고, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3D 입체 스택(stack) 구조가 될 수 있다. 여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3D 입체 스택 구조에 대해서는, 이하 도 2 내지 도 11을 참조하여 보다 구체적으로 설명할 예정임으로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다.
그리고, 메모리 시스템(110)의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 낸드 플래시 컨트롤러(NFC: NAND Flash Controller)(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(134)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터에 대하여 에러 정정 디코딩을 수행한 후, 에러 정정 디코딩의 성공 여부를 판단하고 판단 결과에 따라 지시 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패(fail) 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) code, BCH(Bose, Chaudhri, Hocquenghem) code, turbo code, 리드-솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 시스템 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, NFC(142)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리 인터페이스로서, 메모리 장치(150)이 플래시 메모리, 특히 일 예로 메모리 장치(150)이 낸드 플래시 메모리일 경우에, 프로세서(134)의 제어에 따라 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼, 리드 버퍼, 맵(map) 버퍼 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하며, 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 라이트 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
그리고, 프로세서(134)에는, 메모리 장치(150)의 배드 관리(bad management), 예컨대 배드 블록 관리(bad block management)를 수행하기 위한 관리 유닛(도시하지 않음)이 포함되며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들에서 배드 블록(bad block)을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리, 다시 말해 배드 블록 관리는, 메모리 장치(150)가 플래쉬 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)이 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가 3D 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리할 경우, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다. 그러면 이하에서는, 도 2 내지 도 11을 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4 내지 도 11은 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(Block0)(210), 블록1(Block1)(220), 블록2(Block2)(230), 및 블록N-1(BlockN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 이상)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가질 수, 다시 말해 고집적화 할 수 있다. 여기서, 하나의 메모리 셀에 3 비트 데이터를 저정할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록을, 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록으로 구분할 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 라이트 동작을 통해 호스트 장치로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)로 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)에서 메모리 장치(300)의 메모리 블록(330)은, 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는, 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트의 데이터 정보를 저장하는 멀티 레벨 셀(MLC: Multi-Level Cell)로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은 낸드 플래시 메모리 셀로 구성된 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(300)의 메모리 블록(330)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 및 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다. 반도체 장치의 동작 특성은 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
그리고, 메모리 장치(300)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(300)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다. 그러면 여기서, 도 4 내지 도 11을 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 4를 참조하면, 메모리 장치(150)는, 전술한 바와 같이, 복수의 메모리 블록들(BLK 1 to BLKh)을 포함할 수 있다. 여기서, 도 4는, 도 3에 도시한 메모리 장치의 메모리 블록을 보여주는 블록도로서, 각 메모리 블록(BLK)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각 메모리 블록(BLK)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함할 수 있다.
각 메모리 블록(BLK)은 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있다. 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 각 낸드 스트링(NS)은 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있다. 즉, 각 메모리 블록은 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있다.
그리고, 도 5 및 도 6을 참조하면, 메모리 장치(150)의 복수의 메모리 블록들에서 임의의 메모리 블록(BLKi)은, 제1방향 내지 제3방향들을 따라 신장된 구조물들을 포함할 수 있다. 여기서, 도 5는, 본 발명의 실시 예에 따른 메모리 장치가 제1구조의 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이며, 도 4의 복수의 메모리 블록에서 제1구조로 구현된 임의의 메모리 블록(BLKi)을 도시한 사시도이고, 도 6은, 도 5의 메모리 블록(BLKi)을 임의의 제1선(I-I')에 따른 단면도이다.
우선, 기판(5111)이 제공될 수 있다. 예컨대, 기판(5111)은 제1타입 불순물로 도핑된 실리콘 물질을 포함할 수 있다. 예를 들면, 기판(5111)은 p-타입 불순물로 도핑된 실리콘 물질을 포함하거나, p-타입 웰(예를 들면, 포켓 p-웰)일 수 있고, p-타입 웰을 둘러싸는 n-타입 웰을 더 포함할 수 있다. 이하에서는 설명의 편의를 위해, 기판(5111)은 p-타입 실리콘인 것으로 가정하지만, 기판(5111)은 p-타입 실리콘으로 한정되지 않는다.
그리고, 기판(5111) 상에, 제1방향을 따라 신장된 복수의 도핑 영역들(5311,5312,5313,5314)이 제공될 수 있다. 예를 들면, 복수의 도핑 영역들((5311,5312,5313,5314)은 기판(1111)과 상이한 제2타입을 가질 수 있다. 예를 들면, 복수의 도핑 영역들(5311,5312,5313,5314)은 n-타입을 가질 수 있다. 이하에서는 설명의 편의를 위해, 제1도핑 영역 내지 제4도핑 영역들(5311,5312,5313,5314)은, n-타입인 것으로 가정하지만, 제1도핑 영역 내지 제4도핑 영역들(5311,5312,5313,5314)은 n-타입인 것으로 한정되지 않는다.
제1도핑 영역 및 제2도핑 영역들(5311,5312) 사이에 대응하는 기판(5111) 상의 영역에서, 제1방향을 따라 신장되는 복수의 절연 물질들(5112)이 제2방향을 따라 순차적으로 제공될 수 있다. 예를 들면, 복수의 절연 물질들(5112) 및 기판(5111)은 제2방향을 따라 미리 설정된 거리만큼 이격되어 제공될 수 있다. 예를 들면, 복수의 절연 물질들(5112)은 각각 제2방향을 따라 미리 설정된 거리만큼 이격되어 제공될 수 있다. 예컨대, 절연 물질들(5112)은 실리콘 산화물(Silicon Oxide)과 같은 절연 물질을 포함할 수 있다.
제1도핑 영역 및 제2도핑 영역들(5311,5312) 사이에 대응하는 기판(5111) 상의 영역에서, 제1방향을 따라 순차적으로 배치되며 제2방향을 따라 절연 물질들(5112)을 관통하는 복수의 필라들(5113)이 제공될 수 있다. 예컨대, 복수의 필라들(5113) 각각은 절연 물질들(5112)을 관통하여 기판(5111)과 연결될 수 있다. 예컨대, 각 필라(5113)는 복수의 물질들로 구성될 수 있다. 예를 들면, 각 필라(1113)의 표면층(1114)은 제1타입으로 도핑된 실리콘 물질을 포함할 수 있다. 예를 들면, 각 필라(5113)의 표면층(5114)은 기판(5111)과 동일한 타입으로 도핑된 실리콘 물질을 포함할 수 있다. 이하에서는 설명의 편의를 위해, 각 필라(5113)의 표면층(5114)은 p-타입 실리콘을 포함하는 것으로 가정하지만, 각 필라(5113)의 표면층(5114)은 p-타입 실리콘을 포함하는 것으로 한정되지 않는다.
각 필라(5113)의 내부층(5115)은 절연 물질로 구성될 수 있다. 예를 들면, 각 필라(5113)의 내부층(5115)은 실리콘 산화물(Silicon Oxide)과 같은 절연 물질로 충진될 수 있다.
제1도핑 영역 및 제2도핑 영역들(5311,5312) 사이의 영역에서, 절연 물질들(5112), 필라들(5113), 그리고 기판(5111)의 노출된 표면을 따라 절연막(5116)이 제공될 수 있다. 예컨대, 절연막(5116)의 두께는 절연 물질들(5112) 사이의 거리의 1/2 보다 작을 수 있다. 즉, 절연 물질들(5112) 중 제1절연 물질의 하부 면에 제공된 절연막(5116), 그리고, 제1절연 물질 하부의 제2절연 물질의 상부 면에 제공된 절연막(5116) 사이에, 절연 물질들(5112) 및 절연막(5116) 이외의 물질이 배치될 수 있는 영역이 제공될 수 있다.
제1도핑 영역 및 제2도핑 영역들(5311,5312) 사이의 영역에서, 절연막(5116)의 노출된 표면 상에 도전 물질들(5211,5221,5231,5241,5251,5261,5271,5281,5291)이 제공될 수 있다. 예를 들면, 기판(5111)에 인접한 절연 물질(5112) 및 기판(5111) 사이에 제1방향을 따라 신장되는 도전 물질(5211)이 제공될 수 있다. 특히, 기판(5111)에 인접한 절연 물질(5112)의 하부 면의 절연막(5116) 및 기판(5111) 사이에, 제1방향으로 신장되는 도전 물질(5211)이 제공될 수 있다.
절연 물질들(5112) 중 특정 절연 물질 상부 면의 절연막(5116) 및 특정 절연 물질 상부에 배치된 절연 물질의 하부 면의 절연막(5116) 사이에, 제1방향을 따라 신장되는 도전 물질이 제공될 수 있다. 예컨대, 절연 물질들(5112) 사이에, 제1방향으로 신장되는 복수의 도전 물질들(5221,5231,5241,5251,5261,5271,5281)이 제공될 수 있다. 또한, 절연 물질들(5112) 상의 영역에 제1방향을 따라 신장되는 도전 물질(5291)이 제공될 수 있다. 예컨대, 제1방향으로 신장된 도전 물질들(5211,5221,5231,5241,5251,5261,5271,5281,5291)은 금속 물질일 수 있다. 예컨대, 제1방향으로 신장된 도전 물질들(5211,5221,5231,5241,5251,5261,5271,5281,5291)은 폴리 실리콘 등과 같은 도전 물질일 수 있다.
제2도핑 영역 및 제3도핑 영역들(5312,5313) 사이의 영역에서, 제1도핑 영역 및 제2도핑 영역들(5311,5312) 상의 구조물과 동일한 구조물이 제공될 수 있다. 예컨대, 제2도핑 영역 및 제3도핑 영역들(5312,5313) 사이의 영역에서, 제1방향으로 신장되는 복수의 절연 물질들(5112), 제1방향을 따라 순차적으로 배치되며 제3방향을 따라 복수의 절연 물질들(5112)을 관통하는 복수의 필라들(5113), 복수의 절연 물질들(5112) 및 복수의 필라들(5113)의 노출된 표면에 제공되는 절연막(5116), 그리고, 제1방향을 따라 신장되는 복수의 도전 물질들(5212,5222,5232,5242,5252,5262,5272,5282,5292)이 제공될 수 있다.
제3도핑 영역 및 제4도핑 영역들(5313,5314) 사이의 영역에서, 제1도핑 영역 및 제2도핑 영역들(5311,5312) 상의 구조물과 동일한 구조물이 제공될 수 있다. 예컨대, 제3도핑 영역 및 제4도핑 영역들(5312,5313) 사이의 영역에서, 제1방향으로 신장되는 복수의 절연 물질들(5112), 제1방향을 따라 순차적으로 배치되며 제3방향을 따라 복수의 절연 물질들(5112)을 관통하는 복수의 필라들(5113), 복수의 절연 물질들(5112) 및 복수의 필라들(5113)의 노출된 표면에 제공되는 절연막(5116), 그리고 제1방향을 따라 신장되는 복수의 도전 물질들(5213,5223,5243,5253,5263,5273,5283,5293)이 제공될 수 있다.
복수의 필라들(5113) 상에 드레인들(5320)이 각각 제공될 수 있다. 예컨대, 드레인들(5320)은 제2타입으로 도핑된 실리콘 물질들일 수 있다. 예를 들면, 드레인들(5320)은 n-타입으로 도핑된 실리콘 물질들일 수 있다. 이하에서는 설명의 편의를 위해, 드레인들(5320)는 n-타입 실리콘을 포함하는 것으로 가정하지만, 드레인들(5320)은 n-타입 실리콘을 포함하는 것으로 한정되지 않는다. 예컨대, 각 드레인(5320)의 폭은 대응하는 필라(5113)의 폭 보다 클 수 있다. 예를 들면, 각 드레인(5320)은 대응하는 필라(5113)의 상부면에 패드 형태로 제공될 수 있다.
드레인들(5320) 상에, 제3방향으로 신장된 도전 물질들(5331,5332,5333)이 제공될 수 있다. 도전 물질들(5331,5332,5333)은 제1방향을 따라 순차적으로 배치될 수 있다. 도전 물질들(5331,5332,5333) 각각은 대응하는 영역의 드레인들(5320)과 연결될 수 있다. 예컨대, 드레인들(5320) 및 제3방향으로 신장된 도전 물질(5333)은 각각 콘택 플러그들(contact plug)을 통해 연결될 수 있다. 예컨대, 제3방향으로 신장된 도전 물질들(5331,5332,5333)은 금속 물질일 수 있다. 예컨대, 제3방향으로 신장된 도전 물질들(5331,5332,53333)은 폴리 실리콘 등과 같은 도전 물질일 수 있다.
도 5 및 도 6에서, 각 필라(5113)는 절연막(5116)의 인접한 영역 및 제1방향을 따라 신장되는 복수의 도체라인들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293) 중 인접한 영역과 함께 스트링을 형성할 수 있다. 예를 들면, 각 필라(5113)는 절연막(5116)의 인접한 영역 및 제1방향을 따라 신장되는 복수의 도체라인들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293) 중 인접한 영역과 함께 낸드 스트링(NS)을 형성할 수 있다. 낸드 스트링(NS)은 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
그리고, 도 7을 참조하면, 도 6에 도시한 트랜지스터 구조(TS)에서의 절연막(5116)은, 제1서브 절연막 내지 제3서브 절연막들(5117,5118,5119)을 포함할 수 있다. 여기서, 도 7은, 도 6의 트랜지스터 구조(TS)를 보여주는 단면도이다.
필라(5113)의 p-타입 실리콘(5114)은 바디(body)로 동작할 수 있다. 필라(5113)에 인접한 제1서브 절연막(5117)은 터널링 절연막으로 동작할 수 있으며, 열산화막을 포함할 수 있다.
제2서브 절연막(5118)은 전하 저장막으로 동작할 수 있다. 예를 들면, 제2서브 절연막(5118)은 전하 포획층으로 동작할 수 있으며, 질화막 또는 금속 산화막(예컨대, 알루미늄 산화막, 하프늄 산화막 등)을 포함할 수 있다.
도전 물질(5233)에 인접한 제3 서브 절연막(5119)은 블로킹 절연막으로 동작할 수 있다. 예를 들면, 제1방향으로 신장된 도전 물질(5233)과 인접한 제3서브 절연막(5119)은 단일층 또는 다층으로 형성될 수 있다. 제3서브 절연막(5119)은 제1서브 절연막 및 제2서브 절연막들(5117,5118)보다 높은 유전상수를 갖는 고유전막(예컨대, 알루미늄 산화막, 하프늄 산화막 등)일 수 있다.
도전 물질(5233)은 게이트(또는 제어 게이트)로 동작할 수 있다. 즉, 게이트(또는 제어 게이트(5233)), 블로킹 절연막(5119), 전하 저장막(5118), 터널링 절연막(5117), 및 바디(5114)는, 트랜지스터(또는 메모리 셀 트랜지스터 구조)를 형성할 수 있다. 예컨대, 제1서브 절연막 내지 제3서브 절연막들(5117,5118,5119)은 ONO(oxide-nitride-oxide)를 구성할 수 있다. 이하에서는 설명의 편의를 위해, 필라(5113)의 p-타입 실리콘(5114)을 제2방향의 바디라 칭하기로 한다.
메모리 블록(BLKi)은 복수의 필라들(5113)을 포함할 수 있다. 즉, 메모리 블록(BLKi)은 복수의 낸드 스트링들(NS)을 포함할 수 있다. 보다 구체적으로 설명하면, 메모리 블록(BLKi)은 제2방향(또는 기판과 수직한 방향)으로 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있다.
각 낸드 스트링(NS)은 제2방향을 따라 배치되는 복수의 트랜지스터 구조들(TS)을 포함할 수 있다. 각 낸드 스트링(NS)의 복수의 트랜지스터 구조들(TS) 중 적어도 하나는 스트링 선택 트랜지스터(SST)로 동작할 수 있다. 각 낸드 스트링(NS)의 복수의 트랜지스터 구조들(TS) 중 적어도 하나는 접지 선택 트랜지스터(GST)로 동작할 수 있다.
게이트들(또는 제어 게이트들)은 제1방향으로 신장된 도전 물질들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)에 대응할 수 있다. 즉, 게이트들(또는 제어 게이트들)은 제1방향으로 신장되어 워드라인들, 그리고 적어도 두 개의 선택라인들(예를 들면, 적어도 하나의 스트링 선택라인(SSL) 및 적어도 하나의 접지 선택라인(GSL))을 형성할 수 있다.
제3방향으로 신장된 도전 물질들(5331,5332,5333)은 낸드 스트링들(NS)의 일단에 연결될 수 있다. 예컨대, 제3방향으로 신장된 도전 물질들(5331,5332,5333)은 비트라인들(BL)로 동작할 수 있다. 즉, 하나의 메모리 블록(BLKi)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결될 수 있다.
제1방향으로 신장된 제2타입 도핑 영역들(5311,5312,5313,5314)이 낸드 스트링들(NS)의 타단에 제공될 수 있다. 제1방향으로 신장된 제2타입 도핑 영역들(5311,5312,5313,5314)은 공통 소스라인들(CSL)로 동작할 수 있다.
즉, 메모리 블록(BLKi)은 기판(5111)에 수직한 방향(제2방향)으로 신장된 복수의 낸드 스트링들(NS)을 포함하며, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되는 낸드 플래시 메모리 블록(예를 들면, 전하 포획형)으로 동작할 수 있다.
도 5 내지 도 7에서는, 제1방향으로 신장되는 도체라인들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)이 9개의 층에 제공되는 것으로 설명하였지만, 제1방향으로 신장되는 도체라인들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)이 9개의 층에 제공되는 것으로 한정되지 않는다. 예를 들면, 제1방향으로 신장되는 도체라인들은 8개의 층, 16개의 층, 또는 복수의 층에 제공될 수 있다. 즉, 하나의 낸드 스트링(NS)에서, 트랜지스터는 8개, 16개, 또는 복수 개일 수 있다.
전술한 도 5 내지 도 7에서는, 하나의 비트라인(BL)에 3 개의 낸드 스트링들(NS)이 연결되는 것으로 설명하였으나, 하나의 비트라인(BL)에 3개의 낸드 스트링들(NS)이 연결되는 것으로 한정되지 않는다. 예컨대, 메모리 블록(BLKi)에서, 하나의 비트라인(BL)에 m 개의 낸드 스트링들(NS)이 연결될 수 있다. 이때, 하나의 비트라인(BL)에 연결되는 낸드 스트링들(NS)의 수만큼, 제1방향으로 신장되는 도전 물질들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)의 수 및 공통 소스라인들(5311,5312,5313,5314)의 수 또한 조절될 수 있다.
또한, 도 5 내지 도 7에서는, 제1방향으로 신장된 하나의 도전 물질에 3 개의 낸드 스트링들(NS)이 연결되는 것으로 설명하였으나, 제1방향으로 신장된 하나의 도전 물질에 3 개의 낸드 스트링들(NS)이 연결되는 것으로 한정되지 않는다. 예를 들면, 제1방향으로 신장된 하나의 도전 물질에, n 개의 낸드 스트링들(NS)이 연결될 수 있다. 이때, 제1방향으로 신장된 하나의 도전 물질에 연결되는 낸드 스트링들(NS)의 수만큼, 비트라인들(5331,5332,5333)의 수 또한 조절될 수 있다.
도 8을 참조하면, 메모리 장치(150)의 복수의 블록들에서 제1구조로 구현된 임의의 블록(BLKi)에는, 제1비트라인(BL1) 및 공통 소스라인(CSL) 사이에 낸드 스트링들(NS11 to NS31)이 제공될 수 있다. 여기서, 도 8은, 도 5 내지 도 7에서 설명한 제1구조로 구현된 메모리 블록(BLKi)의 등가 회로를 도시한 회로도이다. 그리고, 제1비트라인(BL1)은 제3방향으로 신장된 도전 물질(5331)에 대응할 수 있다. 제2비트라인(BL2) 및 공통 소스라인(CSL) 사이에 낸드 스트링들(NS12, NS22, NS32)이 제공될 수 있다. 제2비트라인(BL2)은 제3방향으로 신장된 도전 물질(5332)에 대응할 수 있다. 제3비트라인(BL3) 및 공통 소스라인(CSL) 사이에, 낸드 스트링들(NS13, NS23, NS33)이 제공될 수 있다. 제3비트라인(BL3)은 제3방향으로 신장된 도전 물질(5333)에 대응할 수 있다.
각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는 대응하는 비트라인(BL)과 연결될 수 있다. 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는 공통 소스라인(CSL)과 연결될 수 있다. 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공될 수 있다.
이하에서는 설명의 편의를 위해, 행(row) 및 열(column)) 단위로 낸드 스트링들(NS)을 정의할 수 있으며, 하나의 비트라인에 공통으로 연결된 낸드 스트링들(NS)은 하나의 열을 형성할 수 있음을, 일 예로 하여 설명하기로 한다. 예를 들면, 제1비트라인(BL1)에 연결된 낸드 스트링들(NS11 내지 NS31)은 제1열에 대응할 수 있고, 제2비트라인(BL2)에 연결된 낸드 스트링들(NS12 내지 NS32)은 제2열에 대응할 수 있으며, 제3비트라인(BL3)에 연결된 낸드 스트링들(NS13 내지 NS33)은 제3열에 대응할 수 있다. 하나의 스트링 선택라인(SSL)에 연결되는 낸드 스트링들(NS)은 하나의 행을 형성할 수 있다. 예를 들면, 제1스트링 선택라인(SSL1)에 연결된 낸드 스트링들(NS11 내지 NS13)은 제1행을 형성할 수 있고, 제2스트링 선택라인(SSL2)에 연결된 낸드 스트링들(NS21 내지 NS23)은 제2행을 형성할 수 있으며, 제3스트링 선택라인(SSL3)에 연결된 낸드 스트링들(NS31 내지 NS33)은 제3행을 형성할 수 있다.
또한, 각 낸드 스트링(NS)에서, 높이가 정의될 수 있다. 예컨대, 각 낸드 스트링(NS)에서, 접지 선택 트랜지스터(GST)에 인접한 메모리 셀(MC1)의 높이는 1이다. 각 낸드 스트링(NS)에서, 스트링 선택 트랜지스터(SST)에 인접할수록 메모리 셀의 높이는 증가할 수 있다. 각 낸드 스트링(NS)에서, 스트링 선택 트랜지스터(SST)에 인접한 메모리 셀(MC7)의 높이는 7이다.
그리고, 동일한 행의 낸드 스트링들(NS)의 스트링 선택 트랜지스터들(SST)은 스트링 선택라인(SSL)을 공유할 수 있다. 상이한 행의 낸드 스트링들(NS)의 스트링 선택 트랜지스터들(SST)은 상이한 스트링 선택라인들(SSL1, SSL2, SSL3)에 각각 연결될 수 있다.
아울러, 동일한 행의 낸드 스트링들(NS)의 동일한 높이의 메모리 셀들은 워드라인(WL)을 공유할 수 있다. 즉, 동일한 높이에서, 상이한 행의 낸드 스트링들(NS)의 메모리 셀들(MC)에 연결된 워드라인들(WL)은 공통으로 연결될 수 있다. 동일한 행의 낸드 스트링들(NS)의 동일한 높이의 더미 메모리 셀들(DMC)은 더미 워드라인(DWL)을 공유할 수 있다. 즉, 동일한 높이에서, 상이한 행의 낸드 스트링들(NS)의 더미 메모리 셀들(DMC)에 연결된 더미 워드라인들(DWL)은 공통으로 연결될 수 있다.
예컨대, 워드라인들(WL) 또는 더미 워드라인들(DWL)은 제1방향으로 신장되는 도전 물질들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)이 제공되는 층에서 공통으로 연결될 수 있다. 예컨대, 제1방향으로 신장되는 도전 물질들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)은 콘택을 통해 상부 층에 연결될 수 있다. 상부 층에서 제1방향으로 신장되는 도전 물질들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)이 공통으로 연결될 수 있다. 즉, 동일한 행의 낸드 스트링들(NS)의 접지 선택 트랜지스터들(GST)은 접지 선택라인(GSL)을 공유할 수 있다. 그리고, 상이한 행의 낸드 스트링들(NS)의 접지 선택 트랜지스터들(GST)은 접지 선택라인(GSL)을 공유할 수 있다. 다시 말해, 낸드 스트링들(NS11 내지 NS13, NS21 내지 NS23, 및 NS31 내지 NS33)은 접지 선택라인(GSL)에 공통으로 연결될 수 있다.
공통 소스라인(CSL)은 낸드 스트링들(NS)에 공통으로 연결될 수 있다. 예를 들면, 기판(5111) 상의 활성 영역에서, 제1도핑 영역 내지 제4도핑 영역들(5311,5312,5313,5314)이 연결될 수 있다. 예를 들면, 제1도핑 영역 내지 제4도핑 영역들(5311,5312,5313,5314)은 콘택을 통해 상부 층에 연결될 수 있고, 또한 상부 층에서 제1도핑 영역 내지 제4도핑 영역들(5311,5312,5313,5314)이 공통으로 연결될 수 있다.
즉, 도 8에 도시된 바와 같이, 동일 깊이의 워드라인들(WL)은 공통으로 연결될 수 있다. 따라서, 특정 워드라인(WL)이 선택될 때, 특정 워드라인(WL)에 연결된 모든 낸드 스트링들(NS)이 선택될 수 있다. 상이한 행의 낸드 스트링들(NS)은 상이한 스트링 선택라인(SSL)에 연결될 수 있다. 따라서, 스트링 선택라인들(SSL1 내지 SSL3)을 선택함으로써, 동일 워드라인(WL)에 연결된 낸드 스트링들(NS) 중 비선택 행의 낸드 스트링들(NS)이 비트라인들(BL1 내지 BL3)로부터 분리될 수 있다. 즉, 스트링 선택라인들(SSL1 내지 SSL3)을 선택함으로써, 낸드 스트링들(NS)의 행이 선택될 수 있다. 그리고, 비트라인들(BL1 내지 BL3)을 선택함으로써, 선택 행의 낸드 스트링들(NS)이 열 단위로 선택될 수 있다.
각 낸드 스트링(NS)에서, 더미 메모리 셀(DMC)이 제공될 수 있다. 더미 메모리 셀(DMC) 및 접지 선택라인(GST) 사이에 제1메모리 셀 내지 제3메모리 셀들(MC1 내지 MC3)이 제공될 수 있다.
더미 메모리 셀(DMC) 및 스트링 선택라인(SST) 사이에 제4메모리 셀 내지 제6메모리 셀들(MC4 내지 MC6)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)의 메모리 셀들(MC)은, 더미 메모리 셀(DMC)에 의해 메모리 셀 그룹들로 분할될 수 있으며, 분할된 메모리 셀 그룹들 중 접지 선택 트랜지스터(GST)에 인접한 메모리 셀들(예를 들면, MC1 to MC3)을 하부 메모리 셀 그룹이라 할 수 있고, 분할된 메모리 셀 그룹들 중 스트링 선택 트랜지스터(SST)에 인접한 메모리 셀들(예를 들면, MC4 내지 MC6)을 상부 메모리 셀 그룹이라 할 수 있다. 그러면 이하에서는, 도 9 내지 도 11을 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치가 제1구조와 다른 구조의 3차원 비휘발성 메모리 장치로 구현될 경우에 대해 보다 구체적으로 설명하기로 한다.
도 9 및 도 10을 참조하면, 메모리 장치(150)의 복수의 메모리 블록들에서 제2구조로 구현된 임의의 메모리 블록(BLKj)은, 제1방향 내지 제3방향들을 따라 신장된 구조물들을 포함할 수 있다. 여기서, 도 9는, 본 발명의 실시 예에 따른 메모리 장치가 앞선 도 5 내지 도 8에서 설명한 제1구조와 다른 제2구조의 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이며, 도 4의 복수의 메모리 블록에서 제2구조로 구현된 임의의 메모리 블록(BLKj)을 도시한 사시도이고, 도 10은, 도 9의 메모리 블록(BLKj)을 임의의 제2선(Ⅶ-Ⅶ')에 따른 단면도이다.
우선, 기판(6311)이 제공될 수 있다. 예컨대, 기판(6311)은 제1타입 불순물로 도핑된 실리콘 물질을 포함할 수 있다. 예를 들면, 기판(6311)은 p-타입 불순물로 도핑된 실리콘 물질을 포함하거나, p-타입 웰(예를 들면, 포켓 p-웰)일 수 있고, p-타입 웰을 둘러싸는 n-타입 웰을 더 포함할 수 있다. 이하에서는 설명의 편의를 위해, 기판(6311)은 p-타입 실리콘인 것으로 가정하지만, 기판(6311)은 p-타입 실리콘으로 한정되지 않는다.
그리고, 기판(6311) 상에, x-축 방향 및 y-축 방향으로 신장되는 제1도전 물질 내지 제4도전 물질들(6321,6322,6323,6324)이 제공된다. 여기서, 제1도전 물질 내지 제4도전 물질들(6321,6322,6323,6324)은 z-축 방향을 따라 특정 거리만큼 이격되어 제공된다.
또한, 기판(6311) 상에 x-축 방향 및 y-축으로 신장되는 제5도전 물질 내지 제8도전 물질들(6325,6326,6327,6328)이 제공된다. 여기서, 제5도전 물질 내지 제8도전 물질들(6325,6326,6327,6328)은 z-축 방향을 따라 특정 거리만큼 이격되어 제공된다. 그리고, 제5도전 물질 내지 제8도전 물질들(6325,6326,6327,6328)은 y-축 방향을 따라 제1도전 물질 내지 제4도전 물질들(6321,6322,6323,6324)과 이격되어 제공된다.
아울러, 제1도전 물질 내지 제4도전 물질들(6321,6322,6323,6324)을 관통하는 복수의 하부 필라들이 제공된다. 각 하부 필라(DP)는 z-축 방향을 따라 신장된다. 또한, 제5도전 물질 내지 제8도전 물질들(6325,6326,6327,6328)을 관통하는 복수의 상부 필라들이 제공된다. 각 상부 필라(UP)는 z-축 방향을 따라 신장된다.
하부 필라(DP) 및 상부 필라(UP) 각각은 내부 물질(6361), 중간층(6362) 및 표면층(6363)을 포함한다. 여기서, 도 5 및 도 6에서 설명한 바와 같이, 중간층(6362)은 셀 트랜지스터의 채널로서 동작할 것이다. 표면층(6363)은 블로킹 절연막, 전하 저장막 및 터널링 절연막을 포함할 것이다.
하부 필라(DP) 및 상부 필라(UP)는 파이프 게이트(PG)를 통해 연결된다. 파이프 게이트(PG)는 기판(6311) 내에 배치될 수 있으며, 일 예로, 파이프 게이트(PG)는 하부 필라(DP) 및 상부 필라(UP)와 동일한 물질들을 포함할 수 있다.
하부 필라(DP)의 상부에, x-축 방향 및 y-축 방향으로 신장되는 제 2 타입의 도핑 물질(6312)이 제공된다. 예컨대, 제2타입의 도핑 물질(6312)은 n-타입의 실리콘 물질을 포함할 수 있다. 제2타입의 도핑 물질(6312)은 공통 소스라인(CSL)으로서 동작한다.
상부 필라(UP)의 상부에 드레인(6340)이 제공된다. 예컨대, 드레인(6340)은 n-타입의 실리콘 물질을 포함할 수 있다. 그리고, 드레인들의 상부에 y-축 방향으로 신장되는 제1상부 도전 물질 및 제2상부 도전 물질들(6351,6352)이 제공된다.
제1상부 도전 물질 및 제2상부 도전 물질들(6351,6352)은 x-축 방향을 따라 이격되어 제공된다. 예컨대, 제1상부 도전 물질 및 제2상부 도전 물질들(6351,6352)은 금속으로서 형성될 수 있으며, 일 예로, 제1상부 도전 물질 및 제2상부 도전 물질들(6351,6352)과 드레인들은 콘택 플러그들을 통해 연결될 수 있다. 제1상부 도전 물질 및 제2상부 도전 물질들(6351,6352)은 각각 제1비트라인 및 제2비트라인들(BL1, BL2)로 동작한다.
제1도전 물질(6321)은 소스 선택라인(SSL)으로 동작하고, 제2도전 물질(6322)은 제1더미 워드라인(DWL1)으로 동작하며, 제3도전 물질 및 제4도전 물질들(6323,6324)은 각각 제1메인 워드라인 및 제2메인 워드라인들(MWL1, MWL2)로 동작한다. 그리고, 제5도전 물질 및 제6도전 물질들(6325,6326)은 각각 제3메인 워드라인 및 제4메인 워드라인들(MWL3, MWL4)로 동작하고, 제7도전 물질(6327)은 제2더미 워드라인(DWL2)으로 동작하며, 제8도전 물질(6328)은 드레인 선택라인(DSL)로서 동작한다.
하부 필라(DP), 그리고 하부 필라(DP)에 인접한 제1도전 물질 내지 제4도전 물질들(6321,6322,6323,6324)은 하부 스트링을 구성한다. 상부 필라(UP), 그리고 상부 필라(UP)에 인접한 제5도전 물질 내지 제8도전 물질들(6325,6326,6327,6328)은 상부 스트링을 구성한다. 하부 스트링 및 상부 스트링은 파이프 게이트(PG)를 통해 연결된다. 하부 스트링의 일단은 공통 소스라인(CSL)으로 동작하는 제2타입의 도핑 물질(6312)에 연결된다. 상부 스트링의 일단은 드레인(6320)을 통해 해당 비트라인에 연결된다. 하나의 하부 스트링 및 하나의 상부 스트링은 제2타입의 도핑 물질(6312)과 해당 비트라인 사이에 연결된 하나의 셀 스트링을 구성할 것이다.
즉, 하부 스트링은 소스 선택 트랜지스터(SST), 제1더미 메모리 셀(DMC1), 그리고 제1메인 메모리 셀 및 제2메인 메모리 셀들(MMC1, MMC2)을 포함할 것이다. 그리고, 상부 스트링은 제3메인 메모리 셀 및 제4메인 메모리 셀들(MMC3, MMC4), 제2더미 메모리 셀(DMC2), 그리고 드레인 선택 트랜지스터(DST)를 포함할 것이다.
한편, 도 9 및 도 10에서 상부 스트림 및 하부 스트링은, 낸드 스트링(NS)을 형성할 수 있으며, 낸드 스트링(NS)은 복수의 트랜지스터 구조들(TS)을 포함할 수 있다. 여기서, 도 9 및 도 10에서의 낸드 스트림에 포함된 트랜지스터 구조는, 앞서 도 7에서 구체적으로 설명하였으므로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다.
그리고, 도 11을 참조하면, 메모리 장치(150)의 복수의 블록들에서 제2구조로 구현된 임의의 블록(BLKj)에는, 도 9 및 도 10에서 설명한 바와 같이, 하나의 상부 스트링과 하나의 하부 스트링이 파이프 게이트(PG)를 통해 연결되어 구현된 하나의 셀 스트링들이 각각 복수의 쌍들을 이루어 제공될 수 있다. 여기서, 도 11은, 도 9 및 도 10에서 설명한 제2구조로 구현된 메모리 블록(BLKj)의 등가 회로를 도시한 회로도이며, 설명의 편의를 위해 제2구조로 구현된 임의의 블록(BLKj)에서 한 쌍을 구성하는 제1스트링과 제2스트링만을 도시하였다.
즉, 제2구조로 구현된 임의의 블록(BLKj)에서, 제1채널(CH1)을 따라 적층된 메모리 셀들, 예컨대 적어도 하나의 소스 선택 게이트 및 적어도 하나의 드레인 선택 게이트는, 제1스트링(ST1)을 구현하고, 제2채널(CH2)을 따라 적층된 메모리 셀들, 예컨대 적어도 하나의 소스 선택 게이트 및 적어도 하나의 드레인 선택 게이트는 제2스트링(ST2)을 구현한다.
또한, 제1스트링(ST1)과 제2스트링(ST2)은, 동일한 드레인 선택라인(DSL) 및 동일한 소스 선택라인(SSL)에 연결되며, 또한 제1스트링(ST1)은, 제1비트라인(BL1)에 연결되고, 제2스트링(ST2)은 제2비트라인(BL2)에 연결된다.
여기서, 설명의 편의를 위해, 도 11에서는, 제1스트링(ST1)과 제2스트링(ST2)이 동일한 드레인 선택라인(DSL) 및 동일한 소스 선택라인(SSL)에 연결되는 경우를 일 예로 설명하였으나, 제1스트링(ST1)과 제2스트링(ST2)이 동일한 소스 선택라인(SSL) 및 동일한 비트라인(BL)에 연결되어, 제1스트링(ST1)이 제1드레인 선택라인(DSL1)에 연결되고 제2스트링(ST2)이 제2드레인 선택라인(DSL2)에 연결되거나, 또는 제1스트링(ST1)과 제2스트링(ST2)이 동일한 드레인 선택라인(DSL) 및 동일한 비트라인(BL)에 연결되어, 제1스트링(ST1)이 제1소스 선택라인(SSL1)에 연결되고 제2스트링(ST2)은 제2소스 선택라인(SDSL2)에 연결될 수도 있다.
도 12는 본 발명의 실시예에 따른 메모리 시스템의 동작을 설명하기 위해 도시한 블록 다이어그램이다.
도 13a 내지 도 13f는 도 12에 도시된 본 발명의 실시예에 따른 메모리 시스템에 포함된 컨트롤러에서 수행되는 스캔 동작을 설명하기 위해 도시한 도면이다.
먼저, 도 12를 참조하면, 도 1에 도시된 메모리 시스템(110)의 구성을 참조하여 메모리 장치(150) 및 컨트롤러(130)의 구성이 도시된 것을 알 수 있다.
메모리 장치(150)는, 다수의 메모리 블록(152, 154, 156, 158)을 포함한다. 구체적으로, 메모리 장치(150)는, 제0 메모리 블록(BLOCK<0>, 152)과, 제1 메모리 블록(BLOCK<1>, 154)과, 제2 메모리 블록(BLOCK<2>, 156), 및 제3 메모리 블록(BLOCK<3>, 158)을 포함한다.
다수의 메모리 블록(152, 154, 156, 158) 각각은 다수의 페이지(PAGE<0:15>)를 포함한다.
참고로, 도면에서는 메모리 장치(150)에 포함된 다수의 메모리 블록(152, 154, 156, 158)으로서 네 개의 메모리 블록, 즉, 제0 메모리 블록(BLOCK<0>, 152)과, 제1 메모리 블록(BLOCK<1>, 154)과, 제2 메모리 블록(BLOCK<2>, 156), 및 제3 메모리 블록(BLOCK<3>, 158)이 포함되는 구성을 개시하였는데, 이는, 어디까지나 하나의 실시예일 뿐이며, 실제로는 더 많거나 더 작은 개수의 메모리 블록이 다수의 메모리 블록(152, 154, 156, 158)으로서 포함될 수 있다.
컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
한편, 컨트롤러(130)에서 메모리 장치(150)의 프로그램 동작을 제어하는 도중에 갑작스럽게 전원의 공급이 차단되는 상황, 즉, 서든 파워 오프(sudden power off : SPO) 상황이 발생할 수 있다. 예컨대, 컨트롤러(130)에서 메모리 장치(150)의 제1 메모리 블록(BLOCK<1>, 154)과 제2 메모리 블록(BLOCK<2>, 156)에 데이터를 프로그램하는 동작을 수행하는 도중에 서든 파워 오프 상황이 발생할 수 있다.
이렇게, 서든 파워 오프 상황이 발생한 후, 다시 전원이 공급되는 상황, 즉, 파워 온(power on) 상황이 되면, 컨트롤러(130)는 서든 파워 오프 상황이 발생했었다는 것을 인식하여 서든 파워 오프 상황이 발생하기 이전에 수행하던 메모리 장치(150)의 프로그램 동작을 이어서 수행한다. 예컨대, 컨트롤러(130)는, 서든 파워 오프 상황이 발생하기 전에 수행하는 중이었던 메모리 장치(150)의 제1 메모리 블록(BLOCK<1>, 154)과 제2 메모리 블록(BLOCK<2>, 156)에 데이터를 프로그램하는 동작을 이어서 수행한다.
구체적으로, 컨트롤러(130)에서 서든 파워 오프 상황이 발생하기 이전에 수행하던 메모리 장치(150)의 프로그램 동작을 이어서 수행하기 위해서, 파워 온 이후 스캔 모드에 진입하여 프로그램 동작을 수행하기 이전에 메모리 장치(150)에 포함된 다수의 메모리 블록(152, 154, 156, 158)에 대한 스캔동작을 시작한다(1301).
이때, 컨트롤러(130)의 스캔동작은, 서든 파워 오프 상황이 발생하기 이전에 수행되던 프로그램 동작이 어떤 상태까지 이뤄져 있는지를 파악하기 위한 동작이다. 즉, 컨트롤러(130)의 제어를 통해 메모리 장치(150)로 입력된 다수의 데이터(미도시) 중 얼마만큼의 데이터가 실제로 다수의 메모리 블록(152, 154, 156, 158)에 프로그램되었는지 여부를 파악하기 위한 동작이다.
구체적으로, 컨트롤러(130)는, 스캔 모드에 진입하는 것에 응답하여 메모리 장치(150)에 포함된 다수의 메모리 블록(152, 154, 156, 158)을 클로즈(close) 블록과 오픈(open) 블록 및 프리(free) 블록으로 구분하는 동작을 수행한다(1302).
예컨대, 컨트롤러(130)는, 메모리 장치(150)에 포함된 다수의 메모리 블록(152, 154, 156, 158) 중 제0 메모리 블록(BLOCK<0>, 152)을 클로즈 블록으로 구분하고, 제1 메모리 블록(BLOCK<1>, 154)과 제2 메모리 블록(BLOCK<2>, 156)을 오픈 블록으로 구분하며, 제3 메모리 블록(BLOCK<3>, 158)을 프리 블록으로 구분한다.
참고로, 도면에서 다수의 메모리 블록(152, 154, 156, 158) 각각에 포함된 다수의 페이지(PAGE<0:15>) 중 '실선 패턴'으로 채워진 페이지가 내부에 데이터가 프로그램되어 있음을 나타내고, '실선 패턴'을 포함하지 않는 페이지가 내부에 데이터가 프로그램 되어 있지 않음을 나타낸다. 따라서, 내부에 포함된 다수의 페이지(PAGE<0:15>)가 모두 '실선 패턴'으로 채워진 제0 메모리 블록(BLOCK<0>, 152)은 클로즈 블록으로 구분하고, 내부에 포함된 다수의 페이지(PAGE<0:15>) 중 일부 페이지만 '실선 패턴'으로 채워진 제1 메모리 블록(BLOCK<1>, 154)과 제2 메모리 블록(BLOCK<2>, 156)은 오픈 블록으로 구분하였으며, 내부에 포함된 다수의 페이지(PAGE<0:15>)가 모두 '실선 패턴'으로 채워지지 않은 제3 메모리 블록(BLOCK<3>, 158)은 프리 블록으로 구분하였다.
컨트롤러(130)는, 메모리 장치(150)에 포함된 다수의 메모리 블록(152, 154, 156, 158)을 클로즈 블록과 오픈 블록 및 프리 블록으로 구분하는 동작(1302)을 수행한 후, 오픈 블록으로 구분된 메모리 블록에 대해서만 스캔 동작을 수행한다.
예컨대, 컨트롤러(130)는, 오픈 블록으로 구분될 수 있는 제1 메모리 블록(BLOCK<1>, 154)과 제2 메모리 블록(BLOCK<2>, 156)에 대해서만 스캔 동작을 수행한다.
이때, 본 발명의 실시예에 따른 컨트롤러(130)의 스캔 동작에서는, 오픈 블록으로 구분된 메모리 블록에 포함된 다수의 페이지를 중 '일부 페이지'만 '비순차적'으로 선택하여 프로그램/이레이즈 상태를 확인하는 동작을 통해 오픈 블록으로 구분된 메모리 블록에 포함된 다수의 페이지 중 프로그램/소거 상태의 경계가 되는 페이지를 검색할 수 있다.
예컨대, 본 발명의 실시예에 따른 컨트롤러(130)의 스캔 동작에서는, 오픈 블록으로 구분된 제1 메모리 블록(BLOCK<1>, 154)에 포함된 다수의 페이지(PAGE<0:15>) 중 프로그램/소거 상태의 경계가 되는 소거 상태 페이지인 제14 페이지(PAGE14)를 확인하기 위해, 제1 메모리 블록(BLOCK<1>, 154)에 포함된 다수의 페이지(PAGE<0:15>)를 제0 페이지(PAGE0)부터 '순차적'으로 확인하는 방법을 사용하지 않는다. 대신, 본 발명의 실시예에 따른 컨트롤러(130)의 스캔 동작에서는, 제1 메모리 블록(BLOCK<1>, 154)에 포함된 다수의 페이지(PAGE<0:15>) 중 '일부 페이지'만 '비순차적'으로 확인하는 방법을 사용한다.
마찬가지로, 본 발명의 실시예에 따른 컨트롤러(130)의 스캔 동작에서는, 오픈 블록으로 구분된 제2 메모리 블록(BLOCK<2>, 156)에 포함된 다수의 페이지(PAGE<0:15>) 중 프로그램/소거 상태의 경계가 되는 소거 상태 페이지인 제7 페이지(PAGE7)를 확인하기 위해, 제2 메모리 블록(BLOCK<2>, 156)에 포함된 다수의 페이지(PAGE<0:15>)를 제0 페이지(PAGE0)부터 '순차적'으로 확인하는 방법을 사용하지 않는다. 대신, 본 발명의 실시예에 따른 컨트롤러(130)의 스캔 동작에서는, 제2 메모리 블록(BLOCK<2>, 156)에 포함된 다수의 페이지(PAGE<0:15>) 중 '일부 페이지'만 '비순차적'으로 확인하는 방법을 사용한다.
도 13a를 참조하면, 본 발명의 실시예에 따른 컨트롤러(130)의 스캔 동작의 일예를 통해 도 12에 도시된 메모리 장치(150)의 제1 메모리 블록(BLOCK<1>, 154)과 제2 메모리 블록(BLOCK<2>, 156)에서 프로그램/소거 상태의 경계가 되는 페이지를 검색하는 방법을 알 수 있다.
구체적으로, 도 13a에 도시된 컨트롤러(130)의 스캔 동작에서는, 오픈 블록인 제1 메모리 블록(BLOCK<1>, 154)과 제2 메모리 블록(BLOCK<2>, 156) 각각에 포함된 다수의 페이지(PAGE<0:15>) 중 시작 페이지(PAGE0)와 끝 페이지(PAGE15) 사이에서, 바이너리 서치(binary search) 방식을 통해 비순차적으로 페이지들을 선택하고, 선택된 페이지들의 상태를 각각 확인하는 방식을 사용한다.
또한, 도 13a에 도시된 컨트롤러(130)의 스캔 동작에서는, 바이너리 서치 방식을 통해 설정된 개수의 페이지 간격 이내에서 연속으로 선택된 두 개의 페이지 중 앞서 선택된 페이지와 뒤서 선택된 페이지가 서로 반대 상태이고 물리적으로 서로 연속된 페이지 일 때, 앞서 선택된 페이지와 뒤서 선택된 페이지 중 소거 상태인 페이지를 오픈 블록에서 프로그램/소거 상태의 경계가 되는 소거 상태 페이지로서 선택한다.
또한, 도 13a에 도시된 컨트롤러(130)의 스캔 동작에서는, 바이너리 서치 방식을 통해 설정된 개수의 페이지 간격 이내에서 연속으로 선택된 두 개의 페이지 중 앞서 선택된 페이지와 뒤서 선택된 페이지가 서로 반대 상태이고 물리적으로 서로 연속되지 않은 페이지인 경우, 앞서 선택된 페이지와 뒤서 선택된 페이지 사이에 포함된 페이지들을 리니어 서치(linear search) 방식을 통해 순차적으로 선택하고, 선택된 페이지들을 각각 확인하는 방식을 사용한다.
예컨대, 제1 메모리 블록(BLOCK<1>, 154)에 포함된 다수의 페이지(PAGE<0:15>)에는 총 16개의 페이지가 포함되는 것을 가정하였기 때문에, 제1 메모리 블록(BLOCK<1>, 154)에서 바이너리 서치 방식을 통해 가장 처음에 선택되는 페이지는 시작 페이지(PAGE0)와 끝 페이지(PAGE15) 사이의 1/2에 위치하는 제8 페이지(PAGE8)가 된다. 따라서, 제1 메모리 블록(BLOCK<1>, 154)에서 제8 페이지(PAGE8)의 프로그램/소거 상태를 확인한 결과, 프로그램 상태인 것을 알 수 있다.
이렇게, 제1 메모리 블록(BLOCK<1>, 154)의 제8 페이지(PAGE8)가 프로그램 상태이므로, 제1 메모리 블록(BLOCK<1>, 154)에서 바이너리 서치 방식을 통해 제8 페이지(PAGE8)에 이어서 선택되는 페이지는 제8 페이지(PAGE8)와 끝 페이지(PAGE15) 사이의 1/2에 위치하는 제12 페이지(PAGE12)가 된다. 따라서, 제1 메모리 블록(BLOCK<1>, 154)에서 제12 페이지(PAGE12)의 프로그램/소거 상태를 확인한 결과, 프로그램 상태인 것을 알 수 있다.
이렇게, 제1 메모리 블록(BLOCK<1>, 154)의 제12 페이지(PAGE12)가 프로그램 상태이므로, 제1 메모리 블록(BLOCK<1>, 154)에서 바이너리 서치 방식을 통해 제12 페이지(PAGE12)에 이어서 선택되는 페이지는 제12 페이지(PAGE12)와 끝 페이지(PAGE15) 사이의 1/2에 위치하는 제14 페이지(PAGE14)가 된다. 따라서, 제1 메모리 블록(BLOCK<1>, 154)에서 제14 페이지(PAGE14)의 프로그램/소거 상태를 확인한 결과, 소거 상태인 것을 알 수 있다.
이렇게, 제1 메모리 블록(BLOCK<1>, 154)의 제14 페이지(PAGE14)가 소거 상태로 확인되면서, 제14 페이지(PAGE14) 이전에 앞서 선택된 제12 페이지(PAGE12)의 상태, 즉, 프로그램 상태와는 서로 반대인 것을 알 수 있다.
다시 말하면, 바이너리 서치 방식을 통해 연속으로 선택된 두 개의 페이지, 즉, 앞서 선택된 제12 페이지(PAGE12)의 상태가 프로그램 상태이고, 뒤서 선택된 제14 페이지(PAGE14)의 상태가 소거 상태이므로 서로 반대라는 것을 알 수 있다.
따라서, 바이너리 서치 방식을 통해 연속으로 선택된 제12 페이지(PAGE12)와 제14 페이지(PAGE14)가 설정된 개수의 페이지 간격 이내에 포함되는지 여부 및 서로 물리적으로 연속된 페이지인지 여부를 확인하고, 확인결과에 따라서 계속 바이너리 서치 방식을 사용할 것인지 아니면 리니어 서치 방식으로 전환할 것인지 아니면 검색을 종료할 것인지를 선택하게 된다.
여기서, 설정된 개수의 페이지 간격을 3개 이하의 페이지 간격이라고 가정할 수 있다. 그와 같은 경우, 바이너리 서치 방식을 통해 연속으로 선택된 제12 페이지(PAGE12)와 제14 페이지(PAGE14)는 2개의 페이지 간격을 갖는 상태이므로 설정된 개수의 페이지 간격 이내이다. 또한, 제12 페이지(PAGE12)와 제14 페이지(PAGE14)는 서로 물리적으로 연속된 페이지가 아니다. 따라서, 리니어 서치 방식을 사용하게 된다.
이렇게, 제1 메모리 블록(BLOCK<1>, 154)에서 제14 페이지(PAGE14)에 이어서 선택되는 페이지는 리니어 서치 방식을 통해 제13 페이지(PAGE13)를 선택하게 된다. 따라서, 제1 메모리 블록(BLOCK<1>, 154)에서 제13 페이지(PAGE13)의 프로그램/소거 상태를 확인한 결과, 프로그램 상태인 것을 알 수 있다.
이렇게, 제1 메모리 블록(BLOCK<1>, 154)의 제13 페이지(PAGE13)가 프로그램 상태로 확인되면서, 제13 페이지(PAGE13) 이전에 선택된 제14 페이지(PAGE14)의 상태, 즉, 소거 상태와는 서로 반대인 것을 알 수 있다. 그리고, 제14 페이지(PAGE14)와 제13 페이지(PAGE13)는 서로 물리적으로 연속된 페이지이다. 따라서, 검색을 종료하고, 제14 페이지(PAGE14)가 제1 메모리 블록(BLOCK<1>, 154)의 프로그램/소거 상태의 경계가 되는 소거 페이지인 것을 확인하게 된다.
그리고, 제2 메모리 블록(BLOCK<2>, 156)에 포함된 다수의 페이지(PAGE<0:15>)에는 총 16개의 페이지가 포함되는 것을 가정하였기 때문에, 제2 메모리 블록(BLOCK<2>, 156)에서 바이너리 서치 방식을 통해 가장 처음에 선택되는 페이지는 시작 페이지(PAGE0)와 끝 페이지(PAGE15) 사이의 1/2에 위치하는 제8 페이지(PAGE8)가 된다. 따라서, 제2 메모리 블록(BLOCK<2>, 156)에서 제8 페이지(PAGE8)의 프로그램/소거 상태를 확인한 결과, 소거 상태인 것을 알 수 있다.
이렇게, 제2 메모리 블록(BLOCK<2>, 156)의 제8 페이지(PAGE8)가 소거 상태이므로, 제2 메모리 블록(BLOCK<2>, 156)에서 바이너리 서치 방식을 통해 제8 페이지(PAGE8)에 이어서 선택되는 페이지는 시작 페이지(PAGE0)와 제8 페이지(PAGE8) 사이의 1/2에 위치하는 제4 페이지(PAGE4)가 된다. 따라서, 제2 메모리 블록(BLOCK<2>, 156)에서 제4 페이지(PAGE4)의 프로그램/소거 상태를 확인한 결과, 프로그램 상태인 것을 알 수 있다.
이렇게, 제2 메모리 블록(BLOCK<2>, 156)의 제4 페이지(PAGE4)가 프로그램 상태로 확인되면서, 제4 페이지(PAGE4) 이전에 앞서 선택된 제8 페이지(PAGE8)의 상태, 즉, 소거 상태와는 서로 반대인 것을 알 수 있다.
다시 말하면, 바이너리 서치 방식을 통해 연속으로 선택된 두 개의 페이지, 즉, 앞서 선택된 제8 페이지(PAGE8)의 상태가 소거 상태이고, 뒤서 선택된 제4 페이지(PAGE4)의 상태가 프로그램 상태이므로 서로 반대라는 것을 알 수 있다.
따라서, 바이너리 서치 방식을 통해 연속으로 선택된 제8 페이지(PAGE8)와 제4 페이지(PAGE4)가 설정된 개수의 페이지 간격 이내에 포함되는지 여부 및 서로 물리적으로 연속된 페이지인지 여부를 확인하고, 확인결과에 따라서 계속 바이너리 서치 방식을 사용할 것인지 아니면 리니어 서치 방식으로 전환할 것인지 아니면 검색을 종료할 것인지를 선택하게 된다.
여기서, 설정된 개수의 페이지 간격을 3개 이하의 페이지 간격이라고 가정할 수 있다. 그와 같은 경우, 바이너리 서치 방식을 통해 연속으로 선택된 제8 페이지(PAGE8)와 제4 페이지(PAGE4)는 4개 페이지 간격을 갖는 상태이므로 설정된 개수의 페이지 간격 이내가 아니다. 따라서, 바이너리 서치 방식을 계속 사용하게 된다.
이렇게, 제2 메모리 블록(BLOCK<2>, 156)에서 바이너리 서치 방식을 통해 제4 페이지(PAGE4)에 이어서 선택되는 페이지는 제4 페이지(PAGE4)와 제8 페이지(PAGE8) 사이의 1/2에 위치하는 제6 페이지(PAGE6)가 된다. 따라서, 제2 메모리 블록(BLOCK<2>, 156)에서 제6 페이지(PAGE6)의 프로그램/소거 상태를 확인한 결과, 프로그램 상태인 것을 알 수 있다.
이렇게, 제2 메모리 블록(BLOCK<2>, 156)의 제6 페이지(PAGE6)가 프로그램 상태이므로, 제2 메모리 블록(BLOCK<2>, 156)에서 바이너리 서치 방식을 통해 제6 페이지(PAGE6)에 이어서 선택되는 페이지는 제6 페이지(PAGE6)와 제8 페이지(PAGE8) 사이의 1/2에 위치하는 제7 페이지(PAGE7)가 된다. 따라서, 제2 메모리 블록(BLOCK<2>, 156)에서 제7 페이지(PAGE7)의 프로그램/소거 상태를 확인한 결과, 소거 상태인 것을 알 수 있다.
이렇게, 제2 메모리 블록(BLOCK<2>, 156)의 제7 페이지(PAGE7)가 소거 상태로 확인되면서, 제7 페이지(PAGE7) 이전에 선택된 제6 페이지(PAGE6)의 상태, 즉, 프로그램 상태와는 서로 반대인 것을 알 수 있다.
다시 말하면, 바이너리 서치 방식을 통해 연속으로 선택된 두 개의 페이지, 즉, 앞서 선택된 제6 페이지(PAGE6)의 상태가 프로그램 상태이고, 뒤서 선택된 제7 페이지(PAGE7)의 상태가 소거 상태이므로 서로 반대라는 것을 알 수 있다.
따라서, 바이너리 서치 방식을 통해 연속으로 선택된 제6 페이지(PAGE6)와 제7 페이지(PAGE7)가 설정된 개수의 페이지 간격 이내에 포함되는지 여부 및 서로 물리적으로 연속된 페이지인지 여부를 확인하고, 확인결과에 따라서 계속 바이너리 서치 방식을 사용할 것인지 아니면 리니어 서치 방식으로 전환할 것인지 아니면 검색을 종료할 것인지를 선택하게 된다.
여기서, 설정된 개수의 페이지 간격을 3개 이하의 페이지 간격이라고 가정할 수 있다. 그와 같은 경우, 바이너리 서치 방식을 통해 연속으로 선택된 제6 페이지(PAGE6)와 제7 페이지(PAGE7)는 1개의 페이지 간격을 갖는 상태이므로 설정된 개수의 페이지 간격 이내이다. 그리고, 제6 페이지(PAGE6)와 제7 페이지(PAGE7)는 서로 물리적으로 연속된 페이지이다. 따라서, 검색을 종료하고, 제7 페이지(PAGE7)가 제2 메모리 블록(BLOCK<2>, 156)의 프로그램/소거 상태의 경계가 되는 소거 페이지인 것을 확인하게 된다.
전술한 예시와 같이 도 13a에 도시된 컨트롤러(130)의 스캔 동작에서는 오픈 블록인 제1 메모리 블록(BLOCK<1>, 154)과 제2 메모리 블록(BLOCK<2>, 156) 각각에 포함된 다수의 페이지(PAGE<0:15>) 중 시작 페이지(PAGE0)와 끝 페이지(PAGE15) 사이에서, 프로그램/소거 상태의 경계가 되는 소거 페이지를 검색할 때, 우선적으로 바이너리 서치 방식을 통해 비순차적으로 페이지들을 선택하는 방식을 사용한다. 따라서, 다수의 페이지(PAGE<0:15>)에 포함된 전체 페이지 개수 중 일부 개수의 페이지만 프로그램/소거 상태를 확인한 후, 프로그램/소거 상태의 경계가 되는 소거 페이지를 검색하는 것이 가능하다.
도 13b를 참조하면, 본 발명의 실시예에 따른 컨트롤러(130)의 스캔 동작의 다른 예를 통해 도 12에 도시된 메모리 장치(150)의 제1 메모리 블록(BLOCK<1>, 154)과 제2 메모리 블록(BLOCK<2>, 156)에서 프로그램/소거 상태의 경계가 되는 페이지를 검색하는 방법을 알 수 있다.
구체적으로, 도 13b에 도시된 컨트롤러(130)의 스캔 동작에서는, 검색범위에 포함된 전체 페이지를 1/N개로 분할한 K개 페이지 간격마다 한 개의 페이지씩 선택하여 그 상태를 확인한다. 이때, 오픈 블록에 포함된 다수의 페이지 전체를 검색범위로 설정한다.
이때, 도 13b에 도시된 컨트롤러(130)의 스캔 동작에서 범위설정동작은, 검색범위에 포함된 전체 페이지를 1/N개로 분할한 K개 페이지 간격마다 한 개의 페이지씩 선택하여 선택된 페이지들 각각의 프로그램/소거 상태를 확인하되, 서로 반대 상태인 두 개의 페이지 사이에 포함된 K-1개의 페이지들을 검색범위로 다시 설정하는 동작이다.
또한, 도 13b에 도시된 컨트롤러(130)의 스캔 동작은, 범위설정동작을 통해 재설정된 검색범위에 포함된 K-1개의 페이지를 리니어 서치(linear search) 방식을 통해 순차적으로 선택하고, 선택된 페이지들의 상태를 각각 확인하는 방식을 사용한다.
예컨대, 제1 메모리 블록(BLOCK<1>, 154)에 포함된 다수의 페이지(PAGE<0:15>)가 총 16개 페이지를 포함한다고 가정할 수 있다. 또한, 검색범위는 제1 메모리 블록(BLOCK<1>, 154)에 포함된 다수의 페이지(PAGE<0:15>) 전체, 즉, 16개의 페이지 전체가 된다. 또한, N을 5라고 가정할 수 있다. 그와 같은 경우, 총 16개의 페이지를 5로 분할한 값인 K는 3이 될 수 있다.
따라서, 컨트롤러(130)는, 제1 메모리 블록(BLOCK<1>, 154)에 포함된 다수의 페이지(PAGE<0:15>)에서 시작 페이지(PAGE0)를 기준으로 3개 페이지 간격마다 한 개의 페이지씩 선택하여 그 상태를 확인하게 된다. 즉, 컨트롤러(130)는, 제1 메모리 블록(BLOCK<1>, 154)에 포함된 제0 내지 제15 페이지(PAGE15) 중 제2 페이지(PAGE2)와 제5 페이지(PAGE5)와 제8 페이지(PAGE8)와 제11 페이지(PAGE11) 및 제14 페이지(PAGE14)를 선택하여 각각의 상태를 확인하게 된다.
그 결과, 제1 메모리 블록(BLOCK<1>, 154)의 제2 페이지(PAGE2)는 프로그램 상태, 제5 페이지(PAGE5)는 프로그램 상태, 제8 페이지(PAGE8)는 프로그램 상태, 제11 페이지(PAGE11)는 프로그램 상태, 제11 페이지(PAGE11)는 소거 상태인 것을 확인할 수 있다.
이렇게, 제1 메모리 블록(BLOCK<1>, 154)에 포함된 다수의 페이지(PAGE<0:15>) 중 5개의 페이지(PAGE2, PAGE5, PAGE8, PAGE11, PAGE14) 각각의 상태를 확인한 결과에 따라 K-1개인 2개의 페이지를 포함하도록 검색범위를 다시 설정하는 범위설정동작을 수행하게 된다. 즉, 범위설정동작을 수행하기 전에 제1 메모리 블록(BLOCK<1>, 154)에 포함된 16개의 페이지(PAGE<0:15>) 전체가 검색범위에 포함되었지만, 범위설정동작을 수행한 후에는 2개의 페이지만 검색범위에 포함되도록 재설정한다.
여기서, 범위설정동작은, 제1 메모리 블록(BLOCK<1>, 154)에 포함된 다수의 페이지(PAGE<0:15>) 중 5개의 페이지(PAGE2, PAGE5, PAGE8, PAGE11, PAGE14) 각각의 상태를 확인한 결과에서 서로 반대 상태인 두 개의 페이지 사이에 포함된 K-1개인 2개의 페이지들을 검색범위로 다시 설정한다. 이때, 제1 메모리 블록(BLOCK<1>, 154)에 포함된 다수의 페이지(PAGE<0:15>) 중 5개의 페이지(PAGE2, PAGE5, PAGE8, PAGE11, PAGE14) 각각의 상태를 확인한 결과에서 제11 페이지(PAGE11)는 프로그램 상태이고 제14 페이지(PAGE14)는 소거 상태이다. 따라서, 범위설정동작을 통해 제11 페이지(PAGE11)와 제14 페이지(PAGE14) 사이에 포함된 2개의 페이지인 제12 페이지(PAGE12)와 제13 페이지(PAGE13)가 검색범위로 재설정된다.
이렇게, 범위설정동작을 통해 재설정된 검색범위에 포함된 K-1개의 페이지를 리니어 서치 방식을 통해 순차적으로 선택하고, 선택된 페이지들의 상태를 각각 확인하게 된다. 예컨대, 도 13b에 도시된 것처럼 범위설정동작을 통해 재설정된 검색범위에 포함된 2개의 페이지를 리니어 서치 방식을 통해 순차적으로 선택하고, 선택된 페이지들의 상태를 각각 확인하게 된다. 즉, 범위설정동작을 통해 제11 페이지(PAGE11)와 제14 페이지(PAGE14) 사이에 포함된 2개의 페이지인 제12 페이지(PAGE12)와 제13 페이지(PAGE13)가 검색범위로 재설정되고, 제12 페이지(PAGE12)와 제13 페이지(PAGE13)를 리니어 서치 방식을 통해 순차적으로 확인한다. 그 결과, 제12 페이지(PAGE12)는 프로그램 상태, 제13 페이지(PAGE13)는 프로그램 상태인 것을 확인할 수 있다. 이렇게, 검색범위가 재설정되고, 재설정된 검색범위에 포함된 페이지들의 상태를 리니어 서치 방식으로 각각 확인하면서, 제1 메모리 블록(BLOCK<1>, 154)에서 프로그램/소거 상태의 경계가 되는 페이지들, 즉, 제13 페이지(PAGE13) 및 제14 페이지(PAGE14)의 상태를 각각 확인할 수 있게 된다. 따라서, 제1 메모리 블록(BLOCK<1>, 154)에서 프로그램/소거 상태의 경계가 되는 소거 페이지는 제14 페이지(PAGE14)라는 것을 알 수 있게 된다.
그리고, 제2 메모리 블록(BLOCK<2>, 156)에 포함된 다수의 페이지(PAGE<0:15>)가 총 16개 페이지를 포함한다고 가정할 수 있다. 또한, 검색범위는 제2 메모리 블록(BLOCK<2>, 156)에 포함된 다수의 페이지(PAGE<0:15>) 전체, 즉, 16개의 페이지 전체가 된다. 또한, N을 5라고 가정할 수 있다. 그와 같은 경우, 총 16개의 페이지를 5로 분할한 값인 K는 3이 될 수 있다.
따라서, 컨트롤러(130)는, 제2 메모리 블록(BLOCK<2>, 156)에 포함된 다수의 페이지(PAGE<0:15>)에서 시작 페이지(PAGE0)를 기준으로 3개 페이지 간격마다 한 개의 페이지씩 선택하여 그 상태를 확인하게 된다. 즉, 컨트롤러(130)는, 제2 메모리 블록(BLOCK<2>, 156)에 포함된 제0 내지 제15 페이지(PAGE15) 중 제2 페이지(PAGE2)와 제5 페이지(PAGE5)와 제8 페이지(PAGE8)와 제11 페이지(PAGE11) 및 제14 페이지(PAGE14)를 선택하여 각각의 상태를 확인하게 된다.
그 결과, 제2 메모리 블록(BLOCK<2>, 156)의 제2 페이지(PAGE2)는 프로그램 상태, 제5 페이지(PAGE5)는 프로그램 상태, 제8 페이지(PAGE8)는 소거 상태, 제11 페이지(PAGE11)는 소거 상태, 제11 페이지(PAGE11)는 소거 상태인 것을 확인할 수 있다.
이렇게, 제2 메모리 블록(BLOCK<2>, 156)에 포함된 다수의 페이지(PAGE<0:15>) 중 5개의 페이지(PAGE2, PAGE5, PAGE8, PAGE11, PAGE14) 각각의 상태를 확인한 결과에 따라 K-1개인 2개의 페이지를 포함하도록 검색범위를 다시 설정하는 범위설정동작을 수행하게 된다. 즉, 범위설정동작을 수행하기 전에 제2 메모리 블록(BLOCK<2>, 156)에 포함된 16개의 페이지(PAGE<0:15>) 전체가 검색범위에 포함되었지만, 범위설정동작을 수행한 후에는 2개의 페이지만 검색범위에 포함되도록 재설정한다.
여기서, 범위설정동작은, 제2 메모리 블록(BLOCK<2>, 156)에 포함된 다수의 페이지(PAGE<0:15>) 중 5개의 페이지(PAGE2, PAGE5, PAGE8, PAGE11, PAGE14) 각각의 상태를 확인한 결과에서 서로 반대 상태인 두 개의 페이지 사이에 포함된 K-1개인 2개의 페이지들을 검색범위로 다시 설정한다. 이때, 제2 메모리 블록(BLOCK<2>, 156)에 포함된 다수의 페이지(PAGE<0:15>) 중 5개의 페이지(PAGE2, PAGE5, PAGE8, PAGE11, PAGE14) 각각의 상태를 확인한 결과에서 제5 페이지(PAGE5)는 프로그램 상태이고 제8 페이지(PAGE8)는 소거 상태이다. 따라서, 범위설정동작을 통해 제5 페이지(PAGE5)와 제8 페이지(PAGE8) 사이에 포함된 2개의 페이지인 제6 페이지(PAGE6)와 제7 페이지(PAGE7)가 검색범위로 재설정된다.
이렇게, 범위설정동작을 통해 재설정된 검색범위에 포함된 K-1개의 페이지를 리니어 서치 방식을 통해 순차적으로 선택하고, 선택된 페이지들의 상태를 각각 확인하게 된다. 예컨대, 도 13b에 도시된 것처럼 범위설정동작을 통해 재설정된 검색범위에 포함된 2개의 페이지를 리니어 서치 방식을 통해 순차적으로 선택하고, 선택된 페이지들의 상태를 각각 확인하게 된다. 즉, 범위설정동작을 통해 제5 페이지(PAGE5)와 제8 페이지(PAGE8) 사이에 포함된 2개의 페이지인 제6 페이지(PAGE6)와 제7 페이지(PAGE7)가 검색범위로 재설정되고, 제6 페이지(PAGE6)와 제7 페이지(PAGE7)를 리니어 서치 방식을 통해 순차적으로 확인한다. 그 결과, 제6 페이지(PAGE6)는 프로그램 상태, 제7 페이지(PAGE7)는 소거 상태인 것을 확인할 수 있다. 이렇게, 검색범위가 재설정되고, 재설정된 검색범위에 포함된 페이지들의 상태를 리니어 서치 방식으로 각각 확인하면서, 제2 메모리 블록(BLOCK<2>, 156)에서 프로그램/소거 상태의 경계가 되는 페이지들, 즉, 제6 페이지(PAGE6) 및 제7 페이지(PAGE7)의 상태를 각각 확인할 수 있게 된다. 따라서, 제2 메모리 블록(BLOCK<2>, 156)에서 프로그램/소거 상태의 경계가 되는 소거 페이지는 제7 페이지(PAGE7)라는 것을 알 수 있게 된다.
전술한 예시와 같이 도 13b에 도시된 컨트롤러(130)의 스캔 동작에서는, 검색범위에 포함된 전체 페이지를 1/N로 분할한 K개 페이지 간격마다 한 개의 페이지씩만을 선택하는 방식을 통해 비순차적으로 페이지들을 선택하는 방식을 사용한다. 따라서, 다수의 페이지(PAGE<0:15>)에 포함된 전체 페이지 개수 중 일부 개수의 페이지만 프로그램/소거 상태를 확인한 후, 프로그램/소거 상태의 경계가 되는 소거 페이지를 검색하는 것이 가능하다.
도 13c를 참조하면, 본 발명의 실시예에 따른 컨트롤러(130)의 스캔 동작의 다른 예를 통해 도 12에 도시된 메모리 장치(150)의 제1 메모리 블록(BLOCK<1>, 154)과 제2 메모리 블록(BLOCK<2>, 156)에서 프로그램/소거 상태의 경계가 되는 페이지를 검색하는 방법을 알 수 있다.
구체적으로, 도 13c에 도시된 컨트롤러(130)의 스캔 동작에서는, 검색범위에 포함된 전체 페이지를 1/N개로 분할한 K개 페이지 간격마다 한 개의 페이지씩 선택하여 그 상태를 확인하고, 확인결과에 따라 K-1개씩의 페이지를 포함하도록 검색범위를 다시 설정하는 범위설정동작을 K-1개의 개수가 설정된 개수보다 작아질 때까지 반복한다. 이때, 스캔 동작 초기에 오픈 블록에 포함된 다수의 페이지 전체를 검색범위로 설정한다.
이때, 도 13c에 도시된 컨트롤러(130)의 스캔 동작에서 범위설정동작은, 검색범위에 포함된 전체 페이지를 1/N개로 분할한 K개 페이지 간격마다 한 개의 페이지씩 선택하여 선택된 페이지들 각각의 프로그램/소거 상태를 확인하되, 서로 반대 상태인 두 개의 페이지 사이에 포함된 K-1개의 페이지들을 검색범위로 다시 설정하는 동작이다.
또한, 도 13c에 도시된 컨트롤러(130)의 스캔 동작은, 범위설정동작을 통해 K-1의 개수가 설정된 개수보다 작아진 뒤, 검색범위에 포함된 K-1개의 페이지를 리니어 서치(linear search) 방식을 통해 순차적으로 선택하고, 선택된 페이지들의 상태를 각각 확인하는 방식을 사용한다.
예컨대, 제1 메모리 블록(BLOCK<1>, 154)에 포함된 다수의 페이지(PAGE<0:15>)가 총 16개 페이지를 포함한다고 가정할 수 있다. 또한, 초기 동작에서 검색범위는 제1 메모리 블록(BLOCK<1>, 154)에 포함된 다수의 페이지(PAGE<0:15>) 전체, 즉, 16개의 페이지 전체가 된다. 또한, N을 2라고 가정할 수 있다. 그와 같은 경우, 총 16개의 페이지를 2로 분할한 값인 K는 8이 될 수 있다.
따라서, 컨트롤러(130)는, 제1 메모리 블록(BLOCK<1>, 154)에 포함된 다수의 페이지(PAGE<0:15>)에서 시작 페이지(PAGE0)를 기준으로 8개 페이지 간격마다 한 개의 페이지씩 선택하여 그 상태를 확인하게 된다. 즉, 컨트롤러(130)는, 제1 메모리 블록(BLOCK<1>, 154)에 포함된 제0 내지 제15 페이지(PAGE15) 중 제7 페이지(PAGE7) 및 제15 페이지(PAGE15)를 선택하여 각각의 상태를 확인하게 된다.
그 결과, 제1 메모리 블록(BLOCK<1>, 154)의 제7 페이지(PAGE7)는 프로그램 상태, 제15 페이지(PAGE15)는 소거 상태인 것을 확인할 수 있다.
이렇게, 제1 메모리 블록(BLOCK<1>, 154)에 포함된 다수의 페이지(PAGE<0:15>) 중 2개의 페이지(PAGE7, PAGE15) 각각의 상태를 확인한 결과에 따라 K-1개인 7개의 페이지를 포함하도록 검색범위를 다시 설정하는 범위설정동작을 수행하게 된다. 즉, 범위설정동작을 수행하기 전에 제1 메모리 블록(BLOCK<1>, 154)에 포함된 16개의 페이지(PAGE<0:15>) 전체가 검색범위에 포함되었지만, 범위설정동작을 수행한 후에는 7개의 페이지만 검색범위에 포함되도록 재설정한다.
여기서, 범위설정동작은, 제1 메모리 블록(BLOCK<1>, 154)에 포함된 다수의 페이지(PAGE<0:15>) 중 2개의 페이지(PAGE7, PAGE15) 각각의 상태를 확인한 결과에서 서로 반대 상태인 두 개의 페이지 사이에 포함된 K-1개인 7개의 페이지들을 검색범위로 다시 설정한다. 이때, 제1 메모리 블록(BLOCK<1>, 154)에 포함된 다수의 페이지(PAGE<0:15>) 중 2개의 페이지(PAGE7, PAGE15) 각각의 상태를 확인한 결과에서 제7 페이지(PAGE7)는 프로그램 상태이고 제15 페이지(PAGE15)는 소거 상태이다. 따라서, 범위설정동작을 통해 제7 페이지(PAGE7)와 제15 페이지(PAGE15) 사이에 포함된 7개의 페이지인 제8 페이지(PAGE8)와 제9 페이지(PAGE9)와 제10 페이지(PAGE10)와 제11 페이지(PAGE11)와 제12 페이지(PAGE12) 및 제13 페이지(PAGE13)가 검색범위로 재설정된다.
이렇게, 범위설정동작을 통해 검색범위가 재설정되면, 재설정된 검색범위에 포함된 페이지의 개수인 K-1개가 설정된 개수보다 작은지 여부를 확인한다.
만약, 범위설정동작을 통해 재설정된 검색범위에 포함된 페이지의 개수인 K-1개가 설정된 개수보다 큰 경우, 범위설정동작을 통해 재설정된 검색범위에 포함된 K-1개의 페이지를 다시 1/N로 분할하여 'K'의 값을 새롭게 설정한다. 예컨대, 도 13c에는 도시된 것처럼, 재설정된 검색범위에 포함된 페이지의 개수인 K-1개가 7개일 때, 설정된 개수를 3개라고 가정할 수 있다. 즉, 재설정된 검색범위에 포함된 페이지 개수가 설정된 개수보다 큰 경우라고 가정할 수 있다.
따라서, 컨트롤러는, 재설정된 검색범위에 포함된 7개의 페이지를 다시 N개인 2로 분할하여 K의 값을 3이라는 새로운 값으로 다시 설정하게 된다. 예컨대, 컨트롤러(130)는, 제1 메모리 블록(BLOCK<1>, 154) 포함된 다수의 페이지(PAGE<0:15>) 중 재설정된 검색범위에 포함된 제8 내지 제14 페이지(PAGE<8:14>)에서 첫 페이지인 제8 페이지(PAGE8)를 기준으로 3개 페이지 간격마다 하나의 페이지씩 선택하여 그 상태를 확인하게 된다. 즉, 컨트롤러(130)는, 제1 메모리 블록(BLOCK<1>, 154) 포함된 다수의 페이지(PAGE<0:15>) 중 재설정된 검색범위에 포함된 제8 내지 제14 페이지(PAGE<8:14>)에서 제10 페이지(PAGE10) 및 제13 페이지(PAGE13)를 선택하여 각각의 상태를 확인하게 된다.
그 결과, 제1 메모리 블록(BLOCK<1>, 154)에 포함된 제10 페이지(PAGE10)는 프로그램 상태이고, 제13 페이지(PAGE13)는 프로그램 상태인 것을 확인할 수 있다.
이렇게, 제1 메모리 블록(BLOCK<1>, 154)에서 재설정된 검색범위에 포함된 제8 내지 제14 페이지(PAGE<8:14>) 중 2개의 페이지(PAGE10, PAGE13) 각각의 상태를 확인한 결과에 따라 K-1개인 2개의 페이지를 포함하도록 검색범위를 다시 설정하는 범위설정동작을 수행하여야 한다.
그런데, 범위설정동작을 수행하기 위해 제1 메모리 블록(BLOCK<1>, 154)에서 재설정된 검색범위에 포함된 제8 내지 제14 페이지(PAGE<8:14>) 중 2개의 페이지(PAGE10, PAGE13) 각각의 상태를 확인한 결과를 살펴보면, 모두 프로그램 상태로써 서로 반대되는 상태를 갖는 페이지가 확인되지 않은 것을 알 수 있다. 하지만, 제1 메모리 블록(BLOCK<1>, 154)에서 재설정된 검색범위에 포함된 제8 내지 제14 페이지(PAGE<8:14>) 중 2개의 페이지(PAGE10, PAGE13) 각각의 상태가 프로그램 상태라는 것으로부터 소거 상태의 페이지는 제13 페이지(PAGE13)보다 물리적으로 낮은 위치라는 것을 유추할 수 있다. 또한, 초기 검색범위에서 제15 페이지(PAGE15)가 소거 상태로 확인된 바 있다.
따라서, 제1 메모리 블록(BLOCK<1>, 154)에서 재설정된 검색범위에 포함된 제8 내지 제14 페이지(PAGE<8:14>) 중 2개의 페이지(PAGE10, PAGE13) 각각의 상태를 확인한 결과에 따라 다시 재설정된 검색범위는 제13 페이지(PAGE13)보다 물리적으로 낮은 위치에 있으며, 이전에 확인된 제15 페이지(PAGE15)보다 물리적으로 높은 위치에 있는 제14 페이지(PAGE14)가 될 것이다. 즉, 제1 메모리 블록(BLOCK<1>, 154)에서 재설정된 검색범위에 포함된 제8 내지 제14 페이지(PAGE<8:14>) 중 2개의 페이지(PAGE10, PAGE13) 각각의 상태를 확인한 결과에 따라 다시 재설정된 검색범위는 1개의 페이지가 되고, 이는 설정된 개수인 3보다 작은 값이다. 때문에, 도 13b에 도시된 것처럼 제14 페이지(PAGE14)의 상태를 확인하고, 그 결과 제14 페이지(PAGE14)가 소거 상태라는 것을 알 수 있다.
이렇게, 검색범위가 재설정되고, 재설정된 검색범위에 포함된 페이지들의 상태를 각각 확인하고, 확인결과에 따라 검색범위에 포함된 페이지들의 개수가 설정된 개수 이하가 될 때까지 또 다시 검색범위를 재설정하면서, 제1 메모리 블록(BLOCK<1>, 154)에서 프로그램/소거 상태의 경계가 되는 페이지들, 즉, 제13 페이지(PAGE13) 및 제14 페이지(PAGE14)의 상태를 각각 확인할 수 있게 된다. 따라서, 제1 메모리 블록(BLOCK<1>, 154)에서 프로그램/소거 상태의 경계가 되는 소거 페이지는 제14 페이지(PAGE14)라는 것을 알 수 있게 된다.
그리고, 제2 메모리 블록(BLOCK<2>, 156)에 포함된 다수의 페이지(PAGE<0:15>)가 총 16개 페이지를 포함한다고 가정할 수 있다. 또한, 초기 동작에서 검색범위는 제2 메모리 블록(BLOCK<2>, 156)에 포함된 다수의 페이지(PAGE<0:15>) 전체, 즉, 16개의 페이지 전체가 된다. 또한, N을 2라고 가정할 수 있다. 그와 같은 경우, 총 16개의 페이지를 2로 분할한 값인 K는 8이 될 수 있다.
따라서, 컨트롤러(130)는, 제2 메모리 블록(BLOCK<2>, 156)에 포함된 다수의 페이지(PAGE<0:15>)에서 시작 페이지(PAGE0)를 기준으로 8개 페이지 간격마다 한 개의 페이지씩 선택하여 그 상태를 확인하게 된다. 즉, 컨트롤러(130)는, 제2 메모리 블록(BLOCK<2>, 156)에 포함된 제0 내지 제15 페이지(PAGE15) 중 제7 페이지(PAGE7) 및 제15 페이지(PAGE15)를 선택하여 각각의 상태를 확인하게 된다.
그 결과, 제2 메모리 블록(BLOCK<2>, 156)의 제7 페이지(PAGE7)는 소거 상태, 제15 페이지(PAGE15)는 소거 상태인 것을 확인할 수 있다.
이렇게, 제2 메모리 블록(BLOCK<2>, 156)에 포함된 다수의 페이지(PAGE<0:15>) 중 2개의 페이지(PAGE7, PAGE15) 각각의 상태를 확인한 결과에 따라 K-1개인 7개의 페이지를 포함하도록 검색범위를 다시 설정하는 범위설정동작을 수행하게 된다. 즉, 범위설정동작을 수행하기 전에 제2 메모리 블록(BLOCK<2>, 156)에 포함된 16개의 페이지(PAGE<0:15>) 전체가 검색범위에 포함되었지만, 범위설정동작을 수행한 후에는 7개의 페이지만 검색범위에 포함되도록 재설정한다.
여기서, 범위설정동작은, 제2 메모리 블록(BLOCK<2>, 156)에 포함된 다수의 페이지(PAGE<0:15>) 중 2개의 페이지(PAGE7, PAGE15) 각각의 상태를 확인한 결과에서 서로 반대 상태인 두 개의 페이지 사이에 포함된 K-1개인 7개의 페이지들을 검색범위로 다시 설정한다. 이때, 제2 메모리 블록(BLOCK<2>, 156)에 포함된 다수의 페이지(PAGE<0:15>) 중 2개의 페이지(PAGE7, PAGE15) 각각의 상태를 확인한 결과에서 제7 페이지(PAGE7)와 제15 페이지(PAGE15)가 모두 소거 상태이다. 하지만, 제7 페이지(PAGE7)와 제15 페이지(PAGE15)가 모두 소거 상태라는 것으로부터 프로그램 상태의 페이지는 제7 페이지(PAGE7)보다 물리적으로 높은 위치라는 것을 유추할 수 있다.
따라서, 제1 메모리 블록(BLOCK<1>, 154)에서 검색범위에 포함된 제0 내지 제15 페이지(PAGE15) 중 2개의 페이지(PAGE7, PAGE15) 각각의 상태를 확인한 결과에 따라 범위설정동작을 통해 재설정된 검색범위는 제7 페이지(PAGE7)보다 물리적으로 높은 위치에 포함된 7개의 페이지인 제0 페이지(PAGE0)와 제1 페이지(PAGE1)와 제2 페이지(PAGE2)와 제3 페이지(PAGE3)와 제4 페이지(PAGE4)와 제5 페이지(PAGE5) 및 제6 페이지(PAGE6)가 된다.
이렇게, 범위설정동작을 통해 검색범위가 재설정되면, 재설정된 검색범위에 포함된 페이지의 개수인 K-1개가 설정된 개수보다 작은지 여부를 확인한다.
만약, 범위설정동작을 통해 재설정된 검색범위에 포함된 페이지의 개수인 K-1개가 설정된 개수보다 큰 경우, 범위설정동작을 통해 재설정된 검색범위에 포함된 K-1개의 페이지를 다시 1/N로 분할하여 'K'의 값을 새롭게 설정한다. 예컨대, 도 13c에는 도시된 것처럼, 재설정된 검색범위에 포함된 페이지의 개수인 K-1개가 7개일 때, 설정된 개수를 3개라고 가정할 수 있다. 즉, 재설정된 검색범위에 포함된 페이지 개수가 설정된 개수보다 큰 경우라고 가정할 수 있다.
따라서, 컨트롤러는, 재설정된 검색범위에 포함된 7개의 페이지를 다시 N개인 2로 분할하여 K의 값을 3이라는 새로운 값으로 다시 설정하게 된다. 예컨대, 컨트롤러(130)는, 제2 메모리 블록(BLOCK<2>, 156) 포함된 다수의 페이지(PAGE<0:15>) 중 재설정된 검색범위에 포함된 제0 내지 제6 페이지(PAGE<0:6>)에서 첫 페이지인 제0 페이지(PAGE0)를 기준으로 3개 페이지 간격마다 하나의 페이지씩 선택하여 그 상태를 확인하게 된다. 즉, 컨트롤러(130)는, 제2 메모리 블록(BLOCK<2>, 156) 포함된 다수의 페이지(PAGE<0:15>) 중 재설정된 검색범위에 포함된 제0 내지 제6 페이지(PAGE<0:6>)에서 제2 페이지(PAGE2) 및 제5 페이지(PAGE5)를 선택하여 각각의 상태를 확인하게 된다.
그 결과, 제2 메모리 블록(BLOCK<2>, 156)에 포함된 제2 페이지(PAGE2)는 프로그램 상태이고, 제5 페이지(PAGE5)는 프로그램 상태인 것을 확인할 수 있다.
이렇게, 제2 메모리 블록(BLOCK<2>, 156)에서 재설정된 검색범위에 포함된 제0 내지 제6 페이지(PAGE<0:6>) 중 2개의 페이지(PAGE2, PAGE5) 각각의 상태를 확인한 결과에 따라 K-1개인 2개의 페이지를 포함하도록 검색범위를 다시 설정하는 범위설정동작을 수행하여야 한다.
그런데, 범위설정동작을 수행하기 위해 제2 메모리 블록(BLOCK<2>, 156)에서 재설정된 검색범위에 포함된 제0 내지 제6 페이지(PAGE<0:6>) 중 2개의 페이지(PAGE2, PAGE5) 각각의 상태를 확인한 결과를 살펴보면, 모두 프로그램 상태로써 서로 반대되는 상태를 갖는 페이지가 확인되지 않은 것을 알 수 있다. 하지만, 제2 메모리 블록(BLOCK<2>, 156)에서 재설정된 검색범위에 포함된 제0 내지 제6 페이지(PAGE<0:6>) 중 2개의 페이지(PAGE2, PAGE5) 각각의 상태가 프로그램 상태라는 것으로부터 소거 상태의 페이지는 제5 페이지(PAGE5)보다 물리적으로 낮은 위치라는 것을 유추할 수 있다. 또한, 초기 검색범위에서 제7 페이지(PAGE7)가 소거 상태로 확인된 바 있다.
따라서, 제2 메모리 블록(BLOCK<2>, 156)에서 재설정된 검색범위에 포함된 제0 내지 제6 페이지(PAGE<0:6>) 중 2개의 페이지(PAGE2, PAGE5) 각각의 상태를 확인한 결과에 따라 다시 재설정된 검색범위는 제5 페이지(PAGE5)보다 물리적으로 낮은 위치에 있으며, 이전에 확인된 제7 페이지(PAGE7)보다 물리적으로 높은 위치에 있는 제6 페이지(PAGE6)가 될 것이다. 즉, 제2 메모리 블록(BLOCK<2>, 156)에서 재설정된 검색범위에 포함된 제0 내지 제6 페이지(PAGE<0:6>) 중 2개의 페이지(PAGE2, PAGE5) 각각의 상태를 확인한 결과에 따라 다시 재설정된 검색범위는 1개의 페이지가 되고, 이는 설정된 개수인 3보다 작은 값이다. 때문에, 도 13b에 도시된 것처럼 제6 페이지(PAGE6)의 상태를 확인하고, 그 결과 제6 페이지(PAGE6)가 프로그램 상태라는 것을 알 수 있다.
이렇게, 검색범위가 재설정되고, 재설정된 검색범위에 포함된 페이지들의 상태를 각각 확인하고, 확인결과에 따라 검색범위에 포함된 페이지들의 개수가 설정된 개수 이하가 될 때까지 또 다시 검색범위를 재설정하면서, 제2 메모리 블록(BLOCK<2>, 156)에서 프로그램/소거 상태의 경계가 되는 페이지들, 즉, 제6 페이지(PAGE6) 및 제7 페이지(PAGE7)의 상태를 각각 확인할 수 있게 된다. 따라서, 제2 메모리 블록(BLOCK<2>, 156)에서 프로그램/소거 상태의 경계가 되는 소거 페이지는 제7 페이지(PAGE7)라는 것을 알 수 있게 된다.
전술한 예시와 같이 도 13c에 도시된 컨트롤러(130)의 스캔 동작에서는, 검색범위에 포함된 전체 페이지를 1/N로 분할한 K개 페이지 간격마다 한 개의 페이지씩만을 선택하는 방식을 통해 비순차적으로 페이지들을 선택하는 방식을 사용한다. 따라서, 다수의 페이지(PAGE<0:15>)에 포함된 전체 페이지 개수 중 일부 개수의 페이지만 프로그램/소거 상태를 확인한 후, 프로그램/소거 상태의 경계가 되는 소거 페이지를 검색하는 것이 가능하다.
또한, 오픈 블록인 제1 메모리 블록(BLOCK<1>, 154)과 제2 메모리 블록(BLOCK<2>, 156) 각각에 포함된 다수의 페이지(PAGE<0:15>)가 초기 검색범위로 설정되고, K-1개가 설정된 개수보다 큰 값인 경우, K-1개를 포함하도록 검색범위를 재설정하는 범위설정동작을 사용하기 때문에, 오픈 블록인 제1 메모리 블록(BLOCK<1>, 154)과 제2 메모리 블록(BLOCK<2>, 156) 각각에 포함된 다수의 페이지(PAGE<0:15>) 중 직접적으로 선택하여 확인하는 페이지의 개수를 크게 감소시킬 수 있다.
도 13d를 참조하면, 본 발명의 실시예에 따른 컨트롤러(130)의 스캔 동작의 또 다른 예를 통해 도 12에 도시된 메모리 장치(150)의 제1 메모리 블록(BLOCK<1>, 154)과 제2 메모리 블록(BLOCK<2>, 156)에서 프로그램/소거 상태의 경계가 되는 페이지를 검색하는 방법을 알 수 있다.
구체적으로, 도 13d에 도시된 컨트롤러(130)의 스캔 동작에서는, 검색범위에 포함된 전체 페이지를 1/N개로 분할한 K개 페이지 간격마다 한 개의 페이지씩 선택하여 그 상태를 확인한다. 이때, 오픈 블록에 포함된 다수의 페이지 전체를 검색범위로 설정한다.
이때, 도 13d에 도시된 컨트롤러(130)의 스캔 동작에서 범위설정동작은, 검색범위에 포함된 전체 페이지를 1/N개로 분할한 K개 페이지 간격마다 한 개의 페이지씩 선택하여 선택된 페이지들 각각의 프로그램/소거 상태를 확인하되, 서로 반대 상태인 두 개의 페이지 사이에 포함된 K-1개의 페이지들을 검색범위로 다시 설정하는 동작이다.
또한, 도 13d에 도시된 컨트롤러(130)의 스캔 동작은, 범위설정동작을 통해 재설정된 검색범위에 포함된 K-1개의 페이지를 바이너리 서치(binary search) 방식을 통해 비순차적으로 선택하고, 선택된 페이지들의 상태를 각각 확인하는 방식을 사용한다.
예컨대, 제1 메모리 블록(BLOCK<1>, 154)에 포함된 다수의 페이지(PAGE<0:15>)가 총 16개 페이지를 포함한다고 가정할 수 있다. 또한, 초기 동작에서 검색범위는 제1 메모리 블록(BLOCK<1>, 154)에 포함된 다수의 페이지(PAGE<0:15>) 전체, 즉, 16개의 페이지 전체가 된다. 또한, N을 2라고 가정할 수 있다. 그와 같은 경우, 총 16개의 페이지를 2로 분할한 값인 K는 8이 될 수 있다.
따라서, 컨트롤러(130)는, 제1 메모리 블록(BLOCK<1>, 154)에 포함된 다수의 페이지(PAGE<0:15>)에서 시작 페이지(PAGE0)를 기준으로 8개 페이지 간격마다 한 개의 페이지씩 선택하여 그 상태를 확인하게 된다. 즉, 컨트롤러(130)는, 제1 메모리 블록(BLOCK<1>, 154)에 포함된 제0 내지 제15 페이지(PAGE15) 중 제7 페이지(PAGE7) 및 제15 페이지(PAGE15)를 선택하여 각각의 상태를 확인하게 된다.
그 결과, 제1 메모리 블록(BLOCK<1>, 154)의 제7 페이지(PAGE7)는 프로그램 상태, 제15 페이지(PAGE15)는 소거 상태인 것을 확인할 수 있다.
이렇게, 제1 메모리 블록(BLOCK<1>, 154)에 포함된 다수의 페이지(PAGE<0:15>) 중 2개의 페이지(PAGE7, PAGE15) 각각의 상태를 확인한 결과에 따라 K-1개인 7개의 페이지를 포함하도록 검색범위를 다시 설정하는 범위설정동작을 수행하게 된다. 즉, 범위설정동작을 수행하기 전에 제1 메모리 블록(BLOCK<1>, 154)에 포함된 16개의 페이지(PAGE<0:15>) 전체가 검색범위에 포함되었지만, 범위설정동작을 수행한 후에는 7개의 페이지만 검색범위에 포함되도록 재설정한다.
여기서, 범위설정동작은, 제1 메모리 블록(BLOCK<1>, 154)에 포함된 다수의 페이지(PAGE<0:15>) 중 2개의 페이지(PAGE7, PAGE15) 각각의 상태를 확인한 결과에서 서로 반대 상태인 두 개의 페이지 사이에 포함된 K-1개인 7개의 페이지들을 검색범위로 다시 설정한다. 이때, 제1 메모리 블록(BLOCK<1>, 154)에 포함된 다수의 페이지(PAGE<0:15>) 중 2개의 페이지(PAGE7, PAGE15) 각각의 상태를 확인한 결과에서 제7 페이지(PAGE7)는 프로그램 상태이고 제15 페이지(PAGE15)는 소거 상태이다. 따라서, 범위설정동작을 통해 제7 페이지(PAGE7)와 제15 페이지(PAGE15) 사이에 포함된 7개의 페이지인 제8 페이지(PAGE8)와 제9 페이지(PAGE9)와 제10 페이지(PAGE10)와 제11 페이지(PAGE11)와 제12 페이지(PAGE12) 및 제13 페이지(PAGE13)가 검색범위로 재설정된다.
이렇게, 범위설정동작을 통해 재설정된 검색범위에 포함된 K-1개의 페이지를 바이너리 서치 방식을 통해 순차적으로 선택하고, 선택된 페이지들의 상태를 각각 확인하게 된다. 예컨대, 도 13d에 도시된 것처럼 범위설정동작을 통해 재설정된 검색범위에 포함된 7개의 페이지를 바이너리 서치 방식을 통해 비순차적으로 선택하고, 선택된 페이지들의 상태를 각각 확인하게 된다. 즉, 제7 페이지(PAGE7)와 제15 페이지(PAGE15) 사이에 포함된 7개의 페이지인 제8 페이지(PAGE8)와 제9 페이지(PAGE9)와 제10 페이지(PAGE10)와 제11 페이지(PAGE11)와 제12 페이지(PAGE12) 및 제13 페이지(PAGE13)가 검색범위로 재설정되고, 이를 바이너리 서치 방식을 통해 비순차적으로 확인한다.
이때, 도 13d에 개시된 바이너리 서치 방식의 구체적인 동작은 도 13a에서 충분히 설명한 바 있다. 따라서, 도 13d에서는 간단하게 설명하도록 하겠다.
먼저, 범위설정동작을 통해 재설정된 검색범위인 제8 내지 제14 페이지(PAGE<8:14>) 중에서 바이너리 서치 방식을 통해 제11 페이지(PAGE11)가 선택된다. 선택된 제11 페이지(PAGE11)의 상태는 프로그램 상태로 확인된다. 따라서, 제11 페이지(PAGE11)에 이어서 바이너리 서치 방식을 통해 선택되는 페이지는 제13 페이지(PAGE13)가 된다. 선택된 제13 페이지(PAGE13)의 상태는 프로그램 상태로 확인된다. 따라서, 제13 페이지(PAGE13)에 이어서 바이너리 서치 방식을 통해 선택되는 페이지는 제14 페이지가 된다. 선택된 제14 페이지(PAGE14)의 상태는 소거 상태로 확인된다. 이렇게, 검색범위가 재설정되고, 재설정된 검색범위에 포함된 페이지들의 상태를 바이너리 서치 방식으로 각각 확인하면서, 제1 메모리 블록(BLOCK<1>, 154)에서 프로그램/소거 상태의 경계가 되는 페이지들, 즉, 제13 페이지(PAGE13) 및 제14 페이지(PAGE14)의 상태를 각각 확인할 수 있게 된다. 따라서, 제1 메모리 블록(BLOCK<1>, 154)에서 프로그램/소거 상태의 경계가 되는 소거 페이지는 제14 페이지(PAGE14)라는 것을 알 수 있게 된다.
그리고, 제2 메모리 블록(BLOCK<2>, 156)에 포함된 다수의 페이지(PAGE<0:15>)가 총 16개 페이지를 포함한다고 가정할 수 있다. 또한, 초기 동작에서 검색범위는 제2 메모리 블록(BLOCK<2>, 156)에 포함된 다수의 페이지(PAGE<0:15>) 전체, 즉, 16개의 페이지 전체가 된다. 또한, N을 2라고 가정할 수 있다. 그와 같은 경우, 총 16개의 페이지를 2로 분할한 값인 K는 8이 될 수 있다.
따라서, 컨트롤러(130)는, 제2 메모리 블록(BLOCK<2>, 156)에 포함된 다수의 페이지(PAGE<0:15>)에서 시작 페이지(PAGE0)를 기준으로 8개 페이지 간격마다 한 개의 페이지씩 선택하여 그 상태를 확인하게 된다. 즉, 컨트롤러(130)는, 제2 메모리 블록(BLOCK<2>, 156)에 포함된 제0 내지 제15 페이지(PAGE15) 중 제7 페이지(PAGE7) 및 제15 페이지(PAGE15)를 선택하여 각각의 상태를 확인하게 된다.
그 결과, 제2 메모리 블록(BLOCK<2>, 156)의 제7 페이지(PAGE7)는 소거 상태, 제15 페이지(PAGE15)는 소거 상태인 것을 확인할 수 있다.
이렇게, 제2 메모리 블록(BLOCK<2>, 156)에 포함된 다수의 페이지(PAGE<0:15>) 중 2개의 페이지(PAGE7, PAGE15) 각각의 상태를 확인한 결과에 따라 K-1개인 7개의 페이지를 포함하도록 검색범위를 다시 설정하는 범위설정동작을 수행하게 된다. 즉, 범위설정동작을 수행하기 전에 제2 메모리 블록(BLOCK<2>, 156)에 포함된 16개의 페이지(PAGE<0:15>) 전체가 검색범위에 포함되었지만, 범위설정동작을 수행한 후에는 7개의 페이지만 검색범위에 포함되도록 재설정한다.
여기서, 범위설정동작은, 제2 메모리 블록(BLOCK<2>, 156)에 포함된 다수의 페이지(PAGE<0:15>) 중 2개의 페이지(PAGE7, PAGE15) 각각의 상태를 확인한 결과에서 서로 반대 상태인 두 개의 페이지 사이에 포함된 K-1개인 7개의 페이지들을 검색범위로 다시 설정한다. 이때, 제2 메모리 블록(BLOCK<2>, 156)에 포함된 다수의 페이지(PAGE<0:15>) 중 2개의 페이지(PAGE7, PAGE15) 각각의 상태를 확인한 결과에서 제7 페이지(PAGE7)와 제15 페이지(PAGE15)가 모두 소거 상태이다. 하지만, 제7 페이지(PAGE7)와 제15 페이지(PAGE15)가 모두 소거 상태라는 것으로부터 프로그램 상태의 페이지는 제7 페이지(PAGE7)보다 물리적으로 높은 위치라는 것을 유추할 수 있다.
따라서, 제1 메모리 블록(BLOCK<1>, 154)에서 검색범위에 포함된 제0 내지 제15 페이지(PAGE15) 중 2개의 페이지(PAGE7, PAGE15) 각각의 상태를 확인한 결과에 따라 범위설정동작을 통해 재설정된 검색범위는 제7 페이지(PAGE7)보다 물리적으로 높은 위치에 포함된 7개의 페이지인 제0 페이지(PAGE0)와 제1 페이지(PAGE1)와 제2 페이지(PAGE2)와 제3 페이지(PAGE3)와 제4 페이지(PAGE4)와 제5 페이지(PAGE5) 및 제6 페이지(PAGE6)가 된다.
이렇게, 범위설정동작을 통해 재설정된 검색범위에 포함된 K-1개의 페이지를 바이너리 서치 방식을 통해 순차적으로 선택하고, 선택된 페이지들의 상태를 각각 확인하게 된다. 예컨대, 도 13d에 도시된 것처럼 범위설정동작을 통해 재설정된 검색범위에 포함된 7개의 페이지를 바이너리 서치 방식을 통해 비순차적으로 선택하고, 선택된 페이지들의 상태를 각각 확인하게 된다. 즉, 제0 페이지(PAGE0)와 제7 페이지(PAGE7) 사이에 포함된 7개의 페이지인 제0 페이지(PAGE0)와 제1 페이지(PAGE1)와 제2 페이지(PAGE2)와 제3 페이지(PAGE3)와 제4 페이지(PAGE4)와 제5 페이지(PAGE5) 및 제6 페이지(PAGE6)가 검색범위로 재설정되고, 이를 바이너리 서치 방식을 통해 비순차적으로 확인한다.
이때, 도 13d에 개시된 바이너리 서치 방식의 구체적인 동작은 도 13a에서 충분히 설명한 바 있다. 따라서, 도 13d에서는 간단하게 설명하도록 하겠다.
먼저, 범위설정동작을 통해 재설정된 검색범위인 제0 내지 제6 페이지(PAGE<0:6>) 중에서 바이너리 서치 방식을 통해 제3 페이지(PAGE3)가 선택된다. 선택된 제3 페이지(PAGE3)의 상태는 프로그램 상태로 확인된다. 따라서, 제3 페이지(PAGE3)에 이어서 바이너리 서치 방식을 통해 선택되는 페이지는 제5 페이지(PAGE5)가 된다. 선택된 제5 페이지(PAGE5)의 상태는 프로그램 상태로 확인된다. 따라서, 제5 페이지(PAGE5)에 이어서 바이너리 서치 방식을 통해 선택되는 페이지는 제6 페이지가 된다. 선택된 제6 페이지(PAGE6)의 상태는 프로그램 상태로 확인된다. 이렇게, 검색범위가 재설정되고, 재설정된 검색범위에 포함된 페이지들의 상태를 바이너리 서치 방식으로 각각 확인하면서, 제2 메모리 블록(BLOCK<2>, 156)에서 프로그램/소거 상태의 경계가 되는 페이지들, 즉, 제6 페이지(PAGE6) 및 제7 페이지(PAGE7)의 상태를 각각 확인할 수 있게 된다. 따라서, 제2 메모리 블록(BLOCK<2>, 156)에서 프로그램/소거 상태의 경계가 되는 소거 페이지는 제7 페이지(PAGE7)라는 것을 알 수 있게 된다.
도 13e 및 도 13f를 참조하면, 본 발명의 실시예에 따른 컨트롤러(130)의 스캔 동작의 또 다른 예를 통해 도 12에 도시된 메모리 장치(150)의 제1 메모리 블록(BLOCK<1>, 154)과 제2 메모리 블록(BLOCK<2>, 156)에서 프로그램/소거 상태의 경계가 되는 페이지를 검색하는 방법을 알 수 있다.
구체적으로, 도 13e 및 도 13f에 도시된 컨트롤러(130)의 스캔 동작에서는, 오픈 블록인 제1 메모리 블록(BLOCK<1>, 154)과 제2 메모리 블록(BLOCK<2>, 156) 각각에 포함된 다수의 페이지(PAGE<0:15>) 중 시작 페이지(PAGE0)부터 M개의 페이지 간격마다 한 개의 페이지씩 순차적으로 선택하여 그 상태를 확인하되, 연속으로 선택된 두 개의 페이지 중 앞서 선택된 페이지의 상태와 뒤서 선택된 페이지의 상태가 서로 반대일 때, 앞서 선택된 페이지와 뒤서 선택된 페이지 사이에 포함된 페이지들을 리니어 서치(linear search) 방식으로 선택하고, 선택된 페이지의 상태를 각각 확인하는 방식을 사용한다.
먼저, 도 13e를 참조하면, 제1 메모리 블록(BLOCK<1>, 154)에 포함된 다수의 페이지(PAGE<0:15>)가 총 16개 페이지를 포함한다고 가정할 수 있다. 또한, M은 3이라고 가정할 수 있다.
따라서, 컨트롤러(130)는, 제1 메모리 블록(BLOCK<1>, 154)의 시작 페이지(PAGE0)인 제0 페이지(PAGE0)로부터 3개 페이지 간격만큼 떨어진 제3 페이지(PAGE3)의 상태를 확인하게 된다. 그 결과, 제1 메모리 블록(BLOCK<1>, 154)의 제3 페이지(PAGE3)는 프로그램 상태이다.
이어서, 컨트롤러(130)는, 이전단계에서 프로그램 상태로 확인된 제1 메모리 블록(BLOCK<1>, 154)의 제3 페이지(PAGE3)로부터 3개 페이지 간격만큼 떨어진 제6 페이지(PAGE6)의 상태를 확인하게 된다. 그 결과, 제1 메모리 블록(BLOCK<1>, 154)의 제6 페이지(PAGE6)는 프로그램 상태이다. 이때, 이전단계에서 확인된 제1 메모리 블록(BLOCK<1>, 154)의 제3 페이지(PAGE3)와 이번단계에서 확인된 제1 메모리 블록(BLOCK<1>, 154)의 제6 페이지(PAGE6)가 모두 프로그램 상태이므로, 별도의 추가적인 동작없이 다음 동작을 수행하게 된다.
이어서, 컨트롤러(130)는, 이전단계에서 프로그램 상태로 확인된 제1 메모리 블록(BLOCK<1>, 154)의 제6 페이지(PAGE6)로부터 3개 페이지 간격만큼 떨어진 제9 페이지(PAGE9)의 상태를 확인하게 된다. 그 결과, 제1 메모리 블록(BLOCK<1>, 154)의 제9 페이지(PAGE9)는 프로그램 상태이다. 이때, 이전단계에서 확인된 제1 메모리 블록(BLOCK<1>, 154)의 제6 페이지(PAGE6)와 이번단계에서 확인된 제1 메모리 블록(BLOCK<1>, 154)의 제9 페이지(PAGE9)가 모두 프로그램 상태이므로, 별도의 추가적인 동작없이 다음 동작을 수행하게 된다.
이어서, 컨트롤러(130)는, 이전단계에서 프로그램 상태로 확인된 제1 메모리 블록(BLOCK<1>, 154)의 제9 페이지(PAGE9)로부터 3개 페이지 간격만큼 떨어진 제12 페이지(PAGE12)의 상태를 확인하게 된다. 그 결과, 제1 메모리 블록(BLOCK<1>, 154)의 제12 페이지(PAGE12)는 프로그램 상태이다. 이때, 이전단계에서 확인된 제1 메모리 블록(BLOCK<1>, 154)의 제9 페이지(PAGE9)와 이번단계에서 확인된 제1 메모리 블록(BLOCK<1>, 154)의 제12 페이지(PAGE12)가 모두 프로그램 상태이므로, 별도의 추가적인 동작없이 다음 동작을 수행하게 된다.
이어서, 컨트롤러(130)는, 이전단계에서 프로그램 상태로 확인된 제1 메모리 블록(BLOCK<1>, 154)의 제12 페이지(PAGE3)로부터 3개 페이지 간격만큼 떨어진 제15 페이지(PAGE15)의 상태를 확인하게 된다. 그 결과, 제1 메모리 블록(BLOCK<1>, 154)의 제15 페이지(PAGE15)는 소거 상태이다. 이때, 이전단계에서 확인된 제1 메모리 블록(BLOCK<1>, 154)의 제12 페이지(PAGE12)는 프로그램 상태이고 이번단계에서 확인된 제1 메모리 블록(BLOCK<1>, 154)의 제15 페이지(PAGE15)는 소거 상태이므로, 연속으로 선택된 두 개의 페이지가 서로 반대의 상태를 갖는 것을 알 수 있다.
따라서, 앞서 선택된 제1 메모리 블록(BLOCK<1>, 154)의 제12 페이지(PAGE12)와 뒤서 선택된 제1 메모리 블록(BLOCK<1>, 154)의 제15 페이지(PAGE15) 사이에 포함된 제13 페이지(PAGE13)와 제14 페이지(PAGE14)를 리니어 서치 방식으로 선택하고, 선택된 페이지의 상태를 순차적으로 확인한다. 먼저, 제1 메모리 블록(BLOCK<1>, 154)의 제13 페이지(PAGE13)는 프로그램 상태로 확인되지만, 제13 페이지(PAGE13)의 상태만을 참조해서는 제1 메모리 블록(BLOCK<1>, 154)의 프로그램/소거 상태의 경계가 되는 소거 페이지인지 확실히 알 수 없다. 따라서, 제1 메모리 블록(BLOCK<1>, 154)의 제14 페이지(PAGE14)를 확인하여 제14 페이지(PAGE14)가 소거 상태인 것을 확인한다. 그 결과, 제1 메모리 블록(BLOCK<1>, 154)에서 프로그램/소거 상태의 경계가 되는 소거 페이지는 제14 페이지(PAGE14)라는 것을 알 수 있게 된다.
그리고, 도 13f를 참조하면, 제2 메모리 블록(BLOCK<2>, 156)에 포함된 다수의 페이지(PAGE<0:15>)가 총 16개 페이지를 포함한다고 가정할 수 있다. 또한, M은 3이라고 가정할 수 있다.
따라서, 컨트롤러(130)는, 제2 메모리 블록(BLOCK<2>, 156)의 시작 페이지(PAGE0)인 제0 페이지(PAGE0)로부터 3개 페이지 간격만큼 떨어진 제3 페이지(PAGE3)의 상태를 확인하게 된다. 그 결과, 제2 메모리 블록(BLOCK<2>, 156)의 제3 페이지(PAGE3)는 프로그램 상태이다.
이어서, 컨트롤러(130)는, 이전단계에서 프로그램 상태로 확인된 제2 메모리 블록(BLOCK<2>, 156)의 제3 페이지(PAGE3)로부터 3개 페이지 간격만큼 떨어진 제6 페이지(PAGE6)의 상태를 확인하게 된다. 그 결과, 제2 메모리 블록(BLOCK<2>, 156)의 제6 페이지(PAGE6)는 프로그램 상태이다. 이때, 이전단계에서 확인된 제2 메모리 블록(BLOCK<2>, 156)의 제3 페이지(PAGE3)와 이번단계에서 확인된 제2 메모리 블록(BLOCK<2>, 156)의 제6 페이지(PAGE6)가 모두 프로그램 상태이므로, 별도의 추가적인 동작없이 다음 동작을 수행하게 된다.
이어서, 컨트롤러(130)는, 이전단계에서 프로그램 상태로 확인된 제2 메모리 블록(BLOCK<2>, 156)의 제6 페이지(PAGE6)로부터 3개 페이지 간격만큼 떨어진 제9 페이지(PAGE9)의 상태를 확인하게 된다. 그 결과, 제2 메모리 블록(BLOCK<2>, 156)의 제9 페이지(PAGE9)는 소거 상태이다. 이때, 이전단계에서 확인된 제2 메모리 블록(BLOCK<2>, 156)의 제6 페이지(PAGE6)는 프로그램 상태이고 이번단계에서 확인된 제2 메모리 블록(BLOCK<2>, 156)의 제9 페이지(PAGE9)는 소거 상태이므로, 연속으로 선택된 두 개의 페이지가 서로 반대의 상태를 갖는 것을 알 수 있다.
따라서, 앞서 선택된 제2 메모리 블록(BLOCK<2>, 156)의 제6 페이지(PAGE6)와 뒤서 선택된 제2 메모리 블록(BLOCK<2>, 156)의 제9 페이지(PAGE9) 사이에 포함된 제7 페이지(PAGE7)와 제8 페이지(PAGE8)를 리니어 서치 방식으로 선택하고, 선택된 페이지의 상태를 순차적으로 확인한다. 먼저, 제2 메모리 블록(BLOCK<2>, 156)의 제7 페이지(PAGE7)가 소거 상태로 확인된다. 이때, 제7 페이지(PAGE7)가 소거 상태로 확인되었다는 것은, 제2 메모리 블록(BLOCK<2>, 156)에서 프로그램/소거 상태의 경계가 되는 소거 페이지는 제7 페이지(PAGE7)라는 것을 의미한다. 따라서, 제2 메모리 블록(BLOCK<2>, 156)의 제8 페이지(PAGE8)는 확인하지 않는다.
전술한 예시와 같이 도 13e 및 도 13f에 도시된 컨트롤러(130)의 스캔 동작에서는 오픈 블록인 제1 메모리 블록(BLOCK<1>, 154)과 제2 메모리 블록(BLOCK<2>, 156) 각각에 포함된 다수의 페이지(PAGE<0:15>) 중 시작 페이지(PAGE0)와 끝 페이지(PAGE15) 사이에서, 프로그램/소거 상태의 경계가 되는 소거 페이지를 검색할 때, 설정된 페이지 간격을 두고 비순차적으로 페이지들을 선택하는 방식을 사용한다. 따라서, 다수의 페이지(PAGE<0:15>)에 포함된 전체 페이지 개수 중 일부 개수의 페이지만 프로그램/소거 상태를 확인한 후, 프로그램/소거 상태의 경계가 되는 소거 페이지를 검색하는 것이 가능하다.
이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 서든 파워 오프(sudden power off : SPO) 이후 오픈(open) 메모리 블록에 포함된 다수의 페이지 중 비순차적으로 선택되는 일부 페이지들의 상태만을 확인하는 동작을 통해 소거(erase) 페이지를 검색하기 때문에, 확인 대상이 되는 페이지의 개수를 최소화한 상태에서도 소거(erase) 페이지를 검색할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
110 : 메모리 시스템 130 : 컨트롤러
150 : 메모리 장치 152 : 제0 메모리 블록
154 : 제1 메모리 블록 156 : 제2 메모리 블록
158 : 제3 메모리 블록

Claims (20)

  1. 다수의 페이지를 각각 포함하는 다수의 블록을 포함하는 메모리 장치; 및
    스캔 모드에서 상기 다수의 블록 중 오픈(open) 블록에 포함된 다수의 페이지에 대해 바이너리 서치(binary search) 방식을 통해 비순차적으로 페이지들을 선택하여 프로그램(program)/소거(erase) 상태를 확인하되, 상기 바이너리 서치 방식을 통해 설정된 개수의 페이지 간격 이내에서 연속으로 선택된 두 개의 페이지가 서로 반대 상태인 경우, 상기 연속으로 선택된 두 개의 페이지 사이를 리니어 서치(linear search) 방식을 통해 순차적으로 프로그램/소거 상태를 확인하여 상기 오픈 블록에 포함된 다수의 페이지 중 프로그램/소거 상태의 경계가 되는 소거 상태 페이지를 검색하는 컨트롤러
    를 포함하는 메모리 시스템.
  2. 삭제
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤러는,
    상기 연속으로 선택된 두 개의 페이지가 물리적으로 서로 연속된 페이지인 경우, 상기 연속으로 선택된 두 개의 페이지 중 소거 상태인 페이지를 상기 오픈 블록에서 프로그램/소거 상태의 경계가 되는 소거 상태 페이지로서 선택하는 메모리 시스템.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤러는,
    상기 연속으로 선택된 두 개의 페이지가 물리적으로 서로 연속되지 않은 페이지인 경우, 상기 연속으로 선택된 두 개의 페이지 사이에 포함된 페이지들을 리니어 서치 방식을 통해 순차적으로 선택하고, 선택된 페이지들의 상태를 각각 확인하는 메모리 시스템.
  5. 다수의 페이지를 각각 포함하는 다수의 블록을 포함하는 메모리 장치; 및
    스캔 모드에서 상기 다수의 블록 중 오픈(open) 블록에 포함된 다수의 페이지 중 일부 페이지들을 비순차적으로 선택하여 프로그램(program)/소거(erase) 상태를 확인한 뒤, 확인결과를 기준으로 상기 오픈 블록에 포함된 다수의 페이지 중 프로그램/소거 상태의 경계가 되는 소거 상태 페이지를 검색하는 컨트롤러
    상기 컨트롤러는,
    검색범위에 포함된 전체 페이지를 1/N로 분할한 K개 페이지 간격마다 한 개의 페이지씩 선택하여 그 상태를 확인하고, 확인결과에 따라 K-1개의 페이지를 포함하도록 상기 검색범위를 다시 설정하는 범위설정동작을 K-1의 개수가 설정된 개수보다 작아질 때까지 반복하며, 초기에 상기 오픈 블록에 포함된 다수의 페이지 전체를 상기 검색범위로 설정하는 메모리 시스템.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 범위설정동작은,
    상기 검색범위에 포함된 전체 페이지를 1/N로 분할한 K개 페이지 간격마다 한 개의 페이지씩 선택하여 선택된 페이지들 각각의 프로그램/소거 상태를 확인하되, 서로 반대 상태인 두 개의 페이지 사이에 포함된 K-1개 페이지들을 상기 검색범위로 다시 설정하는 메모리 시스템.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 컨트롤러는,
    상기 범위설정동작을 통해 K-1의 개수가 설정된 개수보다 작아진 뒤, 상기 검색범위에 포함된 K-1개의 페이지를 리니어 서치(linear search) 방식을 통해 순차적으로 선택하고, 선택된 페이지들의 상태를 각각 확인하는 메모리 시스템.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 컨트롤러는,
    상기 범위설정동작을 통해 K-1의 개수가 설정된 개수보다 작아진 뒤, 상기 검색범위에 포함된 K-1개의 페이지를 바이너리 서치(binary search) 방식을 통해 비순차적으로 선택하고, 선택된 페이지들의 상태를 각각 확인하는 메모리 시스템.
  9. 다수의 페이지를 각각 포함하는 다수의 블록을 포함하는 메모리 장치; 및
    스캔 모드에서 상기 다수의 블록 중 오픈(open) 블록에 포함된 다수의 페이지 중 일부 페이지들을 비순차적으로 선택하여 프로그램(program)/소거(erase) 상태를 확인한 뒤, 확인결과를 기준으로 상기 오픈 블록에 포함된 다수의 페이지 중 프로그램/소거 상태의 경계가 되는 소거 상태 페이지를 검색하는 컨트롤러
    상기 컨트롤러는,
    상기 오픈 블록에 포함된 다수의 페이지 중 시작 페이지부터 M개의 페이지 간격마다 한 개의 페이지씩 순차적으로 선택하여 그 상태를 확인하되, 연속으로 선택된 두 개의 페이지 중 앞서 선택된 페이지의 상태와 뒤서 선택된 페이지의 상태가 서로 반대일 때, 상기 앞서 선택된 페이지와 상기 뒤서 선택된 페이지 사이에 포함된 페이지들을 리니어 서치(linear search) 방식으로 선택하고, 선택된 페이지의 상태를 각각 확인하는 메모리 시스템.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤러는,
    상기 다수의 블록에 대한 프로그램 동작 중 서든 파워 오프(sudden power off)가 발생한 후, 파워 온 되면 상기 스캔 모드에 진입하는 메모리 시스템.
  11. 다수의 페이지를 각각 포함하는 다수의 블록을 포함하는 메모리 장치를 포함하는 메모리 시스템의 동작방법에 있어서,
    스캔 모드에 진입하는 것에 응답하여 상기 다수의 블록을 클로즈(close) 블록과 오픈(open) 블록 및 프리(free) 블록으로 구분하는 단계;
    상기 구분하는 단계이후 상기 오픈 블록에 포함된 다수의 페이지에 대해 바이너리 서치(binary search) 방식을 통해 비순차적으로 페이지들을 선택하여 프로그램(program)/소거(erase) 상태를 확인하는 제1확인단계; 및
    상기 바이너리 서치 방식을 통해 설정된 개수의 페이지 간격 이내에서 연속으로 선택된 두 개의 페이지가 서로 반대 상태인 경우, 상기 연속으로 선택된 두 개의 페이지 사이를 리니어 서치(linear search) 방식을 통해 순차적으로 프로그램/소거 상태를 확인하여 상기 오픈 블록에 포함된 다수의 페이지 중 프로그램/소거 상태의 경계가 되는 소거 상태 페이지를 검색하는 제2확인단계
    를 포함하는 메모리 시스템의 동작방법.
  12. 삭제
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제2확인단계는,
    상기 연속으로 선택된 두 개의 페이지가 물리적으로 서로 연속된 페이지인 경우, 상기 연속으로 선택된 두 개의 페이지 중 소거 상태인 페이지를 상기 오픈 블록에서 프로그램/소거 상태의 경계가 되는 소거 상태 페이지로서 선택하는 메모리 시스템의 동작방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제2확인단계는,
    상기 연속으로 선택된 두 개의 페이지가 물리적으로 서로 연속되지 않은 페이지인 경우, 상기 연속으로 선택된 두 개의 페이지 사이에 포함된 페이지들을 리니어 서치 방식을 통해 순차적으로 선택하고, 선택된 페이지들의 상태를 각각 확인하는 메모리 시스템의 동작방법.
  15. 다수의 페이지를 각각 포함하는 다수의 블록을 포함하는 메모리 장치를 포함하는 메모리 시스템의 동작방법에 있어서,
    스캔 모드에 진입하는 것에 응답하여 상기 다수의 블록을 클로즈(close) 블록과 오픈(open) 블록 및 프리(free) 블록으로 구분하는 단계; 및
    상기 구분하는 단계이후 상기 오픈 블록에 포함된 다수의 페이지 중 일부 페이지들을 비순차적으로 선택하여 프로그램(program)/소거(erase) 상태를 확인한 뒤, 확인결과를 기준으로 상기 오픈 블록에 포함된 다수의 페이지 중 프로그램/소거 상태의 경계가 되는 소거 상태 페이지를 검색하는 단계를 포함하며,
    상기 검색하는 단계는,
    검색범위에 포함된 전체 페이지를 1/N로 분할한 K개 페이지 간격마다 한 개의 페이지씩 선택하여 그 상태를 확인하고, 확인결과에 따라 K-1개의 페이지를 포함하도록 상기 검색범위를 다시 설정하는 범위설정단계; 및
    초기에 상기 오픈 블록에 포함된 다수의 페이지 전체를 상기 검색범위로 설정한 뒤, K-1개의 개수가 설정된 개수보다 작아질 때까지 상기 범위설정단계를 반복하는 단계를 포함하는 메모리 시스템의 동작방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 범위설정단계는,
    상기 검색범위에 포함된 전체 페이지를 1/N로 분할한 K개 페이지 간격마다 한 개의 페이지씩 선택하여 선택된 페이지들 각각의 프로그램/소거 상태를 확인하는 단계; 및
    상기 확인하는 단계에서 서로 반대 상태로 확인된 두 개의 페이지 사이에 포함된 K-1개 페이지들을 상기 검색범위로 다시 설정하는 단계를 포함하는 메모리 시스템의 동작방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 검색하는 단계는,
    상기 반복하는 단계를 통해 K-1의 개수가 설정된 개수보다 작아진 뒤, 상기 검색범위에 포함된 K-1개의 페이지를 리니어 서치(linear search) 방식을 통해 순차적으로 선택하고, 선택된 페이지들의 상태를 각각 확인하는 단계를 더 포함하는 메모리 시스템의 동작방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 검색하는 단계는,
    상기 반복하는 단계를 통해 K의 개수가 설정된 개수보다 작아진 뒤, 상기 검색범위에 포함된 K-1개의 페이지를 바이너리 서치(binary search) 방식을 통해 비순차적으로 선택하고, 선택된 페이지들의 상태를 각각 확인하는 단계를 더 포함하는 메모리 시스템의 동작방법.
  19. 다수의 페이지를 각각 포함하는 다수의 블록을 포함하는 메모리 장치를 포함하는 메모리 시스템의 동작방법에 있어서,
    스캔 모드에 진입하는 것에 응답하여 상기 다수의 블록을 클로즈(close) 블록과 오픈(open) 블록 및 프리(free) 블록으로 구분하는 단계; 및
    상기 구분하는 단계이후 상기 오픈 블록에 포함된 다수의 페이지 중 일부 페이지들을 비순차적으로 선택하여 프로그램(program)/소거(erase) 상태를 확인한 뒤, 확인결과를 기준으로 상기 오픈 블록에 포함된 다수의 페이지 중 프로그램/소거 상태의 경계가 되는 소거 상태 페이지를 검색하는 단계를 포함하며,
    상기 검색하는 단계는,
    상기 오픈 블록에 포함된 다수의 페이지 중 시작 페이지부터 M개의 페이지 간격마다 한 개의 페이지씩 순차적으로 선택하는 제1 선택단계;
    상기 제1 선택단계에서 연속으로 선택된 두 개의 페이지 중 앞서 선택된 페이지의 상태와 뒤서 선택된 페이지의 상태가 서로 반대일 때, 상기 앞서 선택된 페이지와 상기 뒤서 선택된 페이지 사이에 포함된 페이지들을 리니어 서치(linear search) 방식으로 선택하는 제2 선택단계; 및
    상기 제2 선택단계에서 선택된 페이지들의 상태를 각각 확인하는 단계를 포함하는 메모리 시스템의 동작방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 다수의 블록에 대한 프로그램 동작 중 서든 파워 오프(sudden power off)가 발생한 후, 파워 온 되면 상기 스캔 모드에 진입하는 단계를 더 포함하는 메모리 시스템의 동작방법.
KR1020160060782A 2016-05-18 2016-05-18 메모리 시스템 및 메모리 시스템의 동작방법 KR102547642B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160060782A KR102547642B1 (ko) 2016-05-18 2016-05-18 메모리 시스템 및 메모리 시스템의 동작방법
US15/407,027 US10020061B2 (en) 2016-05-18 2017-01-16 Memory system and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160060782A KR102547642B1 (ko) 2016-05-18 2016-05-18 메모리 시스템 및 메모리 시스템의 동작방법

Publications (2)

Publication Number Publication Date
KR20170130657A KR20170130657A (ko) 2017-11-29
KR102547642B1 true KR102547642B1 (ko) 2023-06-28

Family

ID=60331017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160060782A KR102547642B1 (ko) 2016-05-18 2016-05-18 메모리 시스템 및 메모리 시스템의 동작방법

Country Status (2)

Country Link
US (1) US10020061B2 (ko)
KR (1) KR102547642B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105468538B (zh) * 2014-09-12 2018-11-06 华为技术有限公司 一种内存迁移方法及设备
KR20180111157A (ko) * 2017-03-31 2018-10-11 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작 방법
KR20190001387A (ko) * 2017-06-27 2019-01-04 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20190092054A (ko) * 2018-01-30 2019-08-07 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102571747B1 (ko) * 2018-04-06 2023-08-29 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102583810B1 (ko) 2018-05-15 2023-10-05 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102654308B1 (ko) * 2018-11-26 2024-04-04 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR20200076403A (ko) 2018-12-19 2020-06-29 에스케이하이닉스 주식회사 반도체 메모리 장치, 컨트롤러, 이들을 포함하는 저장 장치 및 그들의 동작 방법
KR20200114216A (ko) 2019-03-28 2020-10-07 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법
KR20200120159A (ko) 2019-04-11 2020-10-21 에스케이하이닉스 주식회사 데이터 저장 장치 및 이의 동작 방법
KR20210154401A (ko) 2020-06-12 2021-12-21 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
KR20220042649A (ko) 2020-09-28 2022-04-05 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090228634A1 (en) * 2006-03-13 2009-09-10 Seiji Nakamura Memory Controller For Flash Memory

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101717081B1 (ko) * 2011-03-23 2017-03-28 삼성전자주식회사 비휘발성 램과 휘발성 램을 버퍼 메모리로 사용하는 저장 장치
KR102127284B1 (ko) * 2013-07-01 2020-06-26 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 관리 방법
KR102102224B1 (ko) * 2013-10-01 2020-04-20 삼성전자주식회사 저장 장치 및 그것의 프로그램 방법
KR20150045747A (ko) 2013-10-21 2015-04-29 에스케이하이닉스 주식회사 데이터 저장 시스템 및 그것의 동작 방법
KR20150082010A (ko) 2014-01-07 2015-07-15 삼성전자주식회사 불휘발성 메모리 파일 시스템에서의 마이크로 저널링 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090228634A1 (en) * 2006-03-13 2009-09-10 Seiji Nakamura Memory Controller For Flash Memory

Also Published As

Publication number Publication date
KR20170130657A (ko) 2017-11-29
US10020061B2 (en) 2018-07-10
US20170337972A1 (en) 2017-11-23

Similar Documents

Publication Publication Date Title
KR102534633B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102547642B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102231441B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102309471B1 (ko) 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법
KR102514388B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170056765A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20160127524A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170061221A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102441284B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20160112135A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102364381B1 (ko) 메모리 시스템 및 그의 동작방법
KR102310580B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170075855A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20160058458A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20160143259A (ko) 메모리 시스템 및 그의 동작방법
CN105718378B (zh) 存储系统及其操作方法
KR102438552B1 (ko) 메모리 시스템 및 그 동작방법
KR20170060206A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170076878A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170078315A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20170118284A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102333361B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102398611B1 (ko) 메모리 시스템
KR20170046862A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170056782A (ko) 메모리 시스템 및 메모리 시스템의 동작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right