KR20200120159A - 데이터 저장 장치 및 이의 동작 방법 - Google Patents

데이터 저장 장치 및 이의 동작 방법 Download PDF

Info

Publication number
KR20200120159A
KR20200120159A KR1020190042690A KR20190042690A KR20200120159A KR 20200120159 A KR20200120159 A KR 20200120159A KR 1020190042690 A KR1020190042690 A KR 1020190042690A KR 20190042690 A KR20190042690 A KR 20190042690A KR 20200120159 A KR20200120159 A KR 20200120159A
Authority
KR
South Korea
Prior art keywords
page
die
search section
controller
pages
Prior art date
Application number
KR1020190042690A
Other languages
English (en)
Inventor
이종환
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190042690A priority Critical patent/KR20200120159A/ko
Priority to US16/706,169 priority patent/US11327672B2/en
Priority to CN201911373894.8A priority patent/CN111813329A/zh
Publication of KR20200120159A publication Critical patent/KR20200120159A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device

Abstract

본 기술의 일 실시예에 의한 데이터 저장 장치는 각각 복수의 메모리 블럭을 포함하는 복수의 다이를 포함하고, 복수의 메모리 블럭이 복수의 페이지를 포함하도록 구성된 저장부 및 각각의 다이로부터 적어도 하나의 메모리 블럭을 선택하여 블럭 그룹을 구성하고, 각 블럭 그룹 내 각 메모리 블럭 내에서 동일한 오프셋을 갖는 페이지로 페이지 그룹을 구성하여 다이 인터리빙 방식으로 저장부에 접근하는 컨트롤러를 포함하며, 컨트롤러는, 서든 파워 오프 후 전원이 인가됨에 따라 오픈 블럭 그룹을 검출하며, 검출한 오픈 블럭 그룹 내 복수의 블럭이 속한 다이별로 검색 섹션을 설정하고, 다이별 검색 섹션에 동시에 액세스하여 마지막 접근 페이지를 탐색하도록 구성될 수 있다.

Description

데이터 저장 장치 및 이의 동작 방법 {Data Storage Device, Operation Method Thereof}
본 기술은 반도체 집적 장치에 관한 것으로, 보다 구체적으로는 데이터 저장 장치 및 이의 동작 방법에 관한 것이다.
저장 장치는 호스트 장치와 연결되어 호스트의 요청에 따라 데이터 입출력 동작을 수행한다. 저장 장치는 데이터를 저장하기 위해 다양한 저장 매체를 사용할 수 있다.
저장 장치는 하드 디스크 드라이브(HDD, Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치, 솔리드 스테이트 드라이브(SSD, Solid State Drive), 메모리 카드 등과 같이 반도체 메모리 장치, 특히 비휘발성 메모리에 데이터를 저장하는 장치를 포함할 수 있다.
플래시 메모리를 사용한 저장 매체는 대용량, 비휘발성, 낮은 단가 및 적은 전력 소모, 고속 데이터 처리 속도를 제공하는 등의 장점이 있다.
본 기술의 실시예는 서든 파워 오프 후 전원이 재공급되면 서든 파워 오프 시점에 마지막으로 접근한 페이지를 고속으로 탐색할 수 있는 데이터 저장 장치 및 이의 동작 방법을 제공할 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치는 각각 복수의 메모리 블럭을 포함하는 복수의 다이를 포함하고, 상기 복수의 메모리 블럭이 복수의 페이지를 포함하도록 구성된 저장부; 및 각각의 다이로부터 적어도 하나의 메모리 블럭을 선택하여 블럭 그룹을 구성하고, 각 블럭 그룹 내 각 메모리 블럭 내에서 동일한 오프셋을 갖는 페이지로 페이지 그룹을 구성하여 다이 인터리빙 방식으로 상기 저장부에 접근하는 컨트롤러;를 포함하며, 상기 컨트롤러는, 서든 파워 오프 후 전원이 인가됨에 따라 오픈 블럭 그룹을 검출하며, 상기 검출한 오픈 블럭 그룹 내 복수의 블럭이 속한 다이별로 검색 섹션을 설정하고, 상기 다이별 검색 섹션에 동시에 액세스하여 마지막 접근 페이지를 탐색하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치의 동작 방법은 각각 복수의 메모리 블럭을 포함하는 복수의 다이를 포함하고, 상기 복수의 메모리 블럭이 복수의 페이지를 포함하도록 구성된 저장부; 및 각각의 다이로부터 적어도 하나의 메모리 블럭을 선택하여 블럭 그룹을 구성하고, 각 블럭 그룹 내 각 메모리 블럭 내에서 동일한 오프셋을 갖는 페이지로 페이지 그룹을 구성하여 다이 인터리빙 방식으로 상기 저장부에 접근하는 컨트롤러;를 포함하는 데이터 저장 장치의 동작 방법으로서, 서든 파워 오프 후 전원이 인가되는 단계; 상기 컨트롤러가 오픈 블럭 그룹 그룹을 검출하여, 상기 검출한 오픈 블럭 그룹 내 복수의 블럭이 속한 다이별로 검색 섹션을 설정하는 단계; 및 상기 컨트롤러가 상기 다이별 검색 섹션에 동시에 액세스하여 마지막 접근 페이지를 탐색하는 단계;를 포함하도록 구성될 수 있다.
본 기술에 의하면 서든 파워 오프 시점에 마지막으로 접근한 페이지를 고속으로 탐색하여 리커버리 동작을 효율적으로 수행할 수 있다.
도 1은 일 실시예에 의한 데이터 저장 장치의 구성도이다.
도 2는 일 실시예에 의한 저장부의 구성도이다.
도 3은 데이터의 논리적 저장 개념을 설명하기 위한 도면이다.
도 4는 일 실시예에 의한 컨트롤러의 구성도이다.
도 5 내지 도 10은 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도들이다.
도 11 내지 도 13은 마지막 접근 페이지의 위치에 따른 데이터 저장 장치의 동작 방법을 설명하기 위한 도면이다.
도 14는 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 15 및 도 16은 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 17은 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 18은 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.
도 1은 일 실시예에 의한 데이터 저장 장치를 포함하는 데이터 저장 장치의 구성도이다.
도 1을 참조하면, 일 실시예에 의한 데이터 저장 장치(100)는 컨트롤러(110) 및 저장부(120)를 포함하여, 호스트 장치의 제어에 따라 동작할 수 있다.
컨트롤러(110)는 호스트 장치(10)의 요청에 응답하여 저장부(120)를 제어할 수 있다. 예를 들어, 컨트롤러(110)는 호스트 장치의 라이트 요청에 따라 저장부(120)에 데이터가 프로그램되도록 할 수 있다. 그리고, 호스트 장치의 읽기 요청에 응답하여 저장부(120)에 기록되어 있는 데이터를 호스트 장치로 제공할 수 있다.
저장부(120)는 컨트롤러(110)의 제어에 따라 데이터를 기록하거나 기록된 데이터를 출력할 수 있다. 저장부(120)는 휘발성 또는 비휘발성 메모리 장치로 구성될 수 있다. 일 실시예에서, 저장부(120)는 EEPROM(Electrically Erasable and Programmable ROM), 낸드(NAND) 플래시 메모리, 노어(NOR) 플래시 메모리, PRAM(Phase-Change RAM), ReRAM(Resistive RAM) FRAM(Ferroelectric RAM), STT-MRAM(Spin Torque Transfer Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자 중에서 선택된 메모리 소자를 이용하여 구현될 수 있다. 저장부(120)는 복수의 다이들(Die 0~Die n), 또는 복수의 칩들, 또는 복수의 패키지들을 포함할 수 있다. 나아가 저장부(120)는 하나의 메모리 셀에 한 비트의 데이터를 저장하는 싱글 레벨 셀(Single-Level Cell), 또는 하나의 메모리 셀에 복수 비트의 데이터를 저장하는 멀티 레벨 셀(Multi-Level Cell)로 이루어질 수 있다.
일 실시예에서, 저장부(120)는 복수의 메모리 셀을 포함하는 페이지, 적어도 하나의 페이지를 포함하는 블럭, 적어도 하나의 블럭을 포함하는 플레인, 적어도 하나의 플레인을 포함하는 다이 등으로 이루어지는 계층 구조를 가질 수 있다.
도시하지 않았지만, 저장부(120)는 시스템 영역 및 사용자 영역을 포함할 수 있다. 시스템 영역에는 저장부(120)의 동작에 필요한 각종 시스템 데이터들이 저장될 수 있다. 시스템 데이터들은 펌웨어의 구동에 필요한 데이터로서, 맵 테이블, 저장부(120)의 초기화 정보, 동작 바이어스 정보, 동작 타이밍 정보, 배드 블럭 정보, 리페어 정보 및 동작 상태 정보 등 다양한 데이터들을 포함할 수 있다.
저장부(120)의 사용자 영역은 호스트 장치로부터 수신되는 라이트 데이터가 저장되는 복수의 사용자 데이터 블럭들을 포함할 수 있다. 컨트롤러(110)는 복수의 사용자 데이터 블럭들 중 하나의 블럭을 선택하고 해당 블럭에 호스트 장치로부터 수신된 라이트 데이터를 저장하도록 저장부(120)를 제어할 수 있다. 컨트롤러(110)에 의해 선택되고 사용 중인 사용자 데이터 블럭을 오픈 블럭이라 지칭할 수 있고, 사용이 완료된 메모리 블럭은 클로즈드 블럭이라 지칭할 수 있다.
도 2는 일 실시예에 의한 저장부(120)의 구성도이다.
도 2를 참조하면, 저장부(120)는 복수의 다이(D0~D3)를 포함할 수 있다. 복수의 다이(D0~D3) 각각은 복수의 메모리 블럭(BLK0~BLKl)을 포함할 수 있다.
호스트의 요청에 대한 병렬성을 극대화하기 위해, 컨트롤러(110)는 복수의 논리 블럭(LB0~LB3)을 조합한 논리 블럭 그룹(LBG0, …) 단위로 저장부(120)에 데이터를 기록하여 처리속도를 향상시킬 수 있다. 일 실시예에서, 하나의 논리 블럭 그룹(LBG0, …)은 저장부(120)를 구성하는 다이의 수에 대응하는 개수의 논리 블럭(LB0~LB3)을 포함할 수 있다.
일 실시예에서, 컨트롤러(110)는 복수의 다이(D0~D3) 각각으로부터 적어도 하나의 메모리 블럭을 선택하여 물리 블럭 그룹(PBG0, PBG1, …)을 구성할 수 있고, 각 논리 블럭 그룹(LBG0, …)을 각 물리 블럭 그룹(PBG0, PBG, …)에 매핑시켜 관리할 수 있다. 물리 블럭 그룹(PBG0, PBG1, …)에 포함되는 메모리 블럭들은 같거나(PBG0) 다른(PBG1) 오프셋을 가질 수 있다.
또한, 컨트롤러(110)는 논리 블럭 그룹(LBG0, …)을 구성하는 각 논리 블럭(LB0~LB3)의 논리 페이지(P0~Pm-1)를 대응하는 물리 블럭 그룹(PBG0) 내의 물리 페이지에 매핑시킬 수 있다. 일 실시예에서, 컨트롤러(110)는 하나의 논리 블럭 그룹(LBG0)에 포함되는 메모리 블럭(LB0~LB3)으로부터 동일한 오프셋을 갖는 페이지(P#)들을 논리 페이지 그룹으로 구성할 수 있다. 그리고, 컨트롤러(110)는 논리 블럭 그룹(LBG0)에 대응하는 물리 블럭 그룹(PBG0)의 메모리 블럭(BLK0)으로부터 동일하거나 상이한 오프셋을 갖는 페이지들을 선택하여 물리 페이지 그룹을 구성할 수 있다. 따라서, 논리 페이지 그룹은 물리 페이지 그룹에 각각 매핑될 수 있고, 컨트롤러(110)는 논리 페이지 그룹에 대해 인터리빙 방식으로 저장부(120)에 접근할 수 있다.
도 3은 데이터의 논리적 저장 개념을 설명하기 위한 도면이다.
도 3을 참조하면, 논리 블럭 그룹(LBG0)에 포함되는 논리 블럭(LB0~LB3)으로부터 동일한 오프셋을 갖는 페이지(P#)들이 그룹핑되어 논리 페이지 그룹(LPG0~LPGm-1)을 이룰 수 있다.
라이트할 데이터는 논리 페이지 그룹(LPG0~LPGm-1)의 첫번째 페이지(LPG0)부터 순차적으로 라이트될 수 있다.
도 3에는 논리 블럭 그룹(LBG0)에 대해, 데이터가 성공적으로 저장된 논리 페이지를 유효 페이지(Valid Page)로, 데이터가 저장되지 않은 논리 페이지를 빈 페이지(Empty Page)로 구분하여 도시하였다.
데이터를 라이트하는 동작을 진행하는 중 서든 파워 오프(Sudden Power Off; SPO)가 발생할 수 있으며, SPO 발생 시점에 라이트를 위해 접근한 논리 페이지 그룹(LPGx)은 마지막 접근 페이지(Last Access Page)라 지칭할 수 있다.
이하의 설명에서, 특별한 언급이 없는 한 페이지는 논리 페이지로, 블럭은 논리 블럭으로 가정하고 설명하기로 한다.
일반적으로, 컨트롤러(110)는 쓰기 동작이 완료된 클로즈드 블럭에 대하여 P2L(Physical address to Logical address) 리스트를 생성하여 컨트롤러(110) 내에 구비된 RAM 내의 어드레스 맵핑 테이블에 저장하고 저장부(120)에 백업한다. 이때, 컨트롤러(120)는 쓰기 동작이 진행 중인 오픈 블럭에 대해서는 쓰기 동작이 완료되기 전까지 P2L 리스트를 생성하지 않고, 쓰기 동작이 완료된 후 P2L 리스트를 생성하여 어드레스 맵핑 테이블에 저장한다.
P2L 리스트를 생성하기 위하여, 컨트롤러(120)는 클로즈드 블럭의 마지막 페이지부터 첫 페이지까지 순차적으로 스캔하여 페이지마다 저장된 물리 페이지 어드레스(Physical Page address; PPA)와 해당 논리 페이지의 논리 페이지 어드레스(Logical Page Address; LPA)를 매핑함으로써 클로즈드 블럭에 대한 P2L(Physical address to Logical address) 리스트를 생성할 수 있다.
특정 메모리 블럭에 라이트를 수행하는 동안 예상하지 못한 파워 공급 중단, 즉, SPO가 발생하여 강제적으로 라이트 동작이 중단되는 경우가 발생할 수 있다. 이후, 데이터 저장 장치(10)가 파워-온 상태가 되면 컨트롤러(120)는 라이트 동작이 진행 중이었던 오픈 블럭의 유효 페이지들에 대해 P2L 리스트를 생성하여 어드레스 맵핑 테이블에 저장할 수 있다.
복수의 다이에 대해 인터리빙 방식으로 라이트를 수행하는 데이터 저장 장치(10)에서, SPO 발생시 라이트가 진행 중이었던 오픈 블럭 그룹에 대한 P2L 리스트를 생성하기 위하여, 일 실시예에 의한 컨트롤러(110)는 오픈 블럭 그룹 내 복수의 메모리 블럭 각각에 대해 다이별로 검색 섹션을 설정하되, 각 다이별 검색 섹션이 동일한 오프셋의 페이지를 포함하지 않도록, 즉 각 다이별 검색 섹션에 포함되는 페이지들의 오프셋이 검색 섹션 간에 중복되지 않도록 검색 섹션을 설정할 수 있다.
일 실시예에서, 컨트롤러(110)는 블럭 그룹 내 각각의 메모리 블럭에 대해 연속하는 페이지 오프셋을 갖는 복수의 페이지를 포함하도록 다이별 검색 섹션을 설정하되, 각 다이별 검색 섹션에 포함된 페이지 오프셋이 서로 중첩되지 않도록 검색 섹션을 설정할 수 있다.
일 실시예에서, 블럭 그룹에 포함되는 블럭의 수, 즉 다이의 수가 N개이고, 각 메모리 블럭 내 페이지 수가 m개인 경우, 각 다이 별로 연속되는 오프셋을 갖는 m/N 개의 페이지를 검색 섹션으로 설정할 수 있다. 이 때, X번째 다이의 메모리 블럭에 대해 [(m/N)*(X) ~ (m/N)*(X+1)] 사이의 영역을 각 다이별 검색 섹션으로 설정하면 각 메모리 블럭마다 페이지 번호의 중첩 없이 연속되는 복수의 페이지를 갖는 검색 섹션을 설정할 수 있다.
오픈 블럭 그룹의 각 다이 별로 검색 섹션이 설정되면, 컨트롤러(110)는 각 다이의 각 검색 섹션에 대해 기 설정된 방식에 따라 데이터를 리드하여 마지막 접근 페이지를 탐색하는 복구용 리드 동작을 다이별로 동시에 수행할 수 있다.
일 실시예에서, 컨트롤러(110)는 각 다이의 각 검색 섹션의 첫번째 페이지로부터 순차적으로 데이터를 리드하여 마지막 접근 페이지를 탐색할 수 있다.
복구용 리드를 위해 각 다이별 검색 섹션의 첫번째 페이지로부터 순차적으로 데이터를 리드하는 중, 특정 다이에서 유효 페이지가 탐색되고, 이어서 동일 다이에서 무효 페이지가 탐색되면, 해당 다이의 유효 페이지를 마지막 접근 페이지로 판단할 수 있다.
일 실시예에서, 컨트롤러(110)는 각 다이의 각 검색 섹션의 중간 지점 페이지를 시작으로 마지막 접근 페이지를 탐색할 수 있다.
복구용 리드를 위해 접근한 각 검색 섹션의 중간 지점 페이지 모두가 유효 페이지가 아닌 모두 빈 페이지인 경우, 컨트롤러(110)는 중간 지점 페이지 이전 까지의 영역인 재설정 영역에 대해 검색 섹션을 재설정할 수 있다. 일 실시예에서, 재설정 영역은 메모리 블럭의 첫번째 페이지부터 검색 섹션별 중간 지점 페이지 번호 중 가장 작은 페이지 번호의 직전 선행 페이지까지의 영역이 될 수 있고, 컨트롤러(110)는 이 재설정 영역에 대해 검색 섹션을 재설정할 수 있다.
복구용 리드를 위해 접근한 중간 지점의 페이지가 모두 유효 페이지인 경우, 컨트롤러(110)는 중간 지점 페이지 이후의 재설정 영역에 대해 검색 섹션을 재설정할 수 있다. 일 실시예에서, 재설정 영역은 다이별 중간 지점 페이지 번호 중 가장 큰 페이지 번호의 직후 후속 페이지부터 메모리 블럭의 마지막 페이지까지의 영역이 될 수 있고, 컨트롤러(110)는 이 재설정 영역에 대해 검색 섹션을 재설정할 수 있다.
복구용 리드를 위해 접근한 중간 지점의 페이지 중 일부가 유효 페이지인 경우, 즉 일부는 유효 페이지이고 일부는 빈 페이지인 경우, 컨트롤러(110)는 유효 페이지가 탐색된 페이지 번호 중 가장 큰 페이지 번호의 직후 후속 페이지와, 빈 페이지가 탐색된 페이지 번호 중 가장 작은 페이지 번호의 직전 선행 페이지 사이의 재설정 영역에 대해 검색 섹션을 재설정할 수 있다.
검색 섹션이 재설정되면 재설정된 검색 섹션 내의 중간 지점 페이지를 리드하고 검색 섹션을 재설정하는 과정을 반복함에 의해 마지막 접근 페이지가 검색될 때까지 탐색 과정을 반복 수행할 수 있다.
다만, 검색 섹션 재설정 영역에 포함된 페이지의 수가 기 설정된 최소값(MIN)보다 작은 경우에는 다이 별로 검색 섹션을 재설정하지 않고, 전체 다이 즉, 블럭 그룹 전체의 재설정 영역을 검색 섹션으로 하여 첫번째 페이지부터 순차적으로, 또는 바이너리 서치 방식으로 마지막 접근 페이지를 탐색할 수 있다.
이러한 검색 과정을 통해 마지막 접근 페이지가 검색되면, 컨트롤러(110)는 마지막 접근 페이지의 직전 선행 페이지로부터 메모리 블럭의 첫 페이지까지 순차적으로 스캔하여 페이지마다 저장된 물리 페이지 어드레스(PPA)와 해당 페이지의 논리 페이지 어드레스(LPA)를 매핑함으로써 SPO 발생 당시 오픈 블럭에 대한 P2L(Physical address to Logical address) 리스트를 생성할 수 있다.
도 4는 일 실시예에 의한 컨트롤러의 구성도이다.
도 4를 참조하면, 컨트롤러(110)는 중앙처리장치(111), 호스트 인터페이스(113), ROM(1151), RAM(1153) 및 메모리 인터페이스(119)를 포함할 수 있다.
중앙처리장치(111)는 저장부(120)에 대한 데이터의 읽기 또는 라이트 동작에 필요한 다양한 제어정보를 호스트 인터페이스(113), RAM(1153) 및 메모리 인터페이스(119)에 전달하도록 구성될 수 있다. 일 실시예에서, 중앙처리장치(111)는 데이터 저장 장치(100)의 다양한 동작을 위해 제공되는 펌웨어에 따라 동작할 수 있다. 일 실시예에서, 중앙처리장치(111)는 저장부(120)를 관리하기 위한 주소맵핑, 웨어레벨링 등을 수행하기 위한 플래시 변환계층(FTL)의 기능, 저장부(120)로부터 독출된 데이터의 에러를 검출하고 정정하는 기능 등을 수행할 수 있다.
호스트 인터페이스(113)는 중앙처리장치(111)의 제어에 따라 호스트 장치로부터 커맨드 및 클럭신호를 수신하고 데이터의 입출력을 제어하기 위한 통신 채널을 제공할 수 있다. 호스트 인터페이스(113)는 호스트 장치와 데이터 저장 장치(10) 간의 물리적 연결을 제공할 수 있다. 그리고 호스트 장치의 버스 포맷에 대응하여 데이터 저장 장치(10)와의 인터페이싱을 제공할 수 있다. 호스트 장치의 버스 포맷은 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 적어도 어느 하나를 포함할 수 있다.
ROM(1151)은 컨트롤러(110)의 동작에 필요한 프로그램 코드, 예를 들어 펌웨어 또는 소프트웨어가 저장되고, 프로그램 코드들이 이용하는 코드 데이터 등이 저장될 수 있다.
RAM(1153)은 컨트롤러(110)의 동작에 필요한 데이터 또는 맵 테이블과 같이 컨트롤러(110)에 의해 생성된 데이터를 저장할 수 있다.
메모리 인터페이스(119)는 컨트롤러(110)와 저장부(120) 간의 신호 송수신을 위한 통신 채널을 제공할 수 있다. 메모리 인터페이스(119)는 중앙처리장치(111)의 제어에 따라 호스트 인터페이스(113)를 통해 수신한 데이터를 저장부(120)에 기입할 수 있다. 그리고 저장부(120)로부터 독출되는 데이터를 호스트 인터페이스(113)로 전달할 수 있다.
중앙처리장치(111)는 다이의 수에 대응하는 수의 블럭을 포함하는 블럭 그룹을 구성하고, 각 블럭 그룹 내 각 메모리 블럭 내에서 동일한 오프셋을 갖는 페이지로 페이지 그룹을 구성하여 다이 인터리빙 방식으로 저장부(120)를 제어할 수 있다.
중앙처리장치(111)는 또한, 서든 파워 오프 후 전원이 인가됨에 따라 오픈 블럭 그룹을 탐색할 수 있다. 그리고, 오픈 블럭 그룹 내 복수의 메모리 블럭 각각에 대해 다이별 검색 섹션이 동일한 오프셋의 페이지를 포함하지 않도록 다이별 검색 섹션을 설정하고 각 다이의 검색 섹션에 대해 동시에 액세스하여 오픈 블럭 그룹의 마지막 접근 페이지를 탐색할 수 있다.
일 실시예에서, 중앙처리장치(111)는 다이별 검색 섹션의 첫번째 페이지로부터 순차적으로 데이터를 리드하여 마지막 접근 페이지를 탐색할 수 있다. 만약, 특정 다이의 검색 섹션에서 프로그램 상태가 상이한 페이지가 연달아 리드되고 연달아 리드된 페이지의 오프셋이 연속되는 경우, 연달아 리드된 페이지 중 유효 페이지를 마지막 접근 페이지로 판단할 수 있으나 이에 한정되는 것은 아니다.
일 실시예에서, 중앙처리장치(111)는 각 검색 섹션 내의 중간 지점 페이지가 유효 페이지 또는 빈 페이지인지에 따라 오픈 블럭 내 마지막 접근 페이지를 탐색할 수 있다.
일 실시예에서, 중앙처리장치(111)는 다이별 검색 섹션의 중간 지점 페이지의 리드 결과 빈 페이지만 검색되는 경우, 중간 지점 페이지 이전까지의 영역에 대해 다이별 검색 섹션을 재설정하고 다이별 검색 섹션의 중간 지점 페이지를 리드하는 과정을 적어도 하나의 유효 페이지가 검색될 때까지 반복할 수 있다.
중앙처리장치(111)는 다이별 검색 섹션의 중간 지점 페이지의 리드 결과 유효 페이지만 검색되는 경우, 중간 지점 페이지 이후의 영역에 대해 다이별 검색 섹션을 재설정하고 다이별 검색 섹션의 중간 지점 페이지를 리드하는 과정을 적어도 하나의 빈 페이지가 검색될 때까지 반복할 수 있다.
중앙처리장치(111)는 다이별 검색 섹션의 중간 지점 페이지 리드 결과 유효 페이지와 빈 페이지가 검색되는 경우, 유효 페이지가 이후의 영역과 빈 페이지 이전 영역 사이의 영역에 대해 다이별 검색 섹션을 재설정하고 다이별 검색 섹션의 중간 지점을 리드하는 과정을 마지막 접근 페이지가 탐색될 때까지 반복할 수 있다.
일 실시예에서, 탐색 과정 중 프로그램 상태가 상이한 페이지가 연달아 리드되고 연달아 리드된 페이지의 오프셋이 연속되는 경우, 연달아 리드된 페이지 중 유효 페이지를 마지막 접근 페이지로 판단할 수 있으나 이에 한정되는 것은 아니다.
도 5 내지 도 10은 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도들이다.
도 5는 서든 파워 오프 후의 전원 재공급에 따른 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 5를 참조하면, 서든 파워 오프(S101) 후 전원이 재공급됨에 따라(S103), 컨트롤러(110)가 데이터 저장 장치(10)를 부팅할 수 있다(S105). 부팅 동작은 컨트롤러(110)의 ROM(1151)로부터 RAM(1153)으로 부트로더(bootloader)를 로드하는 동작, 부트로더(bootloader)를 이용하여 저장부(120) 로부터 코드 형태의 명령들(instructions)를 RAM(1153)으로 로드하여 부트업하는 동작을 포함할 수 있다.
부팅이 완료되면, 컨트롤러(110)는 저장부(120)에 저장된 메타 데이터를 복구하고(S107), 사용자 데이터를 복구할 수 있다(S109). 일 실시예에서, 데이터를 복구하는 과정(S107, S109)은 저장부(120)로부터 시스템 데이터를 리드하여 RAM(1153)에 로드하고, 시스템 데이터에 근거하여 SPO 발생 시 사용한 오픈 블럭을 찾아 마지막 접근 페이지를 탐색하며, 마지막 접근 페이지 이전의 페이지들에 라이트된 데이터들을 순차적으로 리드하여 P2L 리스트를 생성하고 RAM(1153)에 저장하는 과정을 포함할 수 있다.
저장부(120)에 저장된 데이터가 복구되면 데이터 저장 장치(10)는 호스트 장치에 의해 사용 가능한 상태로 대기하게 된다(S111).
도 6은 일 실시예에 의한 데이터 복구 과정을 설명하기 위한 흐름도이다.
도 6을 참조하면, 컨트롤러(110)는 저장부(120)로부터 RAM(1153)에 로드한 시스템 데이터에 근거하여 SPO 발생 시 사용한 오픈 블럭을 검색할 수 있다(S201).
오픈 블럭이 검색되면, 컨트롤러(110)는 오픈 블럭 내의 마지막 접근 페이지를 탐색할 수 있다(S203). 그리고, 마지막 접근 페이지로부터 첫번째 페이지까지 순차적으로 리드하면서 P2L 리스트를 생성할 수 있다(S205).
또한, 오픈 블럭의 마지막 접근 페이지의 직후 후속 페이지부터 마지막 페이지까지의 각 페이지에 더미 데이터를 라이트하여, 해당 오픈 블럭을 클로즈드 블럭화할 수 있다(S207).
이어서, 컨트롤러는 마지막 페이지로부터 첫번째 페이지까지 순차적으로 스캔하여 클로즈드 블럭에 대한 P2L 리스트를 생성하고 RAM(1153)에 저장하여 맵 테이블을 복구할 수 있다(S209).
단계 S203에 도시한 마지막 접근 페이지 검색 과정은 도 7 내지 도 10과 같이 구성될 수 있다.
도 7 내지 도 10은 일 실시예에 의한 마지막 접근 페이지 검색 과정을 설명하기 위한 흐름도이다.
도 7을 참조하면, 컨트롤러(110)는 오픈 블럭 그룹 내 복수의 메모리 블럭 각각에 대해 다이별 검색 섹션을 설정하되, 각 다이별 검색 섹션이 연속하는 페이지 오프셋을 갖는 복수의 페이지를 포함하면서 각 다이별 검색 섹션에 포함되는 페이지들의 오프셋이 검색 섹션 간에 중복되지 않도록 검색 섹션을 설정할 수 있다(S301).
일 실시예에서, 블럭 그룹에 포함되는 블럭의 수, 즉 다이의 수가 N개이고, 각 메모리 블럭 내 페이지 수가 m개인 경우, 각 다이 별로 연속되는 오프셋을 갖는 m/N 개의 페이지를 검색 섹션으로 설정할 수 있다. 이 때, X번째 다이의 메모리 블럭에 대해 [(m/N)*(X) ~ (m/N)*(X+1)] 사이의 영역을 각 다이별 검색 섹션으로 설정하면 각 메모리 블럭마다 페이지 번호의 중첩 없이 연속되는 복수의 페이지를 갖는 검색 섹션을 설정할 수 있다.
오픈 블럭 그룹의 각 다이 별로 검색 섹션이 설정되면, 컨트롤러(110)는 각 검색 섹션의 중간 지점 페이지를 리드하는 복구용 리드 동작을 수행할 수 있다(S303).
중간 지점 페이지 리드 결과 적어도 하나의 유효 페이지가 탐색되는지 확인할 수 있다(S305).
복구용 리드를 위해 접근한 중간 지점의 페이지 모두가 유효 페이지가 아닌 모두 빈 페이지인 경우(S305:N), 컨트롤러(110)는 검색 섹션을 재설정하고(S307), 검색 섹션 내에서 적어도 하나의 유효 페이지가 탐색될 때까지 이러한 과정을 반복할 수 있다.
만약, 중간 지점 페이지 리드 결과 적어도 하나의 유효 페이지가 탐색되면(S305:Y), 컨트롤러(110)는 탐색된 유효 페이지가 마지막 접근 페이지인지 확인할 수 있다(S309). 마지막 접근 페이지가 탐색된 경우(S309:Y)에는 검색 과정을 종료할 수 있다. 반면, 마지막 접근 페이지가 탐색되지 않은 경우에는(S309:N) 검색 섹션을 재설정하고(S311), 마지막 접근 페이지가 탐색될 때까지 이러한 과정을 반복할 수 있다.
검색 섹션의 중간 지점 페이지 리드 결과 모두 빈 페이지가 탐색되는 경우의 검색 섹션 재설정 과정을 도 8에 도시하였다.
도 8을 참조하면, 다이별 검색 섹션의 중간 지점 페이지에서 모두 빈 페이지가 탐색된 경우, 각 다이별 검색 섹션의 중간 지점 페이지 번호 중 가장 작은 페이지 번호를 추출할 수 있다(S401).
각 다이별 검색 섹션의 중간 지점 페이지 번호 중 가장 작은 페이지 번호에 해당하는 영역 이후 페이지는 모두 빈 페이지인 것으로 판단할 수 있으므로, 단계 S401에서 추출한 페이지 번호 이전 영역, 즉 메모리 블럭의 첫번째 페이지부터 다이별 중간 지점 페이지 번호 중 가장 작은 페이지 번호의 직전 선행 페이지까지의 영역을 재설정 영역으로 하여, 컨트롤러(110)는 이 재설정 영역에 대해 검색 섹션을 재설정할 수 있다(S403). 검색 섹션이 재설정된 후에는 도 7의 단계 S303으로 진행하여 이후의 과정을 수행할 수 있다.
검색 섹션의 중간 지점 리드 결과 적어도 하나의 유효 페이지가 탐색되는 경우의 검색 섹션 재설정 과정을 도 9에 도시하였다.
도 9를 참조하면, 다이별 검색 섹션의 중간 지점 페이지에서 모두 유효 페이지가 탐색되었는지 확인할 수 있다(S411). 모두 유효 페이지가 탐색된 경우(S411:Y)에는 각 다이별 검색 섹션의 중간 지점 페이지 번호 중 가장 큰 페이지 번호를 추출할 수 있다(S413).
다이별 검색 섹션의 중간 지점 페이지 이후의 특정 페이지가 마지막 접근 페이지일 것으로 예상할 수 있으므로, 컨트롤러(110)는 단계 S413에서 추출한 페이지 번호 이후 영역, 즉 다이별 중간 지점 페이지 번호 중 가장 큰 페이지 번호의 직후 후속 페이지부터 메모리 블럭의 마지막 페이지까지의 영역을 재설정 영역으로 하여, 재설정 영역에 대해 검색 섹션을 재설정할 수 있다(S415). 검색 섹션이 재설정된 후에는 도 7의 단계 S303으로 진행하여 이후의 과정을 수행할 수 있다.
한편, 다이별 검색 섹션의 중간 지점 페이지에서 일부는 유효 페이지가 탐색되고 일부는 빈 페이지가 탐색된 경우 (S411:N)에는 탐색된 유효 페이지와 빈 페이지 사이에 마지막 접근 페이지가 존재할 것으로 예상할 수 있다.
그러므로 컨트롤러(110)는 탐색된 유효 페이지 중 가장 큰 페이지 번호를 추출하는 한편(S417), 탐색된 빈 페이지 중 가장 작은 페이지 번호를 추출할 수 있다(S419).
그리고, 단계 S417에서 추출한 페이지 번호와 단계 S419에서 추출한 페이지 번호 사이의 영역을 재설정 영역으로 하여, 재설정 영역에 대해 검색 섹션을 재설정할 수 있다(S421). 검색 섹션이 재설정된 후에는 도 7의 단계 S303으로 진행하여 이후의 과정을 수행할 수 있다.
도 8 및 도 9에서 검색 섹션을 재설정할 때, 재설정 영역에 포함된 페이지의 수에 기초하여 검색 섹션을 다이별, 또는 블럭 그룹 전체에 대해 재설정할 수 있으며, 도 10을 참조하여 설명하면 다음과 같다.
도 10을 참조하면, 재설정 영역에 포함된 페이지의 수가 기 설정된 최소값(MIN)보다 작은 경우에는(S501:N) 다이 별로 검색 섹션을 재설정하지 않고, 전체 다이 즉, 블럭 그룹 전체의 재설정 영역을 검색 섹션으로 하고, 재설정 영역의 첫번째 페이지부터 순차적으로, 또는 바이너리 서치 방식에 의해 마지막 접근 페이지를 탐색할 수 있다(S503).
만약, 재설정 영역에 포함된 페이지의 수가 기 설정된 최소값(MIN)보다 큰 경우에는(S501:Y), 도 8의 단계 S403, 또는 도 9의 단계 S415 또는 단계 S421의 방식과 같이 다이별로 검색 섹션을 재설정할 수 있다(S505).
도시하지 않았지만, 마지막 접근 페이지를 검색하기 위하여, 오픈 블럭 그룹 내 복수의 메모리 블럭 각각에 대해 다이별 검색 섹션이 동일한 오프셋의 페이지를 포함하지 않도록 다이별 검색 섹션을 설정하고 각 다이의 검색 섹션의 첫번째 페이지부터 동시에 순차적으로 액세스하여 오픈 블럭 그룹의 마지막 접근 페이지를 탐색할 수 있다. 다이별 검색 섹션의 첫번째 페이지로부터 순차적으로 데이터를 리드하는 중 특정 다이의 검색 섹션에서 프로그램 상태가 상이한 페이지가 연달아 리드되고 연달아 리드된 페이지의 오프셋이 연속되는 경우, 연달아 리드된 페이지 중 유효 페이지를 마지막 접근 페이지로 판단할 수 있으나 이에 한정되는 것은 아니다.
도 11 내지 도 13은 마지막 접근 페이지의 위치에 따른 데이터 저장 장치의 동작 방법을 설명하기 위한 도면이다.
도 11은 다이별 검색 섹션의 중간 지점 페이지를 리드한 결과 어느 하나의 유효 페이지도 탐색되지 않는 상황을 설명하기 위한 도면이다.
도 11을 참조하면, 각 다이(D0, D1, D2, D3)마다 굵은 선으로 구분한 검색 섹션이 설정될 수 있다. 예를 들어 다이0(D0)의 검색 섹션은 P0~P(i-1)로, 다이1(D1)의 검색 섹션은 Pi~P(j-1)로, 다이2(D2)의 검색 섹션은 Pj~P(k-1)로, 다이3(D3)의 검색 섹션은 Pk~P(m-1)으로 설정될 수 있다.
각 다이별 검색 섹션의 중간 페이지는 "○"로 구분하였다. 다이별 검색 섹션의 중간 지점 페이지의 리드 결과 모두 빈 페이지가 탐색됨을 알 수 있다.
이 경우, 컨트롤러(110)는 도 8에 도시한 것과 같이, 탐색된 빈 페이지의 페이지 번호(P4, P(i+4), P(j+4), P(k+4)) 중 가장 작은 페이지 번호(P4)를 추출할 수 있다.
그리고, 첫번째 페이지(P0)부터 추출된 페이지 번호(P4)의 직전 선행 페이지(P3)까지의 영역을 재설정 영역으로 하여 검색 섹션을 재설정할 수 있다.
이 때, 재설정 영역에 포함된 페이지의 개수(도 11의 경우 4개)가 기 설정된 최소값(MIN)보다 큰 경우에는 다이 별로 검색 섹션을 재설정할 수 있다. 한편, 재설정 영역에 포함된 페이지의 개수(도 11의 경우 4개)가 기 설정된 최소값(MIN)보다 작은 경우에는 다이 별로 검색 섹션을 재설정하지 않고, 전체 다이 즉, 블럭 그룹 전체의 재설정 영역을 검색 섹션으로 하여 첫번째 페이지부터 순차적으로, 또는 바이너리 서치 방식으로 마지막 접근 페이지를 탐색할 수 있다.
도 12는 다이별 검색 섹션의 중간 지점 페이지 리드 결과 적어도 하나의 유효 페이지가 탐색된 상황을 설명하기 위한 도면이다.
도 12를 참조하면, 각 다이(D0, D1, D2, D3)마다 굵은 선으로 구분한 검색 섹션이 설정될 수 있다. 예를 들어 다이0(D0)의 검색 섹션은 P0~P(i-1)로, 다이1(D1)의 검색 섹션은 Pi~P(j-1)로, 다이2(D2)의 검색 섹션은 Pj~P(k-1)로, 다이3(D3)의 검색 섹션은 Pk~P(m-1)으로 설정될 수 있다.
각 다이별 검색 섹션의 중간 페이지는 "○"로 구분하였다. 다이별 검색 섹션의 중간 지점 페이지를 리드한 결과 다이0(D0)과 다이1(D1)에서는 유효 페이지가 탐색되고, 다이2(D2)와 다이3(D3)에서는 빈 페이지가 탐색됨을 알 수 있다.
이 경우, 컨트롤러(110)는 도 9에 도시한 것과 같이, 탐색된 유효 페이지의 페이지 번호(P4, P(i+4)) 중 가장 큰 페이지 번호(P(i+4))를 추출하는 한편, 탐색된 빈 페이지의 페이지 번호(P(j+4), P(k+4)) 중 가장 작은 페이지 번호(P(j+4))를 추출할 수 있다. 그리고, 추출한 페이지 번호(P(j+4), P(i+4)) 사이의 영역을 재설정 영역으로 하여, 재설정 영역에 대해 검색 섹션을 재설정할 수 있다.
도 13은 다이별 검색 섹션의 첫번째 페이지부터 동시에 순차적으로 액세스하여 마지막 접근 페이지를 탐색하는 경우를 설명하기 위한 도면이다.
도 13을 참조하면, 각 다이(D0, D1, D2, D3)마다 굵은 선으로 구분한 검색 섹션이 설정될 수 있다. 예를 들어 다이0(D0)의 검색 섹션은 P0~P(i-1)로, 다이1(D1)의 검색 섹션은 Pi~P(j-1)로, 다이2(D2)의 검색 섹션은 Pj~P(k-1)로, 다이3(D3)의 검색 섹션은 Pk~P(m-1)으로 설정될 수 있다.
각 다이별 검색 섹션의 첫번째 페이지는 "△"로 구분하였다.
마지막 접근 페이지를 검색하기 위하여, 다이별 검색 섹션의 첫번째 페이지(P0, Pi, Pj, Pk)부터 동시에 순차적으로 액세스하여 오픈 블럭 그룹의 마지막 접근 페이지를 탐색할 수 있다. 다이별 검색 섹션의 첫번째 페이지(P0, Pi, Pj, Pk)로부터 순차적으로 데이터를 리드하는 중 특정 다이의 검색 섹션에서 프로그램 상태가 상이한 페이지가 연달아 리드되고 연달아 리드된 페이지의 오프셋이 연속되는 경우, 연달아 리드된 페이지 중 유효 페이지를 마지막 접근 페이지로 판단할 수 있다. 도 13에 도시한 것과 같이, 다이2의 검색 섹션에서 유효 페이지(P(j+2))와 무효 페이지(P(j+3))이 연달아 리드되고, 연달아 리드된 페이지의 오프셋(P(j+2), P(j+3))이 연속되는 것을 알 수 있다. 이 경우 유효 페이지가 검출된 페이지(P(j+2))가 마지막 접근 페이지로 판단될 수 있다.
이와 같이, 본 기술에서는 오픈 블럭 그룹의 전체를 대상으로 바이너리 서치 방식으로 마지막 접근 페이지를 탐색하는 것이 아니라, 오픈 블럭 그룹에 포함된 각 다이(블럭) 별로 검색 섹션을 다르게 지정하고, 각 다이의 검색 섹션을 동시에 접근하여 마지막 접근 페이지를 탐색할 수 있다.
이는 다이 인터리빙 방식으로 라이트를 진행할 때 첫번째 페이지 그룹으로부터 순차적으로 데이터가 라이트되는 특성을 이용한 것으로, 다이별 검색 섹션의 첫번째 페이부터 순차적으로 리드하거나, 또는 검색 섹션의 중간 지점 페이지를 리드하여 유효 페이지가 탐색되는지 빈 페이지가 탐색되는지에 따라 다이별로 검색 섹션을 빠르게 좁혀나갈 수 있으므로 마지막 유효 페이지를 고속으로 탐색할 수 있다.
도 14는 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 14를 참조하면, 스토리지 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다. 일 실시예에서, 데이터 저장 장치(1200)는 솔리드 스테이트 드라이브(solid state drive)(SSD)로 구성될 수 있다.
데이터 저장 장치(1200)는 컨트롤러(1210), 비휘발성 메모리 장치들(1220-0 ~ 1220-n), 버퍼 메모리 장치(1230), 전원 공급기(1240), 신호 커넥터(1101) 및 전원 커넥터(1103)를 포함할 수 있다.
컨트롤러(1210)는 데이터 저장 장치(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛, 컨트롤 유닛, 동작 메모리로서의 랜덤 액세스 메모리, 에러 정정 코드(ECC) 유닛 및 메모리 인터페이스 유닛을 포함할 수 있다. 예를 들어, 컨트롤러(1210)는 도 1, 도 4 및 도 5에 도시한 컨트롤러(110)로 구성될 수 있다.
호스트 장치(1100)와 데이터 저장 장치(1200)는 신호 커넥터(1101)를 통해 신호를 송수신할 수 있다. 여기에서, 신호란 명령어, 어드레스, 데이터를 포함할 수 있다.
컨트롤러(1210)는 호스트 장치(1100)로부터 입력된 신호를 분석하고 처리할 수 있다. 컨트롤러(1210)는 데이터 저장 장치(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다
버퍼 메모리 장치(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1230)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로 전송될 수 있다.
비휘발성 메모리 장치들(1220-0 ~ 1220-n)은 데이터 저장 장치(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1220-0 ~ 1220-n) 각각은 복수의 채널들(CH0~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1103)를 통해 입력된 전원을 데이터 저장 장치(1200)에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, 데이터 저장 장치(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있으나 이에 한정되는 것은 아니다.
신호 커넥터(1101)는 호스트 장치(1100)와 데이터 저장 장치(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 자명하다.
전원 커넥터(1103)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 물론이다.
도 15 및 도 16은 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 15를 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 메모리 시스템(3200)은 접속 터미널(3110)에 마운트(mount)될 수 있다.
메모리 시스템(3200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(3200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220), 비휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다.
컨트롤러(3210)는 도 1, 도 4 및 도 5에 도시된 컨트롤러(110)와 실질적으로 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
비휘발성 메모리 장치들(3231~3232)은 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 메모리 시스템(3200) 백그라운드에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 메모리 시스템(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 메모리 시스템(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 메모리 시스템(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 메모리 시스템(3200)의 어느 한 변에 배치될 수 있다.
도 16은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다.
도 16을 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 메모리 시스템(4200)을 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(4200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(4200)은 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 메모리 시스템(4200)은 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 비휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 메모리 시스템(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 1, 도 4 및 도 5에 도시한 컨트롤러(110)와 실질적으로 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 비휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 비휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 비휘발성 메모리 장치(4230)로 전송될 수 있다.
비휘발성 메모리 장치(4230)는 메모리 시스템(4200)의 저장 매체로 사용될 수 있다.
도 17은 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 17을 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 메모리 시스템(5200)을 포함할 수 있다. 메모리 시스템(5200)은 도 1의 데이터 저장 장치(10), 도 14의 데이터 저장 장치(1200), 도 15의 메모리 시스템(3200), 도 16의 메모리 시스템(4200)으로 구성될 수 있다.
도 18은 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
도 18을 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
메모리 셀 어레이(310)는 3차원 메모리 어레이를 포함할 수 있다. 3차원 메모리 어레이는 반도체 기판의 평판면에 대해 수직의 방향성을 가지며, 적어도 하나의 메모리 셀이 다른 하나의 메모리 셀의 수직 상부에 위치하는 낸드(NAND) 스트링을 포함하는 구조를 의미한다. 하지만 3차원 메모리 어레이의 구조가 이에 한정되는 것은 아니며 수직의 방향성뿐 아니라 수평의 방향성을 가지고 고집적도로 형성된 메모리 어레이 구조라면 선택적으로 적용 가능함은 자명하다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 데이터 저장 장치
110 : 컨트롤러
120 : 저장부

Claims (20)

  1. 각각 복수의 메모리 블럭을 포함하는 복수의 다이를 포함하고, 상기 복수의 메모리 블럭이 복수의 페이지를 포함하도록 구성된 저장부; 및
    각각의 다이로부터 적어도 하나의 메모리 블럭을 선택하여 블럭 그룹을 구성하고, 각 블럭 그룹 내 각 메모리 블럭 내에서 동일한 오프셋을 갖는 페이지로 페이지 그룹을 구성하여 다이 인터리빙 방식으로 상기 저장부에 접근하는 컨트롤러;를 포함하며,
    상기 컨트롤러는, 서든 파워 오프 후 전원이 인가됨에 따라 오픈 블럭 그룹을 검출하며, 상기 검출한 오픈 블럭 그룹 내 복수의 블럭이 속한 다이별로 검색 섹션을 설정하고, 상기 다이별 검색 섹션에 동시에 액세스하여 마지막 접근 페이지를 탐색하도록 구성되는 데이터 저장 장치.
  2. 제 1 항에 있어서,
    상기 다이별 검색 섹션에 포함되는 페이지들의 오프셋은 상기 다이별 검색 섹션 간에 중복되지 않으며, 상기 컨트롤러는 상기 다이별 검색 섹션의 첫번째 페이지부터 순차적으로 접근하여 상기 마지막 접근 페이지를 탐색하도록 구성되는 데이터 저장 장치.
  3. 제 1 항에 있어서,
    상기 다이별 검색 섹션에 포함되는 페이지들의 오프셋은 상기 다이별 검색 섹션 간에 중복되지 않으며, 상기 컨트롤러는 상기 다이별 검색 섹션 내의 중간 지점 페이지가 유효 페이지 또는 빈 페이지인지에 따라 상기 오픈 블럭 내 마지막 접근 페이지를 탐색하도록 구성되는 데이터 저장 장치.
  4. 제 3 항에 있어서,
    상기 컨트롤러는,
    상기 중간 지점 페이지가 모두 빈 페이지인 경우, 상기 중간 지점 페이지의 직전 선행 페이지까지의 영역인 재설정 영역에 대해 검색 섹션을 재설정하고 상기 마지막 접근 페이지를 탐색하도록 구성되는 데이터 저장 장치.
  5. 제 4 항에 있어서,
    상기 컨트롤러는,
    상기 중간 지점 페이지 중 가장 작은 페이지 번호의 페이지를 추출하고, 상기 재설정 영역은 상기 오픈 블럭의 첫번째 페이지로부터 상기 추출한 페이지의 직전 선행 페이지까지의 영역으로 구성되는 데이터 저장 장치.
  6. 제 3 항에 있어서,
    상기 컨트롤러는,
    상기 중간 지점 페이지가 유효 페이지인 경우, 상기 중간 지점 페이지의 직후 후속 페이지 이후의 영역인 재설정 영역에 대해 검색 섹션을 재설정하고 상기 마지막 접근 페이지를 탐색하도록 구성되는 데이터 저장 장치.
  7. 제 6 항에 있어서,
    상기 컨트롤러는,
    상기 중간 지점 페이지 중 가장 큰 페이지 번호의 페이지를 추출하고, 상기 재설정 영역은 상기 추출한 페이지의 직후 후속 페이지로부터 상기 오픈 블럭의 마지막 페이지까지의 영역으로 구성되는 데이터 저장 장치.
  8. 제 3 항에 있어서,
    상기 컨트롤러는,
    상기 중간 지점 페이지가 빈 페이지와 유효 페이지를 포함하는 경우, 상기 유효 페이지의 직후 후속 페이지부터 상기 빈 페이지의 직전 선행 페이지까지의 영역인 재설정 영역에 대해 검색 섹션을 재설정하고 상기 마지막 접근 페이지를 탐색하도록 구성되는 데이터 저장 장치.
  9. 제 8 항에 있어서,
    상기 컨트롤러는,
    상기 유효 페이지 중 가장 큰 페이지 번호의 페이지와 상기 빈 페이지 중 가장 작은 페이지 번호의 페이지를 추출하고, 상기 재설정 영역은 상기 추출한 가장 큰 페이지 번호의 직후 후속 페이지와 상기 추출한 가장 작은 페이지 번호의 직전 선행 페이지 사이의 영역으로 구성되는 데이터 저장 장치.
  10. 제 1 항에 있어서,
    상기 컨트롤러는,
    상기 마지막 접근 페이지의 직전 선행 페이지로부터 상기 오픈 메모리 블럭 그룹의 첫 페이지까지 순차적으로 스캔하여 P2L(Physical address to Logical address) 리스트를 생성하도록 구성되는 데이터 저장 장치.
  11. 각각 복수의 메모리 블럭을 포함하는 복수의 다이를 포함하고, 상기 복수의 메모리 블럭이 복수의 페이지를 포함하도록 구성된 저장부; 및 각각의 다이로부터 적어도 하나의 메모리 블럭을 선택하여 블럭 그룹을 구성하고, 각 블럭 그룹 내 각 메모리 블럭 내에서 동일한 오프셋을 갖는 페이지로 페이지 그룹을 구성하여 다이 인터리빙 방식으로 상기 저장부에 접근하는 컨트롤러;를 포함하는 데이터 저장 장치의 동작 방법으로서,
    서든 파워 오프 후 전원이 인가되는 단계;
    상기 컨트롤러가 오픈 블럭 그룹 그룹을 검출하여, 상기 검출한 오픈 블럭 그룹 내 복수의 블럭이 속한 다이별로 검색 섹션을 설정하는 단계; 및
    상기 컨트롤러가 상기 다이별 검색 섹션에 동시에 액세스하여 마지막 접근 페이지를 탐색하는 단계;
    를 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  12. 제 11 항에 있어서,
    상기 검색 섹션을 설정하는 단계는, 상기 다이별 검색 섹션에 포함되는 페이지들의 오프셋이 상기 다이별 검색 섹션 간에 중복되지 않도록 상기 검색 섹션을 설정하는 단계를 포함하고,
    상기 마지막 접근 페이지를 탐색하는 단계는, 상기 컨트롤러가 상기 다이별 검색 섹션의 첫번째 페이지부터 순차적으로 접근하여 상기 마지막 접근 페이지를 탐색하는 단계를 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  13. 제 11 항에 있어서,
    상기 검색 섹션을 설정하는 단계는, 상기 다이별 검색 섹션에 포함되는 페이지들의 오프셋이 상기 다이별 검색 섹션 간에 중복되지 않도록 상기 검색 섹션을 설정하는 단계를 포함하고,
    상기 마지막 접근 페이지를 탐색하는 단계는, 상기 컨트롤러가 상기 다이별 검색 섹션 내의 중간 지점 페이지가 유효 페이지 또는 빈 페이지인지에 따라 상기 오픈 블럭 내 마지막 접근 페이지를 탐색하는 단계를 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  14. 제 13 항에 있어서,
    상기 마지막 접근 페이지를 탐색하는 단계는,
    상기 중간 지점 페이지가 모두 빈 페이지인 경우, 상기 컨트롤러가 상기 중간 지점 페이지의 직전 선행 페이지까지의 영역인 재설정 영역에 대해 검색 섹션을 재설정하고 상기 마지막 접근 페이지를 탐색하는 단계를 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  15. 제 14 항에 있어서,
    상기 컨트롤러가 상기 중간 지점 페이지 중 가장 작은 페이지 번호의 페이지를 추출하는 단계; 및
    상기 오픈 블럭의 첫번째 페이지로부터 상기 추출한 페이지의 직전 선행 페이지까지의 영역인 상기 재설정 영역에 대해 검색 섹션을 재설정하는 단계;
    를 더 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  16. 제 13 항에 있어서,
    상기 마지막 접근 페이지를 탐색하는 단계는,
    상기 중간 지점 페이지가 유효 페이지인 경우, 상기 컨트롤러가 상기 중간 지점 페이지의 직후 후속 페이지 이후의 영역인 재설정 영역에 대해 검색 섹션을 재설정하고 상기 마지막 접근 페이지를 탐색하는 단계를 더 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  17. 제 16 항에 있어서,
    상기 컨트롤러가 상기 중간 지점 페이지 중 가장 큰 페이지 번호의 페이지를 추출하는 단계; 및
    상기 추출한 페이지의 직후 후속 페이지로부터 상기 오픈 블럭의 마지막 페이지까지의 영역인 상기 재설정 영역에 대해 검색 섹션을 재설정하는 단계;
    를 더 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  18. 제 13 항에 있어서,
    상기 마지막 접근 페이지를 탐색하는 단계는,
    상기 중간 지점 페이지가 빈 페이지와 유효 페이지를 포함하는 경우, 상기 컨트롤러가 상기 유효 페이지의 직후 후속 페이지부터 상기 빈 페이지의 직전 선행 페이지까지의 영역인 재설정 영역에 대해 검색 섹션을 재설정하고 상기 마지막 접근 페이지를 탐색하는 단계를 더 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  19. 제 18 항에 있어서,
    상기 컨트롤러가 상기 유효 페이지 중 가장 큰 페이지 번호의 페이지와 상기 빈 페이지 중 가장 작은 페이지 번호의 페이지를 추출하는 단계; 및
    상기 추출한 가장 큰 페이지 번호의 직후 후속 페이지와 상기 추출한 가장 작은 페이지 번호의 직전 선행 페이지 사이의 영역 인 재설정 영역에 대해 검색 섹션을 재설정하고 상기 마지막 접근 페이지를 탐색하는 단계를 더 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  20. 제 11 항에 있어서,
    상기 컨트롤러가 상기 마지막 접근 페이지의 직전 선행 페이지로부터 상기 오픈 메모리 블럭 그룹의 첫 페이지까지 순차적으로 스캔하여 P2L(Physical address to Logical address) 리스트를 생성하는 단계를 더 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
KR1020190042690A 2019-04-11 2019-04-11 데이터 저장 장치 및 이의 동작 방법 KR20200120159A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190042690A KR20200120159A (ko) 2019-04-11 2019-04-11 데이터 저장 장치 및 이의 동작 방법
US16/706,169 US11327672B2 (en) 2019-04-11 2019-12-06 Data storage device for searching a last access page and operation method thereof
CN201911373894.8A CN111813329A (zh) 2019-04-11 2019-12-27 数据存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190042690A KR20200120159A (ko) 2019-04-11 2019-04-11 데이터 저장 장치 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
KR20200120159A true KR20200120159A (ko) 2020-10-21

Family

ID=72749064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190042690A KR20200120159A (ko) 2019-04-11 2019-04-11 데이터 저장 장치 및 이의 동작 방법

Country Status (3)

Country Link
US (1) US11327672B2 (ko)
KR (1) KR20200120159A (ko)
CN (1) CN111813329A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI745695B (zh) * 2019-05-22 2021-11-11 慧榮科技股份有限公司 用來進行無預警斷電復原管理之方法、記憶裝置及其控制器以及電子裝置
US11237734B2 (en) * 2019-08-19 2022-02-01 Micron Technology, Inc. High throughput DRAM with distributed column access
US11763913B2 (en) * 2021-07-12 2023-09-19 EMC IP Holding Company LLC Automated testing of functionality of multiple NVRAM cards

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7464216B2 (en) * 2006-09-29 2008-12-09 Sandisk Corporation Method for phased garbage collection with state indicators
US10073626B2 (en) * 2013-03-15 2018-09-11 Virident Systems, Llc Managing the write performance of an asymmetric memory system
US9645763B2 (en) * 2014-01-13 2017-05-09 Seagate Technology Llc Framework for balancing robustness and latency during collection of statistics from soft reads
US20160180953A1 (en) * 2014-12-22 2016-06-23 Sandisk Technologies Inc. Predicting memory data loss based on temperature accelerated stress time
US10007451B2 (en) * 2015-03-20 2018-06-26 SK Hynix Inc. Scalable SPOR algorithm for flash memories
KR102547642B1 (ko) 2016-05-18 2023-06-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR20180023190A (ko) 2016-08-25 2018-03-07 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
TWI607312B (zh) * 2016-10-07 2017-12-01 慧榮科技股份有限公司 資料儲存裝置及其資料寫入方法
KR20180039785A (ko) * 2016-10-10 2018-04-19 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
TWI616807B (zh) * 2016-11-17 2018-03-01 英屬維京群島商大心電子（英屬維京群島）股份有限公司 資料寫入方法以及儲存控制器
KR20190092054A (ko) * 2018-01-30 2019-08-07 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102571747B1 (ko) * 2018-04-06 2023-08-29 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
US11327672B2 (en) 2022-05-10
US20200326853A1 (en) 2020-10-15
CN111813329A (zh) 2020-10-23

Similar Documents

Publication Publication Date Title
CN107544925B (zh) 存储器系统及加速引导时间的方法
US11327672B2 (en) Data storage device for searching a last access page and operation method thereof
CN113741798A (zh) 数据存储装置及其操作方法
US11543990B2 (en) Data storage apparatus with extended lifespan and operation method thereof
CN111813328A (zh) 存储器系统及其操作方法
KR102620727B1 (ko) 전자 장치
CN114860153A (zh) 系统及其操作方法
US20190018602A1 (en) Data storage device and method of operating the same
US11079952B2 (en) Data storage device performing scan operations on memory regions to move data and operation method thereof
CN113936721A (zh) 存储器系统、存储器装置和操作存储器装置的方法
KR20210157544A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
US20200327069A1 (en) Data storage device and operation method thereof, controller using the same
US11635896B2 (en) Method and data storage apparatus for replacement of invalid data blocks due to data migration
CN111414314B (zh) 数据存储装置、其操作方法及其控制器
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
US20210303157A1 (en) Electronic device, data storage device, and method of operating the same
US11281590B2 (en) Controller, operating method thereof and storage device including the same
US9966148B1 (en) Data storage device and operating method thereof
US11954347B2 (en) Memory system and operating method thereof
US20230031193A1 (en) Memory system and operating method thereof
US11593006B2 (en) Data storage apparatus and method for managing valid data based on bitmap table
US11847332B2 (en) Data storage apparatus and operating method thereof
US20220188008A1 (en) Data storage apparatus and operation method thereof
US20220188026A1 (en) Data storage apparatus and operation method thereof
KR20240008046A (ko) 비휘발성 메모리 장치의 프로그램 상태에 대응하여 데이터를 읽는 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination