KR102620727B1 - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR102620727B1
KR102620727B1 KR1020180044785A KR20180044785A KR102620727B1 KR 102620727 B1 KR102620727 B1 KR 102620727B1 KR 1020180044785 A KR1020180044785 A KR 1020180044785A KR 20180044785 A KR20180044785 A KR 20180044785A KR 102620727 B1 KR102620727 B1 KR 102620727B1
Authority
KR
South Korea
Prior art keywords
super block
data
super
logical address
blocks
Prior art date
Application number
KR1020180044785A
Other languages
English (en)
Other versions
KR20190121461A (ko
Inventor
정석훈
허인웅
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180044785A priority Critical patent/KR102620727B1/ko
Priority to US16/201,028 priority patent/US10901653B2/en
Priority to CN201811474493.7A priority patent/CN110389907B/zh
Publication of KR20190121461A publication Critical patent/KR20190121461A/ko
Priority to US17/147,009 priority patent/US11704048B2/en
Application granted granted Critical
Publication of KR102620727B1 publication Critical patent/KR102620727B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Abstract

전자 장치는 컨트롤러; 및 상기 컨트롤러에 의해 절차들을 실행하게 하기 위한 동작 코드들이 저장되는 비일시적 컴퓨터 판독 가능 저장 매체를 포함하되, 상기 비일시적 컴퓨터 판독 가능 저장 매체는 복수의 메모리 블록들을 포함하고, 상기 절차들은, 상기 복수의 메모리 블록들을 복수의 슈퍼 블록들로 그룹핑하고, 라이트 요청된 데이터에 대응하는 하나 이상의 논리 어드레스들에 따라 상기 복수의 슈퍼 블록들 중 제1 슈퍼 블록을 선택하여 상기 데이터를 라이트 하고, 상기 제1 슈퍼 블록을 제1 논리 어드레스 범위에 맵핑하는 것을 포함하고, 상기 제1 논리 어드레스 범위는 슈퍼 블록 크기에 대응하도록 연속하는 어드레스들로 구성되고, 상기 연속하는 어드레스들의 시작 어드레스는 상기 하나 이상의 논리 어드레스들의 시작 논리 어드레스이다.

Description

전자 장치{ELECTRONIC DEVICE}
본 발명은 전자 장치에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 전자 장치에 관한 것이다.
전자 장치는 비휘발성 메모리 장치를 포함할 수 있다. 전자 장치는 메모리 시스템일 수 있다. 전자 장치는 호스트 장치의 라이트 요청에 응답하여 호스트 장치로부터 제공된 데이터를 저장하고, 호스트 장치의 리드 요청에 응답하여 저장된 데이터를 호스트 장치로 제공할 수 있다. 호스트 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 전자 장치는 호스트 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 호스트 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는 저장 매체에 대해 효율적으로 가비지 컬렉션 동작 및 웨어 레벨링 동작을 수행할 수 있는 전자 장치를 제공하는 데 있다.
본 발명의 실시 예에 따른 전자 장치는 컨트롤러; 및 상기 컨트롤러에 의해 절차들을 실행하게 하기 위한 동작 코드들이 저장되는 비일시적 컴퓨터 판독 가능 저장 매체를 포함하되, 상기 비일시적 컴퓨터 판독 가능 저장 매체는 복수의 메모리 블록들을 포함하고, 상기 절차들은, 상기 복수의 메모리 블록들을 복수의 슈퍼 블록들로 그룹핑하고, 라이트 요청된 데이터에 대응하는 하나 이상의 논리 어드레스들에 따라 상기 복수의 슈퍼 블록들 중 제1 슈퍼 블록을 선택하여 상기 데이터를 라이트 하고, 상기 제1 슈퍼 블록을 제1 논리 어드레스 범위에 맵핑하는 것을 포함하고, 상기 제1 논리 어드레스 범위는 슈퍼 블록 크기에 대응하도록 연속하는 어드레스들로 구성되고, 상기 연속하는 어드레스들의 시작 어드레스는 상기 하나 이상의 논리 어드레스들의 시작 논리 어드레스일 수 있다.
본 발명의 실시 예에 따른 전자 장치는 컨트롤러; 및 상기 컨트롤러에 의해 절차들을 실행하게 하기 위한 동작 코드들이 저장되는 비일시적 컴퓨터 판독 가능 저장 매체를 포함하되, 상기 비일시적 컴퓨터 판독 가능 저장 매체는 복수의 메모리 블록들을 포함하고, 상기 절차들은, 상기 복수의 메모리 블록들을 복수의 슈퍼 블록들로 그룹핑하되, 상기 복수의 슈퍼 블록들 중 제1 슈퍼 블록들은 논리 어드레스 범위들에 각각 맵핑되고, 라이트 요청된 데이터에 대응하는 하나 이상의 논리 어드레스들을 상기 논리 어드레스 범위들과 비교함으로써 상기 제1 슈퍼 블록들 중 적어도 하나의 슈퍼 블록에 상기 데이터를 라이트하는 것을 포함할 수 있다.
본 발명의 실시 예에 따른 전자 장치는 저장 매체에 대해 가비지 컬렉션 동작 및 웨어 레벨링 동작을 효율적으로 수행할 수 있다.
도1은 본 발명의 실시 예에 따른 전자 장치를 도시한 블록도,
도2는 도1의 컨트롤러가 메모리 블록들을 슈퍼 블록들로 그룹핑하는 방법을 예시적으로 도시하는 도면,
도3은 본 발명의 실시 예에 따라 특별 슈퍼 블록이 오픈되는 방법을 도시하는 도면,
도4는 도1의 컨트롤러가 특별 슈퍼 블록을 오픈하는 과정을 상세하게 도시하는 도면,
도5는 도1의 컨트롤러가 특별 슈퍼 블록에 데이터를 이어서 라이트하는 과정을 상세하게 도시하는 도면,
도6은 도1의 컨트롤러가 특별 슈퍼 블록에 데이터를 라이트하고 이전 버전의 데이터를 무효화하는 과정을 상세하게 도시하는 도면,
도7은 도1의 컨트롤러가 새로운 특별 슈퍼 블록을 오픈하는 과정을 상세하게 도시하는 도면,
도8은 도1의 컨트롤러가 노멀 슈퍼 블록에 데이터를 라이트하는 과정을 상세하게 도시하는 도면,
도9는 도1의 컨트롤러가 특별 슈퍼 블록 및 노멀 슈퍼 블록에 데이터를 이어서 라이트하는 과정을 상세하게 도시하는 도면,
도10은 도1의 컨트롤러의 동작 방법을 도시하는 순서도,
도11은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도13은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도14는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면,
도15는 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 전자 장치(100)를 도시한 블록도이다.
전자 장치(100)는 외부의 호스트 장치(미도시됨)의 라이트 요청에 응답하여, 호스트 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 전자 장치(100)는 호스트 장치의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치로 제공하도록 구성될 수 있다.
전자 장치(100)는 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
호스트 장치는 퍼스널 컴퓨터, 랩탑 컴퓨터, 스마트폰, 태블릿 컴퓨터, 디지털 카메라, 게임 콘솔, 네비게이션, 가상현실 장치 및 웨어러블 장치 등을 포함할 수 있다. 전자 장치(100)는 호스트 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 호스트 장치에 연결됨으로써 동작할 수 있다.
전자 장치(100)는 컨트롤러(110) 및 저장 매체(120)를 포함할 수 있다.
컨트롤러(110)는 전자 장치(100)의 제반 동작을 제어할 수 있다. 컨트롤러(110)는 호스트 장치의 요청을 처리하기 위해서 저장 매체(120)를 액세스할 수 있다. 또한, 컨트롤러(110)는 호스트 장치의 요청과 무관하게 전자 장치(100)의 내부 관리 동작 또는 백그라운드 동작을 수행하기 위해서 저장 매체(120)를 액세스할 수 있다.
컨트롤러(110)는 저장 매체(120)에 포함된 복수의 메모리 블록들(미도시됨)을 복수의 슈퍼 블록들(SB)로 그룹핑할 수 있다. 슈퍼 블록(SB)은 컨트롤러(110)가 저장 매체(120)를 관리하기 위한 논리적인 메모리 영역의 단위일 수 있다. 슈퍼 블록(SB)은 컨트롤러(110)가 가비지 컬렉션 동작 및 웨어 레벨링 동작을 수행하는 단위일 수 있다. 슈퍼 블록(SB)은 후술될 바와 같이 저장 매체(120)에 포함된 복수의 비휘발성 메모리 장치들에 걸쳐 형성될 수 있다. 컨트롤러(110)가 저장 매체(120)에서 슈퍼 블록들(SB)을 형성하는 방법은 도2를 참조하여 상세하게 설명될 것이다.
컨트롤러(110)는 슈퍼 블록들(SB)을 오픈된 슈퍼 블록들(OPSB), 클로즈된 슈퍼 블록들(CLSB) 및 소거된 슈퍼 블록들(ESB)로 구분하여 각각 기억하고 관리할 수 있다.
우선, 컨트롤러(110)는 하나 이상의 슈퍼 블록들(SB)을 라이트 액세스를 위해 선택, 즉, 오픈하고 오픈된 슈퍼 블록들(OPSB)로서 관리할 수 있다. 슈퍼 블록(SB)을 오픈하는 것은 라이트 액세스를 위해 소거된 슈퍼 블록(ESB)을 오픈된 슈퍼 블록(OPSB)으로 지정하는 것을 의미할 수 있다. 오픈된 슈퍼 블록(OPSB)은, 빈 영역을 포함하지 않을 때까지 라이트 액세스될 수 있다. 오픈된 슈퍼 블록(OPSB)은 더 이상 빈 영역을 포함하지 않을 때 클로즈되고, 클로즈된 슈퍼 블록(CLSB)으로서 관리될 수 있다.
즉, 오픈된 슈퍼 블록(OPSB)은 데이터가 저장된 영역과 데이터가 저장되지 않은 빈 영역을 포함할 수 있다. 클로즈된 슈퍼 블록(CLSB)은 데이터가 저장된 영역만을 포함하고 데이터가 저장되지 않은 빈 영역을 포함하지 않을 수 있다. 소거된 슈퍼 블록(ESB)은 데이터가 저장되지 않은 빈 영역만을 포함할 수 있다.
컨트롤러(110)는 오픈된 슈퍼 블록들(OPSB)에 포함된 하나 이상의 특별 슈퍼 블록들(SSB)을 관리할 수 있다. 특별 슈퍼 블록(SSB)은, 라이트가능한 특정 논리 어드레스 범위가 맵핑된 슈퍼 블록일 수 있다. 논리 어드레스는 호스트 장치가 전자 장치(100)를 바라보며 인식하는 어드레스일 수 있다.
라이트 요청된 데이터의 하나 이상의 논리 어드레스들이 어떤 특별 슈퍼 블록(SSB)에 맵핑된 논리 어드레스 범위에 포함될 때, 해당 데이터는 해당 특별 슈퍼 블록(SSB)에 라이트될 수 있다. 반면에, 라이트 요청된 데이터의 하나 이상의 논리 어드레스들이 어떤 특별 슈퍼 블록(SSB)에 맵핑된 논리 어드레스 범위에 포함되지 않을 때, 해당 데이터는 해당 특별 슈퍼 블록(SSB)에 라이트될 수 없다.
즉, 각각의 특별 슈퍼 블록들(SSB)에 라이트가능한 데이터는 제한될 수 있다. 특별 슈퍼 블록들(SSB)에 각각 맵핑되는 논리 어드레스 범위들은 아래와 같이 결정될 수 있다.
컨트롤러(110)는 슈퍼 블록(SB)을 오픈할 때, 해당 슈퍼 블록(SB)을 특별 슈퍼 블록(SSB)으로 지정하고 특정 논리 어드레스 범위에 맵핑할 수 있다. 다시 말하면, 컨트롤러(110)는 새로운 특별 슈퍼 블록(SSB)을 오픈할 때, 새로운 특별 슈퍼 블록(SSB)을 특정 논리 어드레스 범위에 맵핑할 수 있다. 특별 슈퍼 블록(SSB)에 맵핑되는 논리 어드레스 범위는 슈퍼 블록 크기에 대응하는 연속하는 논리 어드레스들로 구성되고, 연속하는 논리 어드레스들의 시작 논리 어드레스는 해당 특별 슈퍼 블록(SSB)에 최초 라이트되는 데이터의 시작 논리 어드레스일 수 있다.
컨트롤러(110)는 호스트 장치로부터 라이트 요청을 수신하면, 라이트 요청된 데이터를 현재 오픈되어 있는 특별 슈퍼 블록들(SSB)에 라이트할 수 있는지 여부를 판단할 수 있다. 구체적으로, 컨트롤러(110)는 라이트 요청된 데이터의 하나 이상의 논리 어드레스들을 특별 슈퍼 블록들(SSB)에 각각 맵핑된 논리 어드레스 범위들과 비교할 수 있다. 만일, 데이터의 논리 어드레스들이 특별 슈퍼 블록들(SSB)에 각각 맵핑된 논리 어드레스 범위들 중 적어도 하나의 논리 어드레스 범위에 포함될 때, 데이터는 해당 논리 어드레스 범위에 맵핑된 특별 슈퍼 블록(SSB)에 라이트될 수 있다. 그러나, 만일 데이터의 논리 어드레스들이 특별 슈퍼 블록들(SSB)에 각각 맵핑된 논리 어드레스 범위들 중 어느 하나에도 포함되지 않을 때, 컨트롤러(110)는 데이터를 라이트하기 위해 새로운 특별 슈퍼 블록(SSB)을 오픈할 수 있다. 이 경우 상술한 바와 같이, 새로운 특별 슈퍼 블록(SSB)에 맵핑되는 논리 어드레스 범위는 슈퍼 블록 크기에 대응하는 연속하는 논리 어드레스들로 구성되고, 연속하는 논리 어드레스들의 시작 논리 어드레스는 새로운 특별 슈퍼 블록(SSB)에 최초로 라이트되는 데이터의 시작 논리 어드레스일 수 있다.
새로운 특별 슈퍼 블록(SSB)을 오픈하기 위해, 컨트롤러(110)는 특별 슈퍼 블록들(SSB)의 개수가 기준 개수 미만인지 여부를 더 판단할 수 있다. 만일 라이트 요청된 데이터가 현재 오픈되어 있는 특별 슈퍼 블록들(SSB)에 라이트될 수 없을 때, 현재 오픈되어 있는 특별 슈퍼 블록들(SSB)의 개수가 기준 개수 미만이면, 컨트롤러(110)는 새로운 특별 슈퍼 블록(SSB)을 오픈할 수 있다.
그러나, 만일 현재 오픈되어 있는 특별 슈퍼 블록들(SSB)의 개수가 기준 개수와 동일할 때, 컨트롤러(110)는 특별 슈퍼 블록을 추가적으로 오픈하지 않을 수 있다. 즉, 저장 매체(120)에서 특별 슈퍼 블록들(SSB)은 최대한 기준 개수까지 동시에 사용될 수 있다.
컨트롤러(110)는 오픈된 슈퍼 블록들(OPSB)에 포함된 하나 이상의 노멀 슈퍼 블록들(NSB)을 관리할 수 있다. 노멀 슈퍼 블록들(NSB)은, 특별 슈퍼 블록들(SSB) 또는 새로운 특별 슈퍼 블록에 라이트할 수 없는 데이터를 라이트하기 위한 슈퍼 블록들일 수 있다. 노멀 슈퍼 블록들(NSB)은 오픈될 때 라이트가능한 특정 논리 어드레스 범위에 맵핑되지 않은 슈퍼 블록들일 수 있다. 컨트롤러는 소정 개수의 노멀 슈퍼 블록들(NSB)을 유지하고, 어떤 노멀 슈퍼 블록(NSB)이 클로즈되면 새로운 슈퍼 블록(SB)을 오픈하면서 해당 슈퍼 블록(SB)을 노멀 슈퍼 블록(NSB)으로 지정할 수 있다.
컨트롤러(110)는 특별 슈퍼 블록 리스트(SSB_LIST)와 노멀 슈퍼 블록 리스트(NSB_LIST)를 생성하고 관리할 수 있다. 특별 슈퍼 블록 리스트(SSB_LIST)는 특별 슈퍼 블록들(SSB)에 대한 정보 및 특별 슈퍼 블록들(SSB)에 각각 맵핑된 논리 어드레스 범위들에 대한 정보를 포함할 수 있다. 노멀 슈퍼 블록 리스트(NSB_LIST)는 노멀 슈퍼 블록들(NSB)에 대한 정보를 포함할 수 있다. 컨트롤러(110)는 특별 슈퍼 블록 리스트(SSB_LIST)와 노멀 슈퍼 블록 리스트(NSB_LIST)를 확인함으로써, 상술한 방법에 따라 라이트 요청된 데이터를 어떤 슈퍼 블록에 라이트할 것인지를 결정할 수 있다.
실시 예에 따라, 컨트롤러(110)는 특별 슈퍼 블록(SSB)을 오픈한 때로부터 기준 시간이 경과하였을 때, 해당 특별 슈퍼 블록(SSB)이 아직 다 차지 않았더라도 해당 특별 슈퍼 블록(SSB)을 클로즈할 수 있다.
저장 매체(120)는 컨트롤러(110)의 제어에 따라, 컨트롤러(110)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(110)로 전송할 수 있다. 저장 매체(120)는 도2를 참조하여 후술될 바와 같이 컨트롤러(110)에 의해 슈퍼 블록들(SP)로 그룹핑됨으로써 액세스될 수 있다.
도2는 도1의 컨트롤러(110)가 메모리 블록들(MB)을 슈퍼 블록들(SP)로 그룹핑하는 방법을 예시적으로 도시하는 도면이다.
도2를 참조하면, 저장 매체(120)는 비휘발성 메모리 장치들(D1~D4)을 포함할 수 있다. 비휘발성 메모리 장치들(D1~D4) 각각은 복수의 메모리 블록들(MB)을 포함할 수 있다. 각 메모리 블록(MB)은 함께 소거가능한 메모리 셀들을 포함할 수 있다. 다른 말로 하면, 메모리 블록(MB)은 비휘발성 메모리 장치가 소거 동작을 수행하는 단위일 수 있다.
컨트롤러(110)는 비휘발성 메모리 장치들(D1~D4)에 포함된 메모리 블록들(MB)을 슈퍼 블록들(SP)로 그룹핑할 수 있다. 각 슈퍼 블록(SP)은 비휘발성 메모리 장치들(D1~D4)에 걸쳐 형성될 수 있다. 각 슈퍼 블록(SP)으로 그룹핑된 메모리 블록들(MB)은 비휘발성 메모리 장치들(D1~D4)에 고르게 분포할 수 있다. 각 슈퍼 블록(SP)으로 그룹핑된 메모리 블록들(MB)은 비휘발성 메모리 장치들(D1~D4)에 각각 포함될 수 있다.
한편, 도2는 하나의 비휘발성 메모리 장치에서 하나의 메모리 블록(MB)이 각 슈퍼 블록(SP)에 포함되는 것으로 도시하나, 실시 예에 따라 하나의 비휘발성 메모리 장치에서 각 슈퍼 블록(SP)에 포함되는 메모리 블록들(MB)의 개수는 둘 이상일 수 있다.
슈퍼 블록(SP)은 컨트롤러(110)가 비휘발성 메모리 장치들(D1~D4)을 병렬적으로 액세스하기 위한 단위일 수 있다. 즉, 슈퍼 블록(SP)은 비휘발성 메모리 장치들(D1~D4)에 걸쳐서 형성되므로, 컨트롤러(110)는 비휘발성 메모리 장치들(D1~D4)을 병렬적으로 액세스할 수 있다. 컨트롤러(110)는 저장 매체(120)에 데이터를 저장하기 위해, 비휘발성 메모리 장치들(D1~D4)을 병렬적으로 액세스함으로써, 오픈된 슈퍼 블록(SP)의 메모리 블록들(MB)에 데이터를 분할하여 라이트할 수 있다.
비휘발성 메모리 장치는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
한편, 도2에서 저장 매체(120)는 4개의 비휘발성 메모리 장치들(D1~D4)을 포함하는 것으로 도시하나, 실시 예에 따라 저장 매체(120)에 포함되는 비휘발성 메모리 장치들의 개수는 이에 제한되지 않는다.
도3은 본 발명의 실시 예에 따라 특별 슈퍼 블록이 오픈되는 방법을 도시하는 도면이다.
도3을 참조하면, 슈퍼 블록(SB1)은 비휘발성 메모리 장치들(D1~D4)의 메모리 블록들(MB1~MB4)로 구성될 수 있다. 단순하게 단위를 생략하고 설명하면, 각 메모리 블록은 예를 들어, "8"의 저장 용량을 가질 수 있다. 따라서, 슈퍼 블록(SB1)은 "32"의 저장 용량, 즉, 슈퍼 블록 크기를 가질 수 있다.
논리 어드레스는, 예를 들어, 데이터 크기 "2"마다 할당되는 것으로 가정할 수 있다. 이러한 경우, 슈퍼 블록 크기는 최대 16개의 논리 어드레스들에 대응할 수 있다. 따라서, 슈퍼 블록(SB1)이 특별 슈퍼 블록으로 지정될 때, 슈퍼 블록(SB1)에 맵핑되는 논리 어드레스 범위는 16개의 연속하는 논리 어드레스들로 구성될 수 있다.
또한, 슈퍼 블록(SB1)이 특별 슈퍼 블록으로 지정될 때, 슈퍼 블록(SB1)에 맵핑되는 논리 어드레스 범위는 슈퍼 블록(SB1)에 최초로 라이트되는 데이터의 시작 논리 어드레스부터 시작할 수 있다. 예를 들어, 도시된 바와 같이 논리 어드레스들(LA101~LA104)에 대응하는 데이터가 슈퍼 블록(SB1)에 최초로 라이트될 때, 슈퍼 블록(SB1)에 맵핑되는 논리 어드레스 범위는 시작 논리 어드레스(LA101)부터 논리 어드레스(LA116)까지의 연속하는 16개의 논리 어드레스들일 수 있다. 이후 컨트롤러(110)는 논리 어드레스들(LA101~LA116)에 대응하는 데이터에 대해서만 슈퍼 블록(SB1)에 라이트할 수 있다.
한편, 메모리 장치들(D1~D4)을 병렬적으로 라이트 액세스하기 위해, 논리 어드레스들(LA101~LA104)에 대응하는 데이터는 기설정된 라이트 단위로 분할되어 메모리 블록들(MB1~MB4)에 라이트될 수 있다. 라이트 단위는 예를 들어 하나의 논리 어드레스에 대응할 수 있다. 도3에서 메모리 블록들(MB1~MB4) 각각에 저장된 데이터는 대응하는 논리 어드레스로서 도시된다.
도3에서 가정한 바는, 이하에서 컨트롤러(110)가 슈퍼 블록을 관리하고 액세스하는 방법을 설명함에 있어서 그대로 적용될 것이다. 그러나 이것은 예시일 뿐이고, 본 발명의 실시 예는 이에 제한되지 않는다.
도4는 도1의 컨트롤러(110)가 특별 슈퍼 블록(SSB1)을 오픈하는 과정을 상세하게 도시하는 도면이다.
도4를 참조하면, 컨트롤러(110)는 호스트 장치로부터 논리 어드레스들(LA11~LA14)의 데이터에 대해 라이트 요청(WRITE1)을 전송받을 수 있다. 만일 현재 오픈되어 있는 특별 슈퍼 블록이 존재하지 않는다고 가정할 때, 컨트롤러(110)는 메모리 블록들(MB11~MB14)로 구성된 새로운 특별 슈퍼 블록(SSB1)을 오픈할 수 있다.
그리고, 컨트롤러(110)는 특별 슈퍼 블록(SSB1)을 논리 어드레스 범위(RLA1)에 맵핑할 수 있다. 논리 어드레스 범위(RLA1)는 데이터의 논리 어드레스들(LA11~LA14)의 시작 논리 어드레스(LA11)부터 시작하고, 16개의 연속하는 논리 어드레스들(LA11~LA26)로 구성될 수 있다.
컨트롤러(110)는 특별 슈퍼 블록(SSB1)과 논리 어드레스 범위(RLA1)에 관한 정보를 생성하여 특별 슈퍼 블록 리스트(SSB_LIST)에 포함시킬 수 있다.
컨트롤러(110)는 메모리 블록들(MB11~MB14)을 병렬적으로 라이트 액세스함으로써 논리 어드레스들(LA11~LA14)의 데이터를 특별 슈퍼 블록(SSB1)에 라이트할 수 있다.
도5는 도1의 컨트롤러(110)가 특별 슈퍼 블록(SSB1)에 데이터를 이어서 라이트하는 과정을 상세하게 도시하는 도면이다.
도5를 참조하면, 컨트롤러(110)는 호스트 장치로부터 논리 어드레스들(LA18~LA23)의 데이터에 대해 라이트 요청(WRITE2)을 전송받을 수 있다.
컨트롤러(110)는 특별 슈퍼 블록 리스트(SSB_LIST)를 확인하여 특별 슈퍼 블록(SSB1)에 논리 어드레스들(LA18~LA23)의 데이터를 라이트할 수 있는지 여부를 판단할 수 있다. 구체적으로, 컨트롤러(110)는 논리 어드레스들(LA18~LA23)이 특별 슈퍼 블록(SSB1)에 맵핑된 논리 어드레스 범위(RLA1)에 포함되는지를 판단할 수 있다. 논리 어드레스들(LA18~LA23)이 논리 어드레스 범위(RLA1)에 포함될 때, 컨트롤러(110)는 논리 어드레스들(LA18~LA23)의 데이터를 특별 슈퍼 블록(SSB1)에 라이트할 수 있는 것으로 판단할 수 있다.
따라서, 컨트롤러(110)는 메모리 블록들(MB11~MB14)을 병렬적으로 라이트 액세스함으로써 논리 어드레스들(LA18~LA23)의 데이터를 특별 슈퍼 블록(SSB1)에 이어서 라이트할 수 있다.
도6은 도1의 컨트롤러(110)가 특별 슈퍼 블록(SSB1)에 데이터를 라이트하고 이전 버전의 데이터를 무효화하는 과정을 상세하게 도시하는 도면이다.
도6을 참조하면, 컨트롤러(110)는 호스트 장치로부터 논리 어드레스들(LA13, LA14)의 데이터에 대해 라이트 요청(WRITE3)을 전송받을 수 있다.
컨트롤러(110)는 특별 슈퍼 블록 리스트(SSB_LIST)를 확인하여 특별 슈퍼 블록(SSB1)에 논리 어드레스들(LA13, LA14)의 데이터를 라이트할 수 있는지 여부를 판단할 수 있다. 논리 어드레스들(LA13, LA14)은 특별 슈퍼 블록(SSB1)에 맵핑된 논리 어드레스 범위(RLA1)에 포함되므로, 컨트롤러(110)는 논리 어드레스들(LA13, LA14)의 데이터를 특별 슈퍼 블록(SSB1)에 라이트할 수 있는 것으로 판단할 수 있다.
따라서, 컨트롤러(110)는 메모리 블록들(MB13, MB14)을 병렬적으로 라이트 액세스함으로써 논리 어드레스들(LA13, LA14)의 데이터를 특별 슈퍼 블록(SSB1)에 라이트할 수 있다. 이때, 특별 슈퍼 블록(SSB1)에 저장되어 있던 논리 어드레스들(LA13, LA14)의 이전 데이터는 무효화될 수 있다. 도6에서 무효화된 데이터는 "X" 표시로 도시된다.
도7은 도1의 컨트롤러(110)가 새로운 특별 슈퍼 블록(SSB2)을 오픈하는 과정을 상세하게 도시하는 도면이다.
도7을 참조하면, 컨트롤러(110)는 호스트 장치로부터 논리 어드레스들(LA50~LA55)의 데이터에 대해 라이트 요청(WRITE4)을 전송받을 수 있다.
컨트롤러(110)는 특별 슈퍼 블록 리스트(SSB_LIST)를 확인하여 특별 슈퍼 블록(SSB1)에 논리 어드레스들(LA50~LA55)의 데이터를 라이트할 수 있는지 여부를 판단할 수 있다. 논리 어드레스들(LA50~LA55)은 특별 슈퍼 블록(SSB1)에 맵핑된 논리 어드레스 범위(RLA1)에 포함되지 않으므로, 컨트롤러(110)는 논리 어드레스들(LA50~LA55)의 데이터를 특별 슈퍼 블록(SSB1)에 라이트할 수 없는 것으로 판단할 수 있다.
한편, 사용가능한 특별 슈퍼 블록들의 개수는 최대 "2"개인 것으로 가정한다. 따라서, 컨트롤러(110)는 메모리 블록들(MB21~MB24)로 구성된 새로운 특별 슈퍼 블록(SSB2)을 오픈할 수 있다.
그리고, 컨트롤러(110)는 특별 슈퍼 블록(SSB2)을 논리 어드레스 범위(RLA2)에 맵핑할 수 있다. 논리 어드레스 범위(RLA2)는 데이터의 논리 어드레스들(LA50~LA55)의 시작 논리 어드레스(LA50)부터 시작하고, 16개의 연속하는 논리 어드레스들(LA50~LA65)로 구성될 수 있다.
컨트롤러(110)는 특별 슈퍼 블록(SSB2)과 논리 어드레스 범위(RLA2)에 관한 정보를 생성하여 특별 슈퍼 블록 리스트(SSB_LIST)에 포함시킬 수 있다.
컨트롤러(110)는 메모리 블록들(MB21~MB24)을 병렬적으로 라이트 액세스함으로써 논리 어드레스들(LA50~LA55)의 데이터를 특별 슈퍼 블록(SSB2)에 라이트할 수 있다.
도8은 도1의 컨트롤러(110)가 노멀 슈퍼 블록(NSB1)에 데이터를 라이트하는 과정을 상세하게 도시하는 도면이다.
도8을 참조하면, 컨트롤러(110)는 호스트 장치로부터 논리 어드레스들(LA30~LA33)의 데이터에 대해 라이트 요청(WRITE5)을 전송받을 수 있다.
컨트롤러(110)는 특별 슈퍼 블록 리스트(SSB_LIST)를 확인하여 특별 슈퍼 블록들(SSB1, SSB2)에 논리 어드레스들(LA30~LA33)의 데이터를 라이트할 수 있는지 여부를 판단할 수 있다. 논리 어드레스들(LA30~LA33)은 특별 슈퍼 블록들(SSB1, SSB2)에 맵핑된 논리 어드레스 범위들(RLA1, RLA2)에 포함되지 않으므로, 컨트롤러(110)는 논리 어드레스들(LA30~LA33)의 데이터를 특별 슈퍼 블록들(SSB1, SSB2)에 라이트할 수 없는 것으로 판단할 수 있다.
사용가능한 특별 슈퍼 블록들의 개수가 최대 "2"개로 제한된다면, 컨트롤러(110)는 더 이상 새로운 특별 슈퍼 블록을 오픈할 수 없을 것이다. 따라서, 컨트롤러(110)는 노멀 슈퍼 블록 리스트(NSB_LIST)를 확인하여, 메모리 블록들(MB31~MB34)로 구성된 노멀 슈퍼 블록(NSB1)이 현재 오픈되어 있음을 확인할 수 있다.
결국, 컨트롤러(110)는 메모리 블록들(MB31~MB34)을 병렬적으로 라이트 액세스함으로써 논리 어드레스들(LA30~LA33)의 데이터를 노멀 슈퍼 블록(NSB1)에 라이트할 수 있다. 도8은 논리 어드레스들(LA30~LA33)의 데이터가 노멀 슈퍼 블록(NSB1)에 최초로 라이트되는 것으로 도시하지만, 논리 어드레스들(LA30~LA33)의 데이터는 노멀 슈퍼 블록(NSB1)에 이미 라이트되어 있는 데이터에 이어서 라이트될 수도 있다.
한편, 노멀 슈퍼 블록 리스트(NSB_LIST)는 현재 오픈되어 있는 하나 이상의 노멀 슈퍼 블록들의 정보를 포함할 수 있다.
도9는 도1의 컨트롤러(110)가 특별 슈퍼 블록(SSB1) 및 노멀 슈퍼 블록(NSB1)에 데이터를 이어서 라이트하는 과정을 상세하게 도시하는 도면이다.
도9를 참조하면, 컨트롤러(110)는 호스트 장치로부터 논리 어드레스들(LA64~LA67)의 데이터에 대해 라이트 요청(WRITE6)을 전송받을 수 있다.
컨트롤러(110)는 특별 슈퍼 블록 리스트(SSB_LIST)를 확인하여 특별 슈퍼 블록들(SSB1, SSB2)에 논리 어드레스들(LA30~LA33)의 데이터를 라이트할 수 있는지 여부를 판단할 수 있다. 논리 어드레스들(LA64, LA65)은 특별 슈퍼 블록들(SSB2)에 맵핑된 논리 어드레스 범위(RLA2)에 포함되므로, 컨트롤러(110)는 논리 어드레스들(LA64, LA65)의 데이터를 특별 슈퍼 블록들(SSB2)에 라이트할 수 있는 것으로 판단할 수 있다.
따라서, 컨트롤러(110)는 메모리 블록들(MB23, MB24)을 병렬적으로 라이트 액세스함으로써 논리 어드레스들(LA64, LA65)의 데이터를 특별 슈퍼 블록(SSB2)에 이어서 라이트할 수 있다.
그리고, 논리 어드레스들(LA66, LA67)은 특별 슈퍼 블록들(SSB1, SSB2)에 맵핑된 논리 어드레스 범위들(RLA1, RLA2)에 포함되지 않으므로, 컨트롤러(110)는 논리 어드레스들(LA66, LA67)의 데이터를 특별 슈퍼 블록들(SSB1, SSB2)에 라이트할 수 없는 것으로 판단할 수 있다.
사용가능한 특별 슈퍼 블록들의 개수가 최대 "2"개로 제한된다면, 컨트롤러(110)는 더 이상 새로운 특별 슈퍼 블록을 오픈할 수 없을 것이다. 따라서, 컨트롤러(110)는 노멀 슈퍼 블록 리스트(NSB_LIST)를 확인하여, 메모리 블록들(MB31~MB34)로 구성된 노멀 슈퍼 블록(NSB1)이 현재 오픈되어 있음을 확인할 수 있다.
결국, 컨트롤러(110)는 메모리 블록들(MB31, MB32)을 병렬적으로 라이트 액세스함으로써 논리 어드레스들(LA66, LA67)의 데이터를 노멀 슈퍼 블록(NSB1)에 이어서 라이트할 수 있다.
도10은 도1의 컨트롤러(110)의 동작 방법을 도시하는 순서도이다.
도1 및 도10을 참조하면, 단계(S110)에서, 컨트롤러(110)는 하나 이상의 논리 어드레스들에 대응하는 데이터에 대해 호스트 장치로부터 라이트 요청을 수신할 수 있다.
단계(S120)에서, 컨트롤러(110)는 특별 슈퍼 블록들(SSB)에 각각 맵핑된 논리 어드레스 범위들 중 적어도 하나의 논리 어드레스 범위가 데이터에 대응하는 논리 어드레스들을 포함하는지 여부를 판단할 수 있다. 즉, 컨트롤러(110)는 데이터를 특별 슈퍼 블록들(SSB) 중 적어도 하나에 라이트할 수 있는지를 판단할 수 있다. 만일 특별 슈퍼 블록들(SSB)에 맵핑된 논리 어드레스 범위들 중 적어도 하나의 논리 어드레스 범위가 데이터의 논리 어드레스들을 포함할 때, 절차는 단계(S130)로 진행될 수 있다. 만일 특별 슈퍼 블록들(SSB)에 맵핑된 논리 어드레스 범위들 중 어느 하나도 데이터의 논리 어드레스들을 포함하지 않을 때, 절차는 단계(S140)로 진행될 수 있다.
단계(S130)에서, 컨트롤러(110)는 데이터의 논리 어드레스들을 포함하는 논리 어드레스 범위에 맵핑된 특별 슈퍼 블록에 데이터를 라이트할 것으로 결정할 수 있다.
단계(S140)에서, 컨트롤러(110)는 특별 슈퍼 블록들(SSB)의 개수가 기준 개수 미만인지 여부를 판단할 수 있다. 특별 슈퍼 블록들(SSB)의 개수가 기준 개수 미만일 때, 절차는 단계(S150)로 진행될 수 있다. 특별 슈퍼 블록들(SSB)의 개수가 기준 개수와 동일할 때, 절차는 단계(S160)로 진행될 수 있다.
단계(S150)에서, 컨트롤러(110)는 새로운 특별 슈퍼 블록(SSB)을 오픈하고, 새로운 특별 슈퍼 블록(SSB)에 데이터를 라이트할 것으로 결정할 수 있다. 이때, 컨트롤러(110)는 새로운 특별 슈퍼 블록(SSB)에 특정 논리 어드레스 범위를 맵핑할 수 있다. 논리 어드레스 범위는 슈퍼 블록 크기에 대응하는 연속적인 논리 어드레스들로 구성되고, 연속적인 논리 어드레스들의 시작 논리 어드레스는 새로운 특별 슈퍼 블록(SSB)에 최초로 라이트되는 데이터의 시작 논리 어드레스일 수 있다.
단계(S160)에서, 컨트롤러(110)는 노멀 슈퍼 블록들(NSB) 중 어느 하나에 데이터를 라이트할 것으로 결정할 수 있다.
단계(S170)에서, 컨트롤러(110)는 단계(S130), 단계(S150), 또는, 단계(S160)에서 결정된 슈퍼 블록에 데이터를 라이트할 수 있다.
정리하면, 호스트 장치로부터 라이트 요청되는 논리 어드레스들은 지역성(locality)의 특징을 나타낼 수 있다. 다른 말로 하면, 호스트 장치는 특정 데이터에 대해 빈번하게 자주 라이트 요청을 전송할 수 있다. 그러한 핫 데이터는 덮어쓰기가 불가능한 비휘발성 메모리 장치의 특성 때문에, 많은 무효 데이터를 야기할 수 있다. 이러한 상황에서 본 발명에 따라, 특별 슈퍼 블록에 맵핑된 소정 논리 어드레스 범위에 핫 데이터가 포함될 경우, 핫 데이터의 무효 데이터가 해당 슈퍼 블록에 집중될 수 있다. 따라서, 슈퍼 블록에서 유효 데이터만을 다른 슈퍼 블록으로 이동시키고 슈퍼 블록을 삭제하는 동작을 포함하는 가비지 컬렉션 동작 및 웨어 레벨링 동작의 비용이 감소할 수 있다.
도 11은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 11을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 비휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 도1의 컨트롤러의 동작 방법과 실질적으로 동일하게 동작할 수 있다.
컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 비휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 비휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 비휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 비휘발성 메모리 장치들(1231~123n)로 제공하거나, 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
비휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 백그라운드에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 12를 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 메모리 시스템(2200)을 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 메모리 시스템(2200)은 접속 터미널(2110)에 마운트(mount)될 수 있다.
메모리 시스템(2200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(2200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(2200)은 컨트롤러(2210), 버퍼 메모리 장치(2220), 비휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 메모리 시스템(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 11에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 비휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
비휘발성 메모리 장치들(2231~2232)은 메모리 시스템(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 메모리 시스템(2200) 백그라운드에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 메모리 시스템(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 메모리 시스템(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 메모리 시스템(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 메모리 시스템(2200)의 어느 한 변에 배치될 수 있다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 13을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(3200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(3200)은 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 비휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 11에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치(3230)로 전송될 수 있다.
비휘발성 메모리 장치(3230)는 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
도 14는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면이다. 도 14를 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 메모리 시스템(4200)을 포함할 수 있다. 메모리 시스템(4200)은 도 1의 전자 장치(100), 도 11의 SSD(1200), 도 12의 메모리 시스템(2200), 도 13의 메모리 시스템(3200)으로 구성될 수 있다.
도 15는 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다. 도 15를 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 전자 장치
110: 컨트롤러
SSB_LIST: 특별 슈퍼 블록 리스트
NSB_LIST: 노멀 슈퍼 블록 리스트
120: 저장 매체
OPSB: 오픈된 슈퍼 블록들
SSB: 특별 슈퍼 블록들
NSB: 노멀 슈퍼 블록들
CLSB: 클로즈된 슈퍼 블록들
ESB: 소거된 슈퍼 블록들
SB: 슈퍼 블록

Claims (17)

  1. 컨트롤러; 및
    상기 컨트롤러에 의해 절차들을 실행하게 하기 위한 동작 코드들이 저장되는 비일시적 컴퓨터 판독 가능 저장 매체를 포함하되,
    상기 비일시적 컴퓨터 판독 가능 저장 매체는 복수의 메모리 블록들을 포함하고,
    상기 절차들은,
    상기 복수의 메모리 블록들을 복수의 슈퍼 블록들로 그룹핑하고,
    하나 이상의 논리 어드레스들에 대응하는 데이터에 대한 라이트 요청을 수신하고,
    상기 복수의 슈퍼 블록들 중 하나 이상의 제2 슈퍼 블록들에 각각 맵핑된 논리 어드레스 범위들이 상기 하나 이상의 논리 어드레스들을 포함하지 않을 때 상기 복수의 슈퍼 블록들 중 비어 있고 어떤 논리 어드레스 범위에도 맵핑되지 않은 제1 슈퍼 블록을 선택하여 상기 데이터를 상기 제1 슈퍼 블록에 라이트하고,
    상기 제1 슈퍼 블록을 제1 논리 어드레스 범위에 맵핑하는 것을 포함하고,
    상기 제1 논리 어드레스 범위는 슈퍼 블록 크기에 대응하고, 상기 하나 이상의 논리 어드레스들의 시작 논리 어드레스부터 시작하는 연속하는 논리 어드레스들로 구성되는, 전자 장치.
  2. 삭제
  3. 삭제
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1 슈퍼 블록을 선택하는 것은,
    상기 논리 어드레스 범위들 중 어느 하나도 상기 하나 이상의 논리 어드레스들을 포함하지 않을 때, 상기 제2 슈퍼 블록들의 개수가 기준 개수 미만인지를 판단함으로써, 상기 제1 슈퍼 블록을 선택하는 것을 포함하는, 전자 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 절차들은,
    상기 논리 어드레스 범위들 중 제2 논리 어드레스 범위가 상기 하나 이상의 논리 어드레스들을 포함할 때, 상기 제2 슈퍼 블록들 중 상기 제2 논리 어드레스 범위에 맵핑된 제2 슈퍼 블록에 상기 데이터를 라이트 하는 것을 더 포함하는, 전자 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 제2 슈퍼 블록에 상기 데이터를 라이트 하는 것은,
    상기 제2 슈퍼 블록에 상기 하나 이상의 논리 어드레스들에 대응하는 이전 데이터가 라이트 되어 있을 때, 상기 제2 슈퍼 블록에 상기 데이터를 라이트 하고 상기 이전 데이터를 무효화시키는 것을 포함하는 전자 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 절차들은,
    상기 제1 슈퍼 블록을 선택한 때로부터 기준 시간이 경과하였을 때, 상기 제1 슈퍼 블록을 상기 하나 이상의 논리 어드레스들에 대응하는 새로운 데이터를 라이트하기 위한 용도로 선택하지 않는 것을 더 포함하는, 전자 장치.
  8. 컨트롤러; 및
    상기 컨트롤러에 의해 절차들을 실행하게 하기 위한 동작 코드들이 저장되는 비일시적 컴퓨터 판독 가능 저장 매체를 포함하되,
    상기 비일시적 컴퓨터 판독 가능 저장 매체는 복수의 메모리 블록들을 포함하고,
    상기 절차들은,
    상기 복수의 메모리 블록들을 복수의 슈퍼 블록들로 그룹핑하고,
    제1 데이터에 대한 하나 이상의 제1 라이트 요청들에 응답하여, 상기 복수의 슈퍼 블록들 중 비어있고 어떤 논리 어드레스 범위에도 맵핑되지 않은 하나 이상의 제1 슈퍼 블록들에 상기 제1 데이터를 라이트하고,
    상기 하나 이상의 제1 라이트 요청들에 응답하여 상기 제1 슈퍼 블록들을 하나 이상의 논리 어드레스 범위들에 각각 맵핑하고,
    제2 데이터에 대한 제2 라이트 요청에 응답하여, 상기 제1 슈퍼 블록들 중 적어도 하나의 제1 슈퍼 블록에 맵핑된 논리 어드레스 범위가 상기 제2 데이터에 대응하는 하나 이상의 논리 어드레스들을 포함할 때 상기 제1 슈퍼 블록에 상기 제2 데이터를 라이트하고,
    상기 논리 어드레스 범위들 각각은 상기 논리 어드레스 범위들 각각에 맵핑된 제1 슈퍼 블록에 최초로 라이트되는 제1 데이터의 시작 논리 어드레스부터 시작하는, 전자 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 논리 어드레스 범위들 각각은 슈퍼 블록 크기에 대응하는, 전자 장치.
  10. 삭제
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 제1 슈퍼 블록에 상기 제2 데이터를 라이트하는 것은,
    상기 제1 슈퍼 블록에 상기 하나 이상의 논리 어드레스들에 대응하는 이전 데이터가 라이트되어 있을 때, 상기 제1 슈퍼 블록에 상기 제2 데이터를 라이트하고 상기 이전 데이터를 무효화시키는 것을 포함하는, 전자 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 제1 슈퍼 블록들을 상기 논리 어드레스 범위들에 맵핑하는 것은,
    상기 제1 슈퍼 블록들을 사용하기 위해 각각 선택할 때 상기 제1 슈퍼 블록들을 상기 논리 어드레스 범위들에 맵핑하고, 상기 제1 슈퍼 블록들 및 상기 논리 어드레스 범위들에 대한 정보를 포함하는 리스트를 생성하는 것을 포함하는, 전자 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 절차들은, 상기 논리 어드레스 범위들 중 어느 하나도 상기 하나 이상의 논리 어드레스들을 포함하지 않을 때, 상기 복수의 슈퍼 블록들 중 제2 슈퍼 블록을 선택하여 상기 제2 슈퍼 블록에 상기 제2 데이터를 라이트하는 것을 더 포함하는, 전자 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 절차들은, 상기 제2 슈퍼 블록을 선택할 때 상기 제2 슈퍼 블록을 제2 논리 어드레스 범위에 맵핑하는 것을 더 포함하고,
    상기 제2 논리 어드레스 범위는, 슈퍼 블록 크기에 대응하고, 상기 하나 이상의 논리 어드레스들의 시작 논리 어드레스부터 시작하는 연속하는 어드레스들로 구성되는, 전자 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 제2 슈퍼 블록에 상기 제2 데이터를 라이트하는 것은,
    상기 논리 어드레스 범위들 중 어느 하나도 상기 하나 이상의 논리 어드레스들을 포함하지 않을 때 상기 제1 슈퍼 블록들의 개수가 기준 개수 미만인지를 판단함으로써, 상기 제2 슈퍼 블록에 상기 제2 데이터를 라이트하는 것을 포함하는, 전자 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 절차들은,
    상기 제2 슈퍼 블록을 선택한 때로부터 기준 시간이 경과하였을 때, 상기 제2 슈퍼 블록을 상기 하나 이상의 논리 어드레스들에 대응하는 새로운 데이터를 라이트하기 위한 용도로 선택하지 않는 것을 더 포함하는, 전자 장치.
  17. 복수의 슈퍼 블록들을 포함하는 메모리 장치; 및
    라이트 요청에 응답하여, 상기 복수의 슈퍼 블록들 중 현재 오픈된 슈퍼 블록들에 각각 맵핑된 논리 어드레스 범위들에 속하는 하나 이상의 라이트 요청된 논리 어드레스들에 따라 상기 현재 오픈된 슈퍼 블록들 중 어느 하나에 데이터를 라이트하기 위해서 상기 메모리 장치를 제어하고, 상기 복수의 슈퍼 블록들 중 다른 슈퍼 블록을 새로 오픈하고 다른 논리 어드레스 범위를 새로 오픈된 슈퍼 블록에 맵핑하고 논리 어드레스 범위들에 속하지 않는 하나 이상의 라이트 요청된 논리 어드레스들에 따라 상기 새로 오픈된 슈퍼 블록에 데이터를 라이트하기 위해서 상기 메모리 장치를 제어하도록 구성된 컨트롤러를 포함하되,
    상기 논리 어드레스 범위는 순차적인 논리 어드레스들의 그룹이고,
    상기 논리 어드레스 범위의 시작 논리 어드레스는 상기 논리 어드레스 범위들에 속하지 않는 상기 하나 이상의 라이트 요청된 논리 어드레스들의 시작 논리 어드레스인 메모리 시스템.
KR1020180044785A 2018-04-18 2018-04-18 전자 장치 KR102620727B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180044785A KR102620727B1 (ko) 2018-04-18 2018-04-18 전자 장치
US16/201,028 US10901653B2 (en) 2018-04-18 2018-11-27 Electronic device
CN201811474493.7A CN110389907B (zh) 2018-04-18 2018-12-04 电子装置
US17/147,009 US11704048B2 (en) 2018-04-18 2021-01-12 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180044785A KR102620727B1 (ko) 2018-04-18 2018-04-18 전자 장치

Publications (2)

Publication Number Publication Date
KR20190121461A KR20190121461A (ko) 2019-10-28
KR102620727B1 true KR102620727B1 (ko) 2024-01-03

Family

ID=68237788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180044785A KR102620727B1 (ko) 2018-04-18 2018-04-18 전자 장치

Country Status (3)

Country Link
US (2) US10901653B2 (ko)
KR (1) KR102620727B1 (ko)
CN (1) CN110389907B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111240601B (zh) * 2020-01-19 2022-07-22 苏州浪潮智能科技有限公司 一种分区空间的超级块确定方法、装置、设备及存储介质
CN111857571B (zh) * 2020-06-12 2023-01-06 苏州浪潮智能科技有限公司 固态硬盘物理块地址分配方法、装置、设备和存储介质
CN114442936B (zh) * 2021-12-29 2024-03-08 山东云海国创云计算装备产业创新中心有限公司 一种闪存转换层的块管理方法、装置、设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100169542A1 (en) * 2008-12-30 2010-07-01 Sinclair Alan W Dynamic mapping of logical ranges to write blocks
US20170286014A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Method and apparatus for processing sequential writes to portions of an addressible unit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7934052B2 (en) * 2007-12-27 2011-04-26 Pliant Technology, Inc. System and method for performing host initiated mass storage commands using a hierarchy of data structures
US8239614B2 (en) * 2009-03-04 2012-08-07 Micron Technology, Inc. Memory super block allocation
KR101739556B1 (ko) 2010-11-15 2017-05-24 삼성전자주식회사 데이터 저장 장치, 사용자 장치 및 그것의 주소 맵핑 방법
CN104102585B (zh) * 2013-04-03 2017-09-12 群联电子股份有限公司 映射信息记录方法、存储器控制器与存储器储存装置
CN104461391B (zh) * 2014-12-05 2019-08-02 上海宝存信息科技有限公司 一种存储设备元数据管理处理方法及系统
KR20160112135A (ko) * 2015-03-18 2016-09-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102447471B1 (ko) * 2015-06-24 2022-09-27 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 스토리지 장치
KR20170053278A (ko) * 2015-11-06 2017-05-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100169542A1 (en) * 2008-12-30 2010-07-01 Sinclair Alan W Dynamic mapping of logical ranges to write blocks
US20170286014A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Method and apparatus for processing sequential writes to portions of an addressible unit

Also Published As

Publication number Publication date
US10901653B2 (en) 2021-01-26
US20210132857A1 (en) 2021-05-06
KR20190121461A (ko) 2019-10-28
US11704048B2 (en) 2023-07-18
US20190324680A1 (en) 2019-10-24
CN110389907B (zh) 2023-09-01
CN110389907A (zh) 2019-10-29

Similar Documents

Publication Publication Date Title
US10891236B2 (en) Data storage device and operating method thereof
KR102419036B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US20180130537A1 (en) Data storage device and operating method thereof
US11487669B2 (en) Memory system for storing data of log-structured merge tree structure and data processing system including the same
KR20200095103A (ko) 데이터 저장 장치 및 그 동작 방법
US11704048B2 (en) Electronic device
KR102653843B1 (ko) 데이터 저장 장치 및 이의 리드 디스터번스 방지 방법, 이를 이용한 스토리지 시스템
US20230273748A1 (en) Memory system, operating method thereof and computing system
KR20200129863A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20200114212A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210147696A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210144249A (ko) 저장 장치 및 이의 동작 방법
KR20190006677A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190095825A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190091035A (ko) 메모리 시스템 및 그것의 동작 방법
KR20190106005A (ko) 메모리 시스템, 그것의 동작 방법 및 전자 장치
KR20210156010A (ko) 저장 장치 및 그 동작 방법
KR20210156090A (ko) 저장 장치 및 그 동작 방법
KR20170109344A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
US10776008B2 (en) Memory system and operating method thereof
KR20220130526A (ko) 메모리 시스템 및 그 동작 방법
KR20210156061A (ko) 저장 장치 및 그 동작 방법
KR20210079894A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210001206A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant