KR20190095825A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20190095825A
KR20190095825A KR1020180015283A KR20180015283A KR20190095825A KR 20190095825 A KR20190095825 A KR 20190095825A KR 1020180015283 A KR1020180015283 A KR 1020180015283A KR 20180015283 A KR20180015283 A KR 20180015283A KR 20190095825 A KR20190095825 A KR 20190095825A
Authority
KR
South Korea
Prior art keywords
map
sub
segment
segments
ecc
Prior art date
Application number
KR1020180015283A
Other languages
English (en)
Inventor
김지열
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180015283A priority Critical patent/KR20190095825A/ko
Priority to US16/116,394 priority patent/US10599581B2/en
Priority to CN201811406574.3A priority patent/CN110119326B/zh
Publication of KR20190095825A publication Critical patent/KR20190095825A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시 예에 따른 데이터 저장 장치는 복수의 L2P(logical to physical) 엔트리들로 이루어진 복수의 맵 세그먼트들이 저장된 어드레스 맵 테이블을 갖는 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함한다. 상기 컨트롤러는 상기 데이터 저장 장치의 제반 동작을 제어하는 프로세서 및 상기 프로세서에 의해 구동되어 상기 복수의 맵 세그먼트들에 대한 맵 업데이트를 수행하는 맵 업데이트 모듈이 저장된 메모리를 포함한다. 상기 맵 업데이트 모듈은 각 맵 세그먼트를 복수의 서브 세그먼트들로 구분하고, 상기 복수의 서브 세그먼트들 중 업데이트 대상인 제1 서브 세그먼트는 상기 메모리의 맵 업데이트 버퍼에 로드하여 업데이트하고, 업데이트 대상이 아닌 제2 서브 세그먼트들은 인코딩하여 상기 불휘발성 메모리 장치의 페이지 버퍼에 저장한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 반도체 장치에 관한 것으로, 구체적으로 데이터 저장 장치 및 그것의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는 제한된 크기의 맵 업데이트 버퍼를 효율적으로 사용할 수 있는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 것이다.
본 발명의 실시 예는 맵 업데이트 속도가 향상된 데이터 저장 장치 및 그 동작 방법을 제공하는 것이다.
본 발명의 실시 예에 따른 데이터 저장 장치는 복수의 L2P(logical to physical) 엔트리들로 이루어진 복수의 맵 세그먼트들이 저장된 어드레스 맵 테이블을 갖는 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함한다. 상기 컨트롤러는 상기 데이터 저장 장치의 제반 동작을 제어하는 프로세서 및 상기 프로세서에 의해 구동되어 상기 복수의 맵 세그먼트들에 대한 맵 업데이트를 수행하는 맵 업데이트 모듈이 저장된 메모리를 포함한다. 상기 맵 업데이트 모듈은 각 맵 세그먼트를 복수의 서브 세그먼트들로 구분하고, 상기 복수의 서브 세그먼트들 중 업데이트 대상인 제1 서브 세그먼트는 상기 메모리의 맵 업데이트 버퍼에 로드하여 업데이트하고, 업데이트 대상이 아닌 제2 서브 세그먼트들은 인코딩하여 상기 불휘발성 메모리 장치의 페이지 버퍼에 저장한다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 상기 복수의 맵 세그먼트들 중 업데이트할 맵 세그먼트를 상기 불휘발성 메모리 장치로부터 리드하여 디코딩하는 단계; 디코딩된 상기 업데이트할 맵 세그먼트에 포함된 복수의 서브 세그먼트들 중 업데이트 대상인 제1 서브 세그먼트에 대한 업데이트를 수행하는 단계; 및 상기 복수의 서브 세그먼트들 중 업데이트 대상이 아닌 제2 서브 세그먼트들을 인코딩하여 상기 불휘발성 메모리 장치의 페이지 버퍼에 저장하는 단계를 포함한다.
본 실시 예에서는 맵 업데이트 버퍼에 로드되는 맵 데이터의 사이즈가 감소함에 따라 제한된 크기를 갖는 맵 업데이트 버퍼를 효율적으로 사용할 수 있다.
또한, 맵 업데이트와 맵 데이터 전송이 병렬적으로 수행되어 맵 업데이트 동작에 소요되는 시간이 단축될 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치의 구성 예를 도시한 블록도이다.
도 2는 도 1의 불휘발성 메모리 장치의 구성을 예시적으로 도시한 도면이다.
도 3a는 어드레스 맵 테이블(AMT)의 구성 예를 도시한 도면이다.
도 3b는 L2 세그먼트(L2 segment)의 구성 예를 도시한 도면이다.
도 4a는 도 1의 메모리의 구성 예를 도시한 도면이다.
도 4b는 메모리에 저장되고 프로세서에 의해 구동되는 소프트웨어를 예시적으로 도시한 도면이다.
도 5는 도 1의 ECC(error correction code) 엔진의 구성을 예시적으로 도시한 도면이다.
도 6은 업데이트할 L2 세그먼트를 ECC 엔진 내의 ECC 메모리에 저장하는 과정을 예시적으로 도시한 도면이다.
도 7a 및 도 7b는 본 발명의 실시 예에 따른 맵 업데이트 동작 과정을 설명하기 위한 도면들이다.
도 8a 내지 도 8c는 본 발명의 실시 예에 따른 맵 업데이트 동작 과정을 설명하기 위한 도면들이다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이다.
도 10은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 11은 도 10에 도시된 컨트롤러를 예시적으로 보여주는 도면이다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 14는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치(10)의 구성 예를 도시한 블록도이다. 본 실시 예에서, 데이터 저장 장치(10)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(10)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(10)는 호스트 장치와의 전송 프로토콜을 의미하는 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(10)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(10)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(10)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
도 1을 참조하면, 데이터 저장 장치(10)는 불휘발성 메모리 장치(100) 및 컨트롤러(200)를 포함할 수 있다.
불휘발성 메모리 장치(100)는 데이터 저장 장치(10)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(100)는 메모리 셀에 따라서 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory, FRAM), 티엠알(tunneling magneto-resistive, TMR) 막을 이용한 마그네틱 램(magnetic random access memory, MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory, PRAM), 전이 금속 화합물(transition metal oxide)을 이용한 저항성 램(resistive random access memory, RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
도 2는 불휘발성 메모리 장치(100)의 구성을 예시적으로 도시한 도면이다. 도 2를 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 로우 디코더(120), 데이터 리드/라이트 회로(130), 컬럼 디코더(140), 페이지 버퍼(150), 전압 발생기(160), 제어 로직(170), 및 입출력 회로(180)를 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 비트라인(BL)들 및 복수의 워드라인(WL)들이 교차하는 영역들에 각각 배치되는 복수의 메모리 셀들을 포함할 수 있다. 메모리 셀 어레이(110)는 복수의 메모리 블록들을 포함할 수 있고, 복수의 메모리 블록들은 각각 복수의 페이지들을 포함할 수 있다.
예를 들어, 메모리 셀 어레이(110)의 각 메모리 셀은 하나의 비트를 저장하는 싱글 레벨 셀(single, level cell, SLC), 2 비트의 데이터를 저장할 수 있는 멀티 레벨 셀(multi level cell, MLC), 3 비트의 데이터를 저장할 수 있는 트리플 레벨 셀(triple level cell, TLC) 또는 4 비트의 데이터를 저장할 수 있는 쿼드 레벨 셀(quad level cell, QLC)일 수 있다. 메모리 셀 어레이(110)는 싱글 레벨 셀, 멀티 레벨 셀, 트리플 레벨 셀, 및 쿼드 레벨 셀 중 적어도 하나 이상을 포함할 수 있다. 예를 들어, 메모리 셀 어레이는 2차원 수평 구조의 메모리 셀들을 포함할 수도 있고, 또는 3차원 수직 구조의 메모리 셀들을 포함할 수도 있다.
로우 디코더(120)는 워드라인(WL)들을 통해 메모리 셀 어레이(110)와 연결될 수 있다. 로우 디코더(120)는 제어 로직(170)의 제어에 따라 동작할 수 있다. 로우 디코더(120)는 외부 장치 즉, 컨트롤러(200, 도 1 참조)의 메모리 인터페이스(250)로부터 제공된 로우 어드레스를 디코딩하고, 디코딩 결과에 근거하여 워드라인(WL)들을 선택하여 구동시킬 수 있다. 로우 디코더(120)는 전압 발생기(160)로부터 제공된 워드라인 전압을 선택된 워드라인(WL)에 제공할 수 있다.
데이터 리드/라이트 회로(130)는 비트 라인(BL)들을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 데이터 리드/라이트 회로(130)는 비트 라인들(BL) 각각에 대응하는 리드/라이트 회로들(도시되지 않음)을 포함할 수 있다. 데이터 리드/라이트 회로(130)는 제어 로직(170)의 제어에 따라 동작할 수 있다. 데이터 리드/라이트 회로(130)는 동작 모드에 따라서 라이트 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 데이터 리드/라이트 회로(130)는 라이트 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(110)에 저장하는 라이트 드라이버로서 동작할 수 있다. 데이터 리드/라이트 회로(130)는 리드 동작 시 메모리 셀 어레이(110)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
컬럼 디코더(140)는 제어 로직(170)의 제어에 따라 동작할 수 있다. 컬럼 디코더(140)는 컨트롤러(200)의 메모리 인터페이스(250)로부터 제공된 컬럼 어드레스를 디코딩할 수 있다. 컬럼 디코더(140)는 디코딩 결과에 근거하여 비트 라인(BL)들 각각에 대응하는 데이터 리드/라이트 회로(130)의 리드/라이트 회로들과 페이지 버퍼(150)를 연결할 수 있다.
페이지 버퍼(150)는 컨트롤러(200)의 메모리 인터페이스(250)로부터 제공되고 메모리 셀 어레이(110)에 저장될 라이트 데이터 또는 메모리 셀 어레이(110)로부터 독출되고 컨트롤러(200)의 메모리 인터페이스(250)로 제공될 리드 데이터를 임시 저장하도록 구성될 수 있다. 페이지 버퍼(150)는 제어 로직(170)의 제어에 따라 동작할 수 있다.
전압 발생기(160)는 불휘발성 메모리 장치(100)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(160)에 의해서 생성된 전압들은 메모리 셀 어레이(110)의 메모리 셀들에 인가될 수 있다. 라이트 동작 시 생성된 라이트 전압은 라이트 동작이 수행될 메모리 셀들의 워드 라인(WL)에 인가될 수 있다. 이레이즈 동작 시 생성된 이레이즈 전압은 이레이즈 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 리드 동작 시 생성된 리드 전압은 리드 동작이 수행될 메모리 셀들의 워드 라인(WL)에 인가될 수 있다.
제어 로직(170)은 컨트롤러(200)의 메모리 인터페이스(250)로부터 제공된 제어 신호들에 근거하여 불휘발성 메모리 장치(100)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(170)은 메모리 인터페이스(250)로부터 수신된 리드 커맨드, 라이트 커맨드, 및 이레이즈 커맨드에 따라 불휘발성 메모리 장치(100)의 리드, 라이트, 및 이레이즈 동작을 제어할 수 있다.
입출력 회로(180)는 컨트롤러(200)의 메모리 인터페이스(250)로부터 제공되는 커맨드, 어드레스, 및 데이터를 수신하거나 또는 메모리 셀 어레이(110)로부터 독출된 데이터 및 동작 수행에 따른 상태 정보 등을 컨트롤러(200)의 메모리 인터페이스(250)로 제공하도록 구성될 수 있다. 입출력 회로(180)는 메모리 인터페이스(250)로부터 제공된 커맨드 및 어드레스는 제어 로직(170)으로 출력하고, 메모리 인터페이스(250)로부터 제공된 데이터는 페이지 버퍼(150)로 출력할 수 있다. 입출력 회로(180)는 제어 로직(170)의 제어에 따라 동작할 수 있다. 도 2에서는 하나의 입출력 회로(180)만을 도시하였으나, 데이터가 입출력되는 데이터 입출력 회로와 커맨드, 어드레스, 및 상태 정보 등이 입출력되는 입출력 회로가 별도로 구비될 수도 있다.
불휘발성 메모리 장치(100)에는 어드레스 매핑 테이블(AMT)이 저장될 수 있다. 어드레스 매핑 테이블(AMT)은 호스트 장치로부터 수신되는 논리 어드레스(LBA) 및 논리 어드레스(LBA)에 대응하는 물리 어드레스(PBA) 간의 매핑 정보를 저장할 수 있다.
도 3a는 어드레스 맵 테이블(AMT)의 구성 예를 도시한 도면이고, 도 3b는 하나의 L2 세그먼트의 구성 예를 도시한 도면이다.
도 3a 참조하면, 어드레스 맵 테이블(AMT)은 복수의 맵 세그먼트들(S1~Sn)을 포함할 수 있다. 각 맵 세그먼트(S1~Sn)는 복수의 논리 어드레스들(LBA1~LBAm) 및 각 논리 어드레스(LBA1~LBAm)에 대응하는 복수의 물리 어드레스들(PBA1~PBAm)을 포함할 수 있다. 하나의 논리 어드레스(LBA)와 하나의 물리 어드레스(PBA) 간의 매핑 정보를 L2P 엔트리(logical to physical entry)라 하면, 각 맵 세그먼트(S1~Sn)는 m 개의 L2P 엔트리들을 포함할 수 있다. 복수의 L2P 엔트리들을 포함하는 맵 세그먼트는 L2 세그먼트로 불릴 수 있다. 이후부터는 설명의 편의를 위하여 맵 세그먼트를 L2 세그먼트라 한다.
각 L2 세그먼트(S1~Sn)는 도 3b에 도시한 바와 같이, 복수의 서브 세그먼트들(SS1~SS4)을 포함할 수 있다. 도 3b에서는 1개의 L2 세그먼트가 4개의 서브 세그먼트들(SS1~SS4)을 포함하는 것으로 도시하였으나, L2 세그먼트에 포함되는 서브 세그먼트들의 개수가 특별히 이에 한정되는 것은 아니다. 예를 들어, L2 세그먼트(L2 segment)는 라이트 단위에 해당할 수 있고, 서브 세그먼트(sub segment)는 ECC(error correction code) 처리 단위에 해당할 수 있으나, 특별히 이에 한정되는 것은 아니다.
각 L2 세그먼트(S1~Sn)는 특정 시점에 업데이트될 수 있다. 예를 들어, 각 L2 세그먼트(S1~Sn)는 P2L 엔트리(physical to logical entry)들이 저장되는 어드레스 버퍼(AB, 도 4a 참조)에 저장된 P2L 엔트리들의 개수가 기 설정된 임계 개수에 도달하면 업데이트될 수 있으나, 각 L2 세그먼트(S1~Sn)의 업데이트가 수행되는 시점이 특별히 이에 한정되는 것은 아니다.
업데이트는 어드레스 버퍼(AB)에 저장된 P2L 엔트리들의 논리 어드레스(LBA)들을 포함하는 L2 세그먼트(L2 segment)들을 불휘발성 메모리 장치(100)로부터 리드하여 맵 업데이트 버퍼(MUB, 도 4a 참조)에 로드하고, L2 세그먼트(L2 segment)들에 포함된 L2P 엔트리(L2P entry)들의 논리 어드레스(LBA)들에 대한 물리 어드레스(PBA)들을 어드레스 버퍼(AB)에 저장된 P2L 엔트리들에 근거하여 변경함으로써 수행될 수 있다. 이러한 과정을 맵 업데이트라 한다. 업데이트할 맵 데이터는 L2 세그먼트 단위로 불휘발성 메모리 장치(100)로부터 리드될 수 있다.
컨트롤러(200)는 호스트 인터페이스(Host I/F)(210), 프로세서(processor)(220), 메모리(memory)(230), 에러 정정 코드(error correction code, ECC) 엔진(240), 및 메모리 인터페이스(Memory I/F)(250)를 포함할 수 있다.
호스트 인터페이스(210)는 호스트 장치와 데이터 저장 장치(10)를 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스(210)는 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI expresss)와 같은 표준 전송 프로토콜들 중 어느 하나를 이용해서 호스트 장치와 통신할 수 있다.
프로세서(220)는 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 프로세서(220)는 호스트 장치로부터 수신된 요청을 처리할 수 있다. 프로세서(220)는 호스트 장치로부터 수신된 요청을 처리하기 위하여 메모리(230)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 소프트웨어를 구동하고, 내부의 기능 블럭들 및 불휘발성 메모리 장치(100)를 제어할 수 있다.
메모리(230)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다. 메모리(230)는 프로세서(220)에 의해서 구동되는 소프트웨어를 저장할 수 있다. 또한, 메모리(230)는 소프트웨어의 구동에 필요한 데이터(예컨대, 메타 데이터)를 저장할 수 있다. 즉, 메모리(230)는 프로세서(220)의 동작 메모리(working memory)로서 동작할 수 있다. 메모리(230)는 호스트 장치로부터 불휘발성 메모리 장치(100)로 또는 불휘발성 메모리 장치(100)로부터 호스트 장치로 전송될 데이터를 임시 저장할 수 있다. 즉, 메모리(230)는 데이터 버퍼 메모리 또는 데이터 캐시(cache) 메모리로서 동작할 수 있다.
도 4a는 메모리(230)의 구성을 예시적으로 도시한 도면이고, 도 4b는 메모리(230)에 저장되고 프로세서(220)에 의해 구동되는 소프트웨어를 예시적으로 도시한 도면이다.
도 4a를 참조하면, 메모리(230)는 플래시 변환 계층(flash translation lyaer)(FTL)이 로드되는 FTL 영역, 어드레스 버퍼(AB), 맵 업데이트 버퍼(MUB) 및 맵 캐시 버퍼(MCB) 등을 포함할 수 있다.
불휘발성 메모리 장치(100)가 플래시 메모리 장치로 구성되는 경우, 프로세서(220)는 불휘발성 메모리 장치(100)의 고유 동작을 제어하고, 호스트 장치에 장치 호환성을 제공하기 위해서 플래시 변환 계층(flash translation lyaer)(FTL)이라 불리는 소프트웨어를 구동할 수 있다. 이러한 플래시 변환 계층(FTL)의 구동을 통해서, 호스트 장치는 데이터 저장 장치(10)를 하드 디스크와 같은 일반적인 데이터 저장 장치로 인식하고 사용할 수 있다. 메모리(230)의 FTL 영역에 로드된 플래시 변환 계층(FTL)은 여러 기능을 수행하기 위한 모듈들과, 모듈의 구동에 필요한 메타 데이터로 구성될 수 있다. 플래시 변환 계층(FTL)은 불휘발성 메모리 장치(100)의 시스템 영역(도시되지 않음)에 저장될 수 있고, 데이터 저장 장치(10)가 파워-온 되면 메모리(230)에 로드될 수 있다.
도 4b를 참조하면, 플래시 변환 계층(FTL)은 웨어-레벨링 모듈(WLM), 배드 블록 관리 모듈(BBM), 가비지 컬렉션 모듈(GCM), 어드레스 맵(MAP) 및 맵 업데이트 모듈(MUM) 등을 포함할 수 있으나, 플래시 변환 계층(FTL)에 포함되는 구성이 특별히 이에 한정되는 것은 아니다.
웨어-레벨링 모듈(WLM)은 불휘발성 메모리 장치(100)의 메모리 블록들에 대한 웨어-레벨(wear-level)을 관리할 수 있다. 불휘발성 메모리 장치(100)의 메모리 셀들은 이레이즈 동작 및 라이트 동작의 반복에 의해 마모될(wear-out) 수 있다. 마모된 메모리 셀은 결함(예를 들면, 물리적 결함)을 야기할 수 있다. 웨어-레벨링 모듈(WLM)은 특정 메모리 블록이 다른 메모리 블록들보다 빨리 마모되는 것을 방지하기 위해서 메모리 블록들 각각의 이레이즈-라이트 횟수(erase-write(E/W) cycle)가 평준화 되도록 관리할 수 있다. 즉, 웨어-레벨링 모듈(WLM)은 불휘발성 메모리 장치(100)에 포함된 모든 메모리 블록들의 마모도가 비슷한 레벨을 유지하도록 관리할 수 있다.
배드 블록 관리 모듈(BBM)은 불휘발성 메모리 장치(100)의 메모리 블록들 중에서 결함이 발생된 메모리 블록을 관리할 수 있다. 전술한 바와 같이, 마모된 메모리 셀에서는 결함(예를 들면, 물리적 결함)이 발생될 수 있다. 결함이 발생된 메모리 셀에 저장된 데이터는 정상적으로 읽혀질 수 없다. 또한, 결함이 발생된 메모리 셀에는 데이터가 정상적으로 저장되지 않을 수 있다. 배드 블록 관리 모듈(BBM)은 결함이 발생된 메모리 셀을 포함하는 메모리 블록이 사용되지 않도록 관리할 수 있다.
가비지 컬렉션 모듈(GCM)은 불휘발성 메모리 장치(100)의 메모리 블록들에 분산되어 저장된 유효 데이터(valid data)를 하나의 메모리 블록으로 모으고, 무효 데이터(invalid data)는 소거하는 동작을 수행하도록 불휘발성 메모리 장치(100)를 관리할 수 있다.
플래시 메모리 장치로 구성된 불휘발성 메모리 장치(100)는 구조적인 특징으로 인해서 데이터 덮어쓰기(overwrite)를 지원하지 않는다. 데이터가 저장된 메모리 셀에 데이터가 다시 라이트되면, 해당 메모리 셀에 저장된 데이터의 신뢰성은 보장되지 않는다. 이에 따라, 데이터가 저장된 메모리 셀에 데이터를 라이트하기 위해서는 이레이즈 동작이 선행되어야 한다.
불휘발성 메모리 장치(100)에 대한 이레이즈 동작은 메모리 블록 단위 별로 수행되므로 상당히 긴 시간을 필요로 한다. 이에 따라, 프로세서(220)는 라이트할 어드레스에 대응하는 메모리 셀이 라이트 상태이면, 해당 메모리 셀을 이레이즈한 후 데이터를 라이트하는 대신, 이미 이레이즈 상태인 다른 메모리 셀에 데이터를 라이트한다. 이런 경우, 원래 라이트할 메모리 셀에 저장된 데이터는 무효 데이터(invalid data)가 되고, 다른 메모리 셀에 저장된 데이터는 유효 데이터(valid data)가 될 수 있다.
프로세서(220)의 이러한 동작으로 인해서, 불휘발성 메모리 장치(100)에는 유효 데이터와 무효 데이터가 혼재(mixed)하게 된다. 필요에 따라서, 프로세서(220)는 가비지 컬렉션 모듈(GCM)을 구동시켜 분산된 유효 데이터들을 한 곳 즉, 하나의 메모리 블록에 모으고, 무효 데이터들을 이레이즈하는 일련의 동작을 수행할 수 있다. 이러한 일련의 동작을 가비지 컬렉션(garbage collection) 동작이라 한다.
어드레스 맵(MAP)은 어드레스 변환 동작을 위한 어드레스 맵핑 정보를 저장할 수 있다. 호스트 장치가 데이터 저장 장치(10)를 액세스하는 경우(예를 들면, 리드 요청 또는 라이트 요청을 하는 경우), 호스트 장치는 논리 어드레스(LBA)를 데이터 저장 장치(10)로 제공할 수 있다. 플래시 변환 계층(FTL)은 제공된 논리 어드레스(LBA)를 불휘발성 메모리 장치(100)의 실제 어드레스 즉, 물리 어드레스(PBA)로 변환하고, 변환된 물리 어드레스에 대응하는 메모리 셀들에 대한 리드 동작 또는 라이트 동작을 수행할 수 있다.
맵 업데이트 모듈(MUM)은 불휘발성 메모리 장치(100)에 저장된 어드레스 맵 테이블(AMT)의 L2 세그먼트들(S1~Sn)을 관리할 수 있다. 호스트 장치는 데이터 저장 장치(10)로 라이트 요청을 할 때 라이트할 논리 어드레스(LBA)를 제공할 수 있다. 호스트 장치로부터 수신된 라이트할 논리 어드레스(LBA)는 어드레스 버퍼(AB)내의 특정 물리 어드레스(PBA)에 매핑되어 저장될 수 있다. 맵 업데이트 모듈(MUM)은 어드레스 버퍼(AB) 내에 저장된 P2L 엔트리들의 개수가 기 설정된 임계 개수에 도달하면, P2L 엔트리들의 논리 어드레스(LBA)들이 포함된 L2 세그먼트들의 L2P 엔트리들이 업데이트되도록 관리할 수 있다.
맵 업데이트 모듈(MUM)은 불휘발성 메모리 장치(100)의 어드레스 맵 테이블(AMT)에 저장된 L2 세그먼트들 중 업데이트할 L2 세그먼트를 불휘발성 메모리 장치(100)로부터 리드하도록 지시하는 맵 리드 제어 신호를 생성하여 메모리 인터페이스(250)로 제공할 수 있다. 메모리 인터페이스(250)는 맵 리드 제어 신호에 근거하여 불휘발성 메모리 장치(100)로 제공할 맵 리드 커맨드를 생성하고, 생성된 맵 리드 커맨드를 불휘발성 메모리 장치(100)로 제공할 수 있다.
불휘발성 메모리 장치(100)는 맵 리드 커맨드에 응답하여 업데이트할 L2 세그먼트를 메모리 셀 어레이(110)로부터 독출하여 메모리 인터페이스(250)로 제공하고, 메모리 인터페이스(250)는 불휘발성 메모리 장치(100)로부터 업데이트할 L2 세그먼트를 수신하여 ECC 엔진(240)으로 제공할 수 있다.
맵 업데이트 모듈(MUM)은 업데이트할 L2 세그먼트에 대한 디코딩 처리를 지시하는 맵 데이터 디코딩 제어 신호를 생성하여 ECC 엔진(240)으로 제공할 수 있다.
맵 업데이트 모듈(MUM)은 디코딩된 L2 세그먼트를 맵 업데이트 버퍼(MUB)에 로드하도록 지시하는 맵 데이터 로드 제어 신호를 생성하여 ECC 엔진(240)으로 제공할 수 있다. 맵 데이터 로드 제어 신호는 디코딩된 L2 세그먼트에 포함된 복수의 서브 세그먼트들 중 업데이트할 L2P 엔트리들을 갖는 일부의 서브 세그먼트(이하, '제1 서브 세그먼트'라 함)들을 맵 업데이트 버퍼(MUB)에 로드하도록 지시하는 제1 맵 데이터 로드 제어 신호 및 디코딩된 L2 세그먼트에 포함된 복수의 서브 세그먼트들 전체를 맵 업데이트 버퍼(MUB)에 로드하도록 지시하는 제2 맵 데이터 로드 제어 신호를 포함할 수 있다.
맵 업데이트 모듈(MUM)은 어드레스 버퍼(AB) 내에 저장된 P2L 엔트리들에 근거하여 맵 업데이트 버퍼(MUB)에 로드된 L2 세그먼트의 일부 또는 전체의 서브 세그먼트들에 포함된 L2P 엔트리들의 논리 어드레스(LBA)들에 대응하는 물리 어드레스(PBA)를 변경함으로써 L2 세그먼트에 대한 업데이트를 수행할 수 있다.
맵 업데이트 모듈(MUM)은 업데이트된 L2 세그먼트에 대한 인코딩 처리를 지시하는 맵 데이터 인코딩 제어 신호를 생성하여 ECC 엔진(240)으로 제공할 수 있다. 맵 데이터 인코딩 제어 신호는 L2 세그먼트의 일부 서브 세그먼트들 즉, 제1 서브 세그먼트들에 대한 인코딩 처리를 지시하는 제1 맵 데이터 인코딩 제어 신호 및 L2 세그먼트에서 제1 서브 세그먼트들을 제외한 나머지 서브 세그먼트들 즉, 업데이트 대상이 아닌 서브 세그먼트(이하, 제2 서브 세그먼트'라 함)들에 대한 인코딩 처리를 지시하는 제2 맵 데이터 인코딩 제어 신호를 포함할 수 있다.
맵 업데이트 모듈(MUM)은 인코딩된 L2 세그먼트를 불휘발성 메모리 장치(100)로 전송하도록 지시하는 맵 데이터 전송 제어 신호를 생성하여 ECC 엔진(240)으로 제공할 수 있다. 맵 데이터 전송 제어 신호는 L2 세그먼트의 제1 서브 세그먼트들을 전송하기 위한 제1 맵 데이터 전송 제어 신호 및 제2 서브 세그먼트들을 전송하기 위한 제2 맵 데이터 전송 제어 신호를 포함할 수 있다.
1개의 L2 세그먼트에는 매우 많은 수의 L2P 엔트리들이 포함될 수 있다. 맵 업데이트 시 불휘발성 메모리 장치(100)로부터 맵 데이터를 리드하여 맵 업데이트 버퍼(MUB)에 로드하는 동작 또는 불휘발성 메모리 장치(100)에 라이트하는 동작은 L2 세그먼트 단위로 수행되고 있다. 따라서, 1개의 L2 세그먼트에 포함된 L2P 엔트리들 중 극히 일부의 L2P 엔트리들에 대한 업데이트가 필요한 경우에도 L2 세그먼트 전체를 맵 업데이트 버퍼(MUB)에 로드하여 업데이트를 수행함에 따라, 제한된 크기를 갖는 맵 업데이트 버퍼(MUB)를 효율적으로 사용할 수 없었다.
또한, 불휘발성 메모리 장치(100)의 크기가 증가함에 따라 맵 데이터의 크기 역시 증가하면서 맵 데이터를 전송하는 시간 역시 증가할 수 밖에 없으며 그 결과, 맵 업데이트 동작에 소요되는 시간이 증가하게 된다.
본 실시 예에 따른 맵 업데이트 모듈(MUM)은 L2 세그먼트의 L2P 엔트리들을 특정 단위로 그루핑하여 복수의 서브 세그먼트들로 구분하고, 복수의 서브 세그먼트들 중 업데이트 대상인 L2P 엔트리들을 포함하는 서브 세그먼트들(예컨대, 제1 서브 세그먼트들)은 맵 업데이트 버퍼(MUB)에 로드되어 맵 업데이트가 수행되도록 하고, 동시에 업데이트 대상이 아닌 L2P 엔트리들을 포함하는 서브 세그먼트들(예컨대, 제2 서브 세그먼트들)은 ECC 인코딩 처리 후 불휘발성 메모리 장치(100)로 전송되도록 관리할 수 있다. L2P 엔트리들을 그루핑하는 기준이 되는 특정 단위는 ECC 처리 단위일 수 있으나, 특별히 이에 한정되는 것은 아니다.
그 결과, 맵 업데이트 버퍼(MUB)에 로드되는 맵 데이터의 사이즈가 감소함에 따라 제한된 크기를 갖는 맵 업데이트 버퍼(MUB)를 효율적으로 사용할 수 있고, 아울러, 맵 업데이트와 맵 데이터 전송이 병렬적으로 수행되어 맵 업데이트 동작에 소요되는 시간은 단축될 수 있다.
어드레스 버퍼(AB)는 호스트 장치로부터 수신된 라이트할 논리 어드레스(LBA)와 라이트 데이터가 저장된 불휘발성 메모리 장치(100)의 실제 어드레스 즉, 물리 어드레스(PBA)의 매핑 정보를 저장할 수 있다. 어드레스 버퍼(AB)에 저장되는 어드레스 매핑 정보는 P2L(Physical to Logical) 엔트리일 수 있다.
맵 업데이트 버퍼(MUB)에는 불휘발성 메모리 장치(100)의 어드레스 맵 테이블(AMT)에 저장된 복수의 L2 세그먼트들(S1~Sn) 중 업데이트할 적어도 하나 이상의 L2 세그먼트의 일부 또는 전체의 서브 세그먼트들이 로드될 수 있다. 맵 업데이트 버퍼(MUB)에 로드된 L2 세그먼트의 L2P 엔트리들 각각에 대한 물리 어드레스(PBA)는 어드레스 버퍼(AB)에 저장된 P2L 엔트리들에 근거하여 변경될 수 있다.
맵 캐시 버퍼(MCB)는 호스트 장치로부터 최근 리드 요청된 논리 어드레스 또는 호스트 장치로부터 빈번히 리드 요청된 논리 어드레스에 대응하는 맵 데이터를 캐싱할 수 있다. 맵 캐시 버퍼(MCB)에 캐싱되는 맵 데이터는 L2 세그먼트들일 수 있다.
에러 정정 코드(ECC) 엔진(240)은 불휘발성 메모리 장치(100)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(100)에 저장될 수 있다. ECC 엔진(240)은 패리티 데이터에 근거하여 불휘발성 메모리 장치(100)로부터 독출된 데이터의 에러를 검출하고, 검출된 에러가 정정 범위 이하이면 검출된 에러를 정정할 수 있다.
도 5는 에러 정정 코드(ECC) 엔진(240)의 구성을 예시적으로 도시한 도면이다. 도 5에 도시된 ECC 엔진(240)의 구성은 일 예에 해당하며 ECC 엔진(240)의 구성이 특별히 이에 한정되는 것은 아니다.
도 5를 참조하면, ECC 엔진(240)은 입출력 회로(241), ECC 메모리(242), ECC 인코더(243), ECC 디코더(244), 및 ECC 제어 회로(245)를 포함할 수 있다.
ECC 엔진(240)의 입출력 회로(241)는 메모리(230) 및 메모리 인터페이스(250)와 연결될 수 있다. 입출력 회로(241)는 메모리(230)로부터 제공되는 데이터를 수신하거나 또는 디코딩된 데이터를 메모리(230)로 제공할 수 있다. 입출력 회로(241)는 메모리 인터페이스(250)로 인코딩된 데이터를 제공하거나 또는 메모리 인터페이스(250)로부터 제공되는 인코딩된 데이터를 수신할 수 있다. 입출력 회로(241)는 ECC 제어 회로(245)의 제어에 따라 동작할 수 있다.
ECC 메모리(242)는 입출력 회로(241)를 통해 메모리(230)로부터 수신된 데이터, 메모리 인터페이스(250)로부터 수신된 인코딩된 데이터, ECC 인코더(243)에 의해 인코딩된 데이터, 및 ECC 디코더(244)에 의해 디코딩된 데이터 등을 임시 저장할 수 있다. 입출력 회로(241)는 메모리(230)로부터 수신된 데이터 및 메모리 인터페이스(250)로부터 수신된 인코딩된 데이터를 ECC 메모리(242)에 저장되도록 ECC 메모리(242)로 전송할 수 있다. 입출력 회로(241)는 ECC 메모리(242)로부터 출력되는 인코딩된 데이터를 메모리 인터페이스(250)로 전송하거나 또는 ECC 메모리(242)로부터 출력되는 디코딩된 데이터를 메모리(230)로 전송할 수 있다.
ECC 인코더(243)는 메모리(230)로부터 수신된 데이터를 인코딩할 수 있다. ECC 인코더(243)는 ECC 제어 회로(245)의 제어에 따라 동작할 수 있다. ECC 인코더(243)는 ECC 제어 회로(245)의 제어에 따라 메모리(230)로부터 제공되어 ECC 메모리(242)에 저장된 데이터를 페치하여 인코딩하고, 인코딩된 데이터를 ECC 메모리(230)에 다시 저장할 수 있다.
ECC 디코더(244)는 메모리 인터페이스(250)로부터 수신된 인코딩된 데이터를 디코딩할 수 있다. ECC 디코더(244)는 ECC 제어 회로(245)의 제어에 따라 동작할 수 있다. ECC 디코더(244)는 ECC 제어 회로(245)의 제어에 따라 메모리 인터페이스(250)로부터 제공되어 ECC 메모리(242)에 저장된 인코딩된 데이터를 페치하여 디코딩하고, 디코딩된 데이터를 ECC 메모리(230)에 다시 저장할 수 있다.
ECC 제어 회로(245)는 ECC 엔진(240)의 제반 동작을 제어할 수 있다. ECC 제어 회로(245)는 입출력 회로(241)를 통해 프로세서(220)로부터 수신되는 동작 제어 신호들에 근거하여 ECC 엔진(240) 내의 각 기능 블록들 즉, ECC 인코더(243), ECC 디코더(244), 및 입출력 회로(241)의 동작들을 제어할 수 있다.
예를 들어, ECC 제어 회로(245)는 프로세서(220)에 의해 구동된 맵 업데이트 모듈(MUM)로부터 수신되는 제어 신호들에 따라 ECC 엔진(240) 내의 ECC 메모리(242), ECC 인코더(243), ECC 디코더(244), 및 입출력 회로(241)의 동작들을 제어할 수 있다.
앞서 말한 바와 같이, 맵 업데이트 모듈(MUM)로부터 ECC 엔진(240)으로 제공되는 제어 신호들은 맵 데이터 디코딩 제어 신호, 제1 및 제2 맵 데이터 로드 제어 신호들, 제1 및 제2 맵 데이터 인코딩 제어 신호들, 및 제1 및 제2 맵 데이터 전송 제어 신호들을 포함할 수 있다.
프로세서(220)에 의해 구동된 맵 업데이트 모듈(MUM)로부터 맵 데이터 디코딩 제어 신호가 수신되면, ECC 제어 회로(245)는 메모리 인터페이스(250)로부터 제공되어 ECC 메모리(242)에 저장된 업데이트할 L2 세그먼트의 서브 세그먼트들 각각에 대한 디코딩 동작을 수행하도록 ECC 디코더(244)를 제어할 수 있다.
맵 업데이트 모듈(MUM)로부터 제1 맵 데이터 로드 제어 신호, 제2 맵 데이터 인코딩 제어 신호, 및 제2 맵 데이터 전송 제어 신호가 수신되면, ECC 제어 회로(245)는 ECC 메모리(242)로부터 제1 서브 세그먼트들이 출력되도록 ECC 메모리(242)를 제어하고, ECC 메모리(242)로부터 출력된 제1 서브 세그먼트들을 맵 업데이트 버퍼(MUB)로 전송하도록 입출력 회로(241)를 제어할 수 있다. 또한, ECC 제어 회로(245)는 ECC 메모리(242)에 저장된 제2 서브 세그먼트들에 대한 인코딩 동작을 수행하도록 ECC 인코더(243)를 제어하고, 인코딩된 제2 서브 세그먼트들을 메모리 인터페이스(250)로 전송하도록 입출력 회로(241)를 제어할 수 있다.
맵 업데이트 모듈(MUM)로부터 제2 맵 데이터 로드 제어 신호가 수신되면, ECC 제어 회로(245)는 ECC 메모리(242)로부터 제1 및 제2 서브 세그먼트들이 출력되도록 ECC 메모리(242)를 제어하고, ECC 메모리(242)로부터 출력된 제1 및 제2 서브 세그먼트들을 맵 업데이트 버퍼(MUB)로 전송하도록 입출력 회로(241)를 제어할 수 있다.
맵 업데이트 모듈(MUM)로부터 제1 맵 데이터 인코딩 제어 신호 및 제1 맵 데이터 전송 제어 신호가 수신되면, ECC 제어 회로(245)는 메모리(230)로부터 제공되어 ECC 메모리(242)에 저장된 업데이트된 제1 서브 세그먼트들에 대한 인코딩 동작을 수행하도록 ECC 인코더(243)를 제어하고, 인코딩된 제1 서브 세그먼트들을 메모리 인터페이스(250)로 전송하도록 입출력 회로(241)를 제어할 수 있다.
메모리 인터페이스(250)는 프로세서(220)의 제어에 따라서 불휘발성 메모리 장치(100)를 제어할 수 있다. 메모리 인터페이스(250)는 메모리 컨트롤러로도 불릴 수 있다. 메모리 인터페이스(250)는 제어 신호들을 불휘발성 메모리 장치(100)로 제공할 수 있다. 제어 신호들은 불휘발성 메모리 장치(100)를 제어하기 위한 커맨드, 어드레스 등을 포함할 수 있다. 메모리 인터페이스(250)는 데이터를 불휘발성 메모리 장치(100)로 제공하거나, 불휘발성 메모리 장치(100)로부터 데이터를 제공 받을 수 있다. 메모리 인터페이스(250)는 하나 이상의 신호 라인들을 포함하는 채널(CH)을 통해 불휘발성 메모리 장치(100)와 연결될 수 있다.
메모리 인터페이스(250)는 맵 업데이트 모듈(MUM)로부터 수신된 맵 리드 제어 신호에 근거하여 불휘발성 메모리 장치(100)로 제공할 맵 리드 커맨드(MRCMD, 도 6 참조)를 생성하여 불휘발성 메모리 장치(100)로 제공할 수 있다. 메모리 인터페이스(250)는 맵 업데이트 모듈(MUM)로부터 수신된 맵 라이트 제어 신호에 근거하여 불휘발성 메모리 장치(100)로 제공할 맵 라이트 커맨드(MWCMD, 도 7b 참조)를 생성하여 불휘발성 메모리 장치(100)로 제공할 수 있다.
도 6은 업데이트할 L2 세그먼트를 불휘발성 메모리 장치(100)로부터 리드하여 ECC 엔진(240)의 ECC 메모리(242)에 저장하는 과정을 예시적으로 도시한 도면이다. 설명의 편의를 위하여, 업데이트할 L2 세그먼트는 S1(도 3b 참조)이고, 물리 어드레스(PBA)들이 변경될 논리 어드레스(LBA)들을 포함하는 서브 세그먼트는 SS2(도 3b 참조)라 가정한다. 도면의 간략화를 위해 도 6에서는 도 2의 불휘발성 메모리 장치(100)의 구성들 중 일부 구성들만을 도시하였다.
메모리 인터페이스(250)는 맵 업데이트 모듈(MUM, 도 4b 참조)로부터 제공된 맵 리드 제어 신호에 근거하여 불휘발성 메모리 장치(100)로 제공할 맵 리드 커맨드(MRCMD)를 생성하고, 생성된 맵 리드 커맨드(MRCMD)를 불휘발성 메모리 장치(100)로 제공할 수 있다(①).
불휘발성 메모리 장치(100)의 입출력 회로(180)는 메모리 인터페이스(250)로부터 제공된 맵 리드 커맨드(MRCMD)를 수신하여 제어 로직(170)으로 제공할 수 있다. 제어 로직(170)은 맵 리드 커맨드(MRCMD)에 응답하여 메모리 셀 어레이(110)의 어드레스 맵 테이블(AMT)에 저장된 L2 세그먼트(S1)를 독출하여 페이지 버퍼(150)에 저장하도록 로우 디코더(120, 도 2 참조), 컬럼 디코더(140, 도 2 참조), 전압 발생기(160, 도 2 참조), 및 데이터 리드/라이트 회로(130)의 동작을 제어할 수 있다(②). 제어 로직(170)은 페이지 버퍼(150)로부터 L2 세그먼트(S1)가 출력되도록 페이지 버퍼(150)를 제어하고, 페이지 버퍼(150)로부터 출력된 L2 세그먼트(S1)를 메모리 인터페이스(250)로 전송하도록 입출력 회로(180)를 제어할 수 있다(③).
메모리 인터페이스(250)는 불휘발성 메모리 장치(100)로부터 전송된 L2 세그먼트(S1)를 ECC 엔진(240)으로 전송하고(④), ECC 엔진(240)의 입출력 회로(241)는 L2 세그먼트(S1)를 수신하여 ECC 메모리(242)에 저장되도록 출력할 수 있다(⑤).
도 7a 및 도 7b는 본 발명의 실시 예에 따른 맵 업데이트 동작 과정을 설명하기 위한 도면들이다. 구체적으로, 도 7a는 L2 세그먼트의 서브 세그먼트들 중 업데이트할 서브 세그먼트(SS2)는 맵 업데이트 버퍼(MUB)에 로드하여 업데이트하고, 나머지 서브 세그먼트들(SS1, SS3, SS4)은 인코딩하여 불휘발성 메모리 장치(100)의 페이지 버퍼(150)에 저장하는 과정을 예시적으로 도시한 도면이다. 도 7b는 업데이트된 서브 세그먼트(SS2)를 인코딩하여 불휘발성 메모리 장치(100)의 페이지 버퍼(150)에 저장하고, 페이지 버퍼(150)에 저장된 L2 세그먼트(S1)를 메모리 셀 어레이에 저장하는 과정을 예시적으로 도시한 도면이다.
도 7a에 도시하지는 않았으나, ECC 엔진(240)의 ECC 제어 회로(245, 도 5 참조)는 맵 업데이트 모듈(MUM)로부터 제공된 맵 데이터 디코딩 제어 신호에 따라 ECC 메모리(242)에 저장된 L2 세그먼트(S1)의 서브 세그먼트들(SS1~SS4) 각각에 대한 디코딩 동작을 수행하도록 ECC 디코더(244)를 제어할 수 있다. 설명의 편의를 위해, 각 서브 세그먼트(SS1~SS4)에 대한 디코딩 결과는 모두 패스인 것으로 가정한다. 디코딩된 서브 세그먼트들(SS1~SS4)은 ECC 메모리(242)에 다시 저장될 것이다.
ECC 제어 회로(245)는 맵 업데이트 모듈(MUM)로부터 제공된 제1 맵 데이터 로드 제어 신호에 따라 L2 세그먼트(S1)의 서브 세그먼트들(SS1~SS4) 중 업데이트할 서브 세그먼트(SS2)가 ECC 메모리(242)로부터 출력되도록 ECC 메모리(242)를 제어할 수 있다(①). ECC 제어 회로(245)는 ECC 메모리(242)로부터 출력된 업데이트할 서브 세그먼트(SS2)를 메모리(230)의 맵 업데이트 버퍼(MUB)로 전송하도록 입출력 회로(241)를 제어할 수 있다(②).
맵 업데이트 모듈(MUM)의 제어에 의해 맵 업데이터 버퍼(MUB)에 로드된 제2 서브 세그먼트(SS2)에 대한 업데이트가 수행될 수 있다(③). 이와 동시에 ECC 제어 회로(245)는 맵 업데이트 모듈(MUM)로부터 제공된 제2 맵 데이터 인코딩 신호 및 제2 맵 데이터 전송 신호에 따라 ECC 메모리(242)에 저장된 L2 세그먼트(S1)의 나머지 서브 세그먼트들(SS1, SS3, SS4)에 대한 인코딩을 수행하고, 인코딩된 서브 세그먼트들(SS1, SS3, SS4)을 메모리 인터페이스(250)로 전송하도록 ECC 인코더(243) 및 입출력 회로(241)를 제어할 수 있다(③).
메모리 인터페이스(250)는 수신된 인코딩된 서브 세그먼트들(SS1, SS3, SS4)을 불휘발성 메모리 장치(100)로 전송하고(④), 불휘발성 메모리 장치(100)의 입출력 회로(180)는 메모리 인터페이스(250)로부터 전송된 인코딩된 서브 세그먼트들(SS1, SS3, SS4)을 수신하여 페이지 버퍼(150)에 저장되도록 출력할 수 있다(⑤). 인코딩된 서브 세그먼트들(SS1, SS3, SS4)은 각각 페이지 버퍼(150)에서 대응하는 위치에 저장될 수 있다. 이에 따라, 페이지 버퍼(150)에서 업데이트중인 제2 서브 세그먼트(SS2)가 저장될 위치는 비어 있는 상태일 것이다. 업데이트 대상이 아닌 서브 세그먼트들(SS1, SS3, SS4)이 인코딩되어 페이지 버퍼(150)에 저장되는 동안 맵 업데이트 버퍼(MUB)에 로드된 서브 세그먼트(SS2)에 대한 업데이트가 완료될 수 있다.
도 7b를 참조하면, 업데이트된 서브 세그먼트(SS2)는 맵 업데이트 모듈(MUM)의 제어에 의해 ECC 엔진(240)으로 전송되고(①), ECC 엔진(240)의 입출력 회로(241)는 업데이트된 서브 세그먼트(SS2)를 수신하여 ECC 메모리(242)에 저장되도록 출력할 수 있다(②).
ECC 제어 회로(245)는 맵 업데이트 모듈(MUM)로부터 제공된 제1 맵 데이터 인코딩 제어 신호 및 제1 맵 데이터 전송 제어 신호에 따라 ECC 메모리(242)에 저장된 업데이트된 서브 세그먼트(SS2)에 대한 인코딩을 수행하고, 인코딩된 서브 세그먼트(SS2)를 메모리 인터페이스(250)로 전송하도록 ECC 인코더(243) 및 입출력 회로(241)를 제어할 수 있다(③).
메모리 인터페이스(250)는 인코딩된 서브 세그먼트(SS2)를 불휘발성 메모리 장치(100)로 전송하고(④), 불휘발성 메모리 장치(100)의 입출력 회로(180)는 메모리 인터페이스(250)로부터 전송되는 인코딩된 서브 세그먼트(SS2)를 수신하여 페이지 버퍼(150)의 대응하는 위치에 저장되도록 출력할 수 있다(⑤).
불휘발성 메모리 장치(100)의 페이지 버퍼(150)에는 업데이트된 서브 세그먼트(SS2) 및 업데이트되지 않은 나머지 서브 세그먼트들(SS1, SS3, SS4)이 모두 저장된 상태이다. 메모리 인터페이스(250)는 맵 업데이트 모듈(MUM)로부터 제공된 맵 라이트 제어 신호에 근거하여 불휘발성 메모리 장치(100)로 제공할 맵 라이트 커맨드(MWCMD)를 생성하고, 생성된 맵 라이트 커맨드(MWCMD)를 불휘발성 메모리 장치(100)로 제공할 수 있다(⑥).
불휘발성 메모리 장치(100)의 입출력 회로(180)는 메모리 인터페이스(250)로부터 제공된 맵 라이트 커맨드(MWCMD)를 수신하여 제어 로직(170)으로 제공할 수 있다. 제어 로직(170)은 맵 라이트 커맨드(MWCMD)에 응답하여 페이지 버퍼(150)에 저장된 업데이트된 L2 세그먼트(S1)가 메모리 셀 어레이(110)의 어드레스 맵 테이블(AMT)에 저장되도록 로우 디코더(120), 컬럼 디코더(140), 전압 발생기(160), 및 데이터 리드/라이트 회로(130)의 동작을 제어할 수 있다.
도 8a 내지 도 8c는 본 발명의 실시 예에 따른 맵 업데이트 동작 과정을 설명하기 위한 도면들이다. 구체적으로, 도 8a는 L2 세그먼트의 서브 세그먼트들(SS1~SS4)을 모두 맵 업데이트 버퍼(MUB)에 로드하는 과정을 예시적으로 도시한 도면이다. 도 8b는 업데이트할 서브 세그먼트(SS2)에 대한 업데이트를 수행하면서 나머지 서브 세그먼트들(SS1, SS3, SS4)은 인코딩하여 불휘발성 메모리 장치(100)의 페이지 버퍼(150)에 저장하는 과정을 예시적으로 도시한 도면이다. 도 8c는 업데이트된 서브 세그먼트(SS2)를 인코딩하여 불휘발성 메모리 장치(100)의 페이지 버퍼(150)에 저장하고, 페이지 버퍼(150)에 저장된 L2 세그먼트(S1)를 메모리 셀 어레이에 저장하는 과정을 예시적으로 도시한 도면이다.
도 8a에 도시하지는 않았으나, ECC 엔진(240)의 ECC 제어 회로(245)는 맵 업데이트 모듈(MUM)로부터 제공된 맵 데이터 디코딩 제어 신호에 따라 ECC 메모리(242)에 저장된 L2 세그먼트(S1)의 서브 세그먼트들(SS1~SS4) 각각에 대한 디코딩 동작을 수행하도록 ECC 디코더(244)를 제어할 수 있다.
ECC 제어 회로(245)는 맵 업데이트 모듈(MUM)로부터 제공된 제2 맵 데이터 로드 제어 신호에 따라 L2 세그먼트(S1)의 서브 세그먼트들(SS1~SS4) 전부 ECC 메모리(242)로부터 출력되도록 ECC 메모리(242)를 제어할 수 있다(①). ECC 제어 회로(245)는 ECC 메모리(242)로부터 출력된 L2 세그먼트(S1)의 서브 세그먼트들(SS1~SS4)을 메모리(230)의 맵 업데이트 버퍼(MUB)로 전송하도록 입출력 회로(241)를 제어할 수 있다(②).
도 8b를 참조하면, 맵 업데이트 모듈(MUM)의 제어에 의해 맵 업데이트 버퍼(MUB)에 로드된 L2 세그먼트(S1)의 서브 세그먼트들(SS1~SS4) 중 업데이트 대상이 아닌 서브 세그먼트들(SS1, SS3, SS4)은 ECC 엔진(240)으로 다시 전송되고, 맵 업데이트 버퍼(MUB)에 잔류하는 업데이트할 서브 세그먼트(SS2)에 대한 업데이트가 수행될 수 있다(①). ECC 엔진(240)의 입출력 회로(241)는 메모리(230)로부터 전송되는 서브 세그먼트들(SS1, SS3, SS4)을 수신하여 ECC 메모리(242)에 저장되도록 출력할 수 있다(②).
ECC 제어 회로(245)는 맵 업데이트 모듈(MUM)로부터 제공된 제2 맵 데이터 인코딩 신호 및 제2 맵 데이터 전송 신호에 따라 ECC 메모리(242)에 저장된 L2 세그먼트(S1)의 서브 세그먼트들(SS1, SS3, SS4)에 대한 인코딩을 수행하고, 인코딩된 서브 세그먼트들(SS1, SS3, SS4)을 메모리 인터페이스(250)로 전송하도록 ECC 인코더(243) 및 입출력 회로(241)를 제어할 수 있다(③).
메모리 인터페이스(250)는 수신된 인코딩된 서브 세그먼트들(SS1, SS3, SS4)을 불휘발성 메모리 장치(100)로 전송하고(④), 불휘발성 메모리 장치(100)의 입출력 회로(180)는 메모리 인터페이스(250)로부터 전송된 인코딩된 서브 세그먼트들(SS1, SS3, SS4)을 수신하여 페이지 버퍼(150)에 저장되도록 출력할 수 있다(⑤). 인코딩된 서브 세그먼트들(SS1, SS3, SS4)은 각각 페이지 버퍼(150)에서 대응하는 위치에 저장될 수 있다.
도 8c를 참조하면, 업데이트된 서브 세그먼트(SS2)는 맵 업데이트 모듈(MUM)의 제어에 의해 ECC 엔진(240)으로 전송된다(①). ECC 엔진(240)의 입출력 회로(241)는 업데이트된 서브 세그먼트(SS2)를 수신하여 ECC 메모리(242)에 저장되도록 출력할 수 있다.
ECC 제어 회로(245)는 맵 업데이트 모듈(MUM)로부터 제공된 제1 맵 데이터 인코딩 제어 신호 및 제1 맵 데이터 전송 제어 신호에 따라 ECC 메모리(242)에 저장된 업데이트된 서브 세그먼트(SS2)에 대한 인코딩을 수행하고, 인코딩된 서브 세그먼트(SS2)를 메모리 인터페이스(250)로 전송하도록 ECC 인코더(243) 및 입출력 회로(241)를 제어할 수 있다(②).
메모리 인터페이스(250)는 인코딩된 서브 세그먼트(SS2)를 불휘발성 메모리 장치(100)로 전송하고(③), 불휘발성 메모리 장치(100)의 입출력 회로(180)는 메모리 인터페이스(250)로부터 전송되는 인코딩된 서브 세그먼트(SS2)를 수신하여 페이지 버퍼(150)의 대응하는 위치에 저장되도록 출력할 수 있다(④).
메모리 인터페이스(250)는 맵 업데이트 모듈(MUM)로부터 제공된 맵 라이트 제어 신호에 근거하여 불휘발성 메모리 장치(100)로 제공할 맵 라이트 커맨드(MWCMD)를 생성하고, 생성된 맵 라이트 커맨드(MWCMD)를 불휘발성 메모리 장치(100)로 제공할 수 있다(⑤).
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치(10)의 동작 방법을 도시한 순서도이다. 구체적으로, 도 9는 본 실시 예에 따른 데이터 저장 장치(10)의 동작 방법에서 맵 업데이트 방법을 설명하기 위한 순서도이다. 도 9를 참조하여 본 실시 예에 따른 데이터 저장 장치의 동작 방법을 설명함에 있어서, 도 1 내지 도 8c가 참조될 수 있다.
S901 단계에서, 불휘발성 메모리 장치(100, 도 1 참조)의 어드레스 맵 테이블(AMT)에 저장된 복수의 L2 세그먼트들(S1~Sn, 도 3a 참조) 중 업데이트할 L2 세그먼트(예컨대, S1, 도 6 참조)를 불휘발성 메모리 장치(100)로부터 리드하여 디코딩할 수 있다.
업데이트할 L2 세그먼트(S1)를 불휘발성 메모리 장치(100)로부터 리드하는 것은 프로세서(220, 도 1 참조)에 의해 구동된 맵 업데이트 모듈(MUM, 도 4a 참조)에 의해 수행될 수 있다. 예를 들어, 맵 업데이트 모듈(MUM)은 업데이트할 L2 세그먼트(S1)를 리드하도록 지시하는 맵 리드 제어 신호를 메모리 인터페이스(250, 도 1 참조)로 제공하고, 메모리 인터페이스(250)는 맵 리드 제어 신호에 근거하여 불휘발성 메모리 장치(100)로 제공할 맵 리드 커맨드(MRCMD, 도 6 참조)를 생성하여 불휘발성 메모리 장치(100)로 제공할 수 있다.
불휘발성 메모리 장치(100)의 제어 로직(170, 도 2 참조)은 맵 리드 커맨드(MRCMD)에 응답하여 메모리 셀 어레이(110, 도 2 참조)의 어드레스 맵 테이블(AMT)에 저장된 업데이트할 L2 세그먼트(S1)를 독출하여 메모리 인터페이스(250)로 전송하도록 불휘발성 메모리 장치(100)를 제어할 수 있다.
메모리 인터페이스(250)는 불휘발성 메모리 장치(100)로부터 전송된 L2 세그먼트(S1)를 ECC 엔진(240, 도 5 참조)으로 제공하고, ECC 엔진(240)의 ECC 제어 회로(245, 도 5 참조)는 맵 업데이트 모듈(MUM)로부터 제공된 맵 데이터 디코딩 제어 신호에 따라 L2 세그먼트(S1)에 대한 디코딩을 수행하도록 ECC 디코더(244)를 제어할 수 있다.
S903 단계에서, ECC 엔진(240)의 ECC 제어 회로(245)는 맵 업데이트 모듈(MUM)로부터 제1 맵 데이터 로드 제어 신호가 제공되는지 또는 제2 맵 데이터 로드 제어 신호가 제공되는지 여부를 판단할 수 있다. 제1 맵 데이터 로드 제어 신호가 제공되면, S905 단계로 진행될 수 있다.
S905 단계에서, ECC 엔진(240)의 ECC 제어 회로(245)는 디코딩된 L2 세그먼트(S1)에 포함된 복수의 서브 세그먼트들(SS1~SS4) 중 업데이트 대상인 제1 서브 세그먼트(예컨대, SS2, 도 7a 참조)를 메모리(230)의 맵 업데이트 버퍼(MUB)에 로드하도록 ECC 엔진(240)을 제어할 수 있다. 맵 업데이트 모듈(MUM)의 제어에 의해 맵 업데이트 버퍼(MUB)에 로드된 제1 서브 세그먼트(SS2)에 대한 업데이트가 수행될 수 있다.
S907 단계에서, ECC 엔진(240)의 ECC 제어 회로(245)는 맵 업데이트 모듈(MUM)로부터 제공된 제2 맵 데이터 인코딩 제어 신호 및 제2 맵 데이터 전송 제어 신호에 따라 ECC 엔진(240) 내부의 ECC 메모리(242, 도 7a 참조)에 저장된 업데이트 대상이 아닌 제2 서브 세그먼트들(SS1, SS3, SS4)에 대한 인코딩을 수행하도록 ECC 인코더(243)를 제어하고, 인코딩된 제2 서브 세그먼트들(SS1, SS3, SS4)을 메모리 인터페이스(250)로 전송하도록 입출력 회로(241)를 제어할 수 있다.
메모리 인터페이스(250)는 ECC 엔진(240)으로부터 전송되는 인코딩된 제2 서브 세그먼트들(SS1, SS3, SS4)을 수신하여 불휘발성 메모리 장치(100)로 전송하고, 불휘발성 메모리 장치(100)의 입출력 회로(180)는 메모리 인터페이스(250)로부터 전송되는 인코딩된 제2 서브 세그먼트들(SS1, SS3, SS4)을 수신하여 페이지 버퍼(150)의 대응하는 위치에 저장되도록 출력할 수 있다.
S903 단계에서 제2 맵 데이터 로드 제어 신호가 제공되면, S909 단계로 진행될 수 있다.
S909 단계에서, ECC 엔진(240)의 ECC 제어 회로(245)는 디코딩된 L2 세그먼트(S1)에 포함된 복수의 서브 세그먼트들(SS1~SS4) 전부를 메모리(230)의 맵 업데이트 버퍼(MUB)에 로드하도록 ECC 엔진(240)을 제어할 수 있다.
S911 단계에서, 맵 업데이트 모듈(MUM)의 제어에 의해 맵 업데이트 버퍼(MUB)에 로드된 복수의 서브 세그먼트들(SS1~SS4) 중 업데이트 대상인 제1 서브 세그먼트(SS2)를 제외한 나머지 제2 서브 세그먼트들(SS1, SS3, SS4)이 ECC 엔진(240)으로 전송될 수 있다.
S913 단계에서, 맵 업데이트 모듈(MUM)의 제어에 의해 맵 업데이트 버퍼(MUB)에 남아 있는 제1 서브 세그먼트(SS2)에 대한 업데이트가 수행될 수 있다. 또한, ECC 엔진(240)의 ECC 제어 회로(245)는 맵 업데이트 모듈(MUM)로부터 제공된 제2 맵 데이터 인코딩 제어 신호 및 제2 맵 데이터 전송 제어 신호에 따라 메모리(230)로부터 전송된 제2 서브 세그먼트들(SS1, SS3, SS4)에 대한 인코딩을 수행하도록 ECC 인코더(243)를 제어하고, 인코딩된 제2 서브 세그먼트들(SS1, SS3, SS4)을 메모리 인터페이스(250)로 전송하도록 입출력 회로(241)를 제어할 수 있다.
S915 단계에서, 업데이트 완료된 제1 서브 세그먼트(SS2)는 맵 업데이트 모듈(MUM)의 제어에 의해 맵 업데이트 버퍼(MUB)로부터 ECC 엔진(240)으로 전송되고, ECC 제어 회로(245)는 맵 업데이트 모듈(MUM)로부터 제공된 제1 맵 데이터 인코딩 제어 신호 및 제1 맵 데이터 전송 제어 신호에 따라 메모리(230)로부터 전송된 업데이트된 제1 서브 세그먼트(SS2)에 대한 인코딩을 수행하도록 ECC 인코더(243)를 제어하고, 인코딩된 제1 서브 세그먼트(SS2)를 메모리 인터페이스(250)로 전송하도록 입출력 회로(241)를 제어할 수 있다.
S917 단계에서, 맵 업데이트 모듈(MUM)은 업데이트된 L2 세그먼트(S1)를 라이트하도록 지시하는 맵 라이트 제어 신호를 메모리 인터페이스(250)로 제공하고, 메모리 인터페이스(250)는 맵 라이트 제어 신호에 근거하여 불휘발성 메모리 장치(100)로 제공할 맵 라이트 커맨드(MWCMD, 도 7b 참조)를 생성하여 불휘발성 메모리 장치(100)로 제공할 수 있다.
불휘발성 메모리 장치(100)의 제어 로직(170)은 맵 라이트 커맨드(MWCMD)에 응답하여 페이지 버퍼(150)에 저장된 업데이트된 L2 세그먼트(S1)를 메모리 셀 어레이(110)의 어드레스 맵 테이블(AMT)에 저장하도록 불휘발성 메모리 장치(100)를 제어할 수 있다.
도 10은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 10을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive)(2200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 및 전원 커넥터(2260)를 포함할 수 있다.
컨트롤러(2210)는 SSD(2200)의 제반 동작을 제어할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 다양한 형태의 커넥터로 구성될 수 있다.
도 11은 도 10에 도시된 컨트롤러를 예시적으로 보여주는 도면이다. 도 11을 참조하면, 컨트롤러(2210)는 호스트 인터페이스 유닛(2211), 컨트롤 유닛(2212), 랜덤 액세스 메모리(2213), 에러 정정 코드(ECC) 유닛(2214) 및 메모리 인터페이스 유닛(2215)을 포함할 수 있다.
호스트 인터페이스 유닛(2211)은, 호스트 장치(2100)의 프로토콜에 따라서, 호스트 장치(2100)와 SSD(2200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(2211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage) 프로토콜들 중 어느 하나를 통해서 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2211)은 호스트 장치(2100)가 SSD(2200)를 범용 데이터 저장 장치, 예를 들면, 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2212)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2212)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(2214)은 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(2215)은 버퍼 메모리 장치(2220)에 저장된 데이터를 불휘발성 메모리 장치들(2231~223n)로 제공하거나, 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 제공할 수 있다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 12를 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 데이터 저장 장치(3200)는 접속 터미널(3110)에 마운트(mount)될 수 있다.
데이터 저장 장치(3200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220), 불휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 11에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
불휘발성 메모리 장치들(3231~3232)은 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 데이터 저장 장치(3200) 내부에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 데이터 저장 장치(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 데이터 저장 장치(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 데이터 저장 장치(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 데이터 저장 장치(3200)의 어느 한 변에 배치될 수 있다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 13을 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 데이터 저장 장치(4200)를 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(4200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(4200)는 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 데이터 저장 장치(4200)는 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 불휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 데이터 저장 장치(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 11에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 불휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 불휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 불휘발성 메모리 장치(4230)로 전송될 수 있다.
불휘발성 메모리 장치(4230)는 데이터 저장 장치(4200)의 저장 매체로 사용될 수 있다.
도 14는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템(5000)을 예시적으로 보여주는 도면이다. 도 14를 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 데이터 저장 장치(5200)를 포함할 수 있다. 데이터 저장 장치(5200)는 도 1의 데이터 저장 장치(100), 도 10의 데이터 저장 장치(2200), 도 12의 데이터 저장 장치(3200), 도 13의 데이터 저장 장치(4200)로 구성될 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
10: 데이터 저장 장치 100: 불휘발성 메모리 장치
200: 컨트롤러 210: 호스트 인터페이스
220: 프로세서 230: 메모리
240: ECC 엔진 250: 메모리 인터페이스

Claims (17)

  1. 복수의 L2P(logical to physical) 엔트리들로 이루어진 복수의 맵 세그먼트들이 저장된 어드레스 맵 테이블을 갖는 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함하는 데이터 저장 장치로서,
    상기 컨트롤러는,
    상기 데이터 저장 장치의 제반 동작을 제어하는 프로세서; 및
    상기 프로세서에 의해 구동되어 상기 복수의 맵 세그먼트들에 대한 맵 업데이트를 수행하는 맵 업데이트 모듈이 저장된 메모리를 포함하고,
    상기 맵 업데이트 모듈은 각 맵 세그먼트를 복수의 서브 세그먼트들로 구분하고, 상기 복수의 서브 세그먼트들 중 업데이트 대상인 제1 서브 세그먼트는 상기 메모리의 맵 업데이트 버퍼에 로드하여 업데이트하고, 업데이트 대상이 아닌 제2 서브 세그먼트들은 인코딩하여 상기 불휘발성 메모리 장치의 페이지 버퍼에 저장하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 컨트롤러는,
    상기 맵 업데이트 모듈의 제어에 따라 상기 불휘발성 메모리 장치로부터 업데이트할 맵 세그먼트를 리드하고, 상기 불휘발성 메모리 장치로 업데이트된 맵 세그먼트를 전송하는 메모리 인터페이스; 및
    상기 맵 업데이트 모듈의 제어에 따라 상기 업데이트할 맵 세그먼트를 디코딩하고, 디코딩된 맵 세그먼트에 포함된 복수의 서브 세그먼트들 중 일부 또는 전체를 상기 맵 업데이트 버퍼로 전송하고, 업데이트되거나 또는 업데이트되지 않은 서브 세그먼트들을 인코딩하여 상기 메모리 인터페이스로 전송하는 에러 정정 코드(error correction code, ECC) 엔진
    을 더 포함하는 데이터 저장 장치.
  3. 제2항에 있어서,
    상기 맵 업데이트 모듈은 상기 메모리 인터페이스로 상기 업데이트할 맵 세그먼트를 리드하도록 지시하는 맵 리드 제어 신호 및 상기 업데이트된 맵 세그먼트를 상기 불휘발성 메모리 장치에 저장하도록 지시하는 맵 라이트 제어 신호를 제공하는 데이터 저장 장치.
  4. 제3항에 있어서,
    상기 메모리 인터페이스는 상기 맵 업데이트 모듈로부터 제공된 상기 맵 리드 제어 신호에 따라 상기 불휘발성 메모리 장치로 제공할 맵 리드 커맨드를 생성하여 상기 불휘발성 메모리 장치로 전송하고, 상기 맵 업데이트 모듈로부터 제공된 상기 맵 라이트 제어 신호에 따라 상기 불휘발성 메모리 장치로 제공할 맵 라이트 커맨드를 생성하여 상기 불휘발성 메모리 장치로 전송하는 데이터 저장
  5. 제2항에 있어서,
    상기 에러 정정 코드(ECC) 엔진은,
    상기 메모리 및 상기 메모리 인터페이스와 송수신하는 입출력 회로;
    업데이트된 상기 제1 서브 세그먼트 및 상기 제2 서브 세그먼트들을 인코딩하는 ECC 인코더;
    상기 업데이트할 맵 세그먼트를 디코딩하는 ECC 디코더;
    상기 업데이트할 맵 세그먼트, 상기 디코딩된 맵 세그먼트, 및 인코딩된 상기 제1 서브 세그먼트 및 상기 제2 서브 세그먼트들을 임시 저장하는 ECC 메모리; 및
    상기 에러 정정 코드(ECC) 엔진의 제반 동작을 제어하는 ECC 제어 회로
    를 포함하는 데이터 저장 장치.
  6. 제5항에 있어서,
    상기 맵 업데이트 모듈은 상기 에러 정정 코드(ECC) 엔진으로 상기 제1 서브 세그먼트를 상기 맵 업데이트 버퍼로 로드하도록 지시하는 제1 맵 데이터 로드 제어 신호, 상기 디코딩된 맵 세그먼트에 포함된 복수의 서브 세그먼트들을 전부 상기 맵 업데이트 버퍼로 로드하도록 지시하는 제2 맵 데이터 로드 제어 신호, 업데이트된 상기 제1 서브 세그먼트를 인코딩하도록 지시하는 제1 맵 데이터 인코딩 제어 신호, 상기 제2 서브 세그먼트들을 인코딩하도록 지시하는 제2 맵 데이터 인코딩 제어 신호, 인코딩된 상기 제1 서브 세그먼트를 상기 메모리 인터페이스로 전송하도록 지시하는 제1 맵 데이터 전송 제어 신호 및 인코딩된 상기 제2 서브 세그먼트들을 상기 메모리 인터페이스로 전송하도록 지시하는 제2 맵 데이터 전송 제어 신호를 제공하는 데이터 저장 장치.
  7. 제6항에 있어서,
    상기 맵 업데이트 모듈로부터 상기 제1 맵 데이터 로드 제어 신호가 제공되면, 상기 ECC 제어 회로는 상기 ECC 메모리에 저장된 디코딩된 맵 세그먼트에서 상기 제1 서브 세그먼트만을 출력하여 상기 맵 업데이트 버퍼로 전송하도록 상기 ECC 메모리 및 상기 입출력 회로를 제어하는 데이터 저장 장치.
  8. 제6항에 있어서,
    상기 맵 업데이트 모듈로부터 상기 제2 맵 데이터 로드 제어 신호가 제공되면, 상기 ECC 제어 회로는 상기 ECC 메모리에 저장된 디코딩된 맵 세그먼트의 서브 세그먼트들을 전부 출력하여 상기 맵 업데이트 버퍼로 전송하도록 상기 ECC 메모리 및 상기 입출력 회로를 제어하는 데이터 저장 장치.
  9. 8항에 있어서,
    상기 맵 업데이트 모듈은 상기 맵 업데이트 버퍼에 저장된 상기 제2 서브 세그먼트들은 상기 ECC 엔진으로 다시 전송하고, 상기 맵 업데이트 버퍼에 남아 있는 상기 제1 서브 세그먼트에 대한
  10. 제6항에 있어서,
    상기 맵 업데이트 모듈로부터 상기 제1 맵 데이터 인코딩 제어 신호 및 상기 제1 맵 데이터 전송 제어 신호가 제공되면, 상기 ECC 제어 회로는 상기 업데이트된 상기 제1 서브 세그먼트를 인코딩하고, 인코딩된 상기 업데이트된 제1 서브 세그먼트를 상기 메모리 인터페이스로 전송하도록 상기 ECC 인코더 및 상기 입출력 회로를 제어하는 데이터 저장 장치.
  11. 제6항에 있어서,
    상기 맵 업데이트 모듈로부터 상기 제2 맵 데이터 인코딩 제어 신호 및 상기 제2 맵 데이터 전송 제어 신호가 제공되면, 상기 ECC 제어 회로는 상기 제2 서브 세그먼트들을 인코딩하고, 인코딩된 상기 제2 서브 세그먼트들을 상기 메모리 인터페이스로 전송하도록 상기 ECC 인코더 및 상기 입출력 회로를 제어하는 데이터 저장 장치.
  12. 복수의 L2P(logical to physical) 엔트리들로 이루어진 복수의 맵 세그먼트들이 저장된 어드레스 맵 테이블을 갖는 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서,
    상기 복수의 맵 세그먼트들 중 업데이트할 맵 세그먼트를 상기 불휘발성 메모리 장치로부터 리드하여 디코딩하는 단계;
    디코딩된 상기 업데이트할 맵 세그먼트에 포함된 복수의 서브 세그먼트들 중 업데이트 대상인 제1 서브 세그먼트에 대한 업데이트를 수행하는 단계; 및
    상기 복수의 서브 세그먼트들 중 업데이트 대상이 아닌 제2 서브 세그먼트들을 인코딩하여 상기 불휘발성 메모리 장치의 페이지 버퍼에 저장하는 단계
    를 포함하는 데이터 저장 장치의 동작 방법.
  13. 제12항에 있어서,
    제1 서브 세그먼트에 대한 업데이트를 수행하는 단계는,
    상기 복수의 서브 세그먼트들 중 상기 제1 서브 세그먼트만을 맵 업데이트 버퍼에 로드하는 단계; 및
    상기 맵 업데이트 버퍼에 로드된 상기 제1 서브 세그먼트에 대한 업데이트를 수행하는 단계
    를 포함하는 데이터 저장 장치의 동작 방법.
  14. 제13항에 있어서,
    상기 제1 서브 세그먼트에 대한 업데이트를 수행하는 단계 이후에,
    업데이트된 상기 제1 서브 세그먼트를 인코딩하여 상기 불휘발성 메모리 장치의 상기 페이지 버퍼에 저장하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  15. 제14항에 있어서,
    상기 업데이트된 상기 제1 서브 세그먼트를 인코딩하여 상기 페이지 버퍼에 저장하는 단계 이후에,
    상기 페이지 버퍼에 저장된 업데이트된 맵 세그먼트를 상기 불휘발성 메모리 장치의 상기 어드레스 맵 테이블에 저장하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  16. 제12항에 있어서,
    제1 서브 세그먼트에 대한 업데이트를 수행하는 단계는,
    상기 복수의 서브 세그먼트들을 모두 상기 맵 업데이트 버퍼에 로드하는 단계;
    상기 맵 업데이트 버퍼에서 상기 제1 서브 세그먼트는 제외하고 상기 제2 서브 세그먼트들을 상기 컨트롤러의 에러 정정 코드(ECC) 엔진으로 전송하는 단계; 및
    상기 맵 업데이트 버퍼에 남아 있는 상기 제1 서브 세그먼트에 대한 업데이트를 수행하는 단계
    를 포함하는 데이터 저장 장치의 동작 방법.
  17. 제16항에 있어서,
    상기 제1 서브 세그먼트에 대한 업데이트를 수행하는 단계 이후에,
    업데이트된 상기 제1 서브 세그먼트를 인코딩하여 상기 불휘발성 메모리 장치의 상기 페이지 버퍼에 저장하는 단계: 및
    상기 페이지 버퍼에 저장된 업데이트된 맵 세그먼트를 상기 불휘발성 메모리 장치의 상기 어드레스 맵 테이블에 저장하는 단계
    를 더 포함하는 데이터 저장 장치의 동작 방법.
KR1020180015283A 2018-02-07 2018-02-07 데이터 저장 장치 및 그것의 동작 방법 KR20190095825A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180015283A KR20190095825A (ko) 2018-02-07 2018-02-07 데이터 저장 장치 및 그것의 동작 방법
US16/116,394 US10599581B2 (en) 2018-02-07 2018-08-29 Data storage device and operating method thereof
CN201811406574.3A CN110119326B (zh) 2018-02-07 2018-11-23 数据存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180015283A KR20190095825A (ko) 2018-02-07 2018-02-07 데이터 저장 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20190095825A true KR20190095825A (ko) 2019-08-16

Family

ID=67476716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180015283A KR20190095825A (ko) 2018-02-07 2018-02-07 데이터 저장 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US10599581B2 (ko)
KR (1) KR20190095825A (ko)
CN (1) CN110119326B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10725857B2 (en) 2018-02-27 2020-07-28 Western Digital Technologies, Inc. Data storage system for improving data throughput and decode capabilities
KR20200031924A (ko) * 2018-09-17 2020-03-25 삼성전자주식회사 메모리 컨트롤러, 메모리 컨트롤러의 동작 방법 및 메모리 컨트롤러를 포함하는 스토리지 장치
US11237902B2 (en) * 2019-03-15 2022-02-01 Innogrit Technologies Co., Ltd. Systems and methods for an ECC architecture with memory mapping

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027194B2 (en) * 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
US8335907B2 (en) 2009-12-30 2012-12-18 Sandisk Technologies Inc. Micro-update architecture for address tables
KR101678919B1 (ko) * 2011-05-02 2016-11-24 삼성전자주식회사 메모리 시스템 및 에러 정정 방법
CN103530062B (zh) * 2012-07-03 2016-12-21 群联电子股份有限公司 数据存储方法、存储器控制器与存储器存储装置
US9013921B2 (en) * 2012-12-06 2015-04-21 Samsung Electronics Co., Ltd. Semiconductor memory device
US9454474B2 (en) * 2013-03-05 2016-09-27 Western Digital Technologies, Inc. Methods, devices and systems for two stage power-on map rebuild with free space accounting in a solid state drive
US9208074B2 (en) * 2013-08-30 2015-12-08 Silicon Motion, Inc. Updating address mapping in sub-intervals in a flash memory data storage device
US9417960B2 (en) * 2013-12-20 2016-08-16 Seagate Technology Llc Preventing programming errors from occurring when programming flash memory cells
US10055294B2 (en) * 2014-01-09 2018-08-21 Sandisk Technologies Llc Selective copyback for on die buffered non-volatile memory
KR20150091693A (ko) * 2014-02-03 2015-08-12 삼성전자주식회사 플래쉬 메모리 읽기 방법
US9542118B1 (en) * 2014-09-09 2017-01-10 Radian Memory Systems, Inc. Expositive flash memory control
US10048878B2 (en) * 2015-06-08 2018-08-14 Samsung Electronics Co., Ltd. Nonvolatile memory module and storage system having the same
KR102447471B1 (ko) * 2015-06-24 2022-09-27 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 스토리지 장치
CN106557432B (zh) * 2015-09-29 2019-08-06 群联电子股份有限公司 缓冲存储器管理方法、存储器控制电路单元及存储装置
KR102580820B1 (ko) * 2016-03-10 2023-09-20 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10353769B2 (en) * 2017-07-25 2019-07-16 Apple Inc. Recovering from addressing fault in a non-volatile memory

Also Published As

Publication number Publication date
CN110119326B (zh) 2023-08-01
US20190243775A1 (en) 2019-08-08
CN110119326A (zh) 2019-08-13
US10599581B2 (en) 2020-03-24

Similar Documents

Publication Publication Date Title
CN108804023B (zh) 数据存储装置及其操作方法
CN110858129B (zh) 数据存储装置及其操作方法
US10789161B2 (en) Data storage device to identify and process a sequential read request and operating method thereof
KR102691851B1 (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
KR20200095103A (ko) 데이터 저장 장치 및 그 동작 방법
US11249897B2 (en) Data storage device and operating method thereof
KR102507140B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200085967A (ko) 데이터 저장 장치 및 그 동작 방법
KR20200020464A (ko) 데이터 저장 장치 및 그 동작 방법
US11520694B2 (en) Data storage device and operating method thereof
KR20210144249A (ko) 저장 장치 및 이의 동작 방법
CN110119326B (zh) 数据存储装置及其操作方法
US10901653B2 (en) Electronic device
KR20190006677A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN111752858A (zh) 控制器、存储器系统及其操作方法
KR20180089742A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102270103B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11281590B2 (en) Controller, operating method thereof and storage device including the same
KR20210156010A (ko) 저장 장치 및 그 동작 방법
KR20190106005A (ko) 메모리 시스템, 그것의 동작 방법 및 전자 장치
KR20210156090A (ko) 저장 장치 및 그 동작 방법
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
KR20190041082A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210156061A (ko) 저장 장치 및 그 동작 방법
KR20210056625A (ko) 데이터 저장 장치 및 이를 이용한 스토리지 시스템