CN111813329A - 数据存储装置及其操作方法 - Google Patents
数据存储装置及其操作方法 Download PDFInfo
- Publication number
- CN111813329A CN111813329A CN201911373894.8A CN201911373894A CN111813329A CN 111813329 A CN111813329 A CN 111813329A CN 201911373894 A CN201911373894 A CN 201911373894A CN 111813329 A CN111813329 A CN 111813329A
- Authority
- CN
- China
- Prior art keywords
- page
- controller
- pages
- search
- die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0653—Monitoring storage devices or systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本公开涉及一种数据存储装置,该数据存储装置可以包括:存储装置,包括多个管芯,每个管芯包括多个存储块,每个存储块包括多个页面;以及控制器,被配置为从管芯中的每个选择至少一个存储块以配置块组,利用每个块组中的每个存储块中的具有相同偏移的页面来配置页面组,并且以管芯交错方式访问存储装置。控制器可以被配置为在突然断电之后供应电力时检测开放块组,针对与所检测的开放块组中的多个块相对应的每个管芯设置搜索区间,并且通过同时访问每个管芯的搜索区间来搜索最后访问页面。
Description
相关申请的交叉引用
本申请要求于2019年4月11日提交的申请号为10-2019-0042690的韩国专利申请的优先权,该韩国专利申请通过引用整体并入本文。
技术领域
各个实施例总体涉及一种半导体集成设备,更具体地,涉及一种数据存储装置及其操作方法。
背景技术
存储装置电连接到主机,并且在主机的请求下执行数据输入/输出操作。存储装置可以使用各种存储介质中的任意一种来存储数据。
存储装置可以是将数据存储在诸如硬盘驱动器(HDD)的磁盘中的装置,或者是将数据存储在半导体存储器设备,特别是诸如固态驱动器(SSD)或存储卡的非易失性存储器中的装置。
使用闪速存储器的存储介质具有诸如大容量、非易失性、低单位成本、低功耗和高数据处理速度的优点。
发明内容
在实施例中,一种数据存储装置可以包括:存储装置,包括多个管芯,每个管芯包括多个存储块,每个存储块包括多个页面;以及控制器,被配置为从管芯中的每个中选择至少一个存储块以配置块组,利用每个块组中的每个存储块中的具有相同偏移的页面来配置页面组,并且以管芯交错方式访问存储装置,其中控制器可以被配置为在突然断电之后供应电力时检测开放块组,针对与所检测的开放块组中的多个块相对应的每个管芯设置搜索区间,并且通过同时访问管芯的搜索区间来搜索最后访问页面。
在实施例中,一种数据存储装置的操作方法,该数据存储装置包括:多个管芯,每个管芯包括多个存储块,每个存储块包括多个页面;以及控制器,被配置为从管芯中的每个选择至少一个存储块以配置块组,利用每个块组中的每个存储块中的具有相同偏移的页面来配置页面组,并且以管芯交错方式访问存储装置,该操作方法包括:在突然断电后供应电力;由控制器检测开放块组,并且针对与所检测的开放块组中的多个块相对应的每个管芯设置搜索区间;并且由控制器通过同时访问管芯的搜索区间来搜索最后访问页面。
在实施例中,一种数据存储装置的操作方法,该数据存储装置包括:管芯,每个管芯包括存储块,每个存储块包括页面;以及控制器,该方法包括:在突然断电之后向数据存储装置供应电力;由控制器设置多个管芯中的每个的搜索区域,该搜索区域跨越开放块组的多个块,每个搜索区域包括具有不同偏移的页面;并且由控制器同时访问搜索区域,以搜索最后访问页面;其中根据在访问操作中确定的、基于搜索区域中的中点页面是否全部为空白页面、有效页面或者空白页面和有效页面组合,来限定后续搜索的重置区域。
附图说明
图1是示出根据实施例的数据存储装置的配置的示图。
图2是示出根据实施例的存储装置的配置的示图。
图3是描述数据的逻辑存储构思的示图。
图4是示出根据实施例的控制器的配置的示图。
图5至图10是示出根据实施例的数据存储装置的操作方法的流程图。
图11至图13是描述根据最后访问页面的位置的数据存储装置的操作方法的示图。
图14是示出根据实施例的数据存储系统的示图。
图15和图16是示出根据实施例的数据处理系统的示图。
图17是示出根据实施例的包括数据存储装置的网络系统的示图。
图18是示出根据实施例的包括在数据存储装置中的非易失性存储器装置的框图。
具体实施方式
参照附图更详细地描述数据存储装置及其操作方法。在整个说明书中,对“实施例”等的引用不一定仅针对一个实施例,并且对任何这种短语的不同引用不一定针对相同的实施例。
而且,诸如“包括”和“包含”的开放式术语旨在以非排他性的方式指代所陈述的元件或步骤,这表示其他元件或步骤可以与所陈述的元件或步骤组合。类似地,例如“一”或“一个”的单数引用旨在包括复数,除非上下文清楚地另外指出。
图1是示出根据实施例的数据存储装置的配置的示图。
参照图1,数据存储装置100可以包括控制器110和存储装置120,并且在主机装置的控制下操作。
控制器110可以响应于来自主机装置的请求来控制存储装置120。例如,控制器110可以根据主机装置的写入请求来控制将数据编程在存储装置120中。此外,控制器110可以响应于主机装置的读取请求向主机装置提供写入在存储装置120中的数据。
存储装置120可以在控制器110的控制下写入数据或输出所写入的数据。存储装置120可以包括易失性或非易失性存储器设备。在实施例中,存储装置120可以使用诸如以下的各种非易失性存储器装置中的任意一种来实施:电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)和/或自旋转移力矩磁性RAM(STT-MRAM)。存储装置120可以包括多个管芯Die 0至Die n、多个芯片和/或多个封装。另外,存储装置120可以包括单层单元或多层单元,每个单层单元在一个存储器单元中存储一位数据,每个多层单元在一个存储器单元中存储多位数据。
在实施例中,存储装置120可以具有管芯-平面-块-页面分层结构,其中每个页面包括多个存储器单元,每个块包括至少一个页面,每个平面包括至少一个块,并且每个管芯包括至少一个平面。
尽管在附图中未示出,但是存储装置120可以包括系统区域和用户区域。系统区域可以存储用于存储装置120的操作的各种类型的系统数据。系统数据是用于执行固件的数据,并且可以包括诸如以下的各种类型的数据:映射表和初始化信息、操作偏压信息、操作定时信息、坏块信息、修复信息以及存储装置120的操作状态信息。
存储装置120的用户区域可以包括用于存储从主机装置接收的写入数据的多个用户数据块。控制器110可以选择用户数据块中的一个,并且控制存储装置120以将从主机装置接收的写入数据存储在相应块中。由控制器110选择并使用的用户数据块可以称为开放块,并且已完全使用的存储块可以称为关闭块。
图2是示出根据实施例的存储装置120的配置的示图。
参照图2,存储装置120可以包括多个管芯D1至D3,多个管芯D1至D3中的每一个可以包括多个存储块BLK0至BLKI。
为了使主机装置的请求的平行度最大化,控制器110可以通过以逻辑块组(例如,LBG0等)为单位将数据写入存储装置120中来提高处理速度,其中通过将多个逻辑块进行组合而获得逻辑块组。在LBG0的情况下,则将逻辑块LB0至LB3进行组合。在实施例中,在给定逻辑块组,例如LBG0中的逻辑块,例如LB0至LB3的数量与构成存储装置120的管芯的数量相同。
在实施例中,控制器110可以从管芯D1至D3中的每一个中选择至少一个存储块以构成物理块组PBG0、PBG1……,并且将逻辑块组LBG0、……映射到各自的物理块组PBG0、PBG1……以进行管理。物理块组PBG0、PBG1……中包括的存储块可以具有相同的偏移(例如,PBG0中的存储块全部具有相同的偏移)或不同的偏移(例如,PBG1中的存储块具有不同的偏移)
此外,如图2所示,控制器110将构成逻辑块组LBG0、……的逻辑块LB0至LB3中的每一个的逻辑页面P0至Pm-1映射到相应物理块组PBG0中的物理页面。在实施例中,控制器110可以利用来自一个逻辑块组LBG0中包括的逻辑块LB0至LB3的、具有相同偏移的页面P#来配置逻辑页面组。然后,控制器110可以通过从对应于逻辑块组LBG0的物理块组PBG0的存储块BLK0选择具有相同偏移或不同偏移的页面来配置物理页面组。因此,逻辑页面组可以分别映射到物理页面组,并且控制器110可以关于逻辑页面组以交错方式访问存储装置120。
图3是描述数据的逻辑存储构思的示图。
参照图3,来自逻辑块组LBG0中的逻辑块LB0至LB3的、具有相同偏移的页面P#可以被分组以形成逻辑页面组LPG0至LPGm-1。
可以从逻辑页面组LPG0至LPGm-1的第一页面顺序地写入待写入的数据。
图3示出将成功存储数据的逻辑页面分类为有效页面,并且将没有存储数据的逻辑页面分类为空白页面。
在写入数据的操作期间可能发生突然断电(SPO),并且在发生SPO时被访问而进行写入的逻辑页面组LPGx可以称为最后访问页面。
在下面的描述中,除非另有说明,否则页面是逻辑页面,块是逻辑块。
通常,控制器110针对写入操作已经完成的关闭块生成物理地址到逻辑地址(P2L)列表,将P2L列表存储在设置在控制器110中的RAM中的地址映射表中,并且将P2L列表备份到存储装置120。在这种情况下,控制器110在写入操作完成之前,不会针对正在进行写入操作的开放块生成P2L列表,而是在写入操作完成之后生成P2L列表,并且将P2L列表存储在地址映射表中。
为了生成P2L列表,控制器110可以从关闭块的最后页面至第一页面顺序地扫描,并且将存储在每个页面中的物理页面地址(PPA)映射到相应逻辑页面的逻辑页面地址(LPA),从而生成关闭块的物理地址到逻辑地址(P2L)列表。
在正在进行对特定存储块的写入操作的同时,由于意外的供电中断,即发生SPO,可能会强制中断写入操作。然后,当数据存储装置100通电时,控制器110可以针对正在执行写入操作的开放块的有效页面生成P2L列表,并且将P2L列表存储在地址映射表中。
在以交错方式对多个管芯执行写入操作的数据存储装置100中,为了针对在发生SPO时正在进行写入操作的开放块组生成P2L列表,根据实施例的控制器110可以针对开放块组中的多个存储块中的每一个,设置每个管芯的搜索区间或搜索区域,使得每个管芯的搜索区间不包括具有相同偏移的页面,也就是说,给定管芯的搜索区间中的页面i的偏移不重叠。
在实施例中,控制器110可以设置每个管芯的搜索区间,使得每个搜索区间包括块组中的各自存储块的、具有连续页面偏移的多个页面。也就是说,给定搜索区间中的页面偏移彼此不重叠。
在实施例中,当块组中包括的块的数量,即管芯的数量为N,并且每个存储块中的页面的数量为m时,控制器110可以将具有连续页面偏移的m/N个页面设置为每个管芯的搜索区间。在这种情况下,当针对第X个管芯的存储块,将从[(m/N)*X]至[(m/N)*(X+1)]的区域设置为每个管芯的搜索区间时,控制器110可以针对每个存储块设置具有多个连续页面的搜索区间,而不重叠页面编号。
当针对开放块组的每个管芯设置搜索区间时,控制器110可以同时执行恢复读取操作,该恢复读取操作根据特定方式从每个管芯的每个搜索区间读取数据并且搜索最后访问页面。
在实施例中,控制器110可以从每个管芯的每个搜索区间的第一页面开始顺序地读取数据并且搜索最后访问页面。
当为了恢复读取的目的,从每个管芯的搜索区间的第一页面开始顺序地读取数据时,当从特定管芯中找到有效页面并且从相同管芯中找到空白页面时,控制器110可以将相应管芯的有效页面确定为最后访问页面。
在实施例中,控制器110可以从每个管芯的每个搜索区间的中点页面开始搜索最后访问页面。
当为了恢复读取而被访问的搜索区间的中点页面全部为空白页面,即不是有效页面时,控制器110可以针对重置区域重置搜索区间,其中该重置区域是直到中点页面的区域。在实施例中,重置区域可以是从存储块的第一页面到每个搜索区间的中点页面编号之中的最小页面编号的紧接在前页面的区域,并且控制器110可以针对该重置区域重置搜索区间。
当为了恢复读取而被访问的中点页面全部为有效页面时,控制器110可以针对相应中点页面之后的重置区域重置搜索区间。在实施例中,重置区域可以是从每个管芯的中点页面编号之中的最大页面编号之后的紧接后续页面到存储块的最后页面的区域,并且控制器110可以针对该重置区域重置搜索区间。
当为了恢复读取而被访问的一些中点页面是有效页面时,即当一些中点页面是有效页面并且其他中点页面是空白页面时,控制器110可以针对在找到的有效页面的页面编号之中的最大页面编号之后的紧接后续页面与找到的空白页面的页面编号之中的最小页面编号的紧接在前页面之间的重置区域重置搜索区间。
当重置搜索区间时,控制器110可以通过重复读取重置的搜索区间中的中点页面并且重置搜索区间的过程,来重复地执行搜索过程,直到找到最后访问页面。
然而,当重置区域中包括的页面数量小于最小值MIN时,控制器110可以将整个管芯,即整个块组的重置区域设置为搜索区间,而不针对每个管芯来重置搜索区间,并且从第一页面开始顺序地搜索最后访问页面或以二进制搜索方式搜索最后访问页面。
当通过这种搜索进程找到最后访问页面时,控制器110可以从存储块的最后访问页面的紧接在前页面到第一页面顺序地扫描,并且将存储在每个页面中的物理页面地址(PPA)映射到相应页面的逻辑页面地址(LPA),从而生成开放块在发生SPO时的物理地址到逻辑地址(P2L)列表。
图4是示出根据实施例的控制器的配置的示图。
参照图4,控制器110可以包括中央处理单元111、主机接口(IF)113、ROM 1151、RAM1153以及存储器接口(IF)117。
中央处理单元111可以被配置为将用于存储装置120的数据读取或写入操作的各种类型的控制信息传送到主机IF 113、RAM 1153和存储器IF 117。在实施例中,中央处理单元111可以根据为数据存储装置100的各种操作提供的固件来操作。在实施例中,中央处理单元111可以执行用于执行地址映射、损耗均衡等以管理存储装置120的闪存转换层(FTL)的功能、检测和校正从存储装置120读取的数据的错误的功能,等等。
主机IF113可以提供用于从主机装置接收命令和时钟信号的通信通道,并且在中央处理单元111的控制下控制数据输入/输出。主机IF 113可以在主机装置和数据存储装置100之间提供物理连接。而且,主机IF113可以提供与数据存储装置100的、对应于主机装置的总线格式的接口连接。主机装置的总线格式可以包括诸如以下的标准接口协议中的至少一个:安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCI-E)和/或通用闪存(UFS)。
ROM 1151可以存储用于控制器110的操作的编程代码,例如固件或软件,并且存储由编程代码使用的代码数据等。
RAM 1153可以存储用于控制器110的操作的数据或由控制器110生成的数据,诸如映射表。
存储器IF 117可以提供用于控制器110和存储装置120之间的信号发送/接收的通信通道。存储器IF 117可以在中央处理单元111的控制下,将已经通过主机IF 113接收的数据写入存储装置120中。此外,存储器IF 117可以将从存储装置120读取的数据传送到主机IF 113。
中央处理单元111可以配置块组,块组包括数量与管芯的数量相同的块;利用每个块组中的每个存储块中的具有相同偏移的页面来配置页面组;并且以管芯交错方式控制存储装置120。
在突然断电之后供应电力时,中央处理单元111还可以搜索开放块组。然后,中央处理单元111可以针对每个管芯设置搜索区间,以针对开放块组中的多个存储块中的每一个排除具有相同偏移的页面,同时访问每个管芯的搜索区间,并且搜索开放块组的最后访问页面。
在实施例中,中央处理单元111可以从每个管芯的搜索区间的第一页面开始顺序地读取数据,并且搜索最后访问页面。当从特定管芯的搜索区间连续地读取到具有不同编程状态的页面并且连续读取的页面的偏移是连续的时,中央处理单元111可以将连续读取的页面中的有效页面确定为最后访问页面;然而,本发明不限于此。
在实施例中,中央处理单元111可以根据每个搜索区间中的中点页面是有效页面还是空白页面来搜索开放块中的最后访问页面。
在实施例中,当作为读取每个管芯的搜索区间的中点页面的结果,仅找到空白页面时,中央处理单元111可以重复以下过程,直到找到至少一个有效页面:针对直到中点页面的区域来重置每个管芯的搜索区间以及读取每个管芯的搜索区间的中点页面。
当作为读取每个管芯的搜索区间的中点页面的结果,仅找到有效页面时,中央处理单元111可以重复以下过程,直到找到至少一个空白页面:针对中点页面之后的区域来重置每个管芯的搜索区间以及读取每个管芯的搜索区间的中点页面。
当作为读取每个管芯的搜索区间的中点页面的结果,找到一个或多个有效页面和一个或多个空白页面时,中央处理单元111可以重复以下过程,直到找到最后访问页面:针对在有效页面之后的区域和空白页面之前的区域之间的区域来重置每个管芯的搜索区间以及读取每个管芯的搜索区间的中点页面。
在实施例中,当在搜索过程期间连续读取到具有不同编程状态的页面并且连续读取的页面的偏移是连续的时,中央处理单元111可以将连续读取的页面中的有效页面确定为最后访问页面;然而,本发明不限于此。
图5至图10是描述根据实施例的数据存储装置的操作方法的流程图。
图5是描述根据突然断电之后的重新供电的数据存储装置的操作方法的流程图。
参照图5,在突然断电(S101)之后,由于重新供应电力(S103),控制器110可以启动数据存储装置100(S105)。启动操作可以包括:将启动加载器从控制器110的ROM 1151加载到RAM 1153的操作,以及通过使用启动加载器,将代码类型指令从存储装置120加载到RAM1153来执行启动的操作。
当启动完成时,控制器110可以恢复存储装置120中存储的元数据(S107)并且恢复用户数据(S109)。在实施例中,恢复数据的进程(S107和S109)可以包括以下进程:从存储装置120读取系统数据;将所读取的系统数据加载到RAM 1153;基于系统数据找到在发生SPO时使用的开放块;搜索最后访问页面;顺序地读取写入到在最后访问页面之前的页面的数据以生成P2L列表;并且将P2L列表存储在RAM 1153中。
当存储在存储装置120中的数据被恢复时,数据存储装置100以主机装置可用状态进行等待(S111)。
图6是描述根据实施例的数据恢复处理的流程图。
参照图6,控制器110可以基于从存储装置120加载到RAM 1153的系统数据来搜索在发生SPO时使用的开放块(S201)。
当找到开放块时,控制器110可以搜索开放块中的最后访问页面(S203)。然后,控制器110可以通过从最后访问页面到第一页面顺序地读取来生成P2L列表(S205)。
此外,控制器110可以将虚拟数据写入从开放块的最后访问页面之后的紧接后续页面到最后页面中的每个页面,并且使开放块成为关闭块(S207)。
然后,控制器110可以通过从最后页面到第一页面顺序地扫描来生成关闭块的P2L列表,将P2L列表存储在RAM 1153中,并且恢复映射表(S209)。
步骤S203中所示的最后访问页面搜索进程可以如图7至图10所示进行配置。
图7至图10是描述根据实施例的最后访问页面搜索进程的流程图。
参照图7,控制器110可以针对开放块组中的存储块中的每一个来设置每个管芯的搜索区间,使得每个管芯的搜索区间包括具有连续页面偏移的多个页面,并且每个管芯的搜索区间中包括的页面的偏移在搜索区间之间不重叠(S301)。
在实施例中,当块组中包括的块的数量,即管芯的数量为N并且每个存储块中的页面的数量为m时,控制器110可以将每个管芯的具有连续偏移的m/N个页面设置为搜索区间。在这种情况下,当针对第第X管芯的存储块,将从[(m/N)*X]至[(m/N)*(X+1)]的区域设置为每个管芯的搜索区间时,控制器110可以针对每个存储块设置具有多个连续页面的搜索区间,而不重叠页面编号。
当针对开放块组的每个管芯设置搜索区间时,控制器110可以执行读取每个搜索区间的中点页面的恢复读取操作(S303)。
作为读取中点页面的结果,控制器110可以检查是否找到至少一个有效页面(S305)。
当为了恢复读取而被访问的中点页面全部为空白页面时,即不是有效页面时(S305:否),控制器110可以重置搜索区间(S307)并且重复该进程,直到在搜索区间中找到至少一个有效页面。
作为读取中点页面的结果,当找到至少一个有效页面时(S305:是),控制器110可以检查所找到的有效页面是否是最后访问页面(S309)。当找到最后访问页面时(S309:是),控制器110可以终止搜索进程。但是,当未找到最后访问页面时(S309:否),控制器110可以重置搜索区间(S311)并且重复该进程,直到找到最后访问页面。
图8示出了当作为读取全部搜索区间的中点页面的结果,找到空白页面时的搜索区间重置进程。
参照图8,当在全部每个管芯的搜索区间的中点页面中找到空白页面时,控制器110可以提取每个管芯的搜索区间的中点页面编号之中的最小页面编号(S401)。
由于可以将与每个管芯的搜索区间的中点页面编号之中的最小页面编号相对应的区域之后的所有页面确定为空白页面,因此控制器110可以将在步骤S401中提取的页面编号之前的区域,即从存储块的第一页面到每个管芯的中点页面编号之中的最小页面编号的紧接在前页面的区域,设置为重置区域,并且针对该重置区域重置搜索区间(S403)。在重置搜索区间之后,控制器110可以进行到图7的步骤S303以执行后续进程。
图9示出了当作为读取搜索区间的中点页面的结果,找到至少一个有效页面时的搜索区间重置进程。
参照图9,控制器110可以检查每个管芯的搜索区间的所有中点页面是否全部为有效页面(S411)。如果是(S411:是),则控制器110可以提取每个管芯的搜索区间的中点页面编号之中的最大页面编号(S413)。
由于可以将每个管芯的搜索区间的中点页面之后的特定页面预期为最后访问页面,因此控制器110可以将在步骤S413中提取的页面编号之后的区域,即每个管芯的中点页面编号之中的最大页面编号之后的紧接后续页面到存储块的最后页面的区域,设置为重置区域,并且针对该重置区域重置搜索区间(S415)。在重置搜索区间之后,控制器110可以进行到图7的步骤S303以执行后续进程。
另一方面,当每个管芯的搜索区间的中点页面中的一些是有效页面并且其他是空白页面时(S411:否),控制器110可以期望到在找到的有效页面和空白页面之间将存在最后访问页面。
因此,控制器110可以提取有效页面的最大页面编号(S417)并且提取空白页面的最小页面编号(S419)。
然后,控制器110可以将在步骤S417中提取的页面编号和在步骤S419中提取的页面编号之间的区域设置为重置区域,并且针对该重置区域重置搜索区间(S421)。在重置搜索区间之后,控制器110可以进行到图7的步骤S303以执行后续进程。
当在图8和图9中重置搜索区间时,可以基于重置区域中包括的页面数量来针对每个管芯或整个块组重置搜索区间,这将在下文中参照图10进行描述。
参照图10,当重置区域中包括的页面数量小于最小值MIN时(S501:否),控制器110可以将整个管芯,即整个块组的重置区域设置为搜索区间,而不针对每个管芯来重置搜索区间,并且从重置区域的第一页面开始顺序地搜索最后访问页面或以二进制搜索方式搜索最后访问页面(S503)。MIN可以是预设的。
当重置区域中包括的页面的数量大于最小值MIN时(S501:是),控制器110可以如在图8的步骤S403或图9的步骤S415或步骤S421的方法那样重置每个管芯的搜索区间(S505)。
尽管在附图中未示出,但是为了搜索最后访问页面,控制器110可以设置每个管芯的搜索区间以针对开放块组中的存储块中每一个排除相同的偏移,同时顺序地访问每个管芯的搜索区间的第一页面,并且搜索开放块组的最后访问页面。在从每个管芯的搜索区间的第一页面开始顺序读取数据的期间,当从特定管芯的搜索区间连续读取到具有不同编程状态的页面并且连续读取的页面的偏移是连续的时,控制器110可以将连续读取的页面中的有效页面确定为最后访问页面;然而,本发明不限于此。
图11至图13是描述根据最后访问页面的位置的数据存储装置的操作方法的示图。
图11是描述作为读取每个管芯的搜索区间的中点页面的结果,没有找到有效页面的状态的示图。
参照图11,可以针对管芯D0至D3中的每一个设置由粗线定义的搜索区间。例如,可以将管芯0(D0)的搜索区间设置为P0至P(i-1),可以将管芯1(D1)的搜索区间设置为Pi至P(j-1),可以将管芯2(D2)的搜索区间设置为Pj至P(k-1),并且可以将管芯3(D3)的搜索区间设置为Pk至P(m-1)。
每个管芯的每个搜索区间的中点页面由“○”表示。可以看出,作为读取全部每个管芯的搜索区间的中点页面的结果,这些页面被确定为空白页面。
在这种情况下,如图8所示,控制器110可以提取空白中点页面的页面编号P4、P(i+4)、P(j+4)和P(k+4)之中的最小页面编号P4。
然后,控制器110可以将从第一页面P0到所提取的页面编号P4的紧接在前页面P3的区域设置为重置区域,并且重置搜索区间。
在这种情况下,当重置区域中包括的页面的数量(在图11的情况下为四)大于最小值MIN时,控制器110可以重置每个管芯的搜索区间。另一方面,当重置区域中包括的页面的数量(在图11的情况下为四)小于最小值MIN时,控制器110可以不重置每个管芯的搜索区间,而是可以将整个管芯,即整个块组的重置区域设置为搜索区间,并且从第一页面开始顺序地搜索最后访问页面或以二进制搜索方式搜索最后访问页面。
图12是描述作为读取每个管芯的搜索区间的中点页面的结果,找到至少一个有效页面的状态的示图。
参照图12,可以针对管芯D0至D3中的每一个设置由粗线定义的搜索区间。例如,可以将管芯0(D0)的搜索区间设置为P0至P(i-1),可以将管芯1(D1)的搜索区间设置为Pi至P(j-1),可以将管芯2(D2)的搜索区间设置为Pj至P(k-1),并且可以将管芯3(D3)的搜索区间设置为Pk至P(m-1)。
每个管芯的每个搜索区间的中点页面可以由“○”表示。可以看到,作为读取每个管芯的搜索区间的中点页面的结果,管芯0(D0)和管芯1(D1)中的中点页面是有效页面,并且管芯2(D2)和管芯3(D3)中的中点页面是空白页面。
在这种情况下,如图9所示,控制器110可以提取有效中点页面的页面编号P4和P(i+4)之间的最大页面编号P(i+4),并且提取空白中点页面的页面编号P(j+4)和P(k+4)之间的最小页面编号P(j+4)。然后,控制器110可以将所提取的页面编号P(j+4)和P(i+4)之间的区域设置为重置区域,并且对重置区域的搜索区间进行重置。
图13是描述通过同时顺序地访问每个管芯的搜索区间的第一页面来搜索最后访问页面的情况的示图。
参照图13,可以针对管芯D0至D3中的每一个设置由粗线定义的搜索区间。例如,可以将管芯0(D0)的搜索区间设置为P0至P(i-1),可以将管芯1(D1)的搜索区间设置为Pi至P(j-1),可以将管芯2(D2)的搜索区间设置为Pj至P(k-1),并且可以将管芯3(D3)的搜索区间设置为Pk至P(m-1)。
每个管芯的每个搜索区间的第一页面由“△”表示。
为了搜索最后访问页面,控制器110可以同时顺序地访问每个管芯的搜索区间的第一页面P0、Pi、Pj和Pk,以搜索开放块组的最后访问页面。在从第一页面P0、Pi、Pj和Pk开始顺序读取数据期间,当从特定管芯的搜索区间连续地读取到具有不同编程状态的页面并且连续读取的页面的偏移是连续的时,控制器110可以将连续读取的页面中的有效页面确定为最后访问页面。如图13所示,可以看到在管芯2的搜索区间中连续读取到有效页面P(j+2)和空白页面P(j+3),并且连续读取的页面P(j+2)和P(j+3)的偏移是连续的。在这种情况下,可以将有效页面P(j+2)确定为最后访问页面。
如上所述,在本发明的实施例中,可以在开放块组中,针对每个管芯(块)指定不同的搜索区间并且同时访问每个管芯的搜索区间,从而能够搜索最后访问页面,而不是针对整个开放块组以二进制搜索方式来搜索最后访问页面。
这基于当以管芯交错方式执行写入操作时,从第一页面组开始顺序地写入数据的特性。也就是说,由于顺序地读取每个管芯的搜索区间的第一页面或读取搜索区间的中点页面,因此可以根据找到有效页面还是空白页面来快速地缩小每个管芯的搜索区间,从而能够以较高的速度搜索最后访问页面。
图14是示出根据实施例的数据存储系统1000的示图。
参照图14,数据存储器系统1000可以包括主机装置1100和数据存储装置1200。在实施例中,数据存储装置1200可以被配置为固态驱动器(SSD)。
数据存储装置1200可以包括控制器1210、多个非易失性存储器装置1220-0至1220-n、缓冲存储器装置1230、电源1240、信号连接器1101以及电源连接器1103。
控制器1210可以控制数据存储装置1200的一般操作。控制器1210可以包括主机接口、控制组件、用作工作存储器的随机存取存储器、错误校正码(ECC)组件以及存储器接口。在实施例中,控制器1210可以被配置为图1和图4中所示的控制器110。
主机装置1100可以通过信号连接器1101与数据存储装置1200交换信号。该信号可以包括命令、地址、数据等。
控制器1210可以分析和处理从主机装置1100接收的信号。控制器1210可以根据用于驱动数据存储装置1200的固件或软件来控制内部功能块的操作。
缓冲存储器装置1230可以临时存储待存储在非易失性存储器装置1220-0至1220-n中的至少一个中的数据。进一步地,缓冲存储器装置1230可以临时存储从非易失性存储器装置1220-0至1220-n中的至少一个读取的数据。临时存储在缓冲存储器装置1230中的数据可以根据控制器1210的控制被传送到主机装置1100或非易失性存储器装置1220-0至1220-n的至少一个。
非易失性存储器装置1220-0至1220-n可以用作数据存储装置1200的存储介质。非易失性存储器装置1220-0至1220-n可以分别通过多个通道CH0至CHn与控制器1210联接。一个或多个非易失性存储器装置可以联接到一个通道。联接到相同通道的非易失性存储器装置可以与相同信号总线和数据总线联接。
电源1240可以将通过电源连接器1103输入的电力提供给数据存储装置1200的控制器1210、非易失性存储器装置1220-0至1220-n以及缓冲存储器装置1230。电源1240可以包括辅助电源。辅助电源可以提供电力以使数据存储装置1200在发生突然断电时能正确地终止。辅助电源可以包括足以存储所需电荷的大容量电容器。
根据主机装置1100和数据存储装置1200之间的接口方案,信号连接器1101可以被配置为各种类型的连接器中的一种或多种。
根据主机装置1100的电力供应方案,电源连接器1103可以被配置为各种类型的连接器中的一种或多种。
图15是示出根据实施例的数据处理系统3000的示图。参照图15,数据处理系统3000可以包括主机装置3100和存储器系统3200。
主机装置3100可以以诸如印刷电路板的板形式来配置。虽然未示出,但是主机装置3100可以包括用于执行主机装置的功能的内部功能块。
主机装置3100可以包括连接端子3110,诸如插座、插槽或连接器。存储器系统3200可以安装到连接端子3110。
存储器系统3200可以以诸如印刷电路板的板形式来配置。存储器系统3200可以称为存储器模块或存储卡。存储器系统3200可以包括控制器3210、缓冲存储器装置3220、非易失性存储器装置3231和3232、电源管理集成电路(PMIC)3240和连接端子3250。
控制器3210可以控制存储器系统3200的一般操作。控制器3210可以以与图1和图4所示的控制器110相同的方式配置。
缓冲存储器装置3220可以临时存储待存储在非易失性存储器装置3231和3232中的数据。进一步地,缓冲存储器装置3220可以临时存储从非易失性存储器装置3231和3232读取的数据。临时存储在缓冲存储器装置3220中的数据可以根据控制器3210的控制传送到主机装置3100或非易失性存储器装置3231和3232。
非易失性存储器装置3231和3232可以用作存储器系统3200的存储介质。
PMIC 3240可以将通过连接端子3250输入的电力提供到存储器系统3200的内部。PMIC 3240可以根据控制器3210的控制来管理存储器系统3200的电力。
连接端子3250可以联接到主机装置3100的连接端子3110。通过连接端子3250,可以在主机装置3100和存储器系统3200之间传送诸如命令、地址、数据等的信号以及电力。根据主机装置3100和存储器系统3200之间的接口方案,连接端子3250可以被配置为各种类型中的一种或多种。如图所示,连接端子3250可以设置在存储器系统3200的一侧。
图16是示出根据实施例的数据处理系统4000的示图。参照图16,数据处理系统4000可以包括主机装置4100和存储器系统4200。
主机装置4100可以以诸如印刷电路板的板形式配置。虽然未示出,但是主机装置4100可以包括用于执行主机装置的功能的内部功能块。
存储器系统4200可以以表面安装类型封装的形式配置。存储器系统4200可以通过焊球4250安装到主机装置4100。存储器系统4200可以包括控制器4210、缓冲存储器装置4220和非易失性存储器装置4230。
控制器4210可以控制存储器系统4200的一般操作。控制器4210可以以与图1和图4所示的控制器110相同的方式来配置。
缓冲存储器装置4220可以临时存储待存储在非易失性存储器装置4230中的数据。进一步地,缓冲存储器装置4220可以临时存储从非易失性存储器装置4230读取的数据。临时存储在缓冲存储器装置4220中的数据可以根据控制器4210的控制传送到主机装置4100或非易失性存储器装置4230。
非易失性存储器装置4230可以用作存储器系统4200的存储介质。
图17是示出根据实施例的包括数据存储装置的网络系统5000的示图。参照图17,网络系统5000可以包括服务器系统5300和通过网络5500联接的多个客户端系统5410、5420和5430。
服务器系统5300可以响应于来自多个客户端系统5410至5430的请求服务数据。例如,服务器系统5300可以存储由多个客户端系统5410至5430提供的数据。又例如,服务器系统5300可以向多个客户端系统5410至5430提供数据。
服务器系统5300可以包括主机装置5100和存储器系统5200。存储器系统5200可以被配置为图1所示的存储器系统10、图14所示的数据存储装置1200、图15所示的存储器系统3200或图16所示的存储器系统4200。
图18是示出根据实施例的包括在诸如数据存储装置10的数据存储装置中的非易失性存储器装置300的框图。参照图18,非易失性存储器装置300可以包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压生成器350和控制逻辑360。
存储器单元阵列310可以包括存储器单元MC,该存储器单元MC布置在字线WL1至WLm和位线BL1至BLn彼此相交的区域处。
存储器单元阵列310可以包括三维存储器阵列。三维存储器阵列例如具有在垂直于半导体衬底的平面的方向上延伸的堆叠结构。而且,三维存储器阵列是指包括NAND串的结构,该NAND串的NAND存储器单元垂直于半导体衬底的平面堆叠。
三维存储器阵列的结构不限于上述实施例。可以以高度集成的方式形成具有水平方向性和垂直方向性的存储器阵列结构。在实施例中,在三维存储器阵列的NAND串中,存储器单元平行且垂直于半导体衬底的表面布置。存储器单元可以被不同地间隔开以提供不同的集成度
行解码器320可以通过字线WL1至WLm与存储器单元阵列310联接。行解码器320可以根据控制逻辑360的控制进行操作。行解码器320可以对由外部装置(未示出)提供的地址进行解码。行解码器320可以基于解码结果选择并驱动字线WL1至WLm。例如,行解码器320可以将由电压生成器350提供的字线电压提供给字线WL1至WLm。
数据读取/写入块330可以通过位线BL1至BLn与存储器单元阵列310联接。数据读取/写入块330可以包括分别对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块330可以根据控制逻辑360的控制进行操作。数据读取/写入块330可以根据操作模式,用作写入驱动器或读出放大器。例如,在写入操作中,数据读取/写入块330可以用作将由外部装置提供的数据存储在存储器单元阵列310中的写入驱动器。又例如,在读取操作中,数据读取/写入块330可以用作从存储器单元阵列310读出数据的读出放大器。
列解码器340可以根据控制逻辑360的控制进行操作。列解码器340可以对由外部装置提供的地址进行解码。列解码器340可以基于解码结果,将分别对应于位线BL1至BLn的数据读取/写入块330的读取/写入电路RW1至RWn与数据输入/输出线或数据输入/输出缓冲器联接。
电压生成器350可以生成待用于非易失性存储器装置300的内部操作的电压。由电压生成器350生成的电压可以施加到存储器单元阵列310的存储器单元。例如,在编程操作中生成的编程电压可以施加到将被执行编程操作的存储器单元的字线。又例如,在擦除操作中生成的擦除电压可以施加到将被执行擦除操作的存储器单元的阱区。再例如,在读取操作中生成的读取电压可以施加到将被执行读取操作的存储器单元的字线。
控制逻辑360可以基于由外部装置提供的控制信号,控制非易失性存储器装置300的一般操作。例如,控制逻辑360可以控制非易失性存储器装置300的操作,诸如非易失性存储器装置300的读取操作、写入操作和擦除操作。
虽然本文已经说明和描述了各个实施例,但是本领域技术人员根据本公开将理解的是,所描述的实施例仅是示例。因此,本发明不限于所描述的实施例或不受所描述的实施例限制。相反,本发明包括落入权利要求书的范围内的所有修改和变型。
Claims (19)
1.一种数据存储装置,包括:
存储装置,包括多个管芯,所述多个管芯中的每个包括多个存储块,所述多个存储块中的每个包括多个页面;以及
控制器,从所述多个管芯中的每个选择至少一个存储块以配置块组,利用每个块组中的每个存储块中的具有相同偏移的页面来配置页面组,并且以管芯交错方式访问所述存储装置,
其中所述控制器在突然断电之后供应电力时检测开放块组,针对与所检测的开放块组中的多个块相对应的每个管芯设置搜索区间,并且通过同时访问所述管芯的搜索区间来搜索最后访问页面。
2.根据权利要求1所述的数据存储装置,其中每个管芯的搜索区间中的页面的偏移不重叠,并且所述控制器通过顺序地访问所述管芯的搜索区间的第一页面来搜索所述最后访问页面。
3.根据权利要求1所述的数据存储装置,其中每个管芯的搜索区间中的页面的偏移不重叠,并且所述控制器根据所述管芯的搜索区间中的中点页面是有效页面还是空白页面来搜索所述开放块组中的所述最后访问页面。
4.根据权利要求3所述的数据存储装置,其中当所述中点页面全部为所述空白页面时,所述控制器针对重置区域重置搜索区间,并且搜索所述最后访问页面,所述重置区域是直到所述中点页面的紧接在前页面的区域。
5.根据权利要求4所述的数据存储装置,其中所述控制器提取所述中点页面之中的具有最小页面编号的页面,并且所述重置区域包括从所述开放块组的第一页面到所提取页面的紧接在前页面的区域。
6.根据权利要求3所述的数据存储装置,其中当所述中点页面是所述有效页面时,所述控制器针对重置区域重置搜索区间,并且搜索所述最后访问页面,所述重置区域是在所述中点页面之后的紧接后续页面之后的区域。
7.根据权利要求6所述的数据存储装置,其中所述控制器提取所述中点页面之中的具有最大页面编号的页面,并且所述重置区域包括从所提取页面之后的紧接后续页面到所述开放块组的最后页面的区域。
8.根据权利要求3所述的数据存储装置,其中当所述中点页面包括空白页面和有效页面时,所述控制器针对重置区域重置搜索区间,并且搜索所述最后访问页面,所述重置区域是从有效页面之后的紧接后续页面到空白页面的紧接在前页面的区域。
9.根据权利要求8所述的数据存储装置,其中所述控制器提取所述有效页面之中的具有最大页面编号的页面和所述空白页面之中的具有最小页面编号的页面,并且所述重置区域包括在具有所述最大页面编号的所提取页面之后的紧接后续页面与具有所述最小页面编号的所提取页面的紧接在前页面之间的区域。
10.一种数据存储装置的操作方法,所述数据存储装置包括多个管芯和控制器,所述多个管芯中的每个包括多个存储块,所述多个存储块中的每个包括多个页面,所述控制器从所述多个管芯中的每个选择至少一个存储块以配置块组,利用每个块组中的每个存储块中的具有相同偏移的页面来配置页面组,并且以管芯交错方式访问所述存储装置,所述操作方法包括:
在突然断电之后供应电力;
由所述控制器检测开放块组,并且针对与所检测的开放块组中的多个块相对应的每个管芯设置搜索区间;并且
由所述控制器通过同时访问所述管芯的搜索区间来搜索最后访问页面。
11.根据权利要求10所述的操作方法,其中设置所述搜索区间包括:
设置所述搜索区间,使得每个管芯的搜索区间中的页面的偏移不重叠,并且
搜索所述最后访问页面包括:
通过顺序地访问所述管芯的搜索区间的第一页面来搜索所述最后访问页面。
12.根据权利要求10所述的操作方法,其中设置所述搜索区间包括:
设置所述搜索区间,使得每个管芯的搜索区间中包括的页面的偏移在每个管芯的搜索区间之间不重叠,并且
搜索所述最后访问页面包括:
根据所述管芯的搜索区间中的中点页面是有效页面还是空白页面,在所述开放块组中搜索所述最后访问页面。
13.根据权利要求12所述的操作方法,其中搜索所述最后访问页面包括:
当所述中点页面全部为所述空白页面时,针对重置区域重置搜索区间,并且搜索所述最后访问页面,所述重置区域是直到所述中点页面的紧接在前页面的区域。
14.根据权利要求13所述的操作方法,进一步包括:
由所述控制器提取所述中点页面之中的具有最小页面编号的页面;并且
由所述控制器针对所述重置区域重置搜索区间,所述重置区域是从所述开放块组的第一页面到所提取页面的紧接在前页面的区域。
15.根据权利要求12所述的操作方法,其中搜索所述最后访问页面进一步包括:
当所述中点页面为所述有效页面时,针对重置区域重置搜索区间,并且搜索所述最后访问页面,所述重置区域是所述中点页面之后的紧接后续页面之后的区域。
16.根据权利要求15所述的操作方法,进一步包括:
由所述控制器提取所述中点页面之中的具有最大页面编号的页面;并且
由所述控制器针对重置区域重置搜索区间,所述重置区域是从所提取页面之后的紧接后续页面到所述开放块组的最后页面的区域。
17.根据权利要求12所述的操作方法,其中搜索所述最后访问页面进一步包括:
当所述中点页面包括空白页面和有效页面时,针对重置区域重置搜索区间,并且搜索所述最后访问页面,所述重置区域是从有效页面之后的紧接后续页面到空白页面的紧接在前页面的区域。
18.根据权利要求17所述的操作方法,进一步包括:
由所述控制器提取所述有效页面之中的具有最大页面编号的页面和所述空白页面之中的具有最小页面编号的页面;并且
由所述控制器针对重置区域重置搜索区间,并且搜索所述最后访问页面,所述重置区域是在具有所述最大页面编号的所提取页面之后的紧接后续页面与具有所述最小页面编号的所提取页面的紧接在前页面之间的区域。
19.一种数据存储装置的操作方法,所述数据存储装置包括管芯和控制器,所述管芯中的每个包括存储块,所述存储块中的每个包括页面,所述方法包括:
在突然断电之后向所述数据存储装置供应电力;
由所述控制器设置所述管芯中的每个的搜索区域,所述搜索区域跨越开放块组的多个块,每个所述搜索区域包括具有不同偏移的页面;并且
由所述控制器同时访问所述搜索区域,以搜索最后访问页面;
其中根据在所述访问操作中确定的,基于所述搜索区域中的中点页面是否全部为空白页面、有效页面或者空白页面和有效页面组合,来限定后续搜索的重置区域。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190042690A KR20200120159A (ko) | 2019-04-11 | 2019-04-11 | 데이터 저장 장치 및 이의 동작 방법 |
KR10-2019-0042690 | 2019-04-11 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111813329A true CN111813329A (zh) | 2020-10-23 |
Family
ID=72749064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911373894.8A Withdrawn CN111813329A (zh) | 2019-04-11 | 2019-12-27 | 数据存储装置及其操作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11327672B2 (zh) |
KR (1) | KR20200120159A (zh) |
CN (1) | CN111813329A (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI745695B (zh) * | 2019-05-22 | 2021-11-11 | 慧榮科技股份有限公司 | 用來進行無預警斷電復原管理之方法、記憶裝置及其控制器以及電子裝置 |
US11237734B2 (en) * | 2019-08-19 | 2022-02-01 | Micron Technology, Inc. | High throughput DRAM with distributed column access |
US11763913B2 (en) * | 2021-07-12 | 2023-09-19 | EMC IP Holding Company LLC | Automated testing of functionality of multiple NVRAM cards |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7464216B2 (en) * | 2006-09-29 | 2008-12-09 | Sandisk Corporation | Method for phased garbage collection with state indicators |
US10073626B2 (en) * | 2013-03-15 | 2018-09-11 | Virident Systems, Llc | Managing the write performance of an asymmetric memory system |
US9645763B2 (en) * | 2014-01-13 | 2017-05-09 | Seagate Technology Llc | Framework for balancing robustness and latency during collection of statistics from soft reads |
US20160179428A1 (en) * | 2014-12-22 | 2016-06-23 | Sandisk Technologies Inc. | Dynamic programming adjustments in memory for non-critical or low power mode tasks |
CN106095699B (zh) * | 2015-03-20 | 2020-12-01 | 爱思开海力士有限公司 | 用于快闪存储器的可扩展spor算法 |
KR102547642B1 (ko) | 2016-05-18 | 2023-06-28 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작방법 |
KR20180023190A (ko) | 2016-08-25 | 2018-03-07 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
TWI607312B (zh) * | 2016-10-07 | 2017-12-01 | 慧榮科技股份有限公司 | 資料儲存裝置及其資料寫入方法 |
KR20180039785A (ko) * | 2016-10-10 | 2018-04-19 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작방법 |
TWI616807B (zh) * | 2016-11-17 | 2018-03-01 | 英屬維京群島商大心電子(英屬維京群島)股份有限公司 | 資料寫入方法以及儲存控制器 |
KR20190092054A (ko) * | 2018-01-30 | 2019-08-07 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
KR102571747B1 (ko) * | 2018-04-06 | 2023-08-29 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
-
2019
- 2019-04-11 KR KR1020190042690A patent/KR20200120159A/ko active Search and Examination
- 2019-12-06 US US16/706,169 patent/US11327672B2/en active Active
- 2019-12-27 CN CN201911373894.8A patent/CN111813329A/zh not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US11327672B2 (en) | 2022-05-10 |
US20200326853A1 (en) | 2020-10-15 |
KR20200120159A (ko) | 2020-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110874188B (zh) | 数据存储装置、其操作方法以及具有其的存储系统 | |
US8300467B2 (en) | Nonvolatile memory device and related method of operation | |
US9812209B2 (en) | System and method for memory integrated circuit chip write abort indication | |
CN111813329A (zh) | 数据存储装置及其操作方法 | |
US11442666B2 (en) | Storage system and dual-write programming method with reverse order for secondary block | |
CN111128280A (zh) | 存储装置及其操作方法 | |
CN111414311B (zh) | 数据存储装置、其操作方法及其控制器 | |
US11543990B2 (en) | Data storage apparatus with extended lifespan and operation method thereof | |
CN113936721A (zh) | 存储器系统、存储器装置和操作存储器装置的方法 | |
US11079952B2 (en) | Data storage device performing scan operations on memory regions to move data and operation method thereof | |
CN113903384A (zh) | 存储器系统、存储器控制器以及操作存储器系统的方法 | |
CN112181281A (zh) | 数据存储装置及其操作方法 | |
US20210333999A1 (en) | Data storage device, operation method thereof and storage system having the same | |
US20220179581A1 (en) | Memory system and controller of memory system | |
CN115938422A (zh) | 刷新数据的数据存储装置及其操作方法 | |
CN111414314B (zh) | 数据存储装置、其操作方法及其控制器 | |
CN113467708A (zh) | 电子装置、数据存储装置及其操作方法 | |
US11954347B2 (en) | Memory system and operating method thereof | |
US20230031193A1 (en) | Memory system and operating method thereof | |
US20220188008A1 (en) | Data storage apparatus and operation method thereof | |
KR20190044174A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
US20220171706A1 (en) | Memory system and operating method thereof | |
US20220188026A1 (en) | Data storage apparatus and operation method thereof | |
CN114594903A (zh) | 数据存储设备及其操作方法 | |
CN114911721A (zh) | 存储器系统及存储器系统的操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20201023 |