CN114594903A - 数据存储设备及其操作方法 - Google Patents
数据存储设备及其操作方法 Download PDFInfo
- Publication number
- CN114594903A CN114594903A CN202110653704.9A CN202110653704A CN114594903A CN 114594903 A CN114594903 A CN 114594903A CN 202110653704 A CN202110653704 A CN 202110653704A CN 114594903 A CN114594903 A CN 114594903A
- Authority
- CN
- China
- Prior art keywords
- page
- data
- storage device
- controller
- pages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0608—Saving storage space on storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/065—Replication mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0607—Interleaved addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7201—Logical to physical mapping or translation of blocks or pages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7205—Cleaning, compaction, garbage collection, erase control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7211—Wear leveling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
本公开涉及一种数据存储设备及其操作方法。该数据存储设备包括:存储装置,包括多个平面,该多个平面包括多个页面;以及控制器,被配置成控制存储装置通过以交错方式将多个页面分组为页面组来读取数据,对多个页面之中存储有效数据的页面作为第一位图表进行管理,并且对通过以页面组为单位压缩第一位图表而生成的第二位图表进行管理。
Description
相关申请的交叉引用
本申请要求于2020年12月7日提交的申请号为10-2020-0169201的韩国专利申请的优先权,该韩国专利申请通过引用整体并入本文。
技术领域
各个实施例可总体涉及一种半导体集成装置,并且更特别地,涉及一种数据存储设备及其操作方法。
背景技术
数据存储装置响应于主机装置的请求,使用作为存储介质的易失性存储器装置或非易失性存储器装置来执行数据输入/输出操作。
数据存储介质的示例是使用闪速存储器装置的存储装置。随着由于闪速存储器装置的技术进步所引起的容量的增加以及价格竞争力的提高,除了个人计算机(PC)或移动装置之外,处理大量数据的数据中心也可采用使用闪速存储器装置的存储装置。
闪速存储器装置可不执行重写或原位更新,并且可具有彼此不同的读取/写入单位和擦除单位。因此,闪速存储器装置必须通过将与主机装置的读取请求/写入请求一起提供的逻辑地址映射到物理地址来处理主机装置的请求。
已提出了诸如损耗均衡、垃圾收集和读取回收的有效使用闪速存储器装置的存储空间的管家(house-keeping)技术。
损耗均衡指将编程-擦除操作分配到尽可能多的块的技术。
垃圾收集指通过收集分散在源块中的有效页面的数据、将分散在源块中的有效页面的数据编程在目标块中并且擦除源块来获得能够存储用户数据的空白块的技术。
读取回收指将存在干扰风险的页面的数据移动到另一块的页面的技术。
这些管家操作可引起内部复制操作,因此地址映射信息可能改变。因此,有必要有效地管理地址映射信息。
发明内容
在本公开的实施例中,一种数据存储设备可包括:存储装置,包括多个平面,该多个平面包括多个页面;以及控制器,被配置成控制存储装置通过以交错方式将多个页面分组为页面组来读取数据,对多个页面之中存储有效数据的页面作为第一位图表进行管理,并且对通过以页面组为单位来压缩第一位图表而生成的第二位图表进行管理。
在本公开的实施例中,一种数据存储设备可包括:存储装置,包括多个平面,该多个平面包括多个页面;以及控制器,被配置成控制存储装置通过以交错方式将多个页面分组来读取数据。控制器被配置成将多个页面之中存储有效数据的页面构成为第一位图表,并且通过以页面组为单位压缩第一位图表来构成第二位图表。控制器被配置成通过从第一位图表中检测有效页面组中的有效页面的位置来执行内部管理操作,其中基于第二位图表来检测有效页面组。
在本公开的实施例中,一种数据存储设备的操作方法,该数据存储设备包括:存储装置,包括多个平面,该多个平面包括多个页面;以及控制器,被配置成控制存储装置。该方法包括:控制器控制存储装置通过以交错方式将多个页面分组为页面组来读取数据;控制器将多个页面之中存储有效数据的页面构成为第一位图表;并且控制器通过以页面组为单位压缩第一位图表来构成第二位图表。
在本公开的实施例中,一种数据存储设备的操作方法,该数据存储设备包括:存储装置,包括多个管芯,每个管芯包括多个平面,每个平面包括多个页面;以及控制器,联接到存储装置。控制器被配置成生成多个页面组,每个页面组包括在多个平面中的相同数量的页面;控制存储装置以读取多个页面组的数据;基于读取结果生成有效页面位图,该有效页面位图指示多个页面组中的每一个页面组的每个页面是包括有效数据还是包括无效数据;生成多平面页面位图,该多平面页面位图指示多个页面组中的每一个是否包括一个或多个有效页面;并且使用多平面页面位图将至少一个有效页面中的数据移动到目标页面。
下面更详细地描述这些和其它特征、方面和实施例。
附图说明
从以下结合附图的详细描述,将更清楚地理解本公开主题的上述和其它方面、特征和优点,在附图中:
图1是示出根据本公开的实施例的数据存储设备的配置的示图。
图2是示出根据本公开的实施例的控制器的配置的示图。
图3是示出根据本公开的实施例的第一位图表的配置的示图。
图4是示出根据本公开的实施例的第二位图表的配置的示图。
图5是示出根据本公开的实施例的控制器的配置的示图。
图6是示出根据本公开的实施例的数据存储设备的操作方法的流程图。
图7是示出根据本公开的实施例的数据存储设备的操作方法的流程图。
图8是示出根据实施例的数据存储系统的示图。
图9和图10是示出根据实施例的数据处理系统的示图。
图11是示出根据实施例的包括数据存储装置的网络系统的示图。
图12是示出根据实施例的数据存储装置中的非易失性存储器装置的框图。
具体实施方式
参照附图详细描述本教导的各个实施例。附图是各个实施例和中间结构的示意性图示。这样,将预期到由于例如制造技术和/或容差而导致的图示配置和形状的变化。因此,所描述的实施例不应被解释为受限于本文所示的特定配置和形状,而是可包括不脱离如所附权利要求所限定的本教导的精神和范围的配置和形状的偏差。
本文参照本教导的实施例的横截面图和/或平面图来描述本教导。然而,本教导的实施例不应被解释为限制本教导。虽然示出且描述了本教导的几个实施例,但本领域普通技术人员将理解的是,可在不脱离本教导的原理和精神的情况下对这些实施例中进行改变。
图1是示出根据本公开的实施例的数据存储设备10的配置的示图。
参照图1,数据存储设备10可包括控制器110、存储装置(storage)120和缓冲存储器130。
控制器110可响应于主机装置(未示出)的请求来控制存储装置120。例如,控制器110可响应于主机装置的写入请求,控制将数据编程到存储装置120。控制器110可响应于主机装置的读取请求,将被写入在存储装置120中的数据提供到主机装置。
存储装置120可根据控制器110的控制来将数据编程在其中或输出被编程到其中的数据。存储装置120可由易失性存储器装置或非易失性存储器装置来配置。在实施例中,存储装置120可使用在诸如以下的各种非易失性存储器装置之中选择的存储器装置来实施:电可擦除可编程只读存储器(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变随机存取存储器(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)、自旋转移力矩磁性RAM(STT-MRAM)等。
存储装置120可包括多个非易失性存储器装置(NVM)121至12N,并且非易失性存储器装置121至12N中的每一个可包括多个管芯、多个芯片或多个封装。多个管芯中的每一个可包括至少一个平面,并且平面中的每一个可包括多个存储块。多个存储块中的每一个可包括多个页面。
此外,存储装置120可包括在一个存储器单元中存储一位数据的单层单元(SLC)或者在一个存储器单元中存储多位数据的超层单元(XLC)。
缓冲存储器130可用作可临时存储在数据存储设备10结合主机装置执行诸如读取或写入数据的操作的一系列操作时待传输和接收的数据的空间。虽然在图1中已示出缓冲存储器130位于控制器110的外部,但是缓冲存储器130可位于控制器110的内部。
可通过缓冲器管理器(例如,图2的缓冲器管理器119)来对缓冲存储器130进行控制。
在一些实施例中,缓冲器管理器119可将缓冲存储器130划分为多个区域(或插槽)并且分配和释放区域以临时存储数据。分配区域可指数据存储在相应区域中的状态或者存储在相应区域中的数据为有效的状态。释放区域可指数据没有存储在相应区域中的状态或者存储在相应区域中的数据为无效的状态。
控制器110可包括地址管理器210、有效页面管理器220和内部复制器230。
地址管理器210可响应于主机装置的写入请求以及在后台执行的控制器110的内部管理操作,生成并改变逻辑地址与物理地址之间的映射信息。映射信息可存储在存储装置120的特定区域中,例如,元区域。
当存储装置120的元区域中存储的映射信息在数据存储设备10的驱动下被提供到控制器110时,控制器110可通过参照地址映射信息来管理针对存储装置120的存储器操作。
在存储装置120不能执行重写或原位更新并且具有读取/写入单位和擦除单位彼此不同的情况下,主机装置可能请求数据更新,或者可能通过控制器110的内部管理操作内部地移动数据。被移动或更新的数据可以是有效数据,并且已被存储在原始区域中的数据可以是无效数据。因此,有效数据和无效数据可以混合在存储装置120中。
地址管理器210可对与有效数据的存储位置相关的信息作为位图表(例如,图3中的第一位图表)进行管理。可针对存储装置120中的管芯中的每一个生成第一位图表并且对第一位图表进行管理,但不限于此。
存储装置120的每一个管芯可由包括多个页面的多个存储块和包括多个块的多个平面来配置。控制器110可以交错方式对多个页面进行分组,并且控制存储装置120对数据进行编程。
例如,可以交错方式对在每个管芯的平面中具有彼此相同的地址偏移的页面或具有彼此不同的地址偏移的页面进行分组以构成页面组,并且存储装置120可以页面组为单位来读取或写入数据。
例如,地址管理器210可通过以页面组为单位或以交错方式来压缩第一位图表中的位图数据来生成第二位图表。在另一示例中,如图4所示,地址管理器210可通过以多平面读取单元压缩第一位图表中的位图数据来生成第二位图表。
当发生触发内部复制的事件时,有效页面管理器220可通过参照第二位图表来检测被设置为设置位值的至少一个页面组作为有效页面组,并且控制存储装置120以读取所检测到的有效页面组的数据。有效页面管理器220可通过访问与检测到的有效页面组相对应的第一位图表来检测被设置为设置位值的有效页面的位置。
内部复制器230可执行将有效源页面的数据移动到目标页面的内部复制操作。在执行内部复制操作之后,可使源页面的数据无效。特别地,根据本技术的实施例,当在有效页面管理器220中检测到有效页面的位置时,内部复制器230可将从有效页面组中读取的数据之中的、在该有效页面的位置中存储的数据移动到目标页面。
垃圾收集操作可指内部复制操作的示例。
对于垃圾收集操作,必须识别源块中存在的有效数据的存储位置。第一位图表可针对整个页面来配置,因此第一位图表可具有与存储装置120的容量成比例的大小。如上所述,可以以页面组为单位来执行对存储装置120的读取操作,并且当通过以一次读取的大小(即,页面组)压缩位图数据来配置第二位图表时,可容易地检测到包括有效页面的页面组。
在从存储装置120中读取所检测到的有效页面组的数据之后,当基于第一位图表检测到存储有效数据的页面时,可仅选择一次读取的页面组的数据中的有效数据,然后将该有效数据移动到目标页面。
因此,可以较高速度搜索有效页面,而无需扫描整个第一位图的过程,因此可以较高速度执行内部管理操作。
在实施例中,第一位图表可存储在缓冲存储器130中。对缓冲存储器130进行访问用于扫描第一位图表可能导致控制器110的操作性能劣化。然而,本技术可通过优先访问容量较小的第二位图表来搜索有效页面组,然后从缓冲存储器130中读取与所搜索到的有效页面组相对应的第一位图表。因此,可减少对缓冲存储器130的访问时间和频率,并且可确保控制器110的性能一致。
通过压缩第一位图表而减小了大小的第二位图表可存储在控制器110内部的工作存储器中,因此可进一步减少对缓冲存储器130的访问时间和频率。
图2是根据本公开的实施例的控制器110的配置图。
参照图2,控制器110可包括处理器111、主机接口(IF)113、只读存储器(ROM)1151、随机存取存储器(RAM)1153、存储器接口(IF)117、缓冲器管理器119、有效页面管理器220和内部复制器230。
处理器111可被配置成将从存储装置120读取数据或将数据写入到存储装置120的操作所需的各种控制信息传输到主机接口113、RAM 1153、缓冲器管理器119和存储器接口117。在实施例中,处理器111可根据针对数据存储设备10的各种操作所提供的固件进行操作。在实施例中,处理器111可执行用于管理存储装置120的闪存转换层(FTL)的功能,诸如垃圾收集、地址映射和损耗均衡、用于检测和校正从存储装置120读出的数据的错误的功能等。特别地,处理器111可包括地址管理器210,并且响应于主机装置的写入请求或控制器110的内部管理操作,生成并改变逻辑地址与物理地址之间的映射信息。此外,当映射信息改变时,地址管理器210可生成并更新第一位图表和第二位图表,该第二位图表是通过压缩第一位图表而生成。
在实施例中,第一位图表可被加载到缓冲存储器130中,第二位图表可被加载到缓冲存储器130或RAM 1153中。
主机接口113可根据处理器111的控制来从主机装置接收命令和时钟信号,并且提供用于控制数据输入/输出的通信通道。特别地,主机接口113可提供主机装置和数据存储设备10之间的物理连接。根据主机装置的总线格式,主机接口113可提供数据存储设备10与主机装置之间的接口连接。主机装置的总线格式可包括诸如以下的标准接口协议之中的至少一种:安全数字协议、通用串行总线(USB)协议、多媒体卡(MMC)协议、嵌入式MMC(eMMC)协议、个人计算机存储卡国际协会(PCMCIA)协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机系统接口(SCSI)协议、串列SCSI(SAS)协议、外围组件互连(PCI)协议、高速PCI(PCI-e或PCIe)协议和通用闪存(UFS)协议。
例如,控制器110的操作所需的固件或软件的程序代码可存储在ROM 1151中。由程序代码使用的代码数据等也可存储在ROM 1151中。
RAM 1153可存储控制器110的操作所需的数据或由控制器110生成的数据。
存储器接口117可提供用于控制器110与存储装置120之间的信号传输和接收的通信通道。存储器接口117可根据处理器111的控制来将临时存储在缓冲存储器130中的数据写入到存储装置120中。存储器接口117可将从存储装置120读出的数据提供到缓冲存储器130并且将该数据临时存储在缓冲存储器130中。
存储器接口117可包括读取缓冲器RFIFO和写入缓冲器WFIFO。在读取操作中,读取缓冲器RFIFO可临时存储从存储装置120读出的数据。在写入操作中,写入缓冲器WFIFO可临时存储从缓冲存储器130传输的写入数据。在内部复制操作中,写入缓冲器WFIFO还可用作读取缓冲器RFIFO中存储的数据之中的有效页面的数据被复制到的区域。
缓冲器管理器119可被配置成管理缓冲存储器130的使用状态。在实施例中,缓冲器管理器119可将缓冲存储器130划分为多个区域(或插槽)并且分配或释放区域以临时存储数据。
当发生触发内部复制的事件时,有效页面管理器220可通过参照第二位图表来检测被设置为设置位值的至少一个页面组作为有效页面组,并且控制存储装置120以读取所检测到的有效页面组的数据。
图3是根据本公开的实施例的第一位图表的配置图。
在图3所示的示例中,存储装置120的管芯Die 0至Die 31中的每一个可包括多个平面Plane 0至Plane 3,并且平面中的每一个可包括多个页面。
有效页面管理器220可将指示与每个逻辑页面组LPG的逻辑页面VPN_page相对应的物理地址中存储的数据是否有效的信息构成第一位图表。例如,作为位图数据,当数据是有效数据时,第一位图表的位值可表示为逻辑值1,当数据是无效数据时,第一位图表的位值可表示为逻辑值0,但不限于此。
参照图3,构成管芯Die 0的逻辑页面组LPG1(即,页面组1)的页面的位图数据可表示为“0100/0000/0000/0010”。位图数据意指仅Die 0的LPG1中的Plane 0的第二页面(即,VPN_page 1)中存储的数据以及Die 0的LPG1中的Plane 3的第三页面(即,VPN_page 2)中存储的数据是有效的。
有效页面管理器220可通过访问与检测到的有效页面组相对应的第一位图表来检测被设置为设置位值的有效页面的位置。
图4是根据本公开的实施例的第二位图表的配置图。
从图4可看出,第一位图表被压缩为每个管芯的逻辑页面组LPG。因为上述管芯Die0的逻辑页面组LPG1包括有效页面,所以可将第二位图表中的逻辑页面组的位图数据设置为逻辑值1。
如上所述,可将第二位图表生成为针对每个页面组的1位位图数据,因此可将第一位图表的大小压缩为与该页面组中的页面数量成反比的大小。
图3和图4示出每个页面组包括16个页面并且将第二位图表压缩到1/16的示例。
返回参照图2,内部复制器230可执行将有效源页面的数据移动到目标页面的内部复制操作。具体地,当在有效页面管理器220中检测到有效页面的位置时,内部复制器230可将从有效页面组中读取的数据之中的、在该有效页面的位置中存储的数据移动到目标页面。在执行内部复制操作之后,可使源页面的数据无效。
图5是根据本公开的实施例的控制器的配置图。
参照图5,当发生触发内部复制的事件时,有效页面管理器220的有效页面组检测器221可通过参照在地址管理器210中生成的第二位图表211来检测被设置为设置位值(例如,值1)的至少一个页面组作为有效页面组。此外,有效页面组检测器221可控制存储装置120从与所检测到的有效页面组相对应的物理页面组读取数据(RD)。
因此,从存储装置120读取的页面组的数据可被存储在读取缓冲器RFIFO中。
有效页面管理器220的有效页面检测器223可通过访问与在有效页面组检测器221中检测到的有效页面组相对应的第一位图表213来检测被设置为设置位值(例如,值1)的有效页面的位置。
内部复制器230可从有效页面检测器223接收有效页面的位置,并且将读取缓冲器RFIFO中存储的数据之中的、有效页面的位置的数据存储在写入缓冲器WFIFO中。内部复制器230可控制存储装置120以将写入缓冲器WFIFO中存储的数据编程到目标页面中(WT)。
图6是示出根据本公开的实施例的数据存储设备的操作方法的流程图。也就是说,图6示出写入操作处理方法。
参照图6,当从主机装置接收到写入请求时,控制器110可将主机装置的写入请求中的逻辑地址映射到物理地址(S101)。
写入请求可以是新数据的写入请求或现有数据的更新请求。可根据写入请求来生成或更新存储有效页面信息的第一位图表(S103)。可将第一位图表加载到缓冲存储器130中用于使用和更新,并且第一位图表可存储在存储装置120中。
例如,控制器110可通过以页面组为单位或以交错方式压缩第一位图表的位图数据来生成第二位图表。在另一示例中,控制器110可通过以多平面读取单元压缩第一位图表的位图数据来生成第二位图表。可将第二位图表加载到缓冲存储器130或RAM 1153用于使用和更新,并且第二位图表可存储在存储装置120中。
然后,控制器110可将来自主机装置的写入数据以及在地址映射进程(S101)中映射的物理地址传输到存储装置120,使得写入数据被写入到存储装置120中(S107)。
即使当通过控制器110的内部管理操作内部地移动数据时,也可如上所述执行地址映射进程(S101)、第一位图表更新进程(S103)和第二位图表更新进程(S105)。
图7是示出根据本公开的实施例的数据存储设备的操作方法的流程图。也就是说,图7示出内部复制操作处理方法。
参照图7,当发生触发内部复制的事件时,控制器110可读取第二位图表(S201),并且检测被设置为设置位值(例如,值1)的至少一个页面组作为有效页面组(S203)。
控制器110可控制存储装置120从与所检测到的有效页面组相对应的物理页面组读取数据(S205)。
因此,从存储装置120读取的页面组的数据可存储在读取缓冲器RFIFO中。
控制器110可读取和扫描与在操作S203中检测到的有效页面组相对应的第一位图表(S207),并且检测被设置为设置位值的有效页面的位置(S209)。
基于在操作S207中检测到的有效页面的位置,控制器110可将读取缓冲器RFIFO中存储的数据之中的、该有效页面位置的数据存储(或移动)到写入缓冲器WFIFO中,然后控制存储装置120以将该数据编程到目标页面中(S211)。
存储装置120的管芯中的每一个可由包括多个页面的多个存储块和包括多个块的多个平面来配置。控制器110可通过以交错方式将来自每个管芯的平面的具有彼此相同的地址偏移的页面或者具有彼此不同的地址偏移的页面进行分组来构成页面组,并且控制存储装置120以页面组为单位读取或写入数据。
因此,控制器110可通过优先扫描例如第二位图表的、以页面组为单位压缩有效页面组的位图表来搜索包括至少一个有效页面的页面组。随后,控制器110可通过参照与所搜索到的有效页面组相对应的第一位图表来指定有效页面的位置。
因此,控制器110可响应于内部复制事件而高速地搜索有效页面的数据,并且将所搜索到的数据移动到目标页面。
图8是示出根据实施例的数据存储系统1000的示图。
参照图8,数据存储系统1000可包括主机装置1100和数据存储装置1200。在实施例中,数据存储装置1200可被配置成固态驱动器(SSD)。
数据存储装置1200可包括控制器1210、多个非易失性存储器装置1220-0至1220-n、缓冲存储器装置1230、电源1240、信号连接器1101和电源连接器1103。
控制器1210可控制数据存储装置1200的一般操作。控制器1210可包括主机接口单元、控制单元、用作工作存储器的随机存取存储器、错误校正码(ECC)单元和存储器接口单元。在实施例中,控制器1210可被配置为图1和图2所示的控制器110。
主机装置1100可通过信号连接器1101与数据存储装置1200交换信号。信号可包括命令、地址、数据等。
控制器1210可分析并处理从主机装置1100接收的信号。控制器1210可根据用于驱动数据存储装置1200的固件或软件来控制内部功能块的操作。
缓冲存储器装置1230可临时存储待被存储在非易失性存储器装置1220-0至1220-n中的至少一个中的数据。此外,缓冲存储器装置1230可临时存储从非易失性存储器装置1220-0至1220-n中的至少一个读取的数据。根据控制器1210的控制,临时存储在缓冲存储器装置1230中的数据可被传输到主机装置1100或非易失性存储器装置1220-0至1220-n中的至少一个。
非易失性存储器装置1220-0和1220-n可用作数据存储装置1200的存储介质。非易失性存储器装置1220-0至1220-n可分别通过多个通道CH0至CHn与控制器1210联接。一个或多个非易失性存储器装置可联接到一个通道。联接到每个通道的非易失性存储器装置可联接到相同的信号总线和数据总线。
电源1240可将通过电源连接器1103输入的电力提供到数据存储装置1200的控制器1210、非易失性存储器装置1220-0至1220-n和缓冲存储器装置1230。电源1240可包括辅助电源。辅助电源可供应电力以允许数据存储装置1200在发生突然断电时正常终止。辅助电源可包括足以存储所需电荷的大容量电容器。
根据主机装置1100与数据存储装置1200之间的接口方案,信号连接器1101可被配置成各种类型的连接器中的一种或多种。
根据主机装置1100的供电方案,电源连接器1103可被配置为各种类型的连接器中的一种或多种。
图9是示出根据实施例的数据处理系统3000的示图。参照图9,数据处理系统3000可包括主机装置3100和存储器系统3200。
主机装置3100可以诸如印制电路板的板的形式来配置。虽然未示出,但主机装置3100可包括用于执行主机装置的功能的内部功能块。
主机装置3100可包括诸如插座、插槽或连接器的连接端子3110。存储器系统3200可与连接端子3110配合。
存储器系统3200可以诸如印制电路板的板的形式来配置。存储器系统3200可被称为存储器模块或存储卡。存储器系统3200可包括控制器3210、缓冲存储器装置3220、非易失性存储器装置3231和3232、电源管理集成电路(PMIC)3240和连接端子3250。
控制器3210可控制存储器系统3200的一般操作。控制器3210可以与图1和图2所示的控制器110相同的方式来配置。
缓冲存储器装置3220可临时存储待存储在非易失性存储器装置3231和3232中的数据。此外,缓冲存储器装置3220可临时存储从非易失性存储器装置3231和3232读取的数据。临时存储在缓冲存储器装置3220中的数据可根据控制器3210的控制被传输到主机装置3100或非易失性存储器装置3231和3232。
非易失性存储器装置3231和3232可用作存储器系统3200的存储介质。
PMIC 3240可将通过连接端子3250输入的电力提供到存储器系统3200的内部。PMIC 3240可根据控制器3210的控制来管理存储器系统3200的电力。
连接端子3250可联接到主机装置3100的连接端子3110。通过连接端子3250,诸如命令、地址、数据等信号及电力可在主机装置3100与存储器系统3200之间传送。根据主机装置3100与存储器系统3200之间的接口连接方案,连接端子3250可被配置为各种类型中的一种或多种。如图所示,连接端子3250可设置在存储器系统3200的一侧。
图10是示出根据实施例的数据处理系统4000的示图。参照图10,数据处理系统4000可包括主机装置4100和存储器系统4200。
主机装置4100可以诸如印制电路板的板的形式来配置。虽然未示出,但主机装置4100可包括用于执行主机装置的功能的内部功能块。
存储器系统4200可以表面安装型封装的形式来配置。存储器系统4200可通过焊球4250安装到主机装置4100。存储器系统4200可包括控制器4210、缓冲存储器装置4220和非易失性存储器装置4230。
控制器4210可控制存储器系统4200的一般操作。控制器4210可以与图1和图2所示的控制器110相同的方式来配置。
缓冲存储器装置4220可临时存储待存储在非易失性存储器装置4230中的数据。此外,缓冲存储器装置4220可临时存储从非易失性存储器装置4230读取的数据。临时存储在缓冲存储器装置4220中的数据可根据控制器4210的控制被传输到主机装置4100或非易失性存储器装置4230。
非易失性存储器装置4230可用作存储器系统4200的存储介质。
图11是示出根据实施例的包括数据存储装置的网络系统5000的示图。参照图11,网络系统5000可包括通过网络5500联接的服务器系统5300和多个客户端系统5410、5420和5430。
服务器系统5300可响应于来自多个客户端系统5410至5430的请求来服务数据。例如,服务器系统5300可存储由多个客户端系统5410至5430提供的数据。再例如,服务器系统5300可将数据提供到多个客户端系统5410至5430。
服务器系统5300可包括主机装置5100和存储器系统5200。存储器系统5200可被配置为图1所示的数据存储设备10、图8所示的数据存储装置1200、图9所示的存储器系统3200或图10所示的存储器系统4200。
图12是示出诸如根据实施例的数据存储设备10的数据存储装置中包括的非易失性存储器装置300的框图。参照图12,非易失性存储器装置300可包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压生成器350和控制逻辑360。
存储器单元阵列310可包括布置在字线WL1至WLm和位线BL1至BLn彼此相交的区域处的存储器单元MC。
存储器单元阵列310可包括三维存储器阵列。例如,三维存储器阵列具有对于半导体衬底的平坦表面的垂直方向上的堆叠结构。此外,三维存储器阵列意为包括NAND串的结构,其中NAND串中包括的存储器单元垂直于半导体衬底的平坦表面堆叠。
三维存储器阵列的结构不限于上述实施例。可以具有水平方向性以及垂直方向性的高度集成的方式形成存储器阵列结构。在实施例中,在三维存储器阵列的NAND串中,存储器单元在相对于半导体衬底的表面的水平和垂直方向上布置。存储器单元可被不同地间隔开,以提供不同的集成度。
行解码器320可通过字线WL1至WLm与存储器单元阵列310联接。行解码器320可根据控制逻辑360的控制来操作。行解码器320可对由外部装置(未示出)提供的地址进行解码。行解码器320可基于解码结果来选择和驱动字线WL1至WLm。例如,行解码器320可将由电压生成器350提供的字线电压提供到字线WL1至WLm。
数据读取/写入块330可通过位线BL1至BLn与存储器单元阵列310联接。数据读取/写入块330可包括分别对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块330可根据控制逻辑360的控制来操作。根据操作模式,数据读取/写入块330可作为写入驱动器或读出放大器来操作。例如,在写入操作中,数据读取/写入块330可作为,将由外部装置提供的数据存储在存储器单元阵列310中的写入驱动器来操作。再例如,在读取操作中,数据读取/写入块330可作为,从存储器单元阵列310读出数据的读出放大器来操作。
列解码器340可根据控制逻辑360的控制来操作。列解码器340可对由外部装置提供的地址进行解码。列解码器340可基于解码结果来将数据读取/写入块330的分别对应于位线BL1至BLn的读取/写入电路RW1至RWn与数据输入/输出线或数据输入/输出缓冲器联接。
电压生成器350可生成将用于非易失性存储器装置300的内部操作的电压。由电压生成器350生成的电压可被施加到存储器单元阵列310的存储器单元。例如,在编程操作中生成的编程电压可被施加到待执行编程操作的存储器单元的字线。再例如,在擦除操作中生成的擦除电压可被施加到待执行擦除操作的存储器单元的阱区。又例如,在读取操作中生成的读取电压可被施加到待执行读取操作的存储器单元的字线。
控制逻辑360可基于由外部装置提供的控制信号来控制非易失性存储器装置300的一般操作。例如,控制逻辑360可控制非易失性存储器装置300的操作,诸如读取操作、写入操作和擦除操作。
本发明的上述实施例旨在示出而非限制本发明。各种替代方案和等同方案是可能的。本发明不限于本文所描述的实施例。本发明也不限于任何特定类型的半导体装置。鉴于本公开而显而易见的其它添加、删减或修改旨在落入所附权利要求书的范围内。
Claims (15)
1.一种数据存储设备,包括:
存储装置,包括多个平面,所述多个平面包括多个页面;以及
控制器,控制所述存储装置通过以交错方式将所述多个页面分组为页面组来读取数据,对所述多个页面之中存储有效数据的页面作为第一位图表进行管理,并且对通过以所述页面组为单位压缩所述第一位图表而生成的第二位图表进行管理。
2.根据权利要求1所述的数据存储设备,其中通过从所述多个平面中选择具有彼此相同的地址偏移的页面或者具有彼此不同的地址偏移的页面来获得所述页面组。
3.根据权利要求1所述的数据存储设备,其中所述页面组是在读取操作中访问所述存储装置的单位。
4.根据权利要求1所述的数据存储设备,进一步包括存储所述第一位图表的缓冲存储器,其中所述缓冲存储器设置在所述控制器内部或外部。
5.根据权利要求1所述的数据存储设备,进一步包括存储所述第二位图表的工作存储器,其中所述工作存储器设置在所述控制器内部。
6.根据权利要求1所述的数据存储设备,其中所述控制器包括:
有效页面组检测器,响应于内部复制事件,通过参照所述第二位图表来检测被设置为设置位值的至少一个页面组作为有效页面组,并且控制所述存储装置以读取检测到的有效页面组的数据;
有效页面检测器,从与所述检测到的有效页面组相对应的所述第一位图表中检测被设置为设置位值的至少一个有效页面的位置;以及
内部复制器,将从所述检测到的有效页面组中读取的数据之中的在所述有效页面的位置中存储的数据移动到目标页面。
7.一种数据存储设备,包括:
存储装置,包括多个平面,所述多个平面包括多个页面;以及
控制器,控制所述存储装置通过以交错方式对所述多个页面进行分组来读取数据,
其中所述控制器将所述多个页面之中的存储有效数据的页面构成为第一位图表,并且通过以页面组为单位压缩所述第一位图表来构成第二位图表,并且
其中所述控制器通过从所述第一位图表中检测有效页面组中的有效页面的位置来执行内部管理操作,其中基于所述第二位图表来检测所述有效页面组。
8.根据权利要求7所述的数据存储设备,其中所述内部管理操作包括损耗均衡、垃圾收集和读取回收中的至少一个。
9.一种数据存储设备的操作方法,所述数据存储设备包括存储装置和控制器,所述存储装置包括多个平面,所述多个平面包括多个页面,所述控制器控制所述存储装置,所述方法包括:
所述控制器控制所述存储装置通过以交错方式将所述多个页面分组为页面组来读取数据;
所述控制器将所述多个页面之中的存储有效数据的页面构成为第一位图表;以及
所述控制器通过以所述页面组为单位压缩所述第一位图表来构成第二位图表。
10.根据权利要求9所述的方法,其中通过从所述多个平面中选择具有彼此相同的地址偏移的页面或者具有彼此不同的地址偏移的页面来获得所述页面组。
11.根据权利要求9所述的方法,其中所述页面组是在读取操作中访问所述存储装置的单位。
12.根据权利要求9所述的方法,进一步包括:所述控制器将所述第一位图表存储在缓冲存储器中,所述缓冲存储器设置在所述控制器内部或外部。
13.根据权利要求9所述的方法,进一步包括:所述控制器将所述第二位图表存储在工作存储器中,所述工作存储器设置在所述控制器内部。
14.根据权利要求9所述的方法,进一步包括:
响应于内部复制事件,通过参照所述第二位图表,所述控制器检测被设置为设置位值的至少一个页面组作为有效页面组;
所述控制器控制所述存储装置以读取检测到的有效页面组的数据;
所述控制器从与所述检测到的有效页面组相对应的所述第一位图表中检测被设置为设置位值的至少一个页面的位置;以及
所述控制器将从所述检测到的有效页面组中读取的数据之中的在所述有效页面的位置中存储的数据移动到目标页面。
15.一种数据存储设备,包括:
存储装置,包括多个管芯,每个管芯包括多个平面,每个平面包括多个页面;以及
控制器,联接到所述存储装置,并且:
生成多个页面组,每个页面组包括所述多个平面中的相同数量的页面;
控制所述存储装置以读取所述多个页面组的数据;
基于读取结果生成有效页面位图,所述有效页面位图指示所述多个页面组中的每一个页面组的每个页面是包括有效数据还是包括无效数据;
生成多平面页面位图,所述多平面页面位图指示所述多个页面组中的每一个是否包括一个或多个有效页面;并且
使用所述多平面页面位图来将至少一个有效页面中的数据移动到目标页面。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2020-0169201 | 2020-12-07 | ||
KR1020200169201A KR20220080273A (ko) | 2020-12-07 | 2020-12-07 | 데이터 저장 장치 및 그 동작 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114594903A true CN114594903A (zh) | 2022-06-07 |
Family
ID=81803665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110653704.9A Withdrawn CN114594903A (zh) | 2020-12-07 | 2021-06-11 | 数据存储设备及其操作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11593006B2 (zh) |
KR (1) | KR20220080273A (zh) |
CN (1) | CN114594903A (zh) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101533744B1 (ko) | 2008-10-16 | 2015-07-10 | 삼성전자주식회사 | 플래시 메모리 시스템 및 그것의 플래시 변환 계층 설계 방법 |
JP4802284B2 (ja) * | 2010-01-29 | 2011-10-26 | 株式会社東芝 | 半導体記憶装置及びその制御方法 |
US8989507B2 (en) * | 2010-07-05 | 2015-03-24 | International Business Machines Corporation | Bitmap compression for fast searches and updates |
KR102254392B1 (ko) * | 2014-05-12 | 2021-05-25 | 삼성전자주식회사 | 메모리 컨트롤러의 동작 방법 및 불휘발성 메모리 장치 및 메모리 컨트롤러를 포함하는 불휘발성 메모리 시스템 |
KR20180104830A (ko) | 2017-03-14 | 2018-09-27 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 이의 동작 방법 |
TWI646554B (zh) * | 2017-03-28 | 2019-01-01 | 慧榮科技股份有限公司 | 資料儲存裝置以及其操作方法 |
KR102567140B1 (ko) * | 2017-11-24 | 2023-08-16 | 삼성전자주식회사 | 데이터 관리 방법 및 이를 수행하는 저장 장치 |
CN112055843B (zh) * | 2017-12-13 | 2024-02-06 | 美光科技公司 | 同步化nand逻辑到物理表区跟踪 |
EP3729277A4 (en) * | 2017-12-21 | 2021-08-04 | Micron Technology, Inc. | LOGIC-PHYSICAL NON-AND TABLE REGION TRACKING |
-
2020
- 2020-12-07 KR KR1020200169201A patent/KR20220080273A/ko unknown
-
2021
- 2021-04-26 US US17/240,374 patent/US11593006B2/en active Active
- 2021-06-11 CN CN202110653704.9A patent/CN114594903A/zh not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US11593006B2 (en) | 2023-02-28 |
US20220179573A1 (en) | 2022-06-09 |
KR20220080273A (ko) | 2022-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110874188B (zh) | 数据存储装置、其操作方法以及具有其的存储系统 | |
CN111177031B (zh) | 数据存储装置及操作方法和具有数据存储装置的存储系统 | |
CN110390988B (zh) | 数据存储装置、防止读取干扰的操作方法及存储系统 | |
KR20190102781A (ko) | 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 | |
CN111414131B (zh) | 数据存储装置、其操作方法和包括其的存储系统 | |
US11543990B2 (en) | Data storage apparatus with extended lifespan and operation method thereof | |
CN111414311B (zh) | 数据存储装置、其操作方法及其控制器 | |
CN113641299A (zh) | 数据存储设备及其操作方法 | |
CN110389907B (zh) | 电子装置 | |
US11635896B2 (en) | Method and data storage apparatus for replacement of invalid data blocks due to data migration | |
CN111708480B (zh) | 数据存储装置及其操作方法和控制器 | |
CN111258494B (zh) | 数据存储装置及操作方法、具有数据存储装置的存储系统 | |
CN113220216A (zh) | 数据存储设备及其操作方法 | |
CN111752854A (zh) | 数据存储装置及其操作方法 | |
US20190361608A1 (en) | Data storage device and operation method for recovery, and storage system having the same | |
US20210333999A1 (en) | Data storage device, operation method thereof and storage system having the same | |
US10606509B2 (en) | Data storage device managing write tag, writing operation method thereof, and storage system including the same | |
US11593006B2 (en) | Data storage apparatus and method for managing valid data based on bitmap table | |
CN113010092A (zh) | 数据存储设备及其操作方法 | |
CN113467708A (zh) | 电子装置、数据存储装置及其操作方法 | |
US11847332B2 (en) | Data storage apparatus and operating method thereof | |
US11422892B2 (en) | Data storage apparatus and operating method thereof | |
US20220188008A1 (en) | Data storage apparatus and operation method thereof | |
US20200349071A1 (en) | Data storage device, a controller therefor, and an operation method thereof | |
CN116126215A (zh) | 存储器系统及其操作方法和数据处理系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20220607 |
|
WW01 | Invention patent application withdrawn after publication |