KR102567140B1 - 데이터 관리 방법 및 이를 수행하는 저장 장치 - Google Patents

데이터 관리 방법 및 이를 수행하는 저장 장치 Download PDF

Info

Publication number
KR102567140B1
KR102567140B1 KR1020170158832A KR20170158832A KR102567140B1 KR 102567140 B1 KR102567140 B1 KR 102567140B1 KR 1020170158832 A KR1020170158832 A KR 1020170158832A KR 20170158832 A KR20170158832 A KR 20170158832A KR 102567140 B1 KR102567140 B1 KR 102567140B1
Authority
KR
South Korea
Prior art keywords
data
trim
logical block
memory
valid
Prior art date
Application number
KR1020170158832A
Other languages
English (en)
Other versions
KR20190060528A (ko
Inventor
도인환
황주영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170158832A priority Critical patent/KR102567140B1/ko
Priority to US16/037,169 priority patent/US10657041B2/en
Priority to CN201811227730.XA priority patent/CN109840049B/zh
Publication of KR20190060528A publication Critical patent/KR20190060528A/ko
Application granted granted Critical
Publication of KR102567140B1 publication Critical patent/KR102567140B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

데이터 관리 방법에서, 저장 장치는 복수의 메모리 블록들을 포함하는 비휘발성 메모리 장치를 포함한다. 제1 저장 영역에 대한 데이터 컴팩션(data compaction) 동작을 수행하도록, 복사 후 트림 커맨드를 외부 호스트로부터 수신한다. 복사 후 트림 커맨드에 기초하여 제1 저장 영역에 포함되는 유효 데이터들을 내부적으로 제2 저장 영역에 복사한다. 복사 후 트림 커맨드를 기초로 논리-물리 어드레스 맵핑 테이블 및 유효 페이지 비트맵을 업데이트하는 트림(TRIM) 동작을 수행한다.

Description

데이터 관리 방법 및 이를 수행하는 저장 장치{METHOD OF MANAGING DATA AND STORAGE DEVICE PERFORMING THE SAME}
본 발명은 저장 장치에 관한 것으로서, 더욱 상세하게는 데이터 관리 방법 및 상기 데이터 관리 방법을 수행하는 저장 장치에 관한 것이다.
최근에는 메모리 장치를 이용하는 솔리드 스테이트 드라이브(solid state drive; SSD)와 같은 저장 장치가 널리 사용되고 있다. 상기와 같은 저장 장치는 기계적인 구동부가 없어 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 상기와 같은 저장 장치는 비휘발성 메모리 장치를 포함할 수 있다. 플래시 메모리와 같은 비휘발성 메모리 장치는, 이미 기입된 데이터에 대한 업데이트가 필요하면 종전 데이터는 무효 처리를 하고 업데이트된 데이터를 새로운 공간에 기입하는 방식으로 동작하며, 무효화된 데이터가 늘어나게 되면 해당 영역을 회수하기 위한 데이터 컴팩션(data compaction) 또는 가비지 컬렉션(garbage collection)을 수행할 필요가 있다.
본 발명의 일 목적은 데이터를 효율적으로 관리/최적화할 수 있는 데이터 관리 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 데이터 관리 방법을 수행하여 데이터를 효율적으로 관리/최적화할 수 있는 저장 장치를 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 데이터 관리 방법에서, 저장 장치는 복수의 메모리 블록들을 포함하는 비휘발성 메모리 장치를 포함한다. 제1 저장 영역에 대한 데이터 컴팩션(data compaction) 동작을 수행하도록, 복사 후 트림(TRIM-after-COPY) 커맨드를 외부 호스트로부터 수신한다. 상기 복사 후 트림 커맨드에 기초하여 상기 제1 저장 영역에 포함되는 유효 데이터들을 내부적으로 제2 저장 영역에 복사한다. 상기 복사 후 트림 커맨드를 기초로 논리-물리 어드레스 맵핑 테이블(logical-to-physical address mapping table) 및 유효 페이지 비트맵(valid page bitmap)을 업데이트하는 트림(TRIM) 동작을 수행한다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 데이터 관리 방법에서, 저장 장치는 복수의 메모리 블록들을 포함하는 비휘발성 메모리 장치를 포함한다. 제1 저장 영역에 대한 데이터 복사 동작을 수행하도록, 복사 커맨드를 외부 호스트로부터 수신한다. 상기 복사 커맨드에 기초하여 상기 제1 저장 영역에 포함되는 유효 데이터들을 내부적으로 제2 저장 영역에 복사한다. 상기 유효 데이터들의 복사 동작이 수행됨에 따라, 상기 유효 데이터들의 논리 어드레스 및 물리 어드레스가 한 번에 변경된다.
상기 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 저장 장치는 비휘발성 메모리 장치 및 스토리지 컨트롤러를 포함한다. 상기 비휘발성 메모리 장치는 복수의 메모리 블록들을 포함한다. 상기 스토리지 컨트롤러는 상기 비휘발성 메모리 장치를 제어한다. 제1 저장 영역에 대한 데이터 컴팩션(data compaction) 동작을 수행하도록, 상기 스토리지 컨트롤러는 복사 후 트림(TRIM-after-COPY) 커맨드를 외부 호스트로부터 수신한다. 상기 복사 후 트림 커맨드에 기초하여 상기 제1 저장 영역에 포함되는 유효 데이터들이 내부적으로 제2 저장 영역에 복사된다. 상기 스토리지 컨트롤러는 상기 복사 후 트림 커맨드를 기초로 논리-물리 어드레스 맵핑 테이블(logical-to-physical address mapping table) 및 유효 페이지 비트맵(valid page bitmap)을 업데이트하는 트림(TRIM) 동작을 수행한다.
상기와 같은 본 발명의 실시예들에 따른 데이터 관리 방법 및 이를 수행하는 저장 장치는, 데이터 독출/기입 커맨드 및 트림 커맨드가 하나로 통합된 복사 후 트림 커맨드에 기초하여 데이터 컴팩션 동작의 효율을 개선할 수 있다. 구체적으로, 로그 구조 방식으로 데이터가 관리되는 저장 장치에서, 복사 후 트림 커맨드에 기초하여 유효 데이터를 내부적으로 복사하고 이와 동시에 논리-물리 어드레스 맵핑 테이블 및 유효 비트맵을 업데이트할 수 있다. 또한, 트림 동작이 요청된 트림 시퀀셜 논리 블록 어드레스 구간의 정보에 기초하여 논리-물리 어드레스 맵핑 테이블 및 유효 페이지 비트맵을 한 번에 또는 일괄 업데이트할 수 있다. 따라서, 데이터 컴팩션 동작 시에 호스트의 소프트웨어 성능 개선 및 비용 저감, 호스트와 저장 장치 사이의 인터페이스 대역폭 비용 저감 효과를 기대할 수 있고, 트림 동작을 효율적으로 수행할 수 있으며, 트림 동작의 비용을 최소화할 수 있다.
또한, 본 발명의 실시예들에 따른 데이터 관리 방법 및 이를 수행하는 저장 장치는, 데이터 독출 및 기입 커맨드가 하나로 통합된 복사 커맨드에 기초하여 데이터 복사 동작을 효율적으로 수행할 수도 있다.
도 1은 본 발명의 실시예들에 따른 데이터 관리 방법을 나타내는 순서도이다.
도 2, 3a, 3b 및 3c는 본 발명의 실시예들에 따른 데이터 관리 방법을 설명하기 위한 도면들이다.
도 4는 본 발명의 실시예들에 따른 데이터 관리 방법에서 사용되는 복사 후 트림 커맨드의 일 예를 나타내는 도면이다.
도 5는 도 1의 트림 동작을 수행하는 단계의 일 예를 나타내는 순서도이다.
도 6은 도 5의 트림 동작에서 이용되는 블록별 최장 시퀀셜 논리 블록 어드레스 구간 테이블의 일 예를 나타내는 도면이다.
도 7 및 8은 본 발명의 실시예들에 따른 데이터 관리 방법을 나타내는 순서도들이다.
도 9는 본 발명의 실시예들에 따른 저장 장치를 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.
도 10은 도 9의 저장 장치에 포함되는 비휘발성 메모리 장치의 일 예를 나타내는 블록도이다.
도 11a 및 11b는 도 10의 비휘발성 메모리 장치에 포함되는 메모리 셀 어레이의 예를 나타내는 회로도들이다.
도 12는 도 9의 저장 장치에 포함되는 스토리지 컨트롤러의 일 예를 나타내는 블록도이다.
도 13은 도 9의 컴퓨팅 시스템에 포함되는 호스트의 일 예를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 데이터 관리 방법을 나타내는 순서도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 데이터 관리(data management) 방법은, 복수의 메모리 블록들을 포함하는 비휘발성 메모리 장치를 포함하는 저장 장치에 의해 수행된다.
제1 저장 영역에 대한 데이터 컴팩션(data compaction) 동작을 수행하도록, 복사 후 트림(TRIM-after-COPY) 커맨드를 외부 호스트로부터 수신한다(단계 S100). 상기 데이터 컴팩션 동작은 상기 제1 저장 영역 내에 무효화된 데이터가 늘어나게 되는 경우에 해당 영역을 회수하기 위한 동작을 나타낸다. 상기 데이터 컴팩션 동작을 수행할 상기 제1 저장 영역은 상기 외부 호스트에 의해 선정될 수 있다. 상기 복사 후 트림 커맨드는 데이터 독출 커맨드, 데이터 기입 커맨드 및 트림 커맨드가 하나로 통합된 커맨드를 나타내며, 도 4를 참조하여 상세하게 후술하도록 한다.
상기 복사 후 트림 커맨드에 기초하여 상기 제1 저장 영역에 포함되는 유효 데이터들을 내부적으로 제2 저장 영역에 복사한다(단계 S200). 상기 유효 데이터들을 내부적으로 복사한다는 것은, 상기 유효 데이터들이 상기 외부 호스트를 경유하지 않고 상기 저장 장치 내에서 상기 제1 저장 영역에서 상기 제2 저장 영역으로 직접 복사되는 것을 나타낼 수 있다. 예를 들어, 상기 제2 저장 영역은 상기 제1 저장 영역과는 논리적 및 물리적으로 서로 다른 영역일 수 있다. 상기 유효 데이터들의 복사 동작에 대해서는 도 3a 및 3b를 참조하여 상세하게 후술하도록 한다.
상기 복사 후 트림 커맨드를 기초로 논리-물리 어드레스 맵핑 테이블(logical-to-physical address mapping table) 및 유효 페이지 비트맵(valid page bitmap)을 업데이트하는 트림(TRIM)(이 용어는 일반적으로 대문자로 쓰이지만, 약어(abbreviation)나 두문자어(acronym)는 아님) 동작을 수행한다(단계 S300). 상기 트림 동작은 특정 데이터에 대한 삭제 요청이 있는 경우에, 저장된 데이터의 실질적인 삭제 없이 메타 데이터만을 처리하는 것을 나타내며, 이에 따라 해당 데이터에 대한 삭제 동작이 빠르게 수행된 것으로 인식될 수 있다. 상기 트림 동작에 대해서는 도 3c를 참조하여 상세하게 후술하도록 한다.
단계 S300에서 상기 논리-물리 어드레스 맵핑 테이블 및 상기 유효 페이지 비트맵이 업데이트된다는 것은, 상기 복사된 유효 데이터들의 논리 어드레스 및 물리 어드레스를 업데이트하는 것을 나타낼 수 있다. 다시 말하면, 상기 유효 데이터들의 복사 동작 및 상기 트림 동작이 수행됨에 따라, 상기 유효 데이터들의 논리 어드레스 및 물리 어드레스가 한 번에 변경될 수 있다.
일 실시예에서, 상기 저장 장치는 멀티 스트림(multi-stream) 방식으로 동작할 수 있다. 상기 멀티 스트림 방식은 상기 복수의 메모리 블록들에 기입되는 복수의 데이터들을 복수의 스트림들로 구분하여 관리하고 하나의 메모리 블록에 하나의 스트림의 데이터들을 기입하는 방식을 나타낸다. 다시 말하면, 상기 멀티 스트림 방식으로 동작하는 상기 저장 장치에 포함되는 하나의 메모리 블록은 동일한 스트림의 데이터들만을 저장할 수 있다.
일반적으로, 특정한 종류의 데이터들은 동일 또는 유사한 수명(lifetime 또는 lifecycle)을 가지는 경향이 있고, 동일 또는 유사한 시점에서 무효화(invalidate)되는 경향이 있다. 이 때, 상기 멀티 스트림 방식을 활용하는 경우에, 동일 또는 유사한 수명 및 무효화 경향을 가지는 데이터들을 동일한 스트림으로 설정하고 물리적으로 동일한 메모리 블록에 저장하여, 동일 시간 대에 유효화 되었다가 한 번에 무효화 되도록 유도함으로써, 저장 장치의 성능 및 내구성을 향상시킬 수 있다. 이러한 멀티 스트림 방식은 스트림 지시(stream directives) 방식으로 부를 수도 있으며, 표준화되어 있다.
다른 실시예에서, 상기 저장 장치는 호스트의 데이터 영역과 상기 저장 장치의 메모리 블록 사이에 정렬(alignment)이 맞는 임의의 구동 방식으로 동작할 수 있으며, 이에 대해서는 후술하도록 한다.
본 발명의 실시예들에 따른 데이터 관리 방법에서는, 데이터 독출/기입 커맨드와 트림 커맨드가 하나로 통합된 상기 복사 후 트림 커맨드에 기초하여 상기 데이터 컴팩션 동작을 효율적으로 수행할 수 있으며, 따라서 저장 장치를 최적의 성능으로 효율적으로 관리할 수 있다.
도 2, 3a, 3b 및 3c는 본 발명의 실시예들에 따른 데이터 관리 방법을 설명하기 위한 도면들이다.
도 2를 참조하면, 본 발명의 실시예들에 따른 데이터 관리 방법은 호스트(10) 및 저장 장치(20)에 의해 수행된다. 도 2는 호스트(10) 및 저장 장치(20)의 소프트웨어 계층 구조를 개념적으로 도시하고 있으며, 이들의 하드웨어 구조에 대해서는 도 10 내지 13을 참조하여 후술하도록 한다.
호스트(10)는 어플리케이션(11) 및 파일 시스템(13)을 포함하고, 저장 장치(20)는 플래시 변환 계층(flash translation layer; FTL)(21) 및 적어도 하나의 비휘발성 메모리 장치(27)를 포함할 수 있다. 호스트(10) 측의 어플리케이션(11) 및 파일 시스템(13)은 상위 레벨(high level)이라고 부를 수 있고, 저장 장치(20) 측의 플래시 변환 계층(21) 및 비휘발성 메모리 장치(27)는 하위 레벨(low level)이라고 부를 수 있다.
어플리케이션(11)은 응용 프로그램(application program)이라고도 하며, 운영 체제 상에서 실행되는 소프트웨어일 수 있다. 예를 들어, 어플리케이션(11)은 파일(file)의 생성, 복사 및 삭제 동작을 지원하도록 프로그램 되어 있을 수 있다. 파일 시스템(13)은 호스트(10)에서 사용되는 파일을 관리할 수 있다. 예를 들어, 파일 시스템(13)은 저장 공간에 데이터를 로그(log) 형태로 저장하는 로그 구조(log-structured) 방식으로 데이터를 관리할 수 있다.
플래시 변환 계층(21)은 호스트(10)로부터 제공되는 논리 어드레스를 비휘발성 메모리 장치(27)의 물리 어드레스로 변환하고, 비휘발성 메모리 장치(27)에 저장된 데이터를 관리할 수 있다. 비휘발성 메모리 장치(27)는 데이터 기입, 독출, 소거 동작 등을 수행할 수 있다. 도 10을 참조하여 후술하는 것처럼, 비휘발성 메모리 장치(27)는 복수의 메모리 블록들을 포함하고, 각 메모리 블록은 복수의 페이지들을 포함할 수 있다.
플래시 변환 계층(21)은 상기 논리 어드레스를 상기 물리 어드레스로 변환하기 위한 논리-물리 어드레스 맵핑 테이블(L2P table)(23) 및 각 메모리 블록 내의 유효 페이지들에 대한 비트맵을 나타내는 유효 비트맵(25)을 포함할 수 있다. 유효 비트맵(25)은 유효 페이지 비트맵 및/또는 유효 블록 비트맵을 포괄하는 개념일 수 있다.
일 실시예에서, 논리-물리 어드레스 맵핑 테이블(23) 및 유효 비트맵(25)은 메타(meta) 데이터의 형태로 제공될 수 있다.
도 2 및 3a를 참조하면, 호스트(10)의 제1 데이터 영역(extent)(EXTA)은 유효 데이터(VD)와 무효 데이터(IVD)를 포함하고, 제1 데이터 영역(EXTA)에 대응하는 저장 장치(20)의 제1 메모리 블록(BLKA)은 제1 데이터 영역(EXTA)과 유사하게 유효 데이터(VD)와 무효 데이터(IVD)를 포함한다. 제1 데이터 영역(EXTA)은 논리적인 영역으로, 호스트(10)는 도 3a에 도시된 위치 및 배열과 같이 데이터들(VD, IVD)이 저장되어 있음을 인식하고 있으면 충분하며, 실제로 데이터들(VD, IVD)이 호스트(10)에 저장되어 있지는 않을 수 있다. 제1 메모리 블록(BLKA)은 데이터들(VD, IVD)이 실제로 저장된 영역을 나타낼 수 있다.
일반적으로, 호스트(10)는 저장 장치(20)의 저장 공간이 처음부터 끝까지 일렬로 배열된 것으로 인식하여 데이터를 관리할 수 있으나, 실제로 저장 장치(20)의 저장 공간은 호스트가 인식하고 있는 것과는 다른 방식으로 배열되어 있으며, 따라서 호스트(10)가 인식하는 데이터의 배열과 저장 장치(20)에 저장된 데이터의 배열이 서로 상이할 수 있다. 하지만, 상기 멀티 스트림 방식을 활용하는 경우에 동일한 스트림으로 설정된 데이터를 물리적으로 동일한 메모리 블록에 저장하므로, 도 3a에 도시된 데이터 구성이 가능하며, 따라서 본 발명의 적용이 용이할 수 있다. 한편, 본 발명은 상기 멀티 스트림 방식에 한정되지 않으며, 도 3a에 도시된 것처럼 호스트(10)의 데이터 영역(예를 들어, EXTA)과 저장 장치(20)의 메모리 블록(예를 들어, BLKA) 사이에 정렬이 맞는 임의의 구동 방식에 대해서도 적용될 수 있다.
호스트(10)는 제1 저장 영역을 상기 데이터 컴팩션 동작의 대상으로 선정하고, 상기 데이터 컴팩션 동작을 수행하기 위해 복사 후 트림 커맨드(TAC_CMD)를 저장 장치(20)에 제공한다. 다시 말하면, 저장 장치(20)는 호스트(10)로부터 복사 후 트림 커맨드(TAC_CMD)를 수신한다. 상기 제1 저장 영역은 호스트(10)의 제1 데이터 영역(EXTA) 및 저장 장치(20)의 제1 메모리 블록(BLKA)을 포괄하는 개념으로 이해할 수 있을 것이다. 예를 들어, 다양한 알고리즘 중 하나에 기초하여 상기 제1 저장 영역이 상기 데이터 컴팩션 동작의 대상으로 선정될 수 있다.
도 2 및 3b를 참조하면, 저장 장치(20)는 복사 후 트림 커맨드(TAC_CMD)에 기초하여 상기 제1 저장 영역의 유효 데이터(VD)를 내부적으로 제2 저장 영역으로 복사한다. 상기 제1 저장 영역과 유사하게, 상기 제2 저장 영역은 호스트(10)의 제2 데이터 영역(EXTB) 및 저장 장치(20)의 제2 메모리 블록(BLKB)을 포괄하는 개념으로 이해할 수 있을 것이다. 상기 제2 저장 영역은 비어있는 프리(free) 저장 영역일 수 있다. 다시 말하면, 제2 데이터 영역(EXTB)은 프리 데이터 영역이고, 제2 메모리 블록(BLKB)은 프리 메모리 블록일 수 있다.
구체적으로, 제1 메모리 블록(BLKA)의 유효 데이터(VD)는, 제1 메모리 블록(BLKA)에서 독출되어 제2 데이터 영역(EXTB)에 저장된 후에 제2 데이터 영역(EXTB)에서 제2 메모리 블록(BLKB)으로 전송되어 제2 메모리 블록(BLKB)에 저장되지 않으며, 제1 메모리 블록(BLKA)에서 독출되어 곧바로 제2 메모리 블록(BLKB)으로 전송되어 제2 메모리 블록(BLKB)에 저장될 수 있다. 예를 들어, 유효 데이터(VD)에 대응하는 제1 메모리 블록(BLKA)의 유효 페이지들을 독출하여, 제2 메모리 블록(BLKB)에 기입할 수 있다. 다시 말하면, 호스트(10)와 저장 장치(20) 사이에 유효 데이터(VD)의 전송이 일어나지 않으며, 유효 데이터(VD)는 제1 메모리 블록(BLKA)에서 제2 메모리 블록(BLKB)으로 직접 전송될 수 있다. 도 3b에서 제2 데이터 영역(EXTB)이 유효 데이터(VD)를 포함하도록 도시한 것은, 호스트(10)가 유효 데이터(VD)의 복사를 인식하고 있는 것일 뿐, 실제로 유효 데이터(VD)가 호스트(10) 내의 제2 데이터 영역(EXTB)에 저장되어 있지는 않을 수 있다. 제2 메모리 블록(BLKB)은 유효 데이터(VD)가 실제로 복사되어 저장된 영역을 나타낼 수 있다.
도 2 및 3c를 참조하면, 저장 장치(20)는 복사 후 트림 커맨드(TAC_CMD)를 기초로 논리-물리 어드레스 맵핑 테이블(23) 및 유효 비트맵(25)(즉, 유효 페이지 비트맵)을 업데이트하는 트림 동작을 수행한다. 예를 들어, 유효 데이터(VD)의 논리 어드레스 및 물리 어드레스를 상기 제1 저장 영역(즉, 제1 데이터 영역(EXTA) 및 제1 메모리 블록(BLKA))의 어드레스에서 상기 제2 저장 영역(즉, 제2 데이터 영역(EXTB) 및 제2 메모리 블록(BLKB))의 어드레스로 변경할 수 있다. 예를 들어, 논리-물리 어드레스 맵핑 테이블(23) 및 유효 비트맵(25)은 블록 단위로 업데이트될 수 있다.
상술한 것처럼 논리-물리 어드레스 맵핑 테이블(23) 및 유효 비트맵(25)이 업데이트되면, 상기 제1 저장 영역이 사용된 저장 영역에서 프리 저장 영역으로 회수될 수 있다. 예를 들어, 호스트(10)는 제1 데이터 영역(EXTA)에서 데이터들(VD, IVD)이 삭제된 것으로 인식할 수 있다. 다만, 상기 트림 동작이 수행되더라도 제1 메모리 블록(BLKA)에 저장되어 있던 데이터들(VD, IVD)이 실제로 삭제되지는 않을 수 있다. 예를 들어, 도 3c에서 제1 메모리 블록(BLKA)이 데이터들(VD, IVD)을 포함하기 않도록 도시한 것은, 삭제 요청된 제1 메모리 블록(BLKA)을 무효(invalid)로 마킹(marking)한 것을 나타낼 수 있으며, 제1 메모리 블록(BLKA)에 대한 데이터 소거 동작은 상기 데이터 컴팩션 동작이 완료된 이후에 제1 메모리 블록(BLKA)에 실제로 데이터를 기입하고자 하는 경우에 수행될 수 있다.
종래의 저장 장치는 데이터 컴팩션 동작을 수행하는 경우에, 호스트와 저장 장치 사이의 커맨드 처리 비용, 데이터 전송 비용, 트림 요청 처리 비용 등을 동반하는 문제가 있었다. 예를 들어, 도 3a에 도시된 데이터 컴팩션 동작이 수행되기 이전의 상태에서, 종래의 저장 장치는 독출 커맨드를 수신하고, 제1 메모리 블록(BLKA)의 유효 데이터(VD)를 독출하여 호스트의 제2 데이터 영역(EXTB)에 실제로 전송하고, 기입 커맨드 및 제2 데이터 영역(EXTB)에 저장된 유효 데이터(VD)를 수신하고, 수신된 유효 데이터(VD)를 제2 메모리 블록(BLKB)에 저장하고, 트림 커맨드를 수신하고, 논리-물리 어드레스 맵핑 테이블(23) 및 유효 비트맵(25)을 업데이트하였으며, 따라서 상기 데이터 컴팩션 동작의 처리 비용 및 시간이 증가하였다.
본 발명의 실시예들에 따른 데이터 관리 방법에서는, 데이터 독출/기입 커맨드 및 트림 커맨드가 하나로 통합된 복사 후 트림 커맨드(TAC_CMD)에 기초하여 상기 데이터 컴팩션 동작의 효율을 개선할 수 있다. 구체적으로, 상기 로그 구조 방식으로 데이터가 관리되는 저장 장치에서, 복사 후 트림 커맨드(TAC_CMD)에 기초하여 유효 데이터(VD)를 내부적으로 복사하고 이와 동시에 논리-물리 어드레스 맵핑 테이블(23) 및 유효 비트맵(25)을 업데이트할 수 있다. 따라서, 상기 데이터 컴팩션 동작의 오버헤드(overhead)를 개선할 수 있고, 상기 데이터 컴팩션 동작 시에 호스트(10)의 소프트웨어 성능 개선 및 비용 저감, 호스트(10)와 저장 장치(20) 사이의 인터페이스 대역폭(bandwidth) 비용 저감 효과를 기대할 수 있다.
도 4는 본 발명의 실시예들에 따른 데이터 관리 방법에서 사용되는 복사 후 트림 커맨드의 일 예를 나타내는 도면이다.
도 4를 참조하면, 복사 후 트림 커맨드(TAC_CMD)는 동작 코드(OP_CD), 제1 어드레스 정보(TRIM_RNG) 및 제2 어드레스 정보(COPY_RNG)를 포함할 수 있다.
동작 코드(OP_CD)는 복사 후 트림 커맨드(TAC_CMD)를 나타내기 위한 임의의 코드일 수 있다.
제1 어드레스 정보(TRIM_RNG)는 도 1, 3a 및 3c를 참조하여 상술한 상기 트림 동작과 관련된 어드레스 정보를 나타낼 수 있다. 구체적으로, 제1 어드레스 정보(TRIM_RNG)는 상기 트림 동작의 대상을 나타내는 트림 시퀀셜(sequential) 논리 블록 어드레스(logical block address; LBA) 구간의 정보를 포함할 수 있다. 다시 말하면, 상기 트림 동작이 요청된 저장 영역은 순차적으로 할당된 논리 블록 어드레스 구간에 대응할 수 있다.
상기 트림 시퀀셜 논리 블록 어드레스 구간의 정보는 상기 트림 시퀀셜 논리 블록 어드레스 구간의 시작 논리 블록 어드레스(ST_LBA) 및 연속된 길이(LBA_L)를 포함할 수 있다. 예를 들어, 제1 어드레스 정보(TRIM_RNG)가 [1000, 256]과 같이 제공되는 경우에, 상기 트림 시퀀셜 논리 블록 어드레스 구간의 시작 논리 블록 어드레스(ST_LBA)가 "1000"이고 길이(LBA_L)가 "256"임을 나타낼 수 있다.
제2 어드레스 정보(COPY_RNG)는 도 1, 3a 및 3b를 참조하여 상술한 상기 유효 데이터들의 복사 동작과 관련된 어드레스 정보를 나타낼 수 있다. 구체적으로, 제2 어드레스 정보(COPY_RNG)는 상기 유효 데이터들이 저장되어 있는 소스(source) 논리 블록 어드레스(SRC_LBA) 및 상기 유효 데이터들을 복사하고자 하는 목적지(destination) 논리 블록 어드레스(DST_LBA)를 포함할 수 있다. 예를 들어, 소스 논리 블록 어드레스(SRC_LBA)는 상기 제1 저장 영역의 논리 블록 어드레스일 수 있고, 목적지 논리 블록 어드레스(DST_LBA)는 상기 제2 저장 영역의 논리 블록 어드레스일 수 있다.
도 5는 도 1의 트림 동작을 수행하는 단계의 일 예를 나타내는 순서도이다. 도 6은 도 5의 트림 동작에서 이용되는 블록별 최장 시퀀셜 논리 블록 어드레스 구간 테이블의 일 예를 나타내는 도면이다.
도 1, 4, 5 및 6을 참조하면, 상기 논리-물리 어드레스 맵핑 테이블 및 상기 유효 페이지 비트맵을 업데이트하는 상기 트림 동작을 수행하는데 있어서(단계 S300), 미리 기록된 최장 시퀀셜 논리 블록 어드레스 구간의 정보와 상기 트림 동작의 대상을 나타내는(즉, 상기 트림 동작이 요청된) 상기 트림 시퀀셜 논리 블록 어드레스 구간의 정보를 비교할 수 있다(단계 S310).
일 실시예에서, 데이터 기입 시에 상기 최장 시퀀셜 논리 블록 어드레스 구간의 정보를 기록할 수 있다. 예를 들어, 도 6에 도시된 것처럼, 각 메모리 블록에 대한 최장 시퀀셜 논리 블록 어드레스 구간의 정보(MAX_SQ_RNG)를 블록별 최장 시퀀셜 논리 블록 어드레스 구간 테이블(BMT)의 형태로 관리할 수 있고, 각 메모리 블록에 대해 상기 데이터 기입이 최초로 요청되는 시점에 각 메모리 블록에 대한 최장 시퀀셜 논리 블록 어드레스 구간의 정보(MAX_SQ_RNG)를 블록별 최장 시퀀셜 논리 블록 어드레스 구간 테이블(BMT)에 기록할 수 있다.
일 실시예에서, 최장 시퀀셜 논리 블록 어드레스 구간의 정보(MAX_SQ_RNG)는 상기 최장 시퀀셜 논리 블록 어드레스 구간의 연속된 길이(LBA_L), 시작 논리 블록 어드레스(ST_LBA) 및 시작 논리 블록 어드레스(ST_LBA)에 대응하는 시작 물리 어드레스(ST_PPN)를 포함할 수 있다. 예를 들어, 시작 물리 어드레스(ST_PPN)는 물리 페이지 번호(physical page number) 및/또는 물리 블록 번호(physical block number)를 포함할 수 있다. 예를 들어, 제K(K는 자연수) 메모리 블록에 대한 최장 시퀀셜 논리 블록 어드레스 구간의 정보(MAX_SQ_RNG)가 [1000, 256, CH0/BNK0/BLK1/PG0]과 같이 기록되어 있는 경우에, 상기 제K 메모리 블록에 대한 상기 최장 시퀀셜 논리 블록 어드레스 구간의 시작 논리 블록 어드레스(ST_LBA)가 "1000"이고 길이(LBA_L)가 "256"이며 시작 물리 어드레스(ST_PPN)의 채널, 뱅크, 메모리 블록 및 페이지가 각각 "CH0", "BNK0", "BLK1" 및 "PG0"임을 나타낼 수 있다.
상기 최장 시퀀셜 논리 블록 어드레스 구간이 상기 트림 시퀀셜 논리 블록 어드레스 구간에 포함되는 경우에, 즉 상기 트림 시퀀셜 논리 블록 어드레스 구간이 상기 최장 시퀀셜 논리 블록 어드레스 구간을 포함하는 경우에(단계 S320: 예), 상기 논리-물리 어드레스 맵핑 테이블 및 상기 유효 페이지 비트맵을 한 번에 업데이트할 수 있다(단계 S330). 예를 들어, 메모리 설정 라이브러리(memory set (memset) library) 연산 또는 하드웨어를 활용한 DMA(direct memory access) 연산에 기초하여 상기 논리-물리 어드레스 맵핑 테이블 및 상기 유효 페이지 비트맵이 일괄 업데이트될 수 있다. 상기 메모리 설정 라이브러리 연산 및/또는 상기 DMA 연산은 호스트(10)에 의해 수행될 수 있다.
상술한 것처럼 상기 논리-물리 어드레스 맵핑 테이블 및 상기 유효 페이지 비트맵을 일괄 업데이트할 수 있도록, 블록별 최장 시퀀셜 논리 블록 어드레스 구간 테이블(BMT)은 각 메모리 블록에 대한 일괄 업데이트 정보를 포함할 수 있다. 예를 들어, 상기 제K 메모리 블록에 대해 일괄 업데이트되는 논리-물리 어드레스 맵핑 테이블 정보(L2P_INF_K) 및 유효 비트맵 정보(VBMP_INF_K)를 포함할 수 있다. 이 때, 시퀀셜 논리 블록 어드레스에 대한 유효 비트맵 정보 및 논리-물리 어드레스 맵핑 테이블 정보는 서로 인접해 있도록 메타 구성되어 있어야 상기 일괄 업데이트가 수행될 수 있다.
상기 최장 시퀀셜 논리 블록 어드레스 구간이 상기 트림 시퀀셜 논리 블록 어드레스 구간에 포함되지 않는 경우에(단계 S320: 아니오), 상기 논리-물리 어드레스 맵핑 테이블 및 상기 유효 페이지 비트맵을 비트(bit) 또는 바이트(byte) 단위로 업데이트할 수 있다(단계 S340).
일 실시예에서, 블록별 최장 시퀀셜 논리 블록 어드레스 구간 테이블(BMT)은 메타 데이터의 형태로 제공될 수 있다.
종래의 저장 장치는 트림 동작을 수행하는 경우에(즉, 트림 커맨드를 수신하는 경우에), 상기 트림 동작이 요청된 영역이 순차적으로 할당된(즉, sequential) 논리 블록 어드레스 구간이라 하더라도, 저장 장치 내부의 논리 페이지 맵핑 단위(예를 들어, 4KB, 8KB 등)로 상기 트림 동작이 요청된 영역에 해당되는 논리-물리 어드레스 맵핑 테이블 및 유효 페이지 비트맵을 차례로 업데이트 하였으며, 실행 시간 측면에서 실시간으로 처리하기 어려운 수준의 프로세싱 비용을 초래하는 문제가 있었다.
본 발명의 실시예들에 따른 데이터 관리 방법에서는, 상기 최장 시퀀셜 논리 블록 어드레스 구간이 상기 트림 시퀀셜 논리 블록 어드레스 구간에 포함되는 경우에, 상기 논리-물리 어드레스 맵핑 테이블 및 상기 유효 페이지 비트맵을 한 번에 또는 일괄(예를 들어, 블록 단위로) 업데이트할 수 있다. 따라서, 저장 장치(20) 내부에서 상기 트림 동작을 효율적으로 수행할 수 있고, 상기 트림 동작의 비용을 최소화할 수 있다.
도 7 및 8은 본 발명의 실시예들에 따른 데이터 관리 방법을 나타내는 순서도들이다.
도 7을 참조하면, 본 발명의 실시예들에 따른 데이터 관리 방법은, 복수의 메모리 블록들을 포함하는 비휘발성 메모리 장치를 포함하는 저장 장치에 의해 수행된다.
도 7의 단계 S100, S200 및 S300은 도 1의 단계 S100, S200 및 S300과 각각 실질적으로 동일할 수 있으며, 중복되는 설명은 생략하도록 한다.
상기 트림 동작이 수행된 이후에, 상기 제1 저장 영역에 대한 데이터 소거 동작을 수행할 수 있다(단계 S400). 예를 들어, 상기 제1 저장 영역에 대응하는 제1 메모리 블록(예를 들어, 도 3c의 BLK1)에 대한 데이터 소거 동작이 수행될 수 있다. 도 1의 실시예와 다르게, 도 7의 실시예에서는 상기 트림 동작과 상기 데이터 소거 동작이 실질적으로 동시에 수행될 수 있다.
도 8을 참조하면, 본 발명의 실시예들에 따른 데이터 관리 방법은, 복수의 메모리 블록들을 포함하는 비휘발성 메모리 장치를 포함하는 저장 장치에 의해 수행된다.
제1 저장 영역에 대한 데이터 복사 동작을 수행하도록, 복사 커맨드를 외부 호스트로부터 수신한다(단계 S1100). 상기 데이터 복사 동작은 상기 제1 저장 영역 내의 유효 데이터들을 독출하여 다른 저장 영역에 기입하는 동작을 나타낸다. 상기 복사 커맨드는 데이터 독출 커맨드 및 데이터 기입 커맨드가 하나로 통합된 커맨드를 나타낼 수 있다.
상기 복사 커맨드에 기초하여 상기 제1 저장 영역에 포함되는 유효 데이터들을 내부적으로 제2 저장 영역에 복사한다(단계 S1200). 상기 유효 데이터들을 내부적으로 복사한다는 것은, 상기 유효 데이터들이 상기 외부 호스트를 경유하지 않고 상기 저장 장치 내에서 상기 제1 저장 영역에서 상기 제2 저장 영역으로 직접 복사되는 것을 나타낼 수 있다. 예를 들어, 상기 제2 저장 영역은 상기 제1 저장 영역과는 논리적 및 물리적으로 서로 다른 영역일 수 있다. 상기 유효 데이터들의 복사 동작은 도 3a 및 3b를 참조하여 상술한 것과 실질적으로 동일할 수 있다.
일 실시예에서, 상기 복사 커맨드는 동작 코드 및 어드레스 정보를 포함할 수 있다. 상기 동작 코드는 상기 복사 커맨드를 나타내기 위한 임의의 코드이고, 상기 어드레스 정보는 상기 유효 데이터들이 저장되어 있는 소스 논리 블록 어드레스 및 상기 유효 데이터들을 복사하고자 하는 목적지 논리 블록 어드레스를 포함할 수 있다. 다시 말하면, 상기 복사 커맨드는 도 4에 도시된 복사 후 트림 커맨드(TAC_CMD)와 유사하며, 다만 복사 후 트림 커맨드(TAC_CMD)에서 제1 어드레스 정보(TRIM_RNG)가 생략되고 동작 코드(OP_CD) 및 제2 어드레스 정보(COPY_RNG)만을 포함하는 커맨드일 수 있다.
상기 복사 커맨드에 기초하여 논리-물리 어드레스 맵핑 테이블 및 유효 페이지 비트맵을 업데이트할 수 있다(단계 S1300). 상기 논리-물리 어드레스 맵핑 테이블 및 상기 유효 페이지 비트맵이 업데이트된다는 것은, 상기 복사된 유효 데이터들의 논리 어드레스 및 물리 어드레스를 업데이트하는 것을 나타낼 수 있다. 다시 말하면, 상기 유효 데이터들의 복사 동작이 수행됨에 따라, 상기 유효 데이터들의 논리 어드레스 및 물리 어드레스가 한 번에 변경될 수 있다.
본 발명의 실시예들에 따른 데이터 관리 방법에서는, 데이터 독출 및 기입 커맨드가 하나로 통합된 상기 복사 커맨드에 기초하여 상기 데이터 복사 동작을 효율적으로 수행할 수 있다. 따라서, 상기 데이터 복사 동작 시에 호스트의 소프트웨어 성능 개선 및 비용 저감, 호스트와 저장 장치 사이의 인터페이스 대역폭 비용 저감 효과를 기대할 수 있고, 저장 장치를 최적의 성능으로 효율적으로 관리할 수 있다.
한편, 상기 데이터 복사 동작, 및 상기 데이터 컴팩션 동작에 기초하여 본 발명의 실시예들을 설명하였으나, 본 발명의 실시예들에 따른 데이터 관리 방법은 데이터 내부 복사 및 그 이후의 임의의 동작을 하나의 커맨드에 기초하여 수행하는 다양한 실시예들, 즉 복사 후 "XXX" 커맨드(XXX-after-COPY) 및 이에 기초한 실시예들로 확대 적용될 수 있다.
한편, 본 발명의 실시예들에 따른 데이터 관리 방법은, 컴퓨터로 판독 가능한 매체에 저장된 컴퓨터로 판독 가능한 프로그램 코드를 포함하는 제품 등의 형태로 구현될 수도 있다. 상기 컴퓨터로 판독 가능한 프로그램 코드는 다양한 컴퓨터 또는 다른 데이터 처리 장치의 프로세서로 제공될 수 있다. 상기 컴퓨터로 판독 가능한 매체는 컴퓨터로 판독 가능한 신호 매체 또는 컴퓨터로 판독 가능한 기록 매체일 수 있다. 상기 컴퓨터로 판독 가능한 기록 매체는 명령어 실행 시스템, 장비 또는 장치 내에 또는 이들과 접속되어 프로그램을 저장하거나 포함할 수 있는 임의의 유형적인 매체일 수 있다.
도 9는 본 발명의 실시예들에 따른 저장 장치를 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.
도 9를 참조하면, 컴퓨팅 시스템은 호스트(50) 및 호스트(50)에 장착되는 저장 장치(100)를 포함한다.
호스트(50)는 운영 체제(operating system; OS)(70)를 실행하여 구동될 수 있다. 운영 체제(70)는 파일 관리를 위한 파일 시스템(80) 및 저장 장치(100)를 포함하는 주변 기기를 운영 체제(70) 레벨에서 제어하기 위한 장치 드라이버(90)를 포함할 수 있다. 파일 시스템(80)은 호스트(50)의 요청에 따라 액세스되는 파일들에 대한 파일명, 확장자, 파일 속성, 파일 크기, 클러스터 정보 등을 관리할 수 있다. 또한, 파일 시스템(80)에 의해 파일 단위의 데이터가 생성, 삭제 및 관리될 수 있다. 예를 들어, 파일 시스템(80)은 로그 구조 방식으로 데이터를 관리할 수 있다. 장치 드라이버(90)는 저장 장치(100)를 제어하기 위한 커널(Kernel)의 소프트웨어 모듈일 수 있다. 호스트(50)는 장치 드라이버(90)를 통하여 저장 장치(100)에 대한 기입 동작 또는 독출 동작 등을 요청할 수 있다. 또한, 호스트(50)는 다양한 서비스를 제공하기 위하여 동영상, 게임, 웹 브라우저 등과 같은 어플리케이션(60)을 실행할 수 있다.
일 실시예에서, 호스트(50)는 PC(personal computer), 노트북(laptop), 휴대폰(mobile phone), 스마트 폰(smart phone), 태블릿(tablet) PC, MP3 플레이어, PDA(personal digital assistant), EDA(enterprise digital assistant), PMP(portable multimedia player), 디지털 카메라(digital camera), 음악 재생기(music player), 휴대용 게임 콘솔(portable game console), 네비게이션(navigation) 기기, 웨어러블(wearable) 기기, IoT(internet of things;) 기기, IoE(internet of everything:) 기기, e-북(e-book), VR(virtual reality) 기기, AR(augmented reality) 기기 등의 임의의 전자 기기일 수 있다.
저장 장치(100)는 각각이 복수의 비휘발성 메모리 셀들을 구비하는 복수의 메모리 블록들(BLOCK1, BLOCK2, ..., BLOCKN)(130)을 포함하는 적어도 하나의 비휘발성 메모리 장치(120), 및 비휘발성 메모리 장치(120)를 제어하는 스토리지 컨트롤러(140)를 포함한다.
스토리지 컨트롤러(140)는 호스트(50)로부터 수신된 커맨드 및 데이터에 기초하여 비휘발성 메모리 장치(120)의 동작, 예를 들어 데이터 기입, 독출, 소거 동작 등을 제어한다. 또한, 스토리지 컨트롤러(140)는 비휘발성 메모리 장치(120)를 제어한다. 예를 들어, 저장 장치(100)가 멀티 스트림 방식으로 동작하는 경우에, 스토리지 컨트롤러(140)는 멀티 스트림 방식에 기초하여, 복수의 메모리 블록들(130)에 기입되는 데이터를 복수의 스트림들로 구분하여 관리하고, 하나의 메모리 블록에 하나의 스트림의 데이터들을 기입할 수 있다. 이를 위해, 호스트(50)는 기입 데이터의 스트림을 나타내는 스트림 ID를 상기 기입 데이터와 함께 제공할 수 있다. 또는, 스토리지 컨트롤러(140)가 자체적으로 상기 기입 데이터의 스트림 ID를 설정할 수도 있다. 스토리지 컨트롤러(140)는 각 메모리 블록과 스트림 ID의 관계를 기록하는 스트림 맵핑 테이블(150)을 포함할 수 있다. 한편, 저장 장치(100)가 상기 멀티 스트림 방식이 아닌 호스트(50)의 데이터 영역과 저장 장치(100)의 메모리 블록 사이에 정렬이 맞는 임의의 다른 구동 방식으로 동작하는 경우에, 스트림 맵핑 테이블(150)은 생략될 수도 있다.
스토리지 컨트롤러(140)는 데이터 컴팩션 동작 및/또는 데이터 복사 동작을 수행하도록 비휘발성 메모리 장치(120)를 제어한다.
상기 데이터 컴팩션 동작은 도 1 내지 7을 참조하여 상술한 데이터 관리 방법에 기초하여 수행될 수 있다. 예를 들어, 스토리지 컨트롤러(140)는 호스트(50)로부터 복사 후 트림 커맨드(TAC_CMD)를 수신하고, 제1 저장 영역에 포함되는 유효 데이터들을 내부적으로 제2 저장 영역에 복사하며, 논리-물리 어드레스 맵핑 테이블(160) 및 유효 페이지 비트맵(170)을 업데이트하는 트림 동작을 수행한다. 또한, 상기 트림 동작이 요청되고 순차적으로 할당된 트림 시퀀셜 논리 블록 어드레스 구간의 정보에 기초하여 논리-물리 어드레스 맵핑 테이블(160) 및 유효 페이지 비트맵(170)이 일괄 업데이트될 수 있고, 이를 위해 블록별 최장 시퀀셜 논리 블록 어드레스 구간 테이블(180)이 이용될 수 있다.
상기 데이터 복사 동작은 도 8을 참조하여 상술한 데이터 관리 방법에 기초하여 수행될 수 있다. 예를 들어, 스토리지 컨트롤러(140)는 호스트(50)로부터 복사 커맨드(C_CMD)를 수신하고, 제1 저장 영역에 포함되는 유효 데이터들을 내부적으로 제2 저장 영역에 복사하며, 논리-물리 어드레스 맵핑 테이블(160) 및 유효 페이지 비트맵(170)을 업데이트할 수 있다.
따라서, 호스트(50)의 소프트웨어 성능 개선 및 비용 저감, 호스트(50)와 저장 장치(100) 사이의 인터페이스 대역폭 비용 저감 효과를 기대할 수 있고, 저장 장치(100)를 최적의 성능으로 효율적으로 관리할 수 있다.
일 실시예에서, 저장 장치(100)는 SSD(solid state drive), MMC(multi media card), eMMC(embedded multi media card) 및 UFS(universal flash storage) 중 하나일 수 있다. 다른 실시예에서, 저장 장치(100)는 SD 카드(secure digital card), 마이크로 SD 카드, 메모리 스틱(memory stick), 칩 카드(chip card), USB(universal serial bus) 카드, 스마트 카드(smart card), CF 카드(compact flash card) 중 하나일 수 있다.
도 10은 도 9의 저장 장치에 포함되는 비휘발성 메모리 장치의 일 예를 나타내는 블록도이다.
도 10을 참조하면, 비휘발성 메모리 장치(200)는 메모리 셀 어레이(210), 로우 디코더(220), 페이지 버퍼 회로(230), 데이터 입출력 회로(240), 전압 발생기(250) 및 제어 회로(260)를 포함할 수 있다.
메모리 셀 어레이(210)는 스트링 선택 라인(SSL), 복수의 워드 라인들(WLs) 및 접지 선택 라인(GSL)을 통해 로우 디코더(220)와 연결될 수 있다. 또한, 메모리 셀 어레이(210)는 복수의 비트 라인들(BLs)을 통해 페이지 버퍼 회로(230)와 연결될 수 있다.
메모리 셀 어레이(210)는 복수의 워드 라인들(WLs) 및 복수의 비트 라인들(BLs)에 연결되는 복수의 비휘발성 메모리 셀들을 포함할 수 있다. 도 11a 및 11b를 참조하여 후술하는 바와 같이, 상기 복수의 비휘발성 메모리 셀들은 2차원 어레이(array) 구조 또는 3차원 수직 어레이 구조로 형성될 수 있다.
제어 회로(260)는 스토리지 컨트롤러(도 9의 140)로부터 커맨드 신호(CMD) 및 어드레스 신호(ADDR)를 수신하고, 커맨드 신호(CMD) 및 어드레스 신호(ADDR)에 기초하여 메모리 셀 어레이(210)에 대한 데이터 기입(또는 프로그램)/독출/소거 동작을 수행하도록 로우 디코더(220), 페이지 버퍼 회로(230), 데이터 입출력 회로(240) 및 전압 발생기(250)를 제어할 수 있다.
예를 들어, 제어 회로(260)는 커맨드 신호(CMD)에 기초하여 전압 발생기(250)를 제어하기 위한 제어 신호들(CONs)을 발생하고, 어드레스 신호(ADDR)에 기초하여 로우 어드레스(R_ADDR) 및 컬럼 어드레스(C_ADDR)를 발생할 수 있다. 제어 회로(260)는 로우 어드레스(R_ADDR)를 로우 디코더(220)에 제공하고, 컬럼 어드레스(C_ADDR)를 데이터 입출력 회로(240)에 제공할 수 있다.
로우 디코더(220)는 스트링 선택 라인(SSL), 복수의 워드 라인들(WLs) 및 접지 선택 라인(GSL)을 통해 메모리 셀 어레이(210)와 연결될 수 있다. 로우 디코더(220)는 로우 어드레스(R_ADDR)에 응답하여, 복수의 워드 라인들(WLs) 중 적어도 하나를 선택 워드 라인으로 결정하고, 복수의 워드 라인들(WLs) 중에서 상기 선택 워드 라인을 제외한 나머지 워드 라인들을 비선택 워드 라인들로 결정할 수 있다.
전압 발생기(250)는 전원 전압 및 제어 신호들(CONs)에 기초하여 비휘발성 메모리 장치(200)의 동작에 필요한 워드 라인 전압들(VWLs)을 발생할 수 있다. 워드 라인 전압들(VWLs)은 로우 디코더(220)를 통해 복수의 워드 라인들(WLs)에 인가될 수 있다.
예를 들어, 데이터 소거 동작 시에, 전압 발생기(250)는 메모리 블록의 웰에 소거 전압을 인가하고 메모리 블록의 모든 워드 라인들에 접지 전압을 인가할 수 있다. 소거 검증 동작 시에, 전압 발생기(250)는 하나의 메모리 블록의 모든 워드 라인들에 소거 검증 전압을 인가하거나 워드 라인 단위로 소거 검증 전압을 인가할 수 있다. 다른 예에서, 데이터 프로그램 동작 시, 전압 발생기(250)는 상기 선택 워드 라인에 프로그램 전압을 인가하고, 상기 비선택 워드 라인들에는 프로그램 패스 전압을 인가할 수 있다. 프로그램 검증 동작 시에, 전압 발생기(250)는 상기 선택 워드 라인에 프로그램 검증 전압을 인가하고, 상기 비선택 워드 라인들에는 검증 패스 전압을 인가할 수 있다. 또한, 데이터 독출 동작 시에, 전압 발생기(250)는 상기 선택 워드 라인에 독출 전압을 인가하고, 상기 비선택 워드 라인들에는 독출 패스 전압을 인가할 수 있다.
페이지 버퍼 회로(230)는 복수의 비트 라인들(BLs)을 통해 메모리 셀 어레이(210)와 연결될 수 있다. 페이지 버퍼 회로(230)는 복수의 페이지 버퍼들을 포함할 수 있다. 일 실시예에서, 하나의 페이지 버퍼에 하나의 비트 라인이 연결될 수 있다. 다른 실시예에서, 하나의 페이지 버퍼에 두 개 이상의 비트 라인들이 연결될 수 있다.
페이지 버퍼 회로(230)는 메모리 셀 어레이(210)에 프로그램 될 기입 데이터(DAT)를 저장하거나 혹은 메모리 셀 어레이(210)로부터 감지된 독출 데이터(DAT)를 저장할 수 있다. 즉, 페이지 버퍼 회로(230)는 비휘발성 메모리 장치(200)의 동작 모드에 따라 기입 드라이버로서 또는 감지 증폭기로서 동작할 수 있다.
데이터 입출력 회로(240)는 데이터 라인(DL)을 통해 페이지 버퍼 회로(230)와 연결될 수 있다. 데이터 입출력 회로(240)는 컬럼 어드레스(C_ADDR)에 응답하여, 기입 데이터(DAT)를 페이지 버퍼 회로(230)를 거쳐서 메모리 셀 어레이(210)에 제공하거나 혹은 메모리 셀 어레이(210)로부터 페이지 버퍼 회로(230)를 거쳐서 출력되는 독출 데이터(DAT)를 외부(예를 들어, 도 9의 스토리지 컨트롤러(140))에 제공할 수 있다.
도 11a 및 11b는 도 10의 비휘발성 메모리 장치에 포함되는 메모리 셀 어레이의 예를 나타내는 회로도들이다. 도 11a는 NAND 플래시 메모리 장치에 포함되는 메모리 셀 어레이의 일 예를 나타내며, 도 11b는 수직형 NAND 플래시 메모리 장치에 포함되는 메모리 셀 어레이의 일 예를 나타낸다.
도 11a를 참조하면, 메모리 셀 어레이(210a)는 스트링 선택 트랜지스터(SST)들, 접지 선택 트랜지스터(GST)들 및 메모리 셀(MC)들을 포함할 수 있다. 스트링 선택 트랜지스터(SST)들은 비트 라인들(BL(1), ..., BL(m))에 연결되고, 접지 선택 트랜지스터(GST)들은 공통 소스 라인(CSL)에 연결될 수 있다. 동일한 열에 배열된 메모리 셀(MC)들은 비트 라인들(BL(1)~BL(m)) 중 하나와 공통 소스 라인(CSL) 사이에 직렬로 배치될 수 있으며, 동일한 행에 배열된 메모리 셀(MC)들은 워드 라인들(WL(1), WL(2), WL(3), ..., WL(n-1), WL(n)) 중 하나에 공통으로 연결될 수 있다. 즉, 스트링 선택 트랜지스터(SST)들과 접지 선택 트랜지스터(GST)들 사이에 메모리 셀(MC)들이 직렬로 연결될 수 있으며, 스트링 선택 라인(SSL)과 접지 선택 라인(GSL) 사이에는 16개, 32개 또는 64개의 복수의 워드 라인들이 배열될 수 있다.
스트링 선택 트랜지스터(SST)들은 스트링 선택 라인(SSL)에 연결되어, 스트링 선택 라인(SSL)으로부터 인가되는 전압의 레벨에 따라 제어될 수 있고, 접지 선택 트랜지스터(GST)들은 접지 선택 라인(GSL)에 연결되어, 접지 선택 라인(GSL)으로부터 인가되는 전압의 레벨에 따라 제어될 수 있다. 메모리 셀(MC)들은 워드 라인들(WL(1)~WL(n))에 인가되는 전압의 레벨에 따라 제어될 수 있다.
메모리 셀 어레이(210a)를 포함하는 비휘발성 메모리 장치는 페이지(212) 단위로 데이터 기입 및 독출 동작을 수행하며, 메모리 블록(213) 단위로 소거 동작을 수행할 수 있다.
도 11b를 참조하면, 메모리 셀 어레이(210b)는 수직 구조를 가지는 복수의 스트링(216)들을 포함할 수 있다. 스트링(216)은 제2 방향(D2)을 따라 복수 개로 형성되어 스트링 열을 형성할 수 있으며, 상기 스트링 열은 제3 방향(D3)을 따라 복수 개로 형성되어 스트링 어레이를 형성할 수 있다. 복수의 스트링(216)들은 비트 라인들(BL(1), ..., BL(m))과 공통 소스 라인(CSL) 사이에 제1 방향(D1)을 따라 직렬로 배치되는 접지 선택 트랜지스터(GSTV)들, 메모리 셀(MC)들 및 스트링 선택 트랜지스터(SSTV)들을 각각 포함할 수 있다.
접지 선택 트랜지스터(GSTV)들은 접지 선택 라인들(GSL11, GSL12, ..., GSLi1, GSLi2)에 각각 연결되고, 스트링 선택 트랜지스터(SSTV)들은 스트링 선택 라인들(SSL11, SSL12, ..., SSLi1, SSLi2)에 각각 연결될 수 있다. 동일한 층에 배열되는 메모리 셀(MC)들은 워드 라인들(WL(1), WL(2), ..., WL(n-1), WL(n)) 중 하나에 공통으로 연결될 수 있다. 접지 선택 라인들(GSL11~GSLi2) 및 스트링 선택 라인들(SSL11~SSLi2)은 제2 방향(D2)으로 연장되며 제3 방향(D3)을 따라 복수 개로 형성될 수 있다. 워드 라인들(WL(1)~WL(n))은 제2 방향(D2)으로 연장되며 제1 방향(D1) 및 제3 방향(D3)을 따라 복수 개로 형성될 수 있다. 비트 라인들(BL(1)~BL(m))은 제3 방향(D3)으로 연장되며 제2 방향(D2)을 따라 복수 개로 형성될 수 있다. 메모리 셀(MC)들은 워드 라인들(WL(1)~WL(n))에 인가되는 전압의 레벨에 따라 제어될 수 있다.
수직형(또는 3차원) 메모리 셀 어레이에 대한 자세한 설명은 본 명세서에 참고 문헌으로 결합된 미국 등록 번호 7,679,133; 8,553,466; 8,654,587; 8,559,235 및 미국 공개 번호 2011/0233648에 기술되어 있다.
한편, NAND 플래시 메모리 장치에 기초하여 본 발명의 실시예들에 따른 비휘발성 메모리 장치에 포함되는 메모리 셀 어레이를 설명하였으나, 본 발명의 실시예들에 따른 비휘발성 메모리 장치는 PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 임의의 비휘발성 메모리 장치일 수 있다.
도 12는 도 9의 저장 장치에 포함되는 스토리지 컨트롤러의 일 예를 나타내는 블록도이다.
도 12를 참조하면, 스토리지 컨트롤러(300)는 적어도 하나의 프로세서(310), 버퍼 메모리(320), ECC(error correction code) 블록(330), 호스트 인터페이스(340) 및 메모리 인터페이스(350)를 포함할 수 있다.
프로세서(310)는 호스트(도 9의 50)로부터 호스트 인터페이스(340)를 통하여 수신된 커맨드에 응답하여 스토리지 컨트롤러(300)의 동작을 제어할 수 있다. 일 실시예에서, 프로세서(310)는 저장 장치(도 9의 100)를 구동하기 위한 펌웨어(Firm ware)를 채용하여 각각의 구성들을 제어할 수 있다.
버퍼 메모리(320)는 프로세서(310)에 의해 실행 및 처리되는 명령어(instruction) 및 데이터를 저장할 수 있다. 예를 들어, 버퍼 메모리(320)는 SRAM(static random access memory), DRAM(dynamic random access memory) 등과 같은 휘발성 메모리로 구현될 수 있다. 버퍼 메모리(320)는 스트림 맵핑 테이블(322), 논리-물리 어드레스 맵핑 테이블(324), 유효 페이지 비트맵(326) 및 블록별 최장 시퀀셜 논리 블록 어드레스 구간 테이블(328)을 포함할 수 있다. 일 실시예에서, 버퍼 메모리(320)는 프로세서(310)의 캐시 메모리(cache memory)일 수 있다. 일 실시예에서, 버퍼 메모리(320)는 스토리지 컨트롤러(300)의 외부에 배치될 수도 있다.
에러 정정을 위한 ECC 블록(330)은 BCH(Bose-Chaudhuri-Hocquenghem) 코드, LDPC(Low Density Parity Check) 코드, 터보 코드(Turbo Code), 리드-솔로몬 코드(Reed-Solomon Code), 콘볼루션 코드(Convolution Code), RSC(Recursive Systematic Code), TCM(Trellis-Coded Modulation), BCM(Block Coded Modulation) 등의 부호화된 변조(Coded Modulation), 또는 다른 에러 정정 코드를 이용하여 ECC 인코딩 및 ECC 디코딩을 수행할 수 있다.
호스트 인터페이스(340)는 호스트(50)와 저장 장치(100) 사이의 물리적 연결을 제공할 수 있다. 즉, 호스트 인터페이스(340)는 호스트(50)의 버스 포맷(bus format)에 대응하여 저장 장치(100)와의 인터페이싱을 제공할 수 있다. 일 실시예에서, 호스트(50)의 버스 포맷은 SCSI(small computer system interface) 또는 SAS(serial attached SCSI)일 수 있다. 다른 실시예에서, 호스트(50)의 버스 포맷은 USB, PCIe(peripheral component interconnect express), ATA(advanced technology attachment), PATA(parallel ATA), SATA(serial ATA), NVMe 등일 수 있다.
메모리 인터페이스(350)는 비휘발성 메모리 장치(도 10의 120)와 데이터를 교환할 수 있다. 메모리 인터페이스(350)는 데이터를 비휘발성 메모리 장치(120)에 전송할 수 있고, 비휘발성 메모리 장치(120)로부터 독출된 데이터를 수신할 수 있다. 일 실시예에서, 메모리 인터페이스(350)는 비휘발성 메모리 장치(120)와 하나의 채널을 통하여 연결될 수 있다. 다른 실시예에서, 메모리 인터페이스(350)는 비휘발성 메모리 장치(120)와 2 이상의 채널들을 통하여 연결될 수 있다.
도 13은 도 9의 컴퓨팅 시스템에 포함되는 호스트의 일 예를 나타내는 블록도이다.
도 13을 참조하면, 호스트(400)는 적어도 하나의 프로세서(410), DMA 컨트롤러(420), 내부 메모리(430) 및 호스트 인터페이스(440)를 포함할 수 있다.
프로세서(410)는 호스트(400)의 동작을 제어할 수 있다. 예를 들어, 프로세서(410)는 어플리케이션(도 9의 60) 및 운영 체제(도 9의 70)를 실행할 수 있다.
DMA 컨트롤러(420)는 내부 메모리(430)를 제어하며, DMA 연산을 수행할 수 있다. 예를 들어, 도 5의 단계 S330을 수행하는 경우에, DMA 컨트롤러(420)는 상기 논리-물리 어드레스 맵핑 테이블 및 상기 유효 페이지 비트맵을 일괄 업데이트하기 위한 DMA 연산을 수행할 수 있다.
내부 메모리(430)는 프로세서(410)에 의해 실행 및 처리되는 명령어 및 데이터를 저장할 수 있다. 예를 들어, 내부 메모리(430)는 휘발성 메모리로 구현될 수 있고, 프로세서(410)의 캐시 메모리일 수 있다.
호스트 인터페이스(440)는 호스트(400)와 저장 장치(도 9의 100) 사이의 물리적 연결을 제공할 수 있다. 예를 들어, 호스트 인터페이스(440)는 저장 장치(100)와의 인터페이싱을 제공할 수 있고, 도 12의 호스트 인터페이스(340)와 실질적으로 동일한 버스 포맷을 가질 수 있다.
본 발명은 비휘발성 메모리를 사용하여 데이터를 저장하는 저장 장치에 유용하게 이용될 수 있다. 예를 들어, 본 발명은 플래시 메모리를 사용하여 구현되는 SSD, MMC, eMMC, UFS 등에 적용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 복수의 메모리 블록들을 포함하는 비휘발성 메모리 장치를 포함하는 저장 장치의 데이터 관리 방법으로서,
    제1 저장 영역에 대한 데이터 컴팩션(data compaction) 동작을 수행하도록, 복사 후 트림(TRIM-after-COPY) 커맨드를 외부 호스트로부터 수신하는 단계;
    상기 복사 후 트림 커맨드에 기초하여 상기 제1 저장 영역에 포함되는 유효 데이터들을 내부적으로 제2 저장 영역에 복사하는 단계; 및
    상기 복사 후 트림 커맨드를 기초로 논리-물리 어드레스 맵핑 테이블(logical-to-physical address mapping table) 및 유효 페이지 비트맵(valid page bitmap)을 업데이트하는 트림(TRIM) 동작을 수행하는 단계를 포함하는 데이터 관리 방법.
  2. 제 1 항에 있어서, 상기 복사 후 트림 커맨드는,
    동작 코드, 상기 트림 동작과 관련된 제1 어드레스 정보 및 상기 유효 데이터들의 복사 동작과 관련된 제2 어드레스 정보를 포함하는 것을 특징으로 하는 데이터 관리 방법.
  3. 제 2 항에 있어서,
    상기 제1 어드레스 정보는, 상기 트림 동작의 대상을 나타내는 트림 시퀀셜(sequential) 논리 블록 어드레스(logical block address) 구간의 정보를 포함하고,
    상기 트림 시퀀셜 논리 블록 어드레스 구간의 정보는, 상기 트림 시퀀셜 논리 블록 어드레스 구간의 시작 논리 블록 어드레스 및 길이를 포함하며,
    상기 제2 어드레스 정보는, 상기 유효 데이터들이 저장되어 있는 소스(source) 논리 블록 어드레스 및 상기 유효 데이터들을 복사하고자 하는 목적지(destination) 논리 블록 어드레스를 포함하는 것을 특징으로 하는 데이터 관리 방법.
  4. 제 1 항에 있어서, 상기 유효 데이터들을 내부적으로 상기 제2 저장 영역에 복사하는 단계는,
    상기 유효 데이터들에 대응하는 제1 메모리 블록의 유효 페이지들을 독출하여, 상기 제2 저장 영역에 대응하는 제2 메모리 블록에 기입하는 단계를 포함하고,
    상기 유효 페이지들은 상기 외부 호스트를 경유하지 않고 상기 제1 메모리 블록에서 상기 제2 메모리 블록으로 직접 복사되는 것을 특징으로 하는 데이터 관리 방법.
  5. 제 1 항에 있어서,
    상기 유효 데이터들의 복사 동작이 수행됨에 따라, 상기 유효 데이터들의 논리 어드레스 및 물리 어드레스가 한 번에 변경되는 것을 특징으로 하는 데이터 관리 방법.
  6. 제 1 항에 있어서, 상기 트림 동작을 수행하는 단계는,
    미리 기록된 최장 시퀀셜 논리 블록 어드레스 구간의 정보와 상기 트림 동작의 대상을 나타내는 트림 시퀀셜 논리 블록 어드레스 구간의 정보를 비교하는 단계; 및
    상기 최장 시퀀셜 논리 블록 어드레스 구간이 상기 트림 시퀀셜 논리 블록 어드레스 구간에 포함되는 경우에, 상기 논리-물리 어드레스 맵핑 테이블 및 상기 유효 페이지 비트맵을 한 번에 업데이트하는 단계를 포함하는 것을 특징으로 하는 데이터 관리 방법.
  7. 제 6 항에 있어서,
    데이터 기입 시에 상기 최장 시퀀셜 논리 블록 어드레스 구간의 정보를 기록하는 단계를 더 포함하고,
    상기 최장 시퀀셜 논리 블록 어드레스 구간의 정보는, 상기 최장 시퀀셜 논리 블록 어드레스 구간의 길이, 시작 논리 블록 어드레스 및 상기 시작 논리 블록 어드레스에 대응하는 시작 물리 어드레스를 포함하는 것을 특징으로 하는 데이터 관리 방법.
  8. 제 1 항에 있어서,
    상기 저장 장치는 상기 복수의 메모리 블록들에 기입되는 복수의 데이터들을 복수의 스트림들로 구분하여 관리하고 하나의 메모리 블록에 하나의 스트림의 데이터들을 기입하는 멀티 스트림(multi-stream) 방식으로 동작하는 것을 특징으로 하는 데이터 관리 방법.
  9. 삭제
  10. 복수의 메모리 블록들을 포함하는 비휘발성 메모리 장치; 및
    상기 비휘발성 메모리 장치를 제어하는 스토리지 컨트롤러를 포함하고,
    제1 저장 영역에 대한 데이터 컴팩션(data compaction) 동작을 수행하도록, 상기 스토리지 컨트롤러는 복사 후 트림(TRIM-after-COPY) 커맨드를 외부 호스트로부터 수신하고,
    상기 복사 후 트림 커맨드에 기초하여 상기 제1 저장 영역에 포함되는 유효 데이터들이 내부적으로 제2 저장 영역에 복사되며,
    상기 스토리지 컨트롤러는 상기 복사 후 트림 커맨드를 기초로 논리-물리 어드레스 맵핑 테이블(logical-to-physical address mapping table) 및 유효 페이지 비트맵(valid page bitmap)을 업데이트하는 트림(TRIM) 동작을 수행하는 저장 장치.
KR1020170158832A 2017-11-24 2017-11-24 데이터 관리 방법 및 이를 수행하는 저장 장치 KR102567140B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170158832A KR102567140B1 (ko) 2017-11-24 2017-11-24 데이터 관리 방법 및 이를 수행하는 저장 장치
US16/037,169 US10657041B2 (en) 2017-11-24 2018-07-17 Data management method and storage device performing the same
CN201811227730.XA CN109840049B (zh) 2017-11-24 2018-10-22 数据管理方法和执行其的操作的储存设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170158832A KR102567140B1 (ko) 2017-11-24 2017-11-24 데이터 관리 방법 및 이를 수행하는 저장 장치

Publications (2)

Publication Number Publication Date
KR20190060528A KR20190060528A (ko) 2019-06-03
KR102567140B1 true KR102567140B1 (ko) 2023-08-16

Family

ID=66633126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170158832A KR102567140B1 (ko) 2017-11-24 2017-11-24 데이터 관리 방법 및 이를 수행하는 저장 장치

Country Status (3)

Country Link
US (1) US10657041B2 (ko)
KR (1) KR102567140B1 (ko)
CN (1) CN109840049B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10909030B2 (en) * 2018-09-11 2021-02-02 Toshiba Memory Corporation Enhanced trim command support for solid state drives
KR20200085967A (ko) * 2019-01-07 2020-07-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그 동작 방법
US11074172B2 (en) * 2019-01-10 2021-07-27 Intel Corporation On-device-copy for hybrid SSD with second persistent storage media update of logical block address for first persistent storage media data
KR20210016188A (ko) * 2019-08-01 2021-02-15 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
CN112631505B (zh) * 2019-10-08 2024-06-04 华邦电子股份有限公司 存储装置及存取方法
US11163486B2 (en) * 2019-11-25 2021-11-02 Micron Technology, Inc. Memory sub-system-bounded memory function
US11748023B2 (en) * 2019-11-29 2023-09-05 Silicon Motion, Inc. Data storage device and non-volatile memory control method
KR20210068699A (ko) * 2019-12-02 2021-06-10 삼성전자주식회사 스토리지 장치, 스토리지 시스템 및 스토리지 장치의 동작 방법
CN113127376B (zh) * 2019-12-30 2024-02-27 阿里巴巴集团控股有限公司 固态驱动器的控制方法、装置及设备
CN113641597B (zh) * 2020-04-27 2024-07-12 慧荣科技股份有限公司 管理数据存储的方法及装置以及计算机可读取存储介质
CN112051971B (zh) * 2020-09-10 2023-06-27 群联电子股份有限公司 数据整并方法、存储器存储装置及存储器控制电路单元
KR20220080273A (ko) * 2020-12-07 2022-06-14 에스케이하이닉스 주식회사 데이터 저장 장치 및 그 동작 방법
US20220222008A1 (en) * 2021-01-14 2022-07-14 Silicon Motion, Inc. Method for managing flash memory module and associated flash memory controller and memory device
US20210223979A1 (en) * 2021-03-16 2021-07-22 Intel Corporation On-ssd-copy techniques using copy-on-write
US20220391134A1 (en) * 2021-06-03 2022-12-08 Micron Technology, Inc. Tracking data locations for improved memory performance
CN113885808B (zh) * 2021-10-28 2024-03-15 合肥兆芯电子有限公司 映射信息记录方法以及存储器控制电路单元与存储装置
CN116257460B (zh) * 2021-12-02 2023-10-31 联芸科技(杭州)股份有限公司 基于固态硬盘的Trim命令处理方法及固态硬盘
CN114327281B (zh) * 2021-12-30 2023-12-05 深圳忆联信息系统有限公司 用于ssd的tcg软硬件加速方法、装置、计算机设备及存储介质
CN115168250B (zh) * 2022-09-02 2023-01-24 苏州浪潮智能科技有限公司 一种l2p表更新方法、系统、装置及可读存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020150300A1 (en) 1999-04-08 2002-10-17 Dar-Shyang Lee Extracting information from symbolically compressed document images
US20170060448A1 (en) * 2015-08-26 2017-03-02 OCZ Storage Solutions Inc. Systems, solid-state mass storage devices, and methods for host-assisted garbage collection
US20170272510A1 (en) 2008-04-08 2017-09-21 Geminare Inc. System and method for providing data and application continuity in a computer system

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826563B1 (en) * 2001-05-29 2004-11-30 Oracle International Corporation Supporting bitmap indexes on primary B+tree like structures
US8239639B2 (en) 2007-06-08 2012-08-07 Sandisk Technologies Inc. Method and apparatus for providing data type and host file information to a mass storage system
JP4551940B2 (ja) 2008-03-01 2010-09-29 株式会社東芝 メモリシステム
US8516203B2 (en) 2008-08-13 2013-08-20 Sandisk Technologies Inc. Methods and apparatus for passing information to a host system to suggest logical locations to allocate to a file
US8473669B2 (en) 2009-12-07 2013-06-25 Sandisk Technologies Inc. Method and system for concurrent background and foreground operations in a non-volatile memory array
KR20120132820A (ko) * 2011-05-30 2012-12-10 삼성전자주식회사 스토리지 디바이스, 스토리지 시스템 및 스토리지 디바이스의 가상화 방법
US8762627B2 (en) 2011-12-21 2014-06-24 Sandisk Technologies Inc. Memory logical defragmentation during garbage collection
US9323667B2 (en) 2012-04-12 2016-04-26 Violin Memory Inc. System and method for managing trim operations in a flash memory system using mapping tables and block status tables
US9652376B2 (en) 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
US9678966B2 (en) 2013-11-08 2017-06-13 Samsung Electronics Co., Ltd. Swat command and API for atomic swap and trim of LBAs
TWI515735B (zh) 2013-12-09 2016-01-01 群聯電子股份有限公司 資料抹除方法、記憶體控制電路單元及記憶體儲存裝置
CN104732153B (zh) * 2013-12-18 2018-01-12 群联电子股份有限公司 数据抹除方法、存储器控制电路单元及存储器存储装置
US9383926B2 (en) 2014-05-27 2016-07-05 Kabushiki Kaisha Toshiba Host-controlled garbage collection
US9542118B1 (en) 2014-09-09 2017-01-10 Radian Memory Systems, Inc. Expositive flash memory control
CN106469122B (zh) * 2015-08-14 2019-11-19 群联电子股份有限公司 有效数据合并方法、存储器控制器与存储器储存装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020150300A1 (en) 1999-04-08 2002-10-17 Dar-Shyang Lee Extracting information from symbolically compressed document images
US20170272510A1 (en) 2008-04-08 2017-09-21 Geminare Inc. System and method for providing data and application continuity in a computer system
US20170060448A1 (en) * 2015-08-26 2017-03-02 OCZ Storage Solutions Inc. Systems, solid-state mass storage devices, and methods for host-assisted garbage collection

Also Published As

Publication number Publication date
US20190163621A1 (en) 2019-05-30
KR20190060528A (ko) 2019-06-03
CN109840049B (zh) 2024-04-12
CN109840049A (zh) 2019-06-04
US10657041B2 (en) 2020-05-19

Similar Documents

Publication Publication Date Title
KR102567140B1 (ko) 데이터 관리 방법 및 이를 수행하는 저장 장치
CN107391027B (zh) 廉价磁盘冗余阵列存储设备及其管理方法
KR102457400B1 (ko) 가비지 컬렉션 방법, 이를 수행하는 저장 장치 및 이를 포함하는 컴퓨팅 시스템
KR102559518B1 (ko) 메모리 제어장치 및 방법
US10180805B2 (en) Memory system and operating method thereof
CN110858180B (zh) 数据处理系统及其操作方法
KR102615593B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190106228A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102415875B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200019431A (ko) 컨트롤러 및 그것의 동작방법
KR102646252B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US10120606B2 (en) Data storage devices including storage controller circuits to select data streams based on application tags and computing systems including the same
CN110968522B (zh) 存储器系统及其操作方法、包括存储器系统的数据库系统
CN110908843A (zh) 诊断存储器系统的设备及其操作方法
KR20200019421A (ko) 메모리 시스템 내 대용량 데이터 저장이 가능한 블록에서의 유효 데이터 체크 방법 및 장치
CN107622018B (zh) 存储器系统及其操作方法
CN111078584A (zh) 存储器系统及其操作方法
CN110825316A (zh) 控制器及该控制器的操作方法
KR20210019577A (ko) 비-휘발성 메모리에서 데이터 유효성 추적
US10942678B2 (en) Method of accessing data in storage device, method of managing data in storage device and storage device performing the same
KR102530262B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190102790A (ko) 컨트롤러 및 그 동작 방법과, 이를 포함하는 메모리 시스템
KR20210045506A (ko) 하이브리드 듀얼 인-라인 메모리 모듈에서의 캐시 작업
KR102234725B1 (ko) 컨트롤러 및 메모리 시스템 및 메모리 시스템의 동작 방법
US11693574B2 (en) Method of writing data in storage device and storage device performing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant