KR20190102781A - 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 - Google Patents

데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 Download PDF

Info

Publication number
KR20190102781A
KR20190102781A KR1020180023698A KR20180023698A KR20190102781A KR 20190102781 A KR20190102781 A KR 20190102781A KR 1020180023698 A KR1020180023698 A KR 1020180023698A KR 20180023698 A KR20180023698 A KR 20180023698A KR 20190102781 A KR20190102781 A KR 20190102781A
Authority
KR
South Korea
Prior art keywords
data
write
buffer memory
written
command
Prior art date
Application number
KR1020180023698A
Other languages
English (en)
Inventor
이주영
정회승
홍성관
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180023698A priority Critical patent/KR20190102781A/ko
Priority to US16/109,207 priority patent/US20190266096A1/en
Priority to CN201811102341.4A priority patent/CN110196684A/zh
Publication of KR20190102781A publication Critical patent/KR20190102781A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1021—Hit rate improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/45—Caching of specific data in cache memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/604—Details relating to cache allocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 기술의 일 실시예에 의한 데이터 저장 장치는 저장부, 저장부에 데이터를 라이트하거나 저장부로부터 데이터를 읽어 내는 컨트롤러 및 복수의 버퍼 메모리를 포함하고, 컨트롤러는, 호스트 장치로부터 제공되는 라이트 관련 커맨드에 기초하여 저장부에 라이트할 데이터의 종류에 따라 라이트할 데이터를 임시 저장하기 위한 버퍼 메모리를 다르게 할당하도록 구성되는 쓰기 제어부를 포함하도록 구성될 수 있다.

Description

데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템{Data Storage Device and Operation Method Thereof, Storage System Having the Same}
본 발명은 반도체 집적 장치에 관한 것으로, 보다 구체적으로는 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템에 관한 것이다.
저장 장치는 호스트 장치와 연결되어 호스트의 요청에 따라 데이터에 대한 접근 동작을 수행한다. 저장 장치는 데이터를 저장하기 위해 다양한 저장 매체를 사용할 수 있다. 특히, 휴대용 정보기기들은 멀티미디어 데이터를 기반으로 한 다양한 기능들을 제공하기 위해 점점 더 대용량 저장 매체를 채택하고 있다.
플래시 메모리를 사용한 저장 매체는 대용량을 지원하며 비휘발성, 낮은 단가 및 적은 전력 소모, 고속 데이터 처리 속도를 제공하는 등의 장점으로 인해 그 수요가 계속해서 증가하고 있다.
플래시 메모리는 하드 디스크를 대체하는 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD) 타입, 내장 메모리로 사용될 수 있는 임베디드 타입, 모바일 타입 등으로 구현될 수 있고, 다양한 전자기기에 적용되고 있다.
전자 기기의 발달에 따라 저장 매체는 더욱 고용량화, 고집적화, 소형화, 고성능화, 고속화될 것이 요구되고 있다. 특히 대용량 데이터를 처리하기 위한 목적으로 사용되는 저장매체는 데이터처리 속도가 그 저장 매체의 성능을 좌우하는 주요 인자로 작용한다.
본 기술의 실시예는 데이터 처리 속도가 향상된 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템을 제공할 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치는 저장부; 상기 저장부에 데이터를 라이트하거나 상기 저장부로부터 데이터를 읽어 내는 컨트롤러; 및 복수의 버퍼 메모리;를 포함하고, 상기 컨트롤러는, 호스트 장치로부터 제공되는 라이트 관련 커맨드에 기초하여 상기 저장부에 라이트할 데이터의 종류에 따라 상기 라이트할 데이터를 임시 저장하기 위한 버퍼 메모리를 다르게 할당하도록 구성되는 쓰기 제어부를 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치는 저장부, 복수의 버퍼 메모리 및 상기 저장부에 대한 데이터 교환을 제어하는 컨트롤러를 포함하는 데이터 저장 장치로서, 상기 컨트롤러는, 호스트 장치로부터 제공되는 라이트 관련 커맨드를 해석하도록 구성되는 커맨드 해석부; 상기 커맨드 해석부의 해석 결과에 기초하여 상기 저장부에 라이트할 데이터의 종류에 따라 상기 라이트할 데이터를 임시 저장하기 위한 버퍼 메모리를 다르게 할당하고, 라이트에 요구되는 라이트 정보를 생성하도록 구성되는 라이트 정보 생성부; 상기 라이트 정보에 기초하여 상기 할당한 버퍼 메모리에 데이터를 라이트하는 제 1 데이터 기록부; 및 상기 라이트 정보에 기초하여 상기 할당한 버퍼 메모리에 임시 저장한 데이터를 상기 저장부에 라이트하는 제 2 데이터 기록부;를 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치의 동작 방법은 저장부, 복수의 버퍼 메모리 및 상기 상기 저장부에 대한 데이터 교환을 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서, 상기 컨트롤러가 호스트 장치로부터 제공되는 라이트 관련 커맨드를 해석하는 단계; 상기 커맨드 해석 결과에 기초하여 상기 저장부에 라이트할 데이터의 종류에 따라 상기 라이트할 데이터를 임시 저장하기 위한 버퍼 메모리를 다르게 할당하고, 라이트에 요구되는 라이트 정보를 생성하는 단계; 상기 라이트 정보에 기초하여 상기 할당한 버퍼 메모리에 데이터를 라이트하는 임시 라이트 단계; 및 상기 라이트 정보에 기초하여 상기 할당한 버퍼 메모리에 임시 저장한 데이터를 상기 저장부에 라이트하는 메인 라이트 단계;를 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 스토리지 시스템은 호스트 장치; 및 저장부, 복수의 버퍼 메모리 및 상기 저장부에 데이터를 라이트하거나 상기 저장부로부터 데이터를 읽어 내는 컨트롤러를 포함하는 데이터 저장 장치를 포함하고, 상기 컨트롤러는, 상기 호스트 장치로부터 제공되는 라이트 관련 커맨드에 기초하여 상기 저장부에 라이트할 데이터의 종류에 따라 상기 라이트할 데이터를 임시 저장하기 위한 버퍼 메모리를 다르게 할당하도록 구성되는 쓰기 제어부를 포함하도록 구성될 수 있다.
본 기술에 의하면 저장 매체에 기록할 데이터의 종류 별로 임시 저장 공간을 다르게 할당함으로써 사용자 데이터 기록 속도를 향상시킬 수 있다.
도 1은 일 실시예에 의한 데이터 저장 장치의 구성도이다.
도 2는 일 실시예에 의한 컨트롤러 및 버퍼 메모리의 구성도이다.
도 3은 일 실시예에 의한 쓰기 제어부의 구성도이다.
도 4는 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 5는 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 6 및 도 7은 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 8은 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 9는 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.
도 1은 일 실시예에 의한 데이터 저장 장치의 구성도이다.
도 1을 참조하면, 일 실시예에 의한 데이터 저장 장치(10)는 컨트롤러(110) 및 저장부(120)를 포함할 수 있다. 아울러, 컨트롤러(110)의 내부 또는 외부에 버퍼 메모리부(200)가 구비될 수 있다.
컨트롤러(110)는 호스트 장치, 실질적으로는 호스트 프로세서의 요청에 응답하여 저장부(120)를 제어할 수 있다. 예를 들어, 컨트롤러(110)는 호스트 장치의 프로그램(라이트) 요청에 따라 저장부(120)에 데이터가 프로그램되도록 할 수 있다. 그리고, 호스트 장치의 읽기 요청에 응답하여 저장부(120)에 기록되어 있는 데이터를 호스트 장치로 제공할 수 있다.
저장부(120)는 컨트롤러(110)의 제어에 따라 데이터를 기입하거나 기입된 데이터를 출력할 수 있다. 저장부(120)는 휘발성 또는 비휘발성 메모리 장치로 구성될 수 있다. 일 실시예에서, 저장부(120)는 EEPROM(Electrically Erasable and Programmable ROM), 낸드(NAND) 플래시 메모리, 노어(NOR) 플래시 메모리, PRAM(Phase-Change RAM), ReRAM(Resistive RAM) FRAM(Ferroelectric RAM), STT-MRAM(Spin Torque Transfer Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자 중에서 선택된 메모리 소자를 이용하여 구현될 수 있다. 저장부(120)는 복수의 다이들, 복수의 칩들, 또는 복수의 패키지들을 포함할 수 있다. 나아가 저장부(120)는 하나의 메모리 셀에 한 비트의 데이터를 저장하는 싱글 레벨 셀(Single-Level Cell), 또는 하나의 메모리 셀에 복수 비트의 데이터를 저장하는 멀티 레벨 셀(Multi-Level Cell)로 이루어질 수 있다.
버퍼 메모리부(200)는 데이터 저장 장치(10)가 호스트 장치와 연동하여 데이터를 라이트하거나 읽는 등의 일련의 동작을 수행할 때 데이터를 임시 저장할 수 있는 공간으로 작용한다.
컨트롤러(110)는 쓰기 제어부(20)를 포함할 수 있다. 쓰기 제어부(20)는 데이터 저장 장치(10)가 호스트 커맨드에 응답하여 라이트 동작을 수행할 때 라이트할 데이터의 종류에 따라 데이터 임시 저장용 버퍼 메모리를 다르게 할당하도록 구성될 수 있다.
일 실시예에서, 버퍼 메모리부(200)는 입출력 버퍼 메모리(2001) 및 보조 버퍼 메모리(2003)를 포함할 수 있다. 그리고, 데이터 저장 장치(10)는 호스트 장치의 커맨드가 노멀 라이트(Normal write)인 경우 저장부(120)에 라이트할 데이터를 입출력 버퍼 메모리(2001)에 임시 저장할 수 있다. 한편, 호스트 장치의 커맨드가 노멀 라이트를 제외한 라이트 동작을 유발하는 커맨드인 경우에는 라이트할 데이터를 보조 버퍼 메모리(2003)에 임시 저장할 수 있다.
일 실시예에서, 노멀 라이트를 제외한 라이트 동작을 유발하는 커맨드는 보안 영역 (Replay Protected Memory Block; RPMB) 라이트 커맨드, 맵 해제(Unmap) 커맨드를 포함할 수 있다.
보안 영역 (Replay Protected Memory Block; RPMB) 라이트 커맨드에 따른 라이트 동작시에는 컨트롤러(110) 또는 쓰기 제어부(20)에서 라이트할 데이터를 가공할 필요가 있다. 일 실시예에서, 데이터를 가공하는 것은 라이트 동작시 처리되는 데이터의 단위를 동기화시키는 동작일 수 있다.
노멀 라이트 동작시 데이터 처리 단위는 제 1 사이즈(예를 들어, 4K Byte)일 수 있다. 보안 영역 라이트 동작시의 호스트 장치로부터 전송되는 데이터의 단위는 제 1 사이즈보다 작은 제 2 사이즈(예를 들어, 256 Byte)일 수 있다. 그러므로 컨트롤러(110) 또는 쓰기 제어부(20)는 보안 영역 라이트 동작이 노멀 라이트 동작과 동기될 수 있도록 보안 영역 라이트 데이터의 크기를 수정(modify) 할 수 있다.
맵 해제(Unmap) 커맨드에 따라 유발되는 라이트 동작시에는 유의미한 데이터를 기록하는 것이 아닌 맵 데이터가 기록되어 있던 영역에 모두 동일 레벨의 더미 데이터를 기록한다. 이러한 더미 데이터는 호스트 장치로부터 제공되는 것이 아닌 컨트롤러(110) 또는 쓰기 제어부(20)에서 생성된 데이터일 수 있다.
그러므로 보안영역 라이트 동작이나 맵 해제 동작시에는 호스트 장치로부터 제공되는 데이터가 그대로 저장부(120)에 기록되는 것이 아니라 컨트롤러(110)의 자체적인 가공 절차를 거쳐 데이터가 기록된다. 즉, 호스트 장치로부터 데이터가 제공되지 않거나, 또는 호스트 장치로부터의 데이터가 원본 그대로 버퍼 메모리 영역에 보존될 필요가 없다. 따라서, 노멀 라이트를 제외한 라이트를 유발하는 커맨드의 경우 보조 버퍼 메모리(2003)를 임시 저장 영역으로 할당 하여 입출력 버퍼 메모리(2001)의 이용 효율을 높일 수 있도록 한다.
쓰기 제어부(20)의 제어에 따라 입출력 버퍼 메모리(2001)를 사용자 데이터만을 임시 저장하는 공간으로 관리할 수 있다. 입출력 버퍼 메모리(2001)가 사용자 데이터 전용 임시 저장 공간으로 사용됨에 따라, 사용자 데이터를 임시 저장할 공간을 충분히 확보할 수 있다. 그리고 호스트 장치로부터의 노멀 라이트 커맨드에 응답하여 사용자 데이터를 입출력 버퍼 메모리(2001)에 즉시 저장하고 호스트 장치로 응답 신호를 전송하여 고속 동작을 보장할 수 있다.
도 2는 일 실시예에 의한 컨트롤러 및 버퍼 메모리의 구성도이다.
도 2를 참조하면, 일 실시예에 의한 컨트롤러(110)는 중앙처리장치(111), 호스트 인터페이스(113), 동작 메모리(115), 버퍼 매니저(117) 및 메모리 인터페이스(119)를 포함할 수 있다.
버퍼 메모리부(200)는 제 1 내지 제 n 버퍼 메모리(210-0 ~210-n)를 포함할 수 있다. 복수의 버퍼 메모리(210-0 ~210-n)는 적어도 하나의 입출력 버퍼 메모리 및 적어도 하나의 보조 버퍼 메모리를 포함할 수 있다.
중앙처리장치(111)는 저장부(120)에 대한 데이터의 읽기 또는 라이트 동작에 필요한 다양한 제어정보를 호스트 인터페이스(113), 동작 메모리(115), 버퍼 매니저(117) 및 메모리 인터페이스(119)에 전달하도록 구성될 수 있다. 일 실시예에서, 중앙처리장치(111)는 데이터 저장 장치(10)의 다양한 동작을 위해 제공되는 펌웨어에 따라 동작할 수 있다. 일 실시예에서, 중앙처리장치(111)는 저장부(120)를 관리하기 위한 가비지 콜렉션, 주소맵핑, 웨어레벨링 등을 수행하기 위한 플래시 변환계층(FTL)의 기능을 실행할 수 있다. 구현하기에 따라서 중앙처리장치(111)는 저장부(120)로부터 독출된 데이터의 에러를 검출하고 정정할 수 있다.
호스트 인터페이스(113)는 중앙처리장치(111)의 제어에 따라 호스트 장치(호스트 프로세서)로부터 커맨드 및 클럭신호를 수신하고 데이터의 입출력을 제어하기 위한 통신 채널을 제공할 수 있다. 특히, 호스트 인터페이스(113)는 호스트 장치와 데이터 저장 장치(10) 간의 물리적 연결을 제공할 수 있다. 그리고 호스트 장치의 버스 포맷에 대응하여 데이터 저장 장치(10)와의 인터페이싱을 제공할 수 있다. 호스트 장치의 버스 포맷은 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 적어도 어느 하나를 포함할 수 있다.
동작 메모리(115)는 컨트롤러(110)의 동작에 필요한 프로그램 코드, 예를 들어 펌웨어 또는 소프트웨어가 저장되고, 프로그램 코드들이 이용하는 코드 데이터 등이 저장될 수 있다.
버퍼 매니저(117)는 프로그램 동작 또는 읽기 동작시에 호스트 장치와 저장부(120) 간에 송수신되는 데이터를 버퍼 메모리부(200)에 일시적으로 저장하도록 구성될 수 있다.
버퍼 메모리부(200)는 입출력 버퍼 메모리를 포함하여 복수의 버퍼 메모리(210-0 ~ 210-n)를 포함할 수 있다. 일 실시예에서, 복수의 버퍼 메모리(210-0 ~ 210-n)는 휘발성 또는 비휘발성 메모리로 구성할 수 있다. 일 실시예에서, 복수의 버퍼 메모리(210-0 ~ 210-n)는 SRAM 및/또는 DRAM을 포함할 수 있으나 이에 한정되지 않는다.
버퍼 메모리(210-0 ~ 210-n) 각각은 복수의 영역, 예를 들어 복수의 섹터 또는 볼륨 또는 뱅크 단위로 구분될 수 있다.
버퍼 매니저(117)는 각 버퍼 메모리(210-0 ~ 210-n)의 사용 상태, 나아가 각 버퍼 메모리(210-0 ~ 210-n)에 포함되는 복수의 영역들에 대한 사용 상태를 관리하도록 구성될 수 있다.
도 2에는 버퍼 메모리부(200)가 컨트롤러(110) 외부에 위치하는 경우를 예로 들어 도시하였으나, 버퍼 메모리부(200)는 컨트롤러(110) 내부에 구비되어 버퍼 매니저(117)에 의해 관리될 수도 있음은 물론이다.
메모리 인터페이스(119)는 컨트롤러(110)와 저장부(120) 간의 신호 송수신을 위한 통신 채널을 제공할 수 있다. 메모리 인터페이스(119)는 중앙처리장치(111)의 제어에 따라 버퍼 메모리부(200)에 일시 저장된 데이터를 저장부(120)에 기입할 수 있다. 그리고 저장부(120)로부터 독출되는 데이터를 버퍼 메모리부(200)로 전달하여 일시 저장할 수 있다.
쓰기 제어부(20)는 호스트 커맨드가 노멀 라이트인 경우 버퍼 메모리부(200) 중 입출력 버퍼 메모리에 사용자 데이터를 일시 저장한다. 호스트 커맨드가 노멀 라이트를 제외한 라이트 동작을 유발하는 커맨드인 경우 쓰기 제어부(20)는 라이트할 데이터를 입출력 버퍼 메모리가 아닌 보조 버퍼 메모리에 일시 저장한다.
일 실시예에서, 호스트 장치의 요청에 의한 라이트 동작은 두 단계에 걸쳐 수행될 수 있다. 첫번째 과정은 라이트할 데이터가 버퍼 메모리부(200)에 임시 저장되는 과정이며 임시 라이트 과정이라 칭할 수 있다. 두 번째 과정은 버퍼 메모리부(200)에 임시 저장된 데이터가 버퍼 매니저(117) 및 메모리 인터페이스(119)를 통해 저장부(120)에 저장되는 과정이며 메인 라이트 과정이라 칭할 수 있다.
쓰기 제어부(20)는 라이트 동작 수행시 임시 라이트 과정이 종료되면 라이트 커맨드의 처리 종료를 알리는 응답 신호를 호스트 인터페이스(113)를 통해 호스트 장치로 전송할 수 있다. 아직 처리되지 않은 메인 라이트 과정은 데이터 저장 장치(10)의 작업 상황에 따라 내부적으로 결정된 시점에 처리될 수 있다.
메인 라이트 과정시 중앙처리장치(111)는 FTL 기능을 실행하여 호스트 장치로부터 제공되는 논리 주소를 물리 주소로 맵핑한다. 그리고 맵핑된 물리 주소에 대응되는 영역에 데이터를 기록할 수 있다.
도 3은 일 실시예에 의한 쓰기 제어부의 구성도이다.
도 3을 참조하면, 쓰기 제어부(20)는 커맨드 해석부(201), 라이트 정보 생성부(203), 제 1 데이터 기록부(205) 및 제 2 데이터 기록부(207)를 포함할 수 있다.
커맨드 해석부(201)는 호스트 장치로부터 제공되는 라이트 관련 커맨드, 예를 들어 노멀 라이트 커맨드, 또는 라이트 동작 유발 커맨드를 파싱하도록 구성될 수 있다. 라이트 동작 유발 커맨드는 보안 영역 (Replay Protected Memory Block; RPMB) 라이트 커맨드, 맵 해제(Unmap) 커맨드를 포함할 수 있다.
라이트 정보 생성부(203)는 커맨드 해석부(201)의 파싱 결과에 기초하여 라이트 동작에 필요한 메타정보인 라이트 정보를 생성할 수 있다.
라이트 정보는 예를 들어 다음을 포함할 수 있다.
1 호스트 장치가 라이트하고자 하는 논리 블럭 어드레스의 시작 어드레스
2 호스트 장치가 라이트하고자 하는 길이
3 저장부 내 실제 라이트된 길이
4 데이터가 임시 저장될 버퍼 메모리 식별자
5 버퍼 메모리 내에서의 데이터 저장 위치
6 커맨드 종류를 나타내는 플래그
7 라이트할 보안영역 어드레스
[표 1]에서 항목 3(저장 부 내 실제 라이트된 길이)은 쓰기 제어부(20)의 어드레스 맵핑 및 라이트 처리 후 업데이트될 수 있다. 또한, 항목 7(라이트할 보안영역 어드레스)은 보안영역 라이트 커맨드의 경우에만 생성되는 데이터임은 물론이다.
라이트 정보 생성부(203)는 버퍼 매니저(117)와 연동하여 버퍼 메모리 스케쥴링을 수행할 수 있다. 예를 들어, 저장부(120)에 라이트할 데이터를 임시 저장할 버퍼 메모리(210-1 ~210-n)를 할당하고, 할당한 버퍼 메모리210-1 ~210-n)의 식별자를 라이트 정보에 포함시킬 수 있다. 아울러, 할당한 버퍼 메모리210-1 ~210-n) 내의 라이트 데이터 임시 저장 위치를 스케쥴링하고 이를 라이트 정보에 포함시킬 수 있다.
일 실시예에서, 라이트 정보 생성부(203)는 라이트할 데이터의 종류에 따라, 또는 호스트 장치의 커맨드 종류에 따라 데이터 임시 저장용 버퍼 메모리를 다르게 할당하도록 구성될 수 있다.
일 실시예에서, 라이트 정보 생성부(203)는 호스트 장치의 커맨드가 노멀 라이트(Normal write)인 경우 라이트할 데이터를 입출력 버퍼 메모리에 임시 저장할 수 있다. 한편, 호스트 장치의 커맨드가 노멀 라이트를 제외한 라이트 동작을 유발하는 커맨드인 경우에는 라이트할 데이터를 보조 버퍼 메모리에 임시 저장할 수 있다.
제 1 데이터 기록부(205)는 라이트 정보 생성부(203)에서 생성한 라이트 정보에 기초하여 임시 라이트 동작을 수행할 수 있다. 즉, 라이트 정보 생성부(203)에서 할당한 버퍼 메모리210-1 ~210-n)의 예정된 위치에 라이트 데이터를 저장할 수 있다. 임시 라이트 동작이 완료되면, 제 1 데이터 기록부(205)는 라이트 커맨드의 처리 종료를 알리는 응답 신호를 호스트 인터페이스(113)를 통해 호스트 장치로 전송할 수 있다.
제 2 데이터 기록부(207)는 라이트 정보 생성부(203)에서 생성한 라이트 정보에 기초하여 메인 라이트 동작을 수행할 수 있다.
즉, 호스트 장치가 라이트하고자 하는 논리 블럭 어드레스의 시작 어드레스를 물리 어드레스로 맵핑하고, 맵핑된 물리 어드레스에 대응되는 영역으로부터 시작하여 호스트 장치가 라이트하고자 하는 길이의 라이트 데이터를 기록할 수 있다.
이에 따라 버퍼 메모리부(200)에 임시 저장된 데이터가 저장부(120)에 저장되면, 제 2 데이터 기록부(207)는 저장부(120)에 데이터가 실제 라이트된 길이를 나타내는 정보에 따라 라이트 정보를 업데이트한다.
메인 타이트 과정은 데이터 저장 장치(10)의 작업 상황에 따라 내부적으로 처리될 수 있다.
이와 같이, 쓰기 제어부(20)의 제어에 따라 복수의 버퍼 메모리 중 입출력 버퍼 메모리가 사용자 데이터 전용 임시 저장 공간으로 사용될 수 있다. 따라서, 사용자 데이터를 임시 저장할 공간을 충분히 확보할 수 있다. 그리고 호스트 장치로부터의 노멀 라이트 커맨드에 응답하여 사용자 데이터를 입출력 버퍼 메모리에 즉시 저장하고 호스트 장치로 응답 신호를 전송하여 고속 동작을 보장할 수 있다.
도 4는 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
호스트 장치로부터 데이터 저장 장치(10)로 커맨드가 전송됨에 따라(S101), 쓰기 제어부(20)가 커맨드를 파싱하고 라이트 정보를 생성할 수 있다(S103).
쓰기 제어부(20)는 호스트가 전송하는 커맨드 종류에 기초하여, 다른 관점에서는 저장부(120)에 라이트할 데이터의 종류에 기초하여 라이트할 데이터를 임시 저장할 버퍼 메모리를 할당할 수 있다(S105).
일 실시예에서, 쓰기 제어부(20)는 호스트 장치의 커맨드가 노멀 라이트(Normal write)인 경우, 또는 라이트할 데이터가 사용자 데이터인 경우 입출력 버퍼 메모리를 임시 저장 영역으로 할당할 수 있다.
일 실시예에서, 쓰기 제어부(20)는 호스트 장치의 커맨드가 노멀 라이트를 제외한 라이트 동작을 유발하는 커맨드인 경우, 또는 라이트할 데이터가 보안 데이터이거나 맵 해제를 위한 더미 데이터인 경우에는 보조 버퍼 메모리를 임시 저장 영역으로 할당할 수 있다.
보안 영역 (Replay Protected Memory Block; RPMB) 라이트 커맨드에 따른 라이트 동작시에는 라이트할 데이터를 컨트롤러(110) 또는 쓰기 제어부(20)에서 노멀 라이트 동작과 동기되도록 가공하여야 한다. 일 실시예에서, 노멀 라이트 동작시 데이터 처리 단위는 제 1 사이즈(예를 들어, 4K Byte)일 수 있다. 보안 영역 라이트 동작시 호스트 장치로부터 전송되는 데이터의 단위는 제 1 사이즈보다 작은 제 2 사이즈(예를 들어, 256 Byte)일 수 있다. 그러므로 컨트롤러(110) 또는 쓰기 제어부(20)는 보안 영역 라이트 동작이 노멀 라이트 동작과 동기될 수 있도록 보안 영역 라이트 데이터의 크기를 수정(modify)할 수 있다.
일 실시예에서, 보안 영역 라이트 동작을 위해 버퍼 메모리210-1 ~210-n) 중 일부가 보안영역 전용 임시 버퍼로 할당될 수 있다. 보안 영역 라이트 동작시 라이트할 데이터는 호스트 장치로부터 제 2 사이즈 단위로 전송되어 보안영역 전용 임시 버퍼에 저장될 수 있다. 컨트롤러(110) 또는 쓰기 제어부(20)는 보안영역 전용 임시 버퍼에 저장된 데이터를 제 1 사이즈에 맞추어 수정하여 할당된 보조 버퍼 메모리로 전달(복사)할 수 있다.
맵 해제(Unmap) 커맨드에 따른 라이트 동작시에는 유의미한 데이터를 기록하는 것이 아닌 맵 데이터가 기록되어 있던 영역에 모두 동일 레벨의 더미 데이터를 기록한다. 이러한 더미 데이터는 호스트 장치로부터 제공되는 것이 아닌 컨트롤러(110) 또는 쓰기 제어부(20)에서 생성된 데이터일 수 있다. 그러므로 보안영역 라이트 동작이나 맵 해제 동작시에는 라이트할 데이터가 컨트롤러(110)의 자체적인 가공 절차를 거쳐 기록된다. 따라서, 호스트 장치로부터 데이터가 제공되지 않거나, 또는 호스트 장치로부터의 데이터가 원본 그대로 버퍼 메모리 영역에 보존될 필요가 없다. 따라서, 노멀 라이트를 제외한 라이트를 유발하는 커맨드의 경우 보조 버퍼 메모리를 임시 저장 영역으로 할당 하여 입출력 버퍼 메모리의 이용 효율을 높일 수 있도록 한다.
라이트할 데이터를 임시 저장할 버퍼 메모리가 할당됨에 따라 라이트 정보가 생성되게 된다(S107). 일 실시예에서 라이트 정보는, 호스트 장치가 라이트하고자 하는 논리 블럭 어드레스의 시작 어드레스, 호스트 장치가 라이트하고자 하는 길이, 데이터가 임시 저장될 버퍼 메모리 식별자, 버퍼 메모리 내에서의 데이터 저장 위치, 커맨드 종류를 나타내는 플래그를 포함할 수 있다.
호스트 커맨드가 보안영역 라이트 커맨드인 경우 라이트 정보는 라이트할 보안영역 어드레스를 포함할 수 있다.
제 1 데이터 기록부(205)는 라이트 정보 생성부(203)에서 생성한 라이트 정보에 기초하여 임시 라이트 동작을 수행할 수 있다(S109). 즉, 라이트 정보 생성부(203)에서 할당한 버퍼 메모리210-1 ~210-n)의 예정된 위치에 라이트 데이터를 저장할 수 있다. 임시 라이트 동작이 완료되면, 제 1 데이터 기록부(205)는 라이트 커맨드의 처리 종료를 알리는 응답 신호를 호스트 인터페이스(113)를 통해 호스트 장치로 전송할 수 있다(S111).
제 2 데이터 기록부(207)는 라이트 정보 생성부(203)에서 생성한 라이트 정보에 기초하여 메인 라이트 동작을 수행할 수 있다(S113). 즉, 호스트 장치가 라이트하고자 하는 논리 블럭 어드레스의 시작 어드레스를 물리 어드레스로 맵핑하고, 맵핑된 물리 어드레스에 대응되는 영역으로부터 시작하여 호스트 장치가 라이트하고자 하는 길이의 라이트 데이터를 기록할 수 있다.
이에 따라 버퍼 메모리부(200)에 임시 저장된 데이터가 저장부(120)에 저장되면, 제 2 데이터 기록부(207)는 저장부(120)에 데이터가 실제 라이트된 길이를 나타내는 정보에 따라 라이트 정보를 업데이트하고(S115), 대기 상태로 천이한다(S117). 메인 타이트 과정은 데이터 저장 장치(10)의 작업 상황에 따라 내부적으로 결정된 시점에 처리될 수 있다.
도 5는 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 5를 참조하면, 스토리지 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다. 일 실시예에서, 데이터 저장 장치(1200)는 솔리드 스테이트 드라이브(solid state drive)(1200)(SSD)로 구성될 수 있다.
데이터 저장 장치(1200)는 컨트롤러(1210), 비휘발성 메모리 장치들(1220-0 ~ 1220-n), 버퍼 메모리(1230), 전원 공급기(1240), 신호 커넥터(1101) 및 전원 커넥터(1103)를 포함할 수 있다.
컨트롤러(1210)는 데이터 저장 장치(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛, 컨트롤 유닛, 동작 메모리로서의 랜덤 액세스 메모리, 에러 정정 코드(ECC) 유닛 및 메모리 인터페이스 유닛을 포함할 수 있다. 예를 들어, 컨트롤러(1210)는 도 1 내지 도 3에 도시한 것과 같이 쓰기 제어부(20)를 포함하는 컨트롤러(110)로 구성될 수 있다.
호스트 장치(1100)와 데이터 저장 장치(1200)는 신호 커넥터(1101)를 통해 신호를 송수신할 수 있다. 여기에서, 신호란 명령어, 어드레스, 데이터를 포함할 수 있다.
컨트롤러(1210)는 호스트 장치(1100)로부터 입력된 신호를 분석하고 처리할 수 있다. 컨트롤러(1210)는 데이터 저장 장치(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다.
에러 정정 코드(ECC) 유닛은 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛은 검출된 에러를 정정할 수 있다.
버퍼 메모리(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1230)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로 전송될 수 있다.
비휘발성 메모리 장치들(1220-0 ~ 1220-n)은 데이터 저장 장치(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1220-0 ~ 1220-n) 각각은 복수의 채널들(CH0~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1103)를 통해 입력된 전원을 데이터저장장치(1200)에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, 데이터 저장 장치(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있으나 이에 한정되는 것은 아니다.
신호 커넥터(1101)는 호스트 장치(1100)와 데이터 저장 장치(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 자명하다.
전원 커넥터(1103)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 물론이다.
도 6 및 도 7은 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 6을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 메모리 시스템(3200)은 접속 터미널(3110)에 마운트(mount)될 수 있다.
메모리 시스템(3200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(3200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220), 비휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다.
컨트롤러(3210)는 도 1 내지 도 3에 도시된 쓰기 제어부(20)를 포함하는 컨트롤러(110)와 실질적으로 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
비휘발성 메모리 장치들(3231~3232)은 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 메모리 시스템(3200) 백그라운드에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 메모리 시스템(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 메모리 시스템(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 메모리 시스템(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 메모리 시스템(3200)의 어느 한 변에 배치될 수 있다.
도 7은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다.
도 7을 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 메모리 시스템(4200)을 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(4200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(4200)은 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 메모리 시스템(4200)은 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 비휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 메모리 시스템(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 2 및 도 3에 도시한 쓰기 제어부(20)를 포함하는 컨트롤러(110)와 실질적으로 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 비휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 비휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 비휘발성 메모리 장치(4230)로 전송될 수 있다.
비휘발성 메모리 장치(4230)는 메모리 시스템(4200)의 저장 매체로 사용될 수 있다.
도 8은 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 8을 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 메모리 시스템(5200)을 포함할 수 있다. 메모리 시스템(5200)은 도 1의 데이터 저장 장치(10), 도 5의 데이터 저장 장치(1200), 도 6의 메모리 시스템(3200), 도 7의 메모리 시스템(4200)으로 구성될 수 있다.
도 9는 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
도 9를 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
메모리 셀 어레이(310)는 3차원 메모리 어레이를 포함할 수 있다. 3차원 메모리 어레이는 반도체 기판의 평판면에 대해 수직의 방향성을 가지며, 적어도 하나의 메모리 셀이 다른 하나의 메모리 셀의 수직 상부에 위치하는 낸드(NAND) 스트링을 포함하는 구조를 의미한다. 각 메모리 셀들은 전하 트랩층을 포함할 수 있다. 각각의 수직 낸드 스트링은 메모리 셀들 위에 위치하는 적어도 하나의 선택 트랜지스터를 포함할 수 있다. 하지만 3차원 메모리 어레이의 구조가 이에 한정되는 것은 아니며 수직의 방향성뿐 아니라 수평의 방향성을 가지고 고집적도로 형성된 메모리 어레이 구조라면 선택적으로 적용 가능함은 자명하다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 데이터 저장 장치
1000 : 스토리지 시스템
3000, 4000 : 데이터 처리 시스템
5000 : 서버 시스템

Claims (20)

  1. 저장부;
    상기 저장부에 데이터를 라이트하거나 상기 저장부로부터 데이터를 읽어 내는 컨트롤러; 및
    복수의 버퍼 메모리;를 포함하고,
    상기 컨트롤러는, 호스트 장치로부터 제공되는 라이트 관련 커맨드에 기초하여 상기 저장부에 라이트할 데이터의 종류에 따라 상기 라이트할 데이터를 임시 저장하기 위한 버퍼 메모리를 다르게 할당하도록 구성되는 쓰기 제어부를 포함하는 데이터 저장 장치.
  2. 제 1 항에 있어서,
    상기 버퍼 메모리는 적어도 하나의 입출력 버퍼 메모리 및 적어도 하나의 보조 버퍼 메모리를 포함하고,
    상기 쓰기 제어부는, 상기 라이트할 데이터가 사용자 데이터인 경우 입출력 버퍼 메모리에 상기 사용자 데이터를 임시 저장하고, 상기 라이트할 데이터가 사용자 데이터가 아닌 경우 보조 버퍼 메모리에 상기 라이트할 데이터를 임시 저장하도록 구성되는 데이터 저장 장치.
  3. 제 2 항에 있어서,
    상기 사용자 데이터가 아닌 데이터는 보안영역 데이터 또는 더미 데이터인 데이터 저장 장치.
  4. 제 1 항에 있어서,
    상기 라이트 관련 커맨드는 노멀 라이트 커맨드, 보안 영역 라이트 커맨드, 맵 해제(Unmap) 커맨드를 포함하도록 구성되는 데이터 저장 장치.
  5. 제 1 항에 있어서,
    상기 쓰기 제어부는 호스트 장치가 라이트하고자 하는 상기 저장부의 논리 주소, 상기 호스트 장치가 라이트하고자 하는 데이터의 길이, 상기 할당한 버퍼 메모리 식별자, 상기 할당한 버퍼 메모리 내에서의 상기 라이트할 데이터의 저장 위치, 상기 호스트 커맨드의 종류를 포함하는 라이트 정보를 생성하도록 구성되는 데이터 저장 장치.
  6. 제 5 항에 있어서,
    상기 쓰기 제어부는, 상기 버퍼 메모리에 임시 저장된 데이터를 상기 저장부에 저장한 후 상기 저장부에 데이터가 실제 라이트된 길이를 나타내는 정보에 따라 상기 라이트 정보를 업데이트하도록 구성되는 데이터 저장 장치.
  7. 저장부, 복수의 버퍼 메모리 및 상기 저장부에 대한 데이터 교환을 제어하는 컨트롤러를 포함하는 데이터 저장 장치로서,
    상기 컨트롤러는, 호스트 장치로부터 제공되는 라이트 관련 커맨드를 해석하도록 구성되는 커맨드 해석부;
    상기 커맨드 해석부의 해석 결과에 기초하여 상기 저장부에 라이트할 데이터의 종류에 따라 상기 라이트할 데이터를 임시 저장하기 위한 버퍼 메모리를 다르게 할당하고, 라이트에 요구되는 라이트 정보를 생성하도록 구성되는 라이트 정보 생성부;
    상기 라이트 정보에 기초하여 상기 할당한 버퍼 메모리에 데이터를 라이트하는 제 1 데이터 기록부; 및
    상기 라이트 정보에 기초하여 상기 할당한 버퍼 메모리에 임시 저장한 데이터를 상기 저장부에 라이트하는 제 2 데이터 기록부;
    를 포함하도록 구성되는 데이터 저장 장치.
  8. 제 7 항에 있어서,
    상기 제 1 데이터 기록부는 상기 할당한 버퍼 메모리에 데이터를 라이트하고 상기 호스트 장치로 라이트 커맨드의 처리가 종료되었음을 알리도록 구성되는 데이터 저장 장치.
  9. 제 7 항에 있어서,
    상기 버퍼 메모리는 적어도 하나의 입출력 버퍼 메모리 및 적어도 하나의 보조 버퍼 메모리를 포함하고,
    상기 라이트 정보 생성부는, 상기 라이트할 데이터가 사용자 데이터인 경우 입출력 버퍼 메모리에 상기 사용자 데이터를 임시 저장하고, 상기 라이트할 데이터가 사용자 데이터가 아닌 경우 보조 버퍼 메모리에 상기 라이트할 데이터를 임시 저장하도록 구성되는 데이터 저장 장치.
  10. 제 9 항에 있어서,
    상기 사용자 데이터가 아닌 데이터는 보안영역 데이터 또는 더미 데이터인 데이터 저장 장치.
  11. 제 7 항에 있어서,
    상기 라이트 관련 커맨드는 노멀 라이트 커맨드, 보안 영역 라이트 커맨드, 맵 해제(Unmap) 커맨드를 포함하도록 구성되는 데이터 저장 장치.
  12. 제 7 항에 있어서,
    상기 쓰기 제어부는 호스트 장치가 라이트하고자 하는 상기 저장부의 논리 주소, 상기 호스트 장치가 라이트하고자 하는 데이터의 길이, 상기 할당한 버퍼 메모리 식별자, 상기 할당한 버퍼 메모리 내에서의 상기 라이트할 데이터의 저장 위치, 상기 호스트 커맨드의 종류를 포함하는 라이트 정보를 생성하도록 구성되는 데이터 저장 장치.
  13. 제 12 항에 있어서,
    상기 라이트 정보 생성부는, 상기 제 2 데이터 기록부가 상기 버퍼 메모리에 임시 저장된 데이터를 상기 저장부에 저장한 후 상기 저장부에 데이터가 실제 라이트된 길이를 나타내는 정보에 따라 상기 라이트 정보를 업데이트하도록 구성되는 데이터 저장 장치.
  14. 저장부, 복수의 버퍼 메모리 및 상기 상기 저장부에 대한 데이터 교환을 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서,
    상기 컨트롤러가 호스트 장치로부터 제공되는 라이트 관련 커맨드를 해석하는 단계;
    상기 커맨드 해석 결과에 기초하여 상기 저장부에 라이트할 데이터의 종류에 따라 상기 라이트할 데이터를 임시 저장하기 위한 버퍼 메모리를 다르게 할당하고, 라이트에 요구되는 라이트 정보를 생성하는 단계;
    상기 라이트 정보에 기초하여 상기 할당한 버퍼 메모리에 데이터를 라이트하는 임시 라이트 단계; 및
    상기 라이트 정보에 기초하여 상기 할당한 버퍼 메모리에 임시 저장한 데이터를 상기 저장부에 라이트하는 메인 라이트 단계;
    를 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  15. 제 14 항에 있어서,
    상기 임시 라이트 단계 이후 상기 호스트 장치로 라이트 커맨드의 처리가 종료되었음을 알리는 단계를 더 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  16. 제 14 항에 있어서,
    상기 버퍼 메모리는 적어도 하나의 입출력 버퍼 메모리 및 적어도 하나의 보조 버퍼 메모리를 포함하고,
    상기 버퍼 메모리를 할당하는 단계는, 상기 라이트할 데이터가 사용자 데이터인 경우 입출력 버퍼 메모리에 상기 사용자 데이터를 임시 저장하도록 상기 버퍼 메모리를 할당하고, 상기 라이트할 데이터가 사용자 데이터가 아닌 경우 보조 버퍼 메모리에 상기 라이트할 데이터를 임시 저장하도록 상기 버퍼 메모리를 할당하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  17. 제 16 항에 있어서,
    상기 사용자 데이터가 아닌 데이터는 보안영역 데이터 또는 더미 데이터인 데이터 저장 장치의 동작 방법.
  18. 제 14 항에 있어서,
    상기 라이트 관련 커맨드는 노멀 라이트 커맨드, 보안 영역 라이트 커맨드, 맵 해제(Unmap) 커맨드를 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  19. 호스트 장치; 및
    저장부, 복수의 버퍼 메모리 및 상기 저장부에 데이터를 라이트하거나 상기 저장부로부터 데이터를 읽어 내는 컨트롤러를 포함하는 데이터 저장 장치를 포함하고,
    상기 컨트롤러는, 상기 호스트 장치로부터 제공되는 라이트 관련 커맨드에 기초하여 상기 저장부에 라이트할 데이터의 종류에 따라 상기 라이트할 데이터를 임시 저장하기 위한 버퍼 메모리를 다르게 할당하도록 구성되는 쓰기 제어부를 포함하도록 구성되는 스토리지 시스템.
  20. 제 19 항에 있어서,
    상기 버퍼 메모리는 적어도 하나의 입출력 버퍼 메모리 및 적어도 하나의 보조 버퍼 메모리를 포함하고,
    상기 쓰기 제어부는, 상기 라이트할 데이터가 사용자 데이터인 경우 입출력 버퍼 메모리에 상기 사용자 데이터를 임시 저장하고, 상기 라이트할 데이터가 사용자 데이터가 아닌 경우 보조 버퍼 메모리에 상기 라이트할 데이터를 임시 저장하도록 구성되는 스토리지 시스템.
KR1020180023698A 2018-02-27 2018-02-27 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 KR20190102781A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180023698A KR20190102781A (ko) 2018-02-27 2018-02-27 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US16/109,207 US20190266096A1 (en) 2018-02-27 2018-08-22 Data storage device, method of operating the same, and storage system having the same
CN201811102341.4A CN110196684A (zh) 2018-02-27 2018-09-20 数据存储装置、其操作方法以及具有其的存储系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180023698A KR20190102781A (ko) 2018-02-27 2018-02-27 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템

Publications (1)

Publication Number Publication Date
KR20190102781A true KR20190102781A (ko) 2019-09-04

Family

ID=67685106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180023698A KR20190102781A (ko) 2018-02-27 2018-02-27 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템

Country Status (3)

Country Link
US (1) US20190266096A1 (ko)
KR (1) KR20190102781A (ko)
CN (1) CN110196684A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019200142A1 (en) * 2018-04-12 2019-10-17 Micron Technology, Inc. Replay protected memory block command queue
US10742558B1 (en) 2018-08-07 2020-08-11 Innovium, Inc. Traffic manager resource sharing
US10868769B1 (en) 2018-08-07 2020-12-15 Innovium, Inc. Read instruction queues in a network device
US10846225B1 (en) * 2018-08-07 2020-11-24 Innovium, Inc. Buffer read optimizations in a network device
TWI716993B (zh) * 2019-09-03 2021-01-21 宜鼎國際股份有限公司 雙通道資料儲存系統
US11573891B2 (en) 2019-11-25 2023-02-07 SK Hynix Inc. Memory controller for scheduling commands based on response for receiving write command, storage device including the memory controller, and operating method of the memory controller and the storage device
KR102456176B1 (ko) * 2020-05-21 2022-10-19 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
CN112199045A (zh) * 2020-10-12 2021-01-08 长江存储科技有限责任公司 存储装置以及数据操作方法
US11726672B2 (en) * 2020-12-24 2023-08-15 Samsung Electronics Co., Ltd. Operating method of storage device setting secure mode of command, and operating method of storage system including the storage device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5941998A (en) * 1997-07-25 1999-08-24 Samsung Electronics Co., Ltd. Disk drive incorporating read-verify after write method
US8135912B2 (en) * 2009-05-18 2012-03-13 Hola Networks, Ltd. System and method of increasing cache size
CN103023809B (zh) * 2012-12-28 2015-07-22 中国船舶重工集团公司第七0九研究所 一种采用二次缓冲技术的信息系统数据同步处理方法
CN104423888B (zh) * 2013-08-23 2017-10-03 群联电子股份有限公司 数据写入方法、存储器控制电路单元与存储器存储装置
CN104298471A (zh) * 2014-09-16 2015-01-21 青岛海信信芯科技有限公司 一种高速缓存的数据写入方法及装置
CN105677576B (zh) * 2015-12-31 2018-11-09 上海交通大学 一种面向相变存储器的Bank控制器读写控制装置及方法
KR102514388B1 (ko) * 2016-03-25 2023-03-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Also Published As

Publication number Publication date
CN110196684A (zh) 2019-09-03
US20190266096A1 (en) 2019-08-29

Similar Documents

Publication Publication Date Title
KR20190102781A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR102532084B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR20190106228A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200025521A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
CN111177031B (zh) 数据存储装置及操作方法和具有数据存储装置的存储系统
KR20200085967A (ko) 데이터 저장 장치 및 그 동작 방법
KR20200074464A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
CN110390988B (zh) 数据存储装置、防止读取干扰的操作方法及存储系统
KR20200113480A (ko) 데이터 저장 장치 및 동작 방법
KR20200054537A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US10877853B2 (en) Data storage device and operation method optimized for recovery performance, and storage system having the same
KR20210038753A (ko) 데이터 저장 장치 및 그 동작 방법
KR102620727B1 (ko) 전자 장치
KR20220104486A (ko) 메모리 시스템, 그것의 동작 방법 및 컴퓨팅 시스템
CN111258494B (zh) 数据存储装置及操作方法、具有数据存储装置的存储系统
US20200081649A1 (en) Data storage device, operation method thereof and storage system including the same
US20190361608A1 (en) Data storage device and operation method for recovery, and storage system having the same
KR20200121068A (ko) 데이터 저장 장치 및 이의 동작 방법, 이를 위한 컨트롤러
KR20200110862A (ko) 데이터 저장 장치 및 동작 방법, 이를 위한 컨트롤러
CN114385070B (zh) 主机、数据存储装置、数据处理系统以及数据处理方法
KR102649657B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US11281590B2 (en) Controller, operating method thereof and storage device including the same
CN111414314B (zh) 数据存储装置、其操作方法及其控制器
KR20180121733A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20220076803A (ko) 데이터 저장 장치 및 그것의 동작 방법