KR102649657B1 - 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 - Google Patents

데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 Download PDF

Info

Publication number
KR102649657B1
KR102649657B1 KR1020180082700A KR20180082700A KR102649657B1 KR 102649657 B1 KR102649657 B1 KR 102649657B1 KR 1020180082700 A KR1020180082700 A KR 1020180082700A KR 20180082700 A KR20180082700 A KR 20180082700A KR 102649657 B1 KR102649657 B1 KR 102649657B1
Authority
KR
South Korea
Prior art keywords
write
tag
data
buffer memory
memory unit
Prior art date
Application number
KR1020180082700A
Other languages
English (en)
Other versions
KR20200008713A (ko
Inventor
신숭선
최한
김진수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180082700A priority Critical patent/KR102649657B1/ko
Priority to US16/219,527 priority patent/US10606509B2/en
Priority to CN201811580988.8A priority patent/CN110727393B/zh
Publication of KR20200008713A publication Critical patent/KR20200008713A/ko
Application granted granted Critical
Publication of KR102649657B1 publication Critical patent/KR102649657B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0605—Improving or facilitating administration, e.g. storage management by facilitating the interaction with a user or administrator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

본 기술의 일 실시예에 의한 데이터 저장 장치는 저장매체; 저장매체로 입력되거나 저장매체에서 출력되는 데이터를 임시 저장하는 버퍼 메모리부; 및 저장부에 대한 데이터 교환을 제어하며, 라이트 커맨드별로 라이트 태그를 할당하고, 라이트 커맨드의 처리 상태에 따라 라이트 태그의 속성을 변경하도록 구성되는 컨트롤러;를 포함하도록 구성될 수 있다.

Description

데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템{Data Storage Device and Operation Method Thereof, Storage System Having the Same}
본 발명은 반도체 집적 장치에 관한 것으로, 보다 구체적으로는 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템에 관한 것이다.
저장 장치는 호스트 장치와 연결되어 호스트의 요청에 따라 데이터 입출력 동작을 수행한다. 저장 장치는 데이터를 저장하기 위해 다양한 저장 매체를 사용할 수 있다.
데이터 저장 장치에서, 실행되어야 할 커맨드들의 오버헤드와 입출력 레이턴시를 개선하기 위한 방법의 하나로 NCQ(Native Command Queuing)가 제안되었다. NCQ는 처리할 커맨드를 리오더링(reordiering)하고 이를 통해 높은 성능을 얻을 수 있도록 하는 방법이다.
NCQ에서 태그는 0~31 사이의 값을 가질 수 있다. 즉, 모든 커맨드에 대한 상태(Status)는 32가지 중 어느 하나가 될 수 있고 각 실행될 커맨드들은 고유의 태그값을 가지게 된다.
그러나 NCQ에서는 호스트 인터페이스 단에서는 처리되었으나 저장장치 내부에서 처리되지 못한 데이터의 상태를 태그로 관리할 수 없으므로 이에 대한 관리 기법이 필요한 실정이다.
본 기술의 실시예는 라이트 커맨드의 처리 상태를 세부적으로 관리할 수 있는 데이터 저장 장치 및 동작 방법과 이를 포함하는 스토리지 시스템을 제공할 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치는 저장매체; 상기 저장매체로 입력되거나 상기 저장매체에서 출력되는 데이터를 임시 저장하는 버퍼 메모리부; 및 상기 저장부에 대한 데이터 교환을 제어하며, 라이트 커맨드별로 라이트 태그를 할당하고, 상기 라이트 커맨드의 처리 상태에 따라 상기 라이트 태그의 속성을 변경하도록 구성되는 컨트롤러;를 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치의 동작 방법은 저장부, 버퍼 메모리부 및 상기 저장부에 대한 데이터 교환을 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서, 호스트 장치로부터 제공되는 커맨드가 라이트 커맨드인 경우 상기 컨트롤러가 상기 라이트 커맨드별로 라이트 태그를 할당하는 단계; 및 상기 라이트 커맨드의 처리 상태에 따라 상기 컨트롤러가 상기 라이트 태그의 속성을 변경하는 단계;를 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 스토리지 시스템은 호스트 장치; 및 저장부, 버퍼 메모리부 및 상기 저장부에 대한 데이터 교환을 제어하는 컨트롤러를 포함하는 데이터 저장 장치를 포함하고, 상기 컨트롤러는, 상기 저장부에 대한 데이터 교환을 제어하며, 라이트 커맨드별로 라이트 태그를 할당하고, 상기 라이트 커맨드의 처리 상태에 따라 상기 라이트 태그의 속성을 변경하도록 구성될 수 있다.
본 기술에 의하면 라이트 동작의 진행 상태를 나타내는 태그를 진행 상태 별로 별도의 레지스터에 저장하지 않고, 진행 상황에 따라 태그 속성을 변경할 수 있으므로 라이트 태그 관리 자원을 최소화할 수 있다. 이에 따라, 데이터 저장 장치가 호스트 장치로부터 복수의 라이트 요청을 수신하여 처리하는 경우에도 각각의 라이트 요청 별로 단일의 태그 레지스터를 이용하여 세부 진행 상황을 관리할 수 있다.
아울러, 라이트 동작 진행 중 에러가 발생한 경우 해당 라이트 동작에 대응하는 태그를 확인함에 의해 데이터 저장 장치 내부적으로 어떤 처리 도중에 에러가 발생하였는지 확인할 수 있어 디버깅 효율을 향상시킬 수 있다.
도 1은 일 실시예에 의한 데이터 저장 장치의 구성도이다.
도 2는 일 실시예에 의한 컨트롤러의 구성도이다.
도 3은 일 실시예에 의한 컨트롤러의 내부 동작을 설명하기 위한 도면이다.
도 4는 일 실시예에 의한 호스트 인터페이스의 구성을 설명하기 위한 도면이다.
도 5는 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 6은 일 실시예에 의한 태그 레지스터의 구성도이다.
도 7은 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 8 및 도 9는 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 10은 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 11은 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.
도 1은 일 실시예에 의한 데이터 저장 장치의 구성도이다.
도 1을 참조하면, 일 실시예에 의한 데이터 저장 장치(10)는 컨트롤러(110), 저장매체(120) 및 버퍼 메모리부(130)를 포함할 수 있다.
컨트롤러(110)는 호스트 장치의 요청에 응답하여 저장매체(120)를 제어할 수 있다. 예를 들어, 컨트롤러(110)는 호스트 장치의 프로그램(라이트) 요청에 따라 저장매체(120)에 데이터가 프로그램되도록 할 수 있다. 그리고, 호스트 장치의 읽기 요청에 응답하여 저장매체(120)에 기록되어 있는 데이터를 호스트 장치로 제공할 수 있다.
저장매체(120)는 컨트롤러(110)의 제어에 따라 데이터를 기록하거나 기록된 데이터를 출력할 수 있다. 저장매체(120)는 휘발성 또는 비휘발성 메모리 장치로 구성될 수 있다. 일 실시예에서, 저장매체(120)는 EEPROM(Electrically Erasable and Programmable ROM), 낸드(NAND) 플래시 메모리, 노어(NOR) 플래시 메모리, PRAM(Phase-Change RAM), ReRAM(Resistive RAM) FRAM(Ferroelectric RAM), STT-MRAM(Spin Torque Transfer Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자 중에서 선택된 메모리 소자를 이용하여 구현될 수 있다. 저장매체(120)는 복수의 다이들(Die 0~Die n), 또는 복수의 칩들, 또는 복수의 패키지들을 포함할 수 있다. 나아가 저장매체(120)는 하나의 메모리 셀에 한 비트의 데이터를 저장하는 싱글 레벨 셀(Single-Level Cell), 또는 하나의 메모리 셀에 복수 비트의 데이터를 저장하는 멀티 레벨 셀(Multi-Level Cell)로 이루어질 수 있다.
버퍼 메모리부(130)는 데이터 저장 장치(10)가 호스트 장치와 연동하여 데이터를 라이트하거나 읽는 등의 일련의 동작을 수행할 때 데이터를 임시 저장할 수 있는 공간으로 작용한다. 도 1에는 버퍼 메모리부(130)가 컨트롤러(110) 외부에 위치하는 경우를 예로 들어 도시하였으나, 버퍼 메모리부(130)는 컨트롤러(110) 내부에 구비될 수도 있음은 물론이다.
일 실시예에서, 컨트롤러(110)는 태그 관리부(20)를 포함할 수 있다.
태그 관리부(20)는 호스트 장치의 라이트 커맨드에 응답하여 데이터 저장 장치(10)가 라이트 동작을 수행할 때 라이트할 데이터의 처리 과정을 태그로 관리하도록 구성될 수 있다.
일 실시예에서, 태그 관리부(20)는 호스트 장치로부터 라이트할 데이터의 전송을 기다리고 있는 경우 라이트 태그를 제 1 값(H)으로 설정할 수 있다. 라이트할 데이터가 호스트 장치로부터 버퍼 메모리부(130)로 전달이 완료된 경우 라이트 태그는 제 2 값(N)으로 설정할 수 있다. 버퍼 메모리부(130)로 데이터 전달이 완료되어 논리-물리 주소 맵핑 과정이 수행 중인 경우 라이트 태그는 제 3 값(B)으로 설정할 수 있다. 주소 맵핑이 완료된 데이터가 저장매체(120)에 프로그램 완료되면 라이트 태그는 제 4 값(T)으로 설정될 수 있다. 이에 따라 라이트 동작이 완료되면 해당 라이트 커맨드에 대한 라이트 태그는 삭제될 수 있다.
이와 같이, 태그 관리부(20)는 라이트 커맨드에 따라 제공되는 데이터의 처리 상태, 예를 들어 데이터의 위치에 기초하여 태그를 설정할 수 있다. 커맨드당 하나의 레지스터 공간을 할당하여 커맨드의 다양한 처리 상태를 관리할 수 있으므로 라이트 태그 관리에 소요되는 자원을 최소화할 수 있다. 또한, 라이트 동작 중 에러가 발생한 경우, 라이트 태그를 디버깅 데이터로 활용하여 에러가 발생된 상세한 상황을 확인할 수 있다.
도 2는 일 실시예에 의한 컨트롤러의 구성도이다.
도 2를 참조하면, 일 실시예에 의한 컨트롤러(110)는 중앙처리장치(CPU, 111), 호스트 인터페이스(113), ROM(1151), RAM(1153), 버퍼 매니저(117), 메모리 인터페이스(119) 및 태그 관리부(20)를 포함할 수 있다.
중앙처리장치(CPU, 111)는 저장매체(120)에 대한 데이터의 읽기 또는 라이트 동작에 필요한 다양한 제어정보를 호스트 인터페이스(113), RAM(1153), 버퍼 매니저(117) 및 메모리 인터페이스(119)에 전달하도록 구성될 수 있다. 일 실시예에서, 중앙처리장치(111)는 데이터 저장 장치(10)의 다양한 동작을 위해 제공되는 펌웨어에 따라 동작할 수 있다. 일 실시예에서, 중앙처리장치(111)는 저장매체(120)를 관리하기 위한 가비지 콜렉션, 주소맵핑, 웨어레벨링 등을 수행하기 위한 플래시 변환계층(FTL)의 기능, 저장매체(120)로부터 독출된 데이터의 에러를 검출하고 정정하는 기능 등을 수행할 수 있다.
호스트 인터페이스(113)는 중앙처리장치(111)의 제어에 따라 호스트 장치로부터 커맨드 및 클럭신호를 수신하고 데이터의 입출력을 제어하기 위한 통신 채널을 제공할 수 있다. 특히, 호스트 인터페이스(113)는 호스트 장치와 데이터 저장 장치(10) 간의 물리적 연결을 제공할 수 있다. 그리고 호스트 장치의 버스 포맷에 대응하여 데이터 저장 장치(10)와의 인터페이싱을 제공할 수 있다. 호스트 장치의 버스 포맷은 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 적어도 어느 하나를 포함할 수 있다.
ROM(1151)은 컨트롤러(110)의 동작에 필요한 프로그램 코드, 예를 들어 펌웨어 또는 소프트웨어가 저장되고, 프로그램 코드들이 이용하는 코드 데이터 등이 저장될 수 있다.
RAM(1153)은 컨트롤러(110)의 동작에 필요한 데이터 또는 컨트롤러(110)에 의해 생성된 데이터를 저장할 수 있다.
중앙처리장치(111)는 부팅 동작시 저장매체(120) 또는 ROM(1151)에 저장된 부트 코드를 RAM(1153)에 로딩함으로, 데이터 저장 장치(10)의 부팅 동작을 제어할 수 있다.
버퍼 매니저(117)는 각 버퍼 메모리부(130)의 사용 상태를 관리하도록 구성될 수 있다.
메모리 인터페이스(119)는 컨트롤러(110)와 저장매체(120) 간의 신호 송수신을 위한 통신 채널을 제공할 수 있다. 메모리 인터페이스(119)는 중앙처리장치(111)의 제어에 따라 버퍼 메모리부(130)에 일시 저장된 데이터를 저장매체(120)에 기입할 수 있다. 그리고 저장매체(120)로부터 독출되는 데이터를 버퍼 메모리부(130)로 전달하여 일시 저장할 수 있다.
태그 관리부(20)는 는 라이트 커맨드에 따라 제공되는 데이터의 처리 상태, 예를 들어 데이터의 위치에 기초하여 기 설정된 레지스터 공간에 태그를 설정할 수 있다. 태그 관리부(20)는 라이트할 데이터의 처리 상태에 따라 태그를 갱신하고 라이트 동작이 완료되면 라이트 태그를 삭제하도록 구성될 수 있다.
태그 관리부(20)는 호스트 인터페이스(113)의 내부에 구성될 수도 있다.
도 3은 일 실시예에 의한 컨트롤러의 내부 동작을 설명하기 위한 도면이다.
컨트롤러(110)는 호스트 인터페이스 계층(Host Interface Layer; HIL)(210), 플래시 변환 계층(Flash Translation Layer; FTL)(220) 및 플래시 인터페이스 계층(Flash Interface Layer; FIL)(230)을 통해 호스트 장치와 저장 매체(120) 간의 데이터 교환이 이루어지도록 할 수 있다.
HIL(210)은 호스트 인터페이스(113)를 제어하여 호스트 장치와 컨트롤러(110)가 인터페이스하도록 제어한다.
FTL(220)은 컨트롤러(110)가 저장매체(120)를 관리하기 위한 가비지 콜렉션, 주소맵핑, 웨어레벨링 등을 수행하도록 제어한다.
FIL(230)은 메모리 인터페이스(119)를 제어하여 컨트롤러(110)과 저장매체(120)가 인터페이스하도록 제어한다.
따라서, 호스트 장치로부터 전송되는 라이트 데이터는 FIL(210)의 제어에 따라 버퍼 메모리부(130)에 전달될 수 있다. FTL(220)은 라이트 데이터를 저장매체(120)의 어느 위치에 저장할지 결정하고 라이트 데이터의 논리 주소와 물리 주소를 맵핑시켜 맵핑 테이블에 반영할 수 있다. 맵핑이 완료되면 fil(230)의 제어에 따라 버퍼 메모리부(130)에 임시 저장된 데이터가 저장매체(120)의 기 결정된 물리적 위치에 저장될 수 있다.
이러한 데이터 라이트 과정에서 태그 관리부(20)는 데이터의 처리 과정에 따라 태그 속성을 변경하도록 구성된다.
도 4는 일 실시예에 의한 호스트 인터페이스의 구성을 설명하기 위한 도면이다.
도 4를 참조하면, 호스트 인터페이스(113)는 커맨드 관리부(1131), 커맨드 해석부(1133), 버퍼 할당부(1135), 커맨드 처리부(1137), 태그 관리부(1139), 커맨드 레지스터(1141) 및 태그 레지스터(1143)를 포함할 수 있다.
커맨드 관리부(1131)는 호스트 장치로부터 커맨드가 제공됨에 따라 커맨드 레지스터(1141)의 빈 공간을 할당하여 커맨드를 저장할 수 있다.
커맨드 해석부(1133)는 호스트로부터 제공된 커맨드를 파싱(parsing)할 수 있다.
버퍼 할당부(1135)는 호스트 장치의 커맨드가 라이트 커맨드일 경우, 라이트 데이터를 임시 저장할 버퍼 메모리부(130)의 빈 공간을 할당하고, 버퍼 할당 정보를 호스트 장치로 제공할 수 있다. 이에 따라 호스트 장치는 할당된 버퍼 메모리부(130)의 공간으로 라이트 데이터를 전송할 수 있다.
커맨드 처리부(1137)는 커맨드 해석부(1133)에서 파싱한 커맨드를 기 설정된 순서에 따라 처리할 수 있다.
태그 관리부(1139)는 호스트 장치로부터 제공되는 라이트 커맨드에 따라 라이트 동작이 수행될 때, 커맨드 처리부(1137)의 처리 상황에 기초하여 라이트 태그의 속성을 관리하도록 구성될 수 있다. 도 4는 태그 관리부(1139)가 호스트 인터페이스(113) 내부에 구비된 예를 나타낸 것으로, 태그 관리부(1139)는 도 1 및 도 2의 태그 관리부(20)과 실질적으로 동일한 구성부일 수 있다.
라이트 태그는 태그 레지스터(1143)에 저장 및 관리될 수 있다.
일 실시예에서, 태그 관리부(1139)는 호스트 장치로부터 라이트할 데이터의 전송을 기다리고 있는 경우 라이트 태그를 제 1 값(H)으로 설정할 수 있다. 라이트할 데이터가 호스트 장치로부터 버퍼 메모리부(130)로 전달이 완료된 경우 라이트 태그는 제 2 값(N)으로 설정할 수 있다. 버퍼 메모리부(130)로 데이터 전달이 완료되어 논리-물리 주소 맵핑 과정이 수행 중인 경우 라이트 태그는 제 3 값(B)으로 설정할 수 있다. 주소 맵핑이 완료된 데이터가 저장매체(120)에 프로그램 완료되면 라이트 태그는 제 4 값(T)으로 설정될 수 있다. 이에 따라 라이트 동작이 완료되면 해당 라이트 커맨드에 대한 라이트 태그는 삭제될 수 있다.
호스트로부터 전송되는 라이트 커맨드(CMD-0, CMD-1, CMD-2, CMD-3, CMD-k) 마다 각각 고유의 라이트 태그를 가질 수 있고, 라이트 태그를 통해 해당 라이트 커맨드의 진행 상황을 파악할 수 있다.
라이트 진행 상황마다 별도의 레지스터에 태그를 저장하지 않고, 진행 상황에 따라 태그 속성을 변경하므로 라이트 태그 관리 자원을 최소화할 수 있다.
일 실시예에서, 태그 레지스터(1143)는 라이트 커맨드별 태그를 저장할 수 있고, 현재 처리 중인 라이트 커맨드의 개수(C)를 더 저장할 수 있다.
라이트 동작이 완료된 커맨드의 태그는 태그 레지스터(1143)로부터 삭제되고, 신규 라이트 커맨드가 발생하면 그에 대응하여 태그가 할당되므로, 태그 관리부(1139)는 태그 레지스터(1143)에서 관리되고 있는 라이트 태그의 개수에 따라 현재 처리 중인 라이트 커맨드의 개수(C)를 갱신할 수 있다.
도 5는 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 5를 참조하면, 호스트 장치로부터 데이터 저장 장치(10)의 컨트롤러(110)로 커맨드(라이트 커맨드)가 전송됨에 따라(S101), 컨트롤러(110)의 HIL(210)은 커맨드 레지스터(1141)에 커맨드를 저장하고(S103) 파싱할 수 있다(S105).
호스트 장치로부터 라이트 커맨드가 제공된 후 라이트 데이터를 기다리는 동안 라이트 태그의 속성은 제 1 값(H)을 가질 수 있다.
커맨드 파싱 결과 라이트 커맨드이면 HIL(210)은 라이트 데이터를 저장할 버퍼 공간을 할당하고(S107), 버퍼 할당 정보를 호스트 장치로 통지할 수 있다. 이 때에도 아직 라이트 데이터가 호스트 장치로부터 전달되기 전이므로 라이트 태그는 제 1 값(H)으로 유지된다.
이 후 호스트 장치는 HIL(210)을 통해 버퍼 메모리부(130)에 라이트 데이터를 임시 저장할 수 있다(S109, S111). 라이트 데이터가 버퍼 메모리부(130)에 저장됨에 따라 라이트 태그의 속성은 제 2 값(N)으로 변경될 수 있다.
데이터가 임시 저장되면, HIL(210)은 FTL(220)로 커맨드를 전달할 수 있다(S113). FTL(220)로 커맨드가 전달되면 라이트 태그는 제 3 값(B)으로 속성이 변경될 수 있다. 라이트 태그의 속성은 FTL(220)에서 커맨드가 처리되는 동안 제 3 값(B)을 유지할 수 있다.
FTL(220)은 커맨드에 응답하여, 라이트 데이터를 저장할 저장매체(120)의 물리적 공간을 할당하고, 논리 주소와 물리 주소를 맵핑시켜 맵핑 테이블에 반영할 수 있다(S115).
이후, FTL(220)은 FIL(230)로 커맨드를 전달하고(S117), 이에 따라 라이트 데이터는 FIL(230)을 통해 저장 매체(120)로 전달되어 저장될 수 있다(S119). 그리고, 라이트 태그의 속성은 제 4 값(T)으로 변경될 수 있다.
저장매체(120)에 라이트 데이터의 프로그램이 완료된 후 저장매체(120)가 컨트롤러로 상태 신호(Status, /RB 등)를 전송할 수 있으며, 이에 따라 해당 라이트 커맨드의 태그는 태그 레지스터(1143)로부터 삭제될 수 있다.
도 6은 일 실시예에 의한 태그 레지스터의 구성도이다.
라이트 커맨드 별로 관리되는 라이트 태그는 태그 레지스터(1143)에 저장될 수 있다. 라이트 데이터는 버퍼 메모리부(130)에 임시 저장된 후 저장매체(120)에 프로그램될 수 있다. 따라서 라이트할 데이터가 임시 저장된 버퍼 메모리부의 인덱스에 따라 라이트 태그의 현태 상태를 관리하면 라이트 커맨드별 데이터 처리 상황을 용이하게 관리할 수 있다.
호스트 장치로부터 라이트 거맨드가 제공된 후, 라이트 데이터가 버퍼 메모리부(130)에 저장되기 전까지(S101~S107) 라이트 태그의 속성은 제 1 값(H)을 가질 수 있다.
라이트 데이터가 버퍼 메모리부(130)에 저장되면(S111) 라이트 태그의 속성은 제 2 값(B)을 가질 수 있다.
이후, 주소 맵핑이 이루어질 때까지(S115) 라이트 태그의 속성은 제 3 값(B)을 가질 수 있다.
라이트 데이터가 저장 매체(120)에 프로그램되면(S119) 라이트 태그의 속성은 제 4 값(T)으로 변경될 수 있다.
호스트 장치는 라이트 데이터가 버퍼 메모리부에 저장되면 라이트 동작이 완료된 것으로 인식하도록 구성될 수 있다. 본 기술에 의하면 호스트 인터페이스 단에서는 처리되었으나 저장장치 내부에서는 아직 처리되지 못한 데이터의 상태를 최소한의 자원을 이용하여 태그로 관리할 수 있다.
도 7은 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 7을 참조하면, 스토리지 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다. 일 실시예에서, 데이터 저장 장치(1200)는 솔리드 스테이트 드라이브(solid state drive)(SSD)로 구성될 수 있다.
데이터 저장 장치(1200)는 컨트롤러(1210), 비휘발성 메모리 장치들(1220-0 ~ 1220-n), 버퍼 메모리 장치(1230), 전원 공급기(1240), 신호 커넥터(1101) 및 전원 커넥터(1103)를 포함할 수 있다.
컨트롤러(1210)는 데이터 저장 장치(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛, 컨트롤 유닛, 동작 메모리로서의 랜덤 액세스 메모리, 에러 정정 코드(ECC) 유닛 및 메모리 인터페이스 유닛을 포함할 수 있다. 예를 들어, 컨트롤러(1210)는 도 1 내지 도 4에 도시한 것과 같이 전력 관리부(20)를 포함하는 컨트롤러(110)로 구성될 수 있다.
호스트 장치(1100)와 데이터 저장 장치(1200)는 신호 커넥터(1101)를 통해 신호를 송수신할 수 있다. 여기에서, 신호란 명령어, 어드레스, 데이터를 포함할 수 있다.
컨트롤러(1210)는 호스트 장치(1100)로부터 입력된 신호를 분석하고 처리할 수 있다. 컨트롤러(1210)는 데이터 저장 장치(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다
버퍼 메모리 장치(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1230)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로 전송될 수 있다.
비휘발성 메모리 장치들(1220-0 ~ 1220-n)은 데이터 저장 장치(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1220-0 ~ 1220-n) 각각은 복수의 채널들(CH0~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1103)를 통해 입력된 전원을 데이터 저장 장치(1200)에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, 데이터 저장 장치(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있으나 이에 한정되는 것은 아니다.
신호 커넥터(1101)는 호스트 장치(1100)와 데이터 저장 장치(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 자명하다.
전원 커넥터(1103)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 물론이다.
도 8 및 도 9는 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 8을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 메모리 시스템(3200)은 접속 터미널(3110)에 마운트(mount)될 수 있다.
메모리 시스템(3200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(3200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220), 비휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다.
컨트롤러(3210)는 도 1 내지 도 4에 도시된 전력 관리부(20)를 포함하는 컨트롤러(110)와 실질적으로 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
비휘발성 메모리 장치들(3231~3232)은 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 메모리 시스템(3200) 백그라운드에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 메모리 시스템(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 메모리 시스템(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 메모리 시스템(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 메모리 시스템(3200)의 어느 한 변에 배치될 수 있다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다.
도 9를 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 메모리 시스템(4200)을 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(4200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(4200)은 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 메모리 시스템(4200)은 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 비휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 메모리 시스템(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 1 내지 도 4에 도시한 전력 관리부(20)를 포함하는 컨트롤러(110)와 실질적으로 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 비휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 비휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 비휘발성 메모리 장치(4230)로 전송될 수 있다.
비휘발성 메모리 장치(4230)는 메모리 시스템(4200)의 저장 매체로 사용될 수 있다.
도 10은 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 10을 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 메모리 시스템(5200)을 포함할 수 있다. 메모리 시스템(5200)은 도 1의 데이터 저장 장치(10), 도 7의 데이터 저장 장치(1200), 도 8의 메모리 시스템(3200), 도 9의 메모리 시스템(4200)으로 구성될 수 있다.
도 11은 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
도 11을 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
메모리 셀 어레이(310)는 3차원 메모리 어레이를 포함할 수 있다. 3차원 메모리 어레이는 반도체 기판의 평판면에 대해 수직의 방향성을 가지며, 적어도 하나의 메모리 셀이 다른 하나의 메모리 셀의 수직 상부에 위치하는 낸드(NAND) 스트링을 포함하는 구조를 의미한다. 하지만 3차원 메모리 어레이의 구조가 이에 한정되는 것은 아니며 수직의 방향성뿐 아니라 수평의 방향성을 가지고 고집적도로 형성된 메모리 어레이 구조라면 선택적으로 적용 가능함은 자명하다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 데이터 저장 장치
20 : 태그 관리부
110 : 컨트롤러
120 : 저장부
130 : 버퍼 메모리부

Claims (19)

  1. 저장매체;
    상기 저장매체로 입력되거나 상기 저장매체에서 출력되는 데이터를 임시 저장하는 버퍼 메모리부; 및
    상기 저장매체에 대한 데이터 교환을 제어하며, 라이트 커맨드별로 하나의 태그 레지스터 및 라이트 태그를 할당하여 상기 라이트 태그를 상기 태그 레지스터에 저장하고, 상기 라이트 커맨드에 대응하는 라이트 데이터의 처리 상태에 따라 상기 라이트 태그의 속성을 변경하도록 구성되는 컨트롤러;
    를 포함하고,
    상기 라이트 데이터의 처리 상태는 상기 버퍼 메모리부에 저장되기 전 상태, 상기 버퍼 메모리부에 완전히 전송된 상태, 상기 버퍼 메모리부 내에서 대기중인 상태 및 상기 저장매체에 저장된 상태 중 어느 하나인 데이터 저장 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 컨트롤러는, 상기 라이트 커맨드에 따른 상기 라이트 데이터가 상기 버퍼 메모리부에 저장되기를 대기하는 동안 상기 라이트 태그의 속성을 제 1 값으로 설정하고, 상기 라이트 데이터가 상기 버퍼 메모리부에 완전히 전송되면 상기 라이트 태그의 속성을 제 2 값으로 설정하며, 상기 라이트 데이터가 상기 버퍼 메모리 부 내에서 대기 중인 상태로 상기 라이트 데이터에 대한 주소 맵핑이 이루어지는 동안 상기 라이트 태그의 속성을 제 3 값으로 설정하며, 상기 라이트 데이터가 상기 저장매체에 프로그램되면 상기 라이트 태그의 속성을 제 4 값으로 설정하도록 구성되는 데이터 저장 장치.
  4. 제 3 항에 있어서,
    상기 라이트 데이터가 상기 저장매체에 프로그램 완료되고 상기 저장매체가 상기 컨트롤러로 프로그램 완료를 통지함에 따라, 상기 컨트롤러는 상기 프로그램 완료를 통지받은 라이트 커맨드에 대응하는 라이트 태그를 삭제하도록 구성되는 데이터 저장 장치.
  5. 제 1 항에 있어서,
    상기 컨트롤러는 호스트 장치로부터 제공되는 커맨드를 저장하는 커맨드 레지스터; 및
    상기 커맨드가 상기 라이트 커맨드인 경우 상기 라이트 커맨드별로 할당된 상기 라이트 태그를 저장하는 상기 태그 레지스터;
    를 포함하도록 구성되는 데이터 저장 장치.
  6. 제 5 항에 있어서,
    상기 태그 레지스터는 상기 라이트 커맨드별 라이트 데이터가 임시 저장된 상기 버퍼 메모리부의 인덱스 정보를 상기 라이트 태그와 함께 저장하도록 구성되는 데이터 저장 장치.
  7. 제 6 항에 있어서,
    상기 태그 레지스터는 처리 중인 라이트 커맨드의 수를 더 저장하도록 구성되는 데이터 저장 장치.
  8. 저장부, 버퍼 메모리부 및 상기 저장부에 대한 데이터 교환을 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서,
    호스트 장치로부터 제공되는 커맨드가 라이트 커맨드인 경우 상기 컨트롤러가 상기 라이트 커맨드 별로 하나의 태그 레지스터 및 라이트 태그를 할당하여 상기 라이트 태그를 상기 태그 레지스터에 저장하는 단계; 및
    상기 라이트 커맨드에 대응하는 라이트 데이터의 처리 상태에 따라 상기 컨트롤러가 상기 라이트 태그의 속성을 변경하는 단계;
    를 포함하고,
    상기 라이트 데이터의 처리 상태는 상기 버퍼 메모리부에 저장되기 전 상태, 상기 버퍼 메모리부에 완전히 전송된 상태, 상기 버퍼 메모리부 내에서 대기중인 상태 및 상기 저장부에 저장된 상태 중 어느 하나인 데이터 저장 장치의 동작 방법.
  9. 삭제
  10. 제 8 항에 있어서,
    상기 라이트 태그의 속성을 변경하는 단계는, 상기 라이트 커맨드에 따른 상기 라이트 데이터가 상기 버퍼 메모리부에 저장되기를 대기하는 동안 상기 라이트 태그의 속성을 제 1 값으로 설정하는 단계;
    상기 라이트 데이터가 상기 버퍼 메모리부에 저장됨에 따라 상기 라이트 태그의 속성을 제 2 값으로 설정하는 단계;
    상기 라이트 데이터가 상기 버퍼 메모리 부 내에서 대기 중인 상태로 상기 라이트 데이터에 대한 주소 맵핑이 이루어지는 동안 상기 라이트 태그의 속성을 제 3 값으로 설정하는 단계; 및
    상기 라이트 데이터가 상기 저장부에 프로그램됨에 따라 상기 라이트 태그의 속성을 제 4 값으로 설정하는 단계;
    를 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  11. 제 10 항에 있어서,
    상기 라이트 데이터가 상기 저장부에 프로그램 완료됨에 따라, 상기 저장부가 상기 컨트롤러로 프로그램 완료를 통지하는 단계; 및
    상기 컨트롤러가 상기 프로그램 완료를 통지받은 라이트 커맨드에 대응하는 라이트 태그를 삭제하는 단계;
    를 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  12. 제 8 항에 있어서,
    상기 라이트 태그를 할당하는 단계는, 상기 라이트 커맨드별 라이트 데이터가 임시 저장된 상기 버퍼 메모리부의 인덱스 정보를 상기 라이트 태그와 함께 저장하는 단계를 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  13. 호스트 장치; 및
    저장부, 버퍼 메모리부 및 상기 저장부에 대한 데이터 교환을 제어하는 컨트롤러를 포함하는 데이터 저장 장치를 포함하고,
    상기 컨트롤러는, 상기 저장부에 대한 데이터 교환을 제어하며, 라이트 커맨드별로 하나의 태그 레지스터 및 라이트 태그를 할당하여 상기 라이트 태그를 상기 태그 레지스터에 저장하고, 상기 라이트 커맨드에 대응하는 라이트 데이터의 처리 상태에 따라 상기 라이트 태그의 속성을 변경하도록 구성되고,
    상기 라이트 데이터의 처리 상태는 상기 버퍼 메모리부에 저장되기 전 상태, 상기 버퍼 메모리부에 완전히 전송된 상태, 상기 버퍼 메모리부 내에서 대기중인 상태 및 상기 저장부에 저장된 상태 중 어느 하나인 스토리지 시스템.
  14. 삭제
  15. 제 13 항에 있어서,
    상기 컨트롤러는, 상기 라이트 커맨드에 따른 상기 라이트 데이터가 상기 버퍼 메모리부에 저장되기를 대기하는 동안 상기 라이트 태그의 속성을 제 1 값으로 설정하고, 상기 라이트 데이터가 상기 버퍼 메모리부에 저장되면 상기 라이트 태그의 속성을 제 2 값으로 설정하며, 상기 라이트 데이터가 상기 버퍼 메모리 부 내에서 대기 중인 상태로 상기 라이트 데이터에 대한 주소 맵핑이 이루어지는 동안 상기 라이트 태그의 속성을 제 3 값으로 설정하며, 상기 라이트 데이터가 상기 저장부에 프로그램되면 상기 라이트 태그의 속성을 제 4 값으로 설정하도록 구성되는 스토리지 시스템.
  16. 제 15 항에 있어서,
    상기 라이트 데이터가 상기 저장부에 프로그램 완료되고 상기 저장부가 상기 컨트롤러로 프로그램 완료를 통지함에 따라, 상기 컨트롤러는 상기 프로그램 완료를 통지받은 라이트 커맨드에 대응하는 라이트 태그를 삭제하도록 구성되는 스토리지 시스템.
  17. 제 13 항에 있어서,
    상기 컨트롤러는 호스트 장치로부터 제공되는 커맨드를 저장하는 커맨드 레지스터; 및
    상기 커맨드가 라이트 커맨드인 경우 상기 라이트 커맨드별로 할당된 상기 라이트 태그를 저장하는 상기 태그 레지스터;
    를 포함하도록 구성되는 스토리지 시스템.
  18. 제 17 항에 있어서,
    상기 태그 레지스터는 상기 라이트 커맨드별 라이트 데이터가 임시 저장된 상기 버퍼 메모리부의 인덱스 정보를 상기 라이트 태그와 함께 저장하도록 구성되는 스토리지 시스템.
  19. 제 18 항에 있어서,
    상기 태그 레지스터는 처리 중인 라이트 커맨드의 수를 더 저장하도록 구성되는 스토리지 시스템.
KR1020180082700A 2018-07-17 2018-07-17 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 KR102649657B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180082700A KR102649657B1 (ko) 2018-07-17 2018-07-17 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US16/219,527 US10606509B2 (en) 2018-07-17 2018-12-13 Data storage device managing write tag, writing operation method thereof, and storage system including the same
CN201811580988.8A CN110727393B (zh) 2018-07-17 2018-12-24 数据存储装置及其操作方法、存储系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180082700A KR102649657B1 (ko) 2018-07-17 2018-07-17 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템

Publications (2)

Publication Number Publication Date
KR20200008713A KR20200008713A (ko) 2020-01-29
KR102649657B1 true KR102649657B1 (ko) 2024-03-21

Family

ID=69161883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180082700A KR102649657B1 (ko) 2018-07-17 2018-07-17 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템

Country Status (3)

Country Link
US (1) US10606509B2 (ko)
KR (1) KR102649657B1 (ko)
CN (1) CN110727393B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11750706B1 (en) * 2020-03-26 2023-09-05 Amazon Technologies, Inc. Data transmission time management

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09511078A (ja) * 1993-12-12 1997-11-04 エーエスピー ソルーション ユーエスエイ インコーポレイション 信号処理方法および装置
CN1178139C (zh) * 2001-04-29 2004-12-01 矽统科技股份有限公司 适用于主存储单元的快取存储系统
US7546576B2 (en) * 2001-06-15 2009-06-09 Lightsurf Technology, Inc. Software framework for web-based applications
DE602006011292D1 (de) * 2005-04-08 2010-02-04 Panasonic Corp Cache-speichersystem und steuerverfahren dafür
US7519886B2 (en) * 2006-01-05 2009-04-14 International Business Machines Corporation Apparatus and method for integrated functional built-in self test for an ASIC
JP4907268B2 (ja) * 2006-08-29 2012-03-28 株式会社日立製作所 無線ｉｃメモリ、無線ｉｃメモリ用のアクセス装置及びアクセス制御方法
US7835806B2 (en) * 2007-01-29 2010-11-16 Rockwell Automation Technologies, Inc. Method for indirect access to controller data using name stored in string tag
CN101739536A (zh) * 2008-11-26 2010-06-16 西门子公司 一种在射频识别系统中对标签进行读写的方法和读写器
CN104077174B (zh) * 2009-03-27 2018-05-01 希捷科技有限公司 用于提供存储系统逻辑块地址的数据固化的方法及系统
US8230159B2 (en) * 2009-03-27 2012-07-24 Lsi Corporation System, method, and computer program product for sending logical block address de-allocation status information
US8671258B2 (en) * 2009-03-27 2014-03-11 Lsi Corporation Storage system logical block address de-allocation management
US8055816B2 (en) * 2009-04-09 2011-11-08 Micron Technology, Inc. Memory controllers, memory systems, solid state drives and methods for processing a number of commands
CN103176752A (zh) * 2012-07-02 2013-06-26 晶天电子（深圳）有限公司 带有耐用转换层及临时文件转移功能从而实现闪速存储器磨损降低的超耐用固态驱动器
US10025735B2 (en) * 2013-01-31 2018-07-17 Seagate Technology Llc Decoupled locking DMA architecture
US8832324B1 (en) * 2013-03-15 2014-09-09 International Business Machines Corporation First-in-first-out queue-based command spreading
KR101457802B1 (ko) 2013-05-31 2014-11-04 서울대학교산학협력단 병렬화 기법을 활용하는 플래시 메모리 칩
US20150242160A1 (en) * 2014-02-26 2015-08-27 Kabushiki Kaisha Toshiba Memory system, control method of memory system, and controller
US9348518B2 (en) * 2014-07-02 2016-05-24 International Business Machines Corporation Buffered automated flash controller connected directly to processor memory bus
KR102435873B1 (ko) * 2015-12-18 2022-08-25 삼성전자주식회사 스토리지 장치 및 그것의 리드 리클레임 방법
KR102456118B1 (ko) * 2016-02-24 2022-10-19 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102615659B1 (ko) * 2016-07-08 2023-12-20 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
KR20180011376A (ko) * 2016-07-21 2018-02-01 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180080589A (ko) * 2017-01-04 2018-07-12 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
KR20200008713A (ko) 2020-01-29
CN110727393B (zh) 2023-06-06
CN110727393A (zh) 2020-01-24
US10606509B2 (en) 2020-03-31
US20200026460A1 (en) 2020-01-23

Similar Documents

Publication Publication Date Title
KR102532084B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US20190266096A1 (en) Data storage device, method of operating the same, and storage system having the same
US11487669B2 (en) Memory system for storing data of log-structured merge tree structure and data processing system including the same
CN111414131B (zh) 数据存储装置、其操作方法和包括其的存储系统
US11543990B2 (en) Data storage apparatus with extended lifespan and operation method thereof
KR20200074464A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR20200113480A (ko) 데이터 저장 장치 및 동작 방법
KR20210112872A (ko) 데이터 저장 장치 및 그 동작 방법
KR20200067035A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR20200054537A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US11635896B2 (en) Method and data storage apparatus for replacement of invalid data blocks due to data migration
KR20210038753A (ko) 데이터 저장 장치 및 그 동작 방법
KR102620727B1 (ko) 전자 장치
KR20200029085A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR20190118016A (ko) 리커버리 성능이 최적화된 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR102649657B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR20200110862A (ko) 데이터 저장 장치 및 동작 방법, 이를 위한 컨트롤러
KR20200121068A (ko) 데이터 저장 장치 및 이의 동작 방법, 이를 위한 컨트롤러
KR20210001501A (ko) 데이터 저장 장치 및 이를 위한 컨트롤러와 그 동작 방법
KR20200114216A (ko) 데이터 저장 장치 및 동작 방법
KR20220021167A (ko) 메모리 시스템 및 그것의 동작 방법
KR20210055448A (ko) 데이터 저장 장치 및 그 동작 방법
US20200073701A1 (en) Data storage device, operation method thereof and storage system having the same
KR20210121503A (ko) 전자 장치와, 이를 위한 데이터 저장 장치 및 동작 방법
KR20200085515A (ko) 데이터 저장 장치 및 동작 방법, 이를 위한 컨트롤러

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right