KR20180121733A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20180121733A
KR20180121733A KR1020170055433A KR20170055433A KR20180121733A KR 20180121733 A KR20180121733 A KR 20180121733A KR 1020170055433 A KR1020170055433 A KR 1020170055433A KR 20170055433 A KR20170055433 A KR 20170055433A KR 20180121733 A KR20180121733 A KR 20180121733A
Authority
KR
South Korea
Prior art keywords
data
amount
control unit
processing
page
Prior art date
Application number
KR1020170055433A
Other languages
English (en)
Inventor
문민환
구덕회
신숭선
이지훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170055433A priority Critical patent/KR20180121733A/ko
Priority to US15/829,025 priority patent/US10628323B2/en
Priority to CN201711472082.XA priority patent/CN108804338B/zh
Publication of KR20180121733A publication Critical patent/KR20180121733A/ko
Priority to US16/851,930 priority patent/US11249917B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/205—Hybrid memory, e.g. using both volatile and non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 불휘발성 메모리 장치를 저장 매체로 사용하는 데이터 저장 장치에 관한 것이다. 본 발명의 실시 예에 따른 복수의 페이지들을 포함하는 불휘발성 메모리 장치를 저장 매체로 사용하는 데이터 저장 장치의 동작 방법은, 호스트 장치로부터 제공된 논리 어드레스를 상기 불휘발성 메모리 장치의 물리 어드레스로 변환하는 어드레스 맵을, 상기 호스트 장치의 리퀘스트를 처리하는 데 허용된 서비스 품질 시간과 미처리된 워크로드에 따라서 설정된 세그먼트 크기로 분할하고, 그리고 상기 미처리된 워크로드를 처리한 후에 상기 세그먼크 크기로 분할된 하나 이상의 어드레스 맵 세그먼트를 상기 불휘발성 메모리 장치로 플러쉬한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 불휘발성 메모리 장치를 저장 매체로 사용하는 데이터 저장 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는 서비스 품질(quality of service)이 향상되고, 어드레스 맵핑 정보를 안정적으로 저장할 수 있는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 복수의 페이지들을 포함하는 불휘발성 메모리 장치를 저장 매체로 사용하는 데이터 저장 장치의 동작 방법은, 호스트 장치로부터 제공된 논리 어드레스를 상기 불휘발성 메모리 장치의 물리 어드레스로 변환하는 어드레스 맵을, 상기 호스트 장치의 리퀘스트를 처리하는 데 허용된 서비스 품질 시간과 미처리된 워크로드에 따라서 설정된 세그먼트 크기로 분할하고, 그리고 상기 미처리된 워크로드를 처리한 후에 상기 세그먼크 크기로 분할된 하나 이상의 어드레스 맵 세그먼트를 상기 불휘발성 메모리 장치로 플러쉬한다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 다이들의 플레인들 각각에 포함된 복수의 페이지들을 포함하는 불휘발성 메모리 장치; 상기 불휘발성 메모리 장치의 물리 어드레스와 호스트 장치로부터 제공된 논리 어드레스를 맵핑하는 어드레스 맵을 저장하는 랜덤 액세스 메모리; 및 상기 랜덤 액세스 메모리에 로딩된 어드레스 맵을 참조하여 상기 불휘발성 메모리 장치를 제어하고, 상기 호스트 장치의 리퀘스트들을 처리하는 컨트롤 유닛을 포함하되, 상기 컨트롤 유닛은, 상기 호스트 장치의 리퀘스트를 처리하는 데 허용된 서비스 품질 시간과 미처리된 워크로드에 따라서 설정된 세그먼트 크기에 따라서, 상기 어드레스 맵을 분할한다.
본 발명의 실시 예에 따르면 데이터 저장 장치의 서비스 품질이 향상되고, 어드레스 맵핑 정보가 안정적으로 저장될 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 메모리 셀 영역 및 프로그램 단위를 설명하기 위한 도면이다.
도 3은 본 발명의 실시 예에 따른 데이터 저장 장치에서 구동되는 소프트웨어를 예시적으로 설명하기 위한 도면이다.
도 4는 본 발명의 실시 예에 따른 어드레스 맵이 분할되는 단위를 의미하는 어드레스 맵 세그먼트 크기를 설명하기 위한 도면이다.
도 5는 본 발명의 실시 예에 따른 워크 로드에 따라서 가변되는 어드레스 맵 세그먼트 크기를 설명하기 위한 도면이다.
도 6은 본 발명의 실시 예에 따른 어드레스 맵 세그먼크 크기를 설정하는 방법을 설명하기 위한 도면이다.
도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다. 데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(100)는 호스트 장치와의 전송 프로토콜을 의미하는 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(100)는 컨트롤러(200)를 포함할 수 있다. 컨트롤러(200)는 호스트 인터페이스 유닛(210), 컨트롤 유닛(220), 랜덤 액세스 메모리(230) 및 메모리 컨트롤 유닛(240)을 포함할 수 있다.
호스트 인터페이스 유닛(210)은 호스트 장치와 데이터 저장 장치(100)를 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스 유닛(210)은 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI expresss)와 같은 표준 전송 프로토콜들 중 어느 하나, 즉, 호스트 인터페이스를 이용해서 호스트 장치와 통신할 수 있다.
컨트롤 유닛(220)은 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 컨트롤 유닛(220)은 호스트 장치로부터 전송된 리퀘스트를 처리할 수 있다. 컨트롤 유닛(220)은, 리퀘스트를 처리하기 위해서, 랜덤 액세스 메모리(230)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 소프트웨어를 구동하고, 내부의 기능 블럭들 및 불휘발성 메모리 장치(300)를 제어할 수 있다.
랜덤 액세스 메모리(230)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다. 랜덤 액세스 메모리(230)는 컨트롤 유닛(220)에 의해서 구동되는 소프트웨어를 저장할 수 있다. 또한, 랜덤 액세스 메모리(230)는 소프트웨어의 구동에 필요한 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(230)는 컨트롤 유닛(220)의 동작 메모리(working memory)로서 동작할 수 있다.
랜덤 액세스 메모리(230)는 호스트 장치로부터 불휘발성 메모리 장치(300)로 또는 불휘발성 메모리 장치(300)로부터 호스트 장치로 전송될 데이터를 임시 저장할 수 있다. 즉, 랜덤 액세스 메모리(230)는 데이터 버퍼 메모리 또는 데이터 캐시(cache) 메모리로서 동작할 수 있다.
메모리 컨트롤 유닛(240)은 컨트롤 유닛(220)의 제어에 따라서 불휘발성 메모리 장치(300)를 제어할 수 있다. 메모리 컨트롤 유닛(240)은 메모리 인터페이스 유닛으로도 불릴 수 있다. 메모리 컨트롤 유닛(240)은 제어 신호들을 불휘발성 메모리 장치(300)로 제공할 수 있다. 제어 신호들은 불휘발성 메모리 장치(300)를 제어하기 위한 커맨드, 어드레스, 제어 신호 등을 포함할 수 있다. 메모리 컨트롤 유닛(240)은 데이터를 불휘발성 메모리 장치(300)로 제공하거나, 불휘발성 메모리 장치(300)로부터 데이터를 제공 받을 수 있다.
데이터 저장 장치(100)는 불휘발성 메모리 장치(300)를 포함할 수 있다. 불휘발성 메모리 장치(300)는 커맨드, 어드레스, 제어 신호들과 데이터를 전송할 수 있는 하나 이상의 신호 라인을 포함하는 채널(CH)을 통해서 컨트롤러(200)와 연결될 수 있다. 불휘발성 메모리 장치(300)는 데이터 저장 장치(100)의 저장 매체로 사용될 수 있다.
불휘발성 메모리 장치(300)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PCRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 메모리 셀 영역 및 프로그램 단위를 설명하기 위한 도면이다. 설명의 간략화를 위해서, 2개의 다이(die)들(D1 및 D2), 다이 당 2개의 플레인들(PL1 및 PL2), 플레인(plane) 당 2개의 메모리 블럭들(B1 및 B2)로 구성된 불휘발성 메모리 장치(300)가 예시될 것이다. 그리고 2개의 워드 라인들(WL1 및 WL2)과 2개의 비트 라인들(BL1 및 BL2)이 서로 교차된 영역에 배열된 4개의 메모리 셀들을 포함하는 메모리 블럭들(B1 및 B2)이 예시될 것이다. 불휘발성 메모리 장치(300)의 다이 수, 플레인의 수, 플레인 당 메모리 블럭의 수, 메모리 블럭 당 메모리 셀들의 수는 다양하게 변경될 수 있다.
불휘발성 메모리 장치(300)의 메모리 셀들은 동작의 관점에서 또는 물리적(또는 구조적) 관점에서 계층적인 메모리 셀 집합 또는 메모리 셀 단위로 구성될 수 있다. 예를 들면, 동일한 워드 라인(WL)에 연결되며, 동시에 리드되거나 프로그램되는(또는 라이트되는) 메모리 셀들은 페이지(PG)로 구성될 수 있다. 또한, 동시에 소거되는 메모리 셀들은 메모리 블럭(B)으로 구성될 수 있다. 또한, 서로 다른 라이트 드라이버 및 센스 엠프(도시되지 않음)에 의해서 병렬적으로 제어되는 메모리 셀들은 서로 다른 플레인(PL)으로 구성될 수 있다.
데이터 처리량을 증가시키기 위해서, 병렬적으로 동작 가능한 페이지들은 슈퍼 페이지(SP)로 구성될 수 있다. 예를 들면, 제1 다이(D1)의 제1 플레인(PL1)에 포함된 제1 페이지(PG1), 제1 다이(D1)의 제2 플레인(PL2)에 포함된 제2 페이지(PG2), 제2 다이(D2)의 제1 플레인(PL1)에 포함된 제3 페이지(PG3) 및 제2 다이(D2)의 제2 플레인(PL2)에 포함된 제4 페이지(PG4)는 하나의 슈퍼 페이지(SP)로 구성될 수 있다. 따라서, 복수의 페이지들을 하나의 슈퍼 페이지(SP)로 구성하는 경우, 슈퍼 페이지(SP)는 한 번에 리드되거나 프로그램되는 메모리 셀들의 단위로 정의될 수 있다.
도 3은 본 발명의 실시 예에 따른 데이터 저장 장치에서 구동되는 소프트웨어를 예시적으로 설명하기 위한 도면이다.
불휘발성 메모리 장치(300)가 플래시 메모리 장치로 구성되는 경우, 컨트롤 유닛(220)은 플래시 메모리 장치(300) 고유의 동작을 제어하고, 호스트 장치에 장치 호환성을 제공하기 위해서 플래시 변환 계층(flash translation lyaer)(FTL)이라 불리는 소프트웨어를 구동할 수 있다. 이러한 플래시 변환 계층(FTL)의 구동을 통해서, 데이터 저장 장치(100)는 호스트 장치에 하드 디스크와 같은 일반적인 데이터 저장 장치로 인식되고 사용될 수 있다.
랜덤 액세스 메모리(230)에 로딩된 플래시 변환 계층(FTL)은 여러 기능을 수행하기 위한 모듈들과, 모듈의 구동에 필요한 메타 데이터로 구성될 수 있다. 도 3을 참조하여 예를 들면, 플래시 변환 계층(FTL)은 어드레스 맵(MAP), 웨어-레벨링 모듈(WLM), 배드 블럭 관리 모듈(BBM) 및 가비지 컬렉션 모듈(GCM)을 포함할 수 있다. 플래시 변환 계층(FTL)의 구성은 앞서 언급된 모듈들에 국한되지 않으며, 플래시 메모리 장치(300)들을 병렬적으로 동작시키기 위한 인터리빙 모듈, 예상치 못한 전원 차단에 대비하기 위한 서든 파워 오프 관리 모듈 등과 같은 모듈들을 더 포함할 수 있다.
웨어-레벨링 모듈(WLM)은 플래시 메모리 장치(300)의 메모리 블럭들에 대한 웨어-레벨(wear-level)을 관리할 수 있다. 이레이즈 동작 및 프로그램 동작에 의해서 플래시 메모리 장치(300)의 메모리 셀들은 노화(aging)될 수 있다. 노화된 메모리 셀, 즉, 마모된 메모리 셀은 결함(예를 들면, 물리적 결함)을 야기할 수 있다. 웨어-레벨링 모듈(WLM)은 특정 메모리 블럭이 다른 메모리 블럭들보다 빨리 마모되는 것을 방지하기 위해서 메모리 블럭들 각각의 프로그램-이레이즈 횟수(program-erase count)가 평준화 되도록 관리할 수 있다.
배드 블럭 관리 모듈(BBM)은 플래시 메모리 장치(300)의 메모리 블럭들 중에서 결함이 발생된 메모리 블럭을 관리할 수 있다. 앞서 설명된 바와 같이, 마모된 메모리 셀은 결함(예를 들면, 물리적 결함)이 발생될 수 있다. 결함이 발생된 메모리 셀에 저장된 데이터는 정상적으로 읽혀질 수 없다. 또한, 결함이 발생된 메모리 셀에는 데이터가 정상적으로 저장되지 않을 수 있다. 배드 블럭 관리 모듈(BBM)은 결함이 발생된 메모리 셀을 포함하는 메모리 블럭이 사용되지 않도록 관리할 수 있다.
플래시 메모리 장치(300)는 구조적인 특징으로 인해서 데이터 덮어쓰기(overwrite)를 지원하지 않는다. 데이터가 쓰여진 상태의 메모리 셀에 데이터가 저장되면, 저장된 데이터의 신뢰성은 보장되지 못한다. 따라서, 데이터가 저장된 상태의 메모리 셀에 데이터를 다시 쓰기 위해서는 이레이즈 동작이 선행되어야 한다. 플래시 메모리 장치(300)의 이레이즈 동작은 긴 시간을 필요로 한다. 그러한 이유로, 컨트롤 유닛(220)은 데이터가 저장된 상태의 메모리 셀을 소거한 후, 소거된 메모리 셀에 데이터를 다시 쓰지 않는다. 대신, 컨트롤 유닛(220)은 데이터가 저장된 상태의 메모리 셀에 쓰여질 데이터를 이레이즈 상태로 되돌려진 메모리 셀에 저장한다. 컨트롤 유닛(220)의 이러한 동작으로 인해서, 플래시 메모리 장치(300)에는 유효한 데이터와 무효한 데이터가 혼재(mixed)하게 된다. 필요에 따라서, 컨트롤 유닛(220)은 유효한 데이터들을 한 곳에 모으고, 무효한 데이터들을 소거하는 일련의 동작, 즉, 가비지 컬렉션(garbage collection) 동작을 수행할 수 있다. 가비지 컬렉션 동작은 병합(merge) 동작이라고도 불릴 수 있다.
호스트 장치가 데이터 저장 장치(100)를 액세스하는 경우(예를 들면, 읽기 또는 쓰기 동작을 리퀘스트하는 경우), 호스트 장치는 논리 어드레스(logical address)를 데이터 저장 장치(100)로 제공할 수 있다. 플래시 변환 계층(FTL)은 제공된 논리 어드레스를 플래시 메모리 장치(300)의 물리 어드레스(physical address)로 변환하고, 변환된 물리 어드레스를 참조하여 요청된 동작을 수행할 수 있다. 이러한 어드레스 변환 동작을 위해서 어드레스 맵핑 정보, 즉, 어드레스 맵(MAP)은 플래시 변환 계층(FTL)에 포함될 수 있다.
도 4는 본 발명의 실시 예에 따른 어드레스 맵이 분할되는 단위를 의미하는 어드레스 맵 세그먼트 크기를 설명하기 위한 도면이다. 그리고 도 5는 본 발명의 실시 예에 따른 워크 로드에 따라서 가변되는 어드레스 맵 세그먼트 크기를 설명하기 위한 도면이다.
어드레스 맵(MAP)은 데이터 저장 장치(100)의 런타임(runtime) 중에 빈번히 참조되고 업데이트 될 수 있다. 업데이트된 어드레스 맵핑 정보가 유실되지 않도록, 어드레스 맵(MAP)은 플래시 메모리 장치(300)에 수시로 플러쉬(flush) 또는 백업(backup)될 수 있다.
어드레스 맵(MAP)을 통째로 플러쉬하게되면, 호스트 장치의 리퀘스트를 처리하지 못할 정도로 많은 시간이 소모될 수 있다. 즉, 어드레스 맵(MAP)을 플러쉬하기 위해서 많은 시간이 소모되면, 호스트 장치의 리퀘스트를 처리하는 데 허용된 시간을 충족시킬 수 없을 것이다. 호스트 장치의 리퀘스트를 처리하는 데 허용된 시간은, 리퀘스트에 대한 서비스 품질(quality of service)(QoS)을 보장하기 위한 시간을 의미하며, 이하, 서비스 품질 시간(tQoS)이라 칭해질 것이다. 서비스 품질 시간(tQoS)은 호스트 장치와 데이터 저장 장치(100) 사이의 전송 프로토콜에 따라서 미리 결정된 시간일 수 있다.
따라서, 어드레스 맵(MAP)은 서비스 품질 시간(tQoS) 내에 리퀘스트가 처리될 수 있도록 조각화되어 플러쉬될 수 있다. 도 4에 도시된 바와 같이, 어드레스 맵(MAP)은 세그먼트 크기(SGSZ)만큼 분할된 어드레스 맵 세그먼트(MSG) 단위로 플러쉬될 수 있다. 어드레스 맵 세그먼트(MSG)는 미처리된 워크로드(UPWKL)가 처리된 이후에 플러쉬될 수 있다.
어드레스 맵(MAP)의 분할 단위인 세그먼트 크기(SGSZ)는 데이터 저장 장치(100)의 런타임 중에 가변될 수 있다. 예를 들면, 도 5에 도시된 바와 같이, 세그먼트 크기(SGSZ)는 미처리된 워크로드(UPWKL)에 따라서 가변될 수 있다. 따라서, 미처리된 워크로드(UPWKL)의 양이 많은 경우 플러쉬되는 어드레스 맵 세그먼트(MSG)는 감소될 수 있고, 미처리된 워크로드(UPWKL)의 양이 적은 경우 플러쉬되는 어드레스 맵 세그먼트(MSG)는 증가될 수 있다.
도 6은 본 발명의 실시 예에 따른 맵 세그먼크 크기를 설정하는 컨트롤 유닛의 동작을 설명하기 위한 도면이다.
컨트롤 유닛(220)은 서비스 품질 시간(tQoS) 동안 처리할 수 있는 데이터 양(DT_Qos)에서 미처리된 워크로드를 처리하기 위한 데이터 양(DT_UPWKL)을 뺀 크기만큼 세그먼트 크기(SGSZ)를 설정할 수 있다. 즉, 컨트롤 유닛(220)은, 호스트 장치의 리퀘스트를 처리하고 남은 나머지 시간 동안 하나 이상의 맵 세그먼트(MSG)가 플러쉬되도록, 세그먼크 크기(SGSZ)를 설정할 수 있다.
미처리된 워크로드를 처리하기 위한 데이터 양(DT_UPWKL)은 호스트 장치의 리퀘스트를 처리하기 위한 데이터 양을 포함할 수 있다. 예를 들면, 미처리된 워크로드를 처리하기 위한 데이터 양(DT_UPWKL)은 호스트 장치로부터 쓰기 요청된 데이터 양에 따라 산출될 수 있다. 또한, 호스트 장치의 리퀘스트를 처리하기 위해서 가비지 컬렉션과 같은 백그라운드(background) 동작이 선행되어야 하는 경우, 미처리된 워크로드를 처리하기 위한 데이터 양(DT_UPWKL)은 백그라운드 동작을 처리하기 위한 데이터 양을 더 포함할 수 있다.
서비스 품질 시간(tQoS) 동안 처리할 수 있는 데이터 양(DT_Qos)은, 서비스 품질 시간(tQoS) 동안 하나의 페이지를 프로그램할 수 있는 최대 횟수와 도 2의 슈퍼 페이지(SP)의 크기의 곱으로 산출될 수 있다. 서비스 품질 시간(tQoS) 동안 프로그램 가능한 횟수는, 서비스 품질 시간(tQoS)을 하나의 페이지를 프로그램하는 데 소모되는 시간(tPROG)으로 나누어 산출될 수 있다. 슈퍼 페이지(SP)의 크기는, 하나의 슈퍼 페이지를 구성하는, 하나의 페이지(PG)의 크기, 플레인(PL)의 수 및 다이(D)의 수의 곱으로 산출될 수 있다.
도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 7을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 불휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 불휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 불휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 불휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 불휘발성 메모리 장치들(1231~123n)로 제공하거나, 불휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
버퍼 메모리 장치(1220)는 불휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 불휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 불휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
불휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 내부에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 8을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 데이터 저장 장치(2200)를 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 데이터 저장 장치(2200)는 접속 터미널(2110)에 마운트(mount)될 수 있다.
데이터 저장 장치(2200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(2200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 데이터 저장 장치(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 12에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~2232)은 데이터 저장 장치(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 데이터 저장 장치(2200) 내부에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 데이터 저장 장치(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 데이터 저장 장치(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 데이터 저장 장치(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 데이터 저장 장치(2200)의 어느 한 변에 배치될 수 있다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 9를 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(3200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 불휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 12에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치(3230)로 전송될 수 있다.
불휘발성 메모리 장치(3230)는 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다. 도 10을 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 데이터 저장 장치(4200)를 포함할 수 있다. 데이터 저장 장치(4200)는 도 1의 데이터 저장 장치(100), 도 7의 SSD(1200), 도 8의 데이터 저장 장치(2200), 도 9의 데이터 저장 장치(3200)로 구성될 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 저장 장치
200 : 컨트롤러
210 : 호스트 인터페이스 유닛
220 : 컨트롤 유닛
230 : 랜덤 액세스 메모리
240 : 메모리 컨트롤 유닛
300 : 불휘발성 메모리 장치

Claims (15)

  1. 복수의 페이지들을 포함하는 불휘발성 메모리 장치를 저장 매체로 사용하는 데이터 저장 장치의 동작 방법에 있어서:
    호스트 장치로부터 제공된 논리 어드레스를 상기 불휘발성 메모리 장치의 물리 어드레스로 변환하는 어드레스 맵을, 상기 호스트 장치의 리퀘스트를 처리하는 데 허용된 서비스 품질 시간과 미처리된 워크로드에 따라서 설정된 세그먼트 크기로 분할하고, 그리고
    상기 미처리된 워크로드를 처리한 후에 상기 세그먼크 크기로 분할된 하나 이상의 어드레스 맵 세그먼트를 상기 불휘발성 메모리 장치로 플러쉬하는 데이터 저장 장치의 동작 방법.
  2. 제1항에 있어서,
    상기 서비스 품질 시간 동안 처리할 수 있는 데이터 양에서 상기 미처리된 워크로드를 처리하기 위한 데이터 양을 뺀 크기만큼 상기 세그먼트 크기를 설정하는 것을 더 포함하는 데이터 저장 장치의 동작 방법.
  3. 제2항에 있어서,
    상기 서비스 품질 시간 동안 처리할 수 있는 데이터 양은 상기 서비스 품질 시간 동안 하나의 페이지를 프로그램할 수 있는 최대 횟수와 슈퍼 페이지의 크기의 곱으로 산출되는 데이터 저장 장치의 동작 방법.
  4. 제3항에 있어서,
    상기 서비스 품질 시간 동안 하나의 페이지를 프로그램할 수 잇는 최대 횟수는 상기 서비스 품질 시간을 하나의 페이지를 프로그램하는 데 소모되는 시간으로 나누어 산출되는 데이터 저장 장치의 동작 방법.
  5. 제3항에 있어서,
    상기 슈퍼 페이지의 크기는, 하나의 슈퍼 페이지를 구성하는, 하나의 페이지의 크기, 플레인의 수 및 다이의 수의 곱으로 산출되는 데이터 저장 장치의 동작 방법.
  6. 제2항에 있어서,
    상기 미처리된 워크로드를 처리하기 위한 데이터 양은 상기 호스트 장치의 리퀘스트를 처리하기 위한 데이터 양을 포함하는 데이터 저장 장치의 동작 방법.
  7. 제6항에 있어서,
    상기 미처리된 워크로드를 처리하기 위한 데이터 양은 상기 호스트 장치의 리퀘스트를 처리하기 위해서 선행되는 백그라운드 동작을 처리하기 위한 데이터 양을 포함하는 데이터 저장 장치의 동작 방법.
  8. 다이들의 플레인들 각각에 포함된 복수의 페이지들을 포함하는 불휘발성 메모리 장치;
    상기 불휘발성 메모리 장치의 물리 어드레스와 호스트 장치로부터 제공된 논리 어드레스를 맵핑하는 어드레스 맵을 저장하는 랜덤 액세스 메모리; 및
    상기 랜덤 액세스 메모리에 로딩된 어드레스 맵을 참조하여 상기 불휘발성 메모리 장치를 제어하고, 상기 호스트 장치의 리퀘스트들을 처리하는 컨트롤 유닛을 포함하되,
    상기 컨트롤 유닛은, 상기 호스트 장치의 리퀘스트를 처리하는 데 허용된 서비스 품질 시간과 미처리된 워크로드에 따라서 설정된 세그먼트 크기에 따라서, 상기 어드레스 맵을 분할하는 데이터 저장 장치.
  9. 제8항에 있어서,
    상기 컨트롤 유닛은, 상기 서비스 품질 시간 동안 처리할 수 있는 데이터 양에서 상기 미처리된 워크로드를 처리하기 위한 데이터 양을 뺀 크기만큼 상기 세그먼크 크기를 설정하는 데이터 저장 장치.
  10. 제9항에 있어서,
    상기 컨트롤 유닛은 상기 다이들의 플레인들 각각에 포함된 복수의 페이지들을 슈퍼 페이지로 구성하되,
    상기 컨트롤 유닛은, 상기 서비스 품질 시간 동안 하나의 페이지를 프로그램할 수 있는 최대 횟수와 상기 슈퍼 페이지의 크기의 곱으로 상기 서비스 품질 시간 동안 처리할 수 있는 데이터 양을 설정하는 데이터 저장 장치.
  11. 제10항에 있어서,
    상기 컨트롤 유닛은 상기 서비스 품질 시간을 하나의 페이지를 프로그램하는 데 소모되는 시간으로 나누어 상기 서비스 품질 시간 동안 하나의 페이지를 프로그램할 수 있는 최대 횟수를 설정하는 데이터 저장 장치.
  12. 제10항에 있어서,
    상기 컨트롤 유닛은 하나의 페이지의 크기, 플레인의 수 및 다이의 수의 곱으로 상기 슈퍼 페이지의 크기를 설정하는 데이터 저장 장치.
  13. 제9항에 있어서,
    상기 컨트롤 유닛은 상기 호스트 장치의 리퀘스트를 처리하기 위한 데이터 양을 상기 미처리된 워크로드를 처리하기 위한 데이터 양으로 설정하는 데이터 저장 장치.
  14. 제13항에 있어서,
    상기 컨트롤 유닛은 상기 미처리된 워크로드를 처리하기 위해서 선행되는 백그라운드 동작을 수행하되,
    상기 컨트롤 유닛은 상기 백그라운드 동작을 처리하기 위한 데이터 양을 상기 미처리된 워크로드를 처리하기 위한 데이터 양으로 더 설정하는 데이터 저장 장치.
  15. 제8항에 있어서,
    상기 컨트롤 유닛은 상기 세그먼트 크기로 분할된 하나 이상의 어드레스 맵 세그먼트를 상기 불휘발성 메모리 장치로 플러쉬하는 데이터 저장 장치.
KR1020170055433A 2017-04-28 2017-04-28 데이터 저장 장치 및 그것의 동작 방법 KR20180121733A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170055433A KR20180121733A (ko) 2017-04-28 2017-04-28 데이터 저장 장치 및 그것의 동작 방법
US15/829,025 US10628323B2 (en) 2017-04-28 2017-12-01 Data storage device and operating method thereof
CN201711472082.XA CN108804338B (zh) 2017-04-28 2017-12-29 数据存储装置及其操作方法
US16/851,930 US11249917B2 (en) 2017-04-28 2020-04-17 Data storage device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170055433A KR20180121733A (ko) 2017-04-28 2017-04-28 데이터 저장 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20180121733A true KR20180121733A (ko) 2018-11-08

Family

ID=63916719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170055433A KR20180121733A (ko) 2017-04-28 2017-04-28 데이터 저장 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (2) US10628323B2 (ko)
KR (1) KR20180121733A (ko)
CN (1) CN108804338B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200073794A (ko) * 2018-12-14 2020-06-24 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR20200110863A (ko) * 2019-03-18 2020-09-28 에스케이하이닉스 주식회사 메모리 시스템, 컴퓨팅 장치 및 동작 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447242A (zh) * 2002-03-25 2003-10-08 太和科技股份有限公司 可适用于快闪存储卡的控制装置及其建构方法
WO2006012418A2 (en) * 2004-07-21 2006-02-02 Beach Unlimited Llc Distributed storage architecture based on block map caching and vfs stackable file system modules
CN101251789A (zh) * 2008-03-28 2008-08-27 清华大学 廉价磁盘冗余阵列raid5卷快速扩容方法
US8332578B2 (en) 2009-07-31 2012-12-11 Intel Corporation Method and system to improve the performance of a multi-level cell (MLC) NAND flash memory
CN102087586B (zh) * 2009-12-02 2012-05-30 成都市华为赛门铁克科技有限公司 数据处理方法及装置
US8417914B2 (en) * 2011-01-06 2013-04-09 Micron Technology, Inc. Memory address translation
US8949568B2 (en) * 2011-05-24 2015-02-03 Agency For Science, Technology And Research Memory storage device, and a related zone-based block management and mapping method
US9690694B2 (en) * 2011-09-27 2017-06-27 Sandisk Technologies, Llc Apparatus, system, and method for an address translation layer
CN102681792B (zh) * 2012-04-16 2015-03-04 华中科技大学 一种固态盘内存分区方法
CN103530062B (zh) * 2012-07-03 2016-12-21 群联电子股份有限公司 数据存储方法、存储器控制器与存储器存储装置
US10282286B2 (en) * 2012-09-14 2019-05-07 Micron Technology, Inc. Address mapping using a data unit type that is variable
US9495287B2 (en) * 2012-09-26 2016-11-15 International Business Machines Corporation Solid state memory device logical and physical partitioning
KR101752583B1 (ko) * 2013-03-14 2017-07-11 마이크론 테크놀로지, 인크. 트레이닝, 데이터 조직, 및/또는 섀도잉을 포함하는 메모리 시스템들 및 방법들
KR102098697B1 (ko) * 2013-03-15 2020-04-08 삼성전자주식회사 비휘발성 메모리 시스템, 이를 포함하는 시스템 및 상기 비휘발성 메모리 시스템의 적응적 사용자 저장 영역 조절 방법
CN104102585B (zh) * 2013-04-03 2017-09-12 群联电子股份有限公司 映射信息记录方法、存储器控制器与存储器储存装置
US9575884B2 (en) * 2013-05-13 2017-02-21 Qualcomm Incorporated System and method for high performance and low cost flash translation layer
CN103425600B (zh) * 2013-08-23 2016-01-20 中国人民解放军国防科学技术大学 一种固态盘闪存转换层中的地址映射方法
SG11201701605XA (en) * 2014-09-02 2017-03-30 Ab Initio Technology Llc Controlling data processing tasks
KR102447471B1 (ko) * 2015-06-24 2022-09-27 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 스토리지 장치
CN106326134B (zh) * 2015-06-30 2019-10-01 华为技术有限公司 Ftl地址映射的方法及装置
US20170024326A1 (en) * 2015-07-22 2017-01-26 CNEX-Labs, Inc. Method and Apparatus for Caching Flash Translation Layer (FTL) Table
CN105242881B (zh) * 2015-10-12 2018-02-16 创新科软件技术（深圳）有限公司 分布式存储系统及其数据读写方法
US10503635B2 (en) * 2016-09-22 2019-12-10 Dell Products, Lp System and method for adaptive optimization for performance in solid state drives based on segment access frequency
CN106527987B (zh) * 2016-11-04 2019-06-04 湖南国科微电子股份有限公司 一种不带dram的ssd主控可靠性提升系统及方法

Also Published As

Publication number Publication date
US20200242044A1 (en) 2020-07-30
US20180314642A1 (en) 2018-11-01
CN108804338B (zh) 2021-11-12
US11249917B2 (en) 2022-02-15
CN108804338A (zh) 2018-11-13
US10628323B2 (en) 2020-04-21

Similar Documents

Publication Publication Date Title
CN106681931B (zh) 数据储存设备及其操作方法
CN108804023B (zh) 数据存储装置及其操作方法
KR102233400B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11249897B2 (en) Data storage device and operating method thereof
US11086772B2 (en) Memory system performing garbage collection operation and operating method of memory system
KR20180051272A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200095103A (ko) 데이터 저장 장치 및 그 동작 방법
KR20200085967A (ko) 데이터 저장 장치 및 그 동작 방법
US20200218653A1 (en) Controller, data storage device, and operating method thereof
US20220138096A1 (en) Memory system
KR20170111386A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180097026A (ko) 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 및 데이터 저장 장치의 동작 방법
US10558562B2 (en) Data storage device and operating method thereof
KR102544162B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210144249A (ko) 저장 장치 및 이의 동작 방법
US10877853B2 (en) Data storage device and operation method optimized for recovery performance, and storage system having the same
CN110119326B (zh) 数据存储装置及其操作方法
US11249917B2 (en) Data storage device and operating method thereof
KR20190106005A (ko) 메모리 시스템, 그것의 동작 방법 및 전자 장치
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170109344A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190041082A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190090629A (ko) 메모리 시스템 및 그것의 동작 방법
CN109840214B (zh) 数据存储装置及其操作方法
US20200394134A1 (en) Data storage device and operating method thereof