CN1447242A

CN1447242A - 可适用于快闪存储卡的控制装置及其建构方法

Info

Publication number: CN1447242A
Application number: CN 02108017
Authority: CN
Inventors: 赖振楠; 郑才进; 简尚进; 林传生
Original assignee: Taihe Science & Tech Co Ltd
Current assignee: Taihe Science & Tech Co Ltd
Priority date: 2002-03-25
Filing date: 2002-03-25
Publication date: 2003-10-08

Abstract

一种可适用于快闪存储卡的控制装置及其建构方法，其特征是：在控制装置开机且已完成对存储卡的每一资料区块的实体区块位址(PBA)逐一扫描后，控制装置将依据其内一分段实体区块映射表的容量大小而规划并分割存储卡成为多个分段区，再搭配控制装置内另一FAT映射附表以作为对作业系中记录FAT的逻辑位址的映射，当电脑主机欲进行档案存取动作时，分段实体区块映射表将可作为分段区内资料段的映射，而FAT映射附表将配合作业系统对FAT区更新时提供快速的寻找实体区块位址ab效，藉此不但可相容于各种存储器容量大小的快闪存储卡，且有效控制所需映射表的大小，且能兼顾保持作业系统读写速率。

Description

可适用于快闪存储卡的控制装置及其建构方法

技术领域

本发明是有关于一种可适用于快闪存储卡的控制装置及其建构方法。

背景技术

资讯产业发展一日千里，受CPU速度愈来愈快及IA产品兴起的影响，高速传输的资料储存装置(存储器)亦将扮演极为重要的角色。

如第图1A所示，是一般资料储存系统的构造示意图；一个资料储存装置(如Smart media存储卡、Memory Stick存储卡、或NAND型快闪存储器)1I主要是籍由一控制装置20而与一电脑主机29连接(当然，该控制装置20亦可内建于电脑主机29的一子系统中)，该控制装置20内包括有一微处理器23，其可藉由一符合PCMCIA、ID、ATA、ATAPI、USB或其组合式规格协定的主机界面控制器24而与电脑主机29相互连接，而微处理器25的一端则可经由一储存控制逻辑电路26以连线于该资料储存装置11：微处理器25亦可连接一暂存区控制器22，该暂存区控制器22可控制电脑主机29欲存取资料暂存于一资料储存区21中(第一暂存器211、第二暂存器213及第N暂存器219)。另外，一符合Smart Media标准的ECC逻辑电路23则分别连线于微处理器25、暂存器控制器22及储存控制逻辑电路26，其受控于微处理器25而对欲存取的资料磁区给予相对应的错误更正码ECC资料；当然，若仅适用于Memory Stick存储卡则无需此ECC逻辑电路23的设计，但须具有符合Memory Stick的串列电路及CRC检查码的设计。又，微处理器25可连接一全部实体区块映射表(Lxookup Table)255，该全部实体区块映射表255可用以记载逻辑区块位址(L₀～L_m+1)和与其相对应的各资料储存装置11的所有实体区块位址资料(PBA)。

请参考图1及图2，其中图2表示以Block为连结单位的示意图，DATA与ECC只表示其内含有一般性储存的资料与所附代的ECC资料，并非表示只储存了一笔资料，事实上一个Block内含的资料通常为16、32个sectors与16、32组的ECC，而L的资料则是存于Block的附属区的资料，其资料是在系统起始化时建立的指标，当电脑主机29或控制装置20开机时，控制装置20内的微处理器25将控制扫描程序对存储卡11内各资料实体区块(B₀～B_n)进行扫描，以取得每一资料实体区块(B₀～B_n)的相对应逻辑区块逻辑位址资料(LBA；L₀～L_m+1)。而微处理器25随即将此关系建立于一全部实体区块映射表255中；换言之，微处理器25将在一全部实体区块映射表255的每一逻辑区块位址(L₀～L_m+1)上填入与其相对应的资料实体区块位址资料(PBA；B₀～B_m+1)，藉此建立完整的相对映射表关系，以方便电脑主机29在欲存取档案(file)时，可迅速侦寻出该笔档案所储存的相对应资料实体区块(B₀～B_n)以进行资料的存取。

但是，习用快闪存储卡的控制装置及其建构方法却存在有下列缺点：

1、如Smart Media存储卡、Memory Stick存储卡、或NAND型快闪存储器的资料储存装置，皆是以资料区块(Block)为资料的抹除或储存基本单位，随着存储器容量的增加，其资料区块数量亦随之增长，但映射表的存储器容量是有限的，因此出厂使用后并无法相容于后续更新使用的更高容量资料储存装置(因后续存储卡须更大的存储器)；

2、若需配合高容量各快闪存储卡，控制装置中所设计用来储存全部实体区块映射表资料的随机存取存储器(RAM)必须相对选择更高容量，如此将相对增加成本的支出；

3、电脑主机在存取档案时，控制装置将自全部实体区块映射表中从头至尾侦寻一遍所对照的资料区块以进行资料的存取，但一般而言，整个档案所对照存取的资料区块皆存在于相邻的区段内，因此不仅消耗作业时间且浪费映射表的存储器容量使用率；及

4、电脑主机在存取档案时，读取硬盘分割表(Partition Table)、BIOS参数区块(BPB)、及档配置表(FAT)等系统资料的频率高于读取一般档案资料(File)，而这些系统资料的容量不大，却因为习用快闪存储卡的规格限制，在每次读取系统资料或档案资料时皆需完全搜寻整个全部实体区块映射表255，如此不利于作业时间的缩短及作业速率的如快。

因此如何使用另一种更新颖的快闪存储卡的控制装置，以解决上述所列的各项缺点，不仅可相容且适合于各种容量大小的快闪存储卡或NAND型快闪存储器，在可控制成本支出的情况下以增加映射表的存储器使用率及缩短资料实体区块的找寻时间，长久以来一直是使用者殷切盼望及本发明欲行解决的困难点所在，而本发明人基于多年从事于资讯产品研究、开发、及销售的实务经验，乃思及改良的意念，穷其个人的专业知识，经多方设计、探讨，并经无数次试作样品及改良后，终能创出本发明一种可适用于快闪存储卡的控制装置及其建构方法。

发明内容

本发明所要解决的技术问题是，针对现有技术的上述不足，而提供一种达到无限扩充及提高相容性的，可控制成本支出的、相对提高作业速率及降低作业时间的、及可相对提高映射表存储器的使用率的可适用于快闪存储卡的控制装置及其建构方法。

本发明的上述技术问题是由如下技术方案来实现的。

一种可适用于快闪存储卡的控制装置，其特征是：其主要是藉由一控制装置分别连接于一电脑主机及至少一资料储存装置，其中该控制装置中设有一微处理器、至少一分段实体区块映射表、及一FAT映射附表，微处理器的一端可藉由一主机界面控制器而与电脑主机连接，其另一端则藉由一储存控制逻辑电路而分别连接每一资料储存装置，微处理器再经由一暂存区控制器而与至少一可暂时储存资料作用的暂存器连接，藉由微处理器可依据分段实体区块映射表的存储器容量大小而将资料储存装置规划分割成至少一个分段区，每一分段区内包括有至少一个资料实体区块，而分段实体区块映射表内可储存记载有至少一分段区内所有资料实体区块的实体区块位址资料。

除上述必要技术特征外，在具体实施过程中，还可补充如下技术内容：

其中该资料储存装置是可适用于Smart Media存储卡、Memory Stick存储卡、NAND型快闪存储器及其组合式的其中之一。

其中该FAT映射附表内记载储存有硬盘分割表、BIOS参数区块、及档案配置表等系统资料。

其中该分段实体区块映射表及FAT映射附表内的资料栋可储存于暂存器内。

其中该分段实体区块映射表及FAT映射附表内的资料是储存于资料储存装置的资料实体区块内。

其中该分段实体区块映射表及FAT映射附表内的资料是储存于一随机存取存储器中。

本发明还提供一种可适用于快闪存储卡的建构方法，其使藉由一控制装置而分别连接于一电脑主机及至少一资料储存装置，其特征是，主要步骤是包括有：

控制装置于开机时建立各资料储存装置的每一资料实体区块的区块位址和与其相对应的逻辑区块位址资料(LBA)；

控制装置依据其内的一分段实体区块映射表存储器容量大小而将各资料储存装置分割成至少一个分段区，每一分段区内存在有至少一资料实体区块；

控制装置将读取机率较频繁的系统资料建立于一FAT映射附表中；及

当电脑主机欲进行档案存取时，控制装置将档案资料所属分段区内的所有资料实体区块的实体区块位址资料(PBA)建立于分段实体区块映射表的相对应逻辑区块位址中。

该方法在具体实施过程中，还可补充如下技术内容：

其中该系统资料是包括有硬盘分割表、BIOS参数区块、及档案配置表。

其中该建立分段实体区块映射表资料的步骤是将该PBA资料储存于该控制装置内的一暂存器中。

其中该建立分段实体区块映射表资料的步骤是将该资料储存于该控制装置内的一随机存来存储器中。

尚可包括有下列步骤：

将每一资料区块的实体区块位址资料(PBA)与和其相对应的逻辑区块位址资料(LBA)皆可转存于一资料实体区块中，待下次开机后可互接建立起各一分段区内资料实体区块的逻辑区块位址和与其相对应的实体区块位址资料。

本发明的优点在于：

1、本发明所提供的可适用于快闪存储卡的控制装置及其建构方法，固定容量的映射表储存器可适用且相容于各种容量大小的快闪存储卡或NAND型快闪存储器，藉此以达到无限扩充及提高相容性的功效。

2、利用较小容量的映射表存储器而适合搭配于各种规格的快闪存储卡，籍此可控制成本支出。

3、利用一分段实体区块映射表及FAT映射附表的搭配应用，藉此以相对提高作业速率及降低作业时间。

4、利用一分段实体区块映射表及FAT映射附表的搭配应用，不仅可节省系统的作业时间，亦可相对提高映射表存储器的使用率。

兹为对本发明的结构、特征及所达成的功效有更进一步的了解与认识，佐以较佳的实施例及附图详细说明如后：

附图说明

图1是习用资料储存系统的构造示意图。

图2是习用资料储存系统的映射表构造示意图。

图3是本发明资料储存系统一较佳实施例的构造示意图。

图4A及图4B是本发明资料储存系统的映射表构造示意图。

图5是本发明资料储存系统在建构映射表及执行指令的动作流程图。及

图6是本发明资料储存系统另一实施例的构造示意图。

具体实施方式

请参阅图3及图4A，是分别为本发明资料储存系统及映射表的构造示意图；至少一个资料储存装置(如Smart Media存储卡、Memory Stick存储卡、或NAND型快闪存储器)31～39主要是藉由一控制装置40而与一电脑主机49连接(当然，该控制装置40亦可内建于电脑主机49的一子系统中)，该控制装置40内包括有一微处理器45，其可籍由一符合PCMCIA、IDE、ATA、ATAPI、USB或其组合式规格协定的主机界面控制器44而与电脑主机49相互连接，而微处理器45的一端则可经由一储存控制逻辑电路46以连线于该资料储存装置31～39；微处理器45亦可连接一暂存区控制器42，该暂存区控制器42可控制电脑主机49欲存取资料暂时储存于一资料储存区41中(第一暂存器411、第二暂存器413及第N暂存器419每一暂存器的大小为一个Sector)。另外，一符合Smart Media标准的ECC逻辑电路43则分别连线于微处理器45、暂存器控制器42及储存控制逻辑电路46，其受控于微处理器45而对欲存取的资料磁区给予相对应的错误更正码ECC资料；当然，若仅适用于Memory Stick存储卡则无需此ECC逻辑电路43的设计。又，微处理器45可分别连接一分段实体区块映射表(Segment Lookup Table)455及一FAT映射附表457，其中分段实体区块映射表455可用以储存记载依据分段实体区块映射表455大小而被选定的部分逻辑区块位址(L₃₂～L₃₅)和与其相对应的资料储存装置31的部分实体区块位址资料(PBA)；而FAT映射附表457则可用来储存记载映射到逻辑位址含括硬盘分割表(Partition Table)、BIOS参数区块(BPB)、及档案配置表(FAT)等被读取机率较频繁的系统资料区的小块映射表。

本发明的控制装置40可依据用以储存分段实体区块映射表455的存储器(如随机存取存储器RAM)的容量大小，而将各资料储存系统31～39(如快闪存储卡31)规划分割成至少一个包括有至少一个资料实体区块(B₀～B_n-1)的分段区(Seg0-Seg1)，每一个分段区(Seg0～Seg1)内皆包含有个数几近相等的资料实体区块数(Block Number)。

当电脑主机49或控制装置40开机时，控制装置40内的微处理器45将控制扫描程序对快闪存储卡31内各资料实体区块(B₀～B_n)进行扫描，以取得每一资料实体区块(B₀～B_n-1)的相对应逻辑区块位址资料(LBA；L₀～L_m+1)。而此同时，微处理器45亦将一些如硬盘分割表(Partition Table)、BIOS参数区块(BPB)、及档案配置表(FAT)等被读取机率较频繁的系统资料储存于FAT映射附表457中，且根据可储存分段映射表455的RAM容量大小将快闪存储卡31规划分割成至少一个分段区族群，如本实施例中可将B₀～B₁₀₂₃规划为Seg0区、B₁₀₂₄～B₂₀₄₇规划为Seg1区、B₂₀₄₈～B₃₀₇₁规划为Seg2区、B₃₀₇₂～B₄₀₉₅规划为Seg3区…，其分段区大小依照存储卡的不同而有所不同，例如SM规划1024Blocks为一分段区族群，MS则规划为512Blocks为一分段区族群。

当电脑主机欲存取档案资料(File)时，电脑主机端会建立一个档案系统如4A之49，并根据此档案系统的结构送出逻辑资料位址给予微处理器45，电脑主机从自我建李的档案系统中的FAT得知(File)所应对映的逻辑位址，将此位址传给微处理机，而微处理机换算此位址可以得知此资料是存取于资料储存装置31的哪个分段区Segement的哪个资料实体区块B中(如B₁～B₃)，透过微处理器45须将此逻辑区块分断的映射表455透过扫描所有资料实体区块的逻辑区块位址资料L32～LBL35…而记载储存于分段实体区块映射表455中，如此再搭配FAT映射附表457即可作为档案处理时的搭配映射表(Lookup Table)，如图4A所示。

又，当电脑主机49欲存取另一档案资料(File)时，微处理器45由所接收到的逻辑位址，将可判断出此一档案的LBA是否已存在于分段实体区块映射表455中。若不是，则微处理器45将会重新侦寻该档案资料(File)是存取于资料储存装置3 1的哪个分段区Segement中，此时微处理机仍必需透过扫描该分区段所有实体区块的逻辑位址，以重建属该区段的映射表，并重新储存而记载于分段实体区块映射表455中，以作为存取该档案资料的依据。

由于一般的档案资料皆会储存于邻近的资料实体区块中，因此分段实体区块映射表的记载资料并不会转变的如此频繁，也因此其因转变资料而消耗于建立映射表的时间有限。再加上，由于读取频率相对频繁的系统资料是固定储存于FAT映射附表457中，此映射附表的逻辑位址涵概所有系统需存取的FAT范围，例如LBA0～LBA255间，则主机端要存取档案系统的FAT时，所传进的逻辑位址都可由此映射附表所查到，而此映射副表所占空间相对很小，若以LBA0～LBA255为例，因Block内含32sectors所以只须256/32＝8个WORDs即可涵概所有FAT占用的逻辑位址区，其可因应系统的要求而快速找出系统需要的资料及位址，所以不仅可大幅有效增加系统的整体处理速率及节省作业时间，且亦可相对提高映射表存储器的使用率。

再者，请参阅图5，是本发明资料储存系统在建构映射表及执行指令的动作流程图；如图所示，本发明的主要步骤是包括有：

步骤511，控制装置开机时，微处理器将会寻找每一资料储存装置的每一资料实体区块所B₀～B_m+1所相对的逻辑区块位址资料(LBA：L₀～L_m+1)，且将依据映射表的存储器容量大小而规划并分割该资料储存装置成至少一个分段区，选择一分段区内的所有资料实体区块的PBA资料记载储存于分段实体区块映射表中，另外亦可将一些读取较频繁的系统资料储存记载于一FAT映射附表；

步骤512，侦测电脑主机是否下达档案资料存取指令，若否，则继续为闲置待命状态：若是，则进行步骤513；

步骤513，控制装置将判断电脑主机所欲存取的档案资料PBA族群是否为已存在于分段映射表中，若否，进行步骤523；若是，则进行步骤514；

步骤523，表示电脑主机所欲存取的档案资料并不存在于分段映射表中，因此微处理器将迅速找出该档案所相对应的资料资料区块及其所属的分段区，并将此分段区的PBA进行扫描而重建分段映射表，且继续进行步骤514；

步骤514，表示电脑主机所欲取的档案资料已存在于分段映射表中，因此将透过映射表的资料由逻辑区块位址找到相对应的实体区块位址资料，并将此指定的资料实体区块内的资料转存于一暂存器中；

步骤515，执行电脑主机所下达的资料存取工作。

另外，由于电脑开机之初皆需重新建立每一资料实体区块的LBA及PBA资料于分段映射表中，无形中会增加系统的作业负担及相对拖慢系统的作业时间，因此本发明尚可包括下列步骤；

步骤516，微处理器将判断是否有需要修正分段映射表或FAT映射附表内的资料，若否，则可当执行完成电脑主机所下达的指令后结束；若是，则需进行步骤517；及

步骤517，将修正后的分段映射表资料、或未更改的资料、及FAT映射附表资料一起转存于一资料储存装置的一资料实体区块中，如此待下次电脑或控制装置开机、或档案资料不属同一分段区时即可将已储存的于实体区块的资料直接转存于分段位址映射表或FAT映射表中，而不需要再重新利用控制装置去搜专建立实体区块的PBA及LBA相对资料，如此将可大幅降低电脑系统的作业时间。

其中部骤517提到我们也可将改变的映射表本身当为一组资料整个的存到存储卡中不被映射到的系统保留区块，如此一来当下次切换到不同Segement再切回本Segement时就不用辛苦的扫描所有的实体区块，而只需将此资料从新读回映射表即可。

最后，请参阅图6，是本发明资料储存系统另一实施例的构造示意图；由于现在的电脑系统功能已愈来愈强，所连结的档案也愈来愈多且复杂，因此，本实施例的分段实体区块映射表将可不仅一个，而设有多个用以交互替换。且，其每个分段实体区块映射表(455)可作为一般资料转存到快闪存储器中，以降低RAM的使用。另FAT附表因被存取的频率最高，会在系统一开机后便建，，而永久的存在系统中，直到关机。

综上所述，当知本发明是有关于一种可适用于快闪存储卡的控制装置，尤指一种可相容于Smart media存储卡、Memory Stick存储卡、及NAND型快闪存储器且适用于各种容量大小的控制装置及其建构方法。故本发明实为一富有新颖性、进步性，及可供产业利用功效，应符合发明专利申请要件无疑，依法提出发明专利申请，祈钧局早日赐准专利，至为感祷。

但以上所述，仅为本发明的一较佳实施例而已，并非用来限定本发明实施的范围。即凡依本发明申请专利范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的申请专利范围内。

Claims

1、一种可适用于快闪存储卡的控制装置，其特征是：其主要是藉由一控制装置分别连接于一电脑主机及至少一资料储存装置，其中该控制装置中设有一微处理器、至少一分段实体区块映射表、及一FAT映射附表，微处理器的一端可藉由一主机界面控制器而与电脑主机连接，其另一端则藉由一储存控制逻辑电路而分别连接每一资料储存装置，微处理器再经由一暂存区控制器而与至少一可暂时储存资料作用的暂存器连接，藉由微处理器可依据分段实体区块映射表的存储器容量大小而将资料储存装置规划分割成至少一个分段区，每一分段区内包括有至少一个资料实体区块，而分段实体区块映射表内可储存记载有至少一分段区内所有资料实体区块的实体区块位址资料。

2、根据权利要求1所述的可适用于快闪存储卡的控制装置，其特征是：其中该资料储存装置是可适用于Smart Media存储卡、Memory Stick存储卡、NAND型快闪存储器及其组合式的其中之一。

3、根据权利要求1所述的可适用于快闪存储卡的控制装置，其特征是：其中该FAT映射附表内记载储存有硬盘分割表、BIOS参数区块、及档案配置表等系统资料。

4、根据权利要求1所述的可适用于快闪存储卡的控制装置，其特征是：其中该分段实体区块映射表及FAT映射附表内的资料栋可储存于暂存器内。

5、根据权利要求1所述的可适用于快闪存储卡的控制装置，其特征是：其中该分段实体区块映射表及FAT映射附表内的资料是储存于资料储存装置的资料实体区块内。

6、根据权利要求1所述的可适用于快闪存储卡的控制装置，其特征是：其中该分段实体区块映射表及FAT映射附表内的资料是储存于一随机存取存储器中。

7、一种可适用于快闪存储卡的建构方法，藉由一控制装置而分别连接于一电脑主机及至少一资料储存装置，其特征是，主要步骤是包括有：

8、根据权利要求7所述的可适用于快闪存储卡的建构方法，其特征是：其中该系统资料是包括有硬盘分割表、BIOS参数区块、及档案配置表。

9、根据权利要求7所述的可适用于快闪存储卡的建构方法，其特征是：其中该建立分段实体区块映射表资料的步骤是将该PBA资料储存于该控制装置内的一暂存器中。

10、根据权利要求7所述的可适用于快闪存储卡的建构方法，其特征是：其中该建立分段实体区块映射表资料的步骤是将该资料储存于该控制装置内的一随机存来存储器中。

11、根据权利要求7所述的可适用于快闪存储卡的建构方法，其特征是：尚可包括有下列步骤：

12、根据权利要求7所述的可适用于快闪存储卡的建构方法，其特征是：其中该资料储存装置是可适用于Smart Media存储卡、Memory Stick存储卡、NAND型快闪存储器及其组合式的其中之一。