CN110390988B - 数据存储装置、防止读取干扰的操作方法及存储系统 - Google Patents

数据存储装置、防止读取干扰的操作方法及存储系统 Download PDF

Info

Publication number
CN110390988B
CN110390988B CN201811350280.3A CN201811350280A CN110390988B CN 110390988 B CN110390988 B CN 110390988B CN 201811350280 A CN201811350280 A CN 201811350280A CN 110390988 B CN110390988 B CN 110390988B
Authority
CN
China
Prior art keywords
data
read
buffer memory
memory unit
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811350280.3A
Other languages
English (en)
Other versions
CN110390988A (zh
Inventor
姜玟求
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110390988A publication Critical patent/CN110390988A/zh
Application granted granted Critical
Publication of CN110390988B publication Critical patent/CN110390988B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本公开提供一种数据存储装置，该数据存储装置包括：存储单元，包括被划分成多个块的存储区域；缓冲存储器单元，临时存储从存储单元输出的数据/被输入到存储单元的数据；以及控制器，在主机装置的请求下将数据写入在存储单元中或从存储单元读取数据，并且当从存储单元读取了数据时，基于规定参数确定多个块中的每一个的干扰风险且控制在读取操作中不访问被确定为干扰风险块的块。

Description

数据存储装置、防止读取干扰的操作方法及存储系统
相关申请的交叉引用
本申请要求于2018年4月19日向韩国知识产权局提交的申请号为10-2018-0045514的韩国申请的优先权，其通过引用整体并入本文。
技术领域
各个实施例总体涉及一种半导体集成电路，并且更特别地，涉及一种数据存储装置、防止该数据存储装置的读取干扰的方法以及使用该数据存储装置的存储系统。
背景技术
存储装置连接到主机装置并且在主机装置的请求下执行对数据的访问操作。近来，被广泛使用的便携式电子设备利用大容量存储介质以提供基于多媒体数据的各种功能。满足这种要求的存储介质可以包括基于闪速存储器的存储介质。
使用闪速存储器的存储介质具有大容量、非易失性、低成本、低功耗、高速数据处理速度等的优点。
然而，在闪速存储器中，当对特定存储块重复进行读取操作时，由于包括在该块中的存储器单元的阈值电压电平发生变化，所以存储的数据可能被损坏。这被称为读取干扰现象并且会导致读取错误率的增加。
发明内容
在实施例中，一种数据存储装置可以包括：存储单元，其被配置成包括被划分成多个块的存储区域；缓冲存储器单元，其被配置成临时存储从存储单元输出的数据/被输入到存储单元的数据；以及控制器，其被配置成在主机装置的请求下将数据写入存储单元中或从存储单元读取数据，并且当从存储单元读取数据时，基于规定参数来确定多个块中的每个的干扰风险且控制在读取操作中不访问被确定为干扰风险块的块。
在实施例中，一种防止数据存储装置的读取干扰的方法，其中该数据存储装置包括：存储单元，包括被划分成多个块的存储区域；缓冲存储器单元，其临时存储从存储单元输出的数据/被输入到存储单元的数据；以及控制器，其控制存储单元的数据交换，并且该方法可以包括：响应于来自主机装置的读取命令和逻辑块地址，生成与逻辑块地址相对应的访问信息；当访问信息指示存储单元时，将存储单元的读取数据存储在缓冲存储器单元中；确定由访问信息指示的存储单元的干扰风险；并且根据干扰风险的确定结果，控制存储读取数据的缓冲存储器单元。
在实施例中，一种存储系统可以包括主机装置以及数据存储装置，该数据存储装置包括：存储单元，具有被划分成多个块的存储区域；缓冲存储器单元，其临时存储从存储单元输出的数据/被输入到存储单元的数据；以及控制器，其控制存储单元的数据交换。其中控制器被配置成当在主机装置的请求下从存储单元读取数据时，基于规定参数来确定多个块中的每个的干扰风险并且防止在读取操作中访问被确定为干扰风险块的块。
在实施例中，一种存储器系统可以包括：存储器装置，包括多个块；缓冲器，适于缓冲从块读取的数据；以及控制器，适于响应于读取请求，控制存储器装置执行从块之中的一个或多个读取数据的操作；基于读取操作，更新各个块的干扰风险信息；基于干扰风险信息，在块之中检测干扰风险块；并且响应于后续读取请求，在不从干扰风险块读取数据的情况下，提供被缓冲的干扰风险块的数据。
附图说明
图1是根据实施例的数据存储装置的配置示图。
图2是根据实施例的控制器的配置示图。
图3是根据实施例的包括读取控制单元的控制器的配置示图。
图4是根据实施例的防止数据存储装置的读取干扰的方法的流程图。
图5是根据实施例的防止数据存储装置的读取干扰的的方法的流程图。
图6是示出根据实施例的存储系统的示图。
图7和图8是示出根据实施例的数据处理系统的示图。
图9是示出包括根据实施例的数据存储装置的网络系统的示图。
图10是示出包括在根据实施例的数据存储装置中的非易失性存储器装置的示图。
具体实施方式
在下文中，将参照附图通过实施例的各种示例在下面描述数据存储装置、用于防止数据存储装置的读取干扰的方法以及使用数据存储装置的存储系统。
图1是根据实施例的数据存储装置的配置示图。
参照图1，根据实施例的数据存储装置10可以包括控制器110和存储单元120。缓冲存储器单元200可以设置在控制器110的内部或外部。
控制器110可以响应于主机装置(图1中未示出)的请求来控制存储单元120。例如，控制器110可以基于主机装置的编程(写入)请求，使数据被编程在存储单元120中。而且，控制器110可以响应于主机装置的读取请求来读取存储在存储单元120中的数据，并且将读取的数据提供至主机装置。
存储单元120可以在控制器110的控制下写入数据或输出被写入的数据。存储单元120可以包括易失性存储器装置或非易失性存储器装置。在实施例中，存储单元120可以使用选自诸如以下的各种非易失性存储器装置中的存储器装置来实施：电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)和自旋转移矩磁阻RAM(STT-MRAM)。存储单元120可以包括多个管芯、多个芯片或多个封装。另外，存储单元120可以包括在一个存储器单元中存储一位数据的单层单元或在一个存储器单元中存储多位数据的多层单元。
存储单元120可以具有分层结构，该分层结构包括：包括多个存储器单元的页面、包括至少一个页面的块、包括至少一个块的平面、包括至少一个平面的管芯等。例如，可以以页面为单位来执行读取和写入(编程)操作，并且例如，可以以块为单位来执行擦除操作。为了提高数据输入/输出速度，可以根据数据存储装置10的制造目的等来确定待读取数据或待写入数据的处理单位。
缓冲存储器单元200用作能够在数据存储装置10协同主机装置输入/输出数据时临时存储数据的空间。
在实施例中，控制器110可以包括读取控制单元20。当数据存储装置10响应于主机命令执行读取操作时，读取控制单元20可以基于规定参数来确定每一个块的干扰风险。而且，读取控制单元20可以控制不对被确定为干扰风险块的块执行用于读取的访问(即，读取访问)。读取控制单元20可以包括其操作和功能所必需的所有电路、系统、固件和装置。
在实施例中，用于确定干扰风险的规定参数可以包括与每一个块被读取的次数有关的信息和与每一个块的错误位数量有关的信息中的至少一个。
在实施例中，读取控制单元20可以将从被确定为干扰风险块的块读取的数据保持在缓冲存储器单元200中。当从主机提供了针对干扰风险块的读取访问的请求时，读取控制单元20可以在不访问干扰风险块的情况下，向主机提供被保持在缓冲存储器单元200中的数据。
在实施例中，当数据存储装置10转变到空闲状态时，读取控制单元20可以将被保持在缓冲存储器单元200中的干扰风险块的数据移动到新块以用于存储。
因此，即使当主机装置重复地读取特定块的数据并且该块被确定为干扰风险块时，也可以避免访问该块。
图2是根据实施例的控制器的配置示图。
参照图2，根据实施例的控制器110可以包括中央处理单元111、主机接口113、工作存储器115、缓冲管理器117和存储器接口119。
中央处理单元111可以被配置成将读取控制单元20的数据读取或写入操作所需的各种类型的控制信息传输至主机接口113、工作存储器115、缓冲管理器117和存储器接口119。在实施例中，中央处理单元111可以根据为数据存储装置10的各种操作而设置的固件进行操作。在实施例中，中央处理单元111可以执行闪存转换层FIT的功能以用于执行垃圾收集、地址映射、损耗均衡等来管理存储单元120。另外，中央处理单元111可以检测从存储单元120读取的数据的错误并且校正错误。中央处理单元111可以包括其操作和功能所必需的所有电路、系统、固件和装置。
主机接口113可以提供通信通道，以用于从主机装置(主机处理器)接收命令和时钟信号并且在中央处理单元111的控制下控制数据输入/输出。具体地，主机接口113可以提供主机装置与数据存储装置10之间的物理连接。主机接口113可以提供与主机装置的总线格式相对应的与数据存储装置10的接口连接。主机装置的总线格式可以包括诸如以下的标准接口协议中的至少一种：安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCI-E)和通用闪存(UFS)。
工作存储器115可以存储控制器110的操作所需的编程代码，例如固件或软件，并且存储编程代码使用的代码数据。
缓冲管理器117可以被配置成，在编程或读取操作中，在中央处理单元111的控制下将在主机装置和存储单元120之间传输/接收的数据临时存储在缓冲存储器单元200中。
缓冲存储器单元200可以包括易失性存储器或非易失性存储器。在实施例中，多个缓冲存储器单元200可以包括SRAM和/或DRAM；然而，实施例不限于此。
存储器接口119可以提供用于控制器110和存储单元120之间的信号传输/接收的通信通道。存储器接口119可以在中央处理单元111的控制下，将被临时存储在缓冲存储器单元200中的数据写入在存储单元120中。而且，存储器接口119可以将从存储单元120读取的数据传输至缓冲存储器单元200以用于临时存储。
读取控制单元20可以根据规定参数，来确定响应于主机的读取请求而被访问的存储单元120的每一个块的干扰风险。读取控制单元20可以将已经从被确定为干扰风险块的块读取的数据保持在缓冲存储器单元200中，并且控制不对干扰风险块执行读取访问。当数据存储装置10例如处于空闲状态时，可以在读取控制单元20的控制下，将从干扰风险块读取的并且被存储在缓冲存储器单元200中的读取数据传输至存储单元120的空块或开放块。
图3是根据实施例的包括读取控制单元20的控制器110的配置示图。
参照图3，中央处理单元111可以包括读取控制单元20、块信息管理部1111、地址转换部1113和错误校正码(ECC)电路部1115。
块信息管理部1111可以存储并管理与构成存储单元120的多个块中的每一个块有关的信息。与多个块中的每一个块有关的信息可以包括：包括块标识符、块属性、有效页面数量、页面偏移、读取次数、错误位数量等的信息。
在实施例中，块的块属性可以指示相应块是开放块、关闭块还是干扰风险块；然而，实施例不限于此。开放块可以指当前正被用于处理写入请求的存储块。关闭块可以是不具有能够存储数据的空的空间的块或被设置为不存储数据的块。干扰风险块可以指由于重复的读取访问而使干扰风险程度超过阈值的块。由被稍后描述的干扰确定部203确定为干扰风险块的块可具有干扰风险块的属性。
地址转换部1113可以以地址映射表的形式来存储并管理由主机装置管理的逻辑地址与存储单元120的物理空间之间的关系。
在实施例中，地址转换部1113可以存储被确定为干扰风险块的块的替代访问信息。在实施例中，干扰风险块的读取数据可以被保持在缓冲存储器单元200中，并且地址转换部1113可以将已经存储在缓冲存储器单元200中的干扰风险块的读取数据所在的存储位置的物理地址存储为替代访问信息。在实施例中，在预先定义的特定情况下，可以将从干扰风险块读取的并且被存储在缓冲存储器单元200中的读取数据移动到存储单元120的空的空间。然后，地址转换部1113可以管理从缓冲存储器单元200移动到存储单元120的空的空间的读取数据的存储位置的地址映射信息。
ECC电路部1115可以检测从存储单元120读取的数据的错误。当检测到的错误在校正范围内时，ECC电路部1115可以校正检测到的错误。在实施例中，ECC电路部1115可以向块信息管理部1111提供每一个块中的读取错误位的数量以存储读取错误位的数量。
读取控制单元20可以包括读取部201、干扰确定部203、读取缓冲管理部205和数据复制部207。
读取部201可以响应于来自主机装置的读取请求和地址信息来执行读取操作。为此，读取部201可以被配置成基于从地址转换部1113提供的访问信息来从存储单元120或缓冲存储器单元200的位置读取数据。在实施例中，由地址转换部1113提供的访问信息可以是存储单元120的物理块地址或缓冲存储器单元200的物理地址。
在实施例中，当作为参考块信息管理部1111的结果，被请求读取的块不具有干扰风险块的属性时，地址转换部1113可以响应于主机装置的请求而提供存储单元120的物理块地址作为访问信息，其中该存储单元120的物理块地址与由主机装置提供的逻辑地址相对应。然而，当被请求读取的块具有干扰风险块的属性时，地址转换部1113可以存储缓冲存储器单元200的物理块地址作为替代访问信息，其中该缓冲存储器单元200的物理块地址与由主机装置提供的逻辑块地址相对应。
根据由地址转换部1113提供的访问信息而从被读取部201访问的存储单元120读取的数据可以被首先存储在缓冲存储器单元200中。当读取部201访问存储单元120并且执行读取操作时，读取部201可以更新存储在块信息管理部1111中的、与相应块的读取次数有关的信息。另外，读取部201可以向读取缓冲管理部205提供临时存储从存储单元120读取的数据的缓冲存储器单元200的物理块地址。
当根据主机装置的读取请求而被访问的区域不是存储单元120而是缓冲存储器单元200时，读取部201可以向读取缓冲管理部205提供替代访问信息，即缓冲存储器单元200的物理地址，其中存储干扰风险块的读取数据被存储在缓冲存储器单元200的物理地址的位置处。
干扰确定部203可以被配置成，在读取部201的读取操作中，基于规定参数来确定将被访问以进行读取操作的块的干扰风险。
在实施例中，干扰确定部203可以参考存储在块信息管理部1111中的与每一个块的读取次数有关的信息和与错误位数量有关的信息中的至少一个来确定干扰风险。例如，当相应块被读取的次数超过预先设定的阈值和/或相应块的错误位数量超过预先设定的阈值时，干扰确定部203可以将相应块确定为干扰风险块。干扰确定部203的确定结果可以被反映在块信息管理部1111的块属性中。
读取缓冲管理部205可以被配置成，基于干扰确定部203的干扰风险确定结果来控制缓冲存储器单元200存储被读取数据。
在实施例中，当被访问以用于读取操作的块是具有低干扰风险的块时(即，当块不是干扰风险块时)，读取缓冲管理部205可以基于缓冲存储器单元200的、存储被读取数据的物理地址来向主机装置提供存储在缓冲存储器单元200中的被读取数据，并且从缓冲存储器单元200中删除被读取数据。
在实施例中，当在读取操作中被访问的块是干扰风险块时，读取缓冲管理部205可以基于缓冲存储器单元200的、存储被读取数据的物理地址来向主机装置提供存储在缓冲存储器单元200中的被读取数据，并且将被读取数据保持在相应缓冲器中。
数据复制部207可以被配置成，当数据存储装置10转变成特定状态，例如空闲状态时，将被保持在缓冲存储器单元200中的干扰风险块的被读取数据移动到存储单元120的空的空间以进行存储。然后，地址转换部1113可以改变与从缓冲存储器单元200移动到存储单元120的空的空间的被读取数据的存储位置有关的地址映射信息。
如上所述，在读取部201的控制下，将干扰风险块的被读取数据保持在缓冲存储器单元中，并且然后通过缓冲存储器单元来处理对干扰风险块的读取请求，从而可以防止对干扰风险块执行读取操作。
图4是根据实施例的数据存储装置的操作方法的流程图。
参照图4，在步骤S101中，可以从主机装置传输读取请求和待被读取访问的逻辑块地址。
因此，在步骤S103中，读取控制单元20可以从地址转换部1113接收读取目标块的物理块地址，访问存储单元120中的、与物理块地址相对应的区域，并且将被读取数据存储在缓冲存储器单元200中。
在这种情况下，在步骤S105中，读取控制单元20可以基于以下来确定读取目标块是否是干扰风险块：与被读取访问的读取目标块有关的属性信息之中的、与读取目标块的读取次数和错误位数量有关的信息。
作为确定结果，当读取目标块是干扰风险块(在步骤S105中为“是”)时，在步骤S107中，读取控制单元20可以控制阻断对读取目标块的后续读取访问。
在实施例中，为了阻断对被确定为干扰风险块的块的后续访问，在将来自读取目标块的被读取数据保持在缓冲存储器单元200的状态下，读取控制单元20可以将与读取目标块的逻辑块地址相对应的访问信息映射到缓冲存储器单元200的、存储被读取数据的物理地址。
在通过步骤S107阻断了对干扰风险块的读取访问之后或作为步骤S105的确定结果确定了读取目标块不是干扰风险块(在步骤S105中为“否”)时，在步骤S109，可以将存储在缓冲存储器单元200中的被读取数据传输至主机装置。
然后，当需要改变被读取访问的块的属性时，在步骤S111中可以更新块信息。
在实施例中，在步骤S111中更新的属性信息可以包括：读取目标块的读取次数和读取中出现的错误位数量。在作为步骤S105的确定结果确定了块为干扰风险块的情况下，块属性信息可以包括指示该块为干扰风险块的信息。
图5是根据实施例的防止数据存储装置的读取干扰的方法的流程图。
参照图5，在步骤S201中，可以从主机装置传输读取请求和待被读取访问的逻辑块地址。
读取控制单元20可以基于逻辑块地址而从地址转换部1113接收访问信息。在步骤S203中，读取控制单元20可以根据访问信息来确定数据存储位置。
当数据存储位置不是缓冲存储器单元200而是存储单元120时，在步骤S205中，读取控制单元20可以从存储单元120的相应物理空间读取数据并且将被读取数据存储在缓冲存储器单元200中。可以由ECC电路部检测并校正从存储单元120读取的数据的错误。然后可以根据对存储单元120的读取操作来更新块属性信息。在实施例中，读取控制单元20可以更新与读取目标块的读取次数和错误位数量有关的属性信息。
在步骤S207中，读取控制单元20可以将存储在缓冲存储器单元200中的被读取数据传输至主机装置，并且在步骤S209中，基于规定参数来确定读取目标块的干扰风险。在实施例中，读取控制单元20可以基于包括读取目标块的读取次数和错误位数量的属性信息来确定干扰风险。
当确定干扰风险为低(在步骤S209中为“否”)时，在步骤S211中，读取控制单元20可以从缓冲存储器单元200中删除被读取数据。
当确定读取目标块是干扰风险块(在步骤S209中为“是”)时，在步骤S213中，读取控制单元20可以将被读取数据保持在缓冲存储器单元200中。
因此，当在步骤S201中再次触发对干扰风险块的读取请求时，在步骤S225，读取控制单元20可以确认与读取目标块有关的访问信息指示缓冲存储器单元200并且将缓冲存储器单元200的数据传输至主机装置。
而且，在步骤S215中，读取控制单元20可以监视数据存储装置10是否转变成空闲状态。当数据存储装置10转变成空闲状态(在步骤S215中为“是”)时，在步骤S217中，读取控制单元20可以将被保持在缓冲存储器单元200中的被读取数据移动到存储单元120的空的空间以进行安全存储。
当干扰风险块的数据被移动到存储单元120的其它空间时，在步骤S219中，读取控制单元20可以更新读取目标块之间的地址映射表。另外，在步骤S221中，读取控制单元20可以删除缓冲存储器单元200的读取数据，并且在步骤S223中，读取控制单元20可以使干扰风险块的数据无效。
图6是示出根据实施例的数据存储系统的示图。
参照图6，数据存储系统1000可以包括主机装置1100和数据存储装置1200。在实施例中，数据存储装置1200可以被配置成固态硬盘(SSD)。
数据存储装置1200可以包括控制器1210、多个非易失性存储器装置1220-0至1220-n、缓冲存储器装置1230、电源1240、信号连接器1101和电源连接器1103。
控制器1210可以控制数据存储装置1200的全部操作。控制器1210可以包括主机接口单元、控制单元、用作工作存储器的随机存取存储器、错误校正码(ECC)单元以及存储器接口单元。在实施例中，控制器1210可以由包括如图1至图3所示的读取控制单元20的控制器110来配置。
主机装置1100可以通过信号连接器1101与数据存储装置1200交换信号。信号可以包括命令、地址、数据等。
控制器1210可以分析并且处理从主机装置1100接收的信号。控制器1210可以根据用于驱动数据存储装置1200的固件或软件来控制内部功能块的操作。
缓冲存储器装置1230可以临时存储待被存储在非易失性存储器装置1220-0至1220-n中的至少一个中的数据。另外，缓冲存储器装置1230可以临时存储从非易失性存储器装置1220-0至1220-n中的至少一个中读取的数据。根据控制器1210的控制，被临时存储在缓冲存储器装置1230中的数据可以被传输到主机装置1100或非易失性存储器装置1220-0至1220-n中的至少一个。
非易失性存储器装置1220-0至1220-n可以用作数据存储装置1200的存储介质。非易失性存储器装置1220-0至1220-n可以通过多个通道CH1至CHn与控制器1210联接。一个或多个非易失性存储器装置可以联接到一个通道。联接到每一个通道的非易失性存储器装置可以联接到相同的信号总线和数据总线。
电源1240可以将通过电源连接器1103输入的电力提供至数据存储装置1200的内部。电源1240可以包括辅助电源。当发生突然断电时，辅助电源可以供应电力以允许数据存储装置1200正常终止。辅助电源可以包括大容量电容器。
信号连接器1101可以根据主机装置1100和数据存储装置1200之间的接口方案而由各种类型的连接器来配置。
电源连接器1103可以根据主机装置1100的电力供应方案而由各种类型的连接器来配置。
图7是示出根据实施例的数据处理系统的示图。参照图7，数据处理系统3000可以包括主机装置3100和数据存储器系统3200。
主机装置3100可以以诸如印刷电路板的板形式来配置。虽然未示出，但是主机装置3100可以包括用于执行主机装置的功能的内部功能块。
主机装置3100可以包括连接端子3110，诸如插座、插槽或连接器。存储器系统3200可以安装到连接端子3110。
存储器系统3200可以以诸如印刷电路板的板形式来配置。存储器系统3200可以被称作存储器模块或存储卡。存储器系统3200可以包括控制器3210、缓冲存储器装置3220、非易失性存储器装置3231和3232、电源管理集成电路(PMIC)3240和连接端子3250。
控制器3210可以控制存储器系统3200的全部操作。控制器3210可以与包括如图1至图3所示的读取控制单元20的控制器110相同的方式来配置。
缓冲存储器装置3220可以临时存储待被存储在非易失性存储器装置3231和3232中的数据。另外，缓冲存储器装置3220可以临时存储从非易失性存储器装置3231和3232读取的数据。根据控制器3210的控制，被临时存储在缓冲存储器装置3220中的数据可以被传输至主机装置3100或非易失性存储器装置3231和3232。
非易失性存储器装置3231和3232可以用作存储器系统3200的存储介质。
PMIC 3240可以将通过连接端子3250输入的电力提供至存储器系统3200的内部。PMIC3240可以根据控制器3210的控制来管理存储器系统3200的电力。
连接端子3250可以联接到主机装置3100的连接端子3250。通过连接端子3250，可以在主机装置3100和存储器系统3200之间传输诸如命令、地址、数据等的信号和电力。根据主机装置3100和存储器系统3200之间的接口方案，连接端子3250可以被配置成各种类型。连接端子3250可以设置在存储器系统3200的任意一侧。
图8是示出根据实施例的数据处理系统的示图。参照图8，数据处理系统4000可以包括主机装置4100和存储器系统4200。
主机装置4100可以以诸如印刷电路板的板形式来配置。虽然未示出，但是主机装置4100可以包括用于执行主机装置4100的功能的内部功能块。
存储器系统4200可以以表面安装型封装形式来配置。存储器系统4200可以通过焊球4250而安装到主机装置4200。存储器系统4200可以包括控制器4210、缓冲存储器装置4220和非易失性存储器装置4230。
控制器4210可以控制存储器系统4200的全部操作。控制器4210可以与包括如图1至图3所示的读取控制单元20的控制器1100相同的方式来配置。
缓冲存储器装置4220可以临时存储非易失性存储器装置4230中的数据。另外，缓冲存储器装置4220可以临时存储从非易失性存储器装置4230读取的数据。根据控制器4210的控制，被临时存储在缓冲存储器装置4220中的数据可以被传输至主机装置4100或非易失性存储器装置4230。
非易失性存储器装置4230可以用作存储器系统4200的存储介质。
图9是示出包括根据实施例的数据存储装置的网络系统的示图。参照图9，网络系统5000可以包括通过网络5500联接的服务器系统5300和多个客户端系统5410至5430。
服务器系统5300可以响应于多个客户端系统5410至5430的请求来服务数据。例如，服务器系统5300可以存储从多个客户端系统5410至5430提供的数据。又例如，服务器系统5300可以将数据提供至多个客户端系统5410至5430。
服务器系统5300可以包括主机装置5100和存储器系统5200。存储器系统5200可以由图1所示的存储器系统10、图6所示的数据存储装置1200、图7所示的存储器系统3200或图8所示的存储器系统4200来配置。
图10是示出包括在根据实施例的数据存储装置中的非易失性存储器装置的框图。参照图10，非易失性存储器装置300可以包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压发生器350和控制逻辑360。
存储器单元阵列310可以包括布置在字线WL1至WLm和位线BL1至BLn彼此交叉的区域处的存储器单元MC。
存储器单元阵列310可以包括三维存储器阵列。三维存储器阵列具有垂直于半导体衬底的平坦表面的方向。而且，三维存储器阵列表示包括NAND串的结构，其中在该NAND串中，至少一个存储器单元位于其它存储器单元的垂直上部。
三维存储器阵列的结构不限于此。显而易见的是，存储器阵列结构可以选择性地应用于以高度集成的方式形成的、具有水平方向性和垂直方向性的存储器阵列结构。
行解码器320可以通过字线WL1至WLm联接到存储器单元阵列310。行解码器320可以根据控制逻辑360的控制来进行操作。行解码器320可以对从外部装置(未示出)提供的地址进行解码。行解码器320可以基于解码结果来选择并且驱动字线WL1至WLm。例如，行解码器320可以将从电压发生器350提供的字线电压提供至字线WL1至WLm。
数据读取/写入块330可以通过位线BL1至BLn联接到存储器单元阵列310。数据读取/写入块330可以包括分别与位线BL1至BLn对应的读取/写入电路RW1至RWn。数据读取/写入块330可以根据控制逻辑360的控制进行操作。数据读取/写入块330可以根据操作模式而操作为写入驱动器或读出放大器。例如，在写入操作中，数据读取/写入块330可以操作为将从外部装置提供的数据存储在存储器单元阵列310中的写入驱动器。又例如，在读取操作中，数据读取/写入块330可以操作为从存储器单元阵列310读出数据的读出放大器。
列解码器340可以根据控制逻辑360的控制来进行操作。列解码器340可以对从外部装置提供的地址进行解码。列解码器340可以基于解码结果将数据读取/写入块330的、分别与位线BL1至BLn相对应的读取/写入电路RW1至RWn与数据输入/输出线或数据输入/输出缓冲器联接。
电压发生器350可以生成非易失性存储器装置300的内部操作中待使用的电压。由电压发生器350生成的电压可以被施加到存储器单元阵列310的存储器单元。例如，在编程操作中生成的编程电压可以被施加到将被执行编程操作的存储器单元的字线。又例如，在擦除操作中生成的擦除电压可以被施加到将被执行擦除操作的存储器单元的阱区域。再例如，在读取操作中生成的读取电压可以被施加到将被执行读取操作的存储器单元的字线。
控制逻辑360可以基于从外部装置提供的控制信号来控制非易失性存储器装置300的全部操作。例如，控制逻辑360可以控制非易失性存储器装置300的操作，诸如非易失性存储器装置300的读取操作、写入操作和擦除操作。
虽然以上已经描述了各种实施例，但是对于本领域技术人员将理解的是，描述的实施例仅是示例。因此，不应基于所描述的实施例来限制本文描述的数据存储装置、该数存储装置的操作方法以及包括该数据存储装置的存储系统。

Claims (17)

1.一种数据存储装置，包括：
存储单元，包括被划分成多个块的存储区域；
缓冲存储器单元，临时存储从所述存储单元输出的数据/被输入到所述存储单元的数据；以及
控制器，在主机装置的请求下将数据写入在所述存储单元中或从所述存储单元读取所述数据，并且当从所述存储单元读取了所述数据时，基于规定参数来确定在读取操作中被访问的块的干扰风险，并且将从被确定为干扰风险块的块读取的读取数据通过所述缓冲存储器单元提供到所述主机装置，并且在所述缓冲存储器单元中保持所述读取数据直到所述读取数据被存储在所述存储单元的空的空间中。
2.根据权利要求1所述的数据存储装置，其中所述规定参数包括以下中的至少一个：与所述多个块中的每个的读取次数有关的信息和与在所述读取操作中发生的错误位数量有关的信息。
3.根据权利要求1所述的数据存储装置，其中当所述数据存储装置转变成空闲状态时，所述控制器使被保持在所述缓冲存储器单元中的、所述干扰风险块的读取数据存储在所述存储单元的空的空间中。
4.根据权利要求1所述的数据存储装置，其中所示控制器包括：
地址转换部，基于来自所述主机装置的读取请求和逻辑块地址，提供与所述逻辑块地址相对应的所述存储单元的物理块地址或所述缓冲存储器单元的物理地址作为访问信息；
读取部，当所述访问信息是所述存储单元的物理块地址时，将所述存储单元的读取数据存储在所述缓冲存储器单元中；以及
读取缓冲管理部，当所述访问信息是所述缓冲存储器单元的物理地址时，将所述缓冲存储器单元的读取数据提供至所述主机装置并且将所述缓冲存储器单元的读取数据保持在所述缓冲存储器单元中，以及当所述访问信息是所述存储单元的物理块地址时，将所述存储单元的读取数据从所述缓冲存储器单元提供至所述主机装置并且从所述缓冲存储器单元删除所述存储单元的读取数据。
5.一种防止数据存储装置的读取干扰的方法，所述数据存储装置包括：存储单元，具有被划分成多个块的存储区域；缓冲存储器单元，临时存储从所述存储单元输出的数据/被输入到所述存储单元的数据；以及控制器，控制所述存储单元的数据交换，所述方法包括：
响应于来自主机装置的读取命令和逻辑块地址，生成与所述逻辑块地址相对应的访问信息；
当所述访问信息指示所述存储单元时，将所述存储单元的读取数据存储在所述缓冲存储器单元中；
确定由所述访问信息指示的所述存储单元的干扰风险；
当确定了干扰风险块时，将所述读取数据通过所述缓冲存储器单元传输至所述主机装置；并且
将所述读取数据保持在所述缓冲存储器单元中直到所述读取数据被存储在所述存储单元的空的空间中。
6.根据权利要求5所述的防止数据存储装置的读取干扰的方法，其中生成所述访问信息包括：
检测与所述逻辑块地址相对应的所述存储单元的物理块地址或所述缓冲存储器单元的物理地址。
7.根据权利要求5所述的防止数据存储装置的读取干扰的方法，进一步包括：
当所述访问信息指示所述缓冲存储器单元时，将所述缓冲存储器单元的读取数据传输至所述主机装置。
8.根据权利要求5所述的防止数据存储装置的读取干扰的方法，其中确定所述干扰风险进一步包括：
基于以下中的至少一个来确定所述干扰风险：与由所述访问信息指示的所述存储单元的读取次数有关的信息和与由所述访问信息指示的所述存储单元的读取数据的错误位数量有关的信息。
9.根据权利要求5所述的防止数据存储装置的读取干扰的方法，进一步包括：
当所述数据存储装置的状态转变成预先设置的状态时，将保持在所述缓冲存储器单元中的读取数据存储在所述存储单元的空的空间中；并且
从所述缓冲存储器单元删除所述读取数据。
10.根据权利要求5所述的防止数据存储装置的读取干扰的方法，其中控制所述缓冲存储器单元进一步包括：
当未确定干扰风险块时，将所述缓冲存储器单元的读取数据传输至所述主机装置；并且
从所述缓冲存储器单元删除所述读取数据。
11.一种存储系统，包括：
主机装置；以及
数据存储装置，包括：存储单元，具有被划分成多个块的存储区域；缓冲存储器单元，临时存储从所述存储单元输出的数据/被输入到所述存储单元的数据；以及控制器，控制所述存储单元的数据交换，
其中当在所述主机装置的请求下从所述存储单元读取了数据时，所述控制器基于规定参数来确定在读取操作中被访问的块的干扰风险，并且将从被确定为干扰风险块的块读取的读取数据通过所述缓冲存储器单元提供到所述主机装置，并且在所述缓冲存储器单元中保持所述读取数据直到所述读取数据被存储在所述存储单元的空的空间中。
12.根据权利要求11所述的存储系统，其中所述规定参数包括以下中的至少一个：与所述多个块中的每个的读取次数有关的信息和与在所述读取操作中出现的错误位数量有关的信息。
13.根据权利要求11所述的存储系统，其中当所述数据存储装置转变为空闲状态时，所述控制器使被保持在所述缓冲存储器单元中的所述干扰风险块的读取数据存储在所述存储单元的空的空间中。
14.根据权利要求11所述的存储系统，其中所述控制器包括：
地址转换部，基于来自所述主机装置的读取请求和逻辑块地址，提供与所述逻辑块地址相对应的所述存储单元的物理块地址或所述缓冲存储器单元的物理地址作为访问信息；
读取部，当所述访问信息是所述存储单元的物理块地址时，将所述存储单元的读取数据存储在所述缓冲存储器单元中；以及
读取缓冲管理部，当所述访问信息是所述缓冲存储器单元的物理地址时，将所述缓冲存储器单元的读取数据提供至所述主机装置并且将所述缓冲存储器单元的读取数据保持在所述缓冲存储器单元中，以及当所述访问信息是所述存储单元的物理块地址时，将所述存储单元的读取数据从所述缓冲存储器单元提供至所述主机装置并且从所述缓冲存储器单元删除所述存储单元的读取数据。
15.一种存储器系统，包括：
存储器装置，包括多个块；
缓冲器，缓冲从所述块读取的数据；以及
控制器：
响应于读取请求，控制所述存储器装置执行从所述块之中的一个或多个读取数据的操作；
基于读取操作，更新各个块的干扰风险信息；
基于所述干扰风险信息，在所述块之中检测干扰风险块；并且
响应于后续读取请求，在不从所述干扰风险块读取数据的情况下提供被缓冲的所述干扰风险块的数据。
16.根据权利要求15所述的存储器系统，其中所述干扰风险信息包括读取操作的累积次数和读取错误位的数量中的一个或多个。
17.根据权利要求15所述的存储器系统，其中所述控制器进一步：
在所述缓冲器中保持被缓冲的数据直到被缓冲的数据被存储在所述存储器装置的空的空间中。
CN201811350280.3A 2018-04-19 2018-11-14 数据存储装置、防止读取干扰的操作方法及存储系统 Active CN110390988B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0045514 2018-04-19
KR1020180045514A KR102653843B1 (ko) 2018-04-19 2018-04-19 데이터 저장 장치 및 이의 리드 디스터번스 방지 방법, 이를 이용한 스토리지 시스템

Publications (2)

Publication Number Publication Date
CN110390988A CN110390988A (zh) 2019-10-29
CN110390988B true CN110390988B (zh) 2023-09-26

Family

ID=68236378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811350280.3A Active CN110390988B (zh) 2018-04-19 2018-11-14 数据存储装置、防止读取干扰的操作方法及存储系统

Country Status (3)

Country Link
US (2) US10671321B2 (zh)
KR (1) KR102653843B1 (zh)
CN (1) CN110390988B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102653843B1 (ko) * 2018-04-19 2024-04-02 에스케이하이닉스 주식회사 데이터 저장 장치 및 이의 리드 디스터번스 방지 방법, 이를 이용한 스토리지 시스템
US11250926B2 (en) * 2019-10-16 2022-02-15 Sandisk Technologies Llc Positive feedback and parallel searching enhanced optimal read method for non-volatile memory
US11886741B2 (en) * 2021-04-16 2024-01-30 Samsung Electronics Co., Ltd. Method and storage device for improving NAND flash memory performance for intensive read workloads
KR20230034054A (ko) 2021-09-02 2023-03-09 에스케이하이닉스 주식회사 누설 감지 회로, 누설 감지 회로를 포함하는 비휘발성 메모리 장치, 및 비휘발성 메모리 장치를 포함하는 메모리 시스템
US11657848B1 (en) * 2022-02-24 2023-05-23 Western Digital Technologies, Inc. Data access and logical mapping for magnetic disks

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102203875A (zh) * 2008-09-30 2011-09-28 Lsi公司 使用参考单元的用于存储器器件的软数据生成的方法和装置
KR20130022604A (ko) * 2011-08-25 2013-03-07 인하대학교 산학협력단 접근 빈도에 따라 데이터를 할당하는 저장장치 및 저장방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19951677B4 (de) 1998-10-30 2006-04-13 Fujitsu Ltd., Kawasaki Halbleiterspeichervorrichtung
US7577029B2 (en) * 2007-05-04 2009-08-18 Mosaid Technologies Incorporated Multi-level cell access buffer with dual function
KR100882841B1 (ko) * 2007-06-19 2009-02-10 삼성전자주식회사 읽기 디스터번스로 인한 비트 에러를 검출할 수 있는메모리 시스템 및 그것의 읽기 방법
KR20090014036A (ko) 2007-08-03 2009-02-06 삼성전자주식회사 읽기 디스터번스로 인한 에러를 방지하는 메모리 시스템 및그 방법
TWI362668B (en) * 2008-03-28 2012-04-21 Phison Electronics Corp Method for promoting management efficiency of an non-volatile memory storage device, non-volatile memory storage device therewith, and controller therewith
KR101989018B1 (ko) * 2012-06-25 2019-06-13 에스케이하이닉스 주식회사 데이터 저장 장치의 동작 방법
KR101976452B1 (ko) * 2013-04-22 2019-05-10 에스케이하이닉스 주식회사 반도체 장치
US9245639B1 (en) * 2014-10-13 2016-01-26 Windbound Electronics Corporation NAND flash memory array architecture having low read latency and low program disturb
KR102435863B1 (ko) * 2015-09-16 2022-08-25 삼성전자주식회사 스토리지 장치 및 그것을 포함하는 서버 시스템의 매칭 키 검색 방법
US10643707B2 (en) * 2017-07-25 2020-05-05 Western Digital Technologies, Inc. Group write operations for a data storage device
KR102653843B1 (ko) * 2018-04-19 2024-04-02 에스케이하이닉스 주식회사 데이터 저장 장치 및 이의 리드 디스터번스 방지 방법, 이를 이용한 스토리지 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102203875A (zh) * 2008-09-30 2011-09-28 Lsi公司 使用参考单元的用于存储器器件的软数据生成的方法和装置
KR20130022604A (ko) * 2011-08-25 2013-03-07 인하대학교 산학협력단 접근 빈도에 따라 데이터를 할당하는 저장장치 및 저장방법

Also Published As

Publication number Publication date
US20190324688A1 (en) 2019-10-24
KR102653843B1 (ko) 2024-04-02
US10671321B2 (en) 2020-06-02
CN110390988A (zh) 2019-10-29
US20200293231A1 (en) 2020-09-17
US10942681B2 (en) 2021-03-09
KR20190121973A (ko) 2019-10-29

Similar Documents

Publication Publication Date Title
CN110390988B (zh) 数据存储装置、防止读取干扰的操作方法及存储系统
KR102532084B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
CN111177031B (zh) 数据存储装置及操作方法和具有数据存储装置的存储系统
KR20190102781A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US11204865B2 (en) Data storage device, operation method thereof, and storage system including the same
KR20200113480A (ko) 데이터 저장 장치 및 동작 방법
US11543990B2 (en) Data storage apparatus with extended lifespan and operation method thereof
CN111177039A (zh) 数据存储设备、其操作方法及包括其的存储系统
CN110389907B (zh) 电子装置
US11269528B2 (en) Data storage device with reduced memory access operation method thereof and controller therefor
US11921557B2 (en) Data processing system, operation method thereof, and storage device therefor
CN111752854A (zh) 数据存储装置及其操作方法
KR20200121068A (ko) 데이터 저장 장치 및 이의 동작 방법, 이를 위한 컨트롤러
US11243718B2 (en) Data storage apparatus and operation method i'hereof
US20210303157A1 (en) Electronic device, data storage device, and method of operating the same
KR20230031617A (ko) 데이터를 리프레쉬하는 데이터 저장 장치 및 그 동작 방법
KR20210055448A (ko) 데이터 저장 장치 및 그 동작 방법
CN110874335A (zh) 数据存储装置、其操作方法以及具有该装置的存储系统
US11593006B2 (en) Data storage apparatus and method for managing valid data based on bitmap table
US11847332B2 (en) Data storage apparatus and operating method thereof
US11263127B2 (en) Data storage device, method of operating the same, and controller for the same
US20230031193A1 (en) Memory system and operating method thereof
CN116126215A (zh) 存储器系统及其操作方法和数据处理系统
CN114625670A (zh) 数据存储设备及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant