CN110874335A - 数据存储装置、其操作方法以及具有该装置的存储系统 - Google Patents

数据存储装置、其操作方法以及具有该装置的存储系统 Download PDF

Info

Publication number
CN110874335A
CN110874335A CN201811603302.2A CN201811603302A CN110874335A CN 110874335 A CN110874335 A CN 110874335A CN 201811603302 A CN201811603302 A CN 201811603302A CN 110874335 A CN110874335 A CN 110874335A
Authority
CN
China
Prior art keywords
data
read
interrupt event
host device
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201811603302.2A
Other languages
English (en)
Inventor
朴振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110874335A publication Critical patent/CN110874335A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/24—Interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供了一种数据存储装置，该数据存储装置可包括：储存器；以及控制器，被配置成根据从主机装置传送的请求控制储存器上的数据输入/输出，并且当在主机装置的读取请求的处理完成之前发生中断事件时，在预设读取超时阈值时间被完全耗用之前将读取数据中的至少一些提供至主机装置。

Description

数据存储装置、其操作方法以及具有该装置的存储系统
相关申请的交叉引用
本申请要求于2018年8月30日提交的申请号为10-2018-0102982的韩国专利申请的优先权，其通过引用整体并入本文。
技术领域
本发明的各种实施例总体涉及一种半导体集成装置。特别地，实施例涉及一种数据存储装置、该数据存储装置的操作方法以及包括该数据存储装置的存储系统。
背景技术
存储装置连接至主机装置，并且根据主机装置的请求执行数据输入/输出操作。存储装置可使用各种存储介质来存储数据。
存储装置可包括用于将数据存储在诸如硬盘驱动器(HDD)的磁盘中的装置以及用于将数据存储在诸如固态驱动器(SSD)或存储卡、或者特别是非易失性存储器的半导体存储器装置中的装置。
基于闪速存储器的存储介质具有诸如高容量、非易失性、低单价、低功耗和高数据处理速度的优点。
存储介质的性能可取决于存储介质在提供高容量时是否能够可靠地处理数据。
发明内容
在实施例中，一种数据存储装置可包括：储存器；以及控制器，被配置成根据从主机装置传送的请求控制储存器上的数据输入/输出，并且当在主机装置的读取请求的处理完成之前发生中断事件时，在预设读取超时阈值时间被完全耗用之前将读取数据中的至少一些提供至主机装置。
在实施例中，一种数据存储装置可包括：储存器；以及控制器，被配置成根据从主机装置传送的请求控制储存器上的数据输入/输出，并且在后台操作被处理时响应于主机装置的读取请求将读取数据中的一些提供至主机装置。
在实施例中，一种数据存储装置可包括：储存器；以及控制器，被配置成根据从主机装置传送的请求控制储存器上的数据输入/输出，响应于主机装置的读取请求将读取数据中的至少一些缓冲在缓冲存储器中，并且当在主机装置的读取请求的处理完成之前发生中断事件时，在中断事件被处理时将所缓冲的读取数据中的至少一些输出至主机装置。
在实施例中，提供一种数据存储装置的操作方法，该数据存储装置包括储存器以及控制器，控制器被配置成根据从主机装置传送的请求来控制储存器上的的数据输入/输出。该操作方法可包括下列步骤：由控制器从主机装置接收读取请求，并且读取数据；在完成数据的读取之前，识别中断事件的发生；并且在预设读取超时阈值时间被完全耗用之前将读取数据中的至少一些提供至主机装置。
在实施例中，一种存储系统可包括：主机装置；以及数据存储装置，包括储存器以及控制器，控制器被配置成根据从主机装置传送的请求控制储存器上的数据输入/输出，其中当在完成主机装置的读取请求的处理之前发生中断事件时，控制器在预设读取超时阈值时间被完全耗用之前将读取数据中的至少一些提供至主机装置。
在实施例中，一种数据存储装置可包括：储存器；以及控制器，被配置成在处理中断事件并且挂起与迄今读取数据相关的读取操作时，响应于主机的请求在读取超时期间内将至少一条迄今读取数据输出至主机。
附图说明
图1是示出根据实施例的数据存储装置的配置图。
图2是示出根据本实施例的控制器的配置图。
图3是示出根据本实施例的主机接口层的配置图。
图4是描述根据实施例的数据存储装置的操作方法的流程图。
图5是描述根据本实施例的数据存储装置的操作方法的时序图。
图6是示出根据实施例的数据存储装置的操作方法的流程图。
图7是描述根据本实施例的数据存储装置的操作方法的时序图。
图8是示出根据实施例的数据存储系统的示图。
图9和图10是示出根据实施例的数据处理系统的示图。
图11是示出包括根据实施例的数据存储装置的网络系统的示图。
图12是示出包括在根据实施例的数据存储装置中的非易失性存储器装置的框图。
具体实施方式
本公开的技术精神可以各种方式改变，并且可被实施为具有各个方面的实施例。在下文中，将以一些实施例的方式描述本公开，使得本领域技术人员可容易地实践本公开的实施例。注意的是，对“实施例”的参考不一定仅指一个实施例，并且对“实施例”的不同参考不一定针对相同的实施例。
将理解的是，虽然本文可使用术语“第一”和/或“第二”来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件和另一元件区分开。例如，在不脱离本公开的教导的情况下，下面讨论的第一元件可被称为第二元件。类似地，第二元件也可被称为第一元件。
将理解的是，当一个元件被称为“联接”或“连接”至另一元件时，它可直接联接或连接至另一元件，或者可在它们之间存在中间元件。相反，应该理解的是，当一个元素被称为“直接联接”或“直接连接”至另一元件时，不存在中间元件。解释元件之间的关系的诸如“在......之间”、“直接在......之间”、“与......相邻”或“与...直接相邻”的其它表述应以相同的方式来理解。
本文使用的术语仅用于描述特定实施例的目的，并不旨在是限制性的。在本公开中，除非上下文另有明确说明，否则单数形式也旨在包括复数形式。将进一步理解的是，当在本说明书中使用时，术语“包括”、“包含”、“具有”等指定所陈述的特征、数字、步骤、操作、元件、组件和/或它们的组合的存在，但并不排除一个或多个其它特征、数字、步骤、操作、元件、组件和/或其组合的存在或添加。
上述示例性实施例仅用于理解本公开的技术精神的目的，并且本公开的范围不应限于上述示例性实施例。对于本公开所属领域的技术人员显而易见的是，除了上述示例性实施例之外，还可基于本公开的技术精神进行其它修改。
除非另外定义，否则本文使用的包括技术和科学术语的所有术语具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。除非在本公开中另外定义，否则这些术语不应被解释为理想化的或过于形式化的。
以下，将通过示例性实施例参照附图在下文中描述根据本公开的数据存储装置、该数据存储装置的操作方法和包括该数据存储装置的存储系统。
图1是示出根据实施例的数据存储装置10的配置图。
参照图1，根据本实施例的数据存储装置10可包括控制器110、储存器120和缓冲存储器130。
控制器110可响应于主机装置的请求来控制储存器120。例如，控制器110可根据主机装置的编程(写入)请求来控制储存器120以将数据编程到储存器120。而且，控制器110可响应于主机装置的读取请求将写入储存器120的数据提供至主机装置。在实施例中，控制器110可将从主机装置传送的命令或请求存储在队列中，并根据通过调度命令获得的结果来处理命令。
储存器120可根据控制器110的控制来写入数据或者输出写入其中的数据。储存器120可被配置成易失性或非易失性存储器装置。在实施例中，储存器120可利用从诸如下列的各种非易失性存储器装置中选择的存储器装置来实施：EEPROM(电可擦除可编程ROM)、NAND闪速存储器、NOR闪速存储器、PRAM(相变RAM)、ReRAM(电阻式RAM)、FRAM(铁电RAM)和STT-MRAM(自旋转移力矩磁性RAM)。储存器120可包括一个或多个管芯。管芯中的每一个可包括多个平面。平面中的每一个可包括一个或多个存储块，并且存储块中的每一个可具有包括一个或多个页面的分级结构，每个页面包括多个存储器单元。例如，可基于页面执行读取和写入(编程)操作，并且例如，可基于块执行擦除操作。为了提高数据输入/输出速度，可根据数据存储装置10的制造目的来确定读取数据或写入数据的处理组件。此外，储存器120可包括单层单元或多层单元，每个单层单元被配置为在其中存储一位数据，每个多层单元被配置为在其中存储多位数据。
当数据存储装置10在与主机装置交互时执行写入或读取数据的一系列操作时，缓冲存储器130可用作暂时存储数据的空间。虽然图1示出缓冲存储器130位于控制器110外部，但缓冲存储器130可位于控制器110内部或外部。
在实施例中，控制器110可包括后台操作处理电路201以及读取控制电路203。
后台操作处理电路201可执行处理由控制器110自身生成的内部命令，而不是主机装置的请求的操作。在实施例中，后台操作可指用于根据储存器120的可用容量或者储存器120的损耗水平或干扰来有效管理储存器120的操作。后台操作可包括垃圾收集操作、读取回收操作等。
垃圾收集操作可指通过检索分布在多个源块中的有效数据、收集任意一个牺牲空闲块中的有效数据、删除源块的数据、并且更新映射表来确保空闲块的操作。
读取回收操作可指将劣化源块的数据传送至新目标块、删除源块的数据并更新映射表，从而防止由于数据的劣化导致发生不可校正错误的操作。
后台操作的优先级可根据储存器120的内部情况，例如储存器120中空白块的数量或各个块的保留程度而变化。
后台操作处理电路201可基于预设优先级根据内部命令处理后台操作。在处理主机命令时发出并且具有比主机命令更高优先级的内部命令可在挂起主机命令的处理时作为中断事件被处理。
读取控制电路203可响应于主机装置的读取请求通过访问储存器120的特定区域来读取数据，并且通过缓冲存储器130将所读取的数据提供至主机装置。
当在完成主机装置的读取请求的处理之前发生中断事件时，读取控制电路203可在预设读取超时阈值时间被完全耗用之前将至少一些读取数据提供至主机。中断事件可具有比主机的读取请求更高的优先级，并且例如包括垃圾收集或读取回收。
从另一角度来看，在控制器110的后台操作期间，读取控制电路203可将一些数据输出至主机装置，数据响应于主机装置的读取请求被读取。
从另一角度来看，读取控制电路203可响应于主机装置的读取请求将至少一些读取数据缓冲到缓冲存储器130中。然后，当在完成主机装置的读取请求的处理之前发生中断事件时，缓冲在缓冲存储器130中的至少一些读取数据可在处理中断事件时被输出至主机装置。此时，至少一些被缓冲的读取数据可独立于中断事件的处理被输出，而不挂起中断事件的处理。在实施例中，在中断事件的处理被暂时挂起时，至少一些被缓冲的读取数据可被输出到主机装置。然后，可恢复中断事件的处理。在实施例中，中断事件的处理可以是一组多个子操作，并且中断事件的处理可在子操作之间被暂时挂起。
在读取超时阈值时间内，在主机装置传送读取请求之后，响应于读取请求应该输出至少一条读取数据。也就是说，读取超时阈值时间可表示多条读取数据的相邻输出之间的时间间隔。当在主机装置的读取请求之后发生针对后台操作等的中断事件时，可挂起主机装置的读取请求的处理。此时，当处理中断事件所需的时间长于读取超时阈值时间时，对读取请求的响应不能被传送至主机装置，直到中断事件被完全处理。在这种情况下，主机装置可识别出数据存储装置10中发生的超时错误。
在本实施例中，即使在处理中断事件时，也可在预设读取超时阈值时间被完全耗用之前将至少一些读取数据传送至主机装置。因此，即使在处理中断事件时，主机装置也可识别出正在处理主机命令，这可防止超时错误。
图2是示出根据本实施例的控制器110的配置图。
参照图2，根据本实施例的控制器110可包括CPU 111、主机接口层(HIL)113、ROM1151、RAM 1153、缓冲管理器117、闪存接口层(FIL)119、计时器121、后台操作处理电路201以及读取控制电路203。
CPU 111可被配置成将各条控制信息传送至HIL 113、RAM 1153以及FIL 119，从储存器120读取数据或将数据写入至储存器120需要各条控制信息。在实施例中，CPU 111可根据为数据存储装置10的各种操作提供的固件而操作。在实施例中，CPU 111可执行用于执行垃圾收集、地址映射或损耗均衡以管理储存器120的闪存转换层(FTL)的功能以及检测并校正从储存器120读取的数据的错误的功能。
HIL 113可控制主机装置和控制器110彼此接口连接。HIL 113可从主机装置接收命令和时钟信号，并提供用于控制数据输入/输出的通信信道。从主机装置提供的命令可被存储并解码在HIL 113中，然后被提供至CPU 111。
HIL 113可提供主机装置和数据存储装置10之间的物理连接。此外，HIL 113可根据主机装置的总线格式提供与数据存储装置10的接口连接。主机装置的总线格式可包括诸如下列的标准接口协议中的一个或多个：安全数字、USB(通用串行总线)、MMC(多媒体卡)、eMMC(嵌入式MMC)、PCMCIA(个人计算机存储卡国际协会)、PATA(并行高级技术附件)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)、SAS(串行连接SCSI)、PCI(外围组件互连)、PCI-E(高速PCI)和UFS(通用闪存)。
ROM 1151可存储控制器110的操作所需的程序代码，例如固件或软件。此外，ROM1151可存储由程序代码使用的代码数据。
RAM 1153可存储控制器110的操作所需的数据或者由控制器110生成的数据。
缓冲管理器117可被配置成管理缓冲存储器130的使用状态。
FIL 119可提供用于在控制器110和储存器120之间传输/接收信号的通信信道。FIL 119可根据CPU 111的控制将数据写入储存器120，该数据被暂时存储在储存器120中。此外，FIL119可将从储存器120读取的数据传送至缓冲存储器130以暂时存储数据。
计时器121可被配置成测量控制器110的处理时间。
后台操作处理电路201可执行处理由控制器110自身生成的内部命令，而不是主机装置的请求的操作。在实施例中，后台操作可包括垃圾收集操作、读取回收操作等。
后台操作处理电路201可基于预设优先级根据内部命令处理后台操作。在处理主机命令时发出、并且具有比主机命令更高优先级的内部命令可在挂起主机命令的处理时作为中断事件被处理。后台操作的优先级可根据储存器120的内部情况，例如储存器120中空白块的数量或各个块的保留程度而变化。
读取控制电路203可响应于主机装置的读取请求通过访问储存器120的特定区域来读取数据，并且通过缓冲存储器130将所读取的数据提供至主机装置。
当在完成主机装置的读取请求之前发生中断事件时，读取控制电路203可在预设读取超时阈值时间被完全耗用之前将至少一些读取数据提供至主机。
从另一角度来看，在控制器110的后台操作期间，读取控制电路203可将一些数据输出至主机装置，数据响应于主机装置的读取请求被读取。
从另一角度来看，读取控制电路203可响应于主机装置的读取请求将至少一些读取数据缓冲到缓冲存储器130中。然后，当在完成主机装置的读取请求的处理之前发生中断事件时，缓冲在缓冲存储器130中的至少一些读取数据可在处理中断事件时被输出至主机装置。此时，至少一些被缓冲的读取数据可独立于中断事件的处理被输出，而不挂起中断事件的处理。在实施例中，在中断事件的处理被暂时挂起时，至少一些被缓冲的读取数据可被输出到主机装置。然后，可恢复中断事件的处理。在实施例中，中断事件的处理可以是一组多个子操作，并且中断事件的处理可在子操作之间被暂时挂起。
在图2中示出的控制器110中，CPU 111、缓冲管理器117、后台操作处理电路201以及读取控制电路203可被集成以执行FTL 1110的功能。
FTL 1110可控制控制器110执行用于管理储存器120的垃圾收集操作、地址映射操作或损耗均衡操作。
因此，从主机装置传送的写入数据可根据HIL 113的控制被传送至缓冲存储器130。FTL 1110可确定在储存器120中将写入数据存储在哪里、将写入数据的逻辑地址映射到物理地址，并将映射结果反映到映射表中。当映射完成时，根据FIL 119的控制，暂时存储在缓冲存储器130中的数据可被存储在储存器120的确定的物理位置中。
根据FIL 119的控制，从储存器120读取的数据可被传送至缓冲存储器130。HIL113可为主机装置提供传送至缓冲存储器130的读取数据。
图3是示出根据本实施例的HIL 113的配置图。
参照图3，HIL 113可包括命令管理器1131、命令解析器1133、命令处理器1135、输入/输出电路1137以及命令寄存器1139。
当从主机装置提供命令时，命令管理器1131可分配命令寄存器1139的空白空间以存储命令。
命令解析器1133可解析从主机提供的命令。
命令处理器1135可按预设顺序处理通过命令解析器1133解析的命令。
输入/输出电路1137可将主机装置的写入数据传送至缓冲存储器130以存储写入数据，并且通过缓冲存储器130将从储存器120读取的数据传送至主机装置。
命令寄存器1139可用作存储由命令管理器1131管理的命令的队列，并且由命令处理器1135处理的命令可从命令寄存器1139删除。
响应于主机装置的读取请求，至少一些读取数据可被缓冲到缓冲存储器130中。当在完成主机装置的读取请求之前发生中断事件时，HIL 113的输入/输出电路1137可在由FTL 1110处理中断事件时，将至少一些被缓冲的读取数据提供至主机装置。
因此，由于即使在处理中断事件时主机装置也能够接收与读取请求相对应的读取数据，因此主机装置可在没有超时错误的情况下识别出正在正常处理读取请求。
图4是描述根据实施例的数据存储装置10的操作方法的流程图。
主机装置的读取请求可分别在步骤S101和步骤S103通过HIL 113被提供至FTL1110。也就是说，HIL 113可在步骤S101从主机装置接收读取请求，存储并解析读取请求，并在步骤S103将读取请求传送至FTL 1110。
在读取请求被传送至FTL 1110之后，在步骤S105可能发生中断事件。FTL 1110可基于中断事件的优先级和主机读取请求的优先级来确定处理顺序。
当中断事件的优先级较高时，FTL 1110可在步骤S107通过FIL 119访问储存器120以响应于读取请求从储存器120读取预设大小的单元数据，并将读取数据缓冲在缓冲存储器130中。在实施例中，预设大小可对应于[扇区大小*N]字节。例如，扇区大小可设置为512字节，而单元数据的大小可设置为4K字节。
在缓冲单元数据之后，FTL 1110可在步骤S109处理中断事件。
当在FTL 1110中处理中断事件时，HIL 113可监控与主机装置的读取请求对应的读取超时阈值时间是否被完全耗用。例如，HIL113可在步骤S111监控自接收到读取请求以来的经过时间T，或者可开始计算读取超时阈值时间，以便确定经过时间T是否到达超时临界时间Tth1和读取超时阈值时间Tth2的终点之间的时间点(Tth1<T<Tth2)。当确定经过时间T到达超时临界时间Tth1和读取超时阈值时间Tth2的终点之间的时间点(Tth1<T<Tth2)(步骤S111处为“是”)时，HIL113可在步骤S113将子单元数据输出至主机装置，子单元数据对应于在缓冲存储器130中缓冲的至少一些条单元数据(即，一部分读取数据)。因此，在越过读取请求处理中断事件时，FTL 1110可对主机装置的读取请求作出响应，从而防止超时错误。
FTL 1110可在步骤S115检查中断事件的处理是否完成。当中断事件的处理完成(步骤S115处为“是”)时，FTL 1110可在步骤S117通知HIL 113中断事件的处理完成，以便控制HIL 113不再输出子单元数据。然后，FTL 1110可在步骤S119通过FIL 119从储存器120读取剩余条的数据，并将读取数据存储在缓冲存储器130中。然后，FTL 1110可在步骤S121通知HIL 113读取操作完成。因此，HIL 113可在步骤S123将存储在缓冲存储器130中的剩余条的读取数据提供至主机装置。
当中断事件的处理未完成(步骤S115处为“否”)时，FTL 1110可在步骤S125检查在步骤S107被缓冲的子单元数据是否保留。当被缓冲的子单元数据保留(步骤S125处为“是”)时，FTL 1110可在步骤S109处理中断事件。另一方面，当被缓冲的单元数据未保留(步骤S125处为“否”)时，进程可返回至步骤S107。当在处理中断事件时读取超时阈值时间被完全耗用多次时，可输出子单元数据多次。在这种情况下，在缓冲存储器130中可能没有保留更多子单元数据。因此，当在中断事件的处理完成之前输出所有子单元数据时，可暂时挂起中断事件的处理，并且可缓冲另一子单元数据以防止超时。
图5是描述根据本实施例的数据存储装置10的操作方法的时序图。
图5示出在主机读取请求之后启用中断使能信号INTR_EN时，输出子单元数据SD1至SDn。
子单元数据SD1至SDn可在超时临界时间Tth1和读取超时阈值时间Tth2的终点之间开始被输出。
在参照图4和图5描述的操作方法中，以处理中断事件的主体FTL和输出被缓冲的读取数据的主体HIL彼此独立的情况为例进行描述。然而，本实施例不限于此。
也就是说，本实施例可适用于如图6和图7中所示的FTL 1110用作处理中断事件的主体以及输出被缓冲的读取数据的主体的情况。
图6是示出根据实施例的数据存储装置10的操作方法的流程图。
参照图6，在步骤S201可通过HIL 113将主机装置的读取请求提供至FTL 1110。
在读取请求被传送至FTL 1110之后，在步骤S203可能发生中断事件。
FTL 1110可基于中断事件的优先级和主机读取请求的优先级来确定处理顺序。当中断事件的优先级较高时，FTL 1110可在步骤S205通过响应于读取请求经由FIL 119访问储存器120来从储存器120读取预设大小的单元数据，并将读取数据缓冲到缓冲存储器130中。在实施例中，预设大小可对应于[扇区大小*N]字节。例如，扇区大小可设置为512字节，而单元数据的大小可设置为4K字节。
在缓冲单元数据之后，FTL 1110可在步骤S207处理中断事件。
在处理中断事件时，FTL 1110可在步骤S209监控自从接收到读取请求以来的经过时间T或者可开始计算读取超时阈值时间，并且可确定经过时间T是否到达超时临界时间Tth1和读取超时阈值时间Tth2的终点之间的时间点(Tth1<T<Tth2)。当确定经过时间T没有到达超时临界时间Tth1和读取超时阈值时间Tth2的终点之间的时间点(步骤S209处为“否”)时，操作返回至步骤S207，并且FTL 1110可在步骤S207再次处理中断事件。当确定经过时间T到达超时临界时间Tth1和读取超时阈值时间Tth2的终点之间的时间点(步骤S209处为“是”)时，FTL 1110可在步骤S211暂时挂起中断事件的处理。然后FTL 1110可在步骤S213将子单元数据输出到主机装置，子单元数据对应于被缓冲在缓冲存储器130中的至少一些条单元数据(即，一部分读取数据)。
因此，在越过读取请求处理中断事件时，FTL 1110可对主机装置的读取请求作出响应，从而防止超时错误。
FTL 1110可在步骤S215检查中断事件的处理是否完成。当中断事件的处理完成(步骤S215处为“是”)时，FTL 1110可在步骤S217通过将从储存器120读取的剩余条的读取数据经由缓冲存储器130提供至主机装置来完成读取请求的处理。
当中断事件的处理未完成(步骤S215处为“否”)时，FTL 1110可在步骤S219检查在步骤S205被缓冲的子单元数据是否保留。当被缓冲的子单元数据保留(步骤S219处为“是”)时，FTL 1110可在步骤S207处理中断事件。另一方面，当缓冲的单元数据未保留(步骤S219处为“否”)时，进程可返回至步骤S205。也就是说，当在处理中断事件时读取超时阈值时间被完全耗用多次时，可输出子单元数据多次。在这种情况下，在缓冲存储器130中可能没有保留更多子单元数据。因此，当在完成中断事件的处理之前输出所有子单元数据时，可暂时挂起中断事件的处理，并且可缓冲另一子单元数据以防止超时。
在本实施例中，中断事件的处理被暂时挂起以输出子单元数据的时间点可在中断事件的子操作之间。也就是说，中断事件可以是一组多个子操作Sub OP。在一个子操作完成之后，中断事件的处理可被暂时挂起以输出子单元数据以防止超时。
例如，垃圾收集操作可包括一组检索源块的有效数据的第一子操作、选择空闲块以收集源块的数据的第二子操作，以及更新映射数据的第三子操作。
当在中断事件的处理期间，子操作中的每一个被挂起时，进程可在之后恢复处理的情况下返回至挂起子操作或中断事件的开始。在这种情况下，数据存储装置10的性能可能降低。因此，在中断事件的特定子操作完成之后，可暂时挂起操作，并且可输出用于防止超时的子单元数据。然后，当从下一个子操作恢复中断事件的处理时，可防止不必要地重复相同的操作。
图7是描述根据本实施例的数据存储装置的操作方法的时序图。
参照图7，可在主机读取请求之后启用中断使能信号INTR_EN时处理包括多个子操作Sub OP.1至Sub OP.m的中断事件。
在读取超时阈值时间Tth2被完全耗用之前，可在中断事件的各个子操作之间开始输出子单元数据SD11至SD13，该子单元数据SD11至SD13是被预先缓冲以防止读取超时的至少一些条单元数据。
因此，当在完成主机装置的读取请求之前发生中断事件时，缓冲在缓冲存储器130中的至少一些条读取数据可在处理中断事件时被输出到主机装置。因此，可在处理具有较高优先级的内部操作时防止发生超时错误。
图8是示出根据实施例的数据存储系统的示图。
参照图8，数据存储系统1000可包括主机装置1100和数据存储装置1200。在实施例中，数据存储装置1200可被配置成固态驱动器(SSD)。
数据存储装置1200可包括控制器1210、多个非易失性存储器装置1220-0至1220-n、缓冲存储器装置1230、电源1240、信号连接器1101和电源连接器1103。
控制器1210可控制数据存储装置1200的一般操作。控制器1210可包括主机接口单元、控制装置、用作工作存储器的随机存取存储器、错误校正码(ECC)单元和存储器接口单元。在实施例中，控制器1210可通过如图1至图3中所示的控制器110配置。
主机装置1110可通过信号连接器1101与数据存储装置1200交换信号。信号可包括命令、地址、数据等。
控制器1210可分析并处理从主机装置1100接收的信号。控制器1210可根据用于驱动数据存储装置1200的固件或软件来控制内部功能块的操作。
缓冲存储器装置1230可暂时存储待被存储在非易失性存储器装置1220-0至1220-n的至少一个中的数据。此外，缓冲存储器装置1230可暂时存储从非易失性存储器装置1220-0至1220-n的至少一个中读取的数据。暂时存储在缓冲存储器装置1230中的数据可根据控制器1210的控制被传输至主机装置1100或非易失性存储器装置1220-0至1220-n中的至少一个。
非易失性存储器装置1220-0至1220-n可用作数据存储装置1200的存储介质。非易失性存储器装置1220-0至1220-n可分别通过多个信道CH1至CHn与控制器1210联接。一个或多个非易失性存储器装置可联接至一个信道。联接至每个信道的非易失性存储器装置可联接至相同的信号总线和数据总线。
电源1240可将通过电源连接器1103输入的电力提供至数据存储装置1200的内部。电源1240可包括辅助电源。辅助电源可以供应电力以在发生突然断电时使数据存储装置1200能够正常终止。辅助电源可包括大容量电容器。
根据主机装置1100和数据存储装置1200之间的接口方案，信号连接器1101可由各种类型的连接器配置。
根据主机装置1100的电力供应方案，电源连接器1103可由各种类型的连接器配置。
图9是示出根据实施例的数据处理系统的示图。参照图9，数据处理系统3000可包括主机装置3100和存储器系统3200。
主机装置3100可以诸如印刷电路板的板的形式配置。虽然未示出，但是主机装置3100可包括用于执行主机装置的功能的内部功能块。
主机装置3100可包括连接端子3110，诸如插座、插槽或连接器。存储器系统3200可以安装到连接端子3110。
存储器系统3200可以诸如印刷电路板的板的形式配置。存储器系统3200可被称为存储器模块或存储卡。存储器系统3200可包括控制器3210、缓冲存储器装置3220、非易失性存储器装置3231和3232、电源管理集成电路(PMIC)3240和连接端子3250。
控制器3210可控制存储器系统3200的一般操作。控制器3210可以与图1至图3中所示的控制器相同的方式配置。
缓冲存储器装置3220可暂时存储待被存储在非易失性存储器装置3231和3232中的数据。此外，缓冲存储器装置3220可暂时存储从非易失性存储器装置3231和3232读取的数据。暂时存储在缓冲存储器装置3220中的数据可根据控制器3210的控制被传输至主机装置3100或非易失性存储器装置3231和3232。
非易失性存储器装置3231和3232可用作存储器系统3200的存储介质。
PMIC 3240可将通过连接端子3250输入的电力提供至存储器系统3200的内部。PMIC 3240可根据控制器3210的控制来管理存储器系统3200的电力。
连接端子3250可联接至主机装置3100的连接端子3110。通过连接端子3250，可在主机装置3100和存储器系统3200之间传输诸如命令、地址、数据等的信号和电力。根据主机装置3100和存储器系统3200之间的接口方案，连接端子3250可被配置为各种类型。连接端子3250可被设置在存储器系统3200的任何一侧上。
图10是示出根据实施例的数据处理系统的示图。参照图10，数据处理系统4000可包括主机装置4100和存储器系统4200。
主机装置4100可以诸如印刷电路板的板的形式配置。虽然未示出，但是主机装置4100可包括用于执行主机装置的功能的内部功能块。
存储器系统4200可以表面安装型封装的形式配置。存储器系统4200可通过焊球4250被安装到主机装置4100。存储器系统4200可包括控制器4210、缓冲存储器装置4220和非易失性存储器装置4230。
控制器4210可以控制存储器系统4200的一般操作。控制器4210可以与图1至图3中所示的控制器110相同的方式配置。
缓冲存储器装置4220可以暂时存储待被存储在非易失性存储器装置4230中的数据。此外，缓冲存储器装置4220可以暂时存储从非易失性存储器装置4230读取的数据。暂时存储在缓冲存储器装置4220中的数据可根据控制器4210的控制被传输至主机装置4100或非易失性存储器装置4230。
非易失性存储器装置4230可以用作存储器系统4200的存储介质。
图11是示出根据实施例的包括数据存储装置的网络系统的示图。参照图11，网络系统5000可包括通过网络5500联接的服务器系统5300和多个客户端系统5410至5430。
服务器系统5300可以响应于来自多个客户端系统5410至5430的请求来服务数据。例如，服务器系统5300可以存储从多个客户端系统5410至5430提供的数据。再例如，服务器系统5300可将数据提供至多个客户端系统5410至5430。
服务器系统5300可包括主机装置5100和存储器系统5200。存储器系统5200可由图1中所示的存储器系统10、图8中所示的数据存储装置1200、图9中所示的存储器系统3200或图10中所示的存储器系统4200来配置。
图12是示出根据实施例的包括在数据存储装置中的非易失性存储器装置的框图。参照图12，非易失性存储器装置300可包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压发生器350和控制逻辑360。
存储器单元阵列310可包括布置在字线WL1至WLm和位线BL1至BLn彼此交叉的区域处的存储器单元MC。
存储器单元阵列310可包括三维存储器阵列。三维存储器阵列具有与半导体衬底的平坦表面垂直的方向。此外，三维存储器阵列是指包括NAND串的结构，在该结构中，至少一个存储器单元位于另一存储器单元的垂直上部。
三维存储器阵列的结构不限于此。显而易见的是，存储器阵列结构可以选择性地应用于以高度集成的方式利用水平方向性以及垂直方向性形成的存储器阵列结构。
行解码器320可通过字线WL1至WLm与存储器单元阵列310联接。行解码器320可根据控制逻辑360的控制而操作。行解码器320可以解码从外部装置(未示出)提供的地址。行解码器320可基于解码结果来选择并驱动字线WL1至WLm。例如，行解码器320可将从电压发生器350提供的字线电压提供至字线WL1至WLm。
数据读取/写入块330可通过位线BL1至BLn与存储器单元阵列310联接。数据读取/写入块330可包括分别对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块330可根据控制逻辑360的控制而操作。数据读取/写入块330可根据操作模式作为写入驱动器或读出放大器而操作。例如，在写入操作中，数据读取/写入块330可作为将从外部装置提供的数据存储在存储器单元阵列310中的写入驱动器而操作。再例如，在读取操作中，数据读取/写入块330可作为从存储器单元阵列310读出数据的读出放大器而操作。
列解码器340可根据控制逻辑360的控制而操作。列解码器340可解码从外部装置提供的地址。列解码器340可基于解码结果将数据读取/写入块330的、分别与位线BL1至BLn相对应的读取/写入电路RW1至RWn与数据输入/输出线或数据输入/输出缓冲器联接。
电压发生器350可生成待在非易失性存储器装置300的内部操作中使用的电压。由电压发生器350生成的电压可被施加到存储器单元阵列310的存储器单元。例如，在编程操作中生成的编程电压可被施加到将执行编程操作的存储器单元的字线。再例如，在擦除操作中生成的擦除电压可被施加到将执行擦除操作的存储器单元的阱区。又例如，在读取操作中生成的读取电压可被施加到将执行读取操作的存储器单元的字线。
控制逻辑360可基于从外部装置提供的控制信号来控制非易失性存储器装置300的一般操作。例如，控制逻辑360可控制非易失性存储器装置300的操作，诸如非易失性存储器装置300的读取操作、写入操作和擦除操作。
虽然上面已经描述了各种实施例，但是本领域技术人员将理解的是，所描述的实施例仅是示例。因此，不应基于所描述的实施例来限制本文描述的数据存储装置、其操作方法以及包括该数据存储装置的存储系统。
虽然上面已经描述了各种实施例，但是本领域技术人员将理解的是，所描述的实施例仅是示例。因此，不应基于所描述的实施例来限制本文描述的数据存储装置的操作方法。

Claims (21)

1.一种数据存储装置，包括：
储存器；以及
控制器，根据从主机装置传送的请求控制所述储存器上的数据输入/输出，并且当在完成所述主机装置的读取请求的处理之前发生中断事件时，在预设读取超时阈值时间被完全耗用之前将读取数据中的至少一些提供至所述主机装置。
2.根据权利要求1所述的数据存储装置，其中所述控制器独立于所述中断事件的处理提供所述读取数据中的至少一些，而不挂起所述中断事件的处理。
3.根据权利要求1所述的数据存储装置，其中所述控制器在暂时挂起所述中断事件的处理时将所述读取数据中的至少一些提供至所述主机装置，并且恢复所述中断事件的处理。
4.根据权利要求3所述的数据存储装置，其中所述中断事件包括一组多个子操作，并且所述控制器在完成所述子操作之中的一个或多个之间暂时挂起所述中断事件的处理。
5.根据权利要求1所述的数据存储装置，其中所述中断事件包括后台操作。
6.一种数据存储装置，包括：
储存器；以及
控制器，根据从主机装置传送的请求控制所述储存器上的数据输入/输出，并且在后台操作被处理时提供响应于所述主机装置的读取请求而读取的数据中的一些。
7.根据权利要求6所述的数据存储装置，其中所述控制器独立于所述后台操作的处理提供读取数据中的一些，而不挂起所述后台操作的处理。
8.根据权利要求6所述的数据存储装置，其中所述控制器在暂时挂起所述后台操作的处理时将读取数据中的一些提供至所述主机装置，并且恢复所述后台操作的处理。
9.一种数据存储装置，包括：
储存器；以及
控制器，根据从主机装置传送的请求控制所述储存器上的数据输入/输出，响应于所述主机装置的读取请求将读取数据中的至少一些缓冲在缓冲存储器中，并且当在完成所述主机装置的读取请求的处理之前发生中断事件时，在所述中断事件被处理时将所缓冲的读取数据中的至少一些输出至所述主机装置。
10.根据权利要求9所述的数据存储装置，其中所述控制器独立于所述中断事件的处理提供所述读取数据中的至少一些，而不挂起所述中断事件的处理。
11.根据权利要求9所述的数据存储装置，其中所述控制器在暂时挂起所述中断事件的处理时将所述读取数据中的至少一些提供至所述主机装置，并且恢复所述中断事件的处理。
12.根据权利要求9所述的数据存储装置，其中在预设读取超时阈值时间被完全耗用之前，所述控制器将所述读取数据中的至少一些提供至所述主机装置。
13.一种数据存储装置的操作方法，所述数据存储装置包括储存器以及控制器，所述控制器根据从主机装置传送的请求来控制所述储存器上的数据输入/输出，所述操作方法包括：
通过所述控制器从所述主机装置接收读取请求，并且读取数据；
在完成数据的读取之前，识别中断事件的发生；并且
在预设读取超时阈值时间被完全耗用之前将所述读取数据中的至少一些提供至所述主机装置。
14.根据权利要求13所述的操作方法，其中提供所述读取数据中的至少一些包括独立于所述中断事件的处理提供所述读取数据中的至少一些，而不挂起所述中断事件的处理。
15.根据权利要求13所述的操作方法，其中提供所述读取数据中的至少一些包括：
在暂时挂起所述中断事件的处理时，将所述读取数据中的至少一些提供至所述主机装置，以及
恢复所述中断事件的处理。
16.根据权利要求15所述的操作方法，
其中所述中断事件包括一组多个子操作，并且
其中暂时挂起所述中断事件的处理包括在完成所述子操作之中的一个或多个之间暂时挂起所述中断事件的处理。
17.一种存储系统，包括：
主机装置；以及
数据存储装置，包括储存器以及控制器，所述控制器根据从所述主机装置传送的请求控制所述储存器上的数据输入/输出，
其中当在完成所述主机装置的读取请求的处理之前发生中断事件时，所述控制器在预设读取超时阈值时间被完全耗用之前将读取数据中的至少一些提供至所述主机装置。
18.根据权利要求17所述的存储系统，其中所述控制器独立于所述中断事件的处理提供所述读取数据中的至少一些，而不挂起所述中断事件的处理。
19.根据权利要求17所述的存储系统，其中所述控制器在暂时挂起所述中断事件的处理时将所述读取数据中的至少一些提供至所述主机装置，并且恢复所述中断事件的处理。
20.根据权利要求19所述的存储系统，其中所述中断事件包括一组多个子操作，并且所述控制器在完成所述子操作之中的一个或多个之间暂时挂起所述中断事件的处理。
21.一种数据存储装置，包括：
储存器；以及
控制器，在处理中断事件并且挂起与迄今读取数据相关的读取操作时，响应于主机的请求在读取超时期间内将所述迄今读取数据中的至少一条输出至所述主机。
CN201811603302.2A 2018-08-30 2018-12-26 数据存储装置、其操作方法以及具有该装置的存储系统 Withdrawn CN110874335A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0102982 2018-08-30
KR1020180102982A KR20200025518A (ko) 2018-08-30 2018-08-30 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템

Publications (1)

Publication Number Publication Date
CN110874335A true CN110874335A (zh) 2020-03-10

Family

ID=69639918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811603302.2A Withdrawn CN110874335A (zh) 2018-08-30 2018-12-26 数据存储装置、其操作方法以及具有该装置的存储系统

Country Status (3)

Country Link
US (1) US20200073701A1 (zh)
KR (1) KR20200025518A (zh)
CN (1) CN110874335A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114047875A (zh) * 2021-10-25 2022-02-15 深圳市硅格半导体有限公司 命令调度方法、装置、设备及计算机程序产品

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12032483B2 (en) * 2022-04-11 2024-07-09 Samsung Electronics Co., Ltd. Systems and methods for pre-populating address translation cache

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256470A (zh) * 2007-02-28 2008-09-03 富士通株式会社 存储设备控制装置、存储设备和数据存储控制方法
US20100083262A1 (en) * 2008-06-25 2010-04-01 Ajay Gulati Scheduling Requesters Of A Shared Storage Resource
US20100332734A1 (en) * 2009-06-25 2010-12-30 Mediatek Inc. Flash memory devices and methods for controlling a flash memory device
US20120173792A1 (en) * 2010-12-30 2012-07-05 Lassa Paul A Controller and Method for Performing Background Operations
CN102598019A (zh) * 2009-09-09 2012-07-18 弗森-艾奥公司 用于分配存储的设备、系统和方法
US20160026386A1 (en) * 2014-07-22 2016-01-28 Sandisk Enterprise Ip Llc Suspending and Resuming Non-Volatile Memory Operations
US20160364148A1 (en) * 2015-06-10 2016-12-15 Phison Electronics Corp. Buffer memory accessing method, memory controller and memory storage device
US20180074751A1 (en) * 2016-09-09 2018-03-15 EpoStar Electronics Corp. Data transmission method, memory storage device and memory control circuit unit

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256470A (zh) * 2007-02-28 2008-09-03 富士通株式会社 存储设备控制装置、存储设备和数据存储控制方法
US20100083262A1 (en) * 2008-06-25 2010-04-01 Ajay Gulati Scheduling Requesters Of A Shared Storage Resource
US20100332734A1 (en) * 2009-06-25 2010-12-30 Mediatek Inc. Flash memory devices and methods for controlling a flash memory device
CN102598019A (zh) * 2009-09-09 2012-07-18 弗森-艾奥公司 用于分配存储的设备、系统和方法
US20120173792A1 (en) * 2010-12-30 2012-07-05 Lassa Paul A Controller and Method for Performing Background Operations
US20160026386A1 (en) * 2014-07-22 2016-01-28 Sandisk Enterprise Ip Llc Suspending and Resuming Non-Volatile Memory Operations
US20160364148A1 (en) * 2015-06-10 2016-12-15 Phison Electronics Corp. Buffer memory accessing method, memory controller and memory storage device
US20180074751A1 (en) * 2016-09-09 2018-03-15 EpoStar Electronics Corp. Data transmission method, memory storage device and memory control circuit unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114047875A (zh) * 2021-10-25 2022-02-15 深圳市硅格半导体有限公司 命令调度方法、装置、设备及计算机程序产品
CN114047875B (zh) * 2021-10-25 2024-04-19 深圳市硅格半导体有限公司 命令调度方法、装置、设备及计算机程序产品

Also Published As

Publication number Publication date
KR20200025518A (ko) 2020-03-10
US20200073701A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
CN110874188B (zh) 数据存储装置、其操作方法以及具有其的存储系统
KR102532084B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
CN111177031B (zh) 数据存储装置及操作方法和具有数据存储装置的存储系统
CN110390988B (zh) 数据存储装置、防止读取干扰的操作方法及存储系统
KR20190102781A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR20190067370A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
CN111414131B (zh) 数据存储装置、其操作方法和包括其的存储系统
US20220138096A1 (en) Memory system
CN110362423B (zh) 优化恢复性能的数据存储装置、操作方法以及存储系统
KR20200113480A (ko) 데이터 저장 장치 및 동작 방법
US20200174921A1 (en) Data storage device, operation method thereof, and storage system including the same
CN114661224A (zh) 数据存储设备及其操作方法
CN113127381A (zh) 执行主机映射管理的存储器系统
CN110888595A (zh) 数据存储装置、其操作方法以及包括其的存储系统
CN111708480B (zh) 数据存储装置及其操作方法和控制器
CN110874335A (zh) 数据存储装置、其操作方法以及具有该装置的存储系统
CN110727393B (zh) 数据存储装置及其操作方法、存储系统
US20190361608A1 (en) Data storage device and operation method for recovery, and storage system having the same
CN111752854A (zh) 数据存储装置及其操作方法
KR20200121068A (ko) 데이터 저장 장치 및 이의 동작 방법, 이를 위한 컨트롤러
CN116521057A (zh) 数据处理系统、其操作方法及其存储装置
CN112783428A (zh) 包括交换存储器的数据存储设备及其操作方法
CN113010092A (zh) 数据存储设备及其操作方法
CN112347000A (zh) 数据存储装置、其操作方法和数据存储装置的控制器
CN114625309A (zh) 数据存储设备及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20200310

WW01 Invention patent application withdrawn after publication